JP7411965B2 - 撮像装置およびその駆動方法 - Google Patents

撮像装置およびその駆動方法 Download PDF

Info

Publication number
JP7411965B2
JP7411965B2 JP2021501736A JP2021501736A JP7411965B2 JP 7411965 B2 JP7411965 B2 JP 7411965B2 JP 2021501736 A JP2021501736 A JP 2021501736A JP 2021501736 A JP2021501736 A JP 2021501736A JP 7411965 B2 JP7411965 B2 JP 7411965B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
conversion layer
imaging device
layer
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021501736A
Other languages
English (en)
Other versions
JPWO2020170703A1 (ja
Inventor
克弥 能澤
健富 徳原
望 松川
三四郎 宍戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2020170703A1 publication Critical patent/JPWO2020170703A1/ja
Application granted granted Critical
Publication of JP7411965B2 publication Critical patent/JP7411965B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/20—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only
    • H04N23/23—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only from thermal infrared radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H10K10/29—Diodes comprising organic-inorganic heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/20—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising organic-organic junctions, e.g. donor-acceptor junctions
    • H10K30/211—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising organic-organic junctions, e.g. donor-acceptor junctions comprising multiple junctions, e.g. double heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Description

本開示は、撮像装置およびその駆動方法に関する。
分光感度特性が互いに異なる複数の光電変換素子を積層した撮像装置が知られている。
特許文献１は、単結晶半導体内部に複数の光電変換領域を有する撮像装置を開示する。複数の光電変換領域のそれぞれの厚みを調整することにより、各光電変換領域が表面側より青色光、緑色光、赤色光のそれぞれを吸収するように構成されている。光電変換により生成した信号電荷は、複数の光電変換領域のそれぞれに接続された電極から読み出される。
特許文献２は、フォトダイオードの厚み方向の途中に、フォトダイオードとは反対導電系であってフォトダイオードを上下方向に分離する不純物領域を設けた構成を開示する。特許文献２では、蓄積ゲートに印加するパルス電圧により不純物領域の障壁高さを制御し、入射方向に分離されたフォトダイオード間の信号電荷の転送を制御している。これにより、積層された複数のフォトダイオードのそれぞれに電極を設けることなく、信号電荷の読み出しを可能にしている。
米国特許第５９６５８７５号明細書 特許第５６０４７０３号公報
高精細で、かつ、高感度の撮像装置およびその駆動方法が求められている。
本開示の一態様に係る撮像装置は、画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に位置し、第１信号電荷を生成する第１光電変換層と、前記第１光電変換層と前記画素電極との間に位置し、第２信号電荷を生成する第２光電変換層と、前記第１光電変換層と前記第２光電変換層との間に位置し、前記第１光電変換層内の前記第１信号電荷に対して、第１ヘテロ障壁を形成する第１バリア層と、前記画素電極に電気的に接続され、前記第１信号電荷および前記第２信号電荷を蓄積する電荷蓄積部と、を備える。
また、本開示の一態様に係る撮像装置の駆動方法は、画素電極上に、第２光電変換層、バリア層、第１光電変換層および対向電極がこの順に積層された光電変換部を含む撮像装置の駆動方法である。前記バリア層は、前記第１光電変換層で生成される第１信号電荷に対して、ヘテロ障壁を形成している。前記撮像装置の駆動方法は、（ａ）前記画素電極と前記対向電極との電位差を第１電位差にすることにより、前記第１信号電荷を前記ヘテロ障壁によって前記第１光電変換層内に保持させた状態で、前記第２光電変換層内に生成された第２信号電荷を前記画素電極に捕集させること、及び（ｂ）前記画素電極と前記対向電極との電位差を前記第１電位差よりも大きい第２電位差にすることにより、前記第１信号電荷を、前記ヘテロ障壁を透過させて前記画素電極に捕集させること、を含む。
本開示によれば、高精細で、かつ、高感度の撮像装置およびその駆動方法を提供することができる。
図１は、実施の形態１に係る撮像装置の例示的な回路構成を示す回路図である。 図２は、実施の形態１に係る撮像装置の１画素の断面構造を示す概略断面図である。 図３は、実施の形態１に係る撮像装置の露光ステップにおけるエネルギー準位を示す模式図である。 図４は、実施の形態１に係る撮像装置の電荷転送ステップにおけるエネルギー準位を示す模式図である。 図５は、実施の形態１に係る撮像装置の駆動方法の一例を示すタイミングチャートである。 図６は、実施の形態１に係る撮像装置の駆動方法の別の一例を示すタイミングチャートである。 図７は、実施の形態１に係る撮像装置の光電変換部の各光電変換層の分光感度特性の組み合わせの一例を示す図である。 図８は、実施の形態１に係る撮像装置の光電変換部の各光電変換層の分光感度特性の組み合わせの別の一例を示す図である。 図９は、実施の形態１に係る撮像装置の光電変換層に用いられる赤外光吸収材料と可視光吸収材料との分光感度特性を模式的に示す図である。 図１０は、実施の形態２に係る撮像装置の１画素の断面構造を示す概略断面図である。 図１１は、実施の形態２に係る撮像装置の露光ステップにおけるエネルギー準位を示す模式図である。 図１２は、実施の形態２に係る撮像装置の第１電荷転送ステップにおけるエネルギー準位を示す模式図である。 図１３は、実施の形態２に係る撮像装置の第２電荷転送ステップにおけるエネルギー準位を示す模式図である。 図１４は、実施の形態２に係る撮像装置の駆動方法の一例を示すタイミングチャートである。 図１５は、実施の形態２に係る撮像装置の駆動方法の別の一例を示すタイミングチャートである。 図１６は、実施の形態３に係る撮像装置の１画素の断面構造を示す概略断面図である。 図１７は、実施の形態４に係る撮像装置の１画素の断面構造を示す概略断面図である。 図１８は、実施の形態４に係る撮像装置の画素電極およびシールド電極の平面レイアウトを示す平面図である。 図１９は、実施の形態５に係る撮像装置の１画素の断面構造を示す概略断面図である。 図２０は、実施の形態６に係る撮像装置の複数の画素の断面構造を示す概略断面図である。 図２１は、実施の形態７に係る撮像装置の１画素の断面構造を示す概略断面図である。 図２２は、実施の形態８に係るカメラシステムの構造を示すブロック図である。
（本開示の概要）
本開示の一態様に係る撮像装置は、画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に位置し、第１信号電荷を生成する第１光電変換層と、前記第１光電変換層と前記画素電極との間に位置し、第２信号電荷を生成する第２光電変換層と、前記第１光電変換層と前記第２光電変換層との間に位置し、前記第１光電変換層内の前記第１信号電荷に対して、第１ヘテロ障壁を形成する第１バリア層と、前記画素電極に電気的に接続され、前記第１信号電荷および前記第２信号電荷を蓄積する電荷蓄積部と、を備える。
これにより、第１バリア層が形成する第１ヘテロ障壁によって第１信号電荷を第１光電変換層内に精度良く保持させることができる。このため、画素電極と対向電極とを用いて第１信号電荷と第２信号電荷とを異なるタイミングで転送させることが可能になる。つまり、光電変換層ごとに個別に電極を設けなくてもよくなるので、個別に設けた電極から電荷を読み出すための貫通電極を光電変換層に設ける必要もなくなる。したがって、貫通電極を設けるためのスペースであって、光電変換に寄与しないスペースを設けなくてよくなるので、受光面積を広く確保することができる。このように、本態様に撮像装置の高精細化および高感度化が実現される。また、第１バリア層の材料を適切に選択することで、第１ヘテロ障壁の高さが容易に調整される。したがって、第１信号電荷の第１光電変換層内への閉じ込め精度が高く、信頼性の高い撮像装置が実現される。
また、例えば、前記第１バリア層は、前記第２信号電荷とは逆極性の電荷であって前記第２光電変換層内の電荷に対して、ヘテロ障壁を形成しない、または、前記第１ヘテロ障壁よりも低いヘテロ障壁を形成してもよい。
これにより、信号電荷とは逆極性の電荷を速やかに対向電極側に掃き出させることができ、光電変換層内に留まる逆極性の電荷を低減することができる。このため、光電変換層内で信号電荷と逆極性の電荷とが再結合により消滅するのを抑制することができるので、信頼性の高い撮像装置が実現される。
また、例えば、前記第１ヘテロ障壁の高さは、０．５ｅＶ以上であってもよい。
これにより、第１信号電荷の第１光電変換層内への閉じ込め効果を十分に発揮させることができる。
また、例えば、前記第１信号電荷は、前記画素電極と前記対向電極との電位差が第１電位差である場合、前記第１ヘテロ障壁を透過せずに前記第１光電変換層内に保持され、前記画素電極と前記対向電極との電位差が前記第１電位差よりも大きい第２電位差である場合、前記第１ヘテロ障壁を透過してもよい。
これにより、画素電極と対向電極との電位差が調整されることにより、第１信号電荷の保持および転送を切り替えることができる。
また、例えば、前記対向電極に電気的に接続された電圧供給回路をさらに備え、前記電圧供給回路は、第１期間において、前記画素電極と前記対向電極との電位差が前記第１電位差となるように、第１電圧を前記対向電極に供給し、前記第１期間と異なる第２期間において、前記画素電極と前記対向電極との電位差が前記第２電位差となるように、第２電圧を前記対向電極に供給してもよい。
これにより、電圧供給回路が画素電極と対向電極との電位差を調整することで、第１信号電荷の保持および転送を所定のタイミングで切り替えることができる。
また、例えば、本開示の一態様に係る撮像装置は、前記第２光電変換層と前記画素電極との間に位置し、第３信号電荷を生成する第３光電変換層と、前記第２光電変換層と前記第３光電変換層との間に位置し、前記第２光電変換層内の前記第２信号電荷に対して、第２ヘテロ障壁を形成する第２バリア層と、をさらに備えてもよい。
これにより、第２バリア層が形成する第２ヘテロ障壁によって第２信号電荷を第２光電変換層内に精度良く保持させることができる。このため、画素電極と対向電極とを用いて第１信号電荷と第２信号電荷と第３信号電荷とをそれぞれ異なるタイミングで転送させることが可能になる。例えば、第１信号電荷、第２信号電荷および第３信号電荷を赤（Ｒ）、緑（Ｇ）および青（Ｂ）に対応させることで、撮像装置はカラー画像を生成することができる。
また、例えば、前記第１ヘテロ障壁の高さは、前記第２ヘテロ障壁の高さよりも高くてもよい。
これにより、画素電極と対向電極との電位差が調整されることにより、第２信号電荷のみを精度良く転送させることができる。つまり、第１信号電荷を第１光電変換層内に保持させた状態で、第２信号電荷を、第２ヘテロ障壁を透過させて画素電極に捕集させることができる。
また、例えば、前記第１バリア層の厚みは、前記第２バリア層の厚みよりも厚くてもよい。
これにより、画素電極と対向電極との電位差が調整されることにより、第２信号電荷のみを精度良く転送させることができる。つまり、第１信号電荷を第１光電変換層内に保持させた状態で、第２信号電荷を、第２ヘテロ障壁を透過させて画素電極に捕集させることができる。
また、例えば、前記第１バリア層は、フラーレンを含んでもよい。
これにより、第１信号電荷の閉じ込め効果が高い第１ヘテロ障壁を形成することができる。
また、例えば、前記第１光電変換層の分光感度特性は、前記第２光電変換層の分光感度特性と異なっていてもよい。
これにより、複数の異なるスペクトルの撮像が可能になる。例えば、赤外領域の画像と、可視領域の画像とを生成することができる。
また、例えば、前記第１光電変換層は、可視光に感度を有し、前記第２光電変換層は、赤外光に感度を有してもよい。
これにより、対向電極側に位置する第１光電変換層が可視光を吸収するので、第２光電変換層の影響を受けずに、可視光に対する感度を高めることができる。
また、例えば、前記第１光電変換層は、赤外光に感度を有し、前記第２光電変換層は、可視光に感度を有してもよい。
赤外光に感度を有する第１光電変換層は、ノイズの要因となる熱電荷が発生しやすい。しかしながら、本態様に係る撮像装置によれば、第１光電変換層で発生する熱電荷は、第１ヘテロ障壁によって第１光電変換層内に保持されるので、第２光電変換層の信号電荷の読み出しに与える影響が小さい。したがって、第２光電変換層の信号電荷の読み出しによるＳ／Ｎ比を高めることができる。これにより、本態様に係る撮像装置によれば、ノイズの少ない可視光画像を生成することができる。
また、例えば、前記第１光電変換層の分光感度特性は、前記第２光電変換層の分光感度特性と同じであってもよい。
これにより、撮像装置に入射する光の量に応じて光電変換層からの信号電荷の読み出しを切り替えることで、低感度および高感度を切り替えることができる。つまり、撮像装置による光電変換可能な範囲、すなわち、ダイナミックレンジを広げることができる。
また、例えば、本開示の一態様に係る撮像装置の駆動方法は、画素電極上に、第２光電変換層、バリア層、第１光電変換層および対向電極がこの順に積層された光電変換部を含む撮像装置の駆動方法である。前記バリア層は、前記第１光電変換層で生成される第１信号電荷に対して、ヘテロ障壁を形成している。前記撮像装置の駆動方法は、（ａ）前記画素電極と前記対向電極との電位差を第１電位差にすることにより、前記第１信号電荷を前記ヘテロ障壁によって前記第１光電変換層内に保持させた状態で、前記第２光電変換層内に生成された第２信号電荷を前記画素電極に捕集させること、及び（ｂ）前記画素電極と前記対向電極との電位差を前記第１電位差よりも大きい第２電位差にすることにより、前記第１信号電荷を、前記ヘテロ障壁を透過させて前記画素電極に捕集させること、を含む。
これにより、第２信号電荷が転送される期間では、ヘテロ障壁によって第１信号電荷が第１光電変換層内に保持されるので、第１信号電荷と第２信号電荷との混合が抑制される。したがって、第１信号電荷と第２信号電荷とを順に異なるタイミングで精度良く読み出すことができる。
以下では、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略または簡略化する。
また、本明細書において、等しいなどの要素間の関係性を示す用語、および、正方形または円形などの要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
また、本明細書において、「上方」および「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」および「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
（実施の形態１）
［１．撮像装置の回路構成］
まず、本実施の形態に係る撮像装置の回路構成について、図１を用いて説明する。
図１は、本実施の形態に係る撮像装置の例示的な回路構成を示す回路図である。図１に示す撮像装置１００は、２次元に配列された複数の画素１０を含む画素アレイＰＡを有する。図１は、画素１０が２行２列のマトリクス状に配置された例を模式的に示している。撮像装置１００における画素１０の数および配置は、図１に示される例に限定されない。例えば、撮像装置１００は、複数の画素１０が１列に並んだラインセンサであってもよい。あるいは、撮像装置１００が備える画素１０の数は、１つのみであってもよい。
各画素１０は、光電変換部１３および信号検出回路１４を有する。光電変換部１３は、入射した光を受けて信号を生成する。光電変換部１３は、その全体が画素１０ごとに独立した素子である必要はなく、光電変換部１３の例えば一部分が複数の画素１０にまたがっていてもよい。信号検出回路１４は、光電変換部１３によって生成された信号を検出する回路である。この例では、信号検出回路１４は、信号検出トランジスタ２４およびアドレストランジスタ２６を含んでいる。信号検出トランジスタ２４およびアドレストランジスタ２６は、典型的には、電界効果トランジスタ（ＦＥＴ）である。ここでは、信号検出トランジスタ２４およびアドレストランジスタ２６としてＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を例示する。信号検出トランジスタ２４およびアドレストランジスタ２６、ならびに、後述するリセットトランジスタ２８などの各トランジスタは、制御端子、入力端子および出力端子を有する。制御端子は、例えばゲートである。入力端子は、ドレインおよびソースの一方であり、例えばドレインである。出力端子は、ドレインおよびソースの他方であり、例えばソースである。
図１において模式的に示されるように、信号検出トランジスタ２４の制御端子は、光電変換部１３に電気的に接続されている。光電変換部１３によって生成される信号電荷は、信号検出トランジスタ２４のゲートと光電変換部１３との間の電荷蓄積ノード４１に蓄積される。ここで、信号電荷は、正孔または電子である。電荷蓄積ノードは、電荷蓄積部の一例であり、「フローティングディフュージョンノード」とも呼ばれる。本明細書では、電荷蓄積ノードを電荷蓄積領域と呼ぶ。光電変換部１３の構造の詳細は後述する。
各画素１０の光電変換部１３は、さらに、バイアス制御線４２に接続されている。図１に例示する構成において、バイアス制御線４２は、電圧供給回路３２に接続されている。電圧供給回路３２は、少なくとも２種類の電圧を供給可能に構成された回路である。電圧供給回路３２は、撮像装置１００の動作時、バイアス制御線４２を介して光電変換部１３に所定の電圧を供給する。電圧供給回路３２は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよく、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。後に詳しく説明するように、電圧供給回路３２から光電変換部１３に供給される電圧が、互いに異なる複数の電圧の間で切り替えられることにより、光電変換部１３から電荷蓄積ノード４１への信号電荷の移動が制御される。撮像装置１００の動作の例は後述する。
各画素１０は、電源電圧ＶＤＤを供給する電源線４０に接続される。図示するように、電源線４０には、信号検出トランジスタ２４の入力端子が接続されている。電源線４０がソースフォロア電源として機能することにより、信号検出トランジスタ２４は、光電変換部１３によって生成された信号を増幅して出力する。
信号検出トランジスタ２４の出力端子には、アドレストランジスタ２６の入力端子が接続されている。アドレストランジスタ２６の出力端子は、画素アレイＰＡの列ごとに配置された複数の垂直信号線４７のうちの１つに接続されている。アドレストランジスタ２６の制御端子は、アドレス制御線４６に接続されている。アドレス制御線４６の電位を制御することにより、信号検出トランジスタ２４の出力を、対応する垂直信号線４７に選択的に読み出すことができる。
図示する例では、アドレス制御線４６は、垂直走査回路３６に接続されている。垂直走査回路は、「行走査回路」とも呼ばれる。垂直走査回路３６は、アドレス制御線４６に所定の電圧を印加することにより、各行に配置された複数の画素１０を行単位で選択する。これにより、選択された画素１０の信号の読み出しと、電荷蓄積ノード４１のリセットとが実行される。
垂直信号線４７は、画素アレイＰＡからの画素信号を周辺回路へ伝達する主信号線である。垂直信号線４７には、カラム信号処理回路３７が接続される。カラム信号処理回路３７は、「行信号蓄積回路」とも呼ばれる。カラム信号処理回路３７は、相関二重サンプリングに代表される雑音抑制信号処理およびアナログ－デジタル変換などを行う。図示するように、カラム信号処理回路３７は、画素アレイＰＡにおける画素１０の各列に対応して設けられる。これらのカラム信号処理回路３７には、水平信号読み出し回路３８が接続される。水平信号読み出し回路は、「列走査回路」とも呼ばれる。水平信号読み出し回路３８は、複数のカラム信号処理回路３７から水平共通信号線４９に信号を順次読み出す。
図１に例示する構成において、画素１０は、リセットトランジスタ２８を有する。リセットトランジスタ２８は、例えば、信号検出トランジスタ２４およびアドレストランジスタ２６と同様に、電界効果トランジスタである。以下では、特に断りの無い限り、リセットトランジスタ２８としてＮチャネルＭＯＳＦＥＴを適用した例を説明する。図示するように、リセットトランジスタ２８は、リセット電圧Ｖｒを供給するリセット電圧線４４と、電荷蓄積ノード４１との間に接続される。リセットトランジスタ２８の制御端子は、リセット制御線４８に接続されている。リセット制御線４８の電位を制御することによって、電荷蓄積ノード４１の電位をリセット電圧Ｖｒにリセットすることができる。この例では、リセット制御線４８が、垂直走査回路３６に接続されている。したがって、垂直走査回路３６がリセット制御線４８に所定の電圧を印加することにより、各行に配置された複数の画素１０を行単位でリセットすることが可能である。
この例では、リセットトランジスタ２８にリセット電圧Ｖｒを供給するリセット電圧線４４が、リセット電圧源３４に接続されている。リセット電圧源は、「リセット電圧供給回路」とも呼ばれる。リセット電圧源３４は、撮像装置１００の動作時にリセット電圧線４４に所定のリセット電圧Ｖｒを供給可能な構成を有していればよく、上述の電圧供給回路３２と同様に、特定の電源回路に限定されない。電圧供給回路３２およびリセット電圧源３４の各々は、単一の電圧供給回路の一部分であってもよいし、独立した別個の電圧供給回路であってもよい。なお、電圧供給回路３２およびリセット電圧源３４の一方または両方が、垂直走査回路３６の一部分であってもよい。あるいは、電圧供給回路３２からの制御電圧および／またはリセット電圧源３４からのリセット電圧Ｖｒが、垂直走査回路３６を介して各画素１０に供給されてもよい。
リセット電圧Ｖｒとして、信号検出回路１４の電源電圧ＶＤＤを用いることも可能である。この場合、各画素１０に電源電圧を供給する電圧供給回路（図１において不図示）と、リセット電圧源３４とを共通化することができる。また、電源線４０と、リセット電圧線４４を共通化できるので、画素アレイＰＡにおける配線を単純化することができる。ただし、リセット電圧Ｖｒを信号検出回路１４の電源電圧ＶＤＤと異なる電圧とすることにより、撮像装置１００のより柔軟な制御を可能にする。
［２．画素の断面構造］
次に、本実施の形態に係る撮像装置１００の画素１０の断面構造について、図２を用いて説明する。
図２は、本実施の形態に係る撮像装置１００の画素１０の断面構造を示す概略断面図である。図２に例示する構成では、上述の信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８が、半導体基板２０に形成されている。半導体基板２０は、その全体が半導体である基板に限定されない。半導体基板２０は、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。ここでは、半導体基板２０としてＰ型シリコン（Ｓｉ）基板を用いる例を説明する。
半導体基板２０は、不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓと、画素１０間の電気的な分離のための素子分離領域２０ｔとを有する。ここでは、不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓはＮ型領域である。また、素子分離領域２０ｔは、不純物領域２４ｄと不純物領域２８ｄとの間にも設けられている。素子分離領域２０ｔは、例えば所定の注入条件のもとでアクセプターのイオン注入を行うことによって形成される。
不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓは、例えば、半導体基板２０内に形成された、不純物の拡散層である。図２に模式的に示されるように、信号検出トランジスタ２４は、不純物領域２４ｓおよび不純物領域２４ｄと、ゲート電極２４ｇとを含む。ゲート電極２４ｇは、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドープされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。不純物領域２４ｓは、信号検出トランジスタ２４の例えばソース領域として機能する。不純物領域２４ｄは、信号検出トランジスタ２４の例えばドレイン領域として機能する。不純物領域２４ｓと不純物領域２４ｄとの間に、信号検出トランジスタ２４のチャネル領域が形成される。
同様に、アドレストランジスタ２６は、不純物領域２６ｓおよび不純物領域２４ｓと、ゲート電極２６ｇとを含む。ゲート電極２６ｇは、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドープされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。ゲート電極２６ｇは、図２には図示していないアドレス制御線４６に接続される。この例では、信号検出トランジスタ２４およびアドレストランジスタ２６は、不純物領域２４ｓを共有することによって互いに電気的に接続されている。不純物領域２４ｓは、アドレストランジスタ２６の例えばドレイン領域として機能する。不純物領域２６ｓは、アドレストランジスタ２６の例えばソース領域として機能する。不純物領域２６ｓは、図２には図示していない垂直信号線４７に接続される。なお、不純物領域２４ｓは、信号検出トランジスタ２４およびアドレストランジスタ２６によって共有されていなくてもよい。具体的には、信号検出トランジスタ２４のソース領域とアドレストランジスタ２６のドレイン領域とは、半導体基板２０内では分離しており、層間絶縁層５０内に設けられた配線層を介して電気的に接続されていてもよい。
リセットトランジスタ２８は、不純物領域２８ｄおよび２８ｓと、ゲート電極２８ｇとを含む。ゲート電極２８ｇは、例えば、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドープされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。ゲート電極２８ｇは、図２には図示していないリセット制御線４８に接続されている。不純物領域２８ｓは、リセットトランジスタ２８の例えばソース領域として機能する。不純物領域２８ｓは、図２には図示していないリセット電圧線４４に接続されている。不純物領域２８ｄは、リセットトランジスタ２８の例えばドレイン領域として機能する。
半導体基板２０上には、信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８を覆うように層間絶縁層５０が配置されている。層間絶縁層５０は、例えば、二酸化シリコンなどの絶縁性材料から形成される。図示するように、層間絶縁層５０中には、配線層５６が配置されている。配線層５６は、典型的には、銅などの金属から形成される。配線層５６は、例えば、上述の垂直信号線４７などの信号線または電源線をその一部に含んでいてもよい。層間絶縁層５０中の絶縁層の層数、および、層間絶縁層５０中に配置される配線層５６に含まれる層数は、任意に設定可能であり、図２に示される例に限定されない。
また、層間絶縁層５０中には、図２に示されるように、プラグ５２、配線５３、コンタクトプラグ５４、および、コンタクトプラグ５５が設けられている。配線５３は、配線層５６の一部であってもよい。プラグ５２、配線５３、コンタクトプラグ５４、および、コンタクトプラグ５５はそれぞれ、導電性材料を用いて形成されている。例えば、プラグ５２および配線５３は、銅などの金属から形成されている。コンタクトプラグ５４および５５は、例えば、不純物がドープされることにより導電性が付与されたポリシリコンから形成されている。なお、プラグ５２、配線５３、コンタクトプラグ５４、および、コンタクトプラグ５５は、互いに同じ材料を用いて形成されていてもよく、互いに異なる材料を用いて形成されていてもよい。
プラグ５２、配線５３およびコンタクトプラグ５４は、信号検出トランジスタ２４と光電変換部１３との間の電荷蓄積ノード４１の少なくとも一部を構成する。図２に例示する構成において、信号検出トランジスタ２４のゲート電極２４ｇ、プラグ５２、配線５３、コンタクトプラグ５４および５５、ならびに、リセットトランジスタ２８のソース領域およびドレイン領域の一方である不純物領域２８ｄは、光電変換部１３の画素電極１１によって収集された信号電荷を蓄積する電荷蓄積領域として機能する。
具体的には、光電変換部１３の画素電極１１は、プラグ５２、配線５３およびコンタクトプラグ５４を介して、信号検出トランジスタ２４のゲート電極２４ｇに接続されている。言い換えれば、信号検出トランジスタ２４のゲートは、画素電極１１と電気的に接続されている。また、画素電極１１は、プラグ５２、配線５３およびコンタクトプラグ５５を介して、不純物領域２８ｄにも接続されている。
画素電極１１によって信号電荷が捕集されることにより、電荷蓄積領域に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ２４のゲートに印加される。信号検出トランジスタ２４は、この電圧を増幅する。信号検出トランジスタ２４によって増幅された電圧が、信号電圧としてアドレストランジスタ２６を介して選択的に読み出される。
層間絶縁層５０上には、上述の光電変換部１３が配置される。半導体基板２０を平面視した場合に２次元に配列された複数の画素１０は、感光領域を形成する。感光領域は、画素領域とも呼ばれる。隣接する２つの画素１０間の距離、すなわち、画素ピッチは、例えば２μｍ程度であってもよい。
［３．光電変換部の構成］
以下では、光電変換部１３の具体的な構成について説明する。
図２に示されるように、光電変換部１３は、画素電極１１と、対向電極１２と、これらの間に配置された光電変換層１５、バリア層１６および光電変換層１７とを含む。本実施の形態では、撮像装置１００に対する光の入射側から、対向電極１２、光電変換層１５、バリア層１６、光電変換層１７、画素電極１１の順に配置されている。
図２に示される例では、対向電極１２、光電変換層１５、バリア層１６および光電変換層１７は、複数の画素１０にまたがって形成されている。画素電極１１は、画素１０ごとに設けられている。画素電極１１は、隣接する他の画素１０の画素電極１１と空間的に分離されることによって、他の画素１０の画素電極１１から電気的に分離されている。あるいは、対向電極１２、光電変換層１５、バリア層１６および光電変換層１７の少なくとも１つは、画素ごとに分離して設けられていてもよい。
［３－１．画素電極および対向電極］
画素電極１１は、光電変換部１３で生成された信号電荷を読み出すための電極である。画素電極１１は、画素１０ごとに少なくとも１つ存在する。画素電極１１は、信号検出トランジスタ２４のゲート電極２４ｇおよび不純物領域２８ｄに電気的に接続されている。
画素電極１１は、導電性材料を用いて形成されている。導電性材料は、例えば、アルミニウム、銅などの金属、金属窒化物、または、不純物がドープされることにより導電性が付与されたポリシリコンである。
対向電極１２は、例えば、透明な導電性材料から形成される透明電極である。対向電極１２は、光電変換層１５において光が入射される側に配置される。したがって、光電変換層１５には、対向電極１２を透過した光が入射する。なお、撮像装置１００によって検出される光は、可視光の波長範囲内の光に限定されない。例えば、撮像装置１００は、赤外線または紫外線を検出してもよい。ここで、可視光の波長範囲とは、例えば、３８０ｎｍ以上７８０ｎｍ以下である。
なお、本明細書における「透明」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。
対向電極１２は、例えば、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＦＴＯ、ＳｎＯ２、ＴｉＯ２、ＺｎＯ２などの透明導電性酸化物（ＴＣＯ：Transparent Conducting Oxide）を用いて形成される。対向電極１２には、図１に示される電圧供給回路３２が接続されている。電圧供給回路３２が対向電極１２に印加する電圧を調整することにより、対向電極１２と画素電極１１との電位差を所望の電位差に設定および維持することができる。
図１を参照して説明したように、対向電極１２は、電圧供給回路３２に接続されたバイアス制御線４２に接続されている。また、ここでは、対向電極１２は、複数の画素１０にまたがって形成されている。したがって、バイアス制御線４２を介して、電圧供給回路３２から所望の大きさの制御電圧を複数の画素１０の間に一括して印加することが可能である。なお、電圧供給回路３２から所望の大きさの制御電圧を印加することができれば、対向電極１２は、画素１０ごとに分離して設けられていてもよい。
後に詳しく説明するように、電圧供給回路３２は、露光期間と非露光期間との間で互いに異なる電圧を対向電極１２に供給する。本明細書において、「露光期間」は、光電変換により生成される信号電荷を光電変換層１５内または電荷蓄積領域に蓄積するための期間を意味し、「電荷蓄積期間」と呼んでもよい。また、本明細書では、撮像装置１００の動作中であって露光期間以外の期間を「非露光期間」と呼ぶ。なお、「非露光期間」は、光電変換部１３への光の入射が遮断されている期間に限定されず、光電変換部１３に光が照射されている期間を含んでいてもよい。また「非露光期間」は、寄生感度の発生により意図せずに信号電荷が電荷蓄積領域に蓄積される期間を含む。
電圧供給回路３２が画素電極１１の電位に対する対向電極１２の電位を制御することにより、光電変換によって光電変換層１５内に生じた正孔－電子対のうち正孔および電子のいずれか一方を、信号電荷として画素電極１１によって捕集することができる。例えば信号電荷として正孔を利用する場合、画素電極１１よりも対向電極１２の電位を高くすることにより、画素電極１１によって正孔を選択的に捕集することが可能である。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能であり、この場合、画素電極１１よりも対向電極１２の電位を低くすればよい。対向電極１２に対向する画素電極１１は、対向電極１２と画素電極１１との間に適切なバイアス電圧が与えられることにより、光電変換層１５において光電変換によって発生した正および負の電荷のうちの一方を捕集する。
本実施の形態では、信号検出回路１４および電圧供給回路３２の少なくとも一方は、光電変換部１３と同一基板に集積化されうる。あるいは、信号検出回路１４および電圧供給回路３２の少なくとも一方は、光電変換部１３とは別の基板に形成されてもよい。
［３－２．光電変換層］
光電変換層１５は、画素電極１１と対向電極１２との間に位置し、第１信号電荷を生成する第１光電変換層の一例である。光電変換層１７は、光電変換層１５と画素電極１１との間に位置し、第２信号電荷を生成する第２光電変換層の一例である。第１信号電荷および第２信号電荷は、互いに同じ極性の電荷である。
本実施の形態では、光電変換層１５および光電変換層１７はいずれも、光子を吸収し、光電荷を発生させる。具体的には、光電変換層１５および光電変換層１７は、入射する光を受けて正孔－電子対を発生させる。つまり、第１信号電荷および第２信号電荷は、正孔および電子のいずれか一方である。本実施の形態では、第１信号電荷および第２信号電荷が正孔である場合を例に説明するが、第１信号電荷および第２信号電荷は電子であってもよい。第１信号電荷および第２信号電荷である正孔が画素電極１１によって捕集される。第１信号電荷および第２信号電荷の逆極性の電荷である電子が対向電極１２によって捕集される。
光電変換層１５および光電変換層１７は、例えば、有機半導体材料から形成される。具体的には、光電変換層１５および光電変換層１７は、吸光性をもつドナー分子と、電荷吸引性をもつアクセプター分子とを含む。ドナー分子は、光子を吸収し、内部に正孔と電子とを発生させる。アクセプター分子は、ドナー分子内部に発生した正孔および電子のいずれか一方の電荷をドナー分子から引き抜く。アクセプター分子による電荷の引き抜きが生じた後は、ドナー分子に正孔および電子の一方が存在し、アクセプター分子にドナー分子に存在する電荷とは逆極性の電荷が存在する。
ドナー分子は、例えば、フタロシアニン類もしくはナフタロシアニン類等の低分子有機半導体、Ｐ３ＨＴ（ポリ（３－ヘキシルチオフェン－２，５－ジイル））等の有機半導体ポリマー、または、半導体型カーボンナノチューブである。有機半導体または有機半導体ポリマーは、その材料ごとに吸収係数の波長依存性が異なる。また、半導体型カーボンナノチューブは、カイラル指数により共鳴吸収波長が大きく異なる。
例えば、有機半導体の一例であるＡｌｑ３（Tris(8-quinolinolato)aluminum(III)）は青の領域に最大の吸収を持つ。有機半導体の一例であるＮ，Ｎ‘－ジメチルキナクリドン（N,N-Dimethylquinacridone）は、緑の領域に最大の吸収を持つ。また、有機半導体の一例である亜鉛フタロシアニンは、赤の領域に最大の吸収を持つ。
本実施の形態では、光電変換層１５と光電変換層１７とは、分光感度特性が異なっている。光電変換層１５と光電変換層１７とでドナー分子の種類を変えることにより、それぞれの層の分光感度特性を変えることができる。例えば、光電変換層１５に含まれるドナー分子としてＡｌｑ３を用い、光電変換層１７に含まれるドナー分子として亜鉛フタロシアニンを用いる。この場合、光電変換層１５によって生成された信号電荷を読み出すことで、青色光の光量を検出することができ、光電変換層１７によって生成された信号電荷を読み出すことで、赤色光の光量を検出することができる。
なお、光電変換層１５および光電変換層１７の少なくとも一方は、単一種類のドナー分子ではなく、複数の種類のドナー分子を含んでもよい。その場合、複数の種類のドナー分子の混合比率を異ならせることによって、光電変換層１５と光電変換層１７との分光感度特性を異ならせることができる。
アクセプター分子は、一般的にドナー分子よりも最低空軌道（ＬＵＭＯ：Lowest Unoccupied Molecular Orbital）の位置が低い、あるいは、ドナー分子よりも最高被占軌道（ＨＯＭＯ：Highest Occupied Molecular Orbital）の位置が高い分子である。ドナー分子よりもＬＵＭＯ位置が低い分子は、電子を引き抜く傾向にある。ドナー分子よりもＨＯＭＯ位置が高い分子は、正孔を引く抜く傾向にある。アクセプター分子は、例えば、フラーレン（Ｃ６０）、または、ＰＣＢＭ（フェニルＣ６１酪酸メチルエステル）もしくはＳＩＭＥＦ（ビスフェニル体Ｃ６０（ＣＨ２ＳｉＭｅ２Ｐｈ）２）等のフラーレン誘導体などである。
光電変換層１５および光電変換層１７の少なくとも一方は、ドナー分子とアクセプター分子との微視的混合体でもよく、積層構造でもよい。また、光電変換層１５および光電変換層１７の少なくとも一方は、ドナー分子およびアクセプター分子以外の材料を含んでいてもよい。例えば、光電変換層１５および光電変換層１７の少なくとも一方は、半導体型カーボンナノチューブの塗布を容易にするためのポリマー等を含んでもよい。
［３－３．バリア層］
バリア層１６は、光電変換層１５と光電変換層１７との間に位置し、光電変換層１５内の第１信号電荷に対して、第１ヘテロ障壁を形成する第１バリア層の一例である。バリア層１６は、光電変換層１７内の第２信号電荷とは逆極性の電荷に対して、ヘテロ障壁を形成しない。あるいは、バリア層１６は、第２信号電荷とは逆極性の電荷に対して、第１ヘテロ障壁よりも低いヘテロ障壁を形成してもよい。つまり、バリア層１６は、信号電荷の移動を制限し、かつ、信号電荷とは逆極性の電荷の移動を可能にするキャリア選択層である。本実施の形態では、信号電荷が正孔であるので、バリア層１６は、正孔の移動を制限し、かつ、電子の移動を可能とする正孔ブロック層である。信号電荷が電子の場合、バリア層１６は、電子の移動を制限し、かつ、正孔の移動を可能とする電子ブロック層である。なお、正孔ブロック層とは、正孔に対してのみ有効な障壁として働く層である。電子ブロック層とは、電子に対してのみ有効な障壁として働く層である。
図３は、本実施の形態に係る撮像装置１００の露光ステップにおけるエネルギー準位を示す模式図である。図３では、画素電極１１と対向電極１２との電位差が第１電位差になっている。
なお、図３において、各層が異なるエネルギー準位を持つ複数の材料の混合体である場合、ＬＵＭＯ準位または伝導帯準位は、その混合体を構成する各材料のＬＵＭＯ準位または伝導帯準位の最低値である。同様に、ＨＯＭＯ準位または価電子帯準位は、その混合体を構成する各材料のＨＯＭＯ準位または価電子帯準位の最高値である。他のエネルギー準位の模式図も同様である。
図３に示されるように、バリア層１６は、第１ヘテロ障壁の一例であるヘテロ障壁７１を形成する。ヘテロ障壁７１は、画素電極１１が捕集する正孔８１が光電変換層１５から光電変換層１７に向かって移動する際に障壁となる。このとき、バリア層１６は、対向電極１２が捕集する電子９１が光電変換層１７から光電変換層１５に向かって移動する際には障壁として振る舞わない。
このように、電荷の極性に応じて異なる振る舞いは、正孔に対する障壁高さと電子に対する障壁高さを変えることで実現可能である。なお、移動する電荷に対する移動元とヘテロ障壁のエネルギー準位との差を障壁高さと呼ぶ。本実施の形態では、移動元は、バリア層１６の両側に位置する光電変換層１５または光電変換層１７である。
例えば正孔の移動に対しては、移動元と移動先とのＨＯＭＯまたは価電子帯準位のエネルギー準位差が障壁高さである。電子の移動に対しては、移動元と移動先とのＬＵＭＯまたは伝導帯準位のエネルギー準位差が障壁高さである。
例えば、バリア層１６のＬＵＭＯまたは伝導帯準位のエネルギー準位が移動元のＬＵＭＯまたは伝導帯準位のエネルギー準位と同等または低く、かつ、バリア層１６のＨＯＭＯまたは価電子帯準位のエネルギー準位が移動元のＨＯＭＯまたは価電子帯準位のエネルギー準位よりも低ければ、バリア層１６は、正孔の移動に対して障壁として振る舞い、電子の移動に対しては障壁として振る舞わない。言い換えると、バリア層１６は、正孔に対するヘテロ障壁７１を形成し、電子に対するヘテロ障壁を形成しない。
例えば、バリア層１６のＬＵＭＯまたは伝導帯準位のエネルギー準位が移動元のＬＵＭＯまたは伝導帯準位のエネルギー準位よりも高く、かつ、バリア層１６のＨＯＭＯまたは価電子帯準位のエネルギー準位が移動元のＨＯＭＯまたは価電子帯準位のエネルギー準位と同等または高ければ、バリア層１６は、電子の移動に対して障壁として振る舞い、正孔の移動に対しては障壁として振る舞わない。言い換えると、バリア層１６は、電子に対するヘテロ障壁を形成し、正孔に対するヘテロ障壁を形成しない。
なお、移動元がドナー分子とアクセプター分子との混合体である場合には、移動元のエネルギー準位はドナー分子とアクセプター分子とのそれぞれに存在する極性の電荷を基準として考える。例えば、アクセプター分子がドナー分子から正孔を引き抜く場合には、移動元のＨＯＭＯまたは価電子帯準位は、アクセプター分子のエネルギー準位を基準とする。また、この場合、移動元のＬＵＭＯまたは伝導帯準位は、ドナー分子のエネルギー準位を基準とする。逆に、アクセプター分子がドナー分子から電子を引き抜く場合には、移動元のＨＯＭＯまたは価電子帯準位は、ドナー分子のエネルギー準位を基準とする。また、この場合、移動元のＬＵＭＯまたは伝導帯準位は、アクセプター分子のエネルギー準位を基準とする。
このように、本実施の形態に係るバリア層１６は、信号電荷として用いる正孔８１に対するヘテロ障壁７１を形成するので、光電変換層１５内に正孔８１を保持させておくことができる。一方で、ヘテロ障壁７１が形成されている場合でも、トンネル効果により正孔８１はある一定確率でヘテロ障壁７１を透過、すなわち、通過する。トンネル効果の大きさは、ヘテロ障壁７１の障壁高さと、ヘテロ障壁７１の厚みと、対向電極１２と画素電極１１との間のバイアス電圧とに依存する。
具体的には、ヘテロ障壁７１の障壁高さが低いほど、ヘテロ障壁７１の厚みが薄いほど、または、バイアス電圧が大きいほど、トンネル効果は大きくなり、正孔８１がヘテロ障壁７１を透過しやすくなる。ヘテロ障壁７１の障壁高さとヘテロ障壁７１の厚みとは、光電変換層１５、バリア層１６および光電変換層１７のそれぞれの材料、組成比および膜厚構成などにより製造時に定まる。一方で、バイアス電圧は、自由に変更可能である。具体的には、電圧供給回路３２によって対向電極１２に印加される電圧に応じてバイアス電圧を変更することができる。
例えば、対向電極１２と画素電極１１との間のバイアス電圧を低く設定することにより、図３に示されるように、画素電極１１が捕集する正孔８１がヘテロ障壁７１を実質的に透過しない状態とすることができる。すなわち、正孔８１を光電変換層１５内に保持させることができる。
逆に、対向電極１２と画素電極１１との間のバイアス電圧を高く設定することにより、図４に示されるように、画素電極１１が捕集する正孔８１がヘテロ障壁７１を実質的に透過する状態とすることができる。なお、実質的に透過しない、または、実質的に透過するとは、撮像装置１００の一般的な使用状況において、透過率がセンサ特性に有意な影響を与える程度の値を持つことを意味する。
ここで、図４は、本実施の形態に係る撮像装置１００の電荷転送ステップにおけるエネルギー準位を示す模式図である。
図４では、画素電極１１と対向電極１２との電位差が第２電位差になっており、当該第２電位差は図３に示される第１電位差よりも高い。すなわち、図４に示される例では、対向電極１２と画素電極１１との間に、図３に示される場合よりも高いバイアス電圧が印加されている。この場合、図４に示されるように、ヘテロ障壁７１によって光電変換層１５内に保持されていた正孔８１は、ヘテロ障壁７１を透過して、光電変換層１７を通って画素電極１１に捕集される。
ここで、正孔８１がヘテロ障壁７１を実質的に透過し始めるバイアス電圧を、閾値バイアス電圧と呼ぶ。閾値バイアス電圧は、ヘテロ障壁７１の障壁高さ、ヘテロ障壁７１の厚み、ならびに、光電変換層１５および光電変換層１７の厚みなどにより定まる。閾値バイアス電圧は、実験的に求めることもでき、また、量子力学を用いて計算することもできる。バイアス電圧により障壁透過性を変えることは、フラッシュメモリなどのデバイスで広く用いられている技術であり、閾値バイアス電圧の設計技術は確立されている。
ヘテロ障壁７１の厚みは、バリア層１６の膜厚と同一である。バリア層１６の膜厚は、電圧供給回路３２によって供給可能な範囲に閾値バイアス電圧が含まれるように設定される。例えば、設定可能なバイアス電圧の値、ヘテロ障壁７１の障壁高さ、および、光電変換層等の厚みによって、バリア層１６の膜厚は異なるが、一般的にはおおむね数ナノメートルから数十ナノメートルの厚みである。ヘテロ障壁７１の障壁高さは、例えば０．５ｅＶ以上である。ヘテロ障壁７１の障壁高さは、１ｅＶ以上であってもよい。
以上のように、画素電極１１が正孔８１を信号電荷として捕集する構成においては、バリア層１６は正孔ブロック層である。具体的には、光電変換層１５のアクセプター分子が正孔８１を引き抜く場合、バリア層１６のＨＯＭＯを、光電変換層１５のアクセプター分子のＨＯＭＯよりも深くすることで正孔の移動に対するヘテロ障壁７１を形成することができる。また、光電変換層１５のアクセプター分子が電子９１を引き抜く場合、バリア層１６のＨＯＭＯを、光電変換層１５のドナー分子のＨＯＭＯよりも深くすることで正孔８１の移動に対するヘテロ障壁を形成することができる。
また、上述したように、バリア層１６は、光電変換層１７から光電変換層１５への電子９１の移動に対してはヘテロ障壁を形成しない、あるいは、正孔８１に対するヘテロ障壁７１よりも低いヘテロ障壁を形成してもよい。具体的には、光電変換層１７のアクセプター分子が正孔８２を引き抜く場合、バリア層１６のＬＵＭＯが、光電変換層１７のドナー分子のＬＵＭＯと同等の値である。あるいは、光電変換層１７のアクセプター分子が電子９１を引き抜く場合、バリア層１６のＬＵＭＯが、光電変換層１７のアクセプター分子のＬＵＭＯと同等の値である。
正孔ブロック層として機能するバリア層１６に含まれる材料の例としては、フラーレン（Ｃ６０）、または、ＰＣＢＭ等のフラーレン誘導体などを用いることができる。
なお、画素電極１１が電子９１を信号電荷として捕集する構成においては、バリア層１６は電子ブロック層である。具体的には、光電変換層１５のアクセプター分子が正孔８１を引き抜く場合、バリア層１６のＬＵＭＯを、光電変換層１５のドナー分子のＬＵＭＯよりも浅くすることで電子９１の移動に対するヘテロ障壁を形成することができる。また、光電変換層１５のアクセプター分子が電子９１を引き抜く場合、バリア層１６のＬＵＭＯを、光電変換層１５のアクセプター分子のＬＵＭＯよりも浅くすることで電子９１の移動に対するヘテロ障壁を形成することができる。
また、バリア層１６は、光電変換層１７から光電変換層１５への正孔８２の移動に対してはヘテロ障壁を形成しない、あるいは、電子９１に対するヘテロ障壁よりも低いヘテロ障壁を形成してもよい。具体的には、光電変換層１７のアクセプター分子が正孔８２を引き抜く場合、バリア層１６のＨＯＭＯが、光電変換層１７のアクセプター分子のＨＯＭＯと同等の値である。あるいは、光電変換層１７のアクセプター分子が電子を引き抜く場合、バリア層１６のＨＯＭＯが、光電変換層１７のドナー分子のＨＯＭＯと同等の値である。
電子ブロック層として機能するバリア層１６に含まれる材料の例としては、ポリ（３，４－エチレンジオキシチオフェン）（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）からなる複合物であるＰＥＤＯＴ：ＰＳＳ、ＶＮＰＢ（Ｎ４，Ｎ４’－ｄｉ（ｎａｐｈｔｈａｌｅｎ－１－ｙｌ）－Ｎ４，Ｎ４’－ｂｉｓ（４－ｖｉｎｙｌｐｈｅｎｙｌ）ｂｉｐｈｅｎｙｌ－４，４’－ｄｉａｍｉｎｅ）、Ｐ３ＨＴまたは酸化グラフェンなどを挙げることができる。
なお、バリア層１６に含まれる材料は、上述した例に限らない。例えば、バリア層１６は、有機半導体材料またはカーボンナノチューブを含んでいてもよい。バリア層１６は、光電変換層１７が吸収する波長帯域のうち少なくとも一部の光に対して透明である。
［４．駆動方法］
次に、本実施の形態に係る撮像装置１００の駆動方法について説明する。ここでは、画素電極１１が正孔８１および正孔８２を捕集する場合について述べるが、電子９１を捕集する場合においても極性を適宜変更して同様の動作が可能であることが当業者には自明である。
図５は、本実施の形態に係る撮像装置１００の駆動方法を示すタイミングチャートである。具体的には、図５の部分（ａ）は、垂直同期信号Ｖｓｓの立ち下がりまたは立ち上がりのタイミングを示している。図５の部分（ｂ）は、バイアス制御線４２を介して電圧供給回路３２から対向電極１２に印加される電圧ＶＩＴＯの時間的変化の一例を示している。図５の部分（ｃ）は、画素アレイＰＡの各行におけるリセットおよび露光のタイミングを模式的に示している。
以下、図１から図５を参照しながら、撮像装置１００における動作の一例を説明する。簡単のため、ここでは、画素アレイＰＡに含まれる画素の行数が、行＜ｉ＞から行＜ｉ＋３＞の合計４行である場合における動作の例を説明する。
本実施の形態に係る撮像装置１００では、図５の部分（ｃ）に示されるように、画素アレイＰＡの初期化と、画素アレイＰＡに対する露光、すなわち、電荷の蓄積と、画素アレイＰＡ中の各画素１０の電荷蓄積ノード４１のリセットと、リセット後の画素信号の読み出しとが実行される。なお、画素アレイＰＡの初期化は、電荷蓄積ノード４１のリセットと実質的に同じ動作である。
図５の部分（ｃ）において、ｒｅａｄと付された矩形領域は、信号の読み出し期間を模式的に表している。また、ｒｓｔと付された矩形領域は、信号のリセット期間を模式的に表している。この読み出し期間は、画素１０の電荷蓄積ノード４１の電位をリセットするためのリセット期間をその一部に含み得る。
行＜ｉ＞に属する画素１０のリセットにおいては、垂直走査回路３６が、行＜ｉ＞のアドレス制御線４６の電位を制御することにより、そのアドレス制御線４６にゲートが接続されているアドレストランジスタ２６をＯＮにする。さらに、垂直走査回路３６は、行＜ｉ＞のリセット制御線４８の電位を制御することにより、そのリセット制御線４８にゲートが接続されているリセットトランジスタ２８をＯＮにする。これにより、電荷蓄積ノード４１とリセット電圧線４４とが電気的に接続され、電荷蓄積ノード４１にリセット電圧Ｖｒが供給される。すなわち、信号検出トランジスタ２４のゲート電極２４ｇおよび光電変換部１３の画素電極１１の電位が、リセット電圧Ｖｒにリセットされる。その後、垂直信号線４７を介して、行＜ｉ＞の画素１０からリセット後の画素信号を読み出す。このときに得られる画素信号は、リセット電圧Ｖｒの大きさに対応した画素信号である。画素信号の読み出し後、リセットトランジスタ２８およびアドレストランジスタ２６をオフとする。
この例では、図５の部分（ｃ）に模式的に示されるように、行＜ｉ＞から行＜ｉ＋３＞の各行に属する画素のリセットを行単位で順次に実行する。図５の部分（ｃ）に示されるように、画像取得の開始から、画素アレイＰＡの全ての行のリセットおよび画素信号の読み出しが終了するまでの一垂直期間１Ｖにおいては、画素電極１１と対向電極１２との電位差が上述のトンネリング状態を制御するように、Ｖ１からＶ２の電圧範囲となるよう、電圧供給回路３２から対向電極１２に制御電圧が印加されている。
なお、説明の簡略化のために、対向電極１２に印加する電圧のみで説明しているが、図５に示すリセット期間１および２での画素電極１１の電位、つまり、リセット電圧Ｖｒを制御することで、正孔８１のトンネル効果を制御してもよい。あるいは、対向電極１２の電位ＶＩＴＯと前述のリセット電圧Ｖｒとの組合せを適切に変えることで、トンネル効果を制御してもよい。
具体的な撮像装置１００の動作シーケンスは、以下の通りである。
（ステップＳ０：初期化；時刻ｔ０からｔ１）
まず、全ての光電変換層および電荷蓄積ノード４１に存在する信号電荷を排除する。つまり、時刻ｔ０からｔ１にかけて、全ての光電変換層と画素電極１１とがトンネリングで繋がるような状態で、全ての光電変換層および電荷蓄積領域をリセットする。
例えば、図５に示されるように、垂直同期信号Ｖｓｓに基づき、行＜ｉ＞に属する複数の画素のリセットを開始する（時刻ｔ０）。具体的には、対向電極１２と画素電極１１との間のバイアス電圧を、対向電極１２側の電位が高く、かつ、ヘテロ障壁７１の閾値バイアス電圧以上の値に設定する。つまり、対向電極１２の電位ＶＩＴＯをＶ２にすることで、画素電極１１と対向電極１２との電位差を、正孔８１がヘテロ障壁７１をトンネル効果により透過できる第２電位差にする。なお、全ての光電変換層および電荷蓄積領域をリセットした後、電荷蓄積領域の電位の初期値を測定しておいてもよい。
（ステップＳ１：露光；時刻ｔ１からｔ２）
次に、各光電変換層１５および１７が光電変換を行うことができる電位Ｖ１を対向電極１２に印加することにより、電荷の蓄積期間が開始される（時刻ｔ１からｔ２）。この状態で、撮像装置１００に光を照射する。このとき、光電変換層１５もしくは光電変換層１７またはその双方で、信号電荷が発生する。この光照射により、各光電変換層に信号電荷を発生させるステップを露光と呼ぶ。各光電変換層でどの程度の信号電荷が発生するかは、照射した光のスペクトルと、各光電変換層の分光感度特性とに依存する。
対向電極１２側の電位が画素電極１１の電位よりも高いので、図３に示されるような電荷移動が生じる。具体的には、光電変換層１７で発生した正孔８２は、画素電極１１に向かって移動し、画素電極１１に捕集され、電荷蓄積ノード４１に輸送され、蓄積される。光電変換層１７で発生した電子９１は、対向電極１２に向かって移動する。このとき、バリア層１６は、電子９１の移動に対しては障壁として振る舞わない。このため、電子９１は、バリア層１６を通過し、光電変換層１５を経由して対向電極１２に捕集される。
光電変換層１５で発生した正孔８１は、画素電極１１に向かって移動する。しかし、バリア層１６が形成するヘテロ障壁７１が正孔８１に対する障壁として振る舞う。また、画素電極１１と対向電極１２との電位差が閾値バイアス電圧以下の第１電位差であるので、正孔８１はヘテロ障壁７１を透過することができない。したがって、光電変換層１５で発生した正孔８１は、光電変換層１５内に保持される。
なお、光電変換層１５で発生した電子９１は、対向電極１２に向かって移動し、対向電極１２に捕集される。
（ステップＳ２：１回目の電荷読み出し；時刻ｔ２からｔ３）
露光ステップが完了した後、光電変換層１７で発生した信号電荷である正孔８２は、電荷蓄積ノード４１に蓄積されている。したがって、信号検出回路１４は、電荷蓄積ノード４１に蓄積された電荷量を計測する。電荷蓄積ノード４１に蓄積された電荷量は、光電変換層１７で発生した信号電荷の量に等しい。
具体的には、図５の部分（ｃ）に示されるように、電荷を行＜ｉ＞からローリング動作により順次読み出す。読み出し回路と光電変換部とが積層されたチップ積層技術を用いること、または、画素１０内に別途メモリを設けることで、このローリング動作時間は短縮可能である。
（ステップＳ３：１回目の電荷リセット；時刻ｔ３からｔ４）
１回目の電荷の読み出しが完了した後、電荷蓄積ノード４１に蓄積された信号電荷を排除する。なお、１回目の電荷の読み出しとリセットとが行われている時刻ｔ２から時刻ｔ４までの期間では、図５の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ１で維持されている。すなわち、光電変換層１５で生成した正孔８１は、ヘテロ障壁７１を透過せずに、光電変換層１５に保持されたままである。
（ステップＳ４：電荷転送；時刻ｔ４）
１回目の電荷のリセットが完了した後、対向電極１２と画素電極１１との間のバイアス電圧を、閾値バイアス電圧以上の値に設定する。具体的には、図５の部分（ｂ）に示されるように、時刻ｔ４で、対向電極１２の電位ＶＩＴＯをＶ２に設定することで、対向電極１２と画素電極１１との電位差を第２電位差にする。このバイアス電圧の印加により、図４に示されるように、光電変換層１５に蓄積されていた正孔８１は、トンネル効果によりヘテロ障壁７１を透過し、電位勾配により光電変換層１７に移動し、画素電極１１に捕集され、電荷蓄積ノード４１に蓄積される。
（ステップＳ５：２回目の電荷読み出し；時刻ｔ４からｔ５）
電荷転送ステップが完了した後、光電変換層１５で発生した信号電荷である正孔８１は、電荷蓄積ノード４１に蓄積されている。したがって、信号検出回路１４は、電荷蓄積ノード４１に蓄積された電荷量を計測する。電荷蓄積ノード４１に蓄積された電荷量は、光電変換層１５で発生した信号電荷の量に等しい。具体的には、図５の部分（ｃ）に示されるように、電荷を行＜ｉ＞からローリング動作により順次読み出す。読み出し動作は、１回目の電荷の読み出し（ステップＳ２）と同じである。
（ステップＳ６：２回目の電荷リセット；時刻ｔ５からｔ６）
２回目の電荷の読み出しが完了した後、電荷蓄積ノード４１に蓄積された信号電荷を排除する。これにより、光電変換層１５および光電変換層１７、ならびに、電荷蓄積ノード４１がリセットされ、画素アレイＰＡが初期化された状態になる。すなわち、時刻ｔ６において時刻ｔ１と同じ状態になる。以降、ステップＳ１からステップＳ６を繰り返すことで、動画像を得ることができる。
以上の手順により、光電変換層１５と光電変換層１７とで発生した信号電荷の量を独立して読み出すことができる。
したがって、光電変換層１５の分光感度特性と光電変換層１７の分光感度特性とが異なれば、同一画素において２つの異なるスペクトルの撮像が可能である。また、本実施の形態では、光電変換層１５と光電変換層１７とで異なる材料を用いることができるため、それぞれの光電変換層の分光感度特性を最適化することができる。また、光電変換層ごとに読み出しのための配線および個別の電極を設ける必要が無い。また、ステップＳ２以降において、不要な光電変換をさけるため、メカニカルシャッター等の機構を用いて、撮像装置１００への光照射を制限してもよい。
なお、図５に示す駆動方法では、各光電変換層の蓄積時間が完全には一致していない。具体的には、実効的には光電変換層１７の蓄積時間は、時刻ｔ１から１回目の読み出し期間の完了までである。光電変換層１５の蓄積時間は、時刻ｔ１から２回目の読み出し期間の完了までである。この蓄積時間の不一致は、高速なローリング動作により読み出すことで無視できる程度まで緩和することができる。
あるいは、図６に示される動作に基づいて撮像装置１００を駆動してもよい。図６は、本実施の形態に係る撮像装置１００の駆動方法の別の一例を示すタイミングチャートである。図６に示される例では、各光電変換層から電荷蓄積ノード４１へ電荷が転送された後、各光電変換層の感度が０となる状態、すなわちグローバルシャッタ状態にしている。電荷蓄積ノード４１へ転送された電荷の読み出し動作およびリセット動作は、グローバルシャッタ状態で行われる。グローバルシャッタ状態となっている期間は、各光電変換層において新たな信号電荷が発生しない。
例えば、時刻ｔ２から時刻ｔ４までの期間において、対向電極１２の電位ＶＩＴＯを、各光電変換層の感度が０となるような電位Ｖ０にする。電位Ｖ０は、例えば、対向電極１２と画素電極１１との電位差が０になる電位である。これにより、ローリング動作による読み出し期間とリセット期間における露光の影響を低減することができる。
図６に示される例では、時刻ｔ０ａから時刻ｔ１までの期間、時刻ｔ２から時刻ｔ４までの期間、および時刻ｔ４ａから時刻ｔ６までの期間がグローバルシャッタ状態となっている。また、時刻ｔ０ａの直前および時刻ｔ４ａの直前に、各光電変換層から電荷蓄積ノード４１に信号電荷を転送するための期間を設けている。
例えば、時刻ｔ０から時刻ｔ０ａまでの期間は、初期化のために光電変換層１５および１７に残存する電荷を電荷蓄積ノード４１に転送するための期間である。時刻ｔ０から時刻ｔ０ａまでの期間には、図６の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ２になっている。したがって、光電変換層１５に残存する信号電荷は、ヘテロ障壁７１を透過し電荷蓄積ノード４１に転送される。光電変換層１７に残存する信号電荷も、電荷蓄積ノード４１に転送される。
同様に、時刻ｔ４から時刻ｔ４ａまでの期間は、光電変換層１５に保持された正孔８１を転送するための期間である。図６の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ２になっている。したがって、光電変換層１５で発生した正孔８１は、ヘテロ障壁７１を透過し電荷蓄積ノード４１に転送される。
このように、グローバルシャッタ状態にする直前に、読み出し対象となる信号電荷を電荷蓄積ノード４１に転送する。そして、グローバルシャッタ状態の期間に読み出し動作とリセット動作とを行う。電荷の転送に要する時刻ｔ０から時刻ｔ０ａまでの期間、および時刻ｔ４から時刻ｔ４ａまでの期間のそれぞれは、グローバルシャッタ状態の期間に比べて短い。このため、各光電変換層の実効的な蓄積時間の長さが互いに異なることによる影響が緩和される。
なお、本実施の形態では、各光電変換層の信号電荷を順に読み出しているが、各光電変換層の信号電荷をまとめて読み出してもよい。例えば、図５および図６において、時刻ｔ３から時刻ｔ４までのリセット期間１を省略することで、時刻ｔ４から時刻ｔ６までの期間では、光電変換層１７と光電変換層１５とのそれぞれで発生した信号電荷の合算量を読み出すことができる。各光電変換層のそれぞれの信号電荷の量は、画素１０外に設けられた差分回路によりアナログまたはデジタルドメインを用いて算出してもよい。これにより、読み出し期間の短縮が可能である。
また、各リセット期間は、図５および図６に示すローリング動作ではなく、全画素同時にリセットを行う一括リセット動作をとってもよい。こうすることで、リセット時間の短縮が可能である。本実施の形態では、各光電変換層のそれぞれの信号電荷を読み出すため通常の単層の積層センサまたはＳｉセンサにくらべてリセット回数が多くなる。よって、一括リセット動作による時短効果は特に大きい。
本実施の形態では、転送トランジスタを介した信号電荷の転送を行う必要がない。また、各光電変換層を透明電極で分離し各層からプラグを引き出す必要もない。電圧ＶＩＴＯの制御によって電荷転送および感度変更を実行することができるので、より高速な動作が可能である。また、各画素１０内に別途転送トランジスタなどを設ける必要がないので、画素の微細化にも有利である。
［５．光電変換層の分光感度特性］
以上のように、本実施の形態に係る撮像装置１００の構成によれば、各光電変換層の信号電荷を個別に読み出すことができる。このため、各光電変換層の分光感度特性を異ならせることで、複数の異なるスペクトルの撮像が可能となる。具体的には、本実施の形態に係る撮像装置１００は、単一の画素１０によって、２つの異なるスペクトルの撮像が可能となる。
図７は、本実施の形態に係る撮像装置１００の光電変換部１３の各光電変換層の分光感度特性の組み合わせの一例を示す図である。本実施の形態では、図７に示されるように、光入射側である対向電極１２側の光電変換層１５は、赤外光に感度を有し、画素電極１１側の光電変換層１７は、可視光に感度を有する。この場合、以下の通りに、熱電荷に起因するノイズを低減する効果も得られる。
光電変換層１５および光電変換層１７は、光照射により生じる光電荷の他に、熱的に励起されて生じる熱電荷が存在する。発生原因は異なるが、どちらも同じ電荷であり、電荷蓄積ノード４１に蓄積されると区別がつかない。そのため、熱電荷はノイズの原因となる。
一般に、より長波長に吸光度を持つドナー分子ほど熱電荷の発生が多い。例えば、赤外線領域に吸収を持つドナー分子は、可視または紫外領域にのみ吸収を持つドナー分子よりも熱電荷の発生が多い。
そのため、可視用の光電変換層に赤外線領域に感度を持たせるため、光電変換層に赤外線領域に吸収を持つドナー分子を加えた場合、または、赤外線領域に吸収を持つドナー分子からなる光電変換層を追加した場合、可視領域専用のイメージセンサよりもノイズが多くなる。したがって、従来のイメージセンサでは、可視域の高Ｓ／Ｎの撮像と長波長感度との両立が困難である。
これに対して、本実施の形態に係る撮像装置１００では、図７に示されるように、光電変換層１７を熱電荷の発生の少ない、可視光に感度を有する層とし、光電変換層１５を熱電荷の発生の多い、赤外光に感度を有する層とする。これにより、１回目の電荷読み出しにおいて読み出されるのは、熱電荷の少ない光電変換層１７の電荷だけである。この時点では、光電変換層１５で発生した熱電荷は、ヘテロ障壁７１によって光電変換層１５内に保持されているので、光電変換層１７で生成した信号電荷の読み出しには混じらない。したがって、可視光に基づいて得られた画像には、熱電荷の影響の少なく、高いＳ／Ｎ比の画像を得ることができる。このように、本実施の形態に係る撮像装置１００では、可視域の高Ｓ／Ｎの撮像と、長波長感度との両立が可能である。
あるいは、図８に示されるように、光入射側である対向電極１２側の光電変換層１５は、可視光に感度を有し、画素電極１１側の光電変換層１７は、赤外光に感度を有してもよい。この場合、可視光の受光感度を高めることができる。なお、図８は、本実施の形態に係る撮像装置１００の光電変換部１３の各光電変換層の分光感度特性の組み合わせの別の一例を示す図である。
図９は、本実施の形態に係る撮像装置１００の光電変換層に用いられる赤外光吸収材料と可視光吸収材料との分光感度特性を模式的に示す図である。図９に示されるように、赤外光吸収材料は、赤外光領域に吸光度のピークを有するだけでなく、可視光に対しても一定以上の吸収を行う。このため、赤外光吸収材料を用いた光電変換層が、可視光を吸収する光電変換層よりも光入射側に位置している場合、可視光の一部を吸収してしまうので、可視光に対する感度が低下する。
これに対して、図８に示される例では、光入射側の光電変換層１５は、可視光に感度を有するので、赤外光吸収材料による光の吸収を受ける前に、可視光の強度に応じた信号電荷を生成することができる。したがって、図８に示される撮像装置１００によれば、可視光の感度の低下を抑制することができる。
以上のように、本実施の形態によれば、図７および図８に示される例のいずれにも利点を有する。撮像装置１００の使用環境および要求される性能などに応じて、好ましい構成を選択することができる。
（実施の形態２）
続いて、実施の形態２について説明する。実施の形態２では、光電変換部が有する光電変換層が３層である点が、実施の形態１と相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
［１．構造］
図１０は、本実施の形態に係る撮像装置１００の１画素の断面構造を示す概略断面図である。図１０に示されるように、撮像装置１００の画素１０ａは、実施の形態１に係る画素１０と比較して、光電変換部１３の代わりに光電変換部１３ａを備える点が相違する。
光電変換部１３ａは、画素電極１１と、対向電極１２と、これらの間に配置された光電変換層１５、バリア層１６、光電変換層１７、バリア層１８および光電変換層１９を含む。具体的には、撮像装置１００に対する光の入射側から、対向電極１２、光電変換層１５、バリア層１６、光電変換層１７、バリア層１８、光電変換層１９、画素電極１１の順に配置されている。
光電変換層１９は、光電変換層１７と画素電極１１との間に位置し、第３信号電荷を生成する第３光電変換層の一例である。光電変換層１９は、光子を吸収し光電荷を発生させる機能を持つ点で、実施の形態１に係る光電変換層１５または光電変換層１７と同様である。また、光電変換層１９の各々に利用可能な材料についても、実施の形態１で説明したように、光電変換層１５または光電変換層１７に用いられる材料と同様の材料を用いることができる。このとき、光電変換層１５、光電変換層１７および光電変換層１９は、ドナー分子の材料の種別または混合比率等を変えることにより、各層の分光感度特性を変えることができる。つまり、本実施の形態では、光電変換層１５、光電変換層１７および光電変換層１９の各々は、互いに分光感度特性が異なっている。例えば、光電変換層１９に赤に高い感度を持たせ、光電変換層１７に緑に高い感度を持たせ、光電変換層１５に青に高い感度を持たせることができる。
バリア層１８は、光電変換層１７と光電変換層１９との間に位置し、光電変換層１７内の信号電荷に対して、第２ヘテロ障壁を形成する第２バリア層の一例である。バリア層１８は、画素電極１１で捕集する電荷に対するヘテロ障壁を形成するという点で、実施の形態１に係るバリア層１６と同様である。例えば、バリア層１８は、バリア層１６と同じ材料を用いて形成することができる。なお、バリア層１６は、光電変換層１７および光電変換層１９の各々が吸収する波長帯域のうち少なくとも一部の光に対して透明である。また、バリア層１８は、光電変換層１９が吸収する波長帯域のうち少なくとも一部の光に対して透明である。
図１１は、本実施の形態に係る撮像装置１００の露光ステップにおけるエネルギー準位を示す模式図である。なお、図１１では、画素電極１１と対向電極１２との電位差が第１電位差になっている。
図１１に示されるように、バリア層１８は、第２ヘテロ障壁の一例であるヘテロ障壁７２を形成する。ヘテロ障壁７２は、画素電極１１が捕集する正孔８１および８２が光電変換層１７から光電変換層１９に向かって移動する際に障壁となる。このとき、バリア層１８は、対向電極１２が捕集する電子９１が光電変換層１９から光電変換層１７に向かって移動する際には障壁として振る舞わない。
本実施の形態では、バリア層１６が形成するヘテロ障壁７１と、バリア層１８が形成するヘテロ障壁７２とは、その大きさが異なっている。具体的には、ヘテロ障壁７１とヘテロ障壁７２とは、正孔８１および正孔８２を透過させるための閾値バイアス電圧値が異なる。
例えば、図１１に示されるように、バリア層１６の厚みは、バリア層１８の厚みよりも厚い。これにより、ヘテロ障壁７１がヘテロ障壁７２よりも厚くなるので、ヘテロ障壁７１に対する閾値バイアス電圧値は、ヘテロ障壁７２に対する閾値バイアス電圧値よりも高い値を持つ。このため、図１２に示されるように、画素電極１１と対向電極１２との電位差を、図１１に示される第１電位差よりも大きい第３電位差にした場合、正孔８２はヘテロ障壁７２をトンネル効果により透過するのに対して、正孔８１はヘテロ障壁７１を透過しない状態を形成することができる。つまり、光電変換層１７内に保持された正孔８２のみを読み出すことができる。なお、図１２は、本実施の形態に係る撮像装置１００の第１電荷転送ステップにおけるエネルギー準位を示す模式図である。
さらに、図１３に示されるように、画素電極１１と対向電極１２との電位差を、第３電位差よりも大きい第２電位差にすることにより、光電変換層１５に保持された正孔８１にヘテロ障壁７１を透過させることができる。なお、図１３は、本実施の形態に係る撮像装置１００の第２電荷転送ステップにおけるエネルギー準位を示す模式図である。
以上のように、本実施の形態に係る撮像装置１００において、実施の形態１と同様に、画素電極１１と対向電極１２との電位差を調整することにより、各光電変換層で生成された信号電荷を個別に読み出すことができる。
なお、ヘテロ障壁の大きさは、バリア層の厚み以外でも調整可能である。例えば、ヘテロ障壁７１の障壁高さがヘテロ障壁７１の障壁高さより高くてもよい。このとき、バリア層１６の厚みは、バリア層１８の厚みより厚くてもよく、バリア層１８の厚みと等しくてもよい。あるいは、ヘテロ障壁７１に対する閾値バイアス電圧がヘテロ障壁７２に対する閾値バイアス電圧より大きい範囲において、バリア層１６の厚みはバリア層１８の厚みより薄くてもよい。また、バリア層１６の厚みがバリア層１８の厚みより厚い場合、ヘテロ障壁７１に対する閾値バイアス電圧がヘテロ障壁７２に対する閾値バイアス電圧より大きい範囲において、ヘテロ障壁７１の高さは、ヘテロ障壁７２の高さに等しくてもよく、ヘテロ障壁７２の高さより低くてもよい。
［２．駆動方法］
次に、本実施の形態に係る撮像装置１００の駆動方法について説明する。ここでは、画素電極１１が正孔８１から８３を捕集する場合について述べるが、電子９１を捕集する場合においても極性を適宜変更して同様の動作が可能であることが当業者には自明である。
図１４は、本実施の形態に係る撮像装置１００の駆動方法を示すタイミングチャートである。以下で説明する駆動方法は、実施の形態１で説明した駆動方法とほぼ同じであり、電荷の読み出しおよびリセットが２回から３回に増えた点が相違する。これに伴い、電圧供給回路３２は、対向電極１２に印加する電圧を３段階で変化させる。
具体的な撮像装置１００の動作のシーケンスは、以下の通りである。
（ステップＳ０：初期化；時刻ｔ０からｔ１）
まず、全ての光電変換層および電荷蓄積ノード４１に存在する信号電荷を排除する。つまり、時刻ｔ０からｔ１にかけて、全ての光電変換層と画素電極１１とがトンネリングで繋がるような状態で、全ての光電変換層および電荷蓄積領域をリセットする。
例えば、図１４に示されるように、垂直同期信号Ｖｓｓに基づき、行＜ｉ＞に属する複数の画素のリセットを開始する（時刻ｔ０）。具体的には、対向電極１２と画素電極１１との間のバイアス電圧を、対向電極１２側の電位が高く、かつ、ヘテロ障壁７１およびヘテロ障壁７２の各々の閾値バイアス電圧以上の値に設定する。つまり、対向電極１２の電位ＶＩＴＯをＶ２にすることで、画素電極１１と対向電極１２との電位差を、正孔８１がヘテロ障壁７１およびヘテロ障壁７２の両方をトンネル効果により透過できる第２電位差にする。なお、全ての光電変換層および電荷蓄積領域をリセットした後、電荷蓄積領域の電位の初期値を測定しておいてもよい。
（ステップＳ１：露光；時刻ｔ１からｔ２）
次に、各光電変換層１５、１７および１９が光電変換を行うことができる電位Ｖ１を対向電極１２に印加することにより、電荷の蓄積期間が開始される（時刻ｔ１からｔ２）。この状態で、撮像装置１００に光を照射する。このとき、光電変換層１５、光電変換層１７および光電変換層１９の少なくとも１つで、信号電荷が発生する。各光電変換層でどの程度の信号電荷が発生するかは、照射した光のスペクトルと、各光電変換層の分光感度特性とに依存する。
対向電極１２側の電位が画素電極１１の電位よりも高いので、図１１に示されるような電荷移動が生じる。具体的には、光電変換層１９で発生した正孔８３は、画素電極１１に向かって移動し、画素電極１１に捕集され、電荷蓄積ノード４１に輸送され、蓄積される。光電変換層１９で発生した電子９１は、対向電極１２に向かって移動する。このとき、バリア層１８およびバリア層１６はいずれも、電子９１の移動に対しては障壁として振る舞わない。このため、電子９１は、バリア層１８およびバリア層１６を通過し、光電変換層１７および光電変換層１５を経由して対向電極１２に捕集される。
光電変換層１５で発生した正孔８１および光電変換層１７で発生した正孔８２はいずれも、画素電極１１に向かって移動する。しかし、バリア層１６が形成するヘテロ障壁７１が正孔８１に対する障壁として振る舞う。また、バリア層１８が形成するヘテロ障壁７２が正孔８２に対する障壁として振る舞う。また、画素電極１１と対向電極１２との電位差が閾値バイアス電圧以下の第１電位差であるので、正孔８１はヘテロ障壁７１を透過することができず、正孔８２はヘテロ障壁７２を透過することができない。したがって、光電変換層１５で発生した正孔８１は、光電変換層１５内に保持され、光電変換層１７で発生した正孔８２は、光電変換層１７内で保持される。
なお、光電変換層１５および光電変換層１７の各々で発生した電子９１は、対向電極１２に向かって移動し、対向電極１２に捕集される。
（ステップＳ２：１回目の電荷読み出し；時刻ｔ２からｔ３）
露光ステップが完了した後、光電変換層１９で発生した信号電荷である正孔８３は、電荷蓄積ノード４１に蓄積されている。したがって、信号検出回路１４は、電荷蓄積ノード４１に蓄積された電荷量を計測する。電荷蓄積ノード４１に蓄積された電荷量は、光電変換層１９で発生した信号電荷の量に等しい。具体的には、図１４の部分（ｃ）に示されるように、電荷を行＜ｉ＞からローリング動作により順次読み出す。
（ステップＳ３：１回目の電荷リセット；時刻ｔ３からｔ４）
１回目の電荷の読み出しが完了した後、電荷蓄積ノード４１に蓄積された信号電荷を排除する。なお、１回目の電荷の読み出しとリセットとが行われている時刻ｔ２から時刻ｔ４までの期間では、図１４の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ１で維持されている。すなわち、光電変換層１５で生成した正孔８１は、ヘテロ障壁７１を透過せずに、光電変換層１５に保持されたままである。光電変換層１７で生成した正孔８２も同様に、ヘテロ障壁７２を透過せずに、光電変換層１７に保持されたままである。
（ステップＳ４：１回目の電荷転送；時刻ｔ４）
１回目の電荷のリセットが完了した後、対向電極１２と画素電極１１との間のバイアス電圧を、ヘテロ障壁７２の閾値バイアス電圧以上、ヘテロ障壁７１の閾値バイアス電圧未満の値に設定する。具体的には、図１４の部分（ｂ）に示されるように、時刻ｔ４で、対向電極１２の電位ＶＩＴＯをＶ３に設定することで、対向電極１２と画素電極１１との電位差を第３電位差にする。このバイアス電圧の印加により、図１２に示されるように、光電変換層１７に蓄積されていた正孔８２は、トンネル効果によりヘテロ障壁７２を透過し、電位勾配により光電変換層１９に移動し、画素電極１１に捕集され、電荷蓄積ノード４１に蓄積される。
（ステップＳ５：２回目の電荷読み出し；時刻ｔ４からｔ５）
電荷転送ステップが完了した後、光電変換層１７で発生した信号電荷である正孔８２は、電荷蓄積ノード４１に蓄積されている。したがって、信号検出回路１４は、電荷蓄積ノード４１に蓄積された電荷量を計測する。電荷蓄積ノード４１に蓄積された電荷量は、光電変換層１７で発生した信号電荷の量に等しい。具体的には、図１４の部分（ｃ）に示されるように、電荷を行＜ｉ＞からローリング動作により順次読み出す。読み出し動作は、１回目の電荷の読み出し（ステップＳ２）と同じである。
（ステップＳ６：２回目の電荷リセット；時刻ｔ５からｔ６）
２回目の電荷の読み出しが完了した後、電荷蓄積ノード４１に蓄積された信号電荷を排除する。なお、１回目の電荷の転送および２回目の電荷の読み出しとリセットとが行われている時刻ｔ４から時刻ｔ６までの期間では、図１４の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ３で維持されている。すなわち、光電変換層１５で生成した正孔８１は、ヘテロ障壁７１を透過せずに、光電変換層１５に保持されたままである。
（ステップＳ７：２回目の電荷転送；時刻ｔ６）
２回目の電荷のリセットが完了した後、対向電極１２と画素電極１１との間のバイアス電圧を、ヘテロ障壁７１の閾値バイアス電圧以上の値に設定する。具体的には、図１４の部分（ｂ）に示されるように、時刻ｔ６で、対向電極１２の電位ＶＩＴＯをＶ２に設定することで、対向電極１２と画素電極１１との電位差を第２電位差にする。このバイアス電圧の印加により、図１３に示されるように、光電変換層１５に蓄積されていた正孔８１は、トンネル効果によりヘテロ障壁７１およびヘテロ障壁７２を透過し、電位勾配により光電変換層１９に移動し、画素電極１１に捕集され、電荷蓄積ノード４１に蓄積される。
（ステップＳ８：３回目の電荷読み出し；時刻ｔ６からｔ７）
電荷転送ステップが完了した後、光電変換層１５で発生した信号電荷である正孔８１は、電荷蓄積ノード４１に蓄積されている。したがって、信号検出回路１４は、電荷蓄積ノード４１に蓄積された電荷量を計測する。電荷蓄積ノード４１に蓄積された電荷量は、光電変換層１５で発生した信号電荷の量に等しい。具体的には、図１４の部分（ｃ）に示されるように、電荷を行＜ｉ＞からローリング動作により順次読み出す。読み出し動作は、１回目の電荷の読み出し（ステップＳ２）と同じである。
（ステップＳ９：３回目の電荷リセット；時刻ｔ７からｔ８）
３回目の電荷の読み出しが完了した後、電荷蓄積ノード４１に蓄積された信号電荷を排除する。これにより、光電変換層１５、光電変換層１７および光電変換層１９、ならびに、電荷蓄積ノード４１がリセットされ、画素アレイＰＡが初期化された状態になる。すなわち、時刻ｔ８において時刻ｔ１と同じ状態になる。以降、ステップＳ１からステップＳ９を繰り返すことで、動画像を得ることができる。
このように、ヘテロ障壁を複数設け、その閾値バイアス電圧を異なせておくことにより、複数の光電変換層の各々の信号電荷を個別に読み出すことができる。たとえば、３つの光電変換層１５、１７および１９の各々をＲＧＢに対応させることで、ＲＧＢの各成分の独立した読み出しが可能である。なお、独立して読み出し可能な光電変換層の数を３よりも大きくしてもよい。
なお、実施の形態１と同様に、図１４に示す駆動方法では、各光電変換層の蓄積時間が完全には一致していない。具体的には、実効的には光電変換層１９の蓄積時間は、時刻ｔ１から１回目の読み出し期間の完了までである。光電変換層１７の蓄積時間は、時刻ｔ１から２回目の読み出し期間の完了までである。光電変換層１５の蓄積時間は、時刻ｔ１から３回目の読み出し期間の完了までである。
これに対して、図１５に示される動作に基づいて撮像装置１００を駆動してもよい。図１５は、本実施の形態に係る撮像装置１００の駆動方法の別の一例を示すタイミングチャートである。図１５に示される例では、各光電変換層から電荷蓄積ノード４１へ電荷を転送した後、各光電変換層の感度が０となる状態、すなわちグローバルシャッタ状態にしている。電荷蓄積ノード４１に転送された電荷の読み出し動作およびリセット動作は、グローバルシャッタ状態で行われる。グローバルシャッタ状態となっている期間は、各光電変換層において新たな信号電荷が発生しない。
例えば、時刻ｔ２から時刻ｔ４までの期間において、対向電極１２の電位ＶＩＴＯを、各光電変換層の感度が０となるような電位Ｖ０にする。電位Ｖ０は、例えば、対向電極１２と画素電極１１との電位差が０になる電位である。これにより、ローリング動作による読み出し期間とリセット期間における露光の影響を低減することができる。
図１５に示される例では、時刻ｔ０ａから時刻ｔ１までの期間、時刻ｔ２から時刻ｔ４までの期間、時刻ｔ４ａから時刻ｔ６までの期間、および時刻ｔ６ａから時刻ｔ８までの期間においてグローバルシャッタ状態となっている。また、時刻ｔ０ａの直前、時刻ｔ４ａの直前、および時刻ｔ６ａの直前に、各光電変換層から電荷蓄積ノード４１に信号電荷を転送するための期間を設けている。
例えば、時刻ｔ０から時刻ｔ０ａまでの期間は、初期化のために光電変換層１５、１７および１９に残存する電荷を電荷蓄積ノード４１に転送するための期間である。時刻ｔ０から時刻ｔ０ａまでの期間には、図１５の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ２になっている。したがって、光電変換層１５に残存する信号電荷は、ヘテロ障壁７１および７２を透過し電荷蓄積ノード４１に転送される。光電変換層１７に残存する信号電荷も、ヘテロ障壁７２を通過し電荷蓄積ノード４１に転送される。光電変換層１９に残存する信号電荷も電荷蓄積ノード４１に転送される。
同様に、時刻ｔ４から時刻ｔ４ａまでの期間は、光電変換層１７に保持された正孔８２を転送するための期間である。図１５の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ３になっている。したがって、光電変換層１７で発生した正孔８２は、ヘテロ障壁７２を透過し電荷蓄積ノード４１に転送される。
時刻ｔ６から時刻ｔ６ａまでの期間は、光電変換層１５に保持された正孔８１を転送するための期間である。図１５の部分（ｂ）に示されるように、対向電極１２の電位ＶＩＴＯがＶ２になっている。したがって、光電変換層１５で発生した正孔８１は、ヘテロ障壁７１および７２を透過し電荷蓄積ノード４１に転送される。
このように、グローバルシャッタ状態にする直前に、読み出し対象となる信号電荷を電荷蓄積ノード４１に転送する。そして、グローバルシャッタ状態の期間に読み出し動作とリセット動作とを行う。電荷の転送に要する時刻ｔ０から時刻ｔ０ａまでの期間、時刻ｔ４から時刻ｔ４ａまでの期間、および時刻ｔ６から時刻ｔ６ａまでの期間のそれぞれは、グローバルシャッタ状態の期間に比べて短い。このため、各光電変換層の実効的な蓄積時間の長さが互いに異なることによる影響が緩和される。
また、本例では、各光電変換層からの電荷を読み出すシーケンスにより、電荷蓄積ノード４１に接続される各光電変換層の膜容量が異なって見える。換言すると、各光電変換層の信号電荷を読み出すときの状態によって変換ゲインが異なる。
例えば、図１４における時間ｔ１からｔ４までの期間では、電荷蓄積ノード４１に光電変換層１９が接続されている等価回路とみなすことができる。このとき変換ゲインは、電荷蓄積ノード４１と光電変換層１９との合成容量で決定される。具体的には、バリア層１８および画素電極１１から構成される平行平板容量と、電荷蓄積ノード４１の容量との合成容量によって決定される。
図１４におけるｔ４からｔ６までの期間では、電荷蓄積ノード４１に光電変換層１７および光電変換層１９が接続されている等価回路とみなすことができる。このとき変換ゲインは、電荷蓄積ノード４１、光電変換層１７および光電変換層１９の合成容量で決定される。具体的には、バリア層１６および画素電極１１から構成される平行平板容量と、電荷蓄積ノード４１の容量との合成容量によって決定される。
図１４におけるｔ６からｔ８までの期間についても同様である。このように、変換ゲインは対向電極１２の電位に依存する。これは、変換ゲインが、トンネリング状態における各光電変換層の実効容量に寄与する厚み、及び各光電変換層が有するＣ－Ｖ特性によって変化するためである。
図１５の方式によれば、上記課題は軽減される。すなわち、各読出し期間において、対向電極１２の電位ＶＩＴＯを一定値である電位Ｖ０にすることにより上記課題は軽減される。ここで電位Ｖ０は、前述のようにグローバルシャッタ状態となる電位である。これにより寄生感度を大幅に低減できるという効果も得られる。なお、読み出し期間における対向電極１２の電位は電位Ｖ０に限らない。例えば、読み出し期間の対向電極１２の電位を電荷蓄積期間の対向電極１２の電位よりも低くしてもよい。また、読み出し期間の対向電極１２の電位を、トンネリング状態とする期間の対向電極１２の電位Ｖ２、Ｖ３よりも低くしてもよい。
なお、図１４の方式において、例えば、変換ゲインを算出するためのデータをあらかじめ取得しておいてもよい。取得しておいたデータを用いて変換ゲインを補正することにより、各読み取り期間における変換ゲインの変化の影響を軽減できる。例えば、各光電変換層をＲＧＢの光検出に用いた場合には、良好なホワイトバランスを得ることができる。
また、前述のホワイトバランスを考慮すると、各読み出し期間ではそれぞれ、所望の光電変換層からの電荷を読み出すため、各期間で任意の係数をかけた状態でセンサ外部またはＩＳＰ（Image Signal Processor）へ信号を渡してもよい。これにより、色信号処理を簡単化することができる。つまり、読み出し期間に応じて読み出しのゲインを変えることで信号処理を簡素化でき消費電力削減等が可能になる。
（実施の形態３）
続いて、実施の形態３について説明する。実施の形態３では、光電変換部が電荷ブロック層を有する点が、実施の形態１と相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
図１６は、本実施の形態に係る撮像装置の１画素の断面構造を示す概略断面図である。図１６に示されるように、撮像装置の画素１０ｂは、実施の形態１に係る画素１０と比較して、光電変換部１３の代わりに光電変換部１３ｂを備える点が相違する。光電変換部１３ｂは、実施の形態１に係る光電変換部１３と比較して、さらに、電荷ブロック層６０および６１を備える。
電荷ブロック層６０は、対向電極１２と光電変換層１５との間に位置し、信号電荷の移動を光電変換層１５から画素電極１１への一方向に制限するための電荷ブロック層の一例である。対向電極１２が電子を捕集する場合には、電荷ブロック層６０は、電子の移動に比べて正孔の移動を制限する、いわゆる正孔ブロック層である。具体的には、電荷ブロック層６０は、正孔に対するヘテロ障壁を形成し、かつ、電子に対するヘテロ障壁を形成しない。あるいは、電荷ブロック層６０は、正孔に対するヘテロ障壁よりも低い、電子に対するヘテロ障壁を形成してもよい。
対向電極１２が正孔を捕集する場合には、電荷ブロック層６０は、正孔の移動に比べて電子の移動を制限する、いわゆる電子ブロック層である。具体的には、電荷ブロック層６０は、電子に対するヘテロ障壁を形成し、かつ、正孔に対するヘテロ障壁を形成しない。あるいは、電荷ブロック層６０は、電子に対するヘテロ障壁よりも低い、正孔に対するヘテロ障壁を形成してもよい。
電荷ブロック層６１は、画素電極１１と光電変換層１７との間に位置し、信号電荷とは逆極性の電荷の移動を光電変換層１７から対向電極１２への一方向に制限するための電荷ブロック層の一例である。画素電極１１が電子を捕集する場合には、電荷ブロック層６１は、正孔ブロック層である。画素電極１１が正孔を捕集する場合には、電荷ブロック層６１は、電子ブロック層である。
電荷ブロック層６０および６１はそれぞれ、例えば、バリア層１６と同様に有機半導体材料を用いて形成される。電荷ブロック層６０は、光電変換層１５および１７の各々が吸収する波長帯域の光のうち少なくとも一部の光に対して透明である。電荷ブロック層６０および６１は、実施の形態１で説明したように、正孔ブロック層および電子ブロック層として機能する材料を用いて形成される。
以上のように、本実施の形態に係る撮像装置によれば、電荷転送ステップ時に電極側から光電変換層側に電荷が注入されることを抑制することができる。これにより、撮像装置のＳ／Ｎを改善することができる。なお、光電変換部１３ｂは、電荷ブロック層６０および６１の一方のみを有していてもよい。
また、本実施の形態では、光電変換部が２層の光電変換層を備える例を説明した。しかし、実施の形態２で説明したような３層の光電変換層を備えた構成、及び４層以上の光電変換層を備えた構成においても同様に適用することができる。
（実施の形態４）
続いて、実施の形態４について説明する。実施の形態４では、光電変換部がシールド電極を有する点が、実施の形態１と相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
図１７は、本実施の形態に係る撮像装置の１画素の断面構造を示す概略断面図である。図１７に示されるように、撮像装置の画素１０ｃは、実施の形態１に係る画素１０と比較して、新たにシールド電極６２を備える点が相違する。
シールド電極６２は、画素電極１１の周囲に設けられており、所定の電位が与えられる。シールド電極６２に適切な電位が与えられることにより、光電変換層１５および光電変換層１７の中で横方向の電位差を生じさせることができる。これにより、光電変換層１５内および光電変換層１７内での信号電荷の横方向移動を抑制することができる。
図１８は、本実施の形態に係る撮像装置の画素電極１１およびシールド電極６２の平面レイアウトを示す平面図である。図１８に示されるように、画素電極１１の平面視形状が正方形であり、複数の画素電極１１は、行列状に並んで配置されている。この場合、シールド電極６２は、隣り合う画素電極１１間に、画素電極１１に接触しないように格子状に設けられている。なお、画素電極１１の形状およびシールド電極６２の形状は、特に限定されない。例えば、画素電極１１は、円形であってもよく、正六角形もしくは正八角形などの正多角形であってもよい。この場合、シールド電極６２は、行列状に並んで設けられた円形または正多角形の複数の開口を有する板状であってもよい。
以上のように、本実施の形態に係る撮像装置によれば、光電変換層１５および光電変換層１７が複数の画素１０ｃにまたがった構成の場合であっても、各画素１０ｃで発生した信号電荷が画素間で混じりあわないようにすることができる。これにより、画素間での混色および画質の劣化などを抑制することができる。
なお、本実施の形態では、光電変換部が２層の光電変換層を備える例を説明したが、実施の形態２で説明したように、３層の光電変換層を備える場合にも適用することができる。
（実施の形態５）
続いて、実施の形態５について説明する。実施の形態５では、光電変換部が素子分離領域を有する点が、実施の形態１と相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
図１９は、本実施の形態に係る撮像装置の１画素の断面構造を示す概略断面図である。図１９に示されるように、撮像装置の画素１０ｄは、実施の形態１に係る画素１０と比較して、新たに画素分離領域６３を備える点が相違する。
画素分離領域６３は、光電変換層１５および光電変換層１７の少なくとも一方を画素１０ｄごとに分離する。本実施の形態では、画素分離領域６３は、光電変換層１５、バリア層１６および光電変換層１７を画素１０ｄごとに分離する。画素分離領域６３は、さらに、対向電極１２を分離していてもよい。
画素分離領域６３は、例えば、電気的に絶縁性を有する材料を用いて形成されている。画素分離領域６３は、遮光性を有してもよく、透明であってもよい。画素分離領域６３は、例えば、図１８に示されるシールド電極６２と同様に、各画素１０ｄを囲むように格子状に設けられている。
以上の構成により、画素間での混色および画質の劣化などを十分に抑制することができる。
なお、本実施の形態では、光電変換部が２層の光電変換層を備える例を説明した。しかし、実施の形態２で説明したような３層の光電変換層を備えた構成、及び４層以上の光電変換層を備えた構成においても同様に適用することができる。
（実施の形態６）
続いて、実施の形態６について説明する。実施の形態６では、光電変換部の上方にカラーフィルタが配置されている点が、実施の形態１と相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
図２０は、本実施の形態に係る撮像装置の複数の画素の断面構造を示す概略断面図である。図２０に示されるように、撮像装置は、画素１０Ｒ、画素１０Ｇおよび画素１０Ｂを備える。画素１０Ｒは、光電変換部１３Ｒと、光電変換部１３Ｒの上方に配置されたカラーフィルタ６４Ｒとを備える。画素１０Ｇは、光電変換部１３Ｇと、光電変換部１３Ｇの上方に配置されたカラーフィルタ６４Ｇとを備える。画素１０Ｂは、光電変換部１３Ｂと、光電変換部１３Ｂの上方に配置されたカラーフィルタ６４Ｂとを備える。
光電変換部１３Ｒ、１３Ｇおよび１３Ｂはそれぞれ、実施の形態１に係る光電変換部１３と同じ構成を有する。具体的には、光電変換部１３Ｒ、１３Ｇおよび１３Ｂはそれぞれ、画素電極１１と、対向電極１２と、光電変換層１５と、バリア層１６と、光電変換層１７とを有する。例えば、光電変換層１５は、可視光に感度を有し、光電変換層１７は、赤外光に感度を有する。
カラーフィルタ６４Ｒは、赤色光に対して透明であり、赤色光以外の可視光帯域の光を遮断する。カラーフィルタ６４Ｇは、緑色光に対して透明であり、緑色光以外の波長帯域の光を遮断する。カラーフィルタ６４Ｂは、青色光に対して透明であり、青色光以外の波長帯域の光を遮断する。カラーフィルタ６４Ｒ、６４Ｇおよび６４Ｂはそれぞれ、赤外光に対して透明である。
以上の構成により、画素１０Ｒの光電変換部１３Ｒには、赤色光および赤外光が入射する。これにより、光電変換部１３Ｒの光電変換層１５では赤色光に対応する信号電荷が生成され、光電変換部１３Ｒの光電変換層１７では赤外光に対応する信号電荷が生成される。画素１０Ｇの光電変換部１３Ｇには、緑色光および赤外光が入射する。これにより、光電変換部１３Ｇの光電変換層１５では緑色光に対応する信号電荷が生成され、光電変換部１３Ｇの光電変換層１７では赤外光に対応する信号電荷が生成される。画素１０Ｂの光電変換部１３Ｂには、青色光および赤外光が入射する。これにより、光電変換部１３Ｂの光電変換層１５では青色光に対応する信号電荷が生成され、光電変換部１３Ｂの光電変換層１７では赤外光に対応する信号電荷が生成される。
これにより、画素１０Ｒ、画素１０Ｇおよび画素１０Ｂのそれぞれで、ＲＧＢに対応する信号電荷を生成し読み出すことができるので、カラー画像を生成することができる。また、画素１０Ｒ、画素１０Ｇおよび画素１０Ｂのそれぞれで、赤外光に対応する信号電荷を生成し読み出すことができるので、赤外線画像を生成することができる。
なお、本実施の形態に係る撮像装置が備えるカラーフィルタの種類の数は、３種類に限らず、１種類もしくは２種類または４種類以上でもよい。また、カラーフィルタが透過および遮断する光の波長は、特に限定されない。
また、本実施の形態では、光電変換部が２層の光電変換層を備える例を説明した。しかし、実施の形態２で説明したような３層の光電変換層を備えた構成、及び４層以上の光電変換層を備えた構成においても同様に適用することができる。
（実施の形態７）
続いて、実施の形態７について説明する。実施の形態７では、光電変換部が備える２層の光電変換層の分光感度特性が互いに同じである点が、実施の形態１と相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
図２１は、本実施の形態に係る撮像装置の１画素の断面構造を示す概略断面図である。図２１に示されるように、撮像装置の画素１０ｆは、実施の形態１に係る画素１０と比較して、光電変換部１３の代わりに光電変換部１３ｆを備える点が相違する。
光電変換部１３ｆは、光電変換部１３と比較して、光電変換層１５および１７の代わりに、光電変換層１５ａおよび１５ｂを備える。本実施の形態では、光電変換層１５ａおよび１５ｂは、互いに同じ分光感度特性を有する。例えば、光電変換層１５ａおよび１５ｂは、互いに同じ材料を用いて形成されていてもよい。
光電変換層１５ａおよび１５ｂで生成された信号電荷は、電荷蓄積ノード４１に転送された後、読み出される。電荷蓄積ノード４１が保持できる電荷量には限界があり、光電変換層１５ａおよび１５ｂで発生した信号電荷の総量は電荷蓄積ノード４１の保持限界を超えうる。その場合でも、光電変換層１５ａおよび１５ｂのそれぞれの信号電荷がこの保持限界以下であれば、それぞれを個別に電荷蓄積ノードに転送し、読み出すことで電荷蓄積ノード４１の保持限界を超える信号電荷量の読出しが可能になる。これにより、検出可能な光の量の範囲を広げることができる。つまり、本実施の形態によれば、撮像装置の感度のダイナミックレンジを広げることができる。
なお、本実施の形態では、光電変換部が２層の光電変換層を備える例を説明した。しかし、実施の形態２で説明したような３層の光電変換層を備えた構成、及び４層以上の光電変換層を備えた構成においても同様に適用することができる。
（実施の形態８）
続いて、実施の形態８について説明する。
図２２は、本実施の形態に係る撮像装置を備えるカメラシステム２００の一例を示す図である。ここでは、実施の形態１に係る撮像装置１００を備えたカメラシステム２００について説明する。なお、カメラシステム２００は、撮像装置１００の代わりに、実施の形態２から７のいずれかに係る撮像装置を備えてもよい。
図２２に示されるように、カメラシステム２００は、レンズ光学系２０１と、撮像装置１００と、システムコントローラ２０２と、カメラ信号処理部２０３とを備えている。
レンズ光学系２０１は、例えば、オートフォーカス用レンズ、ズーム用レンズおよび絞りを含んでいる。レンズ光学系２０１は、撮像装置１００の撮像面に光を集光する。レンズ光学系２０１を通過した光が対向電極１２側から入射し、光電変換層１５および１７のそれぞれによって光電変換される。
システムコントローラ２０２は、撮像装置１００およびカメラ信号処理部２０３を制御する。システムコントローラ２０２は、例えば、マイクロコンピュータであってもよい。
カメラ信号処理部２０３は、撮像装置１００で撮像したデータを信号処理し、画像またはデータとして出力する信号処理回路として機能する。カメラ信号処理部２０３は、例えば、ガンマ補正、色補間処理、空間補間処理およびホワイトバランスなどの処理を行う。カメラ信号処理部２０３は、例えば、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）であってもよい。
（他の実施の形態）
以上、１つまたは複数の態様に係る撮像装置およびその駆動方法について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、および、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
例えば、バリア層１６またはバリア層１８は、信号電荷と逆極性の電荷に対するトラップを形成してもよい。このときのトラップの深さは、信号電荷に対するヘテロ障壁の障壁高さより浅い。この場合においても、信号電荷とは逆極性の電荷の移動が制限されにくくすることができる。
また、例えば、バリア層１６またはバリア層１８が形成するヘテロ障壁の高さは、０．５ｅＶ未満であってもよい。例えば、バリア層１６またはバリア層１８の厚みを厚くすることにより、信号電荷の移動を制限できるヘテロ障壁の大きさを維持することができる。
また、上記の各実施の形態は、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本開示に係る撮像装置およびその駆動方法は、例えば、カメラが備えるイメージセンサなどに適用可能である。具体的には、本開示に係る撮像装置およびその駆動方法は、医療用カメラ、ロボット用カメラ、セキュリティカメラ、または、車両に搭載されて使用される車載カメラなどに用いることができる。
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｆ、１０Ｂ、１０Ｇ、１０Ｒ 画素
１１ 画素電極
１２ 対向電極
１３、１３ａ、１３ｂ、１３ｆ、１３Ｂ、１３Ｇ、１３Ｒ 光電変換部
１４ 信号検出回路
１５、１５ａ、１５ｂ、１７、１９ 光電変換層
１６、１８ バリア層
２０ 半導体基板
２０ｔ 素子分離領域
２４ 信号検出トランジスタ
２４ｄ、２４ｓ、２６ｓ、２８ｄ、２８ｓ 不純物領域
２６ アドレストランジスタ
２８ リセットトランジスタ
３２ 電圧供給回路
３４ リセット電圧源
３６ 垂直走査回路
３７ カラム信号処理回路
３８ 水平信号読み出し回路
４０ 電源線
４１ 電荷蓄積ノード
４２ バイアス制御線
４４ リセット電圧線
４６ アドレス制御線
４７ 垂直信号線
４８ リセット制御線
４９ 水平共通信号線
５０ 層間絶縁層
５２ プラグ
５３ 配線
５４、５５ コンタクトプラグ
５６ 配線層
６０、６１ 電荷ブロック層
６２ シールド電極
６３ 画素分離領域
６４Ｂ、６４Ｇ、６４Ｒ カラーフィルタ
７１、７２ ヘテロ障壁
８１、８２、８３ 正孔
９１ 電子
１００ 撮像装置
２００ カメラシステム
２０１ レンズ光学系
２０２ システムコントローラ
２０３ カメラ信号処理部
ＰＡ 画素アレイ

Claims (13)

  1. 画素電極と、
    前記画素電極に対向する対向電極と、
    前記画素電極と前記対向電極との間に位置し、第１信号電荷を生成する第１光電変換層と、
    前記第１光電変換層と前記画素電極との間に位置し、第２信号電荷を生成する第２光電変換層と、
    前記第１光電変換層と前記第２光電変換層との間に位置し、前記第１光電変換層内の前記第１信号電荷に対して、第１ヘテロ障壁を形成する第１バリア層と、
    前記画素電極に電気的に接続され、前記第１信号電荷および前記第２信号電荷を蓄積する電荷蓄積部と、
    を備え、
    前記第１信号電荷は、
    前記画素電極と前記対向電極との電位差が第１電位差である場合、前記第１ヘテロ障壁を透過せずに前記第１光電変換層内に保持され、
    前記画素電極と前記対向電極との電位差が前記第１電位差よりも大きい第２電位差である場合、前記第１ヘテロ障壁を透過する、
    撮像装置。
  2. 前記第１バリア層は、前記第２信号電荷とは逆極性の電荷であって前記第２光電変換層内の電荷に対して、ヘテロ障壁を形成しない、または、前記第１ヘテロ障壁よりも低いヘテロ障壁を形成する、
    請求項１に記載の撮像装置。
  3. 前記第１ヘテロ障壁の高さは、０．５ｅＶ以上である、
    請求項１または２に記載の撮像装置。
  4. 前記対向電極に電気的に接続された電圧供給回路をさらに備え、
    前記電圧供給回路は、
    第１期間において、前記画素電極と前記対向電極との電位差が前記第１電位差となるように、第１電圧を前記対向電極に供給し、
    前記第１期間と異なる第２期間において、前記画素電極と前記対向電極との電位差が前記第２電位差となるように、第２電圧を前記対向電極に供給する、
    請求項１から３のいずれか１項に記載の撮像装置。
  5. 前記第２光電変換層と前記画素電極との間に位置し、第３信号電荷を生成する第３光電変換層と、
    前記第２光電変換層と前記第３光電変換層との間に位置し、前記第２光電変換層内の前記第２信号電荷に対して、第２ヘテロ障壁を形成する第２バリア層と、
    をさらに備える、
    請求項１から４のいずれか１項に記載の撮像装置。
  6. 前記第１ヘテロ障壁の高さは、前記第２ヘテロ障壁の高さよりも高い、
    請求項５に記載の撮像装置。
  7. 前記第１バリア層の厚みは、前記第２バリア層の厚みよりも厚い、
    請求項５または６に記載の撮像装置。
  8. 前記第１バリア層は、フラーレンを含む、
    請求項１から７のいずれか１項に記載の撮像装置。
  9. 前記第１光電変換層の分光感度特性は、前記第２光電変換層の分光感度特性と異なる、
    請求項１から８のいずれか１項に記載の撮像装置。
  10. 前記第１光電変換層は、可視光に感度を有し、
    前記第２光電変換層は、赤外光に感度を有する、
    請求項９に記載の撮像装置。
  11. 前記第１光電変換層は、赤外光に感度を有し、
    前記第２光電変換層は、可視光に感度を有する、
    請求項９に記載の撮像装置。
  12. 前記第１光電変換層の分光感度特性は、前記第２光電変換層の分光感度特性と同じである、
    請求項１から８のいずれか１項に記載の撮像装置。
  13. 画素電極上に、第２光電変換層、バリア層、第１光電変換層および対向電極がこの順に積層された光電変換部を含む撮像装置の駆動方法であって、
    前記バリア層は、前記第１光電変換層で生成される第１信号電荷に対して、ヘテロ障壁を形成しており、
    前記撮像装置の駆動方法は、
    （ａ）前記画素電極と前記対向電極との電位差を第１電位差にすることにより、前記第１信号電荷を前記ヘテロ障壁によって前記第１光電変換層内に保持させた状態で、前記第２光電変換層内に生成された第２信号電荷を前記画素電極に捕集させること、及び
    （ｂ）前記画素電極と前記対向電極との電位差を前記第１電位差よりも大きい第２電位差にすることにより、前記第１信号電荷を、前記ヘテロ障壁を透過させて前記画素電極に捕集させること、を含む、
    撮像装置の駆動方法。
JP2021501736A 2019-02-20 2020-01-22 撮像装置およびその駆動方法 Active JP7411965B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019027990 2019-02-20
JP2019027990 2019-02-20
PCT/JP2020/002167 WO2020170703A1 (ja) 2019-02-20 2020-01-22 撮像装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JPWO2020170703A1 JPWO2020170703A1 (ja) 2021-12-23
JP7411965B2 true JP7411965B2 (ja) 2024-01-12

Family

ID=72143375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021501736A Active JP7411965B2 (ja) 2019-02-20 2020-01-22 撮像装置およびその駆動方法

Country Status (3)

Country Link
US (1) US11910625B2 (ja)
JP (1) JP7411965B2 (ja)
WO (1) WO2020170703A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023069916A1 (en) * 2021-10-20 2023-04-27 Princeton Infrared Technologies, Inc. Buried photodetector with hetero structure as a gate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283787A (ja) 2009-06-08 2010-12-16 Panasonic Corp 撮像装置
JP2012109434A (ja) 2010-11-18 2012-06-07 Technical Research & Development Institute Ministry Of Defence 量子ドット型赤外線検知器及び赤外線イメージセンサ
US20160172513A1 (en) 2014-12-11 2016-06-16 Vadient Optics, LLC. Composite quantum-dot materials for photonics detectors
US20160307956A1 (en) 2015-04-19 2016-10-20 Semi Conductor Devices-An Elbit Systems-Rafael Partnership Semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894526A (en) * 1987-01-15 1990-01-16 American Telephone And Telegraph Company, At&T Bell Laboratories Infrared-radiation detector device
US5047810A (en) * 1989-01-09 1991-09-10 At&T Bell Laboratories Optically controlled resonant tunneling electronic devices
DE69631098D1 (de) * 1995-08-03 2004-01-29 Hitachi Europ Ltd Halbleiterstrukturen
US5965875A (en) 1998-04-24 1999-10-12 Foveon, Inc. Color separation in an active pixel cell imaging array using a triple-well structure
JP2006245284A (ja) 2005-03-03 2006-09-14 Fuji Photo Film Co Ltd 光電変換膜積層型固体撮像素子及びその製造方法
JP5604703B1 (ja) 2013-09-10 2014-10-15 弘一 関根 固体撮像装置
JPWO2018025545A1 (ja) * 2016-08-05 2019-05-30 パナソニックＩｐマネジメント株式会社 撮像装置
JP2018125495A (ja) 2017-02-03 2018-08-09 パナソニックＩｐマネジメント株式会社 光電変換素子および撮像装置
JP6975896B2 (ja) 2017-02-03 2021-12-01 パナソニックＩｐマネジメント株式会社 撮像装置の制御方法及び撮像装置
JP6920652B2 (ja) * 2017-02-03 2021-08-18 パナソニックＩｐマネジメント株式会社 撮像装置
CN108389875A (zh) * 2017-02-03 2018-08-10 松下知识产权经营株式会社 摄像装置
TWI782937B (zh) 2017-04-10 2022-11-11 日商松下知識產權經營股份有限公司 攝像裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283787A (ja) 2009-06-08 2010-12-16 Panasonic Corp 撮像装置
JP2012109434A (ja) 2010-11-18 2012-06-07 Technical Research & Development Institute Ministry Of Defence 量子ドット型赤外線検知器及び赤外線イメージセンサ
US20160172513A1 (en) 2014-12-11 2016-06-16 Vadient Optics, LLC. Composite quantum-dot materials for photonics detectors
US20160307956A1 (en) 2015-04-19 2016-10-20 Semi Conductor Devices-An Elbit Systems-Rafael Partnership Semiconductor device

Also Published As

Publication number Publication date
US11910625B2 (en) 2024-02-20
US20210225939A1 (en) 2021-07-22
WO2020170703A1 (ja) 2020-08-27
JPWO2020170703A1 (ja) 2021-12-23

Similar Documents

Publication Publication Date Title
CN107004691B (zh) 光检测装置
JP7113219B2 (ja) 撮像装置
CN107615504B (zh) 光电转换元件和固体摄像装置
US9515106B2 (en) Radiation imaging device with metal-insulator-semiconductor photodetector and thin film transistor
Pierre et al. Solution-processed image sensors on flexible substrates
JP5533046B2 (ja) 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
CN107658321B (zh) 基于复合介质栅的双器件光敏探测单元、探测器及其方法
JP7249548B2 (ja) 撮像装置
CN107004690B (zh) 光传感器
TWI569435B (zh) 具有介電電荷捕捉裝置之影像感測器
TW201010418A (en) Backside illuminated image sensor with global shutter and storage capacitor
JP6975896B2 (ja) 撮像装置の制御方法及び撮像装置
JP7411965B2 (ja) 撮像装置およびその駆動方法
JP7426674B2 (ja) 撮像装置およびその駆動方法
US11647641B2 (en) Photo-sensitive device and a method for light detection in a photo-sensitive device
EP4203461A1 (en) A photo-sensitive device, an image sensor, and a method for light detection in a photo-sensitive device
WO2023100612A1 (ja) 撮像装置およびカメラシステム
WO2017208806A1 (ja) 撮像素子および撮像素子の製造方法ならびに撮像装置
WO2020080072A1 (ja) 光電変換素子およびイメージセンサ
CN118235424A (zh) 摄像装置及相机系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231218

R151 Written notification of patent or utility model registration

Ref document number: 7411965

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151