JP7404371B2 - 複数の格子を形成する方法 - Google Patents

複数の格子を形成する方法 Download PDF

Info

Publication number
JP7404371B2
JP7404371B2 JP2021533803A JP2021533803A JP7404371B2 JP 7404371 B2 JP7404371 B2 JP 7404371B2 JP 2021533803 A JP2021533803 A JP 2021533803A JP 2021533803 A JP2021533803 A JP 2021533803A JP 7404371 B2 JP7404371 B2 JP 7404371B2
Authority
JP
Japan
Prior art keywords
gratings
grating
protective material
thickness
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021533803A
Other languages
English (en)
Other versions
JP2022514525A (ja
Inventor
モーガン エヴァンズ，
ジョセフ シー． オルソン，
ティマーマン タイセン， ラトガー マイヤー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022514525A publication Critical patent/JP2022514525A/ja
Priority to JP2023209912A priority Critical patent/JP2024037863A/ja
Application granted granted Critical
Publication of JP7404371B2 publication Critical patent/JP7404371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0065—Manufacturing aspects; Material aspects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/34—Laser welding for purposes other than joining
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29D—PRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
    • B29D11/00—Producing optical elements, e.g. lenses or prisms
    • B29D11/0074—Production of other optical elements not provided for in B29D11/00009- B29D11/0073
    • B29D11/00769—Producing diffraction gratings
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/0036—Laser treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/42—Diffraction optics, i.e. systems including a diffractive element being designed for providing a diffractive effect
    • G02B27/4272—Diffraction optics, i.e. systems including a diffractive element being designed for providing a diffractive effect having plural diffractive elements positioned sequentially along the optical path
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1814—Diffraction gratings structurally combined with one or more further optical elements, e.g. lenses, mirrors, prisms or other diffraction gratings
    • G02B5/1819—Plural gratings positioned on the same surface, e.g. array of gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/011—Arrangements for interaction with the human body, e.g. for user immersion in virtual reality
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0279—Ionlithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0013—Means for improving the coupling-in of light from the light source into the light guide
    • G02B6/0015—Means for improving the coupling-in of light from the light source into the light guide provided on the surface of the light guide or in the bulk of it
    • G02B6/0016—Grooves, prisms, gratings, scattering particles or rough surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Human Computer Interaction (AREA)
  • Ophthalmology & Optometry (AREA)
  • Optical Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

技術分野
本出願の実施形態は方法に関し、より具体的には、複数の格子を形成する方法に関する。
関連技術の説明
仮想現実とは、一般に、コンピュータで生成された模擬環境であって、その中でユーザが見かけ上の物理的存在を有する、模擬環境であると考えられる。仮想現実体験は、三次元（３Ｄ）で生成されることが可能であり、実際の環境を置換する仮想現実環境を表示するためのレンズとしてニアアイディスプレイパネルを有する、眼鏡又はその他のウエアラブルディスプレイデバイスといったヘッドマウントディスプレイ（ＨＭＤ）を用いて視認されうる。
しかし拡張現実は、ユーザが、眼鏡又はその他のＨＭＤデバイスのディスプレイレンズを通して見て周囲環境を視認することが可能であるまま、表示のために生成されてこの環境の一部として出現する仮想物体の画像も見ることができるという、体験を可能にする。拡張現実は、任意の種類のインカップリング（音響インカップリング及び触覚インカップリングなど）に加えて、ユーザが体験する環境を強化又は拡張する仮想画像、グラフィックス、及びビデオも含みうる。
ユーザに拡張現実体験を提供するために、仮想画像が周囲環境上にオーバーレイされる。画像のオーバーレイを支援するために導波路（ｗａｖｅｇｕｉｄｅｓ）が使用される。生成された光は、導波路を通るように伝搬されてから、この導波路を出て周囲環境上にオーバーレイされる。一部の実行形態では、複数の導波路が、重ねられるか又は別様に組み合わされて、光学デバイス（ディスプレイレンズなど）を形成する。導波路又は導波路結合器の各々は、種々の格子領域を有する基板を含む。
当該技術分野における不利益の１つは、同一基板上に種々の格子を製造することが時間のかかるプロセスであるということである。種々の材料特性（格子配向や格子深さなど）を有する格子を製造するためには、フォトリソグラフィにおいて、種々のマスキングステップ及び方法が必要となる。加えて、一部のフォトリソグラフィ方法は、異なる導波路において格子の間隔及び深さプロファイルを変動させる能力を有していない。
したがって、必要とされているのは、別々の格子プロファイルを有する複数の格子領域を形成することを可能にする製造プロセスである。
本書の実施形態は、複数の格子を形成する方法を含む。この方法により、種々の格子プロファイルを有する導波路を、より迅速かつより安価に形成することが可能になる。
一実施形態では、第１の複数の格子を形成する方法が提供される。この方法は、基板上に配置された導波路結合器の一又は複数の第１領域の上に保護材料を堆積させることであって、イオンビームが基板に向けて方向付けられている時に保護材料が導波路結合器上に配置された格子材料の除去を少なくとも部分的に阻害するように、保護材料が第１の厚さを有する、保護材料を堆積させることと、導波路結合器の一又は複数の第１領域から格子材料の少なくとも一部分が除去され、これにより第１の複数の格子が形成されるように、イオンビームを基板に向けて方向付けることと、を含む。複数の格子の第１格子のうちの少なくとも１つは、約５°～約８５°の角度を有する。
別の実施形態では、複数の格子を形成する方法が提供される。この方法は、基板上に配置された導波路結合器の一又は複数の保護領域の上に保護材料を堆積させることであって、保護材料が、イオンビームが基板に向けて方向付けられている時に導波路結合器上に配置された格子材料の除去を阻害する厚さを有する、保護材料を堆積させることと、導波路結合器の一又は複数の保護されない領域のうちの１つから格子材料の少なくとも一部分が除去され、これにより複数の格子が形成されるように、イオンビームを基板に向けて方向付けることと、一又は複数の保護領域の上の保護材料を除去することと、を含む。一又は複数の保護されない領域は、マイクロディスプレイから入射光ビームを受信するよう構成される。複数の格子のうちの少なくとも１つの格子は、約５°～約８５°の角度を有する。
更に別の実施形態では、第１の複数の格子を形成する方法が提供される。この方法は、基板上に配置された導波路結合器の一又は複数の保護領域の上に保護材料を堆積させることであって、保護材料が、イオンビームが基板に向けて方向付けられている時に導波路結合器上に配置された格子材料の除去を阻害する厚さを有する、保護材料を堆積させることと、保護されない領域のうちの１つの少なくとも一部分上に保護材料を堆積させることと、導波路結合器の一又は複数の保護されない領域のうちの１つから格子材料の少なくとも一部分が除去され、これにより第１の複数の格子が形成されるように、イオンビームを基板に向けて方向付けることと、一又は複数の保護領域の上の保護材料を除去することと、を含む。第１の複数の格子は、２つの異なる深さを伴う１つのプロファイルを有する。複数の格子のうちの少なくとも１つの格子は、約５°～約８５°の角度を有する。保護されない領域のうちの１つの少なくとも一部分上に保護材料を堆積させることは、複数の加熱ピクセル又は発光ダイオード（ＬＥＤ）に材料を曝露することを含む。
本開示の上述の特徴を詳しく理解しうるように、上記で簡単に要約した本開示のより詳細な説明が、実施形態を参照することによって得られる。一部の実施形態は付随する図面に示されている。しかし、付随する図面は、例示的な実施形態のみを示すものであり、したがって、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容しうることに、留意されたい。
一実施形態による、基板の正面透視図を示す。 一実施形態による導波管結合器の正面透視図を示す。 一実施形態による、システムの概略断面図を示す。 一実施形態による、基板支持アセンブリの正面透視図を示す。 一実施形態による、ＬＥＤアレイの概略図を示す。 一実施形態による、導波路結合器を製造するための方法の工程のフロー図である。 一実施形態による、導波路結合器を製造する方法における保護されない領域の概略断面図を示す。 一実施形態による、導波路結合器を製造する方法における保護されない領域の概略断面図を示す。 一実施形態による、導波路結合器を製造する方法における保護されない領域の概略断面図を示す。 一実施形態による、導波路結合器を製造する方法における保護されない領域の概略断面図を示す。 一実施形態による、格子の２Ｄアレイを有する保護されない部分の上面図を示す。 一実施形態による、格子の２Ｄアレイを有する保護されない部分の側面図を示す。
理解を容易にするため、可能な場合には、複数の図に共通する同一の要素を指し示すのに同一の参照番号を使用した。１つの実施形態の要素及び特徴は、更なる記述がなくとも他の実施形態に有益に組み込まれうると、想定される。
本出願の実施形態は概して、複数の格子を形成するための方法に関する。この方法は概して、基板上に配置された導波路結合器の一又は複数の保護領域の上に材料を堆積させることであって、材料が、イオンビームが基板に向けて方向付けられている時に導波路結合器上に配置された格子材料の除去を阻害する厚さを有する、材料を堆積させることと、イオンビームを基板に向けて方向付けることと、を含む。本書で開示している方法により、一又は複数の保護されない領域内に複数の格子又はフィンが形成される一方で、保護領域内には格子が形成されないということが可能になる。本書で開示している実施形態は、導波路のための複数の格子の形成に有用でありうるが、これに限定されるわけではない。
本書で使用される場合、「約（ａｂｏｕｔ）」という語は、公称値からの＋／－１０％の変動のことを指す。かかる変動は本書で提供しているいかなる値にも含まれうると、理解されたい。
図１Ａは、一実施形態による、基板１０１の正面透視図を示している。基板１０１は、光学デバイスで使用されるよう構成される。基板１０１は、当技術分野で使用される任意の基板でありうる。例えば、基板１０１は、半導体材料（例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、及び／又はヒ化ガリウム（ＧａＡｓ）といったＩＩＩ－Ｖ族半導体）を含む。別の例では、基板１０１は、透明材料（例えばガラス及び／又はプラスチック）を含む。基板１０１は、表面上に任意の数の絶縁層、半導体層、又は金属層を有しうる。
図示しているように、基板１０１は、表面上に配置された複数の導波路結合器１０３を含む。複数の導波路結合器１０３は、横列と縦列とのグリッドで基板１０１上に配置される。基板１０１上に複数の導波路結合器１０３を配置する、別の好適な構成も、本書に記載の実施形態にしたがって実装されうると想定される。
図１Ｂは、一実施形態による、導波路結合器１０３の正面透視図を示している。導波路結合器１０３は、電磁放射（例えば光）を導くよう構成される。図示しているように、導波路結合器１０３は複数の領域を含み、複数の領域の各々は、複数のインカップリング格子１０８によって画定されたインカップリング領域１０２、複数の中間格子１１０によって画定された中間領域１０４、及び複数の出力格子１１２によって画定された出力カップリング領域１０６といった、複数の格子又はフィンを含む。
インカップリング領域１０２は、マイクロディスプレイから、強度を有する入射光ビーム（仮想画像）を受信するよう構成される。インカップリング領域１０２の複数のインカップリング格子１０８の各格子は、入射ビームを複数のモードに分割する（各ビームは１つのモードを有する）。ゼロ次モード（Ｔ０）のビームは、反射するか又は伝導される。正の一次モード（Ｔ１）のビームは、全内部反射（ＴＩＲ）して導波路結合器１０３を通り、出力カップリング領域１０６に至る。負の一次モード（Ｔ－１）のビームは、導波路結合器１０３内を、Ｔ１のビームとは逆方向に伝播する。
本書に記載の実施形態であって、本書に記載の他の実施形態と組み合わされうる実施形態では、導波路結合器１０３の堆積中にインカップリング領域１０２と中間領域１０４との間の最小距離１１４が維持され、かつ導波路結合器１０３の堆積中に中間領域１０４と出力カップリング領域１０６との間の最小距離１１６が維持される。例えば、最小距離１１４及び最小距離１１６は約１ｍｍ未満である。本書に記載の実施形態であって、本書に記載の他の実施形態と組み合わされうる実施形態では、複数のインカップリング格子１０８は深さ分布１１８を有し、複数の中間格子１１０は深さ分布１２０を有し、複数の出力格子１１２は深さ分布１２２を有する。例えば、深さ分布１１８を有する複数のインカップリング格子１０８の深さはｘ方向に増大し、深さ分布１２０を有する複数の中間格子１１０の深さはｘ方向に増大し、深さ分布１２２を有する複数の出力格子１１２の深さはｙ方向に増大する。
図２Ａは、一実施形態によるシステム２００の概略断面図を示している。システム２００は、イオンビーム２１０を使用して基板（例えば基板１０１）を部分的にエッチングするよう構成される。システム２００は、当技術分野で使用される任意のイオンビームシステム（例えばイオンビームエッチングシステム、集束イオンビームエッチングシステム、電子ビームエッチングシステム、反応性イオンビームエッチングシステム、フルウエハイオンシステムなど）を含みうる。図示しているように、システム２００は、基板支持アセンブリ２０４と、イオン源２０１と、発光ダイオード（ＬＥＤ）アレイ２０５を有する抽出電極２７０と、コントローラ２１４と、二次コントローラ２５０と、複数の加熱ピクセル２１６と、電源２１２とを含む。後述するシステムは、例示的なシステムであり、本開示の態様を実現するために、他のシステムスキャンと共に使用されうるか、又は改変されうることを、理解されたい。
イオン源２０１は、基板１０１の表面に入射するイオンを制御された様式で放出するよう構成される。図示しているように、イオン源２０１は抽出開孔２０２を含む。イオンは、イオンビーム２１０として、抽出開孔２０２を通じてイオン源２０１から抽出される。抽出開孔２０２は、イオン源２０１の、基板１０１に最も近い面２０３に配置される。イオンビーム２１０は基板１０１に向けて方向付けられる。イオンビーム２１０は、リボンビーム、スポットビーム、又はフル基板サイズのビームでありうる。
基板支持アセンブリ２０４は、基板１０１を支持面２８０上に保持するよう構成される。図示しているように、基板支持アセンブリ２０４は、本体２０６とアクチュエータ２０８とを含む。基板支持アセンブリ２０４の本体２０６は、アクチュエータ２０８に連結される。アクチュエータ２０８は、本体２０６を、ｘ方向及び／又はｙ方向に沿ってスキャン運動で動かすよう構成される。本書に記載の他の実施形態と組み合わされうる一実施形態では、アクチュエータ２０８は、基板１０１がイオン源２０１のｚ軸に対してチルト角βに位置付けられるように、本体２０６をチルトさせるよう構成される。本書に記載の他の実施形態と組み合わされうる別の実施形態では、アクチュエータ２０８は、基板１０１を本体２０６のｘ軸を中心に回転させるよう構成される。図２Ｂは、一実施形態による、基板支持アセンブリ２０４の正面透視図を示している。
コントローラ２１４は、システム２００を制御し、自動化するよう構成される。図示しているように、コントローラ２１４は、中央処理装置（ＣＰＵ）２１５と、メモリ２１７と、サポート回路（又はＩ／Ｏ）２１９とを含む。ＣＰＵ２１５は、様々なプロセス及びハードウェア（例えばパターン生成装置、モータ、及びその他のハードウェア）を制御し、プロセス（例えば処理時間、及び基板の位置又は場所）をモニタするために工業用設定で使用される、任意の形態のコンピュータプロセッサのうちの１つである。メモリ２１７は、ＣＰＵ２１５に接続されており、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、又はその他の任意の形態のローカル若しくはリモートのデジタルストレージといった、容易に入手可能なメモリのうちの一又は複数である。ソフトウェア命令及びデータは、ＣＰＵ２１５に命令するために、メモリ２１７内でコード化され、メモリ２１７内に記憶されうる。従来的な方式でＣＰＵをサポートするために、サポート回路２１９もＣＰＵ２１５に接続される。サポート回路２１９は、従来型のキャッシュ、電力供給装置、クロック回路、インカップリング／出力回路網、サブシステムなどを含む。
二次コントローラ２５０は、ＬＥＤアレイ２０５を制御し、自動化するよう構成される。図示しているように、二次コントローラ２５０は、中央処理装置（ＣＰＵ）２９１と、メモリ２９３と、サポート回路（又はＩ／Ｏ）２９５とを含む。ＣＰＵ２９１は、様々なプロセス及びハードウェア（例えばパターン生成装置、モータ、及びその他のハードウェア）を制御し、プロセス（例えば処理時間、及び基板の位置又は場所）をモニタするために工業用設定で使用される、任意の形態のコンピュータプロセッサのうちの１つである。メモリ２９３はＣＰＵ２９１に接続されており、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、又はその他の任意の形態のローカル若しくはリモートのデジタルストレージといった、容易に入手可能なメモリのうちの一又は複数である。ソフトウェア命令及びデータは、ＣＰＵ２９１に命令するために、メモリ２９３内でコード化され、メモリ２９３内に記憶されうる。従来的な方式でＣＰＵをサポートするために、サポート回路２９５もＣＰＵ２９１に接続される。サポート回路２９５は、従来型のキャッシュ、電力供給装置、クロック回路、インカップリング／出力回路網、サブシステムなどを含む。
コントローラ２１４及び／又は二次コントローラ２５０によって可読なプログラム（又はコンピュータ命令）は、どのタスクがシステム２００によって実行可能であるかを特定する。コントローラ２１４は、通信を行い、電源２１２、アクチュエータ２０８、及び二次コントローラ２５０を制御するよう構成される。コントローラ２１４及び二次コントローラ２５０は、処理中に基板支持アセンブリ２０４の態様を制御するよう構成される。複数の加熱ピクセル２１６が、本体２０６内に配置され、電源２１２に連結される。コントローラ２１４は、インカップリング領域１０２、中間領域１０４、及び出力カップリング領域１０６のうちの少なくとも１つに対応するよう、基板１０１の裏面（すなわち、支持面２８０上に保持された基板１０１の面）に温度分布が提供されるように、加熱ピクセル２１６の各々を個別に制御するよう動作可能である。
ＬＥＤアレイ２０５は、基板１０１を部分的に加熱するよう構成される。ＬＥＤアレイ２０５は、イオン源２０１の面２０３の、基板１０１に最も近い表面上に、抽出開孔２０２に近接して配置される。ＬＥＤアレイ２０５の幅はそれぞれ、ページの内外へと延在している。
図２Ｃは、一実施形態による、ＬＥＤアレイ２０５の概略図を示している。図示しているように、ＬＥＤアレイ２０５は、横列と縦列とのアレイで配置された複数の個別のＬＥＤ２０７を含む。任意の数のＬＥＤ２０７の横列及び縦列が使用されうる。二次コントローラ２５０は、基板１０１の表側面に温度分布が提供されるように、ＬＥＤアレイ２０５のＬＥＤの各々を個別に制御するよう動作可能である。
図３は、導波路結合器（例えば導波路結合器１０３）を製造するための方法３００の工程のフロー図である。方法３００の工程について、図４Ａ～図４Ｄに関連付けて説明しているが、方法の工程を任意の順序で実行するよう構成されたシステムであればいずれも、本書に記載の実施形態の範囲に含まれることが、当業者には理解されよう。方法３００は、命令を包含するコンピュータ可読媒体として、コントローラ２１４及び／又は二次コントローラ２５０に記憶されうるか、又はコントローラ２１４及び／又は二次コントローラ２５０にアクセス可能であってよく、かかる命令は、コントローラのＣＰＵ２１５及び／又は二次コントローラのＣＰＵ２９１によって実行されると、システム２００に方法３００を実施させる。
方法３００は工程３０１で始まり、工程３０１において、基板１０１の一又は複数の保護領域（あるいは「完全保護領域」と称される）の上に保護材料が堆積される。保護材料は、工程３０２において一又は複数の保護領域をエッチングから保護しつつも、一又は複数の保護されない領域のエッチングを可能にするよう構成される。一実施形態によると、一又は複数の保護領域は中間領域１０４及び出力カップリング領域１０６を含み、一又は複数の保護されない領域はインカップリング領域１０２を含む。保護されない領域は、部分的に保護されない領域も含みうる（すなわち、この領域の一部は保護されるが、この領域の他の部分は保護されない）。
材料は、一実施形態によると、インクジェットプリンティング又は三次元（３Ｄ）プリンティングのうちの１つによって堆積される。材料はフォトレジスト材料を含みうる。フォトレジスト材料は、ジアゾナフトキノン、フェノールホルムアルデヒド樹脂、ポリ（メチルメタクリレート）、ポリ（メチルグルタルイミド）、及び／又はＳＵ－８を含みうるが、これらに限定されるわけではない。
図４Ａは、一実施形態による、一又は複数の保護領域のうちの１つの一部分４００の概略断面図を示している。一実施形態によると、一又は複数の保護領域は、中間領域１０４及び出力カップリング領域１０６を含む。材料４９９（例えば、上述した保護材料）は、基板１０１の導波路結合器１０３上に配置された格子材料４１２の上に配置される。パターニングされたハードマスク４１３が、格子材料４１２の上に配置される。格子材料４１２は、シリコンオキシカーバイド（ＳｉＯＣ）、酸化チタン（ＴｉＯｘ）、ＴｉＯｘナノ材料、酸化ニオブ（ＮｂＯｘ）、ニオブ－ゲルマニウム（Ｎｂ３Ｇｅ）、二酸化ケイ素（ＳｉＯ２）、酸炭窒化ケイ素（ＳｉＯＣＮ）、バナジウム（ＩＶ）酸化物（ＶＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、五酸化タンタル（Ｔａ２Ｏ５）、窒化ケイ素（Ｓｉ３Ｎ４）、シリコンリッチＳｉ３Ｎ４、水素がドープされたＳｉ３Ｎ４、ホウ素がドープされたＳｉ３Ｎ４、シリコンカーボンニトレート（ＳｉＣＮ）、窒化チタン（ＴｉＮ）、二酸化ジルコニウム（ＺｒＯ２）、ゲルマニウム（Ｇｅ）、リン化ガリウム（ＧａＰ）、多結晶（ＰＣＤ）、ナノ結晶ダイヤモンド（ＮＣＤ）、ドープされたダイヤモンド含有材料、及び、上述したものの何らかの混合物、を含みうる。
材料４９９は、３Ｄプリンティング又はインクジェットプリンティングによって堆積されうる。材料４９９は、イオンビーム２１０が基板１０１に向けて方向付けられている時に格子材料４１２の除去を阻害する厚さ４１４を有する。
オプションの工程３０１ｏにおいて、基板１０１の一又は複数の部分的に保護されない領域の少なくとも一部分の上に材料が堆積される。材料は、一実施形態によると、工程３０２において、一又は複数の部分的に保護されない領域のこの部分を、エッチングから部分的に保護するよう構成される。
工程３０２において、イオンビームが基板１０１に入射するように方向付けられる。工程３０２は、イオンビームエッチング、集束イオンビームエッチングなどを含みうる。一実施形態では、イオンビーム（例えばイオンビーム２１０）は、システム２００によって作り出され、システム２００によって方向付けられる。
図４Ｂは、一実施形態による、工程３０２の前の、工程３０２における、及び工程３０２の後の、一又は複数の全く保護されない領域のうちの１つの概略断面図を示している。本書に記載の一実施形態であって、本書に記載の他の実施形態と組み合わされうる実施形態では、工程３０１において、保護されない領域の格子材料４１２の上に材料４９９は堆積されない。一実施形態によると、保護されない領域はインカップリング領域１０２でありうる。
工程３０２において、イオンビーム２１０が基板１０１に向けて方向付けられると、イオンビーム２１０は、例えば、段階４０１～４０６に対応する持続期間にわたって、エッチングすることによって、パターニングされたハードマスク４１３によって露出した格子材料４１２内に複数のインカップリング格子１０８を形成する。この例ではハードマスク４１３の上の材料４９９の厚さが均一であるので、段階４０１～４０６にわたって形成される複数のインカップリング格子１０８の各格子は、段階４０６において同じ深さ４１５を有する。ゆえに、複数のインカップリング格子１０８の格子全体がほぼ同じ寸法を有することが可能であり、一貫して均一な格子プロファイルが形成される。本書に記載の格子はいずれも、約５°から約８５°まで変動しうる角度θを有する（すなわち、格子は基板１０１の表面に対して傾斜している）。
図４Ｃは、一実施形態によると、工程３０２の前の、工程３０２における、及び工程３０２の後の、一又は複数の部分的に保護されない領域及び全く保護されない領域のうちの１つの、概略断面図を示している。図４Ｃに示している実施形態では、オプションの工程３０１ｏが実施される。ゆえに、材料４９９が、部分的に保護されない領域の少なくとも一部分の上に配置される。材料４９９は、異なる厚さ（例えば第１の厚さ４１６と第２の厚さ４１７）の様々な領域を有する。第２の厚さ４１７は第１の厚さ４１６よりも薄く、これにより、段階４０６において、第１の厚さに対応する格子の第１部分４１８は、第２の厚さに対応する格子の第２部分４２１の深さ４２０よりも浅い、深さ４１９を有することになる。ゆえに、同一の複数の格子の別々の部分は、別々の深さプロファイルを有し、２つの異なる深さを有する１つの深さプロファイルが形成される。一部の実施形態では、第１の厚さ４１６は、ほぼゼロである（すなわち、この部分には材料がほとんど又は全く堆積されない）。一部の実施形態では、第１の厚さ４１６が十分に厚いためこの部分には格子は発現せず、この領域は完全保護領域となる。一部の実施形態では、材料の複数の厚さ（例えば３つ以上の厚さ）が含まれる。
保護されない領域の格子材料４１２の上に材料４９９が全く堆積されなかった場合に、格子の第１部分４１８は、段階４０６において、格子の第２部分４２１の深さ４２０を下回る深さ４１９を有することがある。
本書に記載の一実施形態であって、本書に記載の他の実施形態と組み合わされうる実施形態では、加熱ピクセル２１６の各々は、基板１０１の裏面に部分的に保護されない領域に対応する温度分布が提供されるように、個別に制御されうる。一部の実施形態では、材料４９９の、より高い温度を受ける部分は、より低い温度を受ける部分よりも高速で反応する。ゆえに、高温部分の方が深くエッチングされ、低温部分よりも高温部の方で格子が深くなるという結果になる。一部の実施形態では、材料４９９の、より高い温度を受ける部分は、より低い温度を受ける部分よりも低速でエッチングされる。ゆえに、高温部分の方が浅くエッチングされ、低温部分よりも高温部の方で格子が浅くなるという結果になる。例えば、エッチングプロセスにおいて材料４９９が部分的に除去される場合、高温部分の温度上昇により、低温部分よりも多くの材料が除去されることになる。
本書に記載の別の実施形態であって、本書に記載の他の実施形態と組み合わされうる実施形態では、基板１０１の表側面に保護領域に対応する温度分布が提供されるように、ＬＥＤアレイ２０５のＬＥＤの各々を個別に制御することにより、エッチング速度の変動がもたらされる。一部の実施形態では、保護領域の上に均一な材料４９９が堆積され、形成される格子（例えば格子４１８）の深さは、ＬＥＤによって照射される光の線量によって制御される。形成される格子の深さは、材料４９９のある部分への照射を増大させることによって制御される。一部の実施形態では、材料４９９の高線量の光を受ける部分は、低線量の光を受ける部分よりも高速でエッチングされる。ゆえに、高線量部分の方が深くエッチングされることにより、高線量部分には、低線量分よりも深い格子が設けられる。一部の実施形態では、材料４９９の高線量の光を受ける部分は、低線量の光を受ける部分よりも低速でエッチングされる。ゆえに、高線量部分の方が浅くエッチングされることにより、高線量部分には、低線量部分よりも浅い格子が設けられる。一部の実施形態では、格子（例えば格子４１８）の深さを制御するために、均一な材料４９９に対してグレースケールリソグラフィが実施される。
図４Ｄは、一実施形態による、工程３０２の前の、工程３０２における、及び工程３０２の後の、一又は複数の部分的に保護されない領域のうちの１つの、概略断面図を示している。図４Ｄに示している実施形態では、オプションの工程３０１ｏが実施される。ゆえに、材料４９９が、部分的に保護されない領域の少なくとも一部分の上に配置される。材料４９９は、位置によって変動する厚さ４９８を有する。ゆえに、同一の複数の格子の、材料４９９の厚さによって変動する別々の深さプロファイルを有する別々の部分が形成されうる。材料４９９の厚さ４９８の変動は、一実施形態によると線形であるが、厚さ４９８は、他の任意の方式で変動してよく、複数の格子全体にわたって２次元で変化することもある。
上述した実施形態のいずれにおいても、パターニングされたハードマスク４１３の要素は種々の幅４５１を有してよく、ゆえに、結果として生じる複数のインカップリング格子１０８のフィンは種々の幅を有しうる。上述した実施形態のいずれにおいても、パターニングされたハードマスク４１３の要素は、種々の間隔４５２を有してよく、ゆえに、結果として生じる複数のインカップリング格子１０８のフィン同士の間隔は異なりうる。上述した実施形態のいずれにおいても、パターニングされたハードマスク４１３の要素は、種々の幅４５１及び種々の間隔４５２を有してよく、ゆえに、複数のインカップリング格子１０８のフィンは、種々の幅及びフィン同士の間の種々の間隔を有する。
工程３０３において、保護領域から材料４９９が除去される。一実施形態では、保護領域は、中間領域１０４及び出力カップリング領域１０６を含む。材料は、当該技術分野において標準的な任意の方法（酸素ガス（Ｏ２）灰化など．）を使用して除去されうる。ゆえに、保護されない領域（例えばインカップリング領域１０２）には複数の格子（例えば複数のインカップリング格子１０８）が形成され、保護領域（例えば中間領域１０４及び出力カップリング領域１０６）には格子が形成されない。
工程３０２のエッチングの後に何らかの材料がまだ残っている場合には、オプションの工程３０３ｏにおいて、部分的に保護されない領域から材料が除去される。材料は、工程３０３について上述したように除去されうる。
一部の実施形態では、工程３０１～３０３が反復されるが、保護領域及び保護されない領域は先の工程３０１～３０３とは異なる。一実施形態によると、保護領域はインカップリング領域１０２及び出力カップリング領域１０６を含み、保護されない領域は中間領域１０４を含む。一実施形態によると、保護領域はインカップリング領域１０２及び中間領域１０４を含み、保護されない領域は出力カップリング領域１０６を含む。保護されない領域の各々について、方法３００は、厚さ、幅、及びプロファイルの様々な格子を作り出しうるように変更されうる（例えば、インカップリング領域１０２は、図４Ｂに示している実施形態で形成される複数のインカップリング格子１０８を有し、中間領域１０４は、図４Ｃに示している実施形態で形成される複数の中間格子１１０を有する）。他の実施形態では、工程３０１ｏ及び３０３ｏも反復される。ゆえに、方法３００により、種々の格子特性を有する種々の領域を作り出すことが可能になる。
方法３００についての上記の説明は、格子（例えば格子４１８）の一次元アレイによって例示されているが、格子の二次元（２Ｄ）アレイも方法３００によって形成されうる。図５Ａは、一実施形態による、格子５２１の２Ｄアレイ５２０を有する保護されない部分５００の上面図を示している。図５Ｂは、一実施形態による、格子５２１の２Ｄアレイ５２０を有する保護されない部分５００の側面図を示している。図示しているように、２Ｄアレイ５２０は、格子５２１の横列５０１及び縦列５０２を有する。任意の数の横列５０１及び縦列５０２が２Ｄアレイ５２０に含まれうる。図５Ａに示している２Ｄアレイ５２０は、グリッドパターンで配置された格子５２１を有しているが、任意のパターンが利用されうる。
ｘ方向における複数の格子５２１の限界寸法（ＣＤ）（例えばｘ幅、ｄｘ）は、同じであることも、互いとは異なることもありうる。ｙ方向における複数の格子５２１のＣＤ（例えばｙ幅、ｄｙ）は、同じであることも、互いとは異なることもありうる。ｚ方向における複数の格子５２１の限界寸法（ＣＤ）（例えばｚ幅、ｄｚ）は、同じであることも、互いとは異なることもありうる。ｙ方向における複数の格子５２１のＣＤ（例えばｙ幅、ｄｙ）は、同じであることも、互いとは異なることもありうる。複数の格子５２１の角度θ１、θ２、θ３、θ４は、同じであることも、互いとは異なることもありうる。
ｘ方向における個々の格子５２１の間の格子間間隔（例えばｘ距離、Ｓｘ）は、同じであることも、互いとは異なることもありうる。ｙ方向における個々の格子５２１の間の格子間間隔（例えばｙ距離、ｓｙ）は、同じであることも、互いとは異なることもありうる。
格子５２１は、長方形の形状（例えば格子５１０、５１０’）、正方形の形状（例えば格子５１１、５１１’）、Ｌ字形状（例えば格子５１３、５１３’）、円形の形状（例えば格子５１６）、及び／又は島形の形状（例えば５１４）を有しうる。任意の形状の格子５２１の任意の組合せが含まれうる。格子２５１の形状の例が付与されているが、他の任意の実現可能な形状も想定される。格子５２１は、ボイド５１５（すなわち、下にある基板１０１内に延在する部分）も含みうる。
上述したように、複数の格子を形成するための方法が提供されている。この方法は、基板上に配置された導波路結合器の一又は複数の保護領域の上に材料を堆積させることであって、材料が、イオンビームが基板に向けて方向付けられている時に導波路結合器上に配置された格子材料の除去を阻害する厚さを有する、材料を堆積させることを含む。本書で開示している方法により、一又は複数の保護されない領域内に複数の格子が形成される一方で、保護領域内には格子が形成されないということが可能になる。
以上の記述は、本開示の例を対象としているが、本開示の基本的な範囲から逸脱することなく、本開示の他の例及び更なる例が考案されてよく、本開示の範囲は、以下の特許請求の範囲によって決定される。

Claims (15)

  1. 第１の複数の格子を形成する方法であって、
    基板上に配置された格子材料の上に保護材料を堆積させることであって、前記保護材料が、前記格子材料上に配置されたパターニングされたハードマスクの部分間に堆積され、前記保護材料は、前記格子材料の平坦な上面から前記保護材料の上面までの厚さを有し、前記保護材料の前記厚さは、イオンビームが前記格子材料に向けて方向付けられた時に前記保護材料の前記厚さが前記格子材料の除去を少なくとも部分的に阻害するように、前記格子材料の平坦な上面に沿って変動する、保護材料を堆積させることと、
    前記格子材料の少なくとも一部分が除去され、これにより前記保護材料の前記厚さにそれぞれ対応する深さプロファイルを有する前記第１の複数の格子が形成されて、前記第１の複数の格子のうちの少なくとも１つの格子が前記第１の複数の格子のうちの他の格子とは異なる厚さを有するように、前記イオンビームを前記格子材料に向けて方向付けることと、を含み、前記第１の複数の格子のうちの少なくとも１つの格子が、５°～８５°の角度を有する、
    方法。
  2. 前記保護材料を堆積させることは、前記格子材料の第１部分と第２部分の上に前記保護材料を堆積させることであって、これにより、前記厚さを有する前記保護材料が、前記第１部分における前記格子材料の除去を完全に阻害する、前記保護材料を堆積させることと、
    前記第２部分の上の前記保護材料を除去することと、を含む、請求項１に記載の方法。
  3. 前記第１部分の上に配置された前記保護材料が、前記第２部分の上に配置された前記保護材料よりも厚い、請求項２に記載の方法。
  4. 前記保護材料の前記厚さが、前記第１の複数の格子にわたって２次元的に変動するか、又は前記格子材料にわたって線形に変動する、請求項１に記載の方法。
  5. 複数の格子を形成する方法であって、
    基板上に配置された格子材料の第１部分の上に保護材料を堆積させることであって、前記格子材料の前記第１部分は第２部分に隣接しており、前記保護材料が、前記第１部分上のパターニングされたハードマスクの部分間に配置され、前記パターニングされたハードマスクは、前記格子材料の上に配置され、前記保護材料は、前記格子材料の平坦な上面から前記保護材料の上面までの厚さを含み、前記保護材料の前記厚さは、イオンビームが前記格子材料に向けて方向付けられた時に前記格子材料の前記第１部分の除去を阻害する、保護材料を堆積させることと、
    前記複数の格子が形成されるように、前記イオンビームを前記格子材料の前記第１部分及び前記第２部分に向けて方向付けることであって、前記第１部分において第１の複数の格子が形成され、前記第２部分において第２の複数の格子が形成され、前記第１の複数の格子は前記第２の複数の格子の第２の深さよりも小さな第１の深さを有し、前記第１の深さは対応する前記保護材料の厚さに基づく、前記イオンビームを前記格子材料の前記第１部分及び前記第２部分に向けて方向付けることと、を含み、
    前記第１の複数の格子及び前記第２の複数の格子のうちの少なくとも１つの格子が、５°～８５°の角度を有する、
    方法。
  6. 前記格子材料の前記第２部分の上に前記保護材料を堆積させることを更に含む、請求項５に記載の方法。
  7. 前記第１部分の上に配置された前記保護材料が、前記第２部分の上に配置された前記保護材料よりも厚い、請求項６に記載の方法。
  8. 前記第１の複数の格子のうちの少なくとも１つの格子が、前記第１の複数の格子のうちの他の格子とは異なる厚さを有する、請求項５に記載の方法。
  9. 前記保護材料を堆積させること及び前記イオンビームを方向付けることが反復される、請求項５に記載の方法。
  10. 第１の複数の格子を形成する方法であって、：
    基板上に配置された格子材料の第１部分及び第２部分の上に保護材料を堆積させることであって、前記格子材料の前記第１部分は第２部分に隣接しており、前記保護材料が、前記第１部分及び前記第２部分上のパターニングされたハードマスクの部分間に配置され、前記パターニングされたハードマスクは、前記格子材料の上に配置され、前記保護材料は、
    前記格子材料の平坦な上面から前記保護材料の上面までの第１の厚さであって、イオンビームが前記第１部分に向けて方向付けられた時に前記格子材料の前記第１部分の除去を阻害する、前記保護材料の前記第１の厚さと、
    前記格子材料の平坦な上面から前記保護材料の上面までの第２の厚さであって、イオンビームが前記第２部分に向けて方向付けられた時に前記格子材料の前記第２部分の除去を阻害する前記第２の厚さと、を含む、保護材料を堆積させることと、
    前記第１の複数の格子及び第２の複数の格子が形成されるように、前記イオンビームを前記格子材料の前記第１部分及び前記第２部分に向けて方向付けることであって、前記第１部分において前記第１の複数の格子が形成され、前記第２部分において前記第２の複数の格子が形成され、前記第１の複数の格子は前記第２の複数の格子の第２の深さよりも小さな第１の深さを有し、前記第１の複数の格子の前記第１の深さは前記保護材料の前記第１の厚さに基づき、前記第２の複数の格子の前記第２の深さは前記保護材料の前記第２の厚さに基づく、前記イオンビームを前記格子材料の前記第１部分及び前記第２部分に向けて方向付けることと、を含み、
    前記第１の複数の格子及び前記第２の複数の格子のうちの少なくとも１つの格子は、５°～８５°の角度を有し、
    前記第２部分の上に前記保護材料を堆積させることが、複数の加熱ピクセル又は発光ダイオード（ＬＥＤ）に前記保護材料を曝露することを含む、
    方法。
  11. 前記複数の加熱ピクセル又はＬＥＤの各々が個別に制御される、請求項１０に記載の方法。
  12. 前記基板の裏面に、前記第１部分に対応する温度分布が提供される、請求項１１に記載の方法。
  13. 前記第１の複数の格子のうちの少なくとも１つの格子が、前記第１の複数の格子のうちの他の格子とは異なる厚さを有する、請求項１０に記載の方法。
  14. 前記保護材料がジアゾナフトキノン、フェノールホルムアルデヒド樹脂、ポリ（メチルメタクリレート）、ポリ（メチルグルタルイミド）、及びＳＵ－８の少なくとも１つを含む、請求項１０に記載の方法。
  15. 前記保護材料を堆積させることが、インクジェットプリンティング又は三次元（３Ｄ）プリンティングを含む、請求項１０に記載の方法。
JP2021533803A 2018-12-17 2019-12-17 複数の格子を形成する方法 Active JP7404371B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023209912A JP2024037863A (ja) 2018-12-17 2023-12-13 複数の格子を形成する方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862780802P 2018-12-17 2018-12-17
US62/780,802 2018-12-17
PCT/US2019/066812 WO2020131852A1 (en) 2018-12-17 2019-12-17 Method of forming a plurality of gratings

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023209912A Division JP2024037863A (ja) 2018-12-17 2023-12-13 複数の格子を形成する方法

Publications (2)

Publication Number Publication Date
JP2022514525A JP2022514525A (ja) 2022-02-14
JP7404371B2 true JP7404371B2 (ja) 2023-12-25

Family

ID=71072279

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2021533802A Pending JP2022514524A (ja) 2018-12-17 2019-11-25 局所加熱によるエッチング深さの制御方法
JP2021533803A Active JP7404371B2 (ja) 2018-12-17 2019-12-17 複数の格子を形成する方法
JP2023209912A Pending JP2024037863A (ja) 2018-12-17 2023-12-13 複数の格子を形成する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021533802A Pending JP2022514524A (ja) 2018-12-17 2019-11-25 局所加熱によるエッチング深さの制御方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023209912A Pending JP2024037863A (ja) 2018-12-17 2023-12-13 複数の格子を形成する方法

Country Status (7)

Country Link
US (3) US11554445B2 (ja)
EP (2) EP3900027B1 (ja)
JP (3) JP2022514524A (ja)
KR (2) KR20210094107A (ja)
CN (2) CN113169099A (ja)
TW (3) TWI738142B (ja)
WO (2) WO2020131317A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169099A (zh) * 2018-12-17 2021-07-23 应用材料公司 用于通过局部加热来控制蚀刻深度的方法
US20220171105A1 (en) * 2020-09-11 2022-06-02 Board Of Regents, The University Of Texas System Resonant filters having simultaneously tuned central wavelengths and sidebands
US20220082739A1 (en) * 2020-09-17 2022-03-17 Facebook Technologies, Llc Techniques for manufacturing variable etch depth gratings using gray-tone lithography
EP4252070A1 (en) * 2020-11-30 2023-10-04 Applied Materials, Inc. Lithography method to form structures with slanted angle
US20220197035A1 (en) * 2020-12-17 2022-06-23 Google Llc Spatial variance along waveguide incoupler
CN112684536B (zh) * 2021-03-19 2021-06-04 北京至格科技有限公司 一种光波导器件及近眼显示设备
CN114273785A (zh) * 2021-12-14 2022-04-05 莆田市鑫镭腾科技有限公司 一种光纤激光器流水线二维码打标方法及系统
US11892676B2 (en) * 2022-01-10 2024-02-06 Applied Materials, Inc. Self-aligned formation of angled optical device structures
CN116564800B (zh) * 2023-07-04 2023-09-08 芯众享(成都)微电子有限公司 一种在半导体表面一次形成具有不同深度沟槽的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100706A (ja) 2001-09-26 2003-04-04 Shin Etsu Handotai Co Ltd ドライエッチング方法
US20070263973A1 (en) 2006-05-12 2007-11-15 Interuniversitair Microelektronica Centrum (Imec) Slanted Segmented Coupler
JP2011237374A (ja) 2010-05-13 2011-11-24 Seiko Epson Corp 分光装置、検出装置及び分光装置の製造方法
CN103675969A (zh) 2013-12-04 2014-03-26 中国科学院上海光学精密机械研究所 高效率斜双层光栅
JP2016177244A (ja) 2015-03-18 2016-10-06 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ装置における加熱システムおよび冷却システム
JP2022506595A (ja) 2018-11-07 2022-01-17 アプライド マテリアルズ インコーポレイテッド グレートーンリソグラフィと傾斜エッチングを使用した、深さ調節された傾斜格子

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653600A (ja) 1992-07-30 1994-02-25 Oki Electric Ind Co Ltd 半導体発光素子の回折格子の形成方法
JPH0669605A (ja) 1992-08-21 1994-03-11 Oki Electric Ind Co Ltd 回折格子の形成方法
JPH06201909A (ja) 1992-12-28 1994-07-22 Canon Inc 回折格子の製造方法
JPH0829606A (ja) * 1994-07-11 1996-02-02 Canon Inc 位相シフト回折格子の作製方法
JP2002189112A (ja) * 2000-12-22 2002-07-05 Canon Inc 回折光学素子の製造方法、回折光学素子の製造方法によって製造したことを特徴とする回折光学素子製造用金型、回折光学素子、および該回折光学素子を有する光学系、光学機器、露光装置、デバイス製造方法、デバイス
US7435193B2 (en) 2005-07-28 2008-10-14 Johnson Larry W Retrieval device for tethered articles
US20070221640A1 (en) * 2006-03-08 2007-09-27 Dean Jennings Apparatus for thermal processing structures formed on a substrate
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
US20100304061A1 (en) 2009-05-26 2010-12-02 Zena Technologies, Inc. Fabrication of high aspect ratio features in a glass layer by etching
US8247332B2 (en) * 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
JP5786487B2 (ja) * 2011-06-22 2015-09-30 東京エレクトロン株式会社 熱処理装置及び熱処理方法
KR101905158B1 (ko) * 2013-08-06 2018-10-08 어플라이드 머티어리얼스, 인코포레이티드 국부적으로 가열되는 다-구역 기판 지지부
US9472410B2 (en) * 2014-03-05 2016-10-18 Applied Materials, Inc. Pixelated capacitance controlled ESC
WO2015173686A1 (en) * 2014-05-16 2015-11-19 Semiconductor Energy Laboratory Co., Ltd. Electronic device with secondary battery
US20160035539A1 (en) * 2014-07-30 2016-02-04 Lauri SAINIEMI Microfabrication
US20160033784A1 (en) * 2014-07-30 2016-02-04 Tapani Levola Optical Components
US9287148B1 (en) * 2014-12-18 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Dynamic heating method and system for wafer processing
US9685303B2 (en) 2015-05-08 2017-06-20 Varian Semiconductor Equipment Associates, Inc. Apparatus for heating and processing a substrate
WO2016190905A1 (en) * 2015-05-22 2016-12-01 Applied Materials, Inc. Azimuthally tunable multi-zone electrostatic chuck
US9910276B2 (en) 2015-06-30 2018-03-06 Microsoft Technology Licensing, Llc Diffractive optical elements with graded edges
KR102356531B1 (ko) * 2016-06-02 2022-01-27 액셀리스 테크놀러지스, 인크. 웨이퍼를 가열 또는 냉각하기 위한 장치 및 방법
JP6813666B2 (ja) 2016-08-22 2021-01-13 マジック リープ， インコーポレイテッドＭａｇｉｃ Ｌｅａｐ，Ｉｎｃ． 多層回折接眼レンズ
JP6972121B2 (ja) * 2016-10-05 2021-11-24 マジック リープ, インコーポレイテッドMagic Leap, Inc. 不均一回折格子の加工
FI128629B (en) * 2017-06-02 2020-09-15 Dispelix Oy Method for making a master plate and a master plate
US10684407B2 (en) * 2017-10-30 2020-06-16 Facebook Technologies, Llc Reactivity enhancement in ion beam etcher
JP7179063B6 (ja) 2017-11-29 2022-12-16 アプライド マテリアルズ インコーポレイテッド 導波結合器のダイレクトエッチング製造の方法
US10598832B2 (en) 2018-01-09 2020-03-24 Varian Semiconductor Equipment Associates, Inc. System and method for forming diffracted optical element having varied gratings
US10818499B2 (en) 2018-02-21 2020-10-27 Varian Semiconductor Equipment Associates, Inc. Optical component having variable depth gratings and method of formation
US10274678B1 (en) * 2018-03-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming photonic devices
US10649141B1 (en) * 2018-04-23 2020-05-12 Facebook Technologies, Llc Gratings with variable etch heights for waveguide displays
US10732351B2 (en) * 2018-04-23 2020-08-04 Facebook Technologies, Llc Gratings with variable depths formed using planarization for waveguide displays
CN108873350A (zh) 2018-07-24 2018-11-23 上海鲲游光电科技有限公司 一种波导显示装置
US10690821B1 (en) * 2018-12-14 2020-06-23 Applied Materials, Inc. Methods of producing slanted gratings
CN113169099A (zh) * 2018-12-17 2021-07-23 应用材料公司 用于通过局部加热来控制蚀刻深度的方法
US10976483B2 (en) 2019-02-26 2021-04-13 Facebook Technologies, Llc Variable-etch-depth gratings
US10823888B1 (en) * 2019-11-12 2020-11-03 Applied Materials, Inc. Methods of producing slanted gratings with variable etch depths

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100706A (ja) 2001-09-26 2003-04-04 Shin Etsu Handotai Co Ltd ドライエッチング方法
US20070263973A1 (en) 2006-05-12 2007-11-15 Interuniversitair Microelektronica Centrum (Imec) Slanted Segmented Coupler
JP2011237374A (ja) 2010-05-13 2011-11-24 Seiko Epson Corp 分光装置、検出装置及び分光装置の製造方法
CN103675969A (zh) 2013-12-04 2014-03-26 中国科学院上海光学精密机械研究所 高效率斜双层光栅
JP2016177244A (ja) 2015-03-18 2016-10-06 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ装置における加熱システムおよび冷却システム
JP2022506595A (ja) 2018-11-07 2022-01-17 アプライド マテリアルズ インコーポレイテッド グレートーンリソグラフィと傾斜エッチングを使用した、深さ調節された傾斜格子

Also Published As

Publication number Publication date
CN113169099A (zh) 2021-07-23
US20200189036A1 (en) 2020-06-18
JP2022514524A (ja) 2022-02-14
EP3899646A1 (en) 2021-10-27
CN113168021A (zh) 2021-07-23
WO2020131317A1 (en) 2020-06-25
TW202030796A (zh) 2020-08-16
US11766744B2 (en) 2023-09-26
EP3900027A1 (en) 2021-10-27
TWI720746B (zh) 2021-03-01
TWI801948B (zh) 2023-05-11
JP2022514525A (ja) 2022-02-14
EP3900027A4 (en) 2022-11-16
CN113168021B (zh) 2023-07-11
TW202029338A (zh) 2020-08-01
US20220161363A1 (en) 2022-05-26
US11247298B2 (en) 2022-02-15
US20200192031A1 (en) 2020-06-18
TW202145341A (zh) 2021-12-01
EP3899646A4 (en) 2022-09-07
TWI738142B (zh) 2021-09-01
KR20210094109A (ko) 2021-07-28
KR20210094107A (ko) 2021-07-28
EP3900027B1 (en) 2024-05-22
WO2020131852A1 (en) 2020-06-25
US11554445B2 (en) 2023-01-17
JP2024037863A (ja) 2024-03-19

Similar Documents

Publication Publication Date Title
JP7404371B2 (ja) 複数の格子を形成する方法
US11372149B2 (en) Depth-modulated slanted gratings using gray-tone lithography and slant etch
JP7346733B2 (ja) 可変エッチング深さを有する斜め格子を製造する方法
TW201945797A (zh) 光柵構件及其形成方法、增強實境/虛擬實境裝置
TWI791867B (zh) 形成光柵構件的方法以及形成增強實境/虛擬實境裝置的方法
JP7483711B2 (ja) 格子を形成する方法
KR20230005961A (ko) 광학적 디바이스를 형성하는 방법들
KR102606558B1 (ko) 광학적 격자 컴포넌트를 생성하는 방법
CN113196453A (zh) 在基板上形成装置的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231213

R150 Certificate of patent or registration of utility model

Ref document number: 7404371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150