JP7391210B2 - 半導体装置およびその製造方法ならびに電力変換装置 - Google Patents

半導体装置およびその製造方法ならびに電力変換装置 Download PDF

Info

Publication number
JP7391210B2
JP7391210B2 JP2022527416A JP2022527416A JP7391210B2 JP 7391210 B2 JP7391210 B2 JP 7391210B2 JP 2022527416 A JP2022527416 A JP 2022527416A JP 2022527416 A JP2022527416 A JP 2022527416A JP 7391210 B2 JP7391210 B2 JP 7391210B2
Authority
JP
Japan
Prior art keywords
uneven portion
semiconductor device
region
forming
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022527416A
Other languages
English (en)
Other versions
JPWO2021240748A5 (ja
JPWO2021240748A1 (ja
Inventor
祐司 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021240748A1 publication Critical patent/JPWO2021240748A1/ja
Publication of JPWO2021240748A5 publication Critical patent/JPWO2021240748A5/ja
Application granted granted Critical
Publication of JP7391210B2 publication Critical patent/JP7391210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current

Description

本開示は、半導体装置およびその製造方法ならびに電力変換装置に関する。
近年、電力用の半導体装置では、高電流密度化が求められている。高電流密度化のために、高温の条件下での駆動に耐えうる半導体装置が求められている。そのような半導体装置においては、半導体装置と外部端子を接続する金属配線として、銅配線（ワイヤ）を用いることが提案されている。
一般に、直径１００μｍ程度の金属ワイヤを半導体装置にボンディングするのに、超音波による振動エネルギーを金属ワイヤに付与してボンディングする手法がある。この手法では、金属ワイヤとして銅ワイヤをボンディングする際の超音波のエネルギーは、アルミニウムワイヤをボンディングする際の超音波エネルギーよりも大きいエネルギーが必要とされる。
このため、銅ワイヤをボンディングする際には、半導体素子等が形成された半導体基板自体に大きな負荷（エネルギー負荷）が作用するため、従来より、半導体装置では、負荷を軽減する種々の対策が講じらている（特許文献１、２）。
特開２０１６－１１５７００号公報 特開平０２－０２５０４５号公報
半導体装置では、銅ワイヤを含む金属配線をボンディングする際に、半導体基板等に作用する負荷を軽減させながら良好な接合を図ることが求められている。
本開示は、このような開発の下になされたものであり、一つの目的は、金属配線のボンディングの際に、半導体基板を含む下地への負荷が低減される半導体装置を提供することであり、他の目的は、そのような半導体装置の製造方法を提供することであり、さらに他の目的は、そのような半導体装置を適用した電力変換装置を提供することである。
本開示に係る半導体装置は、半導体基板とボンディング領域と第１構造体と第２構造体と金属配線とを有している。半導体基板には、半導体素子が形成されている。ボンディング領域は、半導体基板に規定されている。第１構造体は、第１凹凸部を有し、ボンディング領域に形成されている。第２構造体は、第２凹凸部を有し、第１構造体を覆うように形成されている。金属配線は、第２構造体における第２凹凸部に接合されている。第２凹凸部における凹みの深さは、第１凹凸部における凹みの深さよりも浅い。
本開示に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の主面に半導体素子を形成する。半導体基板の主面に、第１凹凸部を有する第１構造体を形成する。第１構造体を覆うように、第２凹凸部を有する第２構造体を形成する。第１構造体および第２構造体を少なくとも取り囲むように、絶縁性部材を形成することにより、ボンディング領域を規定する。ボンディング領域における第２構造体に、金属配線を接合する。第１構造体を形成する工程および第２構造体を形成する工程では、第１構造体と第２構造体とは、第２凹凸部における凹みの深さが、第１凹凸部における凹みの深さよりも浅くなるように形成される。
本開示に係る電力変換装置は、上述した半導体装置を有し、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路とを備えている。
本開示に係る半導体装置によれば、ボンディング領域には、第１凹凸部を有する第１構造体を覆うように、第２凹凸部を有する第２構造体が形成されている。第２凹凸部における凹みの深さは、第１凹凸部における凹みの深さよりも浅く、その第２構造体の第２凹凸部に金属配線が接合されている。これにより、金属配線をボンディング領域に接合する際の下地への負荷が低減されて、金属配線とボンディング領域との良好な接合が得られる。
本開示に係る半導体装置の製造方法によれば、第２凹凸部における凹みの深さが、第１凹凸部における凹みの深さよりも浅くなるように、第１凹凸部を有する第１構造体と、第２凹凸部を有する第２構造体とが順次形成されて、絶縁性部材によってボンディング領域が規定される。そのボンディング領域における第２構造体に、金属配線が接合される。これにより、金属配線をボンディング領域に接合する際の下地への負荷が低減されて、金属配線をボンディング領域に良好に接合することができる。
本開示に係る電力変換装置によれば、上述した半導体装置を有し、入力される電力を変換して出力する主変換回路を有する。これにより、電力変換装置の信頼性を向上させることができる。
実施の形態１に係る半導体装置におけるボンディング領域を示す平面図である。 同実施の形態において、図１に示される断面線ＩＩ－ＩＩにおける半導体装置の断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、第１変形例に係る半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、第２変形例に係る半導体装置におけるボンディング領域を示す第１の平面図である。 同実施の形態において、第２変形例に係る半導体装置におけるボンディング領域を示す第２の平面図である。 同実施の形態において、第２変形例に係る半導体装置におけるボンディング領域を示す第３の平面図である。 同実施の形態において、第３変形例に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２４に示す工程の後に行われる工程を示す断面図である。 実施の形態３における第１例に係る半導体装置の断面図である。 同実施の形態において、第２例に係る半導体装置の断面図である。 実施の形態４における第１例に係る半導体装置の断面図である。 同実施の形態において、第２例に係る半導体装置の断面図である。 実施の形態５に係る電力変換装置のブロック図である。
実施の形態１．
実施の形態１に係る半導体装置について説明する。図１および図２に示すように、半導体装置１では、半導体素子２が形成された半導体基板３（半導体デバイス）の一方の主面に、金属配線１３がボンディングされるボンディング領域２０が規定されている。金属配線１３として、たとえば、銅配線（ワイヤ）が接続されている。
半導体素子２として、たとえば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）または電界効果型トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）等が形成されている。半導体基板３として、たとえば、Ｓｉ基板またはＳｉＣ基板が適用されている。半導体素子２として、ＩＧＢＴおよびＭＯＳＦＥＴ以外の半導体素子が形成されていてもよい。半導体基板３として、ＧａＮ基板を適用してもよい。半導体装置１としてのチップの厚さは、たとえば、５０μｍ～５００μｍ程度とされる。
半導体基板３の他方の主面（図示せず）には、電極が形成されていてもよい。電極の材料として、たとえば、金（Ａｕ）、銅（Ｃｕ）またはニッケル（Ｎｉ）が適用される。半導体基板３の他方の主面と電極との間に、密着層、バリア層または酸化防止層が形成されていてもよい。密着層等の材料として、たとえば、金（Ａｕ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）またはタングステン（Ｗ）等が適用される。また、電極としては、２層以上の積層構造でもよい。電極の厚さは、たとえば、５ｎｍ～５０μｍ程度とされる。電極は、たとえば、めっきまたはスパッタ法等によって形成される。
ボンディング領域２０は、絶縁性部材１１によって規定されている。ボンディング領域２０には、第１領域２１と第２領域２３とが規定されている。第１領域２１と第２領域２３とは、絶縁性部材１１によって仕切られている。第１領域２１の面積は、第２領域２３の面積よりも大きく設定されている。なお、半導体装置としての機能が損なわれなければ、絶縁性部材１１の配置構造、材料および形状について、特に制約はない。
第１領域２１には、第１凹凸部６を有する第１構造体５ａ（５）と、第２凹凸部８を有する第２構造体７ａ（７）とが形成されている。第２構造体７ａ（７）は、第１構造体５ａ（５）を覆うように形成されている。第２領域２３には、第１凹凸部６を有する第１構造体５ｂ（５）と、第２凹凸部８を有する第２構造体７ｂ（７）とが形成されている。第２構造体７ｂ（７）は、第１構造体５ｂ（５）を覆うように形成されている。
第１凹凸部６を有する第１構造体５は、複数の凸部が互いに離間する態様で、たとえば、島状に、半導体基板３の一方の主面に配置されている。第１構造体５は、半導体基板３の主面に直接形成されていてもよい。また、第１構造体５と半導体基板３の主面との間に、密着性を図る層または電気的な接続を図る層を介在させてもよい。そのような層の材料としては、たとえば、チタン（Ｔｉ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、または、これらの金属を主として含む合金が適用される。なお、密着性または電気的接続性を図ることができる材料であれば、これらの材料に限られない。
第１構造体５の材料としては、たとえば、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）等の金属、シリコン（Ｓｉ）、または、酸化膜等が適用される。半導体装置１としての機能が阻害されなければ、これらの材料に限られない。
第１構造体５の第１凹凸部６は、一例として、ドット状の凸部となる態様で形成されている。第１凹凸部６の凸部の一辺の長さ（幅）は、たとえば、１μｍ～１０μｍ程度である。凸部の高さは、たとえば、０．５μｍ～５μｍ程度である。隣り合う凸部と凸部との距離は、たとえば、０．５μｍ～５μｍ程度である。
第２凹凸部８を有する第２構造体７は、金属層７７から形成されている。金属層７７が第１構造体５の第１凹凸部６を覆うように形成されることで、たとえば、金属層７７には下地の第１凹凸部６が反映されて、第２凹凸部８が形成される。このため、第２凹凸部８もドット状に形成されている。
第２構造体７（金属層７７）の材料としては、たとえば、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）等が適用される。また、第２構造体７（金属層７７）の硬さとしては、ビッカース硬度計による計測で、ビッカース硬度が３００以上であることが好ましい。ビッカース硬度が３００以上であれば、ワイヤボンディングの際に作用する負荷を軽減させながら良好な接合を図ることができる。なお、金属層７７の材料としては、半導体装置１としての機能が損なわれば、上述した材料に限られない。
また、第２構造体７の表面に、金属層７７の酸化の抑制等のために酸化防止層（図示せず）が形成されていてもよい。酸化防止層としては、金（Ａｕ）、銀（Ａｇ）、パラジウム（Ｐｇ）、または、これらの金属の合金層を適用することができる。また、酸化防止層として有機保護膜等も適用することができる。
第２構造体７の厚さは、たとえば、１μｍ～５０μｍ程度である。第２構造体７の厚さは、第２構造体７における上端部と下端部との距離に相当する。第２構造体７の第２凹凸部８の凹みの深さＤ２は、第１構造体５の第１凹凸部６の凹みの深さＤ１よりも浅い（図７参照）。第２凹凸部８の凹みの深さは、たとえば、５μｍ以下であることが好ましい。
また、第２構造体７の第２凹凸部８の形状は、金属層７７の表面の粗さとは異なる。金属層７７の平均膜厚に対して、第１凹凸部６の凹みの深さおよび第２凹凸部８の凹みの深さは、金属層７７の表面粗さ（Ｒａ）よりも大きな値を有する。
ボンディング領域２０に接合されている金属配線１３として、たとえば、銅配線が好ましい。銅配線には、純銅または銅合金が含まれる。また、金属配線１３として、銅配線の最表面に、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、金（Ａｕ）または銀（Ａｇ）等が被覆された銅配線でもよい。なお、金属配線１３としては、銅配線に限られるものではなく、たとえば、アルミニウム配線等も適用することができる。また、金属配線１３として、たとえば、ニッケル配線も適用することができる。
金属配線１３の形状として、ワイヤが好ましい。ワイヤの太さ（φ）は、たとえば、１００μｍ～５００μｍ程度である。金属配線１３の形状としては、ワイヤの他に、たとえば、板状の金属配線１３または箔状の金属配線１３でもよい。
金属配線１３として、たとえば、銅ワイヤは、超音波によってボンディング領域２０に接合されている。第２構造体７では、金属配線１３が接合されている部分における第２凹凸部８の凹みの領域に、凹みを埋め込む態様で金属配線１３の部分が入り込んでいる。なお、ワイヤボンディングの際に作用する負荷を軽減させながら、銅ワイヤとボンディング領域２０との接触面積を確保することができれば、第２凹凸部８の凹みの領域に、空洞が残される態様で金属配線１３が接合されていてもよい。
絶縁性部材１１は、半導体素子２が形成された半導体基板３を覆うように形成されている。絶縁性部材１１は、半導体基板３に達するように形成されている。絶縁性部材１１は、ボンディング領域２０を規定する。また、絶縁性部材１１は、第１領域２１と第２領域２３とを規定している。第２領域２３の面積は、第１領域２１の面積よりも狭く設定されている。
絶縁性部材１１としては、半導体装置としての機能が損なわれなければ、形状、材料および形状は、特に限定されない。たとえば、絶縁性部材１１は、半導体基板３に達するように形成されている構造の他に、絶縁性部材１１が、第２構造体７に達するように形成されている構造でもよい。また、絶縁性部材１１が、第１構造体５に達するように形成されていてもよい。
絶縁性部材１１によって囲まれた第１領域２１には、第１構造体５ａの第１凹凸部６および第２構造体７の第２凹凸部８が位置する。絶縁性部材１１によって囲まれた第２領域２３には、第１構造体５ｂの第１凹凸部６および第２構造体７の第２凹凸部８が位置する。なお、第１凹凸部６および第２凹凸部８は、第１領域２１および第２領域２３のうち、少なくとも、面積が狭い第２領域２３に形成されていてもよい。
第１領域２１および第２領域２３の双方に第１凹凸部６および第２凹凸部８が形成される場合には、第１凹凸部６および第２凹凸部８は、第１領域２１と第２領域２３とにおいて同じ形状でもよいし、互いに異なる形状でもよい。
第１構造体５の第１凹凸部６の凸部は、たとえば、周期的に形成されている。第２凹凸部８を有する第２構造体７が、その第１構造体５を覆うように形成されている。第２構造体７は、第１凹凸部６の凸部と凸部との間の埋め込むように形成されていてもよいし、凸部と凸部との間に、一部空洞が残されるように形成されていてもよい。
また、第２構造体７の第２凹凸部８は、第１構造体５の第１凹凸部６の凹凸形状を反映した態様の凹凸形状であってもよいし、第１構造体５の第１凹凸部６の凹凸形状とは独立した凹凸形状でもよい。第２構造体７の第２凹凸部８の凹みの深さは、第１構造体５の第１凹凸部６の凹みの深さよりも浅い。第２凹凸部８の凹みの深さは、第１凹凸部６の凹みの深さの８０％以下であることが望ましい。実施の形態１に係る半導体装置１は、上記のように構成される。
次に、上述した半導体装置１の製造方法の一例について説明する。製造工程としては、大きくは、３つの第１製造工程と第２製造工程と第３製造工程とがある。第１製造工程では、第１凹凸部６を有する第１構造体５を形成する。第２製造工程では、第２凹凸部８を有する第２構造体７を形成する。第３製造工程では、金属配線を接合する。
はじめに、第１製造工程について説明する。まず、半導体基板３に、半導体素子２等を形成する（図３参照）。次に、図３に示すように、半導体素子２等が形成された半導体基板３の主面を覆うようにフォトレジスト５１を塗布する。フォトレジスト５１として、ポジレジストとネガレジストとがある。第１凹凸部が設計通りにパターニングすることができれば、ポジレジストおよびネガレジストのいずれでもよい。
次に、フォトレジスト５１に写真製版処理を施す。第１構造体のパターンに対応したフォトマスクを露光装置（図示せず）にセットし、紫外線を照射することにより、フォトマスクのパターンをフォトレジスト５１に転写する。紫外線が照射されたフォトレジスト５１を現像液に浸漬することにより、硬化していないフォトレジストの部分を除去する。これにより、図４に示すように、第１構造体を形成するためのフォトレジスト５１のパターンが形成される。
次に、図５に示すように、フォトレジスト５１のパターンを覆うように、第１構造体となる金属層５５を形成する。金属層５５を形成する方法として、たとえば、物理気相成長法（ＰＶＤ：Physical Vapor Deposition）の一つとしてスパッタ法がある。スパッタ法には、マグネトロンスパッタ法、蒸着法、イオンビームスパッタ法等がある。第１凹凸部６を形成することができれば、いずれのスパッタ法を適用してもよい。また、スパッタ法によって金属層５５を形成する際の条件（電源の種類（直流型、交流型）、電力、加熱、流量、アシスト成膜等）についても、第１凹凸部６を形成することができれば、いずれの条件を設定してもよい。
スパッタ法の他に、たとえば、めっき法がある。めっき法には、無電解めっきと電解めっきとがある。めっき法の種類と、めっき法によって金属層５５を形成する条件とについては、第１凹凸部６を形成することができれば、いずれのめっき法および条件を設定してもよい。
なお、電解めっきを適用する場合には、シード層を形成する必要がある。また、必要に応じて、密着膜を形成することが求められる。シード層および密着層を形成する方法として、たとえば、物理気相成長法または化学気相成長法（ＣＶＤ：Chemical Vapor Deposition）がある。第１構造体５を形成することができれば、いずれの方法を適用してもよい。半導体装置１の構成等の観点からでは、シード層および密着層の形成方法としてスパッタ法が望ましい。
さらに、第１構造体５を酸化膜によって形成する場合には、その酸化膜を形成する方法として、化学気相成長法がある。たとえば、モノシランガスと酸素とを用いることで、シリコン酸化膜を形成することができる。
次に、図６に示すように、フォトレジスト５１のパターンを除去する。フォトレジスト５１を除去する方法として、ウェットエッチング処理またはドライエッチング処理がある。第１凹凸部６の形状を維持した状態でフォトレジスト５１を除去するには、ウェットエッチング処理によってフォトレジスト５１を選択的に除去することが望ましい。また、エッチング液としては、第１凹凸部６の形状を維持した状態でフォトレジスト５１を除去することができれば、特に制約はない。こうして、第１製造工程が完了する。
次に、第２製造工程について説明する。図７に示すように、第１構造体５を覆うように、金属層７７を形成する。このとき、金属層７７の厚さは、下地の形状が反映される厚さに設定される。第１構造体５は、第１凹凸部６を有することで、金属層７７には、その第１凹凸部６の形状を反映した第２凹凸部８が、追加の加工を施すことなく形成されることになる。このとき、第２構造体７の第２凹凸部８の凹みの深さＤ２が、第１構造体５の第１凹凸部６の凹みの深さＤ１よりも浅くなるように形成される。なお、金属層７７に下地の形状が反映されない場合等については、変形例として後で説明する。こうして、第２製造工程が完了する。
次に、第３製造工程について説明する。ボンディング領域２０に、絶縁性部材１１を形成する処理を行う。図８に示すように、金属層７７等に写真製版処理とエッチング処理とを施すことによって、絶縁性部材を配置すべき領域に位置する半導体基板３の表面を露出させる。次に、図９に示すように、半導体基板３を覆うように、たとえば、化学気相成長法によって絶縁性部材１１を形成する。次に、写真製版処理を施すことによって、フォトレジスト５２のパターンを形成する。フォトレジスト５２は、ボンディング領域２０を規定するととともに、第１領域２１と第２領域２３とを仕切るパターンに形成される。
次に、図１０に示すように、フォトレジスト５２のパターンをエッチングマスクとして、絶縁性部材１１に、たとえば、ドライエッチング処理を施すことで、第２構造体７を露出させる。その後、フォトレジスト５２が除去される。こうして、ボンディング領域２０を規定するとともに、第１領域２１と第２領域２３とを規定する絶縁性部材１１がパターニングされる。
次に、金属配線１３（１３ａ、１３ｂ）をボンディング領域２０に接合する。金属配線１３ａとして、銅ワイヤを、超音波によって第１領域２１の第２構造体７ａ（７）に接合する。また、金属配線１３ｂとして、銅ワイヤを、超音波によって第２領域２３の第２構造体７ｂ（７）に接合する。これにより、図２に示すように、銅ワイヤの金属配線１３ａが、第１領域２１の第２構造体７ａに接合され、銅ワイヤの金属配線１３ｂが、第２領域２３の第２構造体７ｂに接合される。こうして、第３製造工程が完了し、半導体装置１の主要部分が完成する。
上述した半導体装置１では、金属配線１３としての銅ワイヤが、ボンディング領域２０に形成された、第２凹凸部８を有する第２構造体７に接合される。このため、超音波によって銅ワイヤを第２構造体７に接合する際に、超音波のエネルギーが、第２凹凸部８によって分散される。さらに、その第２凹凸部８が形成された第２構造体７が、第１凹凸部６が形成された第１構造体５に積層されている。これにより、超音波のエネルギーが効果的に分散される。また、銅ワイヤと第２構造体７（ボンディング領域２０）との接触面積が増加し、銅ワイヤを接合する際に必要な摩擦力を効果的に得ることができる。
これらの結果、アルミニウムワイヤを接合する場合に比べて、より大きな超音波のエネルギーが必要とされる銅ワイヤを、ボンディング領域２０等に大きな負荷を与えることなく接合することができる。
また、ボンディング領域２０を規定する絶縁性部材１１が、半導体基板３に達するように形成されていることによっても、超音波の影響がボンディング領域２０の外側へ及ぶのを抑制することができる。
従来では、銅ワイヤを接合するために、ボンディング領域に厚さ約３０μｍ程度の銅膜をあらかじめ形成する手法がある（特許文献１）。このような手法と比べると、銅膜の厚さを管理しながら銅膜を形成する工程が不要となり、製造に要する時間を削減することができる。また、生産コストの低減に寄与することができる。
また、従来では、金属ワイヤが接合されるボンディング領域を凹凸形状とした手法がある（特許文献２）。このような手法では、凹部の深さが深い場合には、金属ワイヤとボンディング領域との接触面積を十分に確保することが難しくなる。この手法と比べて、上述した半導体装置１では、第２凹凸部８の凹みの深さを、たとえば、第１凹凸部６の凹みの深さの８０％以下にすることで、金属配線１３としての銅ワイヤと第２構造体７（ボンディング領域）との接触面積が確実に確保される。その結果、銅ワイヤをボンディング領域２０に強固に接合することができる。
さらに、一般的な電力用の半導体装置では、ＩＧＢＴ等のゲート電極と電気的に接続されるゲートパッドの面積は、比較的狭く、また、ゲートパッドの表面は平坦とされる。上述した半導体装置１では、ボンディング領域２０における第１領域２１および第２領域２３のうち、面積が狭い第２領域２３を、ゲートパッドとし、その第２領域２３の第２構造体７に、金属配線１３としての銅ワイヤを接合することができる。これにより、ゲートパッドにおける銅ワイヤの接合が確実に行われて、半導体装置１としての信頼性を向上させることができる。
（第１変形例）
ここでは、第２構造体となる金属層７７（図７参照）に、第２凹凸部８を意図的に形成する場合について説明する。たとえば、金属層７７に、下地の形状が反映されない場合には、金属層７７に第２凹凸部８を形成する必要がある。また、第１構造体５の第１凹凸部６とは異なるパターンを有する第２凹凸部８を金属層７７に形成する場合がある。
図１１に示すように、第１構造体５を覆うように、第２構造体となる金属層７７を形成する。ここでは、説明のために、金属層７７の表面は平坦とされる。次に、図１２に示すように、金属層７７を覆うように、フォトレジスト５３を塗布する。次に、図１３に示すように、写真製版処理を施すことによって、第２凹凸部８を有する第２構造体７を形成するためのフォトレジスト５３のパターンを形成する。
次に、図１４に示すように、フォトレジスト５３のパターンをエッチングマスクとして、金属層７７に、たとえば、ドライエッチング処理を施すことにより、第２凹凸部８を有する第２構造体７を形成する。次に、図１５に示すように、フォトレジスト５３を除去する。その後、図８～図１０に示す工程と同様の工程を経て、ボンディング領域２０に金属配線１３が接合された半導体装置１が製造される（図２参照）。
第１変形例に係る半導体装置１では、金属層７７に下地の形状が反映されない場合に、金属層７７に第２凹凸部８を形成することができ、金属配線１３をボンディング領域２０に強固に接合することができる。また、金属配線１３のボンディング領域２０への接合条件に対応する適切な深さとパターンとを有する第２凹凸部８（第２構造体７）を形成することができる。これにより、種々の接合条件に対して最適な第２凹凸部８を有する第２構造体７に、金属配線１３を接合することができる。
（第２変形例）
上述した半導体装置１では、第１凹凸部６は、ドット状の凸部となる態様で形成され、第２凹凸部８は、そのドット状の第１凹凸部６を反映したドット状の凸部が形成されている場合を例に挙げて説明した。ここでは、第１凹凸部６および第２凹凸部８の、凸部または凹部のパターンのバリエーションについて説明する。
図１６に示すように、第１凹凸部６および第２凹凸部８は、たとえば、ストライプ状のパターンであってもよい。また、図１７に示すように、第１凹凸部６および第２凹凸部８は、たとえば、蛇行したパターンであってもよい。さらに、図１８に示すように、第１凹凸部６および第２凹凸部８は、たとえば、トラック状（楕円形状）のパターンであってもよい。
（第３変形例）
ここでは、第１構造体５と第２構造体７との間に中間構造体を介在させた半導体装置について説明する。中間構造体は、第１構造体５と第２構造体７との密着性の向上のために形成される。また、中間構造体は、第１構造体５と第２構造体７との間でそれぞれの材料の拡散を抑制するために形成される。
図１９に示すように、ボンディング領域２０では、第１構造体５と第２構造体７との間に中間構造体９が介在している。第１領域２１では、第１構造体５ａと第２構造体７ａとの間に中間構造体９ａが介在している。第２領域２３では、第１構造体５ｂと第２構造体７ｂとの間に中間構造体９ｂが介在している。
中間構造体９は、単層でもよいし、複数層でもよい。中間構造体９の材料として、たとえば、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、コバルト（Ｃｏ）、クロム（Ｃｒ）またはチタン（Ｔｉ）がある。また、中間構造体９の材料として、これらの金属の合金がある。半導体装置１としての機能が損なわれず、電気的な接続、密着性の向上および拡散の抑制を図ることができる材料であれば、これらの材料に限られない。また、中間構造体９の材料として、密度、表面粗さ、電気伝導度等の特性は、特に限定されない。
さらに、中間構造体９の形状については、超音波のエネルギーが効果的に分散され、銅ワイヤを接合する際に必要な摩擦力を効果的に得ることができるのであれば、特に制約はなく、たとえば、中間構造体９に凹凸形状が形成されていなくてもよい。また、中間構造体９は、第１凹凸部６の凸部と凸部との間の埋め込むように形成されていてもよいし、凸部と凸部との間に、一部空洞が残されるように形成されていてもよい。
中間構造体９に凹凸形状が形成されていない場合には、第２構造体７を形成する際に、上述した図１１～図１５に示す工程と同様の工程を経て、第２凹凸部８を有する第２構造体７を形成することができる。
また、中間構造体９に凹凸形状が形成されている場合には、その凹凸形状は、第１凹凸部６の形状を反映した凹凸形状であってもよいし、第１凹凸部６とは異なるパターンを有する凹凸形状であってもよい。さらに、中間構造体９の凹凸形状の凹みの深さも、特に制約はない。
中間構造体９に凹凸形状が形成されている場合には、第２構造体７を形成する際に、金属層７７が、下地の形状を反映させることができれば、金属層７７に第２凹凸部８を形成する付加的な工程は不要になる。
第３変形例に係る半導体装置１では、密着性の向上等を図る中間構造体９が形成されていることで、金属配線１３をより強固にボンディング領域２０に接合することができる。
なお、ボンディング領域２０における第１領域２１および第２領域２３のうち、面積が狭い第２領域２３を、ゲートパッドとして適用する場合には、ゲートパッドとゲート電極（たとえば、ＩＧＢＴ）とは、他の配線（図示せず）によって電気的に接続することになるため、中間構造体９として、絶縁膜を適用することができる。
実施の形態２．
実施の形態１では、第１構造体５として、複数の凸部が互いに離間する態様で、半導体基板３の主面に配置されている場合について説明した。ここでは、連続した膜状の第１構造体５を備えた半導体装置の一例について説明する。
図２０に示すように、半導体装置１のボンディング領域２０では、第１凹凸部６を有する連続した膜状の第１構造体５が形成されている。第１構造体５は、半導体基板３の表面に膜状に延在している部分と、その膜状の部分から突出する部分とを含む。膜状の部分の下面と突出した部分の上面との高さ（第１構造体５の厚さ）は、たとえば、１μｍ～５０μｍ程度である。
第１領域２１には、第１凹凸部６を有する第１構造体５ａと、第２凹凸部８を有する第２構造体７ａとが形成されている。第２構造体７ａは、膜状の第１構造体５ａを覆うように形成されている。第２領域２３には、第１凹凸部６を有する第１構造体５ｂと、第２凹凸部８を有する第２構造体７ｂとが形成されている。第２構造体７ｂは、膜状の第１構造体５ｂを覆うように形成されている。
なお、これ以外の構成ついては、図２等に示される半導体装置１の構成と同様なので、同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
次に、上述した半導体装置１の製造方法の一例について説明する。特に、第１構造体５は、図１１～図１５に示す工程と同様の工程を経て形成することができる。まず、図２１に示すように、半導体基板３の一方の主面に第１構造体となる金属層５５を形成する。次に、図２２に示すように、金属層５５を覆うように、フォトレジスト５４を塗布する。次に、図２３に示すように、写真製版処理を施すことによって、第１凹凸部６を有する第１構造体５を形成するためのフォトレジスト５４のパターンを形成する。
次に、図２４に示すように、フォトレジスト５４のパターンをエッチングマスクとして、金属層５５に、たとえば、ドライエッチング処理を施し、半導体基板３の表面が露出する前にエッチング処理を止めることで、第１凹凸部６を有する連続する膜状の第１構造体５を形成する。
次に、図２５に示すように、フォトレジスト５４を除去する。その後、図７～図１０に示す工程と同様の工程を経て、ボンディング領域２０に金属配線１３が接合された半導体装置１が製造される（図２０参照）。
上述した半導体装置１では、前述したように、超音波によって銅ワイヤを第２構造体７に接合する際に、超音波のエネルギーが、第２凹凸部８によって分散される。さらに、その第２凹凸部８が形成された第２構造体７が、第１凹凸部６が形成された第１構造体５に積層されている。
しかも、第１凹凸部６を有する第１構造体５は、連続する膜状に形成されている。これにより、第１凹凸部６の凹部に蓄積される超音波のエネルギーが、半導体基板３（半導体装置１）に直接影響を与えるのを抑制することができ、半導体装置１の損傷を防ぐことができる。
実施の形態３．
ここでは、ボンディング領域２０における第１構造体５のバリエーションについて説明する。
（第１例）
図２６に示すように、ボンディング領域２０における第１領域２１では、第１構造体５として、第１凹凸部６の複数の凸部が互いに離間する態様で半導体基板３の主面に配置された第１構造体５ａが形成されている。一方、ボンディング領域２０における第２領域２３では、第１構造体５として、第１凹凸部６を有する連続した膜状の第１構造体５ｂが形成されている。
なお、これ以外の構成については、図２等に示す半導体装置１の構成と同様なので、同一部材については同一の符号を付し、必要である場合を除きその説明を繰り返さないこととする。
（第２例）
図２７に示すように、ボンディング領域２０における第１領域２１では、第１構造体５として、第１凹凸部６を有する連続した膜状の第１構造体５ａが形成されている。一方、ボンディング領域２０における第２領域２３では、第１構造体５として、第１凹凸部６の複数の凸部が互いに離間する態様で半導体基板３の主面に配置された第１構造体５ｂが形成されている。
なお、これ以外の構成については、図２等に示す半導体装置１の構成と同様なので、同一部材については同一の符号を付し、必要である場合を除きその説明を繰り返さないこととする。
上述した第１例に係る半導体装置１または第２例に係る半導体装置１は、次のように製造される。まず、半導体基板３に半導体素子２等が形成された後、ボンディング領域２０における第１領域２１および第２領域２３のうちの一方の領域には、図３～図６に示す工程と同様の工程を経て、複数の凸部が互いに離間する態様の第１凹凸部６を有する第１構造体５が形成される。
第１領域２１および第２領域２３のうちの他方の領域には、図２１～図２５に示す工程と同様の工程を経て、第１凹凸部６を有する連続した膜状の第１構造体５が形成される。第１構造体５が形成された後、図７～図１０に示す工程と同様の工程を経て、第１例に係る半導体装置１または第２例に係る半導体装置１が完成する。
上述した第１例に係る半導体装置１および第２例に係る半導体装置１におけるボンディング領域２０では、第１構造体５として、複数の凸部が互いに離間する態様の第１凹凸部６を有する第１構造体５と、第１凹凸部６を有する連続した膜状の第１構造体５とが混在する。
前述したように、第１凹凸部６を有する連続した膜状の第１構造体５では、複数の凸部が互いに離間する態様の第１凹凸部６を有する第１構造体５よりも、第１凹凸部６の凹部に蓄積される超音波のエネルギーが、半導体基板３（半導体装置１）に直接影響を与えるのを抑制することができる。これにより、金属配線１３を接合する際の超音波によるエネルギー等の接合条件の選択肢（範囲）が増えて、より半導体装置の機能に対応した構造設計が可能になる。
実施の形態４．
ここでは、ボンディング領域２０として、一つの領域からなるボンディング領域２０を備えた半導体装置１について説明する。
（第１例）
図２８に示すように、ボンディング領域２０は一の領域２５からなる。一の領域２５は、絶縁性部材１１によって規定されている。一の領域２５では、第１構造体５として、第１凹凸部６を有する連続した膜状の第１構造体５が形成されている。その第１構造体５を覆うように、第２凹凸部８を有する第２構造体７が形成されている。
なお、これ以外の構成については、図２等に示す半導体装置１の構成と同様なので、同一部材については同一の符号を付し、必要である場合を除きその説明を繰り返さないこととする。
（第２例）
図２９に示すように、ボンディング領域２０は一の領域２５からなる。一の領域２５は、絶縁性部材１１によって規定されている。一の領域２５では、第１構造体５として、第１凹凸部６の複数の凸部が互いに離間する態様で半導体基板３の主面に配置された第１構造体５が形成されている。その第１構造体５を覆うように、第２凹凸部８を有する第２構造体７が形成されている。
なお、これ以外の構成については、図２等に示す半導体装置１の構成と同様なので、同一部材については同一の符号を付し、必要である場合を除きその説明を繰り返さないこととする。
上述した第１例に係る半導体装置１および第２例に係る半導体装置１では、実施の形態１等において説明した効果に加えて、次のような効果が得られる。
上述した各半導体装置１では、ボンディング領域２０は複数の領域に分けられておらず、一の領域２５から形成されている。これにより、一般的に複数の電極パッドを必要としない半導体素子として、たとえば、ダイオード（チップ）の表面にもボンディング領域を形成することができる。その結果、半導体装置１としての構造設計の自由度を高めることができる。
実施の形態５．
ここでは、上述した実施の形態１～４において説明した半導体装置を適用した電力変換装置について説明する。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、三相のインバータに本開示を適用した場合について説明する。
図３０は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。図３０に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、たとえば、直流系統、太陽電池、蓄電池により構成することができる。また、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータにより構成してもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
電力変換装置２００は、電源１００と負荷３００との間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図３０に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細について説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えている（図示せず）。スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力が交流電力に変換されて、負荷３００に供給される。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。
主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態１～３の少なくともいずれかに係る半導体装置１に相当する半導体装置２０２が有するスイッチング素子または還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続された上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち、主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えているが、駆動回路は半導体装置２０２に内蔵されていてもよいし、半導体装置２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるように、主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置２００では、主変換回路２０１を構成する半導体装置２０２として実施の形態１～４に係る半導体装置１を適用する。これにより、金属配線１３として、銅ワイヤ等をボンディング領域２０により強固に良好に接合させることができる。その結果、電力変換装置２００の信頼性を向上させることができる。
本実施の形態では、２レベルの三相インバータに本開示を適用する例について説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが、３レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には、単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触給電システムの電源装置として用いることもでき、さらには、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、各実施の形態において説明した半導体装置１については、必要に応じて種々組み合わせることが可能である。
今回開示された実施の形態は例示であってこれに制限されるものではない。本開示は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本開示は、金属配線をボンディング領域に接合する半導体装置に有効に利用される。
１ 半導体装置、２ 半導体素子、３ 半導体基板、５、５ａ、５ｂ 第１構造体、６ 第１凹凸部、７、７ａ、７ｂ 第２構造体、８ 第２凹凸部、９、９ａ、９ｂ 中間構造体、１１ 絶縁性部材、１３、１３ａ、１３ｂ 金属配線、２０ ボンディング領域、２１ 第１領域、２３ 第２領域、２５ 一の領域、５１、５２、５３、５４ レジスト、５５、７７ 金属層、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体モジュール、２０３ 制御回路、３００ 負荷。

Claims (16)

  1. 半導体素子が形成された半導体基板と、
    前記半導体基板に規定されたボンディング領域と、
    前記半導体基板に接するように形成され、前記ボンディング領域を規定する絶縁性部材と、
    第１凹凸部を有し、前記ボンディング領域に形成された第１構造体と、
    第２凹凸部を有し、前記第１構造体を覆うように形成された第２構造体と、
    前記第２構造体における前記第２凹凸部に接合された金属配線とを有し、
    前記第２凹凸部における凹みの深さは、前記第１凹凸部における凹みの深さよりも浅く、
    前記絶縁性部材は、前記第１構造体および前記第２構造体を取り囲むように形成された、半導体装置。
  2. 半導体素子が形成された半導体基板と、
    前記半導体基板に規定されたボンディング領域と、
    第１凹凸部を有し、前記ボンディング領域に形成された第１構造体と、
    前記第１構造体上に形成された中間構造体と、
    第２凹凸部を有し、前記第１構造体及び前記中間構造体を覆うように形成された第２構造体と、
    前記第２構造体における前記第２凹凸部に接合された金属配線とを有し、
    前記第２凹凸部における凹みの深さは、前記第１凹凸部における凹みの深さよりも浅い、半導体装置。
  3. 前記第１構造体と前記第２構造体との間に、中間構造体を介在させた、請求項１に記載の半導体装置。
  4. 前記第１構造体は、凸部が互いに離間される態様で断続的に形成された前記第１凹凸部を含む、請求項１～３のいずれか１項に記載の半導体装置。
  5. 前記第１構造体は、連続する膜状に形成された前記第１凹凸部を含む、請求項１～３のいずれか１項に記載の半導体装置。
  6. 前記ボンディング領域は、
    第１面積を有する第１領域と、
    前記第１面積よりも小さい第２面積を有する第２領域とに区画された、請求項１～５のいずれか１項に記載の半導体装置。
  7. 前記第１構造体および前記第２構造体は、少なくとも前記第２領域に配置された、請求項６記載の半導体装置。
  8. 前記第２構造体は、ビッカース硬度が３００以上の金属から形成された、請求項１～７のいずれか１項に記載の半導体装置。
  9. 前記金属は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）およびクロム（Ｃｒ）を含む、請求項８記載の半導体装置。
  10. 前記第１構造体は、酸化物を含む、請求項１～９のいずれか１項に記載の半導体装置。
  11. 前記金属配線は、銅配線を含む、請求項１～１０のいずれか１項に記載の半導体装置。
  12. 半導体基板の主面に半導体素子を形成する工程と、
    前記半導体基板の前記主面に、第１凹凸部を有する第１構造体を形成する工程と、
    前記第１構造体を覆うように、第２凹凸部を有する第２構造体を形成する工程と、
    前記第１構造体および前記第２構造体を少なくとも取り囲むように、絶縁性部材を形成することにより、ボンディング領域を規定する工程と、
    前記ボンディング領域における前記第２構造体に、金属配線を接合する工程とを備え、
    前記第１構造体を形成する工程および前記第２構造体を形成する工程では、前記第１構造体と前記第２構造体とは、前記第２凹凸部における凹みの深さが、前記第１凹凸部における凹みの深さよりも浅くなるように形成され、
    前記ボンディング領域を規定する工程は、前記絶縁性部材を前記半導体基板の前記主面に達する態様で形成する工程を含む、
    半導体装置の製造方法。
  13. 前記第１構造体を形成する工程は、前記半導体基板の前記主面上に第１層を形成し、前記第１層に、前記半導体基板の前記主面を部分的に露出する加工を施すことによって、凸部が離間された断続的な前記第１凹凸部を形成する工程を含む、請求項１２記載の半導体装置の製造方法。
  14. 前記第１構造体を形成する工程は、前記半導体基板の前記主面上に第１層を形成し、前記第１層に、前記半導体基板の前記主面に至る途中まで加工を施すことによって、連続する膜状の前記第１凹凸部を形成する工程を含む、請求項１２記載の半導体装置の製造方法。
  15. 前記金属配線を前記第２構造体に接合する工程は、前記金属配線として銅配線を接合する工程を含む、請求項１２～１４のいずれか１項に記載の半導体装置の製造方法。
  16. 請求項１～１１のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備えた、電力変換装置。
JP2022527416A 2020-05-28 2020-05-28 半導体装置およびその製造方法ならびに電力変換装置 Active JP7391210B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/021175 WO2021240748A1 (ja) 2020-05-28 2020-05-28 半導体装置およびその製造方法ならびに電力変換装置

Publications (3)

Publication Number Publication Date
JPWO2021240748A1 JPWO2021240748A1 (ja) 2021-12-02
JPWO2021240748A5 JPWO2021240748A5 (ja) 2022-11-17
JP7391210B2 true JP7391210B2 (ja) 2023-12-04

Family

ID=78723199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022527416A Active JP7391210B2 (ja) 2020-05-28 2020-05-28 半導体装置およびその製造方法ならびに電力変換装置

Country Status (5)

Country Link
US (1) US20230197649A1 (ja)
JP (1) JP7391210B2 (ja)
CN (1) CN115699267A (ja)
DE (1) DE112020007244T5 (ja)
WO (1) WO2021240748A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4348047B2 (ja) 2002-04-15 2009-10-21 花王株式会社 変異アルカリプロテアーゼ
JP2013080809A (ja) 2011-10-04 2013-05-02 Panasonic Corp 半導体装置
JP2014027048A (ja) 2012-07-25 2014-02-06 Renesas Electronics Corp 半導体ウェハ及び半導体装置の製造方法
JP6310551B2 (ja) 2013-06-13 2018-04-11 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 放射線療法治療の案内および検証のための検出器
JP6364035B2 (ja) 2016-01-29 2018-07-25 京セラ株式会社 携帯電話、表示制御方法、およびプログラム
JP2020043154A (ja) 2018-09-07 2020-03-19 三菱電機株式会社 半導体装置及びその製造方法、並びに、電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310551U (ja) * 1986-07-09 1988-01-23
JPS6364035U (ja) * 1986-10-16 1988-04-27
JPH0225045A (ja) 1988-07-13 1990-01-26 Oki Electric Ind Co Ltd 半導体装置
JPH04348047A (ja) * 1991-05-24 1992-12-03 Mitsubishi Electric Corp 半導体集積回路電極
JPH0543544U (ja) * 1991-11-12 1993-06-11 日本無線株式会社 電子素子の接続端子構造
JP6068425B2 (ja) 2014-12-11 2017-01-25 株式会社神戸製鋼所 電極構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4348047B2 (ja) 2002-04-15 2009-10-21 花王株式会社 変異アルカリプロテアーゼ
JP2013080809A (ja) 2011-10-04 2013-05-02 Panasonic Corp 半導体装置
JP2014027048A (ja) 2012-07-25 2014-02-06 Renesas Electronics Corp 半導体ウェハ及び半導体装置の製造方法
JP6310551B2 (ja) 2013-06-13 2018-04-11 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 放射線療法治療の案内および検証のための検出器
JP6364035B2 (ja) 2016-01-29 2018-07-25 京セラ株式会社 携帯電話、表示制御方法、およびプログラム
JP2020043154A (ja) 2018-09-07 2020-03-19 三菱電機株式会社 半導体装置及びその製造方法、並びに、電力変換装置

Also Published As

Publication number Publication date
DE112020007244T5 (de) 2023-03-09
WO2021240748A1 (ja) 2021-12-02
CN115699267A (zh) 2023-02-03
US20230197649A1 (en) 2023-06-22
JPWO2021240748A1 (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
JP6972432B1 (ja) 半導体パッケージ、半導体装置および電力変換装置
JP2018190930A (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2019102535A (ja) 半導体モジュール、その製造方法及び電力変換装置
JP6987031B2 (ja) 電力用半導体装置及びその製造方法、並びに、電力変換装置
JP7391210B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6892023B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP6927437B1 (ja) パワーモジュールおよび電力変換装置
JP2014053403A (ja) パワーモジュール半導体装置
WO2022186192A1 (ja) 半導体素子、電力変換装置および半導体素子の製造方法
US10083889B2 (en) Electronic component package including sealing resin layer, metal member, ceramic substrate, and electronic component and method for manufacturing the same
JP6410998B1 (ja) 半導体モジュール、半導体モジュールの製造方法および電力変換装置
JP2021061332A (ja) 半導体装置および電力変換装置
JP7088421B1 (ja) 半導体装置および電力変換装置
JP7438466B1 (ja) 半導体装置及びその製造方法並びに電力変換装置
WO2023190839A1 (ja) 半導体装置
WO2022049997A1 (ja) 素子パッケージおよび半導体装置
JP7101885B2 (ja) パワー半導体モジュール及び電力変換装置
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
US20240087978A1 (en) Semiconductor device
WO2023175854A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP6906681B2 (ja) 半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法
WO2022249951A1 (ja) パワー半導体装置及び電力変換装置
WO2021002006A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2022007599A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231121

R150 Certificate of patent or registration of utility model

Ref document number: 7391210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150