JP7384121B2 - 回路基板及びこれを用いた回路モジュール - Google Patents

Description

本発明は回路基板及びこれを用いた回路モジュールに関し、特に、ＤＣＤＣコンバーター、レーザーダイオード、電源用インダクタなど、発熱量の大きい電子部品を搭載するための回路基板及びこれを用いた回路モジュールに関する。

多層基板の表面に発熱量の大きい電子部品を搭載する場合、熱を多層基板の裏面側に逃がすための放熱経路が設けられることがある。例えば、特許文献１には、発熱量の大きい電子部品と平面視で重なる位置に金属ブロックを埋め込み、金属ブロックの表面と電子部品を複数のビア導体で接続するとともに、金属ブロックの裏面と多層基板の裏面に設けられた放熱パターンを別の複数のビア導体で接続する構造が提案されている。多層基板の裏面に設けられた放熱パターンは、ハンダなどを介してマザーボード上の放熱経路に接続される。通常、マザーボード上の放熱経路はグランドパターンである。これにより、電子部品から生じる熱が金属ブロックを介してマザーボード側に放熱されるため、電子部品の発熱量が大きい場合であっても、高い放熱効率を得ることが可能となる。

特開２０１９－４６９５４号公報

しかしながら、特許文献１に記載された回路基板では、放熱対象となる電子部品とマザーボード上の放熱経路が電気的に短絡されてしまうため、両者を電気的に絶縁しつつ放熱することはできなかった。例えば、レーザーダイオードや電源用インダクタなど、発熱量が大きいだけでなく、グランドパターンへの接続が禁止されるタイプの電子部品を搭載する場合、特許文献１に記載された構造を採ることはできない。

したがって、本発明は、放熱対象となる電子部品とマザーボード上の放熱経路を電気的に絶縁しつつ、高い放熱効率を得ることが可能な回路基板及びこれを用いた回路モジュールを提供することを目的とする。

本発明による回路基板は、少なくとも第１及び第２の配線層を含む複数の配線層と第１及び第２の配線層間に位置する第１の絶縁層を少なくとも含む複数の絶縁層が交互に積層されてなる基板と、第１の絶縁層に埋め込まれた絶縁性セラミック材料からなる伝熱ブロックと、第１の配線層に位置し、伝熱ブロックの一方の表面と接する第１の配線パターンと、第２の配線層に位置し、伝熱ブロックの他方の表面と接する第２の配線パターンとを備え、伝熱ブロックの一方の表面は複数の第１の凹部を有し、第１の配線パターンの一部は複数の第１の凹部に埋め込まれていることを特徴とする。

本発明によれば、伝熱ブロックが絶縁性セラミック材料からなることから、第１の配線パターンと第２の配線パターンの絶縁を確保しつつ、伝熱ブロックを介した放熱を行うことが可能となる。しかも、第１の配線パターンが伝熱ブロックの凹部に埋め込まれていることから、両者間の熱膨張係数の差に起因する剥離も生じにくい。

本発明において、第１及び第２の配線パターンの少なくとも一方は、第１の絶縁層に設けられた複数のビアホールを介して伝熱ブロックの一方又は他方の表面と複数箇所で接していても構わない。これによれば、伝熱ブロックが埋め込まれた平面位置における平坦性を確保することが可能となる。

本発明において、第１の配線パターンは、第１の絶縁層に設けられた所定のビアホールを介して伝熱ブロックの一方の表面と接し、所定のビアホールは複数の第１の凹部と重なっていても構わない。これによれば、第１の配線パターンと伝熱ブロックの接触面積が増大することから、より高い放熱特性を得ることが可能となる。

本発明において、伝熱ブロックの他方の表面は複数の第２の凹部を有し、第２の配線パターンの一部は複数の第２の凹部に埋め込まれていても構わない。これによれば、第２の配線パターンと伝熱ブロックの界面における剥離が生じにくくなる。この場合、複数の第１の凹部の平面位置と複数の第２の凹部の平面位置が互いに異なっていても構わない。これによれば、凹部の深さが大きい場合であっても、第１の配線パターンと第２の配線パターンの絶縁を確保することが可能となる。さらにこの場合、複数の第１の凹部の平均深さと複数の第２の凹部の平均深さの和は、伝熱ブロックの厚みよりも大きくても構わない。これによれば、第１及び第２の配線パターンの剥離をより効果的に防止することができるとともに、より高い放熱性を得ることが可能となる。

本発明において、絶縁性セラミック材料は窒化シリコンからなるものであっても構わない。これによれば、伝熱ブロックの厚みを例えば１５０μｍ以下に薄くした場合であっても、破損が生じにくい。

本発明において、伝熱ブロックの一方の表面と他方の表面の表面粗さが互いに異なっていても構わない。これによれば、伝熱ブロックの製造コストを抑えつつ、表面粗さが小さい面においてはボイドの発生を防止し、表面粗さが大きい面においては熱膨張係数の差に起因する剥離を防止することが可能となる。

本発明による回路基板は、第１の絶縁層に埋め込まれた第１の電子部品をさらに備え、第１の電子部品は信号端子が設けられた主面を有し、信号端子は第１の配線パターンに接続されていても構わない。これによれば、回路基板をより高機能化することが可能となる。この場合、伝熱ブロックは第１の電子部品よりも薄くても構わない。これによれば、第１の電子部品を搭載する際に伝熱ブロックが障害となることがない。

本発明による回路モジュールは、上記の回路基板と、第１の配線パターンが露出する電子部品搭載領域に搭載された第２の電子部品とを備え、第１の電子部品と第２の電子部品は、第１の配線パターンを介して互いに接続されていることを特徴とする。

本発明によれば、第１の配線パターンと第２の配線パターンが絶縁されていることから、第１の配線パターンを介して、第１の電子部品から第２の電子部品に電流を供給することが可能となる。

本発明において、第２の電子部品はレーザーダイオード又は電源用インダクタであっても構わない。レーザーダイオードや電源用インダクタは、発熱量が大きく、且つ、グランドパターンへの接続が禁止されるタイプの電子部品であるが、このような電子部品であっても、回路基板を介して効率よく放熱することが可能となる。

このように、本発明によれば、放熱対象となる電子部品とマザーボード上の放熱経路を電気的に絶縁しつつ、高い放熱効率を得ることが可能な回路基板及びこれを用いた回路モジュールを提供することが可能となる。

図１は、本発明の好ましい実施形態による回路基板１の構造を説明するための模式的な断面図である。 図２は、伝熱ブロック４０の拡大図である。 図３は、伝熱ブロック４０の凹部４１ｂ，４２ｂを深くした例を示す図である。 図４は、絶縁層１２ａに大口径のビアホールを形成した例を示す図である。 図５は、絶縁層１２ａ，１２ｂに大口径のビアホールを形成した例を示す図である。 図６は、回路基板１を用いた回路モジュール２の構造を説明するための模式的な断面図である。 図７は、回路基板１の製造方法を説明するための工程図である。 図８は、回路基板１の製造方法を説明するための工程図である。 図９は、回路基板１の製造方法を説明するための工程図である。 図１０は、回路基板１の製造方法を説明するための工程図である。 図１１は、回路基板１の製造方法を説明するための工程図である。 図１２は、回路基板１の製造方法を説明するための工程図である。 図１３は、回路基板１の製造方法を説明するための工程図である。 図１４は、回路基板１の製造方法を説明するための工程図である。 図１５は、回路基板１の製造方法を説明するための工程図である。 図１６は、回路基板１の製造方法を説明するための工程図である。 図１７は、回路基板１の製造方法を説明するための工程図である。 図１８は、回路基板１の製造方法を説明するための工程図である。 図１９は、回路基板１の製造方法を説明するための工程図である。 図２０は、回路基板１の製造方法を説明するための工程図である。 図２１は、電子部品３０と伝熱ブロック４０が互いに異なる層に位置する第１の例を説明するための模式図である。 図２２は、電子部品３０と伝熱ブロック４０が互いに異なる層に位置する第２の例を説明するための模式図である。 図２３は、変形例による回路基板１Ａの構造を説明するための模式的な断面図である。

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

図１は、本発明の好ましい実施形態による回路基板１の構造を説明するための模式的な断面図である。

図１に示すように、本実施形態による回路基板１は、基板１０と、基板１０に埋め込まれた電子部品３０及び伝熱ブロック４０を備える。基板１０の上面１０ａ側には電子部品搭載領域Ａが設けられており、電子部品３０は、電子部品搭載領域Ａに搭載される電子部品を制御する。電子部品３０は、一対の信号端子３１，３２と電源端子３３などを備えている。

基板１０は、３層の絶縁層１１～１３が積層された構造を有しており、各絶縁層１１～１３の表面に銅（Ｃｕ）などからなる配線層Ｌ１～Ｌ４が設けられている。特に限定されるものではないが、最上層に位置する絶縁層１１及び最下層に位置する絶縁層１３は、ガラス繊維などの芯材にガラスエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層１２は絶縁層１２ａ，１２ｂからなり、ガラスクロスなどの芯材を含まない樹脂材料からなるものであっても構わない。特に、絶縁層１１，１３の熱膨張係数は、絶縁層１２の熱膨張係数よりも小さいことが好ましい。

配線層Ｌ１には配線パターンＰ１１～Ｐ１３が形成され、配線層Ｌ２には配線パターンＰ２１～Ｐ２４が形成され、配線層Ｌ３には配線パターンＰ３４が形成され、配線層Ｌ４には配線パターンＰ４１，Ｐ４４が形成されている。配線層Ｌ１は基板１０の上面１０ａ側に位置し、その一部はソルダーレジスト２１によって覆われている。但し、配線パターンＰ１１の全面及び配線パターンＰ１２の一部はソルダーレジスト２１によって覆われておらず、ＥＮＥＰＩＧ皮膜１９で覆われている。ソルダーレジスト２１から露出した配線パターンＰ１１は、電子部品搭載領域Ａに位置する。また、ソルダーレジスト２１から露出した配線パターンＰ１２は、ボンディングパッドＢを構成する。一方、配線層Ｌ４は基板１０の裏面１０ｂ側に位置し、その一部はソルダーレジスト２２によって覆われている。但し、配線パターンＰ４１，Ｐ４４の一部はソルダーレジスト２２によって覆われておらず、ＥＮＥＰＩＧ皮膜１９で覆われている。

伝熱ブロック４０は、熱を上面１０ａ側から裏面１０ｂ側に逃がすための放熱経路を構成するチップ部品であり、上面１０ａ側を向く表面４１と、裏面１０ｂ側を向く表面４２を有している。伝熱ブロック４０は絶縁性セラミック材料からなる。絶縁性セラミック材料としては、絶縁性を有し、熱伝導率が絶縁層１２よりも十分に高い材料である限り特に限定されないが、窒化アルミニウム（ＡｌＮ）や窒化シリコン（ＳｉＮ）を選択することができる。窒化アルミニウムは熱伝導率が非常に高いという特徴を有しているものの、脆性であることから、厚みを１５０μｍ以下とすることは困難である。これに対し、窒化シリコンは窒化アルミニウムよりも熱伝導率が低いものの、曲げ強度が高いため、厚みを１５０μｍ以下に加工した場合であっても破損が生じにくいという特徴を有している。本実施形態においては、伝熱ブロック４０の厚みＴ２が電子部品３０の厚みＴ１よりも薄いため、電子部品３０が１５０μｍ以下に薄型化されている場合には、伝熱ブロック４０の材料として窒化シリコンを選択することが好ましい。

配線層Ｌ１と配線層Ｌ２は、絶縁層１１を貫通して設けられた複数のビア導体を介して接続されている。例えば、配線パターンＰ１１と配線パターンＰ２１は配線パターンＰ１１の一部であるビア導体Ｖ１１を介して接続され、配線パターンＰ１２と配線パターンＰ２２は配線パターンＰ１２の一部であるビア導体Ｖ１２を介して接続され、配線パターンＰ１３と配線パターンＰ２３は配線パターンＰ１３の一部であるビア導体Ｖ１３を介して接続され、配線パターンＰ１３と配線パターンＰ２４は配線パターンＰ１３の一部であるビア導体Ｖ１４を介して接続されている。

配線層Ｌ２と、配線層Ｌ３、電子部品３０及び伝熱ブロック４０は、複数のビア導体を介して接続されている。例えば、配線パターンＰ２１と伝熱ブロック４０の表面４１は配線パターンＰ２１の一部であるビア導体Ｖ２０を介して接続され、配線パターンＰ２１と電子部品３０の信号端子３１は配線パターンＰ２１の一部であるビア導体Ｖ２１を介して接続され、配線パターンＰ２２と電子部品３０の信号端子３２は配線パターンＰ２２の一部であるビア導体Ｖ２２を介して接続され、配線パターンＰ２３と電子部品３０の電源端子３３は配線パターンＰ２３の一部であるビア導体Ｖ２３を介して接続され、配線パターンＰ２４と配線パターンＰ３４は、配線パターンＰ２４の一部であり絶縁層１２，１３を貫通して設けられたビア導体Ｖ２４を介して接続されている。ここで、電子部品３０の端子３１～３３はファインピッチであることから、端子３１～３３が設けられた主面３０ａと絶縁層１２ａの表面との距離が大きいとビア導体Ｖ２１～Ｖ２３を埋め込むビアホールをファインピッチで形成することが困難となるが、本実施形態では、電子部品３０の厚みＴ１よりも伝熱ブロック４０の厚みＴ２の方が薄いことから、電子部品３０の主面３０ａと絶縁層１２ａの表面との距離を小さくすることができる。

配線層Ｌ４と、配線層Ｌ３及び伝熱ブロック４０は、複数のビア導体を介して接続されている。例えば、配線パターンＰ４１と伝熱ブロック４０の表面４２は配線パターンＰ４１の一部であるビア導体Ｖ３０を介して接続され、配線パターンＰ４４と配線パターンＰ３４は、配線パターンＰ４４の一部であり絶縁層１３を貫通して設けられたビア導体Ｖ３４を介して接続されている。

図２は、伝熱ブロック４０の拡大図である。

図２に示すように、伝熱ブロック４０の表面４１は、平坦部４１ａと複数の凹部４１ｂを有している。同様に、伝熱ブロック４０の表面４２は、平坦部４２ａと複数の凹部４２ｂを有している。そして、配線パターンＰ２１の一部であるビア導体Ｖ２０は、先端部が凹部４１ｂに埋め込まれ、配線パターンＰ４１の一部であるビア導体Ｖ３０は、先端部が凹部４２ｂに埋め込まれている。ビア導体Ｖ２０，Ｖ３０は、一部がそれぞれ平坦部４１ａ，４２ａと接していても構わない。

ここで、ビア導体Ｖ２０，Ｖ３０を構成する銅と伝熱ブロック４０を構成する絶縁性セラミック材料は、互いに熱膨張係数が異なることから、温度変化によって両者の界面には応力が加わる。しかしながら、本実施形態においては、ビア導体Ｖ２０，Ｖ３０の一部が伝熱ブロック４０の凹部４１ｂ，４２ｂに埋め込まれていることから、アンカー効果により、熱膨張係数の差に起因する界面の剥離が生じにくくなる。しかも、ビア導体Ｖ２０とビア導体Ｖ３０の距離がより近くなることから、熱伝導性も向上する。また、ビア導体Ｖ２０，Ｖ３０の存在しない領域においては、伝熱ブロック４０と配線パターンＰ２１，Ｐ４１の間に絶縁層１２が介在することから、伝熱ブロック４０が埋め込まれた平面位置における平坦性も確保される。

図２に示す例では、凹部４１ｂの平面位置と凹部４２ｂの平面位置が互いに異なっているが、本発明においてこの点は必須でなく、両者の平面位置が一致していても構わない。しかしながら、凹部４１ｂの平面位置と凹部４２ｂの平面位置が互いに異なっている場合、例えば図３に示すように、凹部４１ｂ，４２ｂの深さが深い場合、特に、凹部４１ｂの平均深さと凹部４２ｂの平均深さの和が伝熱ブロック４０の厚みよりも大きい場合であっても、ビア導体Ｖ２０とビア導体Ｖ３０が短絡することがない。このように、凹部４１ｂ，４２ｂの深さを深くし、その内部にビア導体Ｖ２０，Ｖ３０を埋め込めば、より高いアンカー効果が得られるとともに、熱伝導性がより向上する。

また、図４に示すように、複数の凹部４１ｂと重なる大口径のビアホールを絶縁層１２ａに形成することによって、凹部４１ｂのみならず平坦部４１ａの大部分を配線パターンＰ２１と接触させても構わない。さらに、図５に示すように、複数の凹部４１ｂ，４２ｂと重なる大口径のビアホールを絶縁層１２ａ，１２ｂに形成することによって、平坦部４１ａ，４２ａの大部分をそれぞれ配線パターンＰ２１，Ｐ４１と接触させても構わない。これらによれば、放熱性をより高めることが可能となる。

図６は、回路基板１を用いた回路モジュール２の構造を説明するための模式的な断面図である。

図６に示すように、回路モジュール２は、図１に示した回路基板１と、回路基板１の電子部品搭載領域Ａに搭載された電子部品５０によって構成されている。特に限定されるものではないが、電子部品５０は例えばレーザーダイオードである。レーザーダイオードは発熱量が大きいとともに、特性上、グランドパターンへの接続が禁止されることから、一般的な電子部品のようにグランドパターンに接続することによって放熱することができない。同様の電子部品としては、電源用インダクタが挙げられる。

図６に示す電子部品５０は、信号端子５１，５２からなる２端子構成である。このうち、信号端子５１は電子部品５０の裏面に形成されており、ハンダ６０を介して電子部品搭載領域Ａに位置する配線パターンＰ１１に接続されている。信号端子５１は、電子部品５０の裏面の全面に形成されているため、電子部品５０の動作によって生じる熱は、効率よく配線パターンＰ１１に伝えられる。一方、信号端子５２は電子部品５０の上面に形成されており、ボンディングワイヤ６１を介して配線パターンＰ１２からなるボンディングパッドＢに接続されている。そして、電子部品５０がレーザーダイオードである場合には、信号端子５１，５２に印加する信号によって、レーザー光が生成される。信号端子５１は、ハンダ６０、配線パターンＰ１１、ビア導体Ｖ１１、配線パターンＰ２１及びビア導体Ｖ２１を介して、電子部品３０の信号端子３１に接続される。また、信号端子５２は、ボンディングワイヤ６１，配線パターンＰ１２、ビア導体Ｖ１２、配線パターンＰ２２及びビア導体Ｖ２２を介して、電子部品３０の信号端子３２に接続される。

電子部品５０から配線パターンＰ１１に伝えられた熱は、複数のビア導体Ｖ１１、配線パターンＰ２１及び複数のビア導体Ｖ２０を介して伝熱ブロック４０に伝えられる。そして、伝熱ブロック４０に伝えられた熱は、複数のビア導体Ｖ３０を介して、放熱パターンとして機能する配線パターンＰ４１に伝えられる。実使用時においては、配線パターンＰ４１はハンダ６２を介してマザーボード３のグランドパターンＧに接続される。これにより、電子部品５０の動作によって生じる熱は、伝熱ブロック４０を介してマザーボード３へと効率よく放熱される。

そして、本実施形態においては、伝熱ブロック４０が絶縁性セラミック材料からなることから、ビア導体Ｖ２０とビア導体Ｖ３０がいずれも伝熱ブロック４０と接しているにもかかわらず、両者の絶縁を確保することが可能となる。これにより、配線パターンＰ１１を信号ラインとし、配線パターンＰ４１をグランドパターンとすることが可能となる。しかも、本実施形態においては、伝熱ブロック４０が電子部品３０と同じ層に埋め込まれていることから、伝熱ブロック４０を埋め込むために層数が増えることもない。また、伝熱ブロック４０の表面４１，４２には複数の凹部４１ｂ，４２ｂが設けられていることから、伝熱ブロック４０とビア導体Ｖ２０，Ｖ３０の界面における剥離を防止することが可能となる。さらに、本実施形態においては、電子部品３０の厚みＴ１よりも伝熱ブロック４０の厚みＴ２の方が薄いことから、ビア導体Ｖ２１～Ｖ２３の深さを小さくすることも可能となる。

次に、本実施形態による回路基板１の製造方法について説明する。

図７～図２０は、本実施形態による回路基板１の製造方法を説明するための工程図である。

まず、図７に示すように、ガラス繊維などの芯材を含む絶縁層１３の一方の表面に金属膜Ｌ３ａが形成され、他方の表面に金属膜Ｌ４ａが形成された基材（ワークボード）を用意する。

次に、図８に示すように、フォトリソグラフィー法などを用いて金属膜Ｌ３ａをパターニングすることによって、配線層Ｌ３を形成する。次に、図９に示すように、配線層Ｌ３を埋め込むよう、絶縁層１３の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層１２ｂを形成する。

次に、図１０に示すように絶縁層１２ｂの表面に伝熱ブロック４０を載置した後、図１１に示すように絶縁層１２ｂの表面に電子部品３０を載置する。電子部品３０は、例えば、ベアチップ状態の半導体ＩＣであり、端子形成面が上側を向くよう、フェースアップ方式で搭載される。伝熱ブロック４０及び電子部品３０の載置順序は逆であっても構わないが、伝熱ブロック４０を先に載置することにより、電子部品３０の端子形成面と伝熱ブロック４０の接触を防止することが可能となる。また、本実施形態においては電子部品３０よりも伝熱ブロック４０の方が薄いことから、伝熱ブロック４０を先に載置することにより、電子部品３０を載置する際に使用する吸着ヘッドが伝熱ブロック４０と干渉することがない。これにより、伝熱ブロック４０と電子部品３０のスペースを５００μｍ以下に近接させることが可能となる。

ここで、伝熱ブロック４０の表面４２の表面粗さが大きい場合、絶縁層１２ｂと伝熱ブロック４０の表面４２との間にボイドが生じることがある。特に、窒化シリコンからなる伝熱ブロック４０を焼成によって作製する場合、焼成後における伝熱ブロック４０の表面粗さＲｚは約４０μｍであり、このまま絶縁層１２ｂに載置するとボイドが生じる可能性がある。これを防止するためには、研磨などによって伝熱ブロック４０の表面４２を平滑化することが好ましく、具体的には、伝熱ブロック４０の表面４２の表面粗さＲｚを２０μｍ以下とすることが好ましい。ここで、表面粗さＲｚとは、ＪＩＳ Ｂ ０６０１：１９９４に規定する十点平均粗さによって定義する。これに対し、伝熱ブロック４０の表面４１については、後述するように未硬化又は半硬化状態の絶縁層１２ａで覆われることから、表面粗さが比較的大きくてもボイドが生じにくい。このため、伝熱ブロック４０の表面４１については研磨等によって平滑化する必要性は低い。つまり、伝熱ブロック４０の表面４１の表面粗さは、表面４２の表面粗さよりも大きくても構わない。伝熱ブロック４０の表面４１に対する平滑化処理を省略すれば、伝熱ブロック４０の製造コストを削減することが可能となる。また、伝熱ブロック４０の表面４１の表面粗さが大きいと、熱膨張係数の差に起因する剥離を防止することが可能となる。

次に、図１２に示すように、電子部品３０及び伝熱ブロック４０を覆うように絶縁層１２ａ及び金属膜Ｌ２ａを形成する。絶縁層１２ａの形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて金属膜Ｌ２ａとともに硬化成形することが好ましい。絶縁層１２ａとしては、電子部品３０及び伝熱ブロック４０の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。

次に、図１３に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜Ｌ２ａの一部をエッチングにより除去した後に、金属膜Ｌ２ａが除去された所定の箇所に対して公知のブラスト加工やレーザー加工を行うことにより、ビアホール８０～８２を形成する。このうち、ビアホール８０は絶縁層１２ａ，１２ｂを貫通して設けられ、ビアホール８０の底部には配線層Ｌ３が露出する。また、ビアホール８１は伝熱ブロック４０の表面４１を露出させ、ビアホール８２は電子部品３０の信号端子３１，３２及び電源端子３３を露出させる。この時、伝熱ブロック４０の表面４１に凹部４１ｂが形成されるよう、ブラスト加工やレーザー加工の条件を設定する。例えば、レーザーのエネルギーやショット径を変えた２段階加工や、レーザー加工とブラスト加工の組み合わせ加工を行うことによって凹部４１ｂを形成する。

次に、図１４に示すように、無電解メッキ及び電解メッキを施すことによって、絶縁層１２ａの表面に金属膜Ｌ２ｂを形成するとともに、ビアホール８０～８２の内部にビア導体Ｖ２０～Ｖ２４を形成する。したがって、ビア導体Ｖ２０～Ｖ２４は金属膜Ｌ２ｂの一部である。これにより、ビア導体Ｖ２０は伝熱ブロック４０の表面４１と接し、ビア導体Ｖ２１，Ｖ２２は電子部品３０の信号端子３１，３２と接し、ビア導体Ｖ２３は電子部品３０の電源端子３３と接し、ビア導体Ｖ２４は配線層Ｌ３と接する。このうち、ビア導体Ｖ２０の一部は、伝熱ブロック４０に設けられた複数の凹部４１ｂに埋め込まれる。無電解メッキ及び電解メッキを行う際には伝熱ブロック４０がメッキ液に晒されるが、伝熱ブロック４０の材料として窒化シリコンを用いれば、窒化アルミニウムを用いた場合とは異なり、メッキ浴への溶出がほとんど生じない。その後、図１５に示すように、フォトリソグラフィー法などを用いて金属膜Ｌ２ｂをパターニングすることによって、配線層Ｌ２を形成する。

次に、図１６に示すように、配線層Ｌ２を埋め込むよう、絶縁層１１と金属膜Ｌ１ａが積層されたシートを真空熱プレスする。絶縁層１１に用いる材料及び厚みは、絶縁層１３と同じであっても構わない。

次に、図１７に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜Ｌ１ａ，Ｌ４ａの一部をエッチングにより除去した後に、金属膜Ｌ１ａ，Ｌ４ａが除去された所定の箇所に対して公知のブラスト加工やレーザー加工を行うことにより、絶縁層１１にビアホール９１～９４を形成し、絶縁層１３にビアホール９５，９６を形成する。このうち、ビアホール９１～９４は絶縁層１１を貫通して設けられ、ビアホール９１～９４の底部には配線パターンＰ２１～Ｐ２４がそれぞれ露出する。また、ビアホール９５は絶縁層１３，１２ｂを貫通して設けられ、ビアホール９５の底部には伝熱ブロック４０の表面４２が露出する。さらに、ビアホール９６は絶縁層１３を貫通して設けられ、ビアホール９６の底部には配線パターンＰ３４が露出する。この時、伝熱ブロック４０の表面４２に凹部４２ｂが形成されるよう、ブラスト加工やレーザー加工の条件を設定する。例えば、レーザーのエネルギーやショット径を変えた２段階加工や、レーザー加工とブラスト加工の組み合わせ加工を行うことによって凹部４２ｂを形成する。

次に、図１８に示すように、無電解メッキ及び電解メッキを施すことによって、絶縁層１１，１３の表面にそれぞれ金属膜Ｌ１ｂ，Ｌ４ｂを形成するとともに、ビアホール９１～９６の内部にそれぞれビア導体Ｖ１１～Ｖ１４，Ｖ３０，Ｖ３４を形成する。これにより、ビア導体Ｖ１１～Ｖ１４はそれぞれ配線パターンＰ１１～Ｐ１４と接し、ビア導体Ｖ３０は伝熱ブロック４０の表面４２と接し、ビア導体Ｖ３４は配線パターンＰ３４と接する。このうち、ビア導体Ｖ３０の一部は、伝熱ブロック４０に設けられた複数の凹部４２ｂに埋め込まれる。その後、図１９に示すように、フォトリソグラフィー法などを用いて金属膜Ｌ１ｂ，Ｌ４ｂをパターニングすることによって、配線層Ｌ１，Ｌ４を形成する。

そして、図２０に示すように、絶縁層１１，１３の表面にそれぞれソルダーレジスト２１，２２を形成した後、ソルダーレジスト２１，２２から露出する配線パターンＰ１１，Ｐ１２，Ｐ４１，Ｐ４４に対して部品実装用の表面処理を行うことによりＥＮＥＰＩＧ皮膜１９を形成すれば、図１に示す回路基板１が完成する。

尚、上記実施形態においては、電子部品３０と伝熱ブロック４０が同じ層に埋め込まれているが、本発明においてこの点は必須でなく、両者が互いに異なる層に埋め込まれていても構わない。この場合、図２１に示すように、電子部品３０の一部と伝熱ブロック４０の一部が平面視で重なりを有していても構わないし、図２２に示すように、電子部品３０の全部と伝熱ブロック４０の一部が平面視で重なりを有していても構わない。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

例えば、上記実施形態においては、回路基板１に搭載される電子部品５０の一方の信号端子５１が裏面側に位置し、他方の信号端子５２が上面側に位置しているが、回路基板１に搭載される電子部品がこのような構成を有している必要はなく、両方の信号端子が上面側又は裏面側に位置していても構わない。

また、基板１０に内蔵する伝熱ブロックの数についても１個に限定されるものではなく、複数の伝熱ブロックを基板１０に埋め込んでも構わない。

さらに、上述した回路基板１の製造方法ではビアホール８１，９５の形成と同時に伝熱ブロック４０に凹部４１ｂ，４２ｂを形成しているが、あらかじめ凹部４１ｂ，４２ｂが形成された伝熱ブロックを絶縁層１２に埋め込んでも構わない。

また、図２３に示す変形例による回路基板１Ａのように、電子部品５０を取り囲むよう伝熱ブロック４０を配置しても構わない。これによれば、回路基板１Ａの機械強度を向上させることが可能となる。

１，１Ａ 回路基板
２ 回路モジュール
３ マザーボード
１０ 基板
１０ａ 基板の上面
１０ｂ 基板の裏面
１１～１３，１２ａ，１２ｂ 絶縁層
１９ ＥＮＥＰＩＧ皮膜
２１，２２ ソルダーレジスト
３０ 電子部品
３０ａ 電子部品の主面
３１，３２ 信号端子
３３ 電源端子
４０ 伝熱ブロック
４１，４２ 伝熱ブロックの表面
５０ 電子部品
５１，５２ 信号端子
６０，６２ ハンダ
６１ ボンディングワイヤ
８０～８２，９１～９６ ビアホール
Ａ 電子部品搭載領域
Ｂ ボンディングパッド
Ｇ グランドパターン
Ｌ１～Ｌ４ 配線層
Ｌ１ａ，Ｌ１ｂ，Ｌ２ａ，Ｌ２ｂ，Ｌ３ａ，Ｌ４ａ，Ｌ４ｂ 金属膜
Ｐ１１～Ｐ１４，Ｐ２１～Ｐ２４，Ｐ３４，Ｐ４１，Ｐ４４ 配線パターン
Ｖ１１～Ｖ１４，Ｖ２０～Ｖ２４，Ｖ３０，Ｖ３４ ビア導体

Claims (11)

1. 少なくとも第１及び第２の配線層を含む複数の配線層と、前記第１及び第２の配線層間に位置する第１の絶縁層を少なくとも含む複数の絶縁層が交互に積層されてなる基板と、
   前記第１の絶縁層に埋め込まれた絶縁性セラミック材料からなる伝熱ブロックと、
   前記第１の配線層に位置し、前記伝熱ブロックの一方の表面と接する第１の配線パターンと、
   前記第２の配線層に位置し、前記伝熱ブロックの他方の表面と接する第２の配線パターンと、を備え、
   前記第１の配線パターンと前記第２の配線パターンは、互いに絶縁されており、
   前記伝熱ブロックの前記一方の表面は、第１の平坦部及び複数の第１の凹部を有し、
   前記伝熱ブロックの前記他方の表面は、第２の平坦部及び複数の第２の凹部を有し、
   前記第１の配線パターンの一部は、前記第１の平坦部と接するとともに前記複数の第１の凹部に埋め込まれており、
   前記第２の配線パターンの一部は、前記第２の平坦部と接するとともに前記複数の第２の凹部に埋め込まれており、
   前記複数の第１の凹部の平面位置と前記複数の第２の凹部の平面位置が互いに異なっていることを特徴とする回路基板。
2. 前記第１及び第２の配線パターンの少なくとも一方は、前記第１の絶縁層に設けられた複数のビアホールを介して前記伝熱ブロックの前記一方又は他方の表面と複数箇所で接することを特徴とする請求項１に記載の回路基板。
3. 前記第１の配線パターンは、前記第１の絶縁層に設けられた所定のビアホールを介して前記伝熱ブロックの前記一方の表面と接し、
   前記所定のビアホールは、前記複数の第１の凹部と重なることを特徴とする請求項１又は２に記載の回路基板。
4. 前記絶縁性セラミック材料は、窒化シリコンからなることを特徴とする請求項１乃至３のいずれか一項に記載の回路基板。
5. 前記伝熱ブロックの厚みが１５０μｍ以下であることを特徴とする請求項４に記載の回路基板。
6. 少なくとも第１及び第２の配線層を含む複数の配線層と、前記第１及び第２の配線層間に位置する第１の絶縁層を少なくとも含む複数の絶縁層が交互に積層されてなる基板と、
   前記第１の絶縁層に埋め込まれた絶縁性セラミック材料からなる伝熱ブロックと、
   前記第１の配線層に位置し、前記伝熱ブロックの一方の表面と接する第１の配線パターンと、
   前記第２の配線層に位置し、前記伝熱ブロックの他方の表面と接する第２の配線パターンと、を備え、
   前記伝熱ブロックの前記一方の表面は、複数の第１の凹部を有し、
   前記伝熱ブロックの前記他方の表面は、複数の第２の凹部を有し、
   前記第１の配線パターンの一部は、前記複数の第１の凹部に埋め込まれており、
   前記第２の配線パターンの一部は、前記複数の第２の凹部に埋め込まれており、
   前記複数の第１の凹部の平面位置と前記複数の第２の凹部の平面位置が互いに異なっており、
   前記複数の第１の凹部の平均深さと前記複数の第２の凹部の平均深さの和は、前記伝熱ブロックの厚みよりも大きいことを特徴とする回路基板。
7. 少なくとも第１及び第２の配線層を含む複数の配線層と、前記第１及び第２の配線層間に位置する第１の絶縁層を少なくとも含む複数の絶縁層が交互に積層されてなる基板と、
   前記第１の絶縁層に埋め込まれた絶縁性セラミック材料からなる伝熱ブロックと、
   前記第１の配線層に位置し、前記伝熱ブロックの一方の表面と接する第１の配線パターンと、
   前記第２の配線層に位置し、前記伝熱ブロックの他方の表面と接する第２の配線パターンと、を備え、
   前記伝熱ブロックの前記一方の表面は、複数の第１の凹部を有し、
   前記第１の配線パターンの一部は、前記複数の第１の凹部に埋め込まれており、
   前記伝熱ブロックの前記一方の表面と前記他方の表面の表面粗さが互いに異なることを特徴とする回路基板。
8. 前記第１の絶縁層に埋め込まれた第１の電子部品をさらに備え、
   前記第１の電子部品は、信号端子が設けられた主面を有し、
   前記信号端子は、前記第１の配線パターンに接続されていることを特徴とする請求項１乃至７のいずれか一項に記載の回路基板。
9. 前記伝熱ブロックは、前記第１の電子部品よりも薄いことを特徴とする請求項８に記載の回路基板。
10. 請求項８又は９に記載の回路基板と、
    前記第１の配線パターンが露出する電子部品搭載領域に搭載された第２の電子部品と、を備え、
    前記第１の電子部品と前記第２の電子部品は、前記第１の配線パターンを介して互いに接続されていることを特徴とする回路モジュール。
11. 前記第２の電子部品がレーザーダイオード又は電源用インダクタであることを特徴とする請求項１０に記載の回路モジュール。

Images