JP7382247B2 - モータ駆動制御装置およびファン - Google Patents

Description

本発明は、モータ駆動制御装置およびファンに関し、例えば、２系統の駆動回路を有するモータ駆動制御装置に関する。

従来、単相モータを駆動するモータ駆動装置が開示されている（例えば、特許文献１参照）。

特開２００９－７７５４３号公報

ところで、モータ駆動制御装置の駆動回路に故障が発生してモータを駆動させることができなくなる場合がある。例えば、所定の回転方向（正方向）にモータを駆動させる用途において、上記のようにモータを駆動させることができなくなったとき、外力が作用してモータが所定の回転方向とは反対の方向に強制的に回転する（逆回転する）と、問題が生じる場合がある。

例えば、モータ駆動制御装置によりファン（以下、「ファンモータ」とも称する。）を駆動する場合において、電源ラインのヒューズが切れるなどしてモータ駆動制御装置の駆動回路が故障したとき、ファンモータが停止する。このような場合において、例えば、当該ファンモータと併用されている他のファンモータの動作に伴って当該ファンモータに風が流入すると、当該ファンモータが逆回転する可能性がある。例えば、複数のファンモータがハウジングで囲まれた装置の冷却用途に用いられている場合において、上記のようにして１つのファンモータが逆回転すると、装置の内圧低下が引き起こされて冷却機能が低下し、装置の機能に影響が発生する可能性がある。そのため、ファンモータの正回転を可能な限り継続させる必要がある。

上記の問題を解決する方法として、モータ駆動制御装置として２系統の駆動回路を有するようにすることで、一方の駆動回路が故障した場合においても、他方の駆動回路を用いてファンモータの駆動を継続することが可能になる。

ところで、このようにモータ駆動制御回路に２系統の駆動回路が設けられている場合において、モータが正常に駆動している状態であるか、モータがロックしていないか、どちらかの一方の駆動回路が故障していないか等を判定し、外部に報知することができれば、ファンモータの状態に応じた適切な制御を行うことが可能となり、便利である。

この発明は、モータの駆動状態を外部に通知可能なモータ駆動制御装置を提供することを目的とする。

本発明の代表的な実施の形態に係るモータ駆動制御装置は、モータの目標回転速度を指示する速度指令信号に基づいて、前記モータの回転速度を制御するための駆動制御信号を生成する駆動制御回路と、前記駆動制御信号に基づいて前記モータに通電する制御を行うとともに、前記モータの実回転数に対応する周波数を有する第１のＦＧ信号を出力する第１のモータ駆動回路と、前記駆動制御信号に基づいて前記モータに通電する制御を行うとともに、前記モータの実回転数に対応する周波数を有し、前記第１のＦＧ信号に対して位相がずれた第２のＦＧ信号を出力する第２のモータ駆動回路と、前記第１のＦＧ信号と前記第２のＦＧ信号を入力し、入力された信号を合成した合成信号を生成する合成信号生成回路と、を備えることを特徴とする。

本発明に係るモータ駆動制御装置によれば、モータの駆動状態を外部に通知することが可能となる。

実施の形態１に係るファンの構成を示す図である。 実施の形態１に係る合成信号生成回路とその周辺回路の構成を示す図である。 実施の形態１に係るファンの状態と合成信号Ｓｉの態様との関係を示す図である。 実施の形態１に係るファンにおいて、モータが正常に回転しているときの信号ＦＧ１，ＦＧ２および合成信号Ｓｉを示すタイミングチャートである。 実施の形態１に係るファンにおいて、モータ駆動回路の端子ＦＧ１に開放故障が発生したときの信号ＦＧ１，ＦＧ２および合成信号Ｓｉを示すタイミングチャートである。 実施の形態１に係るファンにおいて、モータ駆動回路の端子ＦＧ１に短絡故障が発生したときの信号ＦＧ１，ＦＧ２および合成信号Ｓｉを示すタイミングチャートである。 実施の形態１に係るファンにおいて、モータがロック状態になったときの信号ＦＧ１，ＦＧ２および合成信号Ｓｉを示すタイミングチャートである。 実施の形態１に係るファンにおいて、モータがロック状態になったときの信号ＦＧ１，ＦＧ２および合成信号Ｓｉを示すタイミングチャートである。 実施の形態１に係るモータ駆動制御装置による、ファンの駆動状態の判定処理の流れを示すフローチャートである。 実施の形態２に係るファンの構成を示す図である。 実施の形態２に係る合成信号生成回路とその周辺回路の構成を示す図である。 実施の形態２に係るファンの状態と合成信号Ｓｉの態様との関係を示す図である。 実施の形態２に係るファンにおいて、モータが正常に回転しているときの信号ＦＧ１，ＦＧ２、ロック検出信号ＬＤ１，ＬＤ２、および合成信号Ｓｉを示すタイミングチャートである。 実施の形態２に係るファンにおいて、モータ駆動回路１０Ａ＿１の端子ＦＧ１に開放故障が発生したときの信号ＦＧ１，ＦＧ２、ロック検出信号ＬＤ１，ＬＤ２、および合成信号Ｓｉを示すタイミングチャートである。 実施の形態２に係るファンにおいて、モータ駆動回路１０Ａ＿１の端子ＦＧ１に短絡故障が発生したときの信号ＦＧ１，ＦＧ２、ロック検出信号ＬＤ１，ＬＤ２、および合成信号Ｓｉを示すタイミングチャートである。 実施の形態２に係るファンにおいて、モータがロック状態になったときの信号ＦＧ１，ＦＧ２および合成信号Ｓｉを示すタイミングチャートである。 実施の形態２に係るモータ駆動制御装置による、ファンの駆動状態の判定処理の流れを示すフローチャートである。 本発明の別の実施の形態に係るファンの構成を示す図である。 本発明の更に別の実施の形態に係るファンの構成を示す図である。

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。なお、以下の説明では、一例として、発明の構成要素に対応する図面上の参照符号を、括弧を付して記載している。

〔１〕本発明の代表的な実施の形態に係るモータ駆動制御装置（１，１Ａ）は、モータ（５０）の目標回転速度を指示する速度指令信号（Ｓｃ）に基づいて、前記モータの回転速度を制御するための駆動制御信号（Ｓｃａ１，Ｓｃａ２）を生成する駆動制御回路（２０）と、前記駆動制御信号に基づいて前記モータに通電する制御を行うとともに、前記モータの実回転数に対応する周波数を有する第１のＦＧ信号（ＦＧ１）を出力する第１のモータ駆動回路（１０＿１，１０Ａ＿１）と、前記駆動制御信号に基づいて前記モータに通電する制御を行うとともに、前記モータの実回転数に対応する周波数を有し、前記第１のＦＧ信号に対して位相がずれた第２のＦＧ信号（ＦＧ２）を出力する第２のモータ駆動回路（１０＿２，１０Ａ＿２）と、前記第１のＦＧ信号と前記第２のＦＧ信号を入力し、入力された信号を合成した合成信号（Ｓｉ）を生成する合成信号生成回路（２１,２１Ａ）と、を備えることを特徴とする。

〔２〕上記〔１〕に記載のモータ駆動制御装置（１，１Ａ）において、前記第１のＦＧ信号（ＦＧ１）および前記第２のＦＧ信号（ＦＧ２）は、所定のデューティ比を有する矩形波状の信号であり、前記合成信号生成回路は、前記第１のＦＧ信号と前記第２のＦＧ信号の論理積に基づいて前記合成信号を生成してもよい。

〔３〕上記〔２〕に記載のモータ駆動制御装置（１）において、前記第１のモータ駆動回路（１０＿１）は、前記第１のＦＧ信号（ＦＧ１）を出力するための第１の出力端子（ＦＧ１）と、前記第１の出力端子と第１の固定電位（グラウンド電圧ＧＮＤ）との間に接続された第１の出力トランジスタ（Ｑ１）とを含み、前記第２のモータ駆動回路（１０＿２）は、前記第２のＦＧ信号（ＦＧ２）を出力するための第２の出力端子（ＦＧ２）と、前記第２の出力端子と前記第１の固定電位との間に接続された第２の出力トランジスタ（Ｑ２）とを含み、前記合成信号生成回路は、前記第１の出力端子と前記第２の出力端子とが共通に接続された接続点（Ｎ１）と前記第１の固定電位とは異なる第２の固定電位（電源電圧Ｖｃｃ）との間に接続された負荷（Ｒ１）を含んでもよい。

〔４〕上記〔２〕または〔３〕モータ駆動制御装置（１）において、前記駆動制御回路（２０）は、前記合成信号（Ｓｉ）を入力し、前記合成信号が前記第１のＦＧ信号と前記第２のＦＧ信号との位相差（例えば、９０度）に応じたデューティ比の信号である場合に、前記モータが正常に駆動していると判定してもよい。

〔５〕上記〔４〕に記載のモータ駆動制御装置（１）において、前記駆動制御回路（２０）は、前記合成信号を入力し、前記合成信号が前記所定のデューティ比である場合に、前記第１のモータ駆動回路および前記第２のモータ駆動回路の何れか一方が開放故障であると判定してもよい。

〔６〕上記〔４〕または〔５〕に記載のモータ駆動制御装置（１）において、前記駆動制御回路は、前記合成信号を入力し、前記合成信号が所定の論理値である場合に、前記第１のモータ駆動回路および前記第２のモータ駆動回路の少なくとも一方が短絡故障である、または前記モータがロック状態であると判定してもよい。

〔７〕上記〔１〕に記載のモータ駆動制御装置（１Ａ）において、前記第１のモータ駆動回路（１０Ａ＿１）は、前記モータがロックしている状態であるか否かを示す２値信号である第１のロック検出信号（ＬＤ１）を出力し、前記第２のモータ駆動回路（１０Ａ＿２）は、前記モータがロックしている状態であるか否かを示す２値信号である第２のロック検出信号（ＬＤ２）を出力し、前記合成信号生成回路は、前記第１のＦＧ信号、前記第２のＦＧ信号、前記第１のロック検出信号、および前記第２のロック検出信号を合成して、前記合成信号を生成してもよい。

〔８〕上記〔７〕に記載のモータ駆動制御装置（１Ａ）において、前記第１のＦＧ信号（ＦＧ１）および前記第２のＦＧ信号（ＦＧ２）は、所定のデューティ比を有する矩形波状の信号であり、前記合成信号生成回路（２１Ａ）は、前記第１のＦＧ信号（ＦＧ１）と前記第２のＦＧ信号（ＦＧ２）の論理積に基づく信号と、前記第１のロック検出信号（ＬＤ１）と前記第２のロック検出信号（ＬＤ２）の論理積に基づく信号との論理積に基づいて、前記合成信号（Ｓｉ）を生成してもよい。

〔９〕上記〔８〕に記載のモータ駆動制御装置（１Ａ）において、前記第１のモータ駆動回路（１０Ａ＿１）は、前記第１のＦＧ信号（ＦＧ１）を出力するための第１の出力端子（ＦＧ１）と、前記第１のロック検出信号（ＬＤ１）を出力するための第２の出力端子（ＬＤ１）と、前記第１の出力端子と第１の固定電位（グラウンド電圧ＧＮＤ）との間に接続された第１の出力トランジスタ（Ｑ１）と、前記第２の出力端子と前記第１の固定電位との間に接続された第２の出力トランジスタ（Ｑ１Ａ）とを含み、前記第２のモータ駆動回路（１０Ａ＿２）は、前記第２のＦＧ信号（ＦＧ２）を出力するための第３の出力端子（ＦＧ２）と、前記第２のロック検出信号（ＬＤ２）を出力するための第４の出力端子（ＬＤ２）と、前記第３の出力端子（ＦＧ２）と前記第１の固定電位（ＧＮＤ）との間に接続された第３の出力トランジスタ（Ｑ２）と、前記第４の出力端子（ＬＤ２）と前記第１の固定電位（ＧＮＤ）との間に接続された第４の出力トランジスタ（Ｑ２Ａ）とを含み、前記合成信号生成回路（２１Ａ）は、前記第１の出力端子と前記第３の出力端子とが共通に接続された第１の接続点（Ｎ１）と前記第１の固定電位とは異なる第２の固定電位（Ｖｃｃ）との間に接続された第１の負荷（Ｒ１）と、前記第２の出力端子と前記第４の出力端子とが共通に接続された第２の接続点（Ｎ２）と前記第２の固定電位（Ｖｃｃ）との間に接続された第２の負荷（Ｒ２）と、一端が前記第２の固定電位に接続された第３の負荷（Ｒ３）と、前記第１の固定電位（ＧＮＤ）と前記第３の負荷の他端との間に接続され、前記第１の接続点の電圧に基づいてオン・オフが制御される第１のスイッチ素子（ＳＷ１）と、前記第１の固定電位（ＧＮＤ）と前記第３の負荷の他端との間に接続され、前記第２の接続点の電圧に基づいてオン・オフが制御される第２のスイッチ素子（ＳＷ２）とを含んでもよい。

〔１０〕上記〔８〕または〔９〕に記載のモータ駆動制御装置（１Ａ）において、前記駆動制御回路（２０）は、前記合成信号（Ｓｉ）が前記第１のＦＧ信号と前記第２のＦＧ信号との位相差に応じたデューティ比である場合に、前記モータが正常に駆動していると判定してもよい。

〔１１〕上記〔１０〕に記載のモータ駆動制御装置（１Ａ）において、前記駆動制御回路（２０）は、前記合成信号（Ｓｉ）が前記所定のデューティ比である場合に、前記第１のモータ駆動回路および前記第２のモータ駆動回路の何れか一方が開放故障であると判定してもよい。

〔１２〕上記〔１１〕に記載のモータ駆動制御装置（１Ａ）において、前記駆動制御回路（２０）は、前記合成信号（Ｓｉ）が前記第１の論理レベル（ハイレベル）である場合に、前記第１のモータ駆動回路および前記第２のモータ駆動回路の何れか一方が短絡故障であると判定してもよい。

〔１３〕上記〔１２〕に記載のモータ駆動制御装置（１Ａ）において、前記駆動制御回路（２０）は、前記合成信号（Ｓｉ）が前記第１の論理レベルと異なる第２の論理レベル（ローレベル）である場合に、前記モータがロック状態であると判定してもよい。

〔１４〕本発明の代表的な実施の形態に係るファン（１００，１００Ａ）は、上記〔１〕乃至〔１３〕の何れかに記載のモータ駆動制御装置（１，１Ａ）と、第１の系統のコイル（８０＿１）と第２の系統のコイル（８０＿２）を含む前記モータ（５０）とを備え、前記第１のモータ駆動回路（１０＿１，１０Ａ＿１）は、前記第１の系統のコイル（８０＿１）の通電を制御し、前記第２のモータ駆動回路（１０＿２，１０Ａ＿２）は、前記第２の系統のコイル（８０＿２）の通電を制御してもよい。

〔１５〕本発明の代表的な実施の形態に係るファン（１００Ｂ，１００Ｃ）は、上記〔１〕乃至〔１３〕の何れか一項に記載のモータ駆動制御装置（１，１Ａ）と、少なくとも一つのコイル（８０Ｂ＿１，８０Ｂ＿２）を含む２つの前記モータ（５０Ｂ＿１，５０Ｂ＿２）とを備え、前記第１のモータ駆動回路（１０Ａ＿１）は、一方の前記モータ（５０Ｂ＿１）の前記コイル（８０Ｂ＿１）の通電を制御し、前記第２のモータ駆動回路（１０Ａ＿２）は、他方の前記モータ（５０Ｂ＿２）の前記コイル（８０Ｂ＿２）の通電を制御してもよい。

２．実施の形態の具体例
以下、本発明の実施の形態の具体例について図を参照して説明する。なお、以下の説明において、各実施の形態において共通する構成要素には同一の参照符号を付し、繰り返しの説明を省略する。

図１は、実施の形態１に係るファンの構成を示すブロック図である。

実施の形態１に係るファン（ファンモータ）１００は、インペラ（羽根車）を回転させることによって風を発生させる装置である。ファン１００は、機器の内部で発生する熱を外部へ排出し、その機器の内部を冷却する冷却装置の一つとして利用可能であり、例えば、サーバ等の情報処理装置の他に、オイルミスト、切削屑、煙、埃などが発生する環境下で使用される工作機械等に搭載可能である。ファン１００は、例えば、軸流ファンである。

図１に示すように、ファン１００は、モータ５０と、インペラ９０と、位置検出器４１＿１、４１＿２と、モータ駆動制御装置１とを備えている。

本実施の形態において、モータ５０は、例えば、ティース（図示せず）に巻回された２系統のコイル８０＿１，８０＿２を備えた単相のブラシレスモータである。インペラ９０は、モータ５０の回転力によって回転可能に構成されている。例えば、インペラ９０は、モータ５０の出力軸（不図示）に接続されている。

モータ駆動制御装置１は、モータ５０の回転を制御するための装置である。モータ駆動制御装置１は、モータ５０を構成する各単相のコイル８０＿１，８０＿２に周期的に駆動電流を流すことで、モータ５０を回転させる。

位置検出器４１＿１，４１＿２は、モータ５０のロータの位置に応じて位置検出信号を出力する。位置検出器４１＿１，４１＿２は、例えば、ホール素子である。ホール素子は、位置検出信号として、正の極性を有するホール信号を出力する。

位置検出器４１＿１は、第１の系統のコイル８０＿１に対応する位置に配置され、後述するモータ駆動回路１０＿１の制御回路１２＿１に位置検出信号を出力する。位置検出器４１＿２は、第２の系統のコイル８０＿２に対応する位置に配置され、後述するモータ駆動回路１０＿２の制御回路１２＿２に位置検出信号を出力する。位置検出器４１＿１と位置検出器４１＿２は、例えば、相対位置が電気角でπ／２（９０度）になる位置に配置される。

モータ駆動制御装置１には、外部から直流の電源電圧Ｖｄｃが供給される。
モータ駆動制御装置１は、上位装置５００に接続されている。モータ駆動制御装置１には、上位装置５００から出力された速度指令信号Ｓｃが入力される。モータ駆動制御装置１は、入力された速度指令信号Ｓｃに応じてモータ５０を駆動させる。また、モータ駆動制御装置１は、上位装置５００に対して、モータ５０の状態に関する情報を出力する。例えば、後述するように、モータ駆動制御装置１は、モータ５０の実回転数に応じた信号や後述するモータの異常状態を示す信号を状態信号Ｓｏとして上位装置５００に対して出力する。これにより、上位装置５００は、モータ５０の回転状態やモータ５０の異常の有無等を知ることができる。

具体的に、モータ駆動制御装置１は、２系統のモータ駆動回路１０＿１，１０＿２と、モータ駆動回路１０＿１，１０＿２の動作を制御する駆動制御回路２０と、合成信号生成回路２１とを備えている。

駆動制御回路２０は、各モータ駆動回路１０＿１，１０＿２を介してモータ５０の駆動を制御するための回路である。駆動制御回路２０は、例えば、ＣＰＵ等のプロセッサ、ＲＯＭやＲＡＭ等の各種メモリ、タイマ（カウンタ）、Ａ／Ｄ変換回路、入出力Ｉ／Ｆ回路、およびクロック生成回路等のハードウェア要素を有し、各構成要素がバスや専用線を介して互いに接続されたプログラム処理装置（例えば、マイクロコントローラ：ＭＣＵ）によって構成されている。

本実施の形態において、駆動制御回路２０は、一つの半導体装置（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）としてパッケージ化されているが、これに限られるものではない。

駆動制御回路２０は、上位装置５００からの速度指令信号Ｓｃに基づいて、モータ５０の回転速度を制御するための駆動制御信号Ｓｃａ１，Ｓｃａ２を生成し、各モータ駆動回路１０＿１，１０＿２にそれぞれ供給する。なお、駆動制御回路２０は、1つの駆動制御信号を出力し、２つの線路に分岐して駆動制御信号をモータ駆動回路１０＿１，１０＿２に供給するようにしてもよい。この場合、モータ駆動回路１０＿１，１０＿２に供給する駆動制御信号のそれぞれを地絡することで、駆動制御信号を無効とするスイッチを設けるようにしてもよい。

ここで、速度指令信号Ｓｃは、モータ５０の目標回転速度（目標回転数）を指示する信号であり、例えば、モータの目標回転速度に対応するデューティ比のＰＷＭ（パルス幅変調）信号である。なお、速度指令信号Ｓｃは、例えば、目標回転速度に対応する周波数のＰＦＭ信号など、他の形式の信号であってもよい。

駆動制御信号Ｓｃａ１，Ｓｃａ２は、速度指令信号Ｓｃと同様に、モータ５０の目標回転速度（目標回転数）を指示する信号であり、例えば、モータの目標回転速度に対応するデューティ比のＰＷＭ信号である。

また、駆動制御回路２０は、上位装置５００からの速度指令信号Ｓｃに従ってモータ５０の駆動制御を行う機能に加えて、ファン１００（モータ５０およびモータ駆動回路１０＿１，１０＿２）の異常の有無を判定し、判定結果を出力する機能を有している。駆動制御回路２０は、合成信号生成回路２１によって生成された合成信号Ｓｉに基づいて、ファン１００の異常の有無を判定し、判定結果に基づいて、ファン１００の状態を示す状態信号Ｓｏを上位装置５００に対して出力する。

モータ駆動回路１０＿１，１０＿２は、駆動制御信号Ｓｃａ１，Ｓｃａ２に基づいてモータ５０に通電する制御を行う回路である。モータ駆動回路１０＿１およびモータ駆動回路１０＿２は、例えば、互いに同一の回路構成を有している。

モータ駆動回路１０＿１は、制御回路１２＿１と、制御回路１２＿１による制御に基づいてコイル８０＿１に通電するインバータ回路（通電回路）１５＿１を有している。モータ駆動回路１０＿２は、制御回路１２＿２と、制御回路１２＿２による制御に基づいてコイル８０＿２に通電するインバータ回路（通電回路）１５＿２を有している。このとき、制御回路１２＿１，１２＿２は、それぞれインバータ回路１５＿１，１５＿２を含んでも良い。

モータ駆動回路１０＿１，１０＿２は、一端が電源電圧Ｖｄｃに接続されたヒューズ１９をそれぞれ有している。モータ駆動回路１０＿１，１０＿２において、電源電圧Ｖｄｃは、ヒューズ１９を経由して各モータ駆動回路１０＿１，１０＿２のインバータ回路１５＿１，１５＿２および制御回路１２＿１，１２＿２にそれぞれ供給される。

インバータ回路１５＿１は、制御回路１２＿１から出力された駆動信号Ｓｄｒ１に基づいて、出力端子１６＿１，１７＿１に接続されたモータ５０のコイル８０＿１に通電する。インバータ回路１５＿２は、インバータ回路１５＿１と同様に、制御回路１２＿２から出力された駆動信号Ｓｄｒ２に基づいて、出力端子１６＿２，１７＿２に接続されたモータ５０のコイル８０＿２の通電を制御する。駆動信号Ｓｄｒ１，Ｓｄｒ２は、例えば、ＰＷＭ（パルス幅変調）信号である。

図１に示すように、インバータ回路１５＿１，１５＿２は、例えば、Ｈブリッジ回路であり、電源電圧Ｖｄｃの両端に設けられた２つのスイッチ素子（例えばトランジスタ）の直列回路の対を２つ有している。各直列回路における２つのスイッチ素子同士の接続点がそれぞれ、コイル８０＿１，８０＿２に通電するための出力端子１６＿１，１７＿１，１６＿２，１７＿２となっている。インバータ回路１５＿１，１５＿２を構成する各スイッチ素子は、制御回路１２＿１，１２＿２からそれぞれ出力される駆動信号（ＰＷＭ信号）Ｓｄｒ１，Ｓｄｒ２によって、オン・オフが制御される。これにより、インバータ回路１５＿１の出力端子１６＿１，１７＿１に接続されたコイル８０＿１の通電と、インバータ回路１５＿２の出力端子１６＿２，１７＿２に接続されたコイル８０＿２の通電が、それぞれ制御される。

制御回路１２＿１は、駆動制御回路２０から供給される駆動制御信号Ｓｃａ１と、位置検出器４１＿１から出力された位置検出信号とに基づいて、駆動信号Ｓｄｒ１を生成し、インバータ回路１５＿１を制御する。制御回路１２＿２は、駆動制御回路２０から供給される駆動制御信号Ｓｃａ２と、位置検出器４１＿２から出力された位置検出信号とに基づいて、駆動信号Ｓｄｒ２を生成し、インバータ回路１５＿２を制御する

例えば、制御回路１２＿１は、位置検出信号に基づいてモータ５０の実回転数を検出し、モータ５０の実回転数が駆動制御信号Ｓｃａ１で指定された回転数と一致するようにデューティ比を調整したＰＷＭ信号を生成し、駆動信号Ｓｄｒ１としてインバータ回路１５＿１に供給することにより、インバータ回路１５＿１の各スイッチング素子のオン、オフ動作を制御する。また、制御回路１２＿２も同様に、位置検出信号に基づくモータ５０の実回転数が駆動制御信号Ｓｃａ２で指定された回転数と一致するようにＰＷＭ信号を生成し、駆動信号Ｓｄｒ２としてインバータ回路１５＿２に供給する。なお、制御回路１２＿１，１２＿２は、それぞれ、実回転数に関わらず、駆動制御信号Ｓｃａ１，Ｓｃａ２で指定された回転数に対応したデューティ比のＰＷＭ信号を生成し、駆動信号Ｓｄｒ１，Ｓｄｒ２としてインバータ回路１５＿１，１５＿２に供給するようにしてもよい。

更に、制御回路１２＿１は、位置検出器４１＿１からの位置検出信号に基づいて、モータ５０の実回転数に対応する第１のＦＧ信号（以下、「信号ＦＧ１」と称する。）を生成して出力する。制御回路１２＿２は、位置検出器４１＿２からの位置検出信号に基づいて、モータ５０の実回転数に対応する第２のＦＧ信号（以下、「信号ＦＧ２」と称する。）を生成して出力する。

信号ＦＧ１，ＦＧ２は、例えば、所定のデューティ比を有する矩形波状の信号であり、位相が互いに相違している。例えば、信号ＦＧ１，ＦＧ２は、モータ５０の実回転速度に対応する周波数を有し、回転数が一定の場合にデューティ比が５０％になるように生成される２値信号（デジタル信号）である。

信号ＦＧ１と信号ＦＧ２との位相差は、例えば、π／２（９０度）である。この場合、位置検出器４１＿１からの位置検出信号と位置検出器４１＿２からの位置検出信号の位相差はπ／２（９０度）となっている。なお、信号ＦＧ１と信号ＦＧ２との位相差は、π／２（９０度）に限られず、π／２（９０度）の近傍（例えば、π／２±１０％）であってもよい。

合成信号生成回路２１は、制御回路１２＿１，１２＿２によって生成された信号ＦＧ１，ＦＧ２をそれぞれ入力し、入力した信号を合成した合成信号Ｓｉを生成する。例えば、合成信号生成回路２１は、信号ＦＧ１と信号ＦＧ２との論理積に基づいて合成信号Ｓｉを生成する。以下、合成信号生成回路２１とその周辺回路について、詳細に説明する。

図２は、実施の形態１に係る合成信号生成回路２１とその周辺回路の構成を示す図である。なお、図２には、合成信号生成回路２１の周辺の構成のみが図示されている。

制御回路１２＿１と制御回路１２＿２は、１つの集積回路（ＩＣ）によってそれぞれ実現されている。本実施の形態において、制御回路１２＿１と制御回路１２＿２はともに、ハードウェアとして同一の回路構成を有する汎用ＩＣを用いて構成されている。なお、制御回路１２＿１と制御回路１２＿２は、汎用ＩＣによる構成に限定されない。例えば、マイクロコントローラ（ＭＣＵ）で構成してもよい。

制御回路１２＿１と制御回路１２＿２は、それぞれ、制御回路１２＿１，１２＿２としての機能を実現するための内部回路１２０＿１，１２０＿２と、内部回路１２０＿１，１２０＿２と外部（本実施の形態では、駆動制御回路２０）との間で信号の入出力を行うための複数の外部端子と、を有している。

制御回路１２＿１，１２＿２は、上記外部端子として、例えば、第１の固定電位としてのグラウンド電圧ＧＮＤを入力するためのグラウンド端子と、電源電圧Ｖｄｃ（＞ＧＮＤ）を入力するための電源端子と、駆動制御信号Ｓｃａ１，Ｓｃａ２を入力するための制御信号入力端子と、ＦＧ信号としての信号ＦＧ１，ＦＧ２を出力するためのＦＧ信号出力端子と、位置検出器４１＿１，４１＿２からの位置検出信号を入力するための位置検出信号入力端子や駆動信号Ｓｄｒ１，Ｓｄｒ２を出力するための駆動信号出力端子等を有している。

なお、以下の説明では、信号ＦＧ１，ＦＧ２が出力されるＦＧ信号出力端子を端子ＦＧ１，端子ＦＧ２と称する。また、説明の便宜上、図２には、制御回路１２Ａ＿１，１２Ａ＿２の外部端子として、端子ＦＧ１，ＦＧ２のみが図示されている。

図２に示すように、制御回路１２＿１は、内部回路１２０＿１が位置検出器４１＿１からの位置検出信号に基づいて生成した第１のＦＧ信号ＦＧ１を端子ＦＧ１から出力するための出力トランジスタＱ１を有している。出力トランジスタＱ１は、端子ＦＧ１と第１の固定電位としてのグラウンド電圧ＧＮＤとの間に接続されている。

制御回路１２＿２は、制御回路１２＿１と同様に、内部回路１２０＿２が位置検出器４１＿２からの位置検出信号に基づいて生成した第２のＦＧ信号ＦＧ２を端子ＦＧ２から出力するための出力トランジスタＱ２を有している。出力トランジスタＱ２は、端子ＦＧ２とグラウンド電圧ＧＮＤとの間に接続されている。出力トランジスタＱ１，Ｑ２は、例えば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。

合成信号生成回路２１には、回路を駆動するための電源電圧Ｖｃｃ（≦電源電圧Ｖｄｃ；第２の固定電位の一例）が印加されている。合成信号生成回路２１は、第１のＦＧ信号ＦＧ１と第２のＦＧ信号ＦＧ２の論理積に基づいて合成信号Ｓｉを生成する回路である。本実施の形態において、合成信号生成回路２１は、例えば、制御回路１２＿１，１２＿２としての汎用ＩＣおよび駆動制御回路２０としてのＭＣＵが搭載される同一の回路基板上に形成されている。

合成信号生成回路２１は、例えば、負荷Ｒ１を有する。負荷Ｒ１は、例えば、抵抗である。負荷Ｒ１は、制御回路１２＿１の端子ＦＧ１と制御回路１２＿２の端子ＦＧ２とが共通に接続されたノード（接続点）Ｎ１と電源電圧Ｖｃｃとの間に接続されている。合成信号生成回路２１のノードＮ１の電圧は、合成信号Ｓｉとして、駆動制御回路２０に入力される。

合成信号Ｓｉは、ファン１００（モータ５０およびモータ駆動回路１０＿１，１０＿２）の状態に応じてその波形が変化する。以下、合成信号Ｓｉについて詳細に説明する。

図３は、実施の形態１に係るファン１００の状態と合成信号Ｓｉの態様との関係を示す図である。

図４は、実施の形態１に係るファンにおいて、モータ５０が正常に回転しているときの信号ＦＧ１，ＦＧ２および合成信号Ｓｉを示すタイミングチャートである。

先ず、ファン１００が正常に駆動している場合、すなわちモータ５０が正常に回転している場合について考える。この場合、図４に示すように、制御回路１２＿１，１２＿２の各端子ＦＧ１，ＦＧ２から、デューティ比５０％の信号ＦＧ１，ＦＧ２（２値信号）が夫々出力される。また、上述したように、信号ＦＧ１と信号ＦＧ２とは９０度の位相差がある。したがって、図４に示すように、合成信号生成回路２１から出力される合成信号Ｓｉは、信号ＦＧ１，ＦＧ２と同じ周期でデューティ比２５％の２値信号となる。

次に、モータ駆動回路１０＿１，１０＿２の端子ＦＧ１，ＦＧ２の何れか一方が開放状態となる故障が発生した場合を考える。例えば、制御回路１２＿１の端子ＦＧ１に接続されている出力トランジスタＱ１が故障し、出力トランジスタＱ１がオンしない場合や、端子ＦＧ１と出力トランジスタＱ１とを接続する配線が断線した場合等において、端子ＦＧ１が開放故障となる。また、例えば、制御回路１２＿１に接続されている位置検出器４１＿１が故障し、内部回路１２０＿１から出力される信号ｆｇ１がローレベルに固定された場合においても、出力トランジスタＱ１がオンしないため、端子ＦＧ１が開放故障となる。以下、モータ駆動回路１０＿１，１０＿２の端子ＦＧ１，ＦＧ２が開放状態となる故障を、モータ駆動回路１０＿１，１０＿２の開放故障とも称する。

図５は、実施の形態１に係るファン１００において、モータ駆動回路１０＿１の端子ＦＧ１に開放故障が発生したときの信号ＦＧ１，ＦＧ２および合成信号Ｓｉを示すタイミングチャートである。

図５に示すように、端子ＦＧ１が開放状態となった場合、端子ＦＧ１が高インピーダンス状態（Ｈｉ－Ｚ）となる。一方、モータ駆動回路１０＿１は正常に動作しているため、端子ＦＧ２から出力される信号ＦＧ２は、デューティ比５０％の２値信号となる。したがって、図５に示すように、合成信号生成回路２１から出力される合成信号Ｓｉは、デューティ比５０％の２値信号となる。

なお、モータ駆動回路１０＿２の端子ＦＧ２が開放故障となっている場合も同様に、合成信号生成回路２１からデューティ比５０％の合成信号Ｓｉが出力される。

次に、モータ駆動回路１０＿１，１０＿２の端子ＦＧ１，ＦＧ２の何れか一方が短絡状態となる故障が発生した場合を考える。例えば、制御回路１２＿１の端子ＦＧ１に接続されている出力トランジスタＱ１が故障し、出力トランジスタＱ１のエミッタ電極とコレクタ電極が短絡した場合等において、端子ＦＧ１が短絡故障となる。また、例えば、制御回路１２＿１に接続されている位置検出器４１＿１が故障し、内部回路１２０＿１から出力される信号ｆｇ１がハイレベルに固定された場合においても、出力トランジスタＱ１がオフしないため、端子ＦＧ１が短絡故障となる。以下、モータ駆動回路１０＿１，１０＿２の端子ＦＧ１，ＦＧ２が短絡状態となる故障を、モータ駆動回路１０＿１，１０＿２の短絡故障とも称する。

図６は、実施の形態１に係るファン１００において、モータ駆動回路１０＿１の端子ＦＧ１に短絡故障が発生したときの信号ＦＧ１，ＦＧ２および合成信号Ｓｉを示すタイミングチャートである。

図６に示すように、端子ＦＧ１が短絡状態となった場合、端子ＦＧ１の電圧（信号ＦＧ１）はグラウンド電圧ＧＮＤ（ロー（Ｌｏ）レベル）となる。一方、モータ駆動回路１０＿２は、正常に動作しているため、端子ＦＧ２からデューティ比５０％の信号ＦＧ２を出力しようとするが、ノードＮ１が端子ＦＧ１を介して短絡しているため、合成信号生成回路２１から出力される合成信号Ｓｉは、ローレベル（第２の論理レベルの一例）となる。

次に、モータ５０がロック状態になった場合を考える。
図７Ａおよび図７Ｂは、実施の形態１に係るファン１００において、モータ５０がロック状態になったときの信号ＦＧ１，ＦＧ２および合成信号Ｓｉを示すタイミングチャートである。

モータ５０がロック状態になったとき、内部回路１２０＿１，１２０＿２から出力される信号ｆｇ１，ｆｇ２は、ローレベル（グラウンド電圧ＧＮＤ）またはハイ（Ｈｉ）レベル（電源電圧Ｖｃｃ）の何れか一方に固定されることになる。

例えば、モータ５０がロック状態になり、内部回路１２０＿１，１２０＿２から出力される信号ｆｇ１，ｆｇ２がともにローレベルとなった場合、図７Ａに示すように、信号ＦＧ１，ＦＧ２がともにハイレベル（第１の論理レベルの一例）となり、合成信号生成回路２１から出力される合成信号Ｓｉは、ハイレベル（電源電圧Ｖｃｃ）となる。

また、例えば、モータ５０がロック状態になり、内部回路１２０＿１，１２０＿２から出力される信号ｆｇ１，ｆｇ２がともにハイレベルとなった場合、図７Ｂに示すように、信号ＦＧ１，ＦＧ２がともにローレベルとなり、合成信号生成回路２１から出力される合成信号Ｓｉは、ローレベル（グラウンド電圧ＧＮＤ）となる。また、モータ５０がロック状態になり、内部回路１２０＿１，１２０＿２から出力される信号ｆｇ１，ｆｇ２が互いに異なるレベルとなった場合には、信号ＦＧ１，ＦＧ２の何れか一方がローレベルとなるため、合成信号生成回路２１から出力される合成信号Ｓｉは、ローレベル（グラウンド電圧ＧＮＤ）となる。

以上のように、合成信号Ｓｉは、ファン１００（モータ５０およびモータ駆動回路１０＿１，１０＿２）の駆動状態に応じて、その波形が変化するので、合成信号Ｓｉを見れば、ファン１００の駆動状態を判定することが可能となる。

本実施の形態において、駆動制御回路２０は、合成信号生成回路２１によって生成された合成信号Ｓｉを入力し、合成信号Ｓｉに基づいてファン１００の駆動状態を判定する。

図８は、実施の形態１に係るモータ駆動制御装置１による、ファン１００の駆動状態の判定処理の流れを示すフローチャートである。

図８に示すように、先ず、駆動制御回路２０は、合成信号Ｓｉのデューティ比が２５％であるか否かを判定する（ステップＳ１０）。合成信号Ｓｉのデューティ比が２５％である場合（ステップＳ１０：Ｙｅｓ）、駆動制御回路２０は、ファン１００（モータ５０およびモータ駆動回路１０＿１，１０＿２）が正常に駆動していると判定する（ステップＳ１１）。その後、駆動制御回路２０は、ファン１００（モータ５０）が正常に駆動していることを示す状態信号Ｓｏを上位装置５００に対して出力する（ステップＳ１２）。例えば、駆動制御回路２０は、信号ＦＧ１，ＦＧ２から生成された合成信号Ｓｉに基づいて、モータ５０の実回転数に応じた周波数でデューティ５０％のＦＧ信号を状態信号Ｓｏとして上位装置５００に対して出力する。

次に、駆動制御回路２０は、合成信号Ｓｉのデューティ比が変化したか否かを判定する（ステップＳ１３）。合成信号Ｓｉのデューティ比が変化していない場合（ステップＳ１３：Ｎｏ）、ファン１００（モータ５０およびモータ駆動回路１０＿１，１０＿２）が継続して正常に駆動していると判定し（ステップＳ１１）、ファン１００が正常に動作していることを示す状態信号Ｓｏを継続して上位装置５００に対して出力する（ステップＳ１２）。

一方、合成信号Ｓｉのデューティ比が変化した場合（ステップＳ１３：Ｙｅｓ）、またはステップＳ１０において合成信号Ｓｉのデューティ比が２５％でない場合（ステップＳ１０：Ｎｏ）、駆動制御回路２０は、合成信号Ｓｉの波形を判別する（ステップＳ１４）。

具体的には、駆動制御回路２０は、合成信号Ｓｉのデューティ比が５０％の場合に、モータ駆動回路１０＿１，１０＿２の何れか一方が開放故障であると判定する（ステップＳ１５、図５参照）。

また、駆動制御回路２０は、合成信号Ｓｉがハイレベル（電源電圧Ｖｃｃと同等なレベル）である場合には、モータ５０がロック状態であると判定する（ステップＳ１６、図７Ａ参照）。一方、合成信号Ｓｉがローレベル（グラウンド電圧と同等なレベル）である場合には、駆動制御回路２０は、モータ駆動回路１０＿１，１０＿２の少なくとも一方が短絡故障である、またはモータ５０がロック状態であると判定する（ステップＳ１７、図７Ｂ参照）。

その後、駆動制御回路２０は、ステップＳ１５、Ｓ１６、Ｓ１７の判定結果に基づいて、ファン１００の状態を示す状態信号Ｓｏを生成し、上位装置５００に対して出力する（ステップＳ１８）。例えば、駆動制御回路２０は、状態信号Ｓｏを電源電圧Ｖｃｃ（ハイ（Ｈｉ）レベル）またはグラウンド電圧ＧＮＤ（ロー（Ｌｏ）レベル）として上位装置５００に対して出力する。これにより、上位装置５００は、ファン１００の駆動状態を知ることが可能となる。

以上、実施の形態１に係るモータ駆動制御装置１は、モータ５０の目標回転速度を指示する速度指令信号Ｓｃに基づいてモータの回転速度を制御するための駆動制御信号Ｓｃａ１，Ｓｃａ２を生成する駆動制御回路２０と、駆動制御信号Ｓｃａ１，Ｓｃａ２に基づいてモータ５０に通電する制御を行うとともに、モータ５０の実回転数に対応する周波数を有し、互いに位相の異なる信号ＦＧ１，ＦＧ２をそれぞれ出力するモータ駆動回路１０＿１，１０＿２と、信号ＦＧ１，ＦＧ２を合成した合成信号Ｓｉを生成する合成信号生成回路２１とを備えている。

これによれば、互いに位相が相違し、且つモータの駆動状態に応じて態様（波形）が変化する２つのＦＧ信号を合成して合成信号Ｓｉを生成しているので、合成信号Ｓｉの波形を判定することにより、ファン１００（モータ５０およびモータ駆動回路１０＿１，１０＿２）の駆動状態を判定することが可能となる。

具体的には、信号ＦＧ１，ＦＧ２が所定のデューティ比を有する矩形波状の信号（例えば、デューティ比５０％の２値信号）であり、且つ互いの位相差が９０度である場合に、合成信号生成回路２１は、信号ＦＧ１，ＦＧ２の論理積に基づいて合成信号Ｓｉを生成する。

これによれば、合成信号Ｓｉが信号ＦＧ１と信号ＦＧ２との位相差に応じたデューティ比（例えば、２５％）の２値信号であるとき、モータ５０が正常に駆動していると判定することが可能となる。また、合成信号Ｓｉが所定のデューティ比、すなわち信号ＦＧ１，ＦＧ２と同一のデューティ比（例えば、５０％）であるとき、モータ駆動回路１０＿１，１０＿２（信号ＦＧ１，ＦＧ２を出力するための端子ＦＧ１，ＦＧ２）の何れか一方が開放故障であると判定することが可能となる。また、合成信号Ｓｉがグラウンド電圧ＧＮＤに固定されている場合（ローレベル）、モータ駆動回路１０＿１，１０＿２（端子ＦＧ１，ＦＧ２）の少なくとも一方が短絡故障である、またはモータ５０がロック状態であると判定することが可能となる。更に、合成信号Ｓｉが電源電圧Ｖｃｃに固定されている場合（ハイレベル）、モータ５０がロック状態であると判定することが可能となる。

このように、実施の形態１に係るモータ駆動制御装置１によれば、外部（例えば、上位装置５００）に対してモータ５０（ファン１００）の駆動状態を通知することが可能となる。また、モータ駆動制御装置１は、合成信号生成回路２１を構成したことにより、モータ駆動回路１０＿１，１０＿２から駆動制御回路２０に出力される信号線の本数を削減するとともに、駆動制御回路２０における信号処理を軽減することが可能となる。

≪実施の形態２≫
図９は、本発明の実施の形態２に係るファンの構成を示すブロック図である。
実施の形態２に係るファン１００Ａにおけるモータ駆動制御装置１Ａは、ＦＧ信号のみならず、モータがロック状態であるか否かを示すロック検出信号も利用して合成信号Ｓｉを生成する点において、実施の形態１に係るモータ駆動制御装置１と相違し、その他の点においては実施の形態１に係るモータ駆動制御装置１と同様である。

図９に示すように、モータ駆動制御装置１Ａにおける各モータ駆動回路１０Ａ＿１，１０Ａ＿２の制御回路１２Ａ＿１，１２Ａ＿２は、信号ＦＧ１，ＦＧ２に加えて、ロック検出信号ＬＤ１，ＬＤ２をそれぞれ生成して出力する。

ここで、ロック検出信号ＬＤ１，ＬＤ２は、モータ５０が回転不能となる状態、すなわち、ロックされている状態であるか否かを示す信号である。ロック検出信号ＬＤ１，ＬＤ２は、例えば、２値信号である。例えば、ロック検出信号ＬＤ１がローレベル（グラウンド電圧ＧＮＤ）である場合にモータ５０がロックされていない状態（正常状態）であることを示し、ロック検出信号ＬＤ１がハイレベル（電源電圧Ｖｃｃ）である場合にモータ５０がロックされている状態（ロック状態）であることを示す。

例えば、制御回路１２Ａ＿１，１２Ａ＿２として汎用ＩＣを用いる場合には、その汎用ＩＣのロック検出機能に基づいて出力される信号をロック検出信号ＬＤ１，ＬＤ２として用いることができる。

図１０は、実施の形態２に係る合成信号生成回路２１Ａとその周辺回路の構成を示す図である。
なお、説明の便宜上、図１０には、合成信号生成回路２１Ａの周辺の構成のみが図示されている。

制御回路１２Ａ＿１と制御回路１２Ａ＿２は、それぞれ、制御回路１２Ａ＿１，１２Ａ＿２としての機能を実現するための内部回路１２０Ａ＿１，１２０Ａ＿２と、内部回路１２０Ａ＿１，１２０Ａ＿２と外部（本実施の形態では、駆動制御回路２０）との間で信号の入出力を行うための複数の外部端子と、を有している。

内部回路１２０Ａ＿１，１２０Ａ＿２は、実施の形態１に係る内部回路１２０＿１，１２０＿２と同一の機能に加えて、位置検出信号に基づいてロック検出信号ＬＤ１，ＬＤ２をそれぞれ生成する機能を備えている。

制御回路１２Ａ＿１，１２Ａ＿２は、実施の形態１に係る制御回路１２＿１，１２＿２と同一の外部端子に加えて、ロック検出信号ＬＤ１，ＬＤ２を出力するためのＬＤ信号出力端子を更に有している。

なお、以下の説明では、ロック検出信号ＬＤ１，ＬＤ２が出力されるＬＤ信号出力端子を端子ＬＤ１，端子ＬＤ２と称する。また、説明の便宜上、図１０には、制御回路１２Ａ＿１，１２Ａ＿２の外部端子として、端子ＦＧ１，ＦＧ２および端子ＬＤ１，ＬＤ２のみが図示されている。

図１０に示すように、制御回路１２Ａ＿１は、内部回路１２０Ａ＿１が位置検出器４１＿１からの位置検出信号に基づいて生成した第１のロック検出信号ＬＤ１を端子ＬＤ１から出力するための出力トランジスタＱ１Ａを有している。出力トランジスタＱ１Ａは、端子ＬＤ１と第１の固定電位としてのグラウンド電圧ＧＮＤとの間に接続されている。

制御回路１２Ａ＿２は、内部回路１２０Ａ＿２が位置検出器４１＿２からの位置検出信号に基づいて生成した第２のロック検出信号ＬＤ２を端子ＬＤ２から出力するための出力トランジスタＱ２Ａを有している。出力トランジスタＱ２Ａは、端子ＬＤ２と第１の固定電位としてのグラウンド電圧ＧＮＤとの間に接続されている。出力トランジスタＱ１Ａ，Ｑ２Ａは、例えば、ＦＥＴである。

合成信号生成回路２１Ａは、制御回路１２Ａ＿１，１２Ａ＿２によって生成された信号ＦＧ１，ＦＧ２とロック検出信号ＬＤ１，ＬＤ２をそれぞれ入力し、入力した信号を合成した合成信号Ｓｉを生成する。例えば、合成信号生成回路２１Ａは、信号ＦＧ１と信号ＦＧ２との論理積およびロック検出信号ＬＤ１，ＬＤ２との論理積に基づいて合成信号Ｓｉを生成する。

実施の形態２において、合成信号生成回路２１Ａは、例えば、実施の形態１に係る合成信号生成回路２１と同様に、制御回路１２Ａ＿１，１２Ａ＿２としての汎用ＩＣおよび駆動制御回路２０としてのＭＣＵが搭載される同一の回路基板上に形成されている。

合成信号生成回路２１Ａは、例えば、負荷Ｒ１～Ｒ３とスイッチ素子ＳＷ１，ＳＷ２を有している。負荷Ｒ１～Ｒ３は、例えば、抵抗である。負荷Ｒ１は、制御回路１２Ａ＿１の端子ＦＧ１と制御回路１２Ａ＿２の端子ＦＧ２とが共通に接続されたノード（接続点）Ｎ１と電源電圧Ｖｃｃとの間に接続されている。負荷Ｒ２は、制御回路１２Ａ＿１の端子ＬＤ１と制御回路１２Ａ＿２の端子ＬＤ２とが共通に接続されたノード（接続点）Ｎ２と電源電圧Ｖｃｃとの間に接続されている。負荷Ｒ３は、その一端が電源電圧Ｖｃｃに接続されている。

スイッチ素子ＳＷ１は、グラウンド電圧ＧＮＤと負荷Ｒ３の他端との間に接続され、ノードＮ１の電圧に基づいてオン・オフが制御される。スイッチ素子ＳＷ１は、例えば、トランジスタ（バイポーラトランジスタ）を含む。スイッチ素子ＳＷ１としてのトランジスタにおいて、エミッタ電極がグラウンド電圧ＧＮＤに接続され、コレクタ電極が抵抗Ｒ３の他端（ノードＮ３）に接続されている。

スイッチ素子ＳＷ２は、グラウンド電圧ＧＮＤと負荷Ｒ３の他端との間に接続され、ノードＮ２の電圧に基づいてオン・オフが制御される。スイッチ素子ＳＷ２は、例えば、トランジスタ（バイポーラトランジスタ）を含む。スイッチ素子ＳＷ２としてのトランジスタにおいて、エミッタ電極がグラウンド電圧ＧＮＤに接続され、コレクタ電極が抵抗Ｒ３の他端（ノードＮ３）に接続されている。

なお、図１０に示すように、スイッチ素子ＳＷ１，ＳＷ２を構成するトランジスタにおいて、エミッタ電極とベース電極との間に抵抗が接続されていてもよいし、ベース電極とノードＮ１，Ｎ２との間に抵抗が接続されていてもよい。

合成信号生成回路２１Ａにおいて、ノードＮ３は出力端子であり、ノードＮ３の電圧が合成信号Ｓｉとして駆動制御回路２０に入力される。

図１１は、実施の形態２に係るファン１００Ａの状態と合成信号Ｓｉの態様との関係を示す図である。

図１２は、実施の形態２に係るファン１００Ａにおいて、モータ５０が正常に回転しているときの信号ＦＧ１，ＦＧ２、信号ＳＦ１、ロック検出信号ＬＤ１，ＬＤ２、信号ＳＬ１、および合成信号Ｓｉを示すタイミングチャートである。

先ず、ファン１００Ａが正常に駆動している場合、すなわちモータ５０が正常に回転している場合について考える。この場合、図１２に示すように、各制御回路１２Ａ＿１，１２Ａ＿２の各端子ＦＧ１，ＦＧ２から、デューティ比５０％の信号ＦＧ１，ＦＧ２（２値信号）が夫々出力される。また、上述したように、信号ＦＧ１と信号ＦＧ２とは９０度の位相差がある。したがって、図１２に示すように、ノードＮ１の電圧（信号ＳＦ１２）は、デューティ比２５％の２値信号となる。

また、モータ５０が正常に回転している場合、各制御回路１２Ａ＿１，１２Ａ＿２の内部回路１２０Ａ＿１，１２０Ａ＿２は、モータ５０がロック状態であるか否かを示す信号ｌｄ１，ｌｄ２をハイレベル（電源電圧Ｖｃｃ）としてそれぞれ出力する。これにより、図１２に示すように、各端子ＬＤ１，ＬＤ２から出力されるロック検出信号ＬＤ１，ＬＤ２はそれぞれローレベル（グラウンド電圧ＧＮＤ）となり、ノードＮ２の電圧（信号ＳＬ１２）は、ローレベルとなる。

このとき、スイッチ素子ＳＷ２は、入力信号としてのノードＮ２がローレベルであるので、オンしない。一方、スイッチ素子ＳＷ１は、ノードＮ１から入力信号としてデューティ比２５％の２値信号が入力されるので、そのデューティ比に応じてオン・オフが制御される。したがって、モータ５０が正常に回転している場合には、図１２に示すように、ノードＮ３の電圧、すなわち合成信号Ｓｉは、デューティ比７５％の２値信号となる。

次に、モータ駆動回路１０Ａ＿１，１０Ａ＿２の端子ＦＧ１，ＦＧ２の何れか一方が開放状態となる故障（開放故障）が発生した場合を考える。ここでは、モータ駆動回路１０Ａ＿１における制御回路１２Ａ＿１の端子ＦＧ１に接続されている出力トランジスタＱ１が故障し、端子ＦＧ１が開放故障となった場合を例にとり、説明する。

図１３は、実施の形態２に係るファン１００Ａにおいて、モータ駆動回路１０Ａ＿１の端子ＦＧ１に開放故障が発生したときの信号ＦＧ１，ＦＧ２、信号ＳＦ１，ロック検出信号ＬＤ１，ＬＤ２、信号ＳＦ１，および合成信号Ｓｉを示すタイミングチャートである。

図１３に示すように、端子ＦＧ１が開放状態となった場合、端子ＦＧ１が高インピーダンス状態（Ｈｉ－Ｚ）となる。一方、モータ駆動回路１０Ａ＿２は正常に動作しているため、端子ＦＧ２から出力される信号ＦＧ２は、デューティ比５０％の２値信号となる。したがって、図１３に示すように、ノードＮ１から出力される信号ＳＦ１２は、デューティ比５０％の２値信号となる。

また、このとき、モータ駆動回路１０Ａ＿１の端子ＬＤ１から出力されるロック検出信号ＬＤ１の態様は、モータ駆動回路１０Ａ＿１の故障内容に依存する。例えば、上述したように、制御回路１２Ａ＿１の出力トランジスタＱ１のみが故障している場合には、内部回路１２０Ａ＿１がハイレベルの信号ｌｄ１を出力するので、端子ＬＤ１から出力されるロック検出信号ＬＤ１は、ローレベルとなる。

一方、制御回路１２Ａ＿１の内部回路１２０Ａ＿１が故障し、信号ｌｄ１がローレベルとなっている場合には、端子ＬＤ１は高インピーダンス状態（Ｈｉ－Ｚ）となる。

このように、端子ＦＧ１が開放状態となった場合、端子ＬＤ１は、ローレベルまたは高インピーダンス状態となる（図１１参照）。

一方、モータ駆動回路１０Ａ＿２は正常に動作しているため、端子ＬＤ２から出力されるロック検出信号ＬＤ２は、モータ５０が正常に回転している場合と同様に、ローレベル（グラウンド電圧ＧＮＤ）となる。これにより、図１３に示すように、ノードＮ２から出力される信号ＳＬ１２は、端子ＬＤ１の状態によらず、ローレベルとなる。

このとき、スイッチ素子ＳＷ２は、入力信号としてのノードＮ２がローレベルであるので、オンしない。一方、スイッチ素子ＳＷ１は、ノードＮ１から入力信号としてデューティ比５０％の２値信号が入力されるので、そのデューティ比に応じてオン・オフが制御される。

したがって、モータ駆動回路１０Ａ＿１の端子ＦＧ１が開放故障し、モータ駆動回路１０Ａ＿２が正常である場合には、図１３に示すように、合成信号Ｓｉは、デューティ比５０％の２値信号となる。

なお、モータ駆動回路１０Ａ＿２の端子ＦＧ２が開放故障し、モータ駆動回路１０Ａ＿１が正常である場合も同様に、合成信号Ｓｉは、デューティ比５０％の２値信号となる（図１１参照）。

次に、モータ駆動回路１０Ａ＿１，１０Ａ＿２の端子ＦＧ１，ＦＧ２の何れか一方が短絡状態となる故障（短絡故障）が発生した場合を考える。ここでは、モータ駆動回路１０Ａ＿１における制御回路１２Ａ＿１の端子ＦＧ１に接続されている出力トランジスタＱ１が故障し、出力トランジスタＱ１のエミッタ電極とコレクタ電極が短絡した場合を例にとり、説明する。

図１４は、実施の形態２に係るファン１００Ａにおいて、モータ駆動回路１０Ａ＿１の端子ＦＧ１に短絡故障が発生したときの信号ＦＧ１，ＦＧ２、信号ＳＦ１、ロック検出信号ＬＤ１，ＬＤ２、信号ＳＬ１、および合成信号Ｓｉを示すタイミングチャートである。

図１４に示すように、端子ＦＧ１が短絡状態となった場合、端子ＦＧ１の電圧（信号ＦＧ１）はグラウンド電圧ＧＮＤ（ローレベル）となる。一方、モータ駆動回路１０＿２は、正常に動作しているため、端子ＦＧ２からデューティ比５０％の信号ＦＧ２を出力しようとするが、ノードＮ１が端子ＦＧ１を介して短絡しているため、ノードＮ１から出力される信号ＳＦ１２はグラウンド電圧ＧＮＤ（ローレベル）となる。

また、このとき、モータ駆動回路１０Ａ＿１の端子ＬＤ１から出力されるロック検出信号ＬＤ１の態様は、上述したようにモータ駆動回路１０Ａ＿１の故障内容に依存するため、端子ＬＤ１は、ローレベルまたは高インピーダンス状態となる（図１１参照）。

一方、モータ駆動回路１０Ａ＿２は正常に動作しているため、モータ５０が正常に回転している場合と同様に、端子ＬＤ２から出力されるロック検出信号ＬＤ２は、ローレベル（グラウンド電圧ＧＮＤ）となる。これにより、図１４に示すように、ノードＮ２から出力される信号ＳＬ１２は、端子ＬＤ１の状態によらず、ローレベルとなる。

このとき、スイッチ素子ＳＷ２は、ノードＮ２から出力される信号ＳＬ１２がローレベルであるので、オンしない。同様に、スイッチ素子ＳＷ１は、ノードＮ１から出力される信号ＳＦ１２がローレベルであるので、オンしない。

したがって、モータ駆動回路１０Ａ＿１の端子ＦＧ１が開放故障し、モータ駆動回路１０Ａ＿２が正常である場合には、図１３に示すように、合成信号Ｓｉは、ハイレベル（電源電圧Ｖｃｃ）固定となる。また、モータ駆動回路１０Ａ＿２の端子ＦＧ２が短絡故障し、モータ駆動回路１０Ａ＿１が正常である場合も同様に、合成信号Ｓｉは、ハイレベル（電源電圧Ｖｃｃ）固定となる（図１１参照）。

次に、モータ５０がロック状態になった場合を考える。
図１５は、実施の形態２に係るファン１００Ａにおいて、モータ５０がロック状態になったときの信号ＦＧ１，ＦＧ２、信号ＳＦ１、ロック検出信号ＬＤ１，ＬＤ２、信号ＳＬ１、および合成信号Ｓｉを示すタイミングチャートである。

モータ５０がロック状態になったとき、内部回路１２０Ａ＿１，１２０Ａ＿２から出力される信号ｆｇ１，ｆｇ２は、ローレベル（グラウンド電圧ＧＮＤ）またはハイレベル（電源電圧Ｖｃｃ）の何れか一方に固定されることになる。

例えば、モータ５０がロック状態になり、内部回路１２０Ａ＿１，１２０Ａ＿２から出力される信号ｆｇ１，ｆｇ２がともにハイレベルに固定された場合、図１５に示すように、信号ＦＧ１，ＦＧ２がともにローレベルとなり、ノードＮ１から出力される信号ＳＦ１２はローレベルとなる。

一方で、内部回路１２０Ａ＿１，１２０Ａ＿２は、モータ５０がロック状態であると判定し、ローレベルの信号ｌｄ１，ｌｄ２を出力する。これにより、図１５に示すように、信号ＬＤ１，ＬＤ２がともにハイレベルとなり、ノードＮ２から出力される信号ＳＬ１２はハイレベル（電源電圧Ｖｃｃ）となるので、スイッチ素子ＳＷ２は、オンする。これにより、スイッチ素子ＳＷ１がオンしているか否かに関わらず、合成信号Ｓｉは、ローレベルとなる（図１１参照）。このように、モータ５０がロック状態である場合には、合成信号Ｓｉは、ローレベルとなる。

以上のように、合成信号Ｓｉは、ファン１００Ａ（モータ５０およびモータ駆動回路１０Ａ＿１，１０Ａ＿２）の駆動状態に応じて、その波形が変化するので、ファン１００Ａの駆動状態を判定することが可能となる。

本実施の形態において、駆動制御回路２０は、合成信号生成回路２１Ａによって生成された合成信号Ｓｉに基づいて、ファン１００Ａの駆動状態を判定する。

図１６は、実施の形態２に係るモータ駆動制御装置１Ａによる、ファン１００Ａの駆動状態の判定処理の流れを示すフローチャートである。

図１６に示すように、先ず、駆動制御回路２０は、合成信号Ｓｉのデューティ比が７５％であるか否かを判定する（ステップＳ１０Ａ）。合成信号Ｓｉのデューティ比が７５％である場合（ステップＳ１０Ａ：Ｙｅｓ）、駆動制御回路２０は、ファン１００Ａ（モータ５０およびモータ駆動回路１０Ａ＿１，１０Ａ＿２）が正常に駆動していると判定する（ステップＳ１１）。その後、駆動制御回路２０は、ファン１００Ａ（モータ５０）が正常に駆動していることを示す状態信号Ｓｏを上位装置５００に対して出力する（ステップＳ１２Ａ）。例えば、駆動制御回路２０は、信号ＦＧ１，ＦＧ２および信号ＬＤ１，ＬＤ２から生成された合成信号Ｓｉに基づいて、モータ５０の実回転数に応じた周波数でデューティ５０％のＦＧ信号を状態信号Ｓｏとして上位装置５００に対して出力する。

次に、駆動制御回路２０は、合成信号Ｓｉのデューティ比が変化したか否かを判定する（ステップＳ１３Ａ）。合成信号Ｓｉのデューティ比が変化していない場合（ステップＳ１３Ａ：Ｎｏ）、ファン１００Ａ（モータ５０およびモータ駆動回路１０Ａ＿１，１０Ａ＿２）が継続して正常に駆動していると判定し（ステップＳ１１Ａ）、ファン１００Ａが正常に動作していることを示す状態信号Ｓｏを継続して上位装置５００に対して出力する（ステップＳ１２Ａ）。

一方、合成信号Ｓｉのデューティ比が変化した場合（ステップＳ１３Ａ：Ｙｅｓ）、またはステップＳ１０Ａにおいて合成信号Ｓｉのデューティ比が７５％でない場合（ステップＳ１０Ａ：Ｎｏ）には、駆動制御回路２０は、合成信号Ｓｉの波形を判別する（ステップＳ１４Ａ）。

具体的には、駆動制御回路２０は、合成信号Ｓｉのデューティ比が５０％の場合には、モータ駆動回路１０Ａ＿１，１０Ａ＿２の何れか一方が開放故障であると判定する（ステップＳ１５Ａ、図１３参照）。また、駆動制御回路２０は、合成信号Ｓｉがローレベル（グラウンド電圧ＧＮＤ）である場合には、モータ５０がロック状態であると判定する（ステップＳ１７Ａ、図１５参照）。また、合成信号Ｓｉがハイレベル（電源電圧Ｖｃｃ）である場合には、駆動制御回路２０は、モータ駆動回路１０Ａ＿１，１０Ａ＿２の何れか一方が短絡故障であると判定する（ステップＳ１６Ａ、図１４参照）。

その後、駆動制御回路２０は、ステップＳ１５Ａ、Ｓ１６Ａ、Ｓ１７Ａの判定結果に基づいて、ファン１００Ａの状態を示す状態信号Ｓｏを生成し、上位装置５００に対して出力する（ステップＳ１８Ａ）。例えば、駆動制御回路２０は、モータ駆動回路１０Ａ＿１，１０Ａ＿２の何れか一方が開放故障または短絡故障である場合は、状態信号Ｓｏをグランド電圧ＧＮＤ（ロー（Ｌｏ）レベル）として上位装置５００に対して出力し、モータ５０がロック状態である場合は、状態信号Ｓｏを電源電圧Ｖｃｃ（ハイ（Ｈｉ）レベル）として上位装置５００に対して出力する。これにより、上位装置５００は、ファン１００Ａの駆動状態をより詳細に知ることが可能となる。

以上、実施の形態２に係るモータ駆動制御装置１Ａにおいて、モータ駆動回路１０Ａ＿１，１０Ａ＿２は、モータ５０がロックしている状態であるか否かを示す２値信号のロック検出信号ＬＤ１，ＬＤ２をそれぞれ出力し、合成信号生成回路２１Ａは、信号ＦＧ１，ＦＧ２およびロック検出信号ＬＤ１，ＬＤ２を合成して合成信号Ｓｉを生成する。

これによれば、２つのＦＧ信号ＦＧ１，ＦＧ２のみならず、２つのロック検出信号ＬＤ１，ＬＤ２を更に合成して合成信号Ｓｉを生成しているので、合成信号Ｓｉの波形を判定することにより、ファン１００Ａ（モータ５０およびモータ駆動回路１０Ａ＿１，１０Ａ＿２）の駆動状態をより詳細に判定することが可能となる。

具体的には、信号ＦＧ１と信号ＦＧ２との論理積と、ロック検出信号ＬＤ１とロック検出信号ＬＤ２との論理積との論理積に基づいて合成信号Ｓｉを生成することにより、モータ駆動回路１０Ａ＿１，１０Ａ＿２の何れか一方が開放故障している場合と、モータ駆動回路１０Ａ＿１，１０Ａ＿２の何れか一方が短絡故障している場合と、モータ５０がロックしている状態とを正確に判定することが可能となる。

例えば、合成信号Ｓｉが信号ＦＧ１と信号ＦＧ２との位相差に応じたデューティ比（例えば、７５％）の２値信号であるとき、モータ５０が正常に駆動していると判定することが可能となる。また、合成信号Ｓｉが所定のデューティ比、すなわち信号ＦＧ１，ＦＧ２と同一のデューティ比（例えば、５０％）であるとき、モータ駆動回路１０Ａ＿１，１０Ａ＿２（信号ＦＧ１，ＦＧ２を出力するための端子ＦＧ１，ＦＧ２）の何れか一方が開放故障であると判定することが可能となる。また、合成信号Ｓｉが電源電圧Ｖｃｃに固定されている場合（ハイレベル）、モータ駆動回路１０Ａ＿１，１０Ａ＿２（端子ＦＧ１，ＦＧ２）の何れか一方が短絡故障であると判定することが可能となる。更に、合成信号Ｓｉがグラウンド電圧ＧＮＤに固定されている場合（ローレベル）、モータ５０がロック状態であると判定することが可能となる。

このように、実施の形態２に係るモータ駆動制御装置１Ａによれば、外部（例えば、上位装置５００）に対して、ファン１００Ａ（モータ５０）のより正確な駆動状態を通知することが可能となる。また、モータ駆動制御装置１Ａは、合成信号生成回路２１Ａを備えることにより、モータ駆動回路１０Ａ＿１，１０Ａ＿２から駆動制御回路２０に出力される信号線の本数を削減するとともに、駆動制御回路２０における信号処理を軽減することが可能となる。

≪実施の形態の拡張≫
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、上記実施の形態では、モータ駆動制御装置１，１Ａを、２系統のコイル８０＿１，８０＿２を備えた単相のブラシレスモータを有するファンシステムに適用する場合を例示したが、これに限られない。例えば、モータ駆動制御装置１，１Ａを、１系統のコイルを備えた単相のブラシレスモータを２つ有するファンシステムに適用してもよい。

例えば、図１７に示すように、モータ駆動制御装置１を、１系統のコイルをそれぞれ有するモータ５０Ｂ＿１，５０Ｂ＿２によって２つのインペラ９０＿１，９０＿２をそれぞれ個別に回転させるシステム構成を有するファン１００Ｂに適用してもよい。この場合、駆動制御回路２０は、各モータ駆動回路１０＿１，１０＿２（制御回路１２＿１，１２＿２）から出力される信号ＦＧ１，ＦＧ２の位相が互いに相違する（例えば、位相差：９０度）ように、駆動制御信号Ｓｃａ１，Ｓｃａ２を生成する。モータ駆動回路１０＿１は、駆動制御信号Ｓｃａ１に基づいて、一方のモータ５０Ｂ＿１のコイル８０Ｂ＿１の通電を制御し、モータ駆動回路１０＿２は、駆動制御信号Ｓｃａ２に基づいて、他方のモータ５０Ｂ＿２のコイル８０Ｂ＿２の通電を制御する。
これによれば、実施の形態１に係るファン１００と同様に、ファン１００Ｂ（モータ５０Ｂ＿１，５０Ｂ＿２）の駆動状態を判定し、上位装置５００に通知することが可能となる。

また、例えば、図１８に示すように、モータ駆動制御装置１Ａを、１系統のコイルをそれぞれ有するモータ５０Ｂ＿１，５０Ｂ＿２によって２つのインペラ９０＿１，９０＿２をそれぞれ個別に回転させるシステム構成を有するファン１００Ｃに適用してもよい。この場合、駆動制御回路２０は、各モータ駆動回路１０Ａ＿１，１０Ａ＿２（制御回路１２Ａ＿１，１２Ａ＿２）から出力される信号ＦＧ１，ＦＧ２の位相が互いに相違する（例えば、位相差：９０度）ように、駆動制御信号Ｓｃａ１，Ｓｃａ２を生成する。モータ駆動回路１０Ａ＿１は、駆動制御信号Ｓｃａ１に基づいて、一方のモータ５０Ｂ＿１のコイル８０Ｂ＿１の通電を制御し、モータ駆動回路１０Ａ＿２は、駆動制御信号Ｓｃａ２に基づいて、他方のモータ５０Ｂ＿２のコイル８０Ｂ＿２の通電を制御する。
これによれば、実施の形態２に係るファン１００Ａと同様に、ファン１００Ｃ（モータ５０Ｂ＿１，５０Ｂ＿２）の駆動状態を判定し、上位装置５００に通知することが可能となる。

また、上記実施の形態において、モータ５０，５０Ｂ＿１，５０Ｂ＿２が単相のブラシレスモータである場合を例示したが、モータ５０，５０Ｂ＿１，５０Ｂ＿２の種類や相数等はこれに限定されない。例えば、３相のブラシレスモータであってもよい。

また、上述のフローチャートは、動作を説明するための一例を示すものであって、これに限定されない。すなわち、フローチャートの各図に示したステップは具体例であって、このフローに限定されるものではない。例えば、一部の処理の順番が変更されてもよいし、各処理間に他の処理が挿入されてもよいし、一部の処理が並列に行われてもよい。

１，１Ａ…モータ駆動制御装置、１０＿１，１０＿２，１０Ａ＿１，１０Ａ＿２…モータ駆動回路、１２＿１，１２＿２，１２Ａ＿１，１２Ａ＿２…制御回路、ＳＷ１，ＳＷ２…スイッチ素子、１５＿１，１５＿２…インバータ回路、１６＿１，１６＿２,１７＿１，１７＿２…出力端子、１９…ヒューズ、２０…駆動制御回路、２１，２１Ａ…合成信号生成回路、４１＿１，４１＿２…位置検出器、５０，５０Ｂ＿１，５０Ｂ＿２…モータ、８０＿１，８０＿２，８０Ｂ＿１，８０Ｂ＿２…コイル、９０，９０＿１，９０＿２…インペラ、１００，１００Ａ，１００Ｂ，１００Ｃ…ファン、１２０＿１，１２０＿２，１２０Ａ＿１，１２０Ａ＿２…内部回路、５００…上位装置、ＦＧ１，ＦＧ２…ＦＧ信号、ＦＧ信号出力端子、ＧＮＤ…グラウンド電圧（第１の固定電位の一例）、ＬＤ１，ＬＤ２…ロック検出信号、ＬＤ信号出力端子、Ｎ１，Ｎ２，Ｎ３…接続点（ノード）、Ｑ１，Ｑ１Ａ，Ｑ２，Ｑ２Ａ…出力トランジスタ、Ｒ１，Ｒ２，Ｒ３…負荷（抵抗）、Ｓｃ…速度指令信号、Ｓｃａ１，Ｓｃａ２…駆動制御信号、Ｓｄｒ１，Ｓｄｒ２…駆動信号、ＳＦ１２…信号（ノードＮ１から出力される）、ＳＬ１２…信号（ノードＮ２から出力される）、Ｓｉ…合成信号、Ｓｏ…状態信号、Ｖｄｃ…電源電圧、Ｖｃｃ…電源電圧（第２の固定電位の一例）

Claims (14)

1. モータの目標回転速度を指示する速度指令信号に基づいて、前記モータの回転速度を制御するための駆動制御信号を生成する駆動制御回路と、
   前記駆動制御信号に基づいて前記モータに通電する制御を行うとともに、前記モータの実回転数に対応する周波数を有する第１のＦＧ信号を出力する第１のモータ駆動回路と、
   前記駆動制御信号に基づいて前記モータに通電する制御を行うとともに、前記モータの実回転数に対応する周波数を有し、前記第１のＦＧ信号に対して位相がずれた第２のＦＧ信号を出力する第２のモータ駆動回路と、
   前記第１のＦＧ信号と前記第２のＦＧ信号を入力し、入力された信号を合成した合成信号を生成する合成信号生成回路と、を備え、
   前記第１のＦＧ信号および前記第２のＦＧ信号は、所定のデューティ比を有する矩形波状の信号であり、
   前記合成信号生成回路は、前記第１のＦＧ信号と前記第２のＦＧ信号の論理積に基づいて前記合成信号を生成する
   モータ駆動制御装置。
2. 請求項１に記載のモータ駆動制御装置において、
   前記第１のモータ駆動回路は、前記第１のＦＧ信号を出力するための第１の出力端子と、前記第１の出力端子と第１の固定電位との間に接続された第１の出力トランジスタとを含み、
   前記第２のモータ駆動回路は、前記第２のＦＧ信号を出力するための第２の出力端子と、前記第２の出力端子と前記第１の固定電位との間に接続された第２の出力トランジスタとを含み、
   前記合成信号生成回路は、前記第１の出力端子と前記第２の出力端子とが共通に接続された接続点と前記第１の固定電位とは異なる第２の固定電位との間に接続された負荷を含む
   モータ駆動制御装置。
3. 請求項１または２に記載のモータ駆動制御装置において、
   前記駆動制御回路は、前記合成信号を入力し、前記合成信号が前記第１のＦＧ信号と前記第２のＦＧ信号との位相差に応じたデューティ比の信号である場合に、前記モータが正常に駆動していると判定する
   モータ駆動制御装置。
4. 請求項３に記載のモータ駆動制御装置において、
   前記駆動制御回路は、前記合成信号を入力し、前記合成信号が前記所定のデューティ比である場合に、前記第１のモータ駆動回路および前記第２のモータ駆動回路の何れか一方が開放故障であると判定する
   モータ駆動制御装置。
5. 請求項３または４に記載のモータ駆動制御装置において、
   前記駆動制御回路は、前記合成信号を入力し、前記合成信号が所定の論理値である場合に、前記第１のモータ駆動回路および前記第２のモータ駆動回路の少なくとも一方が短絡故障である、または前記モータがロック状態であると判定する
   モータ駆動制御装置。
6. モータの目標回転速度を指示する速度指令信号に基づいて、前記モータの回転速度を制御するための駆動制御信号を生成する駆動制御回路と、
   前記駆動制御信号に基づいて前記モータに通電する制御を行うとともに、前記モータの実回転数に対応する周波数を有する第１のＦＧ信号を出力する第１のモータ駆動回路と、
   前記駆動制御信号に基づいて前記モータに通電する制御を行うとともに、前記モータの実回転数に対応する周波数を有し、前記第１のＦＧ信号に対して位相がずれた第２のＦＧ信号を出力する第２のモータ駆動回路と、
   前記第１のＦＧ信号と前記第２のＦＧ信号を入力し、入力された信号を合成した合成信号を生成する合成信号生成回路と、を備え、
   前記第１のモータ駆動回路は、前記モータがロックしている状態であるか否かを示す２値信号である第１のロック検出信号を出力し、
   前記第２のモータ駆動回路は、前記モータがロックしている状態であるか否かを示す２値信号である第２のロック検出信号を出力し、
   前記合成信号生成回路は、前記第１のＦＧ信号、前記第２のＦＧ信号、前記第１のロック検出信号、および前記第２のロック検出信号を合成して、前記合成信号を生成する
   モータ駆動制御装置。
7. 請求項６に記載のモータ駆動制御装置において、
   前記第１のＦＧ信号および前記第２のＦＧ信号は、所定のデューティ比を有する矩形波状の信号であり、
   前記合成信号生成回路は、前記第１のＦＧ信号と前記第２のＦＧ信号の論理積に基づく信号と、前記第１のロック検出信号と前記第２のロック検出信号の論理積に基づく信号との論理積に基づいて、前記合成信号を生成する
   モータ駆動制御装置。
8. 請求項７に記載のモータ駆動制御装置において、
   前記第１のモータ駆動回路は、前記第１のＦＧ信号を出力するための第１の出力端子と、前記第１のロック検出信号を出力するための第２の出力端子と、前記第１の出力端子と第１の固定電位との間に接続された第１の出力トランジスタと、前記第２の出力端子と前記第１の固定電位との間に接続された第２の出力トランジスタとを含み、
   前記第２のモータ駆動回路は、前記第２のＦＧ信号を出力するための第３の出力端子と、前記第２のロック検出信号を出力するための第４の出力端子と、前記第３の出力端子と前記第１の固定電位との間に接続された第３の出力トランジスタと、前記第４の出力端子と前記第１の固定電位との間に接続された第４の出力トランジスタとを含み、
   前記合成信号生成回路は、
   前記第１の出力端子と前記第３の出力端子とが共通に接続された第１の接続点と前記第１の固定電位とは異なる第２の固定電位との間に接続された第１の負荷と、
   前記第２の出力端子と前記第４の出力端子とが共通に接続された第２の接続点と前記第２の固定電位との間に接続された第２の負荷と、
   一端が前記第２の固定電位に接続された第３の負荷と、
   前記第１の固定電位と前記第３の負荷の他端との間に接続され、前記第１の接続点の電圧に基づいてオン・オフが制御される第１のスイッチ素子と、
   前記第１の固定電位と前記第３の負荷の他端との間に接続され、前記第２の接続点の電圧に基づいてオン・オフが制御される第２のスイッチ素子と、を含む
   モータ駆動制御装置。
9. 請求項７または８に記載のモータ駆動制御装置において、
   前記駆動制御回路は、前記合成信号が前記第１のＦＧ信号と前記第２のＦＧ信号との位相差に応じたデューティ比である場合に、前記モータが正常に駆動していると判定する
   モータ駆動制御装置。
10. 請求項９に記載のモータ駆動制御装置において、
    前記駆動制御回路は、前記合成信号が前記所定のデューティ比である場合に、前記第１のモータ駆動回路および前記第２のモータ駆動回路の何れか一方が開放故障であると判定する
    モータ駆動制御装置。
11. 請求項１０に記載のモータ駆動制御装置において、
    前記駆動制御回路は、前記合成信号が第１の論理レベルである場合に、前記第１のモータ駆動回路および前記第２のモータ駆動回路の何れか一方が短絡故障であると判定する
    モータ駆動制御装置。
12. 請求項１１に記載のモータ駆動制御装置において、
    前記駆動制御回路は、前記合成信号が前記第１の論理レベルと異なる第２の論理レベルである場合に、前記モータがロック状態であると判定する
    モータ駆動制御装置。
13. 請求項１乃至１２の何れか一項に記載のモータ駆動制御装置と、
    第１の系統のコイルと第２の系統のコイルを含む前記モータと、を備え、
    前記第１のモータ駆動回路は、前記第１の系統のコイルの通電を制御し、
    前記第２のモータ駆動回路は、前記第２の系統のコイルの通電を制御する
    ファン。
14. 請求項１乃至１２の何れか一項に記載のモータ駆動制御装置と、
    少なくとも一つのコイルを含む２つの前記モータと、を備え、
    前記第１のモータ駆動回路は、一方の前記モータの前記コイルの通電を制御し、
    前記第２のモータ駆動回路は、他方の前記モータの前記コイルの通電を制御する
    ファン。

Images