JP7358264B2 - モータ駆動制御装置、ファン、およびモータ駆動制御方法 - Google Patents

Description

本発明は、モータ駆動制御装置、ファン、およびモータ駆動制御方法に関し、例えば、２系統の駆動回路を有するモータ駆動制御装置に関する。

従来、単相モータを駆動するモータ駆動装置が開示されている（例えば、特許文献１参照）。

特開２００９－７７５４３号公報

ところで、モータ駆動制御装置の駆動回路（モータ駆動回路）に故障が発生してモータを駆動させることができなくなる場合がある。例えば、所定の回転方向（正方向）にモータを駆動させる用途において、上記のようにモータを駆動させることができなくなったとき、外力が作用してモータが所定の回転方向とは反対の方向に強制的に回転する（逆回転する）と、問題が生じる場合がある。

例えば、モータ駆動制御装置によりファン（以下、「ファンモータ」とも称する。）を駆動する場合において、電源ラインのヒューズが切れるなどしてモータ駆動制御装置内の駆動回路が故障したとき、ファンモータが停止する。このような場合において、例えば、当該ファンモータと併用されている他のファンモータの動作に伴って当該ファンモータに風が流入すると、当該ファンモータが逆回転する可能性がある。例えば、複数のファンモータがハウジングで囲まれた装置の冷却用途に用いられている場合において、上記のようにして１つのファンモータが逆回転すると、装置の内圧低下が引き起こされて冷却機能が低下し、装置の機能に影響が発生する可能性がある。そのため、ファンモータの正回転を可能な限り継続させる必要がある。

上記の問題を解決する方法として、モータ駆動制御装置が２系統の駆動回路を有するようにすることで、一方の駆動回路が故障した場合においても、他方の駆動回路を用いてファンモータの駆動を継続することが可能になる。

ところで、このようにモータ駆動制御装置に２系統の駆動回路が設けられている場合において、回転数を監視しながら、モータが正常に駆動している状態であるか、モータがロックしていないか、どちらかの一方の駆動回路が故障していないか等を判定することができれば、ファンモータの状態に応じた適切な制御を行うことが可能となり、便利である。

この発明は、モータの駆動状態を判定可能なモータ駆動制御装置を提供することを目的とする。

本発明の代表的な実施の形態に係るモータ駆動制御装置は、モータの回転数を制御するための駆動制御信号に基づいて前記モータに通電する制御を行うとともに、前記モータの実回転数に対応する周期を有するＦＧ信号を出力する複数のモータ駆動回路と、前記モータ駆動回路から出力された前記ＦＧ信号の夫々を入力し、入力された信号を合成した合成信号を生成する合成信号生成回路と、前記モータの目標回転数を指示する速度指令信号に基づいて前記駆動制御信号を生成して前記モータ駆動回路の夫々に出力するとともに、前記合成信号に基づいて、前記モータおよび前記モータ駆動回路の状態を判定する駆動制御回路と、を備え、夫々の前記モータ駆動回路から出力される前記ＦＧ信号は、互いに位相差を有し、前記駆動制御回路は、前記合成信号が所定の論理値を示している場合に、前記複数のモータ駆動回路の少なくとも一つを前記ＦＧ信号の出力が不能なハイレベル状態に遷移させ、そのときの前記合成信号に基づいて、前記複数のモータ駆動回路の何れか一つが前記ＦＧ信号を正常に出力することができないＦＧ故障状態であるか、前記モータが回転不能となるロック状態であるかを判別する第１判定処理を行うことを特徴とする。

本発明に係るモータ駆動制御装置によれば、モータの駆動状態を判定可能となる。

実施の形態１に係るファンの構成を示すブロック図である。 実施の形態１に係る制御回路１２＿１，１２＿２および合成信号生成回路２１の内部構成を示すブロック図である。 実施の形態１に係るファンの状態と合成信号Ｓｉの態様との関係を示す図である。 実施の形態１に係るモータ駆動制御装置による、ファンの駆動状態の判定処理の流れを示すフローチャートである。 実施の形態１に係るモータ駆動制御装置による、ファンの駆動状態の判定処理（第１ＦＧ故障判定処理）の流れを示すフローチャートである。 実施の形態１に係るモータ駆動制御装置による、ファンの駆動状態の判定処理（第２ＦＧ故障判定処理）の流れを示すフローチャートである。 実施の形態１に係るモータ駆動制御装置による、ファンの駆動状態の判定処理（第３ＦＧ故障判定処理）の流れを示すフローチャートである。 実施の形態１に係るモータ駆動制御装置による、ファンの駆動状態の判定処理（第３ＦＧ故障判定処理）の流れを示すフローチャートである。 実施の形態１に係るモータ駆動制御装置による、ファンの駆動状態の判定処理（第１系統片側故障駆動処理）の流れを示すフローチャートである。 実施の形態１に係るモータ駆動制御装置による、ファンの駆動状態の判定処理（第２系統片側故障駆動処理）の流れを示すフローチャートである。 モータ駆動回路１０＿１，１０＿２が正常状態であり、且つモータ５０が非ロック状態であるときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートである。 モータ駆動回路１０＿１，１０＿２が正常状態であり、且つモータ５０がロック状態であるときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートである。 モータ駆動回路１０＿１が正常状態であり、且つモータ駆動回路１０＿２がＦＧ短絡故障によるＦＧ故障状態であるときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートである。 モータ駆動回路１０＿１が正常状態であり、且つモータ駆動回路１０＿２がＦＧ開放故障によるＦＧ故障状態であるときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートである。 モータ駆動回路１０＿１が正常状態であり、且つモータ駆動回路１０＿２がＦＧ短絡故障によるＦＧ故障状態であるときに、正常状態にあるモータ駆動回路１０＿１から先に片側駆動させたときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートである。 モータ駆動回路１０＿１がＦＧ短絡故障によるＦＧ故障状態であり、且つモータ駆動回路１０＿２が正常状態であるときに、ＦＧ故障状態にあるモータ駆動回路１０＿１から先に片側駆動させたときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートである。 モータ駆動回路１０＿１が正常状態であり、且つモータ駆動回路１０＿２がＦＧ開放故障によるＦＧ故障状態であるときに、正常状態にあるモータ駆動回路１０＿１から先に片側駆動させたときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートである。 実施の形態２に係るファンの構成を示すブロック図である。 実施の形態２に係る制御回路１２Ａ＿１，１２Ａ＿２および合成信号生成回路２１Ａの内部構成を示すブロック図である。 実施の形態２に係るファンの状態と合成信号Ｓｉの態様との関係を示す図である。 本発明の別の実施の形態に係るファンの構成を示すブロック図である。

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。なお、以下の説明では、一例として、発明の構成要素に対応する図面上の参照符号を、括弧を付して記載している。

〔１〕本発明の代表的な実施の形態に係るモータ駆動制御装置（１，１Ａ）は、モータ（５０）の回転数を制御するための駆動制御信号（Ｓｃａ１，Ｓｃａ２）に基づいて前記モータに通電する制御を行うとともに、前記モータの実回転数に対応する周期を有するＦＧ信号（ｆｇ１，ｆｇ２）を出力する複数のモータ駆動回路（１０＿１，１０＿２，１０Ａ＿１，１０Ａ＿２）と、前記モータ駆動回路から出力された前記ＦＧ信号の夫々を入力し、入力された信号を合成した合成信号（Ｓｉ）を生成する合成信号生成回路（２１，２１Ａ）と、前記モータの目標回転数を指示する速度指令信号（Ｓｃ）に基づいて前記駆動制御信号を生成して前記モータ駆動回路の夫々に出力するとともに、前記合成信号に基づいて、前記モータおよび前記モータ駆動回路の状態を判定する駆動制御回路（２０）と、を備え、夫々の前記モータ駆動回路から出力される前記ＦＧ信号は互いに位相差を有し、前記駆動制御回路は、前記合成信号が所定の論理値を示している場合に、前記複数のモータ駆動回路の少なくとも一つを前記ＦＧ信号の出力が不能なハイレベル状態に遷移させ、そのときの前記合成信号に基づいて、前記複数のモータ駆動回路の何れか一つが前記ＦＧ信号を正常に出力することができないＦＧ故障状態であるか、前記モータが回転不能となるロック状態であるかを判別する第１判定処理（第１ＦＧ故障判定処理）を行うことを特徴とする。

〔２〕上記〔１〕に記載のモータ駆動制御装置において、夫々の前記モータ駆動回路は、その内部における回路の少なくとも一部の動作を停止させ、前記ＦＧ信号の出力をハイレベルに固定する省電力状態に遷移可能であり、前記駆動制御回路は、前記合成信号が前記所定の論理値を示している場合に、前記複数のモータ駆動回路の少なくとも一つを前記省電力状態に遷移させ、そのときの前記合成信号に基づいて前記第１判定処理を行ってもよい。

〔３〕上記〔１〕または〔２〕に記載のモータ駆動制御装置において、夫々の前記モータ駆動回路は、内部電源電圧（Ｖｄｄ）を生成して出力する内部電源回路（１２１）と、前記内部電源電圧からの給電によって動作可能に構成され、前記モータのロータの回転位置に応じた位置検出信号（ｈｐ，ｈｎ）に基づいて前記ＦＧ信号を生成して出力するＦＧ信号生成部（１２４）と、前記ＦＧ信号生成部への前記内部電源電圧の供給と遮断を制御するともに、前記駆動制御信号に基づいて、前記モータを通電させるためのモータ駆動制御信号（Ｓｄ１，Ｓｄ２）を生成する制御部（１２２）とを有し、前記駆動制御回路は、前記合成信号が前記所定の論理値を示している場合に、前記駆動制御信号の出力を停止し、前記制御部は、前記駆動制御信号が入力されず、且つ前記ＦＧ信号が所定の期間切り替わらない場合に、前記ＦＧ信号生成部への前記内部電源電圧の供給を遮断してもよい。

〔４〕上記〔３〕に記載のモータ駆動制御装置において、前記駆動制御回路は、前記第１判定処理において、前記合成信号の所定の変化を検出した場合に、前記複数のモータ駆動回路の何れか一つが前記ＦＧ故障状態であると判定し、前記合成信号が前記所定の論理値（例えばハイレベル）に固定されている場合に、前記モータが前記ロック状態であると判定してもよい。

〔５〕上記〔４〕に記載のモータ駆動制御装置において、前記駆動制御回路は、前記複数のモータ駆動回路の何れか一つが前記ＦＧ故障状態であると判定した場合に、前記複数のモータ駆動回路を一つずつ順次駆動させ、そのときの前記合成信号に基づいて、前記モータ駆動回路のどちらが前記ＦＧ故障状態であるかを判別する第２判定処理（第３ＦＧ故障判定処理）を行ってもよい。

〔６〕上記〔５〕に記載のモータ駆動制御装置において、前記駆動制御回路は、前記第２判定処理によって、前記ＦＧ故障状態であると判定した前記モータ駆動回路に対して前記駆動制御信号の出力を停止し、正常状態であると判定した前記モータ駆動回路に対して前記駆動制御信号を出力してもよい。

〔７〕上記〔１〕乃至〔６〕の何れか一項に記載のモータ駆動制御装置において、前記ＦＧ信号は、前記モータの回転数に対応した周期で所定のデューティ比を有する矩形波状の信号であり、前記合成信号生成回路は、それぞれの前記モータ駆動回路から出力された前記ＦＧ信号の論理積に基づいて、前記合成信号を生成してもよい。

〔８〕上記〔１〕乃至〔６〕の何れか一項に記載のモータ駆動制御装置（１Ａ）において、夫々の前記モータ駆動回路（１０Ａ＿１，１０Ａ＿２）は、前記モータがロックしている状態であるか否かを示す２値信号であるロック検出信号（ｌｄ１，ｌｄ２）をそれぞれ出力し、前記ＦＧ信号は、前記モータの回転数に対応した周期で所定のデューティ比を有する矩形波状の信号であり、前記合成信号生成回路（２１Ａ）は、それぞれの前記モータ駆動回路から出力された前記ＦＧ信号の論理積に基づく信号（ｓｆ１２）と、それぞれの前記モータ駆動回路から出力された前記ロック検出信号の論理積に基づく信号（ｓｌ１２）との論理積に基づいて、前記合成信号を生成してもよい。

〔９〕本発明の代表的な実施の形態に係るファン（１００，１００Ａ）は、上記〔１〕乃至〔８〕の何れか一項に記載のモータ駆動制御装置（１，１Ａ）と、前記モータ（５０，５０Ｂ＿１，５０Ｂ＿２）と、前記モータの回転力によって回転可能に構成されたインペラ（９０，９０＿１，９０＿２）とを備えることを特徴とする。

〔１０〕本発明の代表的な実施の形態に係るモータ駆動制御方法は、モータ（５０）の回転数を制御するための駆動制御信号（Ｓｃａ１，Ｓｃａ２）に基づいて前記モータに通電する制御を行うとともに、前記モータの実回転数に対応する周期を有するＦＧ信号（ｆｇ１，ｆｇ２）を出力する複数のモータ駆動回路（１０＿１，１０＿２，１０Ａ＿１，１０Ａ＿２）と、前記モータ駆動回路から出力された前記ＦＧ信号の夫々を入力し、入力された信号を合成した合成信号（Ｓｉ）を生成する合成信号生成回路（２１，２１Ａ）と、前記モータの目標回転数を指示する速度指令信号（Ｓｃ）に基づいて前記駆動制御信号を生成して前記モータ駆動回路の夫々に出力するとともに、前記合成信号に基づいて、前記モータおよび前記モータ駆動回路の状態を判定する駆動制御回路（２０）とを備えたモータ駆動制御装置（１，１Ａ）によるモータ駆動制御方法であって、夫々の前記モータ駆動回路から出力される前記ＦＧ信号は互いに位相差を有し、前記駆動制御回路が、前記合成信号が所定の論理値を示している場合に、前記複数のモータ駆動回路の少なくとも一つを前記ＦＧ信号の出力が不能なハイレベル状態に遷移させる第１ステップ（Ｓ１０１～Ｓ１０３）と、前記駆動制御回路が、前記第１ステップにおける前記合成信号に基づいて、前記複数のモータ駆動回路の何れか一つが前記ＦＧ信号を正常に出力することができないＦＧ故障状態であるか、前記モータが回転不能となるロック状態であるかを判別する第１判定処理を行う第２ステップ（Ｓ１０４，Ｓ１０５，Ｓ１０８）と、を含むことを特徴とする。

２．実施の形態の具体例
以下、本発明の実施の形態の具体例について図を参照して説明する。なお、以下の説明において、各実施の形態において共通する構成要素には同一の参照符号を付し、繰り返しの説明を省略する。

図１は、実施の形態１に係るファンの構成を示すブロック図である。

実施の形態１に係るファン（ファンモータ）１００は、インペラ（羽根車）を回転させることによって風を発生させる装置である。ファン１００は、機器の内部で発生する熱を外部へ排出し、その機器の内部を冷却する冷却装置の一つとして利用可能であり、例えば、サーバ等の情報処理装置の他に、オイルミスト、切削屑、煙、埃などが発生する環境下で使用される工作機械等に搭載可能である。ファン１００は、例えば、軸流ファンである。

図１に示すように、ファン１００は、モータ５０と、インペラ９０と、位置検出器４１＿１、４１＿２と、モータ駆動制御装置１とを備えている。

本実施の形態において、モータ５０は、例えば、ティース（図示せず）に巻回された２系統のコイル８０＿１，８０＿２を備えた単相のブラシレスモータである。インペラ９０は、モータ５０の回転力によって回転可能に構成されている。例えば、インペラ９０は、モータ５０の出力軸（不図示）に接続されている。

モータ駆動制御装置１は、モータ５０の回転を制御するための装置である。モータ駆動制御装置１は、モータ５０を構成する各単相のコイル８０＿１，８０＿２に周期的に駆動電流を流すことで、モータ５０を回転させる。

位置検出器４１＿１，４１＿２は、モータ５０のロータの位置に応じて位置検出信号を出力する。位置検出器４１＿１，４１＿２は、例えば、ホール素子である。ホール素子は、ホール効果を利用して磁界を検出する素子で、ロータに使用された磁石の位置検出信号として、正の極性を有するホール信号ｈｐ，ｈｎを電圧値として生成して出力する。以下、位置検出信号を「位置検出信号ｈｐ，ｈｎ」とも表記する。

なお、本実施の形態では、一例として、位置検出器４１＿１，４１＿２としてのホール素子は、制御回路１２＿１，１２＿２によって生成される直流電圧（電源電圧）によって駆動可能に構成されており、直流電圧の供給を遮断すると、ホール信号（位置検出信号）ｈｐ，ｈｎの出力を停止し、グラウンド電圧ＧＮＤと同等なレベルに低下する。

位置検出器４１＿１は、第１の系統のコイル８０＿１に対応する位置に配置され、後述するモータ駆動回路１０＿１の制御回路１２＿１に位置検出信号を出力する。位置検出器４１＿２は、第２の系統のコイル８０＿２に対応する位置に配置され、後述するモータ駆動回路１０＿２の制御回路１２＿２に位置検出信号を出力する。位置検出器４１＿１と位置検出器４１＿２は、例えば、相対位置が電気角でπ／２（９０度）になる位置に配置される。

モータ駆動制御装置１には、外部から直流の電源電圧Ｖｉｎ，Ｖｃｃが供給される。なお、電源電圧Ｖｃｃ（≦電源電圧Ｖｉｎ）は、外部から供給されてもよいし、モータ駆動制御装置１内に別途設けたＤＣ／ＤＣコンバータ等の電源回路（不図示）によって電源電圧Ｖｉｎに基づいて生成されてもよい。

モータ駆動制御装置１は、上位装置５００に接続されている。モータ駆動制御装置１には、上位装置５００から出力された速度指令信号Ｓｃが入力される。モータ駆動制御装置１は、入力された速度指令信号Ｓｃに応じてモータ５０を駆動させる。また、モータ駆動制御装置１は、上位装置５００に対して、モータ５０の状態に関する情報を出力する。例えば、後述するように、モータ駆動制御装置１は、モータ５０の実回転数に応じた信号や後述するモータの異常状態を示す信号を状態信号Ｓｏとして上位装置５００に出力する。これにより、上位装置５００は、ファン１００の回転状態やファン１００の異常の有無等を知ることができる。

具体的に、モータ駆動制御装置１は、２系統のモータ駆動回路１０＿１，１０＿２と、モータ駆動回路１０＿１，１０＿２の動作を制御する駆動制御回路２０と、合成信号生成回路２１とを備えている。

駆動制御回路２０は、第１系統のモータ駆動回路１０＿１と第２系統のモータ駆動回路１０＿２とを介してモータ５０の駆動を制御するための回路である。駆動制御回路２０は、例えば、ＣＰＵ等のプロセッサ、ＲＯＭやＲＡＭ等の各種メモリ、タイマ（カウンタ）、Ａ／Ｄ変換回路、入出力Ｉ／Ｆ回路、およびクロック生成回路等のハードウェア要素を有し、各構成要素がバスや専用線を介して互いに接続されたプログラム処理装置（例えば、マイクロコントローラ：ＭＣＵ）によって構成されている。

本実施の形態において、駆動制御回路２０は、一つの半導体装置（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）としてパッケージ化されているが、これに限られるものではない。

駆動制御回路２０は、上位装置５００からの速度指令信号Ｓｃに基づいて、モータ５０の回転数を制御するための駆動制御信号Ｓｃａ１，Ｓｃａ２を生成し、各モータ駆動回路１０＿１，１０＿２にそれぞれ出力する。なお、駆動制御回路２０は、１つの駆動制御信号を出力し、２つの線路に分岐して駆動制御信号をモータ駆動回路１０＿１，１０＿２に出力するようにしてもよい。この場合、モータ駆動回路１０＿１，１０＿２に出力する駆動制御信号のそれぞれを地絡することで、駆動制御信号を無効とするスイッチを設けるようにしてもよい。

ここで、速度指令信号Ｓｃは、モータ５０の目標回転数（目標回転速度）を指示する信号であり、例えば、モータの目標回転数に対応するデューティ比のＰＷＭ（パルス幅変調）信号である。なお、速度指令信号Ｓｃは、例えば、目標回転数に対応する周期のＰＦＭ信号など、他の形式の信号であってもよい。

駆動制御信号Ｓｃａ１，Ｓｃａ２は、速度指令信号Ｓｃと同様に、モータ５０の目標回転数（目標回転速度）を指示する信号であり、例えば、モータの目標回転数に対応するデューティ比のＰＷＭ信号である。

また、駆動制御回路２０は、上位装置５００からの速度指令信号Ｓｃに従ってモータ５０の駆動を制御する機能に加えて、ファン１００（モータ５０およびモータ駆動回路１０＿１，１０＿２）の異常の有無を判定し、判定結果を出力する機能を有している。

具体的には、駆動制御回路２０は、合成信号生成回路２１によって生成された合成信号Ｓｉに基づいて、モータ５０が正常に動作している正常状態と、モータ駆動回路１０＿１，１０＿２の何れか一つがＦＧ信号（信号ｆｇ１，ｆｇ２）を正常に出力することができないＦＧ故障状態と、モータ５０が回転不能となるロック状態とを判定し、ファン１００の状態を示す状態信号Ｓｏを上位装置５００に対して出力する。例えば、駆動制御回路２０は、ファン１００（モータ５０およびモータ駆動回路１０＿１，１０＿２）が正常状態である場合、合成信号生成回路２１によって生成された合成信号Ｓｉに基づいて、モータ５０の実回転数に応じた周期でデューティ５０％のＦＧ信号を状態信号Ｓｏとして出力する。ＦＧ故障状態とロック状態を含む停止状態である場合、駆動制御回路２０は、電源電圧Ｖｃｃ（ハイレベル）またはグラウンド電圧ＧＮＤ（ローレベル）を状態信号Ｓｏとして出力する。これにより、上位装置５００は、状態信号Ｓｏの周期から、ファン１００の駆動状態を知ることができる。

モータ駆動回路１０＿１，１０＿２は、駆動制御信号Ｓｃａ１，Ｓｃａ２に基づいてモータ５０に通電する制御を行うとともに、モータ５０の実回転数に対応する周期を有するＦＧ信号（信号ｆｇ１，ｆｇ２）を出力する回路である。モータ駆動回路１０＿１およびモータ駆動回路１０＿２は、例えば、互いに同一の回路構成を有している。

後述するように、モータ駆動回路１０＿１，１０＿２は、その内部における回路の少なくとも一部の動作を停止させ、ＦＧ信号（信号ｆｇ１，ｆｇ２）の出力をハイレベルに固定する省電力状態に遷移可能となっている。

モータ駆動回路１０＿１は、制御回路１２＿１と、制御回路１２＿１による制御に基づいてコイル８０＿１に通電するインバータ回路（通電回路）１５＿１とを有している。モータ駆動回路１０＿２は、制御回路１２＿２と、制御回路１２＿２による制御に基づいてコイル８０＿２に通電するインバータ回路（通電回路）１５＿２を有している。このとき、制御回路１２＿１，１２＿２は、それぞれインバータ回路１５＿１，１５＿２を含んでもよい。

モータ駆動回路１０＿１，１０＿２は、一端が電源電圧Ｖｉｎに接続されたヒューズ１９をそれぞれ有している。モータ駆動回路１０＿１，１０＿２において、電源電圧Ｖｉｎは、ヒューズ１９を経由して各モータ駆動回路１０＿１，１０＿２のインバータ回路１５＿１，１５＿２および制御回路１２＿１，１２＿２にそれぞれ供給される。

インバータ回路１５＿１は、制御回路１２＿１から出力されたモータ駆動制御信号Ｓｄ１に基づいて、出力端子１６＿１，１７＿１に接続されたモータ５０のコイル８０＿１に通電する。インバータ回路１５＿２は、インバータ回路１５＿１と同様に、制御回路１２＿２から出力されたモータ駆動制御信号Ｓｄ２に基づいて、出力端子１６＿２，１７＿２に接続されたモータ５０のコイル８０＿２の通電を制御する。モータ駆動制御信号Ｓｄ１，Ｓｄ２は、例えば、ＰＷＭ（パルス幅変調）信号である。

図１に示すように、インバータ回路１５＿１，１５＿２は、例えば、Ｈブリッジ回路であり、電源電圧Ｖｉｎの両端に設けられた２つのスイッチ素子（例えばトランジスタ）の直列回路の対を２つ有している。各直列回路における２つのスイッチ素子同士の接続点がそれぞれ、コイル８０＿１，８０＿２に通電するための出力端子１６＿１，１７＿１，１６＿２，１７＿２となっている。

インバータ回路１５＿１，１５＿２を構成する各スイッチ素子は、制御回路１２＿１，１２＿２からそれぞれ出力されるモータ駆動制御信号Ｓｄ１，Ｓｄ２によって、オン・オフが制御される。これにより、インバータ回路１５＿１の出力端子１６＿１，１７＿１に接続されたコイル８０＿１の通電と、インバータ回路１５＿２の出力端子１６＿２，１７＿２に接続されたコイル８０＿２の通電が、それぞれ制御される。

制御回路１２＿１は、駆動制御回路２０から出力される駆動制御信号Ｓｃａ１と、位置検出器４１＿１から出力された位置検出信号ｈｐ，ｈｎとに基づいて、コイル８０＿１の通電方向を決定して、モータ駆動制御信号Ｓｄ１を生成し、インバータ回路１５＿１を制御する。制御回路１２＿２は、駆動制御回路２０から出力される駆動制御信号Ｓｃａ２と、位置検出器４１＿２から出力された位置検出信号ｈｐ，ｈｎとに基づいて、コイル８０＿２の通電方向を決定して、モータ駆動制御信号Ｓｄ２を生成し、インバータ回路１５＿２を制御する。

例えば、制御回路１２＿１は、位置検出信号に基づいてモータ５０の実回転数を検出し、モータ５０の実回転数が駆動制御信号Ｓｃａ１で指定された回転数と一致するようにデューティ比を調整したＰＷＭ信号を生成し、駆動信号Ｓｄｒ１としてインバータ回路１５＿１に供給することにより、インバータ回路１５＿１の各スイッチング素子のオン、オフ動作を制御する。また、制御回路１２＿２も同様に、位置検出信号に基づくモータ５０の実回転数が駆動制御信号Ｓｃａ２で指定された回転数と一致するようにＰＷＭ信号を生成し、駆動信号Ｓｄｒ２としてインバータ回路１５＿２に供給する。なお、制御回路１２＿１，１２＿２は、それぞれ、実回転数に関わらず、駆動制御信号Ｓｃａ１，Ｓｃａ２で指定された回転数に対応したデューティ比のＰＷＭ信号を生成し、駆動信号Ｓｄｒ１，Ｓｄｒ２としてインバータ回路１５＿１，１５＿２に供給するようにしてもよい。

更に、制御回路１２＿１は、位置検出器４１＿１からの位置検出信号に基づいて、モータ５０の実回転数に対応する第１のＦＧ信号（以下、「信号ｆｇ１」と称する。）を生成して出力する。制御回路１２＿２は、位置検出器４１＿２からの位置検出信号に基づいて、モータ５０の実回転数に対応する第２のＦＧ信号（以下、「信号ｆｇ２」と称する。）を生成して出力する。

信号ｆｇ１，ｆｇ２は、例えば、所定のデューティ比を有する矩形波状の信号であり、位相が互いに相違している。例えば、信号ｆｇ１，ｆｇ２は、モータ５０の実回転数に対応する周期を有し、回転数が一定の場合にデューティ比が５０％になるように生成される２値信号（デジタル信号）である。

信号ｆｇ１と信号ｆｇ２との位相差は、位置検出器４１＿１と位置検出器４１＿２の電気角の相対位置により決定され、例えば、π／２（９０度）である。なお、信号ｆｇ１と信号ｆｇ２との位相差がπ／２（９０度）である場合、π／２（９０度）の近傍（例えば、π／２±１０％）であってもよい。

合成信号生成回路２１は、制御回路１２＿１，１２＿２によって生成された信号ｆｇ１，ｆｇ２をそれぞれ入力し、入力した信号を合成した合成信号Ｓｉを生成する。例えば、合成信号生成回路２１は、信号ｆｇ１と信号ｆｇ２との論理積に基づいて合成信号Ｓｉを生成する。以下、合成信号生成回路２１とその周辺回路について、詳細に説明する。

図２は、実施の形態１に係る制御回路１２＿１，１２＿２および合成信号生成回路２１の内部構成を示すブロック図である。なお、図２には、制御回路１２＿１，１２＿２の内部構成のうち、ＦＧ信号（信号ｆｇ１，ｆｇ２）の生成に関連する構成のみが図示されている。

なお、以下の説明において、モータ駆動回路１０＿１，１０＿２、制御回路１２＿１，１２＿２、および駆動制御信号Ｓｃａ１，Ｓｃａ２等の接尾辞を付した構成要素について、接尾辞のみが異なる構成要素同士を互いに区別しない場合や総称する場合には、「モータ駆動回路１０」、「制御回路１２」、および「駆動制御信号Ｓｃａ」等のように接尾辞を省略して表記することがある。

制御回路１２＿１と制御回路１２＿２は、１つの集積回路（ＩＣ）によってそれぞれ実現されている。本実施の形態において、制御回路１２＿１と制御回路１２＿２はともに、ハードウェアとして同一の回路構成を有する汎用ＩＣを用いて構成されている。なお、制御回路１２＿１と制御回路１２＿２は、汎用ＩＣによる構成に限定されない。例えば、マイクロコントローラ（ＭＣＵ）で構成してもよい。

制御回路１２＿１と制御回路１２＿２は、ＦＧ信号（信号ｆｇ１，ｆｇ２）の生成に関連する機能部として、それぞれ、内部電源回路１２１と、制御部１２２と、ＦＧ信号生成部１２４と、複数の外部端子と、を有している。

制御回路１２＿１，１２＿２は、上記外部端子として、例えば、第１の固定電位としてのグラウンド電圧ＧＮＤを入力するためのグラウンド端子ＧＮＤと、電源電圧Ｖｉｎ（＞ＧＮＤ）を入力するための電源端子ＶＩＮと、駆動制御信号Ｓｃａ１，Ｓｃａ２を入力するための端子ＳＣＡ１，ＳＣＡ２と、ＦＧ信号としての信号ｆｇ１，ｆｇ２を出力するための端子ＦＧ１，ＦＧ２と、位置検出器４１＿１，４１＿２からの位置検出信号ｈｐ，ｈｎを入力するための端子ＨＰ１，ＨＮ１，ＨＰ２，ＨＮ２と、モータ駆動制御信号Ｓｄ１，Ｓｄ２を出力するための端子ＳＤ１，ＳＤ２と、位置検出器４１＿１，４１＿２に直流電圧Ｖｈｂを供給する外部出力電源端子ＨＢ１、ＨＢ２を有している。

なお、説明の便宜上、図２には、制御回路１２＿１，１２＿２の外部端子として、ＦＧ信号（信号ｆｇ１，ｆｇ２）に関連する外部端子のみが図示されている。本実施の形態では、一例として、制御回路１２＿１と制御回路１２＿２とが同一の回路構成を有しているものとし、代表的に、制御回路１２＿１の回路構成について詳細に説明する。

内部電源回路１２１は、内部電源電圧を生成して出力する回路である。内部電源回路１２１は、電源端子ＶＩＮに供給されて直流電圧Ｖｉｎに基づいて所定の直流電圧を生成し、内部電源電圧Ｖｄｄ（≦電源電圧Ｖｉｎ）として制御回路１２＿１内の回路に供給する。また、内部電源回路１２１は、内部電源電圧Ｖｄｄに基づいて所定の直流電圧を生成し、外部出力電源電圧Ｖｈｂ（≦電源電圧Ｖｄｄ）として位置検出器４１＿１に供給する。

制御部１２２は、制御回路１２＿１内の回路を統括的に制御するための機能部である。制御部１２２は、例えば、専用ハードウェアロジック回路またはＭＣＵ等のプログラム処理装置と、モータ駆動制御信号Ｓｄ１を生成するためのプリドライブ回路とによって構成されている。

制御部１２２は、ＦＧ信号生成部１２４への内部電源電圧Ｖｄｄの供給と遮断を制御する。具体的に、制御部１２２は、駆動制御信号Ｓｃａ１の入力および位置検出信号ｈｐ，ｈｎの入力の変化の有無に基づいて、内部電源電圧ＶｄｄのＦＧ信号生成部１２４への内部電源電圧Ｖｄｄの供給と遮断を制御する。例えば、制御部１２２は、駆動制御信号Ｓｃａ１が入力されず、位置検出信号ｈｐ，ｈｎの入力が変化せず、且つコンパレータ１２４１の出力が切り替わらない状態（すなわち、信号ｆｇ１の次の切り替わりが発生しない状態）が所定の省電力待ち時間（所定の期間の一例、第３期間Ｔｓ３）だけ継続した場合に、モータ５０が意図して停止したと判定して、省電力状態に遷移し、内部電源回路１２１を制御して、ＦＧ信号生成部１２４への内部電源電圧Ｖｄｄの供給を遮断する。このとき、同時に、位置検出器４１＿１への外部出力電源電圧Ｖｈｂの供給が遮断される。

本実施の形態では、制御回路１２が内部電源回路１２１による内部電源電圧Ｖｄｄの供給を遮断した状態を、モータ駆動回路１０の省電力状態という。

制御部１２２は、駆動制御信号Ｓｃａ１に基づいて、モータ５０を通電させるためのモータ駆動制御信号Ｓｄ１を生成する。具体的には、制御部１２２は、ＦＧ信号生成部１２４に内蔵されたコンパレータ１２４１によって、位置検出信号ｈｐ，ｈｎに基づいて生成された信号に基づいて、コイル８０＿１の通電方向を決定して、モータ５０の実回転数を検出し、モータ５０の実回転数が駆動制御信号Ｓｃａ１の例えばＰＷＭ信号のデューティ比で指定された回転数と一致するようにデューティ比を調整したＰＷＭ信号を生成し、モータ駆動制御信号Ｓｄ１としてインバータ回路１５＿１に出力する。このモータ駆動制御信号Ｓｄ１により、インバータ回路１５＿１の各スイッチング素子のオン、オフ動作が制御される。また、制御部１２２は、駆動制御信号Ｓｃａ１と等しいＰＷＭ信号のデューティ比で、モータ駆動制御信号Ｓｄ１を出力してもよい。

ＦＧ信号生成部１２４は、端子ＨＰ１，ＨＮ１に入力された位置検出信号ｈｐ，ｈｎに基づいてＦＧ信号を生成し、端子ＦＧ１から出力する回路である。ＦＧ信号生成部１２４は、内部電源電圧Ｖｄｄからの給電によって動作可能に構成されている。

位置検出器４１＿１としてのホール素子は、磁束密度に対応して出力が変化する。このため、位置検出器４１＿１は、モータ５０のロータの回転に応じて、ロータの回転数に対応する周期の正弦波信号である位置検出信号ｈｐ,ｈｎをアナログ電圧で出力する。位置検出信号ｈｐ，ｈｎは、互いに位相が１８０度異なっている。ＦＧ信号生成部１２４は、位置検出信号ｈｐの電圧と位置検出信号ｈｎの電圧との差分（ｈｐ－ｈｎ）の極性（正負）に応じた２値信号（デジタル信号）を生成し、２値の信号ｆｇ１に変換して出力する。

例えば、図２に示すように、ＦＧ信号生成部１２４は、出力トランジスタＱ１、コンパレータ（電圧比較器）１２４１と、プリドライブ回路１２４２とを含む。

コンパレータ１２４１は、端子ＨＰ１，ＨＮ１に入力された位置検出信号ｈｐ,ｈｎの差分（ｈｐ－ｈｎ）の正負に応じた２値信号を生成する回路である。プリドライブ回路１２４２は、コンパレータ１２４１によって生成された２値信号に基づいて出力トランジスタＱ１を駆動する回路である。

出力トランジスタＱ１は、信号ｆｇ１を端子ＦＧ１から出力するための回路素子であり、端子ＦＧ１と第１の固定電位としてのグラウンド電圧ＧＮＤとの間に接続されている。

本実施の形態では、制御回路１２＿１におけるＦＧ信号生成部１２４の出力トランジスタを「出力トランジスタＱ１」と称し、制御回路１２＿２におけるＦＧ信号生成部１２４の出力トランジスタを「出力トランジスタＱ２」と称する。出力トランジスタＱ１，Ｑ２は、例えば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。

合成信号生成回路２１は、信号ｆｇ１と信号ｆｇ２とを合成した合成信号Ｓｉを生成する回路である。合成信号生成回路２１には、回路を駆動するための第２の固定電位として電源電圧Ｖｃｃが供給されている。合成信号生成回路２１は、例えば、信号ｆｇ１，ｆｇ２の論理積に基づいて合成信号Ｓｉを生成する。合成信号生成回路２１は、例えば負荷Ｒ１を有する。負荷Ｒ１は、例えば抵抗である。負荷Ｒ１は、制御回路１２＿１の端子ＦＧ１と制御回路１２＿２の端子ＦＧ２とが共通に接続されたノード（接続点）Ｎ１と電源電圧Ｖｃｃとの間に接続されている。合成信号生成回路２１のノードＮ１の電圧は、合成信号Ｓｉとして、駆動制御回路２０に入力される。
本実施の形態において、合成信号生成回路２１は、例えば、制御回路１２＿１，１２＿２としての汎用ＩＣと駆動制御回路２０としてのＭＣＵとともに一つの回路基板上に搭載されている。

合成信号Ｓｉは、ファン１００（モータ５０およびモータ駆動回路１０＿１，１０＿２）の状態に応じてその波形が変化する。駆動制御回路２０は、合成信号Ｓｉに基づいてファン１００の駆動状態を判定する。以下、合成信号Ｓｉについて詳細に説明する。

図３は、実施の形態１に係るファンの状態と合成信号Ｓｉの態様との関係を示す図である。
図３には、ファン１００の通常動作時、すなわち、駆動制御回路２０が速度指令信号Ｓｃに応じた駆動制御信号Ｓｃａ１，Ｓｃａ２をモータ駆動回路１０＿１，１０＿２に出力してモータ５０を駆動したときの合成信号Ｓｉの態様が示されている。

先ず、ファン１００（モータ５０）が正常に動作している場合、すなわち正常状態について考える。
この場合、制御回路１２＿１，１２＿２の各端子ＦＧ１，ＦＧ２は、合成信号生成回路２１の電源電圧Ｖｃｃにプルアップされているので、制御回路１２＿１，１２＿２の各端子ＦＧ１，ＦＧ２から、電源電圧Ｖｃｃと同等な電圧をハイ（Ｈｉ）レベル（所定の論理値の一例）、グラウンド電圧ＧＮＤと同等な電圧をロー（Ｌｏ）レベル（所定の論理値の一例）とするデューティ比５０％の信号ｆｇ１，ｆｇ２（２値信号）が夫々出力される。また、上述したように、信号ｆｇ１と信号ｆｇ２とは９０度の位相差がある。したがって、ファン１００（モータ５０）が正常状態である場合には、合成信号生成回路２１（ノードＮ１）から出力される合成信号Ｓｉは、信号ｆｇ１，ｆｇ２とは周期が同じだが、デューティ比２５％の２値信号となる。

次に、ＦＧ故障状態として、モータ駆動回路１０＿１，１０＿２の端子ＦＧ１，ＦＧ２の何れか一方が開放状態となる故障が発生した場合を考える。例えば、位置検出器４１＿１としてのホール素子が故障し、位置検出信号ｈｐが外部出力電源電圧Ｖｈｂと同等なレベル、且つ／または、位置検出信号ｈｎがグラウンド電圧ＧＮＤと同等なレベルに固定されたとする。この場合には、差分（ｈｐ－ｈｎ）の極性が常に正になり、コンパレータ１２４１の出力がハイレベルに固定され、出力トランジスタＱ１がオフするため、端子ＦＧ１が開放状態となる。また、例えば、コンパレータ１２４１がハイレベルを出力中に位置検出器４１＿１への給電が断線・地絡した場合も同様に、端子ＦＧ１は開放状態となる。以下、モータ駆動回路１０＿１，１０＿２の端子ＦＧ１，ＦＧ２が高インピーダンス（Ｈｉ－Ｚ）状態（開放状態）となる故障を、「ＦＧ開放故障」とも称する。

端子ＦＧ１が開放状態となった場合、端子ＦＧ１からハイレベルの信号ｆｇ１が出力される。一方、モータ駆動回路１０＿２は正常に動作しているため、モータ５０が回転している場合には、端子ＦＧ２からデューティ比５０％の信号ｆｇ２を出力する。したがって、合成信号生成回路２１（ノードＮ１）から出力される合成信号Ｓｉは、信号ｆｇ２に応じたデューティ比５０％の２値信号になる。

なお、モータ駆動回路１０＿２の端子ＦＧ２のみがＦＧ開放故障となっている場合も同様に、合成信号生成回路２１から、信号ｆｇ１に応じたデューティ比５０％の合成信号Ｓｉを出力する。

次に、ＦＧ故障状態として、モータ駆動回路１０＿１，１０＿２の端子ＦＧ１，ＦＧ２の何れか一方が短絡状態となる故障が発生した場合を考える。例えば、位置検出器４１＿１としてのホール素子が故障し、位置検出信号ｈｐがグラウンド電圧ＧＮＤと同等なレベル、且つ／または、ｈｎが外部出力電源電圧Ｖｈｂと同等なレベルに固定されたとする。この場合には、差分（ｈｐ－ｈｎ）の極性が常に負になり、コンパレータ１２４１の出力がローレベルに固定され、出力トランジスタＱ１がオンするため、端子ＦＧ１は短絡状態となる。また、例えば、コンパレータ１２４１がローレベルを出力中に位置検出器４１＿１への給電が断線・地絡した場合も同様に、端子ＦＧ１は短絡状態となる。以下、モータ駆動回路１０＿１，１０＿２の端子ＦＧ１，ＦＧ２が短絡状態となる故障を、「ＦＧ短絡故障」とも称する。

端子ＦＧ１が短絡状態となった場合、端子ＦＧ１からローレベルの信号ｆｇ１が出力される。一方、モータ駆動回路１０＿２は、正常に動作しているため、端子ＦＧ２からデューティ比５０％の信号ｆｇ２を出力するが、ノードＮ１が端子ＦＧ１を介して短絡しているため、合成信号生成回路２１（ノードＮ１）から出力される合成信号Ｓｉは、ローレベルになる。

なお、モータ駆動回路１０＿２の端子ＦＧ２のみがＦＧ短絡故障となっている場合も同様に、合成信号生成回路２１から出力される合成信号Ｓｉは、ローレベルになる。

次に、モータ５０がロック状態になった場合を考える。
外部からの機構的な要因等によるロータロックにより、モータ５０が回転不能となるロック状態になったとき、位置検出器４１＿１，４１＿２から端子ＨＰ１，ＨＮ１，ＨＰ２，ＨＮ２に入力されるそれぞれの位置検出信号ｈｐ，ｈｎは周期的に変化しなくなるため、信号ｆｇ１，ｆｇ２は、ローレベルまたはハイレベルの何れか一方に固定されることになる。

例えば、モータ５０がロータロックにより、制御回路１２＿１，１２＿２から出力される信号ｆｇ１，ｆｇ２の少なくとも一方がローレベルとなった場合、合成信号生成回路２１（ノードＮ１）から出力される合成信号Ｓｉは、ローレベルとなる。

また、例えば、モータ５０がロータロックにより、制御回路１２＿１，１２＿２から出力される信号ｆｇ１，ｆｇ２がともにハイレベルとなった場合、合成信号生成回路２１（ノードＮ１）から出力される合成信号Ｓｉは、ハイレベルとなる。

以上のように、合成信号Ｓｉは、ファン１００（モータ５０およびモータ駆動回路１０＿１，１０＿２）の駆動状態に応じてその波形が変化するので、ファン１００の通常動作時における合成信号Ｓｉを監視することにより、駆動制御回路２０は、ファン１００の駆動状態を判定することが可能となる。

具体的には、モータ駆動回路１０＿１，１０＿２から出力された信号ｆｇ１，ｆｇ２の論理積に基づいて合成信号Ｓｉを生成することにより、モータ駆動回路１０＿１，１０＿２の何れか一方がＦＧ開放故障である場合と、モータ駆動回路１０＿１，１０＿２の少なくとも一方がＦＧ短絡故障またはモータ５０がロータロックである場合とを判定することが可能となる。

しかしながら、図３に示すように、合成信号Ｓｉがローレベルとなった場合には、ファン１００が「ＦＧ短絡故障によるＦＧ故障状態」と「ロック状態」のどちらの状態なのかを判定することができない。

そこで、本実施の形態に係るモータ駆動制御装置１では、合成信号Ｓｉがローレベルである場合に、少なくとも一方のモータ駆動回路１０＿１，１０＿２によるＦＧ信号の出力をハイレベル状態に遷移させたときの合成信号Ｓｉに基づいて、ファン１００が「ＦＧ短絡故障によるＦＧ故障状態」と「ロック状態」のどちらの状態なのかを判定する。

具体的には、駆動制御回路２０は、合成信号Ｓｉが所定の論理値を示している場合、例えば、図２に示す回路構成を有するＦＧ信号生成部１２４によって生成されたＦＧ信号を合成信号生成回路２１で合成した合成信号Ｓｉがローレベルを示している場合に、モータ駆動回路１０＿１，１０＿２の少なくとも一つを信号ｆｇ１，ｆｇ２の出力が不能なハイレベル状態に遷移させ、そのときの合成信号Ｓｉに基づいて、モータ駆動回路１０＿１，１０＿２の何れか一つがＦＧ故障状態であるか、モータ５０がロック状態であるかを判別する第１ＦＧ故障判定処理（第１判定処理の一例）を行う。

具体的には、駆動制御回路２０は、合成信号Ｓｉが所定の論理値（ローレベルまたはハイレベル）に固定されている場合に、駆動制御信号Ｓｃａ１，Ｓｃａ２の出力を停止して、モータ駆動回路１０＿１，１０＿２の少なくとも一つを省電力状態に遷移させる。

上述したように、モータ駆動回路１０の制御回路１２（制御部１２２）は、駆動制御信号Ｓｃａが入力されず、且つＦＧ信号の次の切り替わりが発生しない（位置検出信号ｈｐ，ｈｎの入力が変化しない）状態が第３期間Ｔｓ３だけ継続した場合に、ＦＧ信号生成部１２４への内部電源電圧Ｖｄｄの供給を遮断する。

したがって、ＦＧ短絡故障である片側、またはロータロックである両側のモータ駆動回路１０は、駆動制御回路２０からの駆動制御信号Ｓｃａが入力されず、且つＦＧ信号の次の切り替わりが発生しない状態から第３期間Ｔｓ３の経過後に省電力状態に遷移し、出力トランジスタＱ１がオフするため、モータ駆動回路１０の端子ＦＧ（ＦＧ１またはＦＧ２）が高インピーダンス状態になる。

すなわち、駆動制御回路２０は、モータ駆動回路１０＿１，１０＿２の少なくとも一方の端子ＦＧ１，ＦＧ２を高インピーダンス状態にしたときの合成信号Ｓｉに基づいて、ファン１００の状態に関する詳細な判定を行う。

例えば、駆動制御回路２０は、モータ駆動回路１０＿１，１０＿２の少なくとも一方が省電力状態である場合において合成信号Ｓｉの所定の変化を検出した場合に、モータ駆動回路１０＿１，１０＿２の何れか一方がＦＧ短絡故障によるＦＧ故障状態で、モータ５０が惰性で回転していると判定し、合成信号Ｓｉが所定の論理値（例えばハイレベル）に固定されている場合に、モータ５０が回転不能となるロック状態であると判定する。
ここで、合成信号Ｓｉの所定の変化とは、合成信号Ｓｉの論理値が２回以上切り替わることをいう。

なお、モータ駆動回路１０の制御回路１２（制御部１２２）は、駆動制御信号Ｓｃａが入力された場合、省電力状態を解除し、ＦＧ信号生成部１２４への内部電源電圧Ｖｄｄと外部出力電源電圧Ｖｈｂの供給を再開する。これにより、モータ駆動回路１０は、モータ５０のロータの回転位置に応じた位置検出器４１からの位置検出信号に基づく、ＦＧ信号の出力を再開する。このとき、ＦＧ故障状態であるモータ駆動回路１０は、コンパレータ１２４１の再出力により、他方のＦＧ故障状態に切り替わる場合がある。

次に、モータ駆動制御装置１によるファン１００の駆動状態の判定処理の流れについて説明する。
図４、図５、図６、図７Ａ乃至図７Ｄは、実施の形態１に係るモータ駆動制御装置による、ファンの駆動状態の判定処理の流れを示すフローチャートの一例である。

図４に示すように、モータ駆動制御装置１に電源が投入された場合、先ず、駆動制御回路２０（ＭＣＵ）等が初期化される（ステップＳ１）。次に、駆動制御回路２０は、モータ５０を駆動しない停止モードとなる（ステップＳ２）。ここで、停止モードにおいて、モータ駆動回路１０＿１，１０＿２は、省電力状態でもよい。停止モードにおいて、駆動制御回路２０は、上位装置５００から速度指令信号Ｓｃが入力されているか否かを判定する（ステップＳ３）。速度指令信号Ｓｃが入力されていない場合には（ステップＳ３：Ｎｏ）、駆動制御回路２０は、停止モードで引き続き動作し、速度指令信号Ｓｃの入力の有無を監視する。

一方、速度指令信号Ｓｃが入力されている場合には（ステップＳ３：Ｙｅｓ）、駆動制御回路２０は、起動待ちモードに移行する（ステップＳ１０）。起動待ちモードにおいて、先ず、駆動制御回路２０は、モータ５０の回転が確実に始まるように、速度指令信号Ｓｃに依らず、予め設定された固定のデューティ比（起動デューティ比）の駆動制御信号Ｓｃａ１，Ｓｃａ２を出力する（ステップＳ１１）。この起動デューティ比は、例えば一方のモータ駆動回路１０がＦＧ故障によりコイル８０への通電方向の切り替え（転流）が発生せず、モータの回転に対してブレーキとなった場合でも、他方の正常なモータ駆動回路１０によってモータ５０が回転可能なデューティ比の場合、速度指令信号Ｓｃに対応したデューティ比でもよい。

次に、駆動制御回路２０は、所定の起動待ち時間の期間（第１期間Ｔｓ１）内において、モータ５０が回転して合成信号Ｓｉの所定の変化を検出したか否か、換言すれば、合成信号Ｓｉが所定の論理値（ハイレベルまたはローレベル）に固定されているか否かを判定する（ステップＳ１２）。このとき、第１期間Ｔｓ１は、後述する第２期間Ｔｓ２以上の時間とする。

第１期間Ｔｓ１内において、合成信号Ｓｉの所定の変化を検出しない（合成信号Ｓｉがハイレベルまたはローレベルに固定されている）場合（ステップＳ１２：Ｎｏ）には、モータ５０が起動時から、意図せず、ロータロックまたはＦＧ短絡故障であると判定して、駆動制御回路２０は、第１ＦＧ故障判定処理を開始する（ステップＳ１００）。ここで、合成信号Ｓｉの最初の立ち下がりエッジは、省電力状態の解除により内部電源電圧が復帰することで発生する場合があるため、合成信号Ｓｉの入力として扱わない。すなわち、駆動制御回路２０は、合成信号Ｓｉの所定の変化を検出した時点から入力として扱い、合成信号Ｓｉの周期とデューティ比の計測を開始する。

ここで、第１ＦＧ故障判定処理とは、モータ５０のロック状態とモータ駆動回路１０のＦＧ故障状態とを判別するための処理である。第１ＦＧ故障判定処理の具体的な内容については、後述する。

一方、合成信号Ｓｉの所定の変化を検出した場合（ステップＳ１２：Ｙｅｓ）には、駆動制御回路２０は、合成信号Ｓｉのデューティ比が５０％であるか否かを判定する（ステップＳ１３）。

ここで、“５０％”は、多少の誤差を含んでいてもよい。例えば、合成信号Ｓｉのデューティ比が“５０％±１０％”の範囲にあれば、合成信号Ｓｉのデューティ比が“５０％”であると判定してもよい。また、停止状態からモータ５０が回転を開始した場合、回転数の変化が大きく、合成信号Ｓｉの最初の数パルスのデューティ比が安定しないため、デューティ比の測定をスキップしてもよい。さらに、合成信号Ｓｉの複数のパルスをデューティ比の判定に使用してもよい。

合成信号Ｓｉのデューティ比が５０％である場合（ステップＳ１３：Ｙｅｓ）には、どちらか一方のモータ駆動回路１０がＦＧ開放故障によるＦＧ故障状態であると判定し、駆動制御回路２０は、第２ＦＧ故障判定処理を開始する（ステップＳ２００）。

ここで、第２ＦＧ故障判定処理とは、モータ駆動回路１０のＦＧ開放故障によるＦＧ故障状態を判別するための処理である。第２ＦＧ故障判定処理の具体的な内容については、後述する。

一方、合成信号Ｓｉのデューティ比が５０％でない場合（ステップＳ１３：Ｎｏ）、駆動制御回路２０は、ファン１００（モータ５０およびモータ駆動回路１０＿１，１０＿２）が正常である（正常状態）と判定し、ファン１００が正常に駆動している状態を示す状態信号Ｓｏを上位装置５００に対して出力する（ステップＳ１４）。

速度指令信号Ｓｃが入力されている場合（ステップＳ１５：Ｙｅｓ）には、駆動制御回路２０は、ステップＳ２０に移行する。一方、速度指令信号Ｓｃが入力されていない場合（ステップＳ１５：Ｎｏ）には、駆動制御回路２０は、モータ５０の駆動を停止するため、停止待ちモードに移行する（ステップＳ３０）。

その後、駆動制御回路２０は、速度指令信号Ｓｃで指定された回転数でモータ５０が回転するようにモータ駆動回路１０＿１，１０＿２を制御し、モータ５０が駆動中に、「ロータロック」や「ＦＧ故障」に対応する駆動モードに移行する（ステップＳ２０）。

駆動モードにおいて、先ず、駆動制御回路２０は、速度指令信号Ｓｃに応じたデューティ比の駆動制御信号Ｓｃａ１，Ｓｃａ２を出力する（ステップＳ２１）。次に、駆動制御回路２０は、所定の最低回転数時間の期間（第２期間Ｔｓ２）内において、合成信号Ｓｉの所定の変化を検出したか否か、および合成信号Ｓｉの周期から取得した回転数を判定する（ステップＳ２２）。このとき、第２期間Ｔｓ２は、第３期間Ｔｓ３より短い時間とする。合成信号Ｓｉの所定の変化を検出しない、または最低回転数未満の場合（ステップＳ２２：Ｎｏ）には、モータ５０が駆動中に、意図せず、ロータロックまたはＦＧ短絡故障に陥ったと判定して、駆動制御回路２０は、第１ＦＧ故障判定処理を開始する（ステップＳ１００）。

一方、合成信号Ｓｉの所定の変化を検出した場合（ステップＳ２２：Ｙｅｓ）には、駆動制御回路２０は、合成信号Ｓｉのデューティ比が５０％であるか否かを判定する（ステップＳ２３）。ここで、“５０％”とは、ステップＳ１３と同様に、判定処理を行ってもよい。

合成信号Ｓｉのデューティ比が５０％である場合（ステップＳ２３：Ｙｅｓ）には、どちらか一方のモータ駆動回路１０がＦＧ開放故障によるＦＧ故障状態であると判定し、駆動制御回路２０は、第２ＦＧ故障判定処理を開始する（ステップＳ２００）。一方、合成信号Ｓｉのデューティ比が５０％でない場合（ステップＳ２３：Ｎｏ）には、駆動制御回路２０は、モータ５０およびモータ駆動回路１０＿１，１０＿２が正常である（正常状態）と判定し、ファン１００が正常に駆動している状態を示す状態信号Ｓｏを上位装置５００に対して出力する（ステップＳ２４）。その後、駆動制御回路２０は、再度、速度指令信号Ｓｃが入力されているか否かを判定する（ステップＳ２５）。

速度指令信号Ｓｃが入力されている場合（ステップＳ２５：Ｙｅｓ）には、駆動制御回路２０は、ステップＳ２１～Ｓ２５を繰り返し実行する。一方、速度指令信号Ｓｃが入力されていない場合（ステップＳ２５：Ｎｏ）には、駆動制御回路２０は、モータ５０の駆動を停止するため、停止待ちモードに移行する（ステップＳ３０）。

停止待ちモードにおいて、駆動制御回路２０は、駆動制御信号Ｓｃａ１，Ｓｃａ２の出力を停止する（ステップＳ３１）。これにより、モータ５０は、惰性により回転を継続し、その後停止する。このとき、駆動制御回路２０は、ファン１００（モータ５０およびモータ駆動回路１０＿１，１０＿２）が正常状態である場合、合成信号生成回路２１によって生成された合成信号Ｓｉに基づいて、モータ５０の実回転数に応じた周期でデューティ５０％のＦＧ信号を状態信号Ｓｏとして上位装置５００に出力してもよい。

ステップＳ３１の後、駆動制御回路２０は、上位装置５００から速度指令信号Ｓｃが入力されているか否かを判定する（ステップＳ３２）。速度指令信号Ｓｃが入力されている場合（ステップＳ３２：Ｙｅｓ）には、駆動制御回路２０は、起動待ちモードに移行し、ステップＳ１０～Ｓ２５までの処理を再度実行する。一方、速度指令信号Ｓｃが入力されていない場合（ステップＳ３２：Ｎｏ）には、駆動制御回路２０は、モータ５０の惰性による回転が最低回転数未満になるのを待つ。すなわち、駆動制御回路２０は、第２期間Ｔｓ２内において、合成信号Ｓｉの所定の変化を検出したか否か、および合成信号Ｓｉの周期から取得した回転数を判定する（ステップＳ３３）。合成信号Ｓｉの所定の変化を検出しない、または最低回転数未満の場合（ステップＳ３３：Ｎｏ）、駆動制御回路２０は、モータ５０が停止したと判定し、停止モードに移行する（ステップＳ２）。一方、合成信号Ｓｉの所定の変化を検出し、且つ最低回転数以上の場合（ステップＳ３３：Ｙｅｓ）、駆動制御回路２０は、モータ５０が惰性で回転していると判定し、ステップＳ３２に移行し、上位装置５００から速度指令信号Ｓｃが入力されているか否かを再度判定する。

図８は、モータ駆動回路１０＿１，１０＿２が正常状態であり、モータ５０が非ロック状態であるときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートの一例である。図８において、縦軸は各信号の電圧または論理値を表し、横軸は時間を表している。

図８に示すように、時刻ｔ１において、上位装置５００から出力された速度指令信号Ｓｃが入力され、停止モードから起動待ちモードに移行したとき（図４のステップＳ１０）、駆動制御回路２０は、所定の起動デューティ比の駆動制御信号Ｓｃａ１、Ｓｃａ２を出力する（ステップＳ１１）。

その後、モータ駆動回路１０＿１，１０＿２は、駆動制御信号Ｓｃａ１，Ｓｃａ２に基づいてモータ５０を駆動し、モータ５０が回転を始める。このとき、モータ駆動回路１０＿１，１０＿２はともに正常状態であるため、モータ５０の回転に応じて位置検出信号ｈｐ，ｈｎがモータ駆動回路１０＿１，１０＿２に入力される。これにより、モータ駆動回路１０＿１，１０＿２は端子ＦＧ１，ＦＧ２からデューティ比５０％の信号ｆｇ１，ｆｇ２をそれぞれ出力する。上述したように、信号ｆｇ１と信号ｆｇ２とは９０度の位相差があるので、合成信号Ｓｉは、信号ｆｇ１，ｆｇ２とは周期が同じだが、デューティ比２５％の信号となる。

図８に示すように、駆動制御回路２０は、起動待ちモードに移行後、第１期間Ｔｓ１内に、合成信号Ｓｉの所定の変化を検出し、デューティ比２５％（非５０％）であることを検出した時刻ｔａにおいて、モータ駆動回路１０＿１，１０＿２が正常状態であると判定する（ステップＳ１２～Ｓ１４）。

その後、時刻ｔ２において、駆動制御回路２０は、駆動モードに移行し（ステップＳ２０）、速度指令信号Ｓｃに応じた駆動制御信号Ｓｃａ１，Ｓｃａ２を生成してモータ駆動回路１０＿１，１０＿２に出力する（ステップＳ２１）。このとき、第１期間Ｔｓ１が終了するのを待たずに、時刻ｔａでの判定直後に、駆動制御回路２０は、駆動モードに移行してもよい。

次に、図５を用いて、第１ＦＧ故障判定処理（Ｓ１００）について説明する。
上述したように、第１ＦＧ故障判定処理とは、モータ５０のロック状態とモータ駆動回路１０のＦＧ故障状態とを判別するための処理である。

図５に示すように、第１ＦＧ故障判定処理において、駆動制御回路２０は、先ず、駆動制御信号Ｓｃａ１，Ｓｃａ２の出力を停止する（ステップＳ１０１）。その後、駆動制御回路２０は、第３期間Ｔｓ３が経過するのを待ち、モータ駆動回路１０＿１，１０＿２（制御回路１２＿１，１２＿２）を省電力状態に遷移させる（ステップＳ１０２）。

第３期間Ｔｓ３の経過後、駆動制御回路２０は、省電力モードに移行する（ステップＳ１０３）。省電力モードは、モータ駆動回路１０＿１，１０＿２（制御回路１２＿１，１２＿２）を省電力状態に遷移した後の動作モードである。

上述したように、駆動制御回路２０は、両系統のモータ駆動回路１０＿１，１０＿２（制御回路１２＿１，１２＿２）を省電力状態に遷移させるために、駆動制御信号Ｓｃａ１，Ｓｃａ２の出力を停止する。

モータ５０が惰性で回転している場合（ＦＧ短絡故障の場合）には、正常である制御回路１２は、駆動制御信号Ｓｃａの入力が停止しても、位置検出信号ｈｐ，ｈｎの入力が変化して、コンパレータ１２４１の出力が切り替わるため、デューティ５０％のＦＧ信号を出力し、省電力状態に遷移しない。しかしながら、ＦＧ短絡故障である制御回路１２は、位置検出信号ｈｐ，ｈｎの入力が変化せず、コンパレータ１２４１の出力が切り替わらない（ローレベル）ため、駆動制御信号Ｓｃａの入力が停止して、コンパレータ１２４１の出力の次の切り替わりが発生しない状態から第３期間Ｔｓ３の経過後に省電力状態に遷移する。その結果、合成信号Ｓｉは、正常であるモータ駆動回路１０からのＦＧ出力に応じたデューティ比５０％となる。

一方、モータ５０が回転していない場合（ロータロックの場合）には、位置検出信号ｈｐ，ｈｎの入力がもともと変化しないので、制御回路１２＿１，１２＿２は、駆動制御信号Ｓｃａ１，Ｓｃａ２の入力の停止後、速やかに計時を開始し、第３期間Ｔｓ３の経過後に省電力状態に遷移して、端子ＦＧ１，ＦＧ２が高インピーダンス状態（信号ｆｇ１，ｆｇ２がハイレベル）となる。その結果、合成信号Ｓｉは、ハイレベルとなる。

駆動制御回路２０は、省電力モードに移行後、所定の回転検出時間の期間（第４期間Ｔｓ４）内において、合成信号Ｓｉの所定の変化を検出したか否かを判定する（ステップＳ１０４）。このとき、第４期間Ｔｓ４は、第２期間Ｔｓ２以上の時間とし、以下の説明において、第４期間Ｔｓ４は、第２期間Ｔｓ２と等しい時間とする。ここで、合成信号Ｓｉの最初の立ち上がりエッジは、省電力状態への遷移により内部電源電圧の供給を遮断することで発生するため、合成信号Ｓｉの入力の変化として扱わない。合成信号Ｓｉの所定の変化を検出しない場合（ステップＳ１０４：Ｎｏ）には、駆動制御回路２０は、モータ５０がロック状態であると判定し、ファン１００がロック状態を示す状態信号Ｓｏを上位装置５００に対して出力する（ステップＳ１０５）。

ここで、駆動制御回路２０は、ロック状態とＦＧ故障状態とを区別するために、ロック状態である場合、状態信号Ｓｏを電源電圧Ｖｃｃ（ハイレベル）として出力してもよい。その後、駆動制御回路２０は、ロータロックモードに移行し（ステップＳ１０６）、所定のロータロック再開時間の期間（第５期間Ｔｓ５）の経過を待ってから（ステップＳ１０７）、ロータロック再開処理を開始する（ステップＳ９００）。具体的に、駆動制御回路２０は、ロータロック再開処理として、停止待ちモード（ステップＳ３０）に移行し、モータ５０を起動から自動復帰する。

一方、第４期間Ｔｓ４内において、合成信号Ｓｉの所定の変化を検出した場合（ステップＳ１０４：Ｙｅｓ）には、駆動制御回路２０は、モータ駆動回路１０＿１，１０＿２の何れか一つがＦＧ短絡故障によるＦＧ故障状態であると判定する（ステップＳ１０８）。その後、駆動制御回路２０は、第３ＦＧ故障判定処理（Ｓ３００）を実行する。

ここで、第３ＦＧ故障判定処理（第２判定処理の一例）とは、２系統のモータ駆動回路１０のうちＦＧ故障であるモータ駆動回路１０を特定するとともに、正常状態であるモータ駆動回路１０のみを用いてモータ５０の正回転を、回転数を監視しながら、継続するための処理である。第３ＦＧ故障判定処理の具体的な内容については後述する。

図９は、モータ駆動回路１０＿１，１０＿２が正常状態であり、且つモータ５０がロック状態であるときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートの一例である。図９において、縦軸は各信号の電圧または論理値を表し、横軸は時間を表している。

図９に示すように、時刻ｔ１において、停止モードから起動待ちモードに移行したとき（図４のステップＳ１０）、駆動制御回路２０は、所定の起動デューティ比の駆動制御信号Ｓｃａ１、Ｓｃａ２を出力する（ステップＳ１１）。

その後、モータ駆動回路１０＿１，１０＿２は、駆動制御信号Ｓｃａ１，Ｓｃａ２に基づいてモータ５０を駆動し、モータ５０が回転を始める。このとき、モータ駆動回路１０＿１，１０＿２は正常状態であるが、モータ５０がロック状態であり、位置検出信号ｈｐ，ｈｎの入力が変化しないため、信号ｆｇ１，ｆｇ２は、ハイレベルまたはローレベルの何れか一方に固定された信号となる。

図４に示すように、駆動制御回路２０は、起動待ちモードに移行後、第１期間Ｔｓ１内において、合成信号Ｓｉの所定の変化を検出しないとき、第１ＦＧ故障判定処理を開始する（ステップＳ１００）。具体的には、図９に示すように、起動待ちモードに移行後、第１期間Ｔｓ１が経過した時刻ｔ２において、駆動制御回路２０は、駆動制御信号Ｓｃａ１、Ｓｃａ２の出力を停止し、省電力待ちモードに移行する（図５のステップＳ１０１）。

上述したように、モータ駆動回路１０＿１，１０＿２は正常状態であるが、モータ５０がロック状態であるため、信号ｆｇ１，ｆｇ２の出力が変化しない。その結果、駆動制御信号Ｓｃａ１，Ｓｃａ２の入力が停止した時刻ｔ２から第３期間Ｔｓ３が経過した時刻ｔ３において、駆動制御回路２０は、省電力モードに移行し、モータ駆動回路１０＿１，１０＿２（制御回路１２＿１，１２＿２）はともに省電力状態に遷移する（ステップＳ１０２，Ｓ１０３）。これにより、モータ駆動回路１０＿１，１０＿２の端子ＦＧ１，ＦＧ２が高インピーダンス状態となり、合成信号Ｓｉは、ハイレベルとなる。

省電力モードに移行後、第４期間Ｔｓ４内において、合成信号Ｓｉの所定の変化を検出せず、ハイレベルに固定された合成信号Ｓｉを検出したとき、第４期間Ｔｓ４が経過した時刻ｔ４において、駆動制御回路２０は、モータ５０がロック状態であると判定する（ステップＳ１０５）。その後、駆動制御回路２０は、時刻ｔ４において、ロータロック再開処理を開始する（Ｓ９００）。

このように、駆動制御回路２０は、合成信号Ｓｉがハイレベルまたはローレベルの何れか一方に固定された信号であることを検出した後に、両系統のモータ駆動回路１０への駆動制御信号Ｓｃａ１，Ｓｃａ２の出力を停止して両系統のモータ駆動回路１０が省電力状態に遷移した後の合成信号Ｓｉの所定の変化を検出せず、ハイレベルであった場合には、モータ５０がロック状態であると判定することができる。

図１０は、モータ駆動回路１０＿１が正常状態であり、且つモータ駆動回路１０＿２がＦＧ短絡故障によるＦＧ故障状態であるときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートの一例である。図１０において、縦軸は各信号の電圧または論理値を表し、横軸は時間を表している。

図１０に示すように、時刻ｔ１において、停止モードから起動待ちモードに移行したとき（図４のステップＳ１０）、駆動制御回路２０は、所定の起動デューティ比の駆動制御信号Ｓｃａ１、Ｓｃａ２を出力する（ステップＳ１１）。

その後、モータ駆動回路１０＿１，１０＿２は、駆動制御信号Ｓｃａ１，Ｓｃａ２に基づいてモータ５０を駆動し、モータ５０が回転を始める。このとき、モータ駆動回路１０＿１は正常状態であるため、モータ５０の回転により位置検出信号ｈｐ，ｈｎの入力の変化がモータ駆動回路１０＿１に入力されることにより、モータ駆動回路１０＿１は端子ＦＧ１からデューティ比５０％の信号ｆｇ１を出力する。一方、モータ駆動回路１０＿２はＦＧ短絡故障によるＦＧ故障状態であるため、端子ＦＧ２からローレベルの信号ｆｇ２が出力される。これにより、合成信号生成回路２１から出力される合成信号Ｓｉは、ローレベルになる。

図４に示すように、駆動制御回路２０は、起動待ちモードに移行後、第１期間Ｔｓ１内において、合成信号Ｓｉの所定の変化を検出しないとき、第１ＦＧ故障判定処理を開始する（ステップＳ１００）。具体的には、図１０に示すように、起動待ちモードに移行後、第１期間Ｔｓ１が経過した時刻ｔ２において、駆動制御回路２０は、駆動制御信号Ｓｃａ１、Ｓｃａ２の出力を停止し、省電力待ちモードに移行する（図５のステップＳ１０１）。

図１０に示すように、時刻ｔ２以降、モータ５０は惰性で回転するため、モータ駆動回路１０＿１は正常状態であり、デューティ比５０％の信号ｆｇ１が出力される。そのため、信号ｆｇ１が出力されている間は、モータ駆動回路１０＿１は、省電力状態に遷移しない。

一方、モータ駆動回路１０＿２は、ＦＧ短絡故障によるＦＧ故障状態であるため、信号ｆｇ２の出力がローレベルに固定される。その結果、駆動制御信号Ｓｃａ２の入力が停止した時刻ｔ２から第３期間Ｔｓ３が経過した時刻ｔ３において、駆動制御回路２０は、省電力モードに移行し、モータ駆動回路１０＿２は省電力状態に遷移する（ステップＳ１０２，Ｓ１０３）。これにより、モータ駆動回路１０＿２の端子ＦＧ２が高インピーダンス状態となり、合成信号Ｓｉは、信号ｆｇ１に応じたデューティ比５０％となる。

省電力モードに移行後、第４期間Ｔｓ４内に、合成信号Ｓｉの所定の変化を検出した時刻ｔbにおいて、駆動制御回路２０は、モータ駆動回路１０＿１，１０＿２の何れか一方がＦＧ短絡故障によるＦＧ故障状態であると判定する（ステップＳ１０８）。その後、駆動制御回路２０は、時刻ｔ４において、後述する第３ＦＧ故障判定処理（Ｓ３００）を開始する。このとき、第４期間Ｔｓ４が終了するのを待たずに、時刻ｔｂでの判定直後に、駆動制御回路２０は、第３ＦＧ故障判定処理を開始してもよい。

このように、駆動制御回路２０は、合成信号Ｓｉがローレベルであることを検出した後に、両系統のモータ駆動回路１０への駆動制御信号Ｓｃａ１，Ｓｃａ２の出力を停止し、ＦＧ故障状態であるモータ駆動回路１０が省電力状態に遷移した後の合成信号Ｓｉの所定の変化を検出した場合には、モータ駆動回路１０＿１，１０＿２の何れか一方がＦＧ短絡故障によるＦＧ故障状態であると判定することができる。

次に、図６を用いて、第２ＦＧ故障判定処理（Ｓ２００）について説明する。
上述したように、第２ＦＧ故障判定処理は、モータ駆動回路１０のＦＧ開放故障によるＦＧ故障状態を判別するための処理である。

図６に示すように、第２ＦＧ故障判定処理において、先ず、駆動制御回路２０は、合成信号Ｓｉのデューティ比が５０％であることから（図４のステップＳ１３、ステップＳ２３参照）、モータ駆動回路１０＿１，１０＿２の何れか一方がＦＧ開放故障によるＦＧ故障状態であると判定する（ステップＳ２０１）。

次に、第１ＦＧ故障判定処理と処理の流れを共通化して、駆動制御回路２０は、駆動制御信号Ｓｃａ１，Ｓｃａ２の出力を停止する（ステップＳ２０２）。その後、駆動制御回路２０は、第３期間Ｔｓ３が経過するのを待つ（ステップＳ２０３）。第３期間Ｔｓ３の経過後、駆動制御回路２０は、省電力モードに移行する（ステップＳ２０４）。その後、駆動制御回路２０は、第３ＦＧ故障判定処理（Ｓ３００）を実行する。

なお、図６において、駆動制御回路２０は、ステップＳ２０１の後に、第１ＦＧ故障判定処理と処理の流れを共通化せず、ステップＳ２０２～Ｓ２０４を実行することなく、第３ＦＧ故障判定処理（Ｓ３００）を実行してもよい。

図１１は、モータ駆動回路１０＿１が正常状態であり、且つモータ駆動回路１０＿２がＦＧ開放故障によるＦＧ故障状態であるときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートの一例である。図１１において、縦軸は各信号の電圧または論理値を表し、横軸は時間を表している。

図１１に示すように、時刻ｔ１において、停止モードから起動待ちモードに移行したとき（図４のステップＳ１０）、駆動制御回路２０は、所定の起動デューティ比の駆動制御信号Ｓｃａ１、Ｓｃａ２を出力する（ステップＳ１１）。

その後、モータ駆動回路１０＿１，１０＿２は、駆動制御信号Ｓｃａ１，Ｓｃａ２に基づいてモータ５０を駆動し、モータ５０が回転を始める。このとき、モータ駆動回路１０＿１は正常状態であるため、モータ５０の回転により位置検出信号ｈｐ，ｈｎの入力の変化がモータ駆動回路１０＿１に入力されることにより、モータ駆動回路１０＿１は端子ＦＧ１からデューティ比５０％の信号ｆｇ１を出力する。一方、モータ駆動回路１０＿２はＦＧ開放故障によるＦＧ故障状態であるため、端子ＦＧ２からハイレベルの信号ｆｇ２が出力される。これにより、合成信号生成回路２１から出力される合成信号Ｓｉは、信号ｆｇ１に応じたデューティ比５０％の信号になる。

図１１に示すように、駆動制御回路２０は、起動待ちモードに移行後、第１期間Ｔｓ１内に、合成信号Ｓｉの所定の変化を検出し、デューティ比５０％であることを検出した時刻ｔｃ１において、モータ駆動回路１０＿１，１０＿２の何れか一方がＦＧ開放故障によるＦＧ故障状態であると判定する（ステップＳ２０１）。

その後、時刻ｔ２において、駆動制御回路２０は、駆動制御信号Ｓｃａ１、Ｓｃａ２の出力を停止し、省電力待ちモードに移行する（ステップＳ２０２）。図１１に示すように、時刻ｔ２以降、モータ５０は惰性で回転するため、モータ駆動回路１０＿１は正常状態であり、デューティ比５０％の信号ｆｇ１が出力される。そのため、信号ｆｇ１が出力されている間は、モータ駆動回路１０＿１は省電力状態に遷移しない。

一方、モータ駆動回路１０＿２は、ＦＧ開放故障によるＦＧ故障状態であるため、信号ｆｇ２の出力はハイレベルに固定される。その結果、駆動制御信号Ｓｃａ２の入力が停止した時刻ｔ２から第３期間Ｔｓ３が経過した時刻ｔ３において、駆動制御回路２０は、省電力モードに移行し、モータ駆動回路１０＿２は省電力状態に遷移する（図６のステップＳ２０３，Ｓ２０４）。その後、時刻ｔ４において、駆動制御回路２０は、後述する第３ＦＧ故障判定処理（Ｓ３００）を開始する。このとき、第１期間Ｔｓ１が終了するのを待たずに、時刻ｔｃ１での判定直後に、駆動制御回路２０は、第３ＦＧ故障判定処理を開始してもよい。

このように、駆動制御回路２０は、両系統のモータ駆動回路１０に駆動制御信号Ｓｃａ１，Ｓｃａ２を出力している期間に合成信号Ｓｉの所定の変化を検出し、デューティ比が５０％であることを検出した場合には、モータ駆動回路１０＿１，１０＿２の何れか一方がＦＧ開放故障によるＦＧ故障状態であると判定することができる。

なお、図１１に示すように、駆動制御回路２０は、起動待ちモードの期間だけではなく、第１ＦＧ故障判定処理と処理の流れを共通化して、省電力モードに移行した後にデューティ比５０％の合成信号Ｓｉを検出した時刻ｔｃ２において、モータ駆動回路１０＿１，１０＿２の何れか一方がＦＧ開放故障によるＦＧ故障状態であると判定してもよい。このとき、第４期間Ｔｓ４が終了するのを待たずに、時刻ｔｃ２での判定直後に、駆動制御回路２０は、後述する第３ＦＧ故障判定処理を開始してもよい。

次に、図７Ａ乃至図７Ｄを用いて、第３ＦＧ故障判定処理（Ｓ３００）について説明する。
上述したように、第３ＦＧ故障判定処理は、２系統のモータ駆動回路１０のうちＦＧ故障であるモータ駆動回路１０を特定するとともに、正常状態であるモータ駆動回路１０のみを用いてモータ５０の正回転を、回転数を監視しながら、継続するための処理である。この処理により、ＦＧ故障状態がＦＧ短絡故障もしくはＦＧ開放故障のどちらの場合であっても、またＦＧ故障状態が切り替わっても、ＦＧ故障であるモータ駆動回路１０の特定が可能となる。

上述したように、第１ＦＧ故障判定処理（Ｓ１００）によってモータ駆動回路１０＿１，１０＿２の何れか一つがＦＧ短絡故障によるＦＧ故障状態であると判定された場合、または第２ＦＧ故障判定処理（Ｓ２００）によってモータ駆動回路１０＿１，１０＿２の何れか一つがＦＧ開放故障によるＦＧ故障状態であると判定された場合に、駆動制御回路２０は、第３ＦＧ故障判定処理（Ｓ３００）を実行する。

図７Ａに示すように、第３ＦＧ故障判定処理において、先ず、駆動制御回路２０は、第１系統片側試行モードに移行する（ステップＳ３０１）。

ここで、第１系統片側試行モードとは、ＦＧ故障の発生箇所を特定するために、２系統のモータ駆動回路１０＿１，１０＿２のうち一方（第１系統）のモータ駆動回路１０を予め設定された固定のデューティ比（試行デューティ比）で動作させ、他方（第２系統）のモータ駆動回路１０を省電力状態に遷移する動作モードを言う。

なお、以下の説明において、２系統のモータ駆動回路１０＿１，１０＿２の何れか一方のモータ駆動回路１０を動作させ、他方のモータ駆動回路１０を省電力状態に遷移することを、「片側駆動」とも称する。

また、以下の説明では、第１系統片側試行モードとして、モータ駆動回路１０＿１，１０＿２のうちモータ駆動回路１０＿１を片側駆動させる場合を例にとり、説明する。

第１系統片側試行モードにおいて、先ず、駆動制御回路２０は、所定の試行デューティ比の駆動制御信号Ｓｃａ１を出力する（ステップＳ３０２）。このとき、駆動制御信号Ｓｃａ２は出力しない。ここで、試行デューティ比は、起動デューティ比と同じでもよい。その後、駆動制御回路２０は、所定の片側試行時間の期間（第６期間Ｔｓ６）が経過するのを待つ（ステップＳ３０３）。このとき、第６期間Ｔｓ６は、第２期間Ｔｓ２以上の時間とし、以下の説明において、第６期間Ｔｓ６は、第３期間Ｔｓ３と等しい時間とする。

次に、駆動制御回路２０は、所定の片側回転検出時間の期間（第７期間Ｔｓ７）内において、合成信号Ｓｉの所定の変化を検出したか否かを判定する（ステップＳ３０４）。このとき、第７期間Ｔｓ７は、第２期間Ｔｓ２以上の時間とする。合成信号Ｓｉの所定の変化を検出した場合（ステップＳ３０４：Ｙｅｓ）、駆動制御回路２０は、第１系統のモータ駆動回路１０＿１が正常状態であると仮りに判定し、第１正常フラグをセットし、合成信号Ｓｉの周期から第１開始速度を取得する。ここで、合成信号Ｓｉの最初の立ち下がりエッジは、省電力状態の解除により内部電源電圧が復帰することで発生する場合があるため、合成信号Ｓｉの入力として扱わない。すなわち、駆動制御回路２０は、合成信号Ｓｉの所定の変化を検出した時点から入力として扱い、合成信号Ｓｉの周期とデューティ比の計測を開始する。その後、駆動制御回路２０は、第７期間Ｔｓ７内の最終の合成信号Ｓｉの周期から第１最終速度を取得し、第１速度比率を計算し（ステップＳ３０５）、ステップＳ３０７に進む。

第１速度比率は、第１開始速度を取得した場合の第１開始速度に対する第１最終速度の比率である。例えば、第１速度比率は、第１最終速度を第１開始速度で除算した百分率（％）である。このため、第７期間Ｔｓ７の開始から終了までにモータ５０の回転数が減速した場合は１００未満の値となる。

一方、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出しない場合（ステップＳ３０４：Ｎｏ）、駆動制御回路２０は、第１系統のモータ駆動回路１０＿１がＦＧ短絡故障によるＦＧ故障状態であると判定し、第１正常フラグをクリアし、ステップＳ３０７に進む。このとき、第１速度比率を計算しない。

第７期間Ｔｓ７が終了したステップＳ３０７において、駆動制御回路２０は、駆動制御信号Ｓｃａ１の出力を停止する。その後、駆動制御回路２０は、第２系統片側試行モードに移行する（ステップＳ３１１）。

ここで、第２系統片側試行モードとは、ＦＧ故障の発生箇所を特定するために、２系統のモータ駆動回路１０＿１，１０＿２のうち、第１系統片側試行モードにおいて動作させた一方（第１系統）のモータ駆動回路１０を省電力状態に遷移するとともに、当該モータ駆動回路１０とは別の他方（第２系統）のモータ駆動回路１０を所定の試行デューティ比で動作させる動作モードを言う。

ここでは、第２系統片側試行モードとして、モータ駆動回路１０＿１，１０＿２のうちモータ駆動回路１０＿２を片側駆動させる場合を例にとり、説明する。

第２系統片側試行モードにおいて、先ず、駆動制御回路２０は、所定の試行デューティ比の駆動制御信号Ｓｃａ２を出力する（ステップＳ３１２）。このとき、駆動制御信号Ｓｃａ１は出力しない。その後、駆動制御回路２０は、第６期間Ｔｓ６が経過するのを待つ（ステップＳ３１３）。

次に、駆動制御回路２０は、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出したか否かを判定する（ステップＳ３１４）。合成信号Ｓｉの所定の変化を検出した場合（ステップＳ３１４：Ｙｅｓ）、駆動制御回路２０は、第２系統のモータ駆動回路１０＿２が正常状態であると仮りに判定し、第２正常フラグをセットし、合成信号Ｓｉの周期から第２開始速度を取得する。ここで、合成信号Ｓｉの最初の立ち下がりエッジは、省電力状態の解除により内部電源電圧が復帰することで発生する場合があるため、合成信号Ｓｉの入力として扱わない。すなわち、駆動制御回路２０は、合成信号Ｓｉの所定の変化を検出した時点から入力として扱い、合成信号Ｓｉの周期とデューティ比の計測を開始する。その後、駆動制御回路２０は、第７期間Ｔｓ７内の最終の合成信号Ｓｉの周期から第２最終速度を取得し、第２速度比率を計算し（ステップＳ３１５）、ステップＳ３１７に進む。

第２速度比率は、第２開始速度を取得した場合の第２開始速度に対する第２最終速度の比率である。例えば、第２速度比率は、第２最終速度を第２開始速度で除算した百分率（％）である。このため、第７期間Ｔｓ７の開始から終了までにモータ５０の回転数が減速した場合は１００未満の値となる。

一方、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出しない場合（ステップＳ３１４：Ｎｏ）、駆動制御回路２０は、第２系統のモータ駆動回路１０＿２がＦＧ短絡故障によるＦＧ故障状態であると判定し、第２正常フラグをクリアし、ステップＳ３１７に進む。このとき、第２速度比率を計算しない。

第７期間Ｔｓ７が終了したステップＳ３１７において、駆動制御回路２０は、駆動制御信号Ｓｃａ２の出力を停止する。その後、駆動制御回路２０は、ＦＧ故障側判定モードに移行する（図７ＢのステップＳ３２０）。

図７Ｂに示すように、ＦＧ故障側判定モードとは、第１系統と第２系統で取得した正常フラグと速度比率から、ＦＧ故障の発生箇所を特定する判定モードを言う。具体的には、片側駆動が正常状態である場合、正常フラグがセットされ、所定の試行デューティ比により回転数が安定するため速度比率が高くなるが、ＦＧ故障である場合、正常フラグがクリアされ、惰性で回転数が減速するモータ５０に対して、コイル８０への通電方向の切り替え（転流）が発生せず、モータ５０の回転に対してブレーキとなる場合があるため、速度比率が低くなる。

駆動制御回路２０は、ＦＧ故障側判定モードとして、ステップＳ３２１において、第１正常フラグと第２正常フラグのチェック、または第１速度比率と第２速度比率の比較を行い、第２系統がＦＧ故障状態であるか否かを判定する。第１正常フラグがセットされ、且つ第２正常フラグがクリアされた場合（ステップＳ３２１：Ｙｅｓ）、駆動制御回路２０は、第１系統が正常状態であり、第２系統がＦＧ短絡故障によるＦＧ故障状態であると判定し、ステップＳ３２２に進み、片側故障駆動モードに移行するため、第１系統片側故障駆動処理（Ｓ４００）を実行する。また、第１速度比率が第２速度比率より大きく、且つ所定の閾値よりも大きい場合（ステップＳ３２１：Ｙｅｓ）も、駆動制御回路２０は、第１系統が正常状態であり、第２系統がＦＧ開放故障によるＦＧ故障状態であると判定し、ステップＳ３２２に進む。
第２系統がＦＧ故障状態でない場合（ステップＳ３２１：Ｎｏ）、ステップＳ３２３に進む。

次に、駆動制御回路２０は、ＦＧ故障側判定モードとして、第２系統がＦＧ故障状態でない場合、ステップＳ３２３において、第１正常フラグと第２正常フラグのチェック、または第１速度比率と第２速度比率の比較を行い、第１系統がＦＧ故障状態であるか否かを判定する。第１正常フラグがクリアされ、且つ第２正常フラグがセットされた場合（ステップＳ３２３：Ｙｅｓ）、駆動制御回路２０は、第１系統がＦＧ短絡故障によるＦＧ故障状態であり、第２系統が正常状態であると判定し、ステップＳ３２４に進み、片側故障駆動モードに移行するため、第２系統故障駆動処理（Ｓ５００）を実行する。また、第２速度比率が第１速度比率より大きく、且つ所定の閾値よりも大きい場合（ステップＳ３２３：Ｙｅｓ）も、駆動制御回路２０は、第１系統がＦＧ開放故障によるＦＧ故障状態であり、第２系統が正常状態であると判定し、ステップＳ３２４に進む。

ここで、片側故障駆動モードとは、２系統のモータ駆動回路１０のうち、正常状態である、一方のモータ駆動回路１０だけを動作させて、速度指令信号Ｓｃに依らない回転数でモータ５０を強制的に回転させる動作モードをいう。このとき、正常状態であるモータ駆動回路１０は、デューティ比５０％のＦＧ信号を出力し、ＦＧ故障状態であるモータ駆動回路１０は、省電力状態であるので、ハイレベルのＦＧ信号を出力し、合成信号生成回路２１は、正常状態であるモータ駆動回路１０のＦＧ信号に応じたデューティ比５０％の合成信号Ｓｉを出力する。これにより、駆動制御回路２０は、ファンモータの正回転を、回転数を監視しながら、継続することができる。

駆動制御回路２０は、ＦＧ故障側判定モードとして、ステップＳ３２１およびＳ３２３において、両方の正常フラグが同じである場合や速度比率に明確な差が無い場合、ステップＳ３２５に進み、両方ともＦＧ故障状態または第２ＦＧ故障判定処理を経由したか否かを判定する。両方ともＦＧ故障状態、すなわち正常に動作しない場合（第１正常フラグ、第２正常フラグともにクリア）、または第２ＦＧ故障判定処理を経由した場合（ステップ３２５：Ｙｅｓ）、駆動制御回路２０は、夫々の片側試行モードでモータ５０がロータロックにより回転しなかったと考え、片側故障ロック状態と判定し（ステップＳ３２６）、第５期間Ｔｓ５の経過を待ってから（ステップＳ３２７）、第３ＦＧ故障判定処理（Ｓ３００）を再開する。

両方とも正常に駆動した場合（第１正常フラグ、第２正常フラグともにセット）で、且つ第１ＦＧ故障判定処理を経由した場合（ステップ３２５：Ｎｏ）、駆動制御回路２０は、第１ＦＧ故障判定処理の省電力モードの第４期間Ｔｓ４の間（図５のステップＳ１０４）において、何らかの要因によりモータ５０のロータロックが解除され、惰性により回転している状態をＦＧ短絡故障によるＦＧ故障状態と誤判定したと考え、モータ５０がロック状態であると再判定し、ファン１００がロック状態を示す状態信号Ｓｏを上位装置５００に対して出力する。（ステップＳ３３０）。その後、駆動制御回路２０は、ロータロックモードに移行し（ステップＳ３３１）、第５期間Ｔｓ５の経過を待ってから（ステップＳ３３２）、ロータロック再開処理（Ｓ９００）を実行する。

次に、図７Ｃを用いて、第１系統片側故障駆動処理（Ｓ４００）について説明する。
ステップＳ４０１において、駆動制御回路２０は、第１系統片側試行モードで動作させたモータ駆動回路１０＿１を動作させる片側故障起動待ちモードに移行し、モータ駆動回路１０＿２がＦＧ故障状態であることを示す状態信号Ｓｏを上位装置５００に対して出力する。

ここで、駆動制御回路２０は、ロック状態とＦＧ故障状態とを区別するために、ＦＧ故障状態である場合、状態信号Ｓｏをグラウンド電圧ＧＮＤ（ローレベル）として出力してもよい。また、片側で駆動可能なことから、合成信号生成回路２１によって生成された合成信号Ｓｉに基づいて、モータ５０の実回転数に応じた周期でデューティ５０％のＦＧ信号を状態信号Ｓｏとして出力してもよい。

次に、駆動制御回路２０は、予め設定された固定のデューティ比（片側故障駆動デューティ比）の駆動制御信号Ｓｃａ１を生成して、モータ駆動回路１０＿１に与える（ステップＳ４０２）。ここで、片側故障駆動デューティ比は、試行デューティ比と同じでもよい。その後、駆動制御回路２０は、第３期間Ｔｓ３の経過を待ってから（ステップＳ４０３）、片側故障駆動モードに移行する（ステップＳ４０４）。

次に、駆動制御回路２０は、所定の片側故障駆動デューティ比の駆動制御信号Ｓｃａ１を出力する（ステップＳ４０５）。その後、駆動制御回路２０は、第２期間Ｔｓ２内において、合成信号Ｓｉの所定の変化を検出したか否かを判定する（ステップＳ４０６）。合成信号Ｓｉの所定の変化を検出した場合（ステップＳ４０６：Ｙｅｓ）には、片側故障駆動状態と判定（ステップＳ４０７）し、駆動制御回路２０は、ステップＳ４０５～Ｓ４０７を繰り返し実行する。一方、合成信号Ｓｉの所定の変化を検出しない場合（ステップＳ４０６：Ｎｏ）には、駆動制御回路２０は、モータ５０がロータロックにより停止（最低回転数未満）したとして、駆動信号Ｓｃａ１の出力を停止（ステップＳ４０８）し、片側故障ロック状態と判定（ステップＳ４０９）し、第５期間Ｔｓ５の経過を待ってから（ステップＳ４１０）、片側故障駆動を再開する。

次に、図７Ｄを用いて、第２系統片側故障駆動処理（Ｓ５００）について説明する。
ステップＳ５０１において、駆動制御回路２０は、第２系統片側試行モードで動作させたモータ駆動回路１０＿２を動作させる片側故障起動待ちモードに移行し、モータ駆動回路１０＿１がＦＧ故障状態であることを示す状態信号Ｓｏを上位装置５００に対して出力する。次に、駆動制御回路２０は、所定の片側故障駆動デューティ比の駆動制御信号Ｓｃａ２を生成して、モータ駆動回路１０＿２に与える（ステップＳ５０２）。その後、駆動制御回路２０は、第３期間Ｔｓ３の経過を待ってから（ステップＳ５０３）、片側故障駆動モードに移行する（ステップＳ５０４）。

次に、駆動制御回路２０は、所定の片側故障駆動デューティ比の駆動制御信号Ｓｃａ２を出力する（ステップＳ５０５）。その後、駆動制御回路２０は、第２期間Ｔｓ２内において、合成信号Ｓｉの所定の変化を検出したか否かを判定する（ステップＳ５０６）。合成信号Ｓｉの所定の変化を検出した場合（ステップＳ５０６：Ｙｅｓ）には、片側故障駆動状態と判定（ステップＳ５０７）し、駆動制御回路２０は、ステップＳ５０５～Ｓ５０７を繰り返し実行する。一方、合成信号Ｓｉの所定の変化を検出しない場合（ステップＳ５０６：Ｎｏ）には、駆動制御回路２０は、モータ５０がロータロックにより停止（最低回転数未満）したとして、駆動信号Ｓｃａ２の出力を停止（ステップＳ５０８）し、片側故障ロック状態と判定（ステップＳ５０９）し、第５期間Ｔｓ５の経過を待ってから（ステップＳ５１０）、片側故障駆動を再開する。

図１２は、モータ駆動回路１０＿１が正常状態であり、且つモータ駆動回路１０＿２がＦＧ短絡故障によるＦＧ故障状態であるときに、正常状態にあるモータ駆動回路１０＿１から先に片側駆動させたときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートの一例である。図１２において、縦軸は各信号の電圧または論理値を表し、横軸は時間を表している。

図１２に示すように、時刻ｔ１０において、第３ＦＧ故障判定処理の開始により、駆動制御回路２０は、省電力モードから、第１系統のモータ駆動回路１０＿１を動作させる第１系統片側試行モードに移行する（図７ＡのステップＳ３０１）。第１系統片側試行モードにおいて、駆動制御回路２０は、所定の試行デューティ比の駆動制御信号Ｓｃａ１を出力する（ステップＳ３０２）。このとき、駆動制御回路２０は、駆動制御信号Ｓｃａ２を出力しない。

これにより、モータ駆動回路１０＿１は、正常状態であり、駆動制御信号Ｓｃａ１に基づいてモータ５０を駆動し、惰性により回転または停止していたモータ５０が、このデューティ比での回転数に移行する。このとき、モータ駆動回路１０＿１は、モータ５０の回転により位置検出信号ｈｐ，ｈｎの入力が変化するため、端子ＦＧ１からデューティ比５０％の信号ｆｇ１を出力する。一方、モータ駆動回路１０＿２は、ＦＧ短絡故障によるＦＧ故障状態であるが、省電力状態を維持するため、端子ＦＧ２からハイレベルの信号ｆｇ２が出力される。したがって、合成信号生成回路２１は、信号ｆｇ１に応じたデューティ比５０％の合成信号Ｓｉを出力する。その後、駆動制御回路２０は、第６期間Ｔｓ６が経過するのを待つ（ステップＳ３０３）。

次に、図１２に示すように、第６期間Ｔｓ６が経過した時刻ｔ１１において、駆動制御回路２０は、第７期間Ｔｓ７が経過するのを待ち、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出したか否かを判定する（ステップＳ３０４）。このとき、モータ駆動回路１０＿１は、正常状態であり、端子ＦＧ１からデューティ比５０％の信号ｆｇ１を出力する。一方、モータ駆動回路１０＿２は、省電力状態であるので、端子ＦＧ２からハイレベルの信号ｆｇ２が出力される。したがって、合成信号生成回路２１は、信号ｆｇ１に応じたデューティ比５０％の合成信号Ｓｉを出力する。その結果、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出し（ステップＳ３０４：Ｙｅｓ）、合成信号Ｓｉの所定の変化を検出した時刻ｔｄ１において、駆動制御回路２０は、第１系統のモータ駆動回路１０＿１が正常状態であることを仮に判定し、第１正常フラグをセットし、合成信号Ｓｉの周期から第１開始速度を取得する。また、第７期間Ｔｓ７内の合成信号Ｓｉの周期を検出した最終の時刻ｔｄ２において、駆動制御回路２０は、合成信号Ｓｉの周期から第１最終速度を取得し、第１速度比率を計算する（ステップＳ３０５）。

次に、図１２に示すように、第７期間Ｔｓ７が経過した時刻ｔ１２において、駆動制御回路２０は、駆動制御信号Ｓｃａ１の出力を停止し（ステップＳ３０７）、第２系統のモータ駆動回路１０＿２を片側駆動させる第１系統片側試行モードから、第１系統のモータ駆動回路１０＿１を片側駆動させる第２系統片側試行モードに移行する（ステップＳ３１１）。
第２系統片側試行モードにおいて、駆動制御回路２０は、所定の試行デューティ比の駆動制御信号Ｓｃａ２を出力する（ステップＳ３１２）。

これにより、モータ駆動回路１０＿１に代わり、モータ駆動回路１０＿２によってモータ５０が駆動されようとするが、ＦＧ故障により駆動されず、モータ５０の回転が惰性により継続する。このとき、モータ駆動回路１０＿１は、正常状態であり、駆動制御信号Ｓｃａ１が入力されないが、位置検出信号ｈｐ，ｈｎの入力が変化するため、省電力状態に遷移することなく、端子ＦＧ１からデューティ比５０％の信号ｆｇ１を出力する。一方、モータ駆動回路１０＿２は、ＦＧ短絡故障によるＦＧ故障状態であり、駆動制御信号Ｓｃａ２が入力されたことにより、省電力状態を解除するため、端子ＦＧ２からローレベルの信号ｆｇ２が出力される。したがって、合成信号生成回路２１から出力される合成信号Ｓｉは、ローレベルになる。その後、駆動制御回路２０は、第６期間Ｔｓ６が経過するのを待つ（ステップＳ３１３）。

次に、図１２に示すように、第６期間Ｔｓ６が経過した時刻ｔ１３において、駆動制御回路２０は、第７期間Ｔｓ７が経過するのを待ち、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出したか否かを判定する（ステップＳ３１４）。このとき、モータ駆動回路１０＿１は、正常状態であり、モータ５０が惰性で回転している間は、位置検出信号ｈｐ，ｈｎの入力が変化するため、端子ＦＧ１からデューティ比５０％の信号ｆｇ１を出力する。一方、モータ駆動回路１０＿２は、ＦＧ短絡故障によるＦＧ故障状態であり、端子ＦＧ２からローレベルの信号ｆｇ２が出力される。したがって、合成信号生成回路２１から出力される合成信号Ｓｉは、ローレベルになる。その結果、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出しない（ステップＳ３１４：Ｎｏ）。

次に、図１２に示すように、第７期間Ｔｓ７が経過した時刻ｔ１４において、駆動制御回路２０は、第２正常フラグをクリアし、第２系統のモータ駆動回路１０＿２がＦＧ短絡故障によるＦＧ故障状態であると判定する（ステップＳ３１６）。その後、駆動制御回路２０は、駆動制御信号Ｓｃａ２の出力を停止し（ステップＳ３１７）、ＦＧ故障側判定モードに移行する（図７ＢのステップＳ３２０）。

ＦＧ故障側判定モードでは、第１正常フラグがセット、第２正常フラグがクリアから（ステップＳ３２１：Ｙｅｓ）、駆動制御回路２０は、モータ駆動回路１０＿２がＦＧ故障状態であると判定し（ステップＳ３２２）、第１系統片側故障駆動処理（図７ＣのＳ４００）を実行する。

第１系統片側故障駆動処理では、駆動制御回路２０は、片側故障起動待ちモードに移行し（ステップＳ４０１）、モータ駆動回路１０＿１に、所定の片側故障駆動デューティ比の駆動制御信号Ｓｃａ１を生成して、モータ駆動回路１０＿１に与える（ステップＳ４０２）。これにより、モータ駆動回路１０＿１は、駆動制御信号Ｓｃａ１に基づいてモータ５０を駆動する。その後、駆動制御回路２０は、第３期間Ｔｓ３の経過を待つ（ステップＳ４０３）。

次に、図１２に示すように、第３期間Ｔｓ３が経過した時刻ｔ１５において、モータ駆動回路１０＿２は省電力状態に遷移する。このとき、モータ駆動回路１０＿１は、正常状態であり、端子ＦＧ１からデューティ比５０％の信号ｆｇ１を出力する。一方、モータ駆動回路１０＿２は、省電力状態であるので、端子ＦＧ２からハイレベルの信号ｆｇ２が出力される。したがって、合成信号生成回路２１は、信号ｆｇ１に応じたデューティ比５０％の合成信号Ｓｉを出力する。その結果、時刻ｔ１５以降、合成信号Ｓｉは、モータ５０が停止（最低回転数未満）するまで、信号ｆｇ１に応じたデューティ比５０％の信号となる。

その後、駆動制御回路２０は、片側故障駆動モードに移行し（ステップＳ４０４）、所定の片側故障駆動デューティ比の駆動制御信号Ｓｃａ１を引き続き出力して（ステップＳ４０５）、正常であるモータ駆動回路１０＿１のみによってモータ５０の正回転を、回転数を監視しながら、継続する（ステップＳ４０５～Ｓ４０７）。

このように、２系統のモータ駆動回路１０のうち何れか一方がＦＧ短絡故障である場合において、正常状態であるモータ駆動回路１０＿１から先に片側駆動させた場合であっても、駆動制御回路２０は、合成信号Ｓｉに基づいて正常であるモータ駆動回路１０とＦＧ短絡故障であるモータ駆動回路１０とを判定することができ、正常であるモータ駆動回路１０のみによってモータ５０の正回転を、回転数を監視しながら、継続させることができる。

図１３は、モータ駆動回路１０＿１がＦＧ短絡故障によるＦＧ故障状態であり、且つモータ駆動回路１０＿２が正常状態であるときに、ＦＧ故障状態にあるモータ駆動回路１０＿１から先に片側駆動させたときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートの一例である。図１３において、縦軸は各信号の電圧または論理値を表し、横軸は時間を表している。

図１３に示すように、時刻ｔ１０において、第３ＦＧ故障判定処理の開始により、駆動制御回路２０は、省電力モードから、第１系統のモータ駆動回路１０＿１を動作させる第１系統片側試行モードに移行する（図７ＡのステップＳ３０１）。第１系統片側試行モードにおいて、駆動制御回路２０は、所定の試行デューティ比の駆動制御信号Ｓｃａ１を出力する（ステップＳ３０２）。このとき、駆動制御回路２０は、駆動制御信号Ｓｃａ２を出力しない。

これにより、モータ駆動回路１０＿１は、ＦＧ短絡故障によるＦＧ故障状態であり、駆動制御信号Ｓｃａ１が入力されたことにより、省電力状態を解除するため、端子ＦＧ１からローレベルの信号ｆｇ１が出力される。一方、モータ駆動回路１０＿２は正常状態であり、駆動制御信号Ｓｃａ２が入力されないが、モータ５０が惰性で回転している間は、モータ５０の回転により位置検出信号ｈｐ，ｈｎの入力が変化するため、省電力状態に遷移することなく、端子ＦＧ２からデューティ比５０％の信号ｆｇ２を出力する。したがって、合成信号生成回路２１から出力される合成信号Ｓｉは、ローレベルになる。その後、駆動制御回路２０は、第６期間Ｔｓ６が経過するのを待つ（ステップＳ３０３）。

次に、図１３に示すように、第６期間Ｔｓ６が経過した時刻ｔ１１において、駆動制御回路２０は、第７期間Ｔｓ７が経過するのを待ち、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出したか否かを判定する（ステップＳ３０４）。このとき、モータ駆動回路１０＿１は、ＦＧ短絡故障によるＦＧ故障状態であり、端子ＦＧ１からローレベルの信号ｆｇ１が出力される。一方、モータ駆動回路１０＿２は、正常状態であり、モータ５０が惰性で回転している間は、位置検出信号ｈｐ，ｈｎの入力が変化するため、端子ＦＧ２からデューティ比５０％の信号ｆｇ２を出力する。したがって、合成信号生成回路２１から出力される合成信号Ｓｉは、ローレベルになる。その結果、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出しない（ステップＳ３０４：Ｎｏ）。

次に、図１３に示すように、第７期間Ｔｓ７が経過した時刻ｔ１２において、駆動制御回路２０は、第１正常フラグをクリアし、第１系統片側のモータ駆動回路１０＿１がＦＧ短絡故障によるＦＧ故障状態であると判定する（ステップＳ３０６）。その後、駆動制御回路２０は、駆動制御信号Ｓｃａ１の出力を停止し（ステップＳ３０７）、第１系統のモータ駆動回路１０＿１を片側駆動させる第１系統片側試行モードから、第２系統のモータ駆動回路１０＿２を片側駆動させる第２系統片側試行モードに移行する（ステップＳ３１１）。
第２系統片側試行モードにおいて、駆動制御回路２０は、所定の試行デューティ比の駆動制御信号Ｓｃａ２を出力する（ステップＳ３１２）。

これにより、モータ駆動回路１０＿１に代わり、モータ駆動回路１０＿２によってモータ５０が駆動され、モータ５０の回転が継続する。このとき、モータ駆動回路１０＿１は、ＦＧ短絡故障によるＦＧ故障状態であり、端子ＦＧ１からローレベルの信号ｆｇ１が出力される。一方、モータ駆動回路１０＿２は、正常状態であり、駆動制御信号Ｓｃａ２に基づいてモータ５０を駆動し、惰性により回転または停止していたモータ５０が、このデューティ比での回転数に移行する。このとき、モータ駆動回路１０＿２は、モータ５０の回転により位置検出信号ｈｐ，ｈｎの入力が変化するため、端子ＦＧ２からデューティ比５０％の信号ｆｇ２を出力する。したがって、合成信号生成回路２１から出力される合成信号Ｓｉは、ローレベルになる。その後、駆動制御回路２０は、第６期間Ｔｓ６が経過するのを待つ（ステップＳ３１３）。

次に、図１３に示すように、第６期間Ｔｓ６が経過した時刻ｔ１３において、モータ駆動回路１０＿１は省電力状態に遷移し、駆動制御回路２０は、第７期間Ｔｓ７が経過するのを待ち、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出したか否かを判定する（ステップＳ３１４）。このとき、モータ駆動回路１０＿１は、省電力状態であるので、端子ＦＧ１からハイレベルの信号ｆｇ１が出力される。一方、モータ駆動回路１０＿２は、正常状態であり、端子ＦＧ２からデューティ比５０％の信号ｆｇ２を出力する。したがって、合成信号生成回路２１は、信号ｆｇ２に応じたデューティ比５０％の合成信号Ｓｉを出力する。その結果、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出し（ステップＳ３１４：Ｙｅｓ）、合成信号Ｓｉの所定の変化を検出した時刻ｔｅ１において、駆動制御回路２０は、第２系統のモータ駆動回路１０＿２が正常状態であることを仮に判定し、第２正常フラグをセットし、合成信号Ｓｉの周期から第２開始速度を取得する。また、第７期間Ｔｓ７内の合成信号Ｓｉの周期を検出した最終の時刻ｔｅ２において、駆動制御回路２０は、合成信号Ｓｉの周期から第２最終速度を取得し、第２速度比率を計算する（ステップＳ３１５）。

次に、図１３に示すように、第７期間Ｔｓ７が経過した時刻ｔ１４において、駆動制御回路２０は、駆動制御信号Ｓｃａ２の出力を停止し（ステップＳ３１７）、ＦＧ故障側判定モードに移行する（図７ＢのステップＳ３２０）。

ＦＧ故障側判定モードでは、第１正常フラグがクリア、第２正常フラグがセットから（ステップＳ３２３：Ｙｅｓ）、駆動制御回路２０は、モータ駆動回路１０＿１がＦＧ故障状態によるＦＧ故障状態であると判定し（ステップＳ３２４）、第２系統片側故障駆動処理（図７ＤのＳ５００）を実行する。

第２系統片側故障駆動処理では、駆動制御回路２０は、片側故障起動待ちモードに移行し（ステップＳ５０１）、モータ駆動回路１０＿２に、所定の片側故障駆動デューティ比の駆動制御信号Ｓｃａ２を生成して、モータ駆動回路１０＿２に与える（ステップＳ５０２）。これにより、モータ駆動回路１０＿２は、駆動制御信号Ｓｃａ２に基づいてモータ５０を駆動する。その後、駆動制御回路２０は、第３期間Ｔｓ３の経過を待つ（ステップＳ５０３）。

次に、図１３に示すように、第３期間Ｔｓ３が経過した時刻ｔ１５において、モータ駆動回路１０＿１は省電力状態を維持する。このとき、モータ駆動回路１０＿１は、省電力状態であるので、端子ＦＧ１からハイレベルの信号ｆｇ１が出力される。一方、モータ駆動回路１０＿２は、正常状態であり、端子ＦＧ２からデューティ比５０％の信号ｆｇ２を出力する。したがって、合成信号生成回路２１は、信号ｆｇ２に応じたデューティ比５０％の合成信号Ｓｉを出力する。その結果、時刻ｔ１５以降、合成信号Ｓｉは、モータ５０が停止（最低回転数未満）するまで、信号ｆｇ２に応じたデューティ比５０％の信号となる。

その後、駆動制御回路２０は、片側故障駆動モードに移行し（ステップＳ５０４）、所定の片側故障駆動デューティ比の駆動制御信号Ｓｃａ２を引き続き出力して（ステップＳ５０５）、正常であるモータ駆動回路１０＿２のみによってモータ５０の正回転を、回転数を監視しながら、継続する（ステップＳ５０５～Ｓ５０７）。

このように、２系統のモータ駆動回路１０のうち何れか一方がＦＧ短絡故障である場合において、ＦＧ故障状態であるモータ駆動回路１０＿１から先に片側駆動させた場合であっても、駆動制御回路２０は、合成信号Ｓｉに基づいて正常であるモータ駆動回路１０とＦＧ短絡故障であるモータ駆動回路１０とを判定することができ、正常であるモータ駆動回路１０のみによってモータ５０の正回転を、回転数を監視しながら、継続させることができる。

図１４は、モータ駆動回路１０＿１が正常状態であり、且つモータ駆動回路１０＿２がＦＧ開放故障によるＦＧ故障状態であるときに、正常状態にあるモータ駆動回路１０＿１から先に片側駆動させたときの駆動制御信号Ｓｃａ１，Ｓｃａ２（端子ＳＣＡ１，ＳＣＡ２）、信号ｆｇ１，ｆｇ２（端子ＦＧ１，ＦＧ２）、および合成信号Ｓｉを示すタイミングチャートの一例である。図１４において、縦軸は各信号の電圧または論理値を表し、横軸は時間を表している。

図１４に示すように、時刻ｔ１０において、第３ＦＧ故障判定処理の開始により、駆動制御回路２０は、省電力モードから、第１系統のモータ駆動回路１０＿１を動作させる第１系統片側試行モードに移行する（図７ＡのステップＳ３０１）。第１系統片側試行モードにおいて、駆動制御回路２０は、所定の試行デューティ比の駆動制御信号Ｓｃａ１を出力する（ステップＳ３０２）。このとき、駆動制御回路２０は、駆動制御信号Ｓｃａ２を出力しない。

これにより、モータ駆動回路１０＿１は、正常状態であり、駆動制御信号Ｓｃａ１に基づいてモータ５０を駆動し、惰性により回転または停止していたモータ５０が、このデューティ比での回転数に移行する。このとき、モータ駆動回路１０＿１はモータ５０の回転により位置検出信号ｈｐ，ｈｎの入力が変化するため、端子ＦＧ１からデューティ比５０％の信号ｆｇ１を出力する。一方、モータ駆動回路１０＿２は、ＦＧ開放故障によるＦＧ故障状態であり、省電力状態を維持するため、端子ＦＧ２からハイレベルの信号ｆｇ２が出力される。したがって、合成信号生成回路２１は、信号ｆｇ１に応じたデューティ比５０％の合成信号Ｓｉを出力する。その後、駆動制御回路２０は、第６期間Ｔｓ６が経過するのを待つ（ステップＳ３０３）。

次に、図１４に示すように、第６期間Ｔｓ６が経過した時刻ｔ１１において、駆動制御回路２０は、第７期間Ｔｓ７が経過するのを待ち、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出したか否かを判定する（ステップＳ３０４）。このとき、モータ駆動回路１０＿１は、正常状態であり、端子ＦＧ１からデューティ比５０％の信号ｆｇ１を出力する。一方、モータ駆動回路１０＿２は、省電力状態であるので、端子ＦＧ２からハイレベルの信号ｆｇ２が出力される。したがって、合成信号生成回路２１は、信号ｆｇ１に応じたデューティ比５０％の合成信号Ｓｉを出力する。その結果、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出し（ステップＳ３０４：Ｙｅｓ）、合成信号Ｓｉの所定の変化を検出した時刻ｔｆ１において、駆動制御回路２０は、第１系統のモータ駆動回路１０＿１が正常状態であることを仮に判定し、第１正常フラグをセットし、合成信号Ｓｉの周期から第１開始速度を取得する。また、第７期間Ｔｓ７内の合成信号Ｓｉの周期を検出した最終の時刻ｔｆ２において、駆動制御回路２０は、合成信号Ｓｉの周期から第１最終速度を取得し、第１速度比率を計算する（ステップＳ３０５）。

次に、図１４に示すように、第７期間Ｔｓ７が経過した時刻ｔ１２において、駆動制御回路２０は、駆動制御信号Ｓｃａ１の出力を停止し（ステップＳ３０７）、第２系統のモータ駆動回路１０＿２を片側駆動させる第１系統片側試行モードから、第１系統のモータ駆動回路１０＿１を片側駆動させる第２系統片側試行モードに移行する（ステップＳ３１１）。
第２系統片側試行モードにおいて、駆動制御回路２０は、所定の試行デューティ比の駆動制御信号Ｓｃａ２を出力する（ステップＳ３１２）。

これにより、モータ駆動回路１０＿１に代わり、モータ駆動回路１０＿２によってモータ５０が駆動されようとするが、ＦＧ故障により駆動されず、モータ５０の回転が惰性により継続する。このとき、モータ駆動回路１０＿１は、正常状態であり、駆動制御信号Ｓｃａ１が入力されないが、位置検出信号ｈｐ，ｈｎの入力が変化するため、端子ＦＧ１からデューティ比５０％の信号ｆｇ１を出力する。一方、モータ駆動回路１０＿２は、ＦＧ開放故障によるＦＧ故障状態であり、駆動制御信号Ｓｃａ２が入力されたことにより、省電力状態を解除するが、端子ＦＧ２からハイレベルの信号ｆｇ２が出力される。したがって、合成信号生成回路２１は、信号ｆｇ１に応じたデューティ比５０％の合成信号Ｓｉを出力する。その後、駆動制御回路２０は、第６期間Ｔｓ６が経過するのを待つ（ステップＳ３１３）。

次に、図１４に示すように、第６期間Ｔｓ６が経過した時刻ｔ１３において、駆動制御回路２０は、第７期間Ｔｓ７が経過するのを待ち、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出したか否かを判定する（ステップＳ３１４）。このとき、モータ駆動回路１０＿１は、正常状態であり、モータ５０が惰性で回転している間は、位置検出信号ｈｐ，ｈｎの入力が変化するため、省電力状態に遷移することなく、端子ＦＧ１からデューティ比５０％の信号ｆｇ１を出力する。一方、モータ駆動回路１０＿２は、ＦＧ開放故障によるＦＧ故障状態であり、端子ＦＧ２からハイレベルの信号ｆｇ２が出力される。したがって、合成信号生成回路２１は、信号ｆｇ１に応じたデューティ比５０％の合成信号Ｓｉを出力する。その結果、第７期間Ｔｓ７内において、合成信号Ｓｉの所定の変化を検出し（ステップＳ３１４：Ｙｅｓ）、合成信号Ｓｉの所定の変化を検出した時刻ｔｆ３において、駆動制御回路２０は、第２系統のモータ駆動回路１０＿２が正常状態であることを仮に判定し、第２正常フラグをセットし、合成信号Ｓｉの周期から第２開始速度を取得する。また、第７期間Ｔｓ７内の合成信号Ｓｉの周期を検出した最終の時刻ｔｆ４において、駆動制御回路２０は、合成信号Ｓｉの周期から第２最終速度を取得し、第２速度比率を計算する（ステップＳ３１５）。

次に、図１４に示すように、第７期間Ｔｓ７が経過した時刻ｔ１４において、駆動制御回路２０は、駆動制御信号Ｓｃａ２の出力を停止し（ステップＳ３１７）、ＦＧ故障側判定モードに移行する（図７ＢのステップＳ３２０）。

ＦＧ故障側判定モードでは、第１正常フラグがセット、第２正常フラグがセットであるが、駆動により回転数が安定するため第１速度比率が高く、惰性により回転数が減速するため第２速度比率が低いことから（ステップＳ３２１：Ｙｅｓ）、駆動制御回路２０は、モータ駆動回路１０＿２がＦＧ故障状態であると判定し（ステップＳ３２２）、第１系統片側故障駆動処理（図７ＣのＳ４００）を実行する。

第１系統片側故障駆動処理では、駆動制御回路２０は、片側故障起動待ちモードに移行し（ステップＳ４０１）、モータ駆動回路１０＿１に、所定の片側故障駆動デューティ比の駆動制御信号Ｓｃａ１を生成して、モータ駆動回路１０＿１に与える（ステップＳ４０２）。これにより、モータ駆動回路１０＿１は、駆動制御信号Ｓｃａ１に基づいてモータ５０を駆動する。その後、駆動制御回路２０は、第３期間Ｔｓ３の経過を待つ（ステップＳ４０３）。

次に、図１４に示すように、第３期間Ｔｓ３が経過した時刻ｔ１５において、モータ駆動回路１０＿２は省電力状態に遷移する。このとき、モータ駆動回路１０＿１は、正常状態であり、端子ＦＧ１からデューティ比５０％の信号ｆｇ１を出力する。一方、モータ駆動回路１０＿２は、省電力状態であるので、端子ＦＧ２からハイレベルの信号ｆｇ２が出力される。したがって、合成信号生成回路２１は、信号ｆｇ１に応じたデューティ比５０％の合成信号Ｓｉを出力する。その結果、時刻ｔ１５以降、合成信号Ｓｉは、モータ５０が停止（最低回転数未満）するまで、信号ｆｇ１に応じたデューティ比５０％の信号となる。

その後、駆動制御回路２０は、片側故障駆動モードに移行し（ステップＳ４０４）、所定の片側故障駆動デューティ比の駆動制御信号Ｓｃａ１を引き続き出力して（ステップＳ４０５）、正常であるモータ駆動回路１０＿１のみによってモータ５０の正回転を、回転数を監視しながら、継続する（ステップＳ４０５～Ｓ４０７）。

このように、２系統のモータ駆動回路１０のうち何れか一方がＦＧ開放故障である場合において、片側試行モードにおいて一つずつモータ駆動回路１０を順次駆動することで、駆動制御回路２０は、合成信号Ｓｉに基づいて正常であるモータ駆動回路１０とＦＧ開放故障であるモータ駆動回路１０とを判定することができ、正常であるモータ駆動回路１０のみによってモータ５０の正回転を、回転数を監視しながら、継続させることができる。

以上、実施の形態１に係るモータ駆動制御装置１は、合成信号Ｓｉが所定の論理値（ローレベルまたはハイレベル）を示している場合に、モータ駆動回路１０＿１，１０＿２の少なくとも一つを信号ｆｇ１，ｆｇ２の出力が不能なハイレベル状態に遷移させ、そのときの合成信号Ｓｉに基づいて、モータ駆動回路１０＿１，１０＿２の何れか一つが信号ｆｇ１，ｆｇ２を正常に出力することができないＦＧ故障状態（例えば、ＦＧ短絡故障）であるか、モータ５０が回転不能となるロック状態であるかを判別する第１ＦＧ故障判定処理を行う。

これによれば、複数のモータ駆動回路１０のうちの少なくとも一つがＦＧ短絡故障である場合に、そのモータ駆動回路１０をＦＧ信号の出力が不能なハイレベル状態に遷移させることにより、ＦＧ短絡故障であるモータ駆動回路１０のＦＧ信号の影響を受けずに、合成信号Ｓｉを生成することができる。すなわち、ＦＧ短絡故障が発生してないモータ駆動回路１０からのＦＧ信号のみに応じた合成信号Ｓｉを生成することができる。これにより、モータ駆動回路１０＿１，１０＿２の何れか一つが信号ｆｇ１，ｆｇ２を正常に出力することができないＦＧ故障状態（例えば、ＦＧ短絡故障）であるか、モータ５０が回転不能となるロック状態であるかを適切に判定することが可能となる。

図１０に示すように、モータ駆動回路１０＿１が正常状態であり、モータ駆動回路１０＿２がＦＧ短絡故障によるＦＧ故障状態であるときに、時刻ｔ３以降にモータ駆動回路１０＿２をＦＧ信号の出力が不能なハイレベル状態に遷移することにより、合成信号Ｓｉが、ＦＧ短絡故障が発生してないモータ駆動回路１０からのＦＧ信号に応じた信号となる。

一方、図９に示すように、モータ５０がロータロックであるときに、時刻ｔ３以降にモータ駆動回路１０＿１，１０＿２をＦＧ信号の出力が不能なハイレベル状態に遷移することにより、合成信号Ｓｉが、ハイレベルに固定される。

このように、合成信号Ｓｉがローレベルである場合に、少なくとも一方のモータ駆動回路１０をＦＧ信号の出力が不能なハイレベル状態に遷移させることにより、モータ駆動回路１０＿１，１０＿２の何れか一つがＦＧ短絡故障であるか、モータ５０がロータロックであるかを適切に判定することが可能となる。

また、実施の形態１に係るモータ駆動制御装置１は、上述したように、モータ駆動回路１０＿１，１０＿２の何れか一つがＦＧ故障状態であると判定した場合に、モータ駆動回路１０＿１，１０＿２を一つずつ順次駆動させ、そのときの合成信号Ｓｉに基づいて、モータ駆動回路１０＿１，１０＿２のどちらがＦＧ故障状態であるかを判別する第３ＦＧ判定処理を行う。

例えば、図１２に示すように、モータ駆動回路１０＿１が正常状態、モータ駆動回路１０＿２がＦＧ短絡故障によるＦＧ故障状態であるときに、時刻ｔ１０から時刻ｔ１２までの期間にモータ駆動回路１０＿１を片側駆動させ、モータ駆動回路１０＿２をＦＧ信号の出力が不能なハイレベル状態（省電力状態）に維持することにより、合成信号Ｓｉが、正常状態であるモータ駆動回路１０＿１からの信号ｆｇ１に応じた信号となる。次に、時刻ｔ１２から時刻ｔ１４までの期間にモータ駆動回路１０＿２を片側駆動させ省電力状態を解除するが、ＦＧ短絡故障によるＦＧ故障状態であることから、合成信号Ｓｉは、ローレベルとなる。

このように、順次、モータ駆動回路１０＿１，１０＿２を片側駆動させたときの合成信号Ｓｉを監視することにより、モータ駆動回路１０＿１，１０＿２のどちらがＦＧ短絡故障であるかを容易に判定することが可能となる。

更に、モータ駆動制御装置１は、第３ＦＧ判定処理において、ＦＧ短絡故障によるＦＧ故障状態であるモータ駆動回路１０と正常状態であるモータ駆動回路１０を判別した後に、正常状態であるモータ駆動回路１０のみを用いてモータ５０を駆動させる。
これによれば、ファン１００（モータ５０）に異常が発生した場合であっても、モータ５０の駆動状態を判定し、ファン１００の正回転を、回転数を監視しながら、継続させることが可能となる。

また、図２に示すように、各モータ駆動回路１０＿１，１０＿２は、その内部における回路の少なくとも一部の動作を停止させ、ＦＧ信号の出力をハイレベルに固定する省電力状態に遷移可能な構成としたため、モータ駆動回路１０を省電力状態に遷移させることにより、そのモータ駆動回路１０をＦＧ信号の出力が不能なハイレベル状態に容易に遷移させることが可能となる。また、各モータ駆動回路１０＿１，１０＿２からのＦＧ信号（信号ｆｇ１，ｆｇ２）が所定の期間切り替わらず、合成信号生成回路２１によって生成された合成信号Ｓｉが所定の論理値を示している場合に、駆動制御回路２０が駆動制御信号Ｓｃａ１，Ｓｃａ２の出力を停止することから、各モータ駆動回路１０＿１，１０＿２の制御部１２２は、駆動制御信号Ｓｃａ１，Ｓｃａ２が入力されず、且つ位置検出信号ｈｐ，ｈｎの入力が変化しないことにより、ＦＧ信号生成部１２４への内部電源電圧Ｖｄｄの供給を遮断することが可能となる。また、モータ駆動制御装置１は、合成信号生成回路２１を構成したことにより、モータ駆動回路１０＿１，１０＿２から駆動制御回路２０に出力される信号線の本数を削減するとともに、駆動制御回路２０における信号処理を軽減することが可能となる。

≪実施の形態２≫
図１５は、実施の形態２に係るファンの構成を示すブロック図である。
実施の形態２に係るファン１００Ａにおけるモータ駆動制御装置１Ａは、ＦＧ信号に加えて、モータ５０が回転不能となるロック状態であるか否かを示すロック検出信号も利用して合成信号Ｓｉを生成する点において、実施の形態１に係るモータ駆動制御装置１と相違し、その他の点においては実施の形態１に係るモータ駆動制御装置１と同様である。

図１５に示すように、モータ駆動制御装置１Ａにおける各モータ駆動回路１０Ａ＿１，１０Ａ＿２の制御回路１２Ａ＿１，１２Ａ＿２は、信号ｆｇ１，ｆｇ２に加えて、ロック検出信号ｌｄ１，ｌｄ２をそれぞれ生成して出力する。

ここで、ロック検出信号ｌｄ１，ｌｄ２は、モータ５０がロックされている状態であるか否かの判定結果を示す信号である。モータ駆動回路１０Ａ＿１，１０Ａ＿２の制御回路１２Ａ＿１，１２Ａ＿２が、例えば、駆動制御信号Ｓｃａ１，Ｓｃａ２と位置検出信号ｈｐ，ｈｎに基づいて、モータ５０がロックされている状態であるか否かを判定し、その判定結果をロック検出信号ｌｄ１，ｌｄ２として出力する。

ロック検出信号ｌｄ１，ｌｄ２は、例えば、２値信号である。例えば、電源電圧Ｖｃｃでプルアップされたロック検出信号ｌｄ１がローレベル（グラウンド電圧ＧＮＤ）である場合に、モータ５０が非ロック状態であることを示し、ロック検出信号ｌｄ１がハイレベル（電源電圧Ｖｃｃ）である場合に、モータ５０が回転不能となるロック状態であることを示す。

例えば、制御回路１２Ａ＿１，１２Ａ＿２として汎用ＩＣを用いる場合には、その汎用ＩＣのロック検出機能に基づいて出力される信号をロック検出信号ｌｄ１，ｌｄ２として用いることができる。

図１６は、実施の形態２に係る制御回路１２Ａ＿１，１２Ａ＿２および合成信号生成回路２１Ａの内部構成を示すブロック図である。なお、図１６には、制御回路１２Ａ＿１，１２Ａ＿２の内部構成のうち、ＦＧ信号とロック検出信号の生成に関連する構成のみが図示されている。

制御回路１２Ａは、実施の形態１に係る制御回路１２の機能に加えて、位置検出信号に基づいてロック検出信号ｌｄ１，ｌｄ２をそれぞれ生成する機能を備えている。具体的に、制御回路１２Ａ＿１は、ロック検出信号ｌｄ１を出力するための端子ＬＤ１と、モータ５０が回転不能となるロック状態を検出し、検出信号を出力するロック検出回路１２５と、検出信号に基づいてロック検出信号ｌｄ１を出力する出力トランジスタＱ１Ａと、を更に有している。同様に、制御回路１２Ａ＿２は、ロック検出信号ｌｄ２を出力するための端子ＬＤ２と、モータ５０が回転不能となるロック状態を検出し、検出信号を出力するロック検出回路１２５と、検出信号に基づいてロック検出信号ｌｄ２を出力する出力トランジスタＱ２Ａと、を更に有している。

出力トランジスタＱ１Ａは、端子ＬＤ１と第１の固定電位としてのグラウンド電圧ＧＮＤとの間に接続され、出力トランジスタＱ２Ａは、端子ＬＤ２とグラウンド電圧ＧＮＤとの間に接続されている。出力トランジスタＱ１Ａ，Ｑ２Ａは、例えばＦＥＴである。

合成信号生成回路２１Ａは、制御回路１２Ａ＿１，１２Ａ＿２によって生成された信号ｆｇ１，ｆｇ２とロック検出信号ｌｄ１，ｌｄ２をそれぞれ入力し、入力した信号を合成した合成信号Ｓｉを生成する。例えば、合成信号生成回路２１Ａは、信号ｆｇ１と信号ｆｇ２との論理積に基づく信号ｓｆ１２と、ロック検出信号ｌｄ１とロック検出信号ｌｄ２との論理積に基づく信号ｓｌ１２との論理積に基づいて、合成信号Ｓｉを生成する。

実施の形態２において、合成信号生成回路２１Ａは、例えば、実施の形態１に係る合成信号生成回路２１と同様に、制御回路１２Ａ＿１，１２Ａ＿２としての汎用ＩＣおよび駆動制御回路２０としてのＭＣＵが搭載される同一の回路基板上に形成されている。

合成信号生成回路２１Ａは、例えば、負荷Ｒ１～Ｒ３とスイッチ素子ＳＷ１，ＳＷ２を有している。負荷Ｒ１～Ｒ３は、例えば抵抗である。負荷Ｒ１は、制御回路１２Ａ＿１の端子ＦＧ１と制御回路１２Ａ＿２の端子ＦＧ２とが共通に接続されたノード（接続点）Ｎ１と第２の固定電位としての電源電圧Ｖｃｃとの間に接続されている。負荷Ｒ２は、制御回路１２Ａ＿１の端子ＬＤ１と制御回路１２Ａ＿２の端子ＬＤ２とが共通に接続されたノード（接続点）Ｎ２と電源電圧Ｖｃｃとの間に接続されている。負荷Ｒ３は、その一端が電源電圧Ｖｃｃに接続されている。

スイッチ素子ＳＷ１は、グラウンド電圧ＧＮＤと負荷Ｒ３の他端との間に接続され、ノードＮ１の電圧に基づいてオン・オフが制御される。スイッチ素子ＳＷ１は、例えば、トランジスタ（バイポーラトランジスタ）を含む。スイッチ素子ＳＷ１としてのトランジスタにおいて、エミッタ電極がグラウンド電圧ＧＮＤに接続され、コレクタ電極が抵抗Ｒ３の他端（ノードＮ３）に接続されている。

スイッチ素子ＳＷ２は、グラウンド電圧ＧＮＤと負荷Ｒ３の他端との間に接続され、ノードＮ２の電圧に基づいてオン・オフが制御される。スイッチ素子ＳＷ２は、例えば、トランジスタ（バイポーラトランジスタ）を含む。スイッチ素子ＳＷ２としてのトランジスタにおいて、エミッタ電極がグラウンド電圧ＧＮＤに接続され、コレクタ電極が抵抗Ｒ３の他端（ノードＮ３）に接続されている。

なお、図１６に示すように、スイッチ素子ＳＷ１，ＳＷ２を構成するトランジスタにおいて、エミッタ電極とベース電極との間に抵抗が接続されていてもよいし、ベース電極とノードＮ１，Ｎ２との間に抵抗が接続されていてもよい。

合成信号生成回路２１Ａにおいて、ノードＮ３は出力端子であり、ノードＮ３の電圧が合成信号Ｓｉとして駆動制御回路２０に入力される。

図１７は、実施の形態２に係るファンの状態と合成信号Ｓｉの態様との関係を示す図である。
図１７には、ファン１００Ａの通常動作時、すなわち、駆動制御回路２０が速度指令信号Ｓｃに応じた駆動制御信号Ｓｃａ１，Ｓｃａ２をモータ駆動回路１０Ａ＿１，１０Ａ＿２に出力してモータ５０を駆動したときの合成信号Ｓｉの態様が示されている。

なお、実施の形態１と実施の形態２とでは、合成信号Ｓｉの論理が反転していることに注意すべきである。例えば、モータ５０およびモータ駆動回路１０Ａ＿１，１０Ａ＿２が正常である場合には、合成信号生成回路２１Ａ（ノードＮ３）から出力される合成信号Ｓｉは、信号ｆｇ１，ｆｇ２とは周期が同じだが、デューティ比７５％の２値信号となる。

上述したように、実施の形態２に係るモータ駆動制御装置１Ａは、ＦＧ信号のみならずロック検出信号を用いて合成信号Ｓｉを生成しているので、図１７に示すように、通常動作時の合成信号Ｓｉを監視することにより、モータ５０がロック状態であることとモータ駆動回路１０Ａ＿１，１０Ａ＿２のうち何れか一方のモータ駆動回路１０ＡがＦＧ故障状態であることを、判定することが可能となる。

しかしながら、実施の形態２に係るモータ駆動制御装置１Ａは、実施の形態１に係るモータ駆動制御装置１と同様に、通常動作時（駆動モード）における合成信号Ｓｉを監視するだけでは、モータ駆動回路１０Ａ＿１，１０Ａ＿２のうちのどちらのモータ駆動回路１０ＡがＦＧ故障であるかを判定することができない。

そこで、実施の形態２に係るモータ駆動制御装置１Ａにおいて、駆動制御回路２０は、実施の形態１に係る駆動制御回路２０と同様により、モータ駆動回路１０Ａ＿１，１０Ａ＿２の何れか一つがＦＧ故障状態（ＦＧ短絡故障またはＦＧ開放故障）であると判定した場合に、第３ＦＧ故障判定処理を行う。すなわち、駆動制御回路２０は、モータ駆動回路１０Ａ＿１，１０Ａ＿２を一つずつ順番にＦＧ信号の出力が可能な状態に遷移させ、そのときの合成信号Ｓｉに基づいて、モータ駆動回路１０Ａ＿１，１０Ａ＿２のどちらがＦＧ故障状態であるかを判定する。

駆動制御回路２０による判定処理の流れは、モータ５０がロック状態であることと、モータ駆動回路１０Ａ＿１，１０Ａ＿２のうち何れか一方のモータ駆動回路１０ＡがＦＧ短絡故障によるＦＧ故障状態であることを判定できることにより、第１ＦＧ故障判定処理を簡略化できるが、実施の形態１に係る駆動制御回路２０による判定処理の流れと同様でよい（図４、図５、図６、図７Ａ乃至図７Ｄ参照）。

以上、実施の形態２に係るモータ駆動制御装置１Ａによれば、２つのＦＧ信号のみならず、２つのロック検出信号ｌｄ１，ｌｄ２を更に合成して合成信号Ｓｉを生成しているので、合成信号Ｓｉの波形を判定することにより、ファン１００Ａ（モータ５０およびモータ駆動回路１０Ａ＿１，１０Ａ＿２）の駆動状態をより詳細に判定することが可能となる。

具体的には、信号ｆｇ１と信号ｆｇ２との論理積と、ロック検出信号ｌｄ１とロック検出信号ｌｄ２との論理積との論理積に基づいて合成信号Ｓｉを生成することにより、モータ駆動回路１０Ａ＿１，１０Ａ＿２の何れか一方がＦＧ開放故障である場合と、モータ駆動回路１０Ａ＿１，１０Ａ＿２の何れか一方がＦＧ短絡故障である場合と、モータ５０がロータロックの場合とを正確に判定することが可能となる。また、モータ駆動制御装置１Ａは、合成信号生成回路２１Ａを構成したことにより、モータ駆動回路１０Ａ＿１，１０Ａ＿２から駆動制御回路２０に出力される信号線の本数を削減するとともに、駆動制御回路２０における信号処理を軽減することが可能となる。

≪実施の形態の拡張≫
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、上記実施の形態において、合成信号生成回路２１，２１Ａは、少なくとも各モータ駆動回路１０から出力されるＦＧ信号を合成して合成信号Ｓｉを生成することができればよく、図２および図１６に示した回路構成に限定されない。また、合成信号Ｓｉの論理値は、合成信号Ｓｉが入力される駆動制御回路２０としてのＭＣＵの入力インターフェース回路の回路構成等に応じて、適宜変更してもよい。

また、上記実施の形態において、図４に示した判定処理のフローにおいて、駆動制御回路２０は、停止モード中に速度指令信号Ｓｃの入力を検出した場合に、起動待ちモードをスキップして、駆動モードに移行してもよい。

また、上記実施の形態では、モータ駆動制御装置１，１Ａを、２系統のコイル８０＿１，８０＿２を備えた単相のブラシレスモータを有するファンシステムに適用する場合を例示したが、これに限られない。例えば、モータ駆動制御装置１，１Ａを、１系統のコイルを備えた単相のブラシレスモータを２つ有するファンシステムに適用してもよい。

例えば、図１８に示すように、モータ駆動制御装置１を、１系統のコイルをそれぞれ有するモータ５０Ｂ＿１，５０Ｂ＿２によって２つのインペラ９０＿１，９０＿２をそれぞれ個別に回転させるシステム構成を有するファン１００Ｂに適用してもよい。この場合、駆動制御回路２０は、各モータ駆動回路１０＿１，１０＿２（制御回路１２＿１，１２＿２）から出力される信号ｆｇ１，ｆｇ２の位相が互いに相違する（例えば位相差：９０度）ように、駆動制御信号Ｓｃａ１，Ｓｃａ２を生成する。モータ駆動回路１０＿１は、駆動制御信号Ｓｃａ１に基づいて、一方のモータ５０Ｂ＿１のコイル８０Ｂ＿１の通電を制御し、モータ駆動回路１０＿２は、駆動制御信号Ｓｃａ２に基づいて、他方のモータ５０Ｂ＿２のコイル８０Ｂ＿２の通電を制御する。
これによれば、実施の形態１に係るファン１００と同様に、ファン１００Ｂ（モータ５０Ｂ＿１，５０Ｂ＿２）の駆動状態を判定し、ファン１００Ｂの正回転を、回転数を監視しながら、継続させることが可能となる。

また、上記実施の形態において、モータ５０，５０Ｂ＿１，５０Ｂ＿２が単相のブラシレスモータである場合を例示したが、モータ５０，５０Ｂ＿１，５０Ｂ＿２の種類や相数等はこれに限定されない。例えば、３相のブラシレスモータであってもよい。

また、上述のフローチャートは、動作を説明するための一例を示すものであって、これに限定されない。すなわち、フローチャートの各図に示したステップは具体例であって、このフローに限定されるものではない。例えば、一部の処理の順番が変更されてもよいし、各処理間に他の処理が挿入されてもよいし、一部の処理が並列に行われてもよい。

１，１Ａ，１Ｂ…モータ駆動制御装置、１０＿１，１０＿２，１０Ａ＿１，１０Ａ＿２…モータ駆動回路、１２＿１，１２＿２，１２Ａ＿１，１２Ａ＿２…制御回路、ＳＷ１，ＳＷ２…スイッチ素子、１５＿１，１５＿２…インバータ回路、１６＿１，１６＿２,１７＿１，１７＿２…出力端子、１９…ヒューズ、２０…駆動制御回路、２１，２１Ａ…合成信号生成回路、４１＿１，４１＿２…位置検出器、５０，５０Ｂ＿１，５０Ｂ＿２…モータ、８０＿１，８０＿２，８０Ｂ＿１，８０Ｂ＿２…コイル、９０，９０＿１，９０＿２…インペラ、１００，１００Ａ，１００Ｂ…ファン、１２１…内部電源回路、１２２…制御部、１２４…ＦＧ信号生成部、１２５…ロック検出回路、５００…上位装置、１２４１…コンパレータ、１２４２…プリドライブ回路、ｆｇ１，ｆｇ２…（ＦＧ）信号、ＦＧ１，ＦＧ２…端子、ｈｐ，ｈｎ…ホール信号（位置検出信号）、ＨＰ１，ＨＮ１，ＨＰ２，ＨＮ２…端子、ＨＢ１，ＨＢ２…外部出力電源端子、ＬＤ１，ＬＤ２…端子、ｌｄ１，ｌｄ２…ロック検出信号、Ｎ１．Ｎ２，Ｎ３…ノード、Ｑ１，Ｑ１Ａ，Ｑ２，Ｑ２Ａ…出力トランジスタ、Ｒ１，Ｒ２，Ｒ３…負荷（抵抗）、Ｓｃ…速度指令信号、Ｓｃａ１，Ｓｃａ２…駆動制御信号、ＳＣＡ１，ＳＣＡ２…端子、Ｓｄ１，Ｓｄ２…モータ駆動制御信号、ＳＤ１，ＳＤ２…端子、ｓｆ１２，ｓｌ１２…信号、Ｓｉ…合成信号、Ｓｏ…状態信号、Ｖｉｎ…電源電圧、ＶＩＮ…電源端子、Ｖｃｃ…電源電圧、Ｖｄｄ…内部電源電圧、Ｖｈｂ…外部出力電源電圧。

Claims (10)

1. モータの回転数を制御するための駆動制御信号に基づいて前記モータに通電する制御を行うとともに、前記モータの実回転数に対応する周期を有するＦＧ信号を出力する複数のモータ駆動回路と、
   前記モータ駆動回路から出力された前記ＦＧ信号の夫々を入力し、入力された信号を合成した合成信号を生成する合成信号生成回路と、
   前記モータの目標回転数を指示する速度指令信号に基づいて前記駆動制御信号を生成して前記モータ駆動回路の夫々に出力するとともに、前記合成信号に基づいて、前記モータおよび前記モータ駆動回路の状態を判定する駆動制御回路と、を備え、
   夫々の前記モータ駆動回路から出力される前記ＦＧ信号は、互いに位相差を有し、
   前記駆動制御回路は、前記合成信号が所定の論理値を示している場合に、前記複数のモータ駆動回路の少なくとも一つを前記ＦＧ信号の出力が不能なハイレベル状態に遷移させ、そのときの前記合成信号に基づいて、前記複数のモータ駆動回路の何れか一つが前記ＦＧ信号を正常に出力することができないＦＧ故障状態であるか、前記モータが回転不能となるロック状態であるかを判別する第１判定処理を行う、
   モータ駆動制御装置。
2. 請求項１に記載のモータ駆動制御装置において、
   夫々の前記モータ駆動回路は、その内部における回路の少なくとも一部の動作を停止させ、前記ＦＧ信号の出力をハイレベルに固定する省電力状態に遷移可能であり、
   前記駆動制御回路は、前記合成信号が前記所定の論理値を示している場合に、前記複数のモータ駆動回路の少なくとも一つを前記省電力状態に遷移させ、そのときの前記合成信号に基づいて前記第１判定処理を行う
   モータ駆動制御装置。
3. 請求項１または２に記載のモータ駆動制御装置において、
   夫々の前記モータ駆動回路は、内部電源電圧を生成して出力する内部電源回路と、前記内部電源電圧からの給電によって動作可能に構成され、前記モータのロータの回転位置に応じた位置検出信号に基づいて前記ＦＧ信号を生成して出力するＦＧ信号生成部と、前記ＦＧ信号生成部への前記内部電源電圧の供給と遮断を制御するともに、前記駆動制御信号に基づいて、前記モータを通電させるためのモータ駆動制御信号を生成する制御部と、を有し、
   前記駆動制御回路は、前記合成信号が前記所定の論理値を示している場合に、前記駆動制御信号の出力を停止し、
   前記制御部は、前記駆動制御信号が入力されず、且つ前記ＦＧ信号が所定の期間切り替わらない場合に、前記ＦＧ信号生成部への前記内部電源電圧の供給を遮断する
   モータ駆動制御装置。
4. 請求項３に記載のモータ駆動制御装置において、
   前記駆動制御回路は、前記第１判定処理において、前記合成信号の所定の変化を検出した場合に、前記複数のモータ駆動回路の何れか一つが前記ＦＧ故障状態であると判定し、前記所定の論理値に固定されている場合に、前記モータが前記ロック状態であると判定する
   モータ駆動制御装置。
5. 請求項４に記載のモータ駆動制御装置において、
   前記駆動制御回路は、前記複数のモータ駆動回路の何れか一つが前記ＦＧ故障状態であると判定した場合に、前記複数のモータ駆動回路を一つずつ順次駆動させ、そのときの前記合成信号に基づいて、前記モータ駆動回路のどちらが前記ＦＧ故障状態であるかを判別する第２判定処理を行う
   モータ駆動制御装置。
6. 請求項５に記載のモータ駆動制御装置において、
   前記駆動制御回路は、前記第２判定処理によって、前記ＦＧ故障状態であると判定した前記モータ駆動回路に対して前記駆動制御信号の出力を停止し、正常状態であると判定した前記モータ駆動回路に対して前記駆動制御信号を出力する
   モータ駆動制御装置。
7. 請求項１乃至６の何れか一項に記載のモータ駆動制御装置において、
   前記ＦＧ信号は、モータの回転数に対応した周期で所定のデューティ比を有する矩形波状の信号であり、
   前記合成信号生成回路は、それぞれの前記モータ駆動回路から出力された前記ＦＧ信号の論理積に基づいて、前記合成信号を生成する
   モータ駆動制御装置。
8. 請求項１乃至６の何れか一項に記載のモータ駆動制御装置において、
   夫々の前記モータ駆動回路は、前記モータがロックしている状態であるか否かを示す２値信号であるロック検出信号をそれぞれ出力し、
   前記ＦＧ信号は、モータの回転数に対応した周期で所定のデューティ比を有する矩形波状の信号であり、
   前記合成信号生成回路は、それぞれの前記モータ駆動回路から出力された前記ＦＧ信号の論理積に基づく信号と、それぞれの前記モータ駆動回路から出力された前記ロック検出信号の論理積に基づく信号との論理積に基づいて、前記合成信号を生成する
   モータ駆動制御装置。
9. 請求項１乃至８の何れか一項に記載のモータ駆動制御装置と、
   前記モータと、
   前記モータの回転力によって回転可能に構成されたインペラと、を備える
   ファン。
10. モータの回転数を制御するための駆動制御信号に基づいて前記モータに通電する制御を行うとともに、前記モータの実回転数に対応する周期を有するＦＧ信号を出力する複数のモータ駆動回路と、前記モータ駆動回路から出力された前記ＦＧ信号の夫々を入力し、入力された信号を合成した合成信号を生成する合成信号生成回路と、前記モータの目標回転数を指示する速度指令信号に基づいて前記駆動制御信号を生成して前記モータ駆動回路の夫々に出力するとともに、前記合成信号に基づいて、前記モータおよび前記モータ駆動回路の状態を判定する駆動制御回路とを備えたモータ駆動制御装置によるモータ駆動制御方法であって、
    夫々の前記モータ駆動回路から出力される前記ＦＧ信号は、互いに位相差を有し、
    前記駆動制御回路が、前記合成信号が所定の論理値を示している場合に、前記複数のモータ駆動回路の少なくとも一つを前記ＦＧ信号の出力が不能なハイレベル状態に遷移させる第１ステップと、
    前記駆動制御回路が、前記第１ステップにおける前記合成信号に基づいて、前記複数のモータ駆動回路の何れか一つが前記ＦＧ信号を正常に出力することができないＦＧ故障状態であるか、前記モータが回転不能となるロック状態であるかを判別する第１判定処理を行う第２ステップと、を含む
    モータ駆動制御方法。
    

Images