JP7369306B2

JP7369306B2 - 半導体デバイスの位置ずれを計測する際役立つデバイス規模フィーチャを有する位置ずれターゲット

Info

Publication number: JP7369306B2
Application number: JP2022560881A
Authority: JP
Inventors: ロイエボルコヴィッチ; リランエルシャルミ; ラビブヨハナン; マークギノフケル
Original assignee: KLA Corp
Current assignee: KLA Corp
Priority date: 2020-04-15
Filing date: 2020-06-25
Publication date: 2023-10-25
Anticipated expiration: 2040-06-25
Also published as: WO2021211154A1; US20220013468A1; KR20230002526A; CN115428139B; TW202205032A; JP2023522847A; US11532566B2; EP4111495A4; CN115428139A; EP4111495A1; KR102630496B1

Description

本発明は、総じて半導体デバイスの製造に際する位置ずれの計測に関する。

［関連出願への参照］
本願では、「正確性及びデバイス相関に資するインダイオーバレイターゲット」(INDIE OVERLAY TARGETS FOR ACCURACY AND DEVICE CORRELATION)と題する２０２０年４月１５日付米国仮特許出願第６３／０１００９６号を参照し、参照によりその開示内容を本願に繰り入れると共にそれに基づき優先権を主張する。

本願の主題と関係があり本願出願人による以下の特許及び特許出願、即ち
「オーバレイ判別装置及び方法並びにその使用」(APPARATUS AND METHODS FOR DETERMINING OVERLAY AND USES OF SAME)と題する特許文献１、
「オーバレイ計量及び制御方法」(OVERLAY METROLOGY AND CONTROL METHOD)と題する特許文献２、
「多層オーバレイ計量ターゲット及びコンプリメンタリオーバレイ計量計測システム」(MULTI-LAYER OVERLAY METROLOGY TARGET AND COMPLIMENTARY OVERLAY METROLOGY MEASUREMENT SYSTEMS)と題する特許文献３、
「複合的イメージング計量ターゲット」(COMPOUND IMAGING METROLOGY TARGETS)と題する特許文献４、
「スキャタロメトリを用いオーバレイ誤差を検出する装置及び方法」(APPARATUS AND METHODS FOR DETECTING OVERLAY ERRORS USING SCATTEROMETRY)と題する特許文献５、
「半導体デバイスの位置ずれ計測におけるモアレターゲット及びその使用方法」(MOIRE' TARGET AND METHOD FOR USING THE SAME IN MEASURING MISREGISTRATION OF SEMICONDUCTOR DEVICES)と題する２０１９年４月１０日付ＰＣＴ特許出願第ＰＣＴ／ＵＳ２０１９／０２６６８６号、並びに
「光学及び電子ビームが結合されたテクノロジを用いる位置ずれ計測」(MISREGISTRATION MEASUREMENTS USING COMBINED OPTICAL AND ELECTRON BEAM TECHNOLOGY)と題する２０１９年６月４日付ＰＣＴ出願第ＰＣＴ／ＵＳ２０１９／０３５２８２号、
も参照し、参照によりそれらの開示内容を本願に繰り入れる。

半導体デバイスの製造に際する位置ずれの計測用に様々な方法及びシステムが知られている。

米国特許第７６０８４６８号明細書米国特許第７８０４９９４号明細書米国特許第９９２７７１８号明細書米国特許第１０５２７９５１号明細書欧州特許第１５７０２３２号明細書

C. P. Ausschnitt, J. Morningstar, W. Muth, J. Schneider, R. J. Yerdon, L. A. Binns, N. P. Smith, "Multilayer overlay metrology," Proc. SPIE 6152, Metrology, Inspection, and Process Control for Microlithography XX, 615210 (24 March 2006)

本発明の狙いは、半導体デバイスの製造に際する位置ずれの計測用に、改善された方法及びシステムを提供することにある。

ここに、本発明のある好適実施形態によれば、ウェハ上に形成された少なくとも第１層及び第２層間の位置ずれの計測のため、そのウェハ上における機能的半導体デバイスの製造に際し用いられるターゲットであり、それら機能的半導体デバイスが機能的デバイス構造（ＦＤＳＴ）を有するターゲットであって、第１層及び第２層の一部分たる複数個の計測構造（ＭＳＴ）と、第１層及び第２層のうち少なくとも一方の一部分たる複数個のデバイス様構造（ＤＬＳＴ）と、を有し、それらＤＬＳＴが少なくとも１個の特徴をそれらＦＤＳＴと共有し、それらＭＳＴがその少なくとも１個の特徴をそれらＦＤＳＴと共有しないターゲットが提供される。

本発明のある好適実施形態によれば、その少なくとも１個の特徴が、典型的最小寸法の大きさの程度、形状、並びにパッキング密度の大きさの程度、のうち少なくとも一つを含むものとされる。

本発明のある実施形態ではＤＬＳＴが第１層，第２層双方の上に形成される。好ましくはＤＬＳＴがＭＳＴ間に形成される。本発明のある好適実施形態ではＤＬＳＴのパッキング密度が０．５超とされる。

本発明のある好適実施形態によれば、その特徴が典型的最小寸法の大きさの程度とされ、ＦＤＳＴの典型的最小寸法に対するＭＳＴの典型的最小寸法の比が少なくとも１．７とされ、ＦＤＳＴの典型的最小寸法に対するＤＬＳＴの典型的最小寸法の比が０．５～１．５とされる。

本発明のある好適実施形態によれば、その特徴がパッキング密度の大きさの程度とされ、ＭＳＴが、それらの間に形成される計測スペース（ＭＳＰ）を規定し、ＦＤＳＴが、それらの間に形成される機能的デバイススペース（ＦＤＳＰ）を規定し、ＤＬＳＴが、それらの間のデバイス様スペース（ＤＬＳＰ）を規定し、ＦＤＳＰの典型的最小寸法に対するＭＳＰの典型的最小寸法の比が少なくとも１．７とされ、ＦＤＳＰの典型的最小寸法に対するＤＬＳＰの典型的最小寸法の比が０．５～１．５とされる。

本発明のある実施形態では、ＤＬＳＴが、第１層により定義される平面に対し概ね平行な平面内でＭＳＴに対し回動されたものとされる。

本発明のある実施形態では、各ＭＳＴが、複数個のセグメントと、複数個の対応するセグメントスペースと、を有する。好ましくは、ＤＬＳＴの典型的最小寸法に対するそれらセグメントの典型的最小寸法の比を少なくとも１．１とし、ＤＬＳＰ間スペースの典型的最小寸法に対するセグメント間スペースの典型的最小寸法の比を少なくとも１．１とする。本発明のある好適実施形態では、ＤＬＳＴが、第１層により定義される平面に対し概ね平行な平面内でそれらセグメントに対し回動されたものとされる。

本発明のある好適実施形態によれば、ターゲットがウェハのダイ内に形成され、そのダイ内に機能的半導体デバイスが設けられる。また、本発明のある好適実施形態によれば、ターゲットがウェハのスクライブライン内、即ち機能的半導体デバイスが概ね存在しないスクライブライン内に形成される。

本発明のある好適実施形態では、ＭＳＴが、先進イメージング計量インダイ（ＡＩＭｉｄ）ターゲット、先進イメージング計量（ＡＩＭ）ターゲット、ボックスインボックス（ＢｉＢ）ターゲット、ブロッサムターゲット、モアレターゲット、スキャタロメトリ（散乱計測法）ターゲット、電子ビームターゲット、ハイブリッドスキャタロメトリ電子ビームターゲット、ハイブリッドイメージング電子ビームターゲット、並びにウェハ上に形成された３個以上の層の間の位置ずれの計測に役立つターゲット、のうち少なくとも一つの一部として形成される。

また、本発明の別の好適実施形態によれば、機能的半導体デバイスの製造に際しウェハ上に形成された少なくとも１個の第１層と少なくとも１個の第２層との間の位置ずれを計測する方法であり、それら機能的半導体デバイスが機能的デバイス構造（ＦＤＳＴ）を有する方法であって、その上にターゲットが形成されているウェハを準備し、但しそのターゲットを、第１層及び第２層の一部分たる複数個の計測構造（ＭＳＴ）と、第１層及び第２層のうち少なくとも一方の一部分たる複数個のデバイス様構造（ＤＬＳＴ）と、を有していてそれらＤＬＳＴが少なくとも１個の特徴をそれらＦＤＳＴと共有し且つそれらＭＳＴがその特徴をそれらＦＤＳＴと共有していないものとし、そのターゲットを位置ずれ計測ツールで以て計測することによって出力信号を生成し、且つその出力信号を分析することによってそのターゲットの諸層間の位置ずれ値を生成する方法が提供される。

好ましくは、ＭＳＴを、その位置ずれ計測ツールにより分解可能なものとし、それらＭＳＴ間のスペースを、その位置ずれ計測ツールにより分解可能なものとする。本発明のある実施形態では、ＤＬＳＴを、その位置ずれ計測ツールにより分解不能なものとし、それらＤＬＳＴ間のスペースを、その位置ずれ計測ツールにより分解不能なものとする。

本発明については、以下の図面と併せ後掲の詳細記述から、より漏れなく理解できよう。

本発明のターゲットを有するウェハの簡略化概略上面図である。本発明のターゲットのある実施形態の簡略化概略上面図である。本発明のターゲットのある実施形態の簡略化概略上面拡大図であり、図２Ａ中で円Ｂにより指し示されているエリアに相当する図である。本発明のターゲットの付加的な実施形態の簡略化概略上面図である。本発明のターゲットの別の実施形態の簡略化概略上面図である。本発明のターゲットの更なる実施形態の簡略化概略上面図である。本発明のターゲットのなおも付加的な実施形態の簡略化概略上面図である。本発明のターゲットのなおも別の実施形態の簡略化概略上面図である。本発明のターゲットの更なる実施形態の簡略化概略上面図である。

本発明のターゲットであり、図１～図８を参照して後述されるそれは、好ましくも、ウェハ上に形成された半導体デバイスの諸層間位置ずれを計測するシステム及び方法にて用いられ、典型的には半導体デバイス製造プロセスの一部分を形成するものである。図１～図８を参照して後述されるシステム及び方法により計測された位置ずれを用い、半導体デバイス製造プロセスの諸部分、例えばリソグラフィを調整することで、製造中の半導体デバイスの諸層間位置ずれを改善することができる。

図１～図８を参照して後述されるターゲットは、ウェハの少なくとも２個の層で以て形成された計測構造、好ましくはそのウェハ上における半導体デバイスの形成中に形成されたそれを有している。そのターゲットを形成する諸層は、必須ではないが互いに隣り合う層とすることができ、且つ５０ｎｍから１０μｍ超に及ぶ高さで以て隔てられたものとすることができる。好適な位置ずれツール輻射源とそれらの層それぞれとの間にある物質は全て、その輻射源により生成される輻射に対し少なくとも部分的に透明なものとする。

典型的には、図１～図８を参照して後述されるターゲットが位置ずれ計量ツールにより計測され、その被計測ターゲットに係る位置ずれ値が返される。その被計測ターゲットに係る位置ずれ値は、その上に諸ターゲットが形成されているウェハ上に形成された半導体デバイスの位置ずれと、ほぼ同一であると考えられる。即ち、そのターゲットに係る位置ずれ値を用い、ターゲット，半導体デバイス双方の形成に用いられる製造ツールを調整することで、それらの層をより密な位置揃い状態に持ち込むことができる。

ここで、本発明のターゲットを有するウェハの簡略化概略上面図たる図１を参照する。図１に示されている概ね平坦な面はｘｙ平面を規定しており、図１を参照して後述される寸法は皆、そのｘｙ平面に対し概ね平行な平面における寸法である。図１は均一縮尺で描かれていない。本発明のある好適実施形態によれば、図示されているフィーチャ（外形特徴）のうち少なくとも幾つかは、同じくそのウェハ上に形成されている別の構造により覆われうるものであり、また通常は覆われることとなる。

図１に具体的に示されている通り、ウェハ１００は、スクライブライン１２０により分離された複数個のダイ１１０に区画されている。通常、ダイ１１０内には機能的半導体デバイス１３０の全体又は一部分、なかでもトランジスタ、トレースライン、ダイオード及び微細電気機械システム（ＭＥＭＳ）デバイス等のそれが形成される。機能的半導体デバイス１３０は機能的デバイス構造（ＦＤＳＴ）１３２で形成される。ＦＤＳＴ１３２の特徴の一つは典型的最小ＦＤＳＴ寸法Ｄ_ＦＤＳＴであり、これは典型的には２ｎｍ～２００ｎｍ、より典型的には５ｎｍ～８０ｎｍとされる。ＦＤＳＴ１３２は、必須ではないが周期的なものとすることができる。更に、ＦＤＳＴ１３２はある典型的ＦＤＳＴ形状、なかでも長方形、円、三角形、十字形、正方形、或いは様々な角度にてつなげられた複数本のバー等といったそれを有する。

ＦＤＳＴ１３２により、好ましくも、複数個の対応する機能的デバイススペース（ＦＤＳＰ）１３４が規定される。ＦＤＳＰ１３４の特徴の一つは典型的最小ＦＤＳＰ寸法Ｄ_ＦＤＳＰであり、これは典型的には２ｎｍ～２００ｎｍ、より典型的には５ｎｍ～８０ｎｍとされる。

ターゲット１５０は、図２Ａ～図８を参照して後に詳述される通り、機能的半導体デバイス１３０が入っているダイ１１０、並びに機能的半導体デバイス１３０が概ね存在していないスクライブライン１２０、のうち一方又は双方の内部に形成することができる。

次に、ターゲット１５０の様々な実施形態の簡略化概略上面図たる図２Ａ～図８を参照する。図２Ａ～図８に示されている概ね平坦な面はそれぞれｘｙ平面を規定しており、図２Ａ～図８を参照して後述される寸法は皆、そのｘｙ平面に対し概ね平行な平面における寸法である。図２Ａ～図８は均一縮尺で描かれていない。本発明のある好適実施形態によれば、図示されているフィーチャのうち少なくとも幾つかは、同じくそのウェハ上に形成されている別の構造により覆われうるものであり、また通常は覆われることとなる。

各ターゲット１５０の典型的な面積は２５００μｍ^２～１００００μｍ^２である。図２Ａ～図８に示されている通り、各ターゲット１５０は好ましくも複数個の計測構造（ＭＳＴ）２０２を有している。ＭＳＴ２０２により、好ましくも、複数個の対応する計測スペース（ＭＳＰ）２０４が規定される。

ＭＳＴ２０２には、ウェハ１００上に形成された第１層２１２の一部として形成される複数個の第１ＭＳＴ２１０と、ウェハ１００上に形成された第２層２２２の一部として形成される複数個の第２ＭＳＴ２２０がある。第１層２１２は、図２Ａ～図８に示すｘｙ平面に対し概ね平行な平面を規定する。各ＭＳＴ２０２はある典型的最小ＭＳＴ寸法Ｄ_ＭＳＴを有する。好ましくは典型的最小ＭＳＴ寸法Ｄ_ＭＳＴを１０ｎｍ～１８００ｎｍとする。典型的最小ＭＳＴ寸法Ｄ_ＭＳＴの値を、全てのＭＳＴ２０２で同じとしてもよいし、ＭＳＴ２０２毎に違えてもよい。好ましくは、複数個の第１ＭＳＴ２１０全てを、同じ典型的最小ＭＳＴ寸法Ｄ_ＭＳＴ値を有するものとし、複数個の第２ＭＳＴ２２０全てを、同じ典型的最小ＭＳＴ寸法Ｄ_ＭＳＴ値を有するものとする。典型的最小ＭＳＴ寸法Ｄ_ＭＳＴが全ＭＳＴ２０２で同じでない場合、理解し得るように、他の諸寸法例えばＤ_ＦＤＳＴとの比較に際し参照されるところの典型的最小ＭＳＴ寸法Ｄ_ＭＳＴの値は、典型的最小ＭＳＴ寸法Ｄ_ＭＳＴの平均値をさしている。

本発明のある実施形態では、ＭＳＴ２０２及びＦＤＳＴ１３２の特徴の一つが、構造の典型的最小寸法のサイズスケールを特徴付けるところの、典型的最小寸法の大きさの程度の違いとされる。そうした実施形態では、典型的最小ＦＤＳＴ寸法Ｄ_ＦＤＳＴに対する典型的最小ＭＳＴ寸法Ｄ_ＭＳＴの比が好ましくは１．７～５、より好ましくは２～４．５、より好ましくは２．５～４、更に好ましくは３～３．５とされる。

更に、ＭＳＴ２０２はある典型的ＭＳＴ形状、なかでも長方形、円、三角形、十字形又は正方形等といったそれを有する。本発明のある実施形態では、典型的ＭＳＴ形状と典型的ＦＤＳＴ形状とが異なるものとされる。

同様に、ＭＳＰ２０４には、ウェハ１００上に形成された第１層２１２の一部を形成する複数個の第１ＭＳＰ２２４と、ウェハ１００上に形成された第２層２２２の一部を形成する複数個の第２ＭＳＰ２２６とがある。各ＭＳＰ２０４はある典型的最小ＭＳＰ寸法Ｄ_ＭＳＰを有する。好ましくはＤ_ＭＳＰを１０ｎｍ～１８００ｎｍとする。典型的最小ＭＳＰ寸法Ｄ_ＭＳＰの値を、全てのＭＳＰ２０４で同じとしてもよいし、ＭＳＴ２０４毎に違えてもよい。好ましくは、複数個の第１ＭＳＰ２２４全てを、同じ典型的最小ＭＳＰ寸法Ｄ_ＭＳＰ値を有するものとし、複数個の第２ＭＳＰ２２６全てを、同じ典型的最小ＭＳＰ寸法Ｄ_ＭＳＰ値を有するものとする。典型的最小ＭＳＰ寸法Ｄ_ＭＳＰが全ＭＳＰ２０４で同じでない場合、他の諸寸法例えばＤ_ＦＤＳＰとの比較に際し参照されるところの典型的最小ＭＳＰ寸法Ｄ_ＭＳＰの値は、典型的最小ＭＳＰ寸法Ｄ_ＭＳＰの平均値をさしている。

典型的最小ＭＳＴ寸法Ｄ_ＭＳＴ及び典型的最小ＭＳＰ寸法Ｄ_ＭＳＰは相俟ってＭＳＴ２０２のパッキング密度を定めるものであり、所与エリア内に何個のＭＳＴ２０２が形成されるかがそのパッキング密度により特徴的に規定される。同様に、典型的最小ＦＤＳＴ寸法Ｄ_ＦＤＳＴ及び典型的最小ＦＤＳＰ寸法Ｄ_ＦＤＳＰは相俟ってＦＤＳＴ１３２のパッキング密度を定めるものであり、所与エリア内に何個のＦＤＳＴ１３２が形成されるかがそのパッキング密度により特徴的に規定される。同様に、パッキング密度の大きさの程度により、所与エリア内に形成される構造の個数のサイズスケールが特徴的に規定される。

本発明のある実施形態では、ＭＳＴ２０２及びＦＤＳＴ１３２の特徴の一つが、パッキング密度の大きさの程度の違いとされる。そうした実施形態では、典型的最小ＦＤＳＰ寸法Ｄ_ＦＤＳＰに対する典型的最小ＭＳＰ寸法Ｄ_ＭＳＰの比が好ましくは１．７～５、より好ましくは２～４．５、より好ましくは２．５～４、更に好ましくは３～３．５とされる。

本発明の格別な特徴の一つは、ＭＳＰ２０４内に好ましくも複数個のデバイス様構造（ＤＬＳＴ）２３０が形成されることである。本発明のある実施形態では、とりわけ図４及び図６に示されている通り、ＤＬＳＴ２３０が専ら第１ＭＳＰ２２４内に形成される。本発明の別の実施形態では、とりわけ図３に示されている通り、ＤＬＳＴ２３０が専ら第２ＭＳＰ２２６内に形成される。本発明の更に別の実施形態では、とりわけ図２Ａ、図５、図７及び図８に示されている通り、ＤＬＳＴ２３０が第１ＭＳＰ２２４，第２ＭＳＰ２２６双方に形成される。ＤＬＳＴ２３０が複数個のＭＳＰ２２４及び２２６のうちある特定の一方又は双方に形成される態で、ターゲット１５０の具体的諸実施形態を本願中に図示及び記述したが、本願記載のターゲット１５０の何れの実施形態も、専らＭＳＰ２２４内、専らＭＳＰ２２６内、或いはＭＳＰ２２４，２２６双方にＤＬＳＴ２３０が形成された態で形成することができる。ＤＬＳＴ２３０は、必須ではないが周期的なものとすることができる。これも察せられる通り、ＭＳＰ２２４内に形成されているＤＬＳＴ２３０とＭＳＰ２２６内に形成されているＤＬＳＴ２３０とが、そっくりである必要はない。

各ＤＬＳＴ２３０はある典型的最小ＤＬＳＴ寸法Ｄ_ＤＬＳＴを有する。好ましくは典型的最小ＤＬＳＴ寸法Ｄ_ＤＬＳＴを２ｎｍ～２００ｎｍとし、より典型的には５ｎｍ～８０ｎｍとする。典型的最小ＤＬＳＴ寸法Ｄ_ＤＬＳＴの値を、全てのＤＬＳＴ２３０で同じとしてもよいし、ＤＬＳＴ２３０毎に違えてもよい。典型的最小ＤＬＳＴ寸法Ｄ_ＤＬＳＴが全ＤＬＳＴ２３０で同じでない場合、他の諸寸法例えばＤ_ＦＤＳＴとの比較に際し参照されるところの典型的最小ＤＬＳＴ寸法Ｄ_ＤＬＳＴの値は、典型的最小ＤＬＳＴ寸法Ｄ_ＤＬＳＴの平均値をさしている。

本発明のある好適実施形態では、ＤＬＳＴ２３０及びＦＤＳＴ１３２の特徴の一つが、構造の典型的最小寸法のサイズスケールを特徴付けるところの、典型的最小寸法の大きさの程度が同じであることとされる。そうした実施形態では、典型的最小ＦＤＳＴ寸法Ｄ_ＦＤＳＴに対する典型的最小ＤＬＳＴ寸法Ｄ_ＤＬＳＴの比が好ましくは０．５～１．５、より好ましくは０．６～１．４、より好ましくは０．７～１．３、より好ましくは０．８～１．２、更に好ましくは０．９～１．１とされる。

更に、ＤＬＳＴ２３０はある典型的ＤＬＳＴ形状、なかでも長方形、円、三角形、十字形又は正方形等といったそれを有する。本発明のある好適実施形態では、典型的ＤＬＳＴ形状が典型的ＦＤＳＴ形状とよく似たものとされる。即ち、例えば仮にＦＤＳＴ１３２が概ね円形なＦＤＳＴ形状を有しているのであれば、本発明のある好適実施形態では、ＤＬＳＴ２３０が、概ね円形なＤＬＳＴ形状を有するものとされる。同様に、例えば仮にＦＤＳＴ１３２が文字Ｅに似たＦＤＳＴ形状を有しているのであれば、本発明のある好適実施形態では、ＤＬＳＴ２３０が、文字Ｅに似たＦＤＳＴ形状を有するものとされる。

本発明のある好適実施形態では、とりわけ図４及び図７に示されている通り、ＤＬＳＴ２３０が、第１層２１２により定義される平面に対し概ね平行な平面内でＭＳＴ２０２に対し回動されたものとされる。即ち、そうした実施形態では、ＤＬＳＴ２３０が、図２Ａ～図８に示されているｘｙ平面内でＭＳＴ２０２に対し回動されたものとされる。そのｘｙ平面に対し概ね平行な平面内でＭＳＴ２０２に対しＤＬＳＴ２３０が回動された態で、専ら、図４及び図７に示したターゲット１５０の諸実施形態を本願中に図示及び記述したが、本願記載のターゲット１５０の何れの実施形態も、そのｘｙ平面に対し概ね平行な平面内でＭＳＴ２０２に対し回動されたＤＬＳＴ２３０を有する態で形成することができる。同様に、図４及び図７に示されている実施形態を含め、本願記載のターゲット１５０の何れの実施形態も、そのｘｙ平面に対し概ね平行な平面内でＭＳＴ２０２に対し回動されていないＤＬＳＴ２３０を有する態で形成することができる。

ＤＬＳＴ２３０により、好ましくも複数個の対応するデバイス様スペース（ＤＬＳＰ）２４０が規定される。各ＤＬＳＰ２４０はある典型的最小ＤＬＳＰ寸法Ｄ_ＤＬＳＰを有する。好ましくは典型的最小ＤＬＳＰ寸法Ｄ_ＤＬＳＰを２ｎｍ～２００ｎｍとし、より典型的には５ｎｍ～８０ｎｍとする。典型的最小ＤＬＳＰ寸法Ｄ_ＤＬＳＰの値を、全てのＤＬＳＰ２４０で同じとしてもよいし、ＤＬＳＰ２４０毎に違えてもよい。典型的最小ＤＬＳＰ寸法Ｄ_ＤＬＳＰが全ＤＬＳＰ２４０で同じでない場合、他の諸寸法例えばＤ_ＦＤＳＰとの比較に際し参照されるところの典型的最小ＤＬＳＰ寸法Ｄ_ＤＬＳＰの値は、典型的最小ＤＬＳＰ寸法Ｄ_ＤＬＳＰの平均値をさしている。

典型的最小ＤＬＳＴ寸法Ｄ_ＤＬＳＴ及び典型的最小ＤＬＳＰ寸法Ｄ_ＤＬＳＰは相俟ってＤＬＳＴ２３０のパッキング密度を定めるものであり、所与エリア内に何個のＤＬＳＴ２３０が形成されるかがそのパッキング密度により特徴的に規定される。好ましくは、ＤＬＳＴ２３０のパッキング密度を０．５超とする。

本発明のある好適実施形態では、ＤＬＳＴ２３０及びＦＤＳＴ１３２の特徴の一つが、パッキング密度の大きさの程度が同じであることとされる。そうした実施形態では、典型的最小ＦＤＳＰ寸法Ｄ_ＦＤＳＰに対する典型的最小ＤＬＳＰ寸法Ｄ_ＤＬＳＰの比が好ましくは０．５～１．５、より好ましくは０．６～１．４、より好ましくは０．７～１．３、より好ましくは０．８～１．２、更に好ましくは０．９～１．１とされる。即ち、ＤＬＳＴ２３０のパッキング密度の大きさの程度が、ＦＤＳＴ１３２のパッキング密度の大きさの程度と、概ね同じとされる。

本発明のある実施形態では、とりわけ図６、図７及び図８に示されている通り、各ＭＳＴ２０２が概ねユニタリ（単体的）な要素とされる。本発明の別の実施形態では、とりわけ図２Ｂ、図３及び図５に示されている通り、各ＭＳＴ２０２が複数個のセグメント２５２で形成される。セグメント２５２により、好ましくも複数個の対応するセグメントスペース２５４が規定される。更に、とりわけ図４に示されている通り、幾つかのＭＳＴ２０２を概ねユニタリなものとする一方、その他のＭＳＴ２０２をセグメント２５２で形成することができる。ユニタリなＭＳＴ２０２を有する態でターゲット１５０の具体的諸実施形態が本願中に図示及び記述され、セグメント２５２を有する態でターゲット１５０の具体的諸実施形態が本願中に図示及び記述され、またユニタリなＭＳＴ２０２とセグメント２５２とを共に有する態でターゲット１５０の具体的実施形態が示されているが、本願記載のターゲット１５０の何れの実施形態も、ユニタリなＭＳＴ２０２を有する態、セグメント２５２を有する態、或いはユニタリなＭＳＴ２０２とセグメント２５２との組合せを有する態で形成することができる。

本発明のある種の実施形態では、とりわけ図３に示されている通り、ＤＬＳＴ２３０がセグメントスペース２５４内に形成される。

各セグメント２５２はある典型的最小セグメント寸法Ｄ_ＳＥＧを有する。好ましくは、典型的最小セグメント寸法Ｄ_ＳＥＧを１０ｎｍ～３００ｎｍとし、より典型的には５０ｎｍ～１００ｎｍとする。典型的最小セグメント寸法Ｄ_ＳＥＧの値を、全てのセグメント２５２で同じとしてもよいし、セグメント２５２毎に違えてもよい。典型的最小セグメント寸法Ｄ_ＳＥＧが全セグメント２５２で同じでない場合、他の諸寸法例えばＤ_ＤＬＳＴとの比較に際し参照されるところの典型的最小セグメント寸法Ｄ_ＳＥＧの値は、典型的最小セグメント寸法Ｄ_ＳＥＧの平均値をさしている。好ましくは、典型的最小ＤＬＳＴ寸法Ｄ_ＤＬＳＴに対する典型的最小セグメント寸法Ｄ_ＳＥＧの比を少なくとも１．１、より好ましくは少なくとも２とする。

更に、セグメント２５２はある典型的セグメント形状、なかでも長方形、円、三角形、十字形又は正方形等といったそれを有する。本発明のある好適実施形態では、その典型的セグメント形状が、典型的ＤＬＳＴ形状とは大きく異なるものとされる。より具体的には、本発明のそうした好適実施形態では、好適な位置ずれツールを用いターゲット１５０を計測することで、典型的ＤＬＳＴ形状と典型的セグメント形状とを、即座に見分けることができる。その好適な位置ずれ計測ツールは、例えば、米国カリフォルニア州ミルピタス所在のＫＬＡＣｏｒｐｏｒａｔｉｏｎから何れも商業的に入手可能なＡｒｃｈｅｒ（商標）７５０、ＡＴＬ（商標）１００又はｅＤＲ７３８０（商標）として具体化することができる。

即ち、例えば仮にＤＬＳＴ２３０が概ね円形なＤＬＳＴ形状を有しているのであれば、本発明のある好適実施形態では、セグメント２５２が、好ましくも円以外のセグメント形状、例えば図３に示されている通り正方形とされる。同様に、例えば仮にＤＬＳＴ２３０が概ね長方形なＤＬＳＴ形状を有しているのであれば、本発明のある好適実施形態では、セグメント２５２が長方形でないセグメント形状を有するものとされるのであり、例えばセグメント２５２が概ね三角形なセグメント形状を有するものとされよう。

本発明のある好適実施形態では、とりわけ図４に示されている通り、ＤＬＳＴ２３０が、第１層２１２により定義される平面に対し概ね平行な平面内でセグメント２５２に対し回動されたものとされる。即ち、ＤＬＳＴ２３０が、図２Ａ～図８に示されているｘｙ平面に対し概ね平行な平面内でセグメント２５２に対し回動されたものとされる。察せられる通り、そのｘｙ平面に対し概ね平行な平面内でセグメント２５２に対しＤＬＳＴ２３０が回動された態で、専ら、図４に示したターゲット１５０の実施形態を本願中に図示及び記述したが、本願記載のターゲット１５０の何れの実施形態も、そのｘｙ平面に対し概ね平行な平面内でセグメント２５２に対し回動されたＤＬＳＴ２３０を有する態で形成することができる。同様に、図４に示されている実施形態を含め、本願記載のターゲット１５０の何れの実施形態も、そのｘｙ平面に対し概ね平行な平面内でセグメント２５２に対し回動されていないＤＬＳＴ２３０を有する態で形成することができる。

好ましくは、各セグメントスペース２５４を、ある典型的最小セグメントスペース寸法Ｄ_{ＳＥＧＳＰ}を有するものとする。好ましくは、典型的最小セグメントスペース寸法Ｄ_{ＳＥＧＳＰ}を１０ｎｍ～３００ｎｍとし、より典型的には５０ｎｍ～１００ｎｍとする。典型的最小セグメントスペース寸法Ｄ_{ＳＥＧＳＰ}の値を、全てのセグメントスペース２５４で同じとしてもよいし、セグメントスペース２５４毎に違えてもよい。典型的最小セグメントスペース寸法Ｄ_{ＳＥＧＳＰ}が全セグメントスペース２５４で同じでない場合、他の諸寸法例えばＤ_ＤＬＳＰとの比較に際し参照されるところの典型的最小セグメントスペース寸法Ｄ_{ＳＥＧＳＰ}の値は、典型的最小セグメントスペース寸法Ｄ_{ＳＥＧＳＰ}の平均値をさしている。好ましくは、典型的最小ＤＬＳＰ寸法Ｄ_ＤＬＳＰに対する典型的最小セグメントスペース寸法Ｄ_{ＳＥＧＳＰ}の比を少なくとも１．１、より好ましくは少なくとも２とする。

本発明のある好適実施形態では、ＭＳＴ２０２及びＭＳＰ２０４が好適な位置ずれ計測ツールにより分解可能なものとされる一方、ＤＬＳＴ２３０、ＤＬＳＰ２４０、セグメント２５２及びセグメントスペース２５４がその好適な位置ずれ計測ツールでは分解不能なものとされる。その好適な位置ずれ計測ツールは、例えば米国カリフォルニア州ミルピタス所在のＫＬＡＣｏｒｐｏｒａｔｉｏｎから何れも商業的に入手可能なＡｒｃｈｅｒ（商標）７５０、ＡＴＬ（商標）１００又はｅＤＲ７３８０（商標）として具体化することができる。

ターゲット１５０は、その好適な位置ずれ計測ツールを用い計測されうるよう、ひいては出力信号が生じるよう設計されており、その出力信号を分析することで、好適にも、ターゲット１５０の層２１２・２１４間位置ずれ値が生成される。ターゲット１５０の層２１２・２１４間位置ずれ値は、好適にも、機能的半導体デバイス１３０のうち少なくとも幾つかの対応層２１２・２１４間の位置ずれ値として用いられるものであり、好適にも、それを用い、機能的半導体デバイス１３０に係る製造プロセスの諸部分例えばリソグラフィを調整して層２１２・２１４間位置ずれを改善することができる。

好ましくも、従来型ターゲットとは対照的に、ターゲット１５０にはＤＬＳＴ２３０が組み込まれているので、ターゲット１５０を形成している諸層間の物理的位置ずれと、機能的半導体デバイス１３０を形成している対応諸層間の物理的位置ずれと、の相似性が改善される。更に、ターゲット１５０にＤＬＳＴ２３０が組み込まれているので、好適にも、その計測を踏まえ出力される位置ずれ値の正確性が従来型ターゲットに比し改善される。即ち、ターゲット１５０の第１層２１２・第２層２１４間で計測された位置ずれ値は、機能的半導体デバイス１３０の対応諸層間の位置ずれ値としての使用及びその調整向けに、とりわけ良く適している。

より具体的には、それによりＤＬＳＴ２３０が形成される製造工程は、それによりＦＤＳＴ１３２が形成される製造工程と、本質的に同一である。そうした製造工程のなかには、就中、エッチング、堆積及び平坦化プロセスが含まれよう。ターゲット１５０及び機能的半導体デバイス１３０は、それに内在するあらゆる処理エラーを含め、本質的に同一の製造工程に供されるので、ターゲット１５０を形成している諸層間の位置ずれが、機能的半導体デバイス１３０を形成している対応諸層間の位置ずれと、よく似たものとなる。即ち、ターゲット１５０の第１層２１２・第２層２１４間で計測された位置ずれ値は、機能的半導体デバイス１３０の対応諸層間の位置ずれ値としての使用及びその調整向けに、とりわけ良く適している。

本発明のある好適実施形態では、複数個のターゲット１５０がウェハ１００上に形成される。本発明のある実施形態では、ウェハ上のターゲット１５０のうち幾つか、典型的には実験計画法（ＤＯＥ）ウェハ上のそれが、そのＤＯＥウェハ上の他のターゲット１５０を作成するのに用いられた製造ツールのパラメタからパラメタを意図的に変化させた製造ツールを用い、作成される。例えば、そのＤＯＥ上のターゲット１５０のうち幾つかを、典型的最小ＭＳＴ寸法Ｄ_ＭＳＴ、典型的最小ＭＳＰ寸法Ｄ_ＭＳＰ、典型的最小ＤＬＳＴ寸法Ｄ_ＤＬＳＴ、典型的最小ＤＬＳＰ寸法Ｄ_ＤＬＳＰ、典型的最小セグメント寸法Ｄ_ＳＥＧ、典型的最小セグメントスペース寸法Ｄ_{ＳＥＧＳＰ}、典型的ＭＳＴ形状、典型的ＤＬＳＴ形状、典型的セグメント形状、ｘｙ平面に対し概ね平行な平面におけるＭＳＴの向き、そのｘｙ平面に対し概ね平行な平面におけるＤＬＳＴの向き、並びにそのｘｙ平面に対し概ね平行な平面におけるセグメントの向きのうち、少なくとも一つが互いに異なるものとする。即ち、そのＤＯＥウェハ上の様々なターゲット１５０の第１層２１２・第２層２１４間位置ずれの好適な計測により、製造プロセス変動に関連するデータがもたらされるので、そのＤＯＥウェハを形成するのに用いられる製造ツールのパラメタをユーザがより好適に調整することが可能となる。

加えて、ターゲット１５０にＤＬＳＴ２３０が組み込まれているため、その好適な位置ずれ計測ツールにより用いられる計測パラメタ例えば入射輻射の波長の関数として有意要領で変化しうる、位置ずれデータ出力が発生する。即ち、ターゲット１５０の第１層２１２・第２層２１４間位置ずれを計測することでもたらされる位置ずれ値は、従来型ターゲットの諸層間位置ずれを計測することでもたらされる位置ずれ値に比しかなりロバストであるので、機能的半導体デバイス１３０の対応諸層間実位置ずれ値としての使用及びその調整向けに、とりわけ良く適している。

加えて、ターゲット１５０にＤＬＳＴ２３０が組み込まれているため、好適にも、ウェハ１００上に形成された機能的半導体デバイス１３０，ターゲット１５０双方の製造歩留まりが、従来型ターゲットと併せ形成された機能的半導体デバイス１３０の製造歩留まりに比し高まる。より具体的には、ターゲット１５０にＤＬＳＴ２３０が組み込まれているため、ターゲット１５０に係る寸法及びピッチと、機能的半導体デバイス１３０に係るそれらと、の間のミスマッチが低減される。この寸法及びピッチミスマッチの低減により、複雑な製造設計例えば光近接効果補正（ＯＰＣ）が改善される。即ち、ウェハ１００上に形成された機能的半導体デバイス１３０及びターゲット１５０が、好適にも共に、従来型ターゲットと併せ形成された機能的半導体デバイス１３０の製造歩留まりに比し改善された製造歩留まりを呈することとなる。

とりわけ図２Ａ及び図２Ｂに示されている通り、ターゲット１５０を、「複合的イメージング計量ターゲット」(COMPOUND IMAGING METROLOGY TARGETS)と題する特許文献４記載のターゲットに似た先進イメージング計量（ＡＩＭ）ターゲットとして、具体化することができる。ターゲット１５０をＡＩＭターゲットとして具体化する際には、ターゲットフィーチャ２０２の協働でＡＩＭターゲットを形成すると共に、その種の従来型ＡＩＭターゲットに通常は存在しているスペース２１４及び２２４内に、デバイス様フィーチャ２３０を形成する。

とりわけ図３に示されている通り、ターゲット１５０を、「複合的イメージング計量ターゲット」(COMPOUND IMAGING METROLOGY TARGETS)と題する特許文献４記載のターゲットに似たＡＩＭインダイ（ＡＩＭｉｄ）ターゲットとして、具体化することができる。ターゲット１５０をＡＩＭｉｄターゲットとして具体化する際には、ターゲットフィーチャ２０２の協働でＡＩＭｉｄターゲットを形成すると共に、その種の従来型ＡＩＭｉｄターゲットに通常は存在しているスペース２１４及び２２４内に、デバイス様フィーチャ２３０を形成する。

とりわけ図４に示されている通り、ターゲット１５０を、「オーバレイ計量及び制御方法」(OVERLAY METROLOGY AND CONTROL METHOD)と題する特許文献２記載のターゲットに似たボックスインボックス（ＢｉＢ）ターゲットとして、具体化することができる。ターゲット１５０をＢｉＢターゲットとして具体化する際には、ターゲットフィーチャ２０２の協働でＢｉＢターゲットを形成すると共に、その種の従来型ＢｉＢターゲットに通常は存在しているスペース２１４及び２２４内に、デバイス様フィーチャ２３０を形成する。

とりわけ図５に示されている通り、ターゲット１５０を、非特許文献１記載のターゲットに似たブロッサム又はマイクロブロッサムターゲットとして、具体化することができる。ターゲット１５０をブロッサム又はマイクロブロッサムターゲットとして具体化する際には、ターゲットフィーチャ２０２の協働でブロッサム又はマイクロブロッサムターゲットを形成すると共に、その種の従来型ブロッサム又はマイクロブロッサムターゲットに通常は存在しているスペース２１４及び２２４内に、デバイス様フィーチャ２３０を形成する。

とりわけ図６に示されている通り、ターゲット１５０を、「半導体デバイスの位置ずれ計測におけるモアレターゲット及びその使用方法」(MOIRE' TARGET AND METHOD FOR USING THE SAME IN MEASURING MISREGISTRATION OF SEMICONDUCTOR DEVICES)と題する２０１９年４月１０日付ＰＣＴ特許出願第ＰＣＴ／ＵＳ２０１９／０２６６８６号に記載のターゲットに似たモアレターゲットとして、具体化することができる。ターゲット１５０をモアレターゲットとして具体化する際には、ターゲットフィーチャ２０２の協働でモアレターゲットを形成すると共に、その種の従来型モアレターゲットに通常は存在しているスペース２１４及び２２４内に、デバイス様フィーチャ２３０を形成する。

とりわけ図７に示されている通り、ターゲット１５０を、「スキャタロメトリを用いオーバレイ誤差を検出する装置及び方法」(APPARATUS AND METHODS FOR DETECTING OVERLAY ERRORS USING SCATTEROMETRY)と題する特許文献５記載のターゲットに似たスキャタロメトリターゲットとして、具体化することができる。ターゲット１５０をスキャタロメトリターゲットとして具体化する際には、ターゲットフィーチャ２０２の協働でスキャタロメトリターゲットを形成すると共に、その種の従来型スキャタロメトリターゲットに通常は存在しているスペース２１４及び２２４内に、デバイス様フィーチャ２３０を形成する。

とりわけ図８に示されている通り、ターゲット１５０を、「オーバレイ判別装置及び方法並びにその使用」(APPARATUS AND METHODS FOR DETERMINING OVERLAY AND USES OF SAME)と題する特許文献１記載のターゲットに似た電子ビームターゲットとして、具体化することができる。ターゲット１５０を電子ビームターゲットとして具体化する際には、ターゲットフィーチャ２０２の協働で電子ビームターゲットを形成すると共に、その種の従来型電子ビームターゲットに通常は存在しているスペース２１４及び２２４内に、デバイス様フィーチャ２３０を形成する。

ターゲット１５０を、図２Ａ～図８に示したそれら以外のターゲットとして付加的に具体化することもできる。その場合、ターゲットフィーチャ２０２の協働でその付加的実施形態のターゲットを形成すると共に、その付加的実施形態にて用いられる類の従来型ターゲットに通常は存在しているスペース２１４及び２２４内に、デバイス様フィーチャ２３０を形成する。そうしたターゲットのなかには、就中、ハイブリッドイメージング電子ビームターゲット及びハイブリッドスキャタロメトリ電子ビームターゲット、例えば「光学及び電子ビームが結合されたテクノロジを用いる位置ずれ計測」(MISREGISTRATION MEASUREMENTS USING COMBINED OPTICAL AND ELECTRON BEAM TECHNOLOGY)と題する２０１９年６月４日付ＰＣＴ出願第ＰＣＴ／ＵＳ２０１９／０３５２８２号に記載のターゲットに似ているそれや、ウェハ１００上に形成されている３個以上の層間の位置ずれの計測に役立つターゲット、例えば「多層オーバレイ計量ターゲット及びコンプリメンタリオーバレイ計量計測システム」(MULTI-LAYER OVERLAY METROLOGY TARGET AND COMPLIMENTARY OVERLAY METROLOGY MEASUREMENT SYSTEMS)と題する特許文献３に記載のターゲットに似ているそれが含まれよう。

本件技術分野に習熟した者（いわゆる当業者）には理解できる通り、本発明は、具体的に図示及び上述されたものに限定されない。本発明の技術範囲には、上述した諸特徴及びそれらの変形物のコンビネーション及びサブコンビネーション双方のうち、従来技術でないもの全てが包含される。

Claims

ウェハ上に形成された少なくとも第１層及び第２層の間の位置ずれの計測のため、前記ウェハ上における機能的半導体デバイスの製造に際し用いられるターゲットであり、前記機能的半導体デバイスが機能的デバイス構造（ＦＤＳＴ）を有するターゲットであって、
複数個の計測構造（ＭＳＴ）を備え、前記複数個のＭＳＴが前記第１層及び前記第２層の一部分であり、
複数個のデバイス様構造（ＤＬＳＴ）を備え、前記複数個のＤＬＳＴが前記第１層及び前記第２層のうち少なくとも一方の一部分であり、
前記ＤＬＳＴが少なくとも１個の特徴を前記ＦＤＳＴと共有し、
前記ＭＳＴが前記少なくとも１個の特徴を前記ＦＤＳＴと共有しないターゲットであり、前記ウェハのダイ内に形成され、前記ダイに前記機能的半導体デバイスが備わる、ターゲット。
請求項１に記載のターゲットであって、前記少なくとも１個の特徴が、
典型的最小寸法の大きさの程度、
形状、並びに
パッキング密度の大きさの程度、
のうち少なくとも一つを含むターゲット。
請求項１に記載のターゲットであって、前記ＤＬＳＴが前記第１層及び前記第２層の双方の上に形成されているターゲット。
請求項１に記載のターゲットであって、前記ＤＬＳＴが前記ＭＳＴ間に形成されているターゲット。
請求項１に記載のターゲットであって、前記ＤＬＳＴのパッキング密度が０．５超であるターゲット。
請求項１に記載のターゲットであって、前記特徴が、典型的最小寸法の大きさの程度であり、
前記ＦＤＳＴの典型的最小寸法に対する前記ＭＳＴの典型的最小寸法の比が少なくとも１．７であり、
前記ＦＤＳＴの前記典型的最小寸法に対する前記ＤＬＳＴの典型的最小寸法の比が０．５～１．５であるターゲット。
請求項１に記載のターゲットであって、前記特徴がパッキング密度の大きさの程度であり、前記ＭＳＴが、それらの間に形成される計測スペース（ＭＳＰ）を規定し、前記ＦＤＳＴが、それらの間に形成される機能的デバイススペース（ＦＤＳＰ）を規定し、前記ＤＬＳＴが、それらの間のデバイス様スペース（ＤＬＳＰ）を規定しており、
前記ＦＤＳＰの典型的最小寸法に対する前記ＭＳＰの典型的最小寸法の比が少なくとも１．７であり、
前記ＦＤＳＰの前記典型的最小寸法に対する前記ＤＬＳＰの典型的最小寸法の比が０．５～１．５であるターゲット。
請求項１に記載のターゲットであって、前記ＤＬＳＴが、前記第１層により定義される平面に対し概ね平行な平面内で前記ＭＳＴに対し回動されたものであるターゲット。
請求項１に記載のターゲットであって、前記ＭＳＴそれぞれが、
複数個のセグメントと、
複数個の対応するセグメントスペースと、
を備えるターゲット。
請求項９に記載のターゲットであって、前記ＤＬＳＴの典型的最小寸法に対する前記セグメントの典型的最小寸法の比が少なくとも１．１であるターゲット。
請求項９に記載のターゲットであって、前記ＤＬＳＴ間のスペースの典型的最小寸法に対する前記セグメント間のスペースの典型的最小寸法の比が少なくとも１．１であるターゲット。
請求項９に記載のターゲットであって、前記ＤＬＳＴが、前記第１層により定義される平面に対し概ね平行な平面内で前記セグメントに対し回動されたものであるターゲット。
請求項１に記載のターゲットであって、前記ウェハのスクライブライン内に形成されたターゲット。
請求項１に記載のターゲットであって、前記ＭＳＴが、
先進イメージング計量インダイ（ＡＩＭｉｄ）ターゲット、
先進イメージング計量（ＡＩＭ）ターゲット、
ボックスインボックス（ＢｉＢ）ターゲット、
ブロッサムターゲット、
モアレターゲット、
スキャタロメトリターゲット、
電子ビームターゲット、
ハイブリッドスキャタロメトリ電子ビームターゲット、
ハイブリッドイメージング電子ビームターゲット、並びに
前記ウェハ上に形成された３個以上の層の間の位置ずれの計測に役立つターゲット、
のうち少なくとも一つの一部として形成されているターゲット。
機能的半導体デバイスの製造に際しウェハ上に形成された少なくとも１個の第１層と少なくとも１個の第２層との間の位置ずれを計測する方法であり、前記機能的半導体デバイスが機能的デバイス構造（ＦＤＳＴ）を有する方法であって、
前記ウェハでありその上にターゲットが形成されているものを準備し、前記ターゲットは前記ウェハのダイ内に形成され、前記ダイに前記機能的半導体デバイスが備わり、そのターゲットを、
複数個の計測構造（ＭＳＴ）を備え、前記複数個のＭＳＴが前記第１層及び前記第２層の一部分であり、
複数個のデバイス様構造（ＤＬＳＴ）を備え、前記複数個のＤＬＳＴが前記第１層及び前記第２層のうち少なくとも一方の一部分であり、前記ＤＬＳＴが少なくとも１個の特徴を前記ＦＤＳＴと共有しており、前記ＭＳＴが前記特徴を前記ＦＤＳＴと共有していない、
ものとし、
前記ターゲットを位置ずれ計測ツールで以て計測することによって出力信号を生成し、且つ
前記出力信号を分析することによって前記ターゲットの前記層の間の位置ずれ値を生成する方法。
請求項１５に記載の方法であって、前記ＭＳＴが前記位置ずれ計測ツールにより分解可能なものである方法。
請求項１５に記載の方法であって、前記ＭＳＴ間のスペースが前記位置ずれ計測ツールにより分解可能なものである方法。
請求項１５に記載の方法であって、前記ＤＬＳＴが前記位置ずれ計測ツールにより分解不能なものである方法。
請求項１５に記載の方法であって、前記ＤＬＳＴ間のスペースが前記位置ずれ計測ツールにより分解不能なものである方法。