JP7364603B2 - マイクロ発光ダイオードのマストランスファー方法及びシステム - Google Patents

マイクロ発光ダイオードのマストランスファー方法及びシステム Download PDF

Info

Publication number
JP7364603B2
JP7364603B2 JP2020571449A JP2020571449A JP7364603B2 JP 7364603 B2 JP7364603 B2 JP 7364603B2 JP 2020571449 A JP2020571449 A JP 2020571449A JP 2020571449 A JP2020571449 A JP 2020571449A JP 7364603 B2 JP7364603 B2 JP 7364603B2
Authority
JP
Japan
Prior art keywords
light emitting
substrate
transfer
micro
transfer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020571449A
Other languages
English (en)
Other versions
JP2022543329A (ja
Inventor
ドン シュエ
ユエン グアンツァイ
ルヴ ジージュン
リー ハイシュー
リアン ジーウェイ
ワン フイジュエン
ワン コー
ツァオ ジャンフェン
マイ スワンウェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2022543329A publication Critical patent/JP2022543329A/ja
Priority to JP2023173641A priority Critical patent/JP2024008937A/ja
Application granted granted Critical
Publication of JP7364603B2 publication Critical patent/JP7364603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

本開示は、マストランスファー技術分野に関し、特にマイクロ発光ダイオードのマストランスファー方法及びシステムに関する。
マイクロ発光ダイオード（Ｍｉｃｒｏ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、Ｍｉｃｒｏ ＬＥＤ）は、従来のＬＥＤ構造を小型化・マトリックス化して、表示を行うものである。マイクロ発光ダイオード（Ｍｉｃｒｏ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、Ｍｉｃｒｏ ＬＥＤ）は、小寸法、高解像度、高輝度、高発光効率、低消費電力などの利点を有するので、表示分野の研究の重点となっている。
本公開の実施例によるマイクロ発光ダイオードのマストランスファー方法は、
複数のマイクロ発光ダイオードが形成された素子基板を提供するステップと、
第１トランスファー基板上の複数の粘着構造を用いて、前記素子基板上のマイクロ発光ダイオードを少なくとも１回ピックアップし、毎回のピックアップの後に第２トランスファー基板上にトランスファーするステップと、
前記第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーするステップと、を含み、
前記第２トランスファー基板上の１つのマイクロ発光ダイオードは、前記目標基板の１つのサブ画素に対応する。
本開示の実施例では、１つの前記粘着構造は前記目標基板の１つのサブ画素に対応し、
前記第１トランスファー基板上の複数の粘着構造を形成することは、
第１トランスファー基板母板を切断して、第１トランスファー基板を得ることと、
前記第１トランスファー基板上に粘着材料層を形成することと、
１回のパターニングプロセスによって、前記粘着材料層をパターン化し、アレイ状に配列された複数の粘着構造を形成することと、を含むようにしてもよい。
本開示の実施例では、１つの前記粘着構造は、前記目標基板の１つのサブ画素に対応し、
前記第１トランスファー基板上の複数の粘着構造を形成することは、
第１トランスファー基板母板上に粘着材料層を形成することと、
１回のパターニングプロセスによって、前記粘着材料層をパターン化し、アレイ状に配列された複数の粘着構造を形成することと、
粘着構造が形成された第１トランスファー基板母板を切断して、アレイ状に配列された複数の粘着構造が形成された第１トランスファー基板を得ることと、を含むようにしてもよい。
本開示の実施例では、前記第２トランスファー基板上に載置されたマイクロ発光ダイオードの数が、前記第１トランスファー基板上に載置されたマイクロ発光ダイオードの数よりも多いようにしてもよい。
本開示の実施例では、前記マイクロ発光ダイオードは、少なくとも１種の色のマイクロ発光ダイオードを含み、前記第１トランスファー基板は１つであり、
前記第１トランスファー基板上の複数の粘着構造を用いて、前記素子基板上のマイクロ発光ダイオードを少なくとも１回ピックアップし、毎回のピックアップの後に第２トランスファー基板上にトランスファーする前記ステップは、
各色のマイクロ発光ダイオードに対して、前記第１トランスファー基板を用いて、前記素子基板上の前記色のマイクロ発光ダイオードを順次複数回ピックアップし、毎回ピックアップした前記色のマイクロ発光ダイオードを前記第２トランスファー基板のうち前記色に対応するマイクロ発光ダイオード領域にトランスファーすることを含むようにしてもよい。
本開示の実施例では、前記マイクロ発光ダイオードは、少なくとも１種の色のマイクロ発光ダイオードを含み、１種の色は１つの前記第１トランスファー基板に対応し、
前記第１トランスファー基板上の複数の粘着構造を用いて、前記素子基板上のマイクロ発光ダイオードを少なくとも１回ピックアップし、毎回のピックアップの後に第２トランスファー基板上にトランスファーする前記ステップは、
各色のマイクロ発光ダイオードに対して、前記色に対応する第１トランスファー基板を用いて、前記素子基板上の前記色のマイクロ発光ダイオードを順次複数回ピックアップし、毎回ピックアップした前記色のマイクロ発光ダイオードを前記第２トランスファー基板のうち前記色に対応するマイクロ発光ダイオード領域にトランスファーすることを含むようにしてもよい。
本開示の実施例では、前記素子基板上の前記色のマイクロ発光ダイオードをピックアップすることは、
前記第１トランスファー基板と前記素子基板とを位置合わせすることと、
位置合わせした前記第１トランスファー基板上の粘着構造を、前記素子基板上のピックアップ対象の前記色のマイクロ発光ダイオードに１対１で対応して粘着することと、
レーザ又は熱硬化プロセスによって、前記素子基板とピックアップ対象の前記色のマイクロ発光ダイオードとを分離することで、前記第１トランスファー基板は粘着された前記色のマイクロ発光ダイオードをピックアップすることと、を含むようにしてもよい。
本開示の実施例では、前記第２トランスファー基板は、前記第２トランスファー基板を覆う粘着膜層を含み、
毎回ピックアップした前記色のマイクロ発光ダイオードを前記第２トランスファー基板のうち前記色に対応するマイクロ発光ダイオード領域にトランスファーすることは、
前記第１トランスファー基板と前記第２トランスファー基板とを位置合わせすることと、
位置合わせした前記第１トランスファー基板上の前記色のマイクロ発光ダイオードを、前記第２トランスファー基板のうち前記色に対応するマイクロ発光ダイオード領域に１対１で対応して粘着することと、
前記第１トランスファー基板と前記第１トランスファー基板上の前記色のマイクロ発光ダイオードとを分離し、前記色のマイクロ発光ダイオードを前記第２トランスファー基板のうち前記色に対応するマイクロ発光ダイオード領域にトランスファーすることと、を含むようにしてもよい。
本開示の実施例では、前記粘着構造の材料は熱分解接着剤を含み、
前記第１トランスファー基板と前記第１トランスファー基板上の前記色のマイクロ発光ダイオードとを分離することは、
ホットプレスプロセスによって、前記第１トランスファー基板と前記第１トランスファー基板上の前記色のマイクロ発光ダイオードとを分離することを含むようにしてもよい。
本開示の実施例では、前記粘着構造の材料は光分解接着剤を含み、
前記第１トランスファー基板と前記第１トランスファー基板上の前記色のマイクロ発光ダイオードとを分離することは、
レーザによって、前記第１トランスファー基板と前記第１トランスファー基板上の前記色のマイクロ発光ダイオードとを分離することを含むようにしてもよい。
本開示の実施例では、前記第２トランスファー基板の寸法が、前記目標基板の寸法以上であり、
前記第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーするステップは、
前記第２トランスファー基板と前記目標基板とを位置合わせすることと、
前記第２トランスファー基板とマイクロ発光ダイオードを分離し、前記第２トランスファー基板上の各マイクロ発光ダイオードを前記目標基板のうち対応するサブ画素内に一括してトランスファーすることと、を含むようにしてもよい。
本開示の実施例では、前記目標基板は、同じ寸法の少なくとも２つの目標領域を含み、１つの前記第２トランスファー基板の寸法が、１つの前記目標領域の寸法とほぼ同じであり、
前記第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーするステップは、
前記第２トランスファー基板と前記目標領域とを順次位置合わせし、位置合わせするごとに、前記第２トランスファー基板とマイクロ発光ダイオードを分離し、前記第２トランスファー基板上の各マイクロ発光ダイオードを前記目標基板のうち対応するサブ画素内に一括してトランスファーすることを含むようにしてもよい。
本開示の実施例では、第２トランスファー基板上の粘着膜層の材料は熱分解接着剤を含み、
前記第２トランスファー基板とマイクロ発光ダイオードを分離することは、
ホットプレスプロセスによって、前記第２トランスファー基板と前記第２トランスファー基板上の各マイクロ発光ダイオードとを分離することを含むようにしてもよい。
本開示の実施例では、第２トランスファー基板上の粘着膜層の材料は光分解接着剤を含み、
前記第２トランスファー基板とマイクロ発光ダイオードを分離することは、
レーザによって、前記第２トランスファー基板と前記第２トランスファー基板上の各マイクロ発光ダイオードとを分離することを含むようにしてもよい。
本開示の実施例では、前記目標基板は、予め形成されている第１電極と第２電極、及び前記第１電極と第２電極の前記目標基板から離間した側にそれぞれ位置する異方性導電性接着剤を含むサブ画素を複数含み、
前記第２トランスファー基板と前記第２トランスファー基板上の各マイクロ発光ダイオードとを分離すると同時に、又は分離した後、
前記第２トランスファー基板と分離したマイクロ発光ダイオードの電極を、対応するサブ画素中の異方性導電性接着剤に電気的に接続することをさらに含むようにしてもよい。
本開示の実施例は、
複数の粘着構造を有し、且つ前記複数の粘着構造を用いて、前記素子基板上のマイクロ発光ダイオードを少なくとも１回ピックアップし、毎回のピックアップの後に第２トランスファー基板上にトランスファーするように構成される第１トランスファー基板と、
前記第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーするように構成される前記第２トランスファー基板と、を備え、
前記第２トランスファー基板上の１つのマイクロ発光ダイオードは、前記目標基板の１つのサブ画素に対応するマイクロ発光ダイオードのマストランスファーシステムをさらに提供する。
本開示の実施例では、前記第２トランスファー基板上に載置されたマイクロ発光ダイオードの数が、前記第１トランスファー基板上に載置されたマイクロ発光ダイオードの数よりも多いようにしてもよい。
本開示の実施例では、前記第２トランスファー基板の寸法が、前記目標基板の寸法以上であるようにしてもよい。
本開示の実施例では、前記目標基板は、同じ寸法の少なくとも２つの目標領域を含み、１つの前記第２トランスファー基板の寸法が、１つの前記目標領域の寸法とほぼ同じである。
本開示の実施例によるマストランスファー方法のフローチャートである。 本開示の実施例による目標基板の上面構造模式図である。 図２ａに示す目標基板のＡＡ’方向に沿う断面構造模式図である。 本開示の実施例による素子基板の一例の上面構造模式図である。 本開示の実施例による別の素子基板の上面構造模式図である。 本開示の実施例による別の素子基板の上面構造模式図である。 図３ａに示す素子基板のＡＡ’方向に沿う断面構造模式図である。 図３ｂに示す素子基板のＡＡ’方向に沿う断面構造模式図である。 図３ｃに示す素子基板のＡＡ’方向に沿う断面構造模式図である。 本開示の実施例による第１トランスファー基板の一例の上面構造模式図である。 本開示の実施例による第２トランスファー基板の一例の上面構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例によるマストランスファー方法の一例の各ステップの構造模式図である。 本開示の実施例による別のマストランスファー方法の各ステップの構造模式図である。 本開示の実施例による別のマストランスファー方法の各ステップの構造模式図である。 本開示の実施例による別のマストランスファー方法の各ステップの構造模式図である。 本開示の実施例による別のマストランスファー方法の各ステップの構造模式図である。 本開示の実施例による別のマストランスファー方法の各ステップの構造模式図である。 本開示の実施例による別のマストランスファー方法の各ステップの構造模式図である。 本開示の実施例による別のマストランスファー方法の各ステップの構造模式図である。 本開示の実施例による別の第２トランスファー基板の上面構造模式図である。 本開示の実施例による別のマストランスファー方法の各ステップの構造模式図である。 本開示の実施例による別のマストランスファー方法の各ステップの構造模式図である。
本開示の実施例の目的、技術案及び利点をより明確にするために、以下、本開示の実施例の図面を参照しながら、本開示の実施例の技術案を明確かつ完全に説明する。明らかなように、説明する実施例は本開示の実施例の一部であり、すべての実施例ではない。さらに矛盾しない限り、本開示の実施例及び実施例の特徴は互いに組み合わせることができる。当業者が説明する本開示の実施例に基づいて、創造的な努力を必要とせずに得る他のすべての実施例は、本開示の特許範囲に属する。
特に定義しない限り、本開示で使用される技術用語又は科学用語は、本開示の当業者が理解する通常の意味を有するべきである。本開示で使用される「第１」、「第２」及び類似の用語は、いかなる順番、数量又は重要性も示されず、異なる構成部分を区別するために過ぎない。「含む」又は「備える」などのような表現は、この表現の前に記載の素子又は物品がこの表現の後に挙げられた素子又は物品及びその等同物をカバーするが、他の素子又は物品を排除しないことを意味する。「接続」又は「連結」などの用語は、物理的又は機械的接続に限定されず、直接か間接的かを問わず、電気的接続を含む。
なお、図面の各図の寸法や形状は実際の尺度を反映するものではなく、本開示の内容を例示的に説明するために過ぎない。さらに、全文を通じて同じ又は類似の符号は同じ又は類似の構成部品又は同じ又は類似の機能を有する構成部品を示す。
マイクロ発光ダイオードの製造手順として、まず、発光ダイオード構造を薄膜化、小型化、アレイ化し、この寸法をわずか１ミクロン～１００ミクロン程度にした後、マイクロ発光ダイオードをバッチ式で回路基板上にトランスファーし、最後にパッケージする。ここで、バッチ式トランスファーの実現はこの手順のキーとなる難問であり、これに鑑み、マストランスファー（Ｍａｓｓ Ｔｒａｎｓｆｅｒ）技術が開発された。マストランスファー技術とは、素子基板上に形成されたマイクロ発光ダイオードを、各マイクロ発光ダイオードが回路基板上の１つのサブ画素に対応するように、バッチ式で回路基板上にトランスファーする技術であり、マイクロ発光ダイオードの寸法が小さく、且つ回路基板上に何百万のサブ画素が必要とされるので、製造されたマイクロ発光ダイオードを効率よく低コストで選択的に回路基板にバッチ式でトランスファーすることは、現在、当業者にとって急務となる技術的課題である。
以上に基づき、本開示の実施例は、トランスファー効率を向上させるマイクロ発光ダイオードのマストランスファー方法の一例を提供する。
本開示の実施例によるマイクロ発光ダイオードのマストランスファー方法の一例は、図１に示され、該マストランスファー方法はステップＳ１０１～Ｓ１０３を含んでもよい。
Ｓ１０１、複数のマイクロ発光ダイオードが形成された素子基板を提供する。
Ｓ１０２、第１トランスファー基板上の複数の粘着構造を用いて、素子基板上のマイクロ発光ダイオードを少なくとも１回ピックアップし、毎回のピックアップの後に第２トランスファー基板上にトランスファーする。
Ｓ１０３、第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーし、ここで、第２トランスファー基板上の１つのマイクロ発光ダイオードは、目標基板の１つのサブ画素に対応する。
本開示の実施例によるマイクロ発光ダイオードのマストランスファー方法では、第１トランスファー基板に複数の粘着構造が設けられ、互いに独立したこれらの粘着構造によって素子基板上のマイクロ発光ダイオードがピックアップされ、ピックアップ後、第２トランスファー基板上にトランスファーされ、このように、素子基板上のマイクロ発光ダイオードを第２トランスファー基板上に選択的にトランスファーし、効率を向上させることができる。さらに、粘着構造を複数回繰り返して使用することもでき、それにより、第１トランスファー基板上の粘着構造によってマイクロ発光ダイオードを少なくとも１回ピックアップすることで、粘着構造が繰り返して用いられて素子基板上のマイクロ発光ダイオードを第２トランスファー基板上にトランスファーし、それにより、使用される第１トランスファー基板の数を低減させ、コストダウンを実現できる。また、第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーすることによって、追加の複数回のトランスファーが不要になり、効率が向上し得る。
一般には、目標基板は、表示パネルの形成に用いられて、表示パネルに表示機能を付与する。具体的な実施には、図２ａ及び図２ｂに示すように、目標基板１００はアレイ状に配列された複数の画素ユニットＰＸを含み、各画素ユニットは複数のサブ画素を含んでもよい。さらに目標基板１００中のサブ画素はアレイ状に配列される。一例として、図２ａ及び図２ｂに示すように、画素ユニットＰＸは、赤色サブ画素ＳＰＸ－Ｒ、緑色サブ画素ＳＰＸ－Ｇ及び青色サブ画素ＳＰＸ－Ｂを含んでもよく、このように、目標基板１００は、表示パネルに適用されると、赤色、緑色及び赤色の混色を通じてカラー表示を可能とする。又は、画素ユニットは、赤色サブ画素、緑色サブ画素、青色サブ画素及び白色サブ画素を含んでもよく、このように、目標基板は、表示パネルに適用されると、赤色、緑色、赤色及び白色の混色を通じてカラー表示を可能とする。もちろん、実際に適用する場合、画素ユニット中のサブ画素の色は実際の適用環境に応じて設計・決定することができ、ここで限定しない。
一般には、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）製造プロセスによってベース基板上に駆動回路が形成され、回路基板が形成される。このように、マイクロ発光ダイオードが回路基板のサブ画素内にトランスファーされた後、マイクロ発光ダイオードは駆動回路により発光駆動され得る。具体的な実施には、本開示の実施例では、目標基板は回路基板であってもよい。図２ｂに示すように、各サブ画素は、予め形成された駆動回路１５０と、駆動回路１５０にそれぞれ電気的に接続された第１電極１１０及び第２電極１２０とを含んでもよい。マイクロ発光ダイオードの正極は第１電極１１０に電気的に接続され、マイクロ発光ダイオードの負極は第２電極１２０に電気的に接続されてもよく、それにより、駆動回路１５０は第１電極１１０と第２電極１２０を介して電気的に接続されたマイクロ発光ダイオードに電圧又は電流を入力し、マイクロ発光ダイオードを発光駆動する。
一例として、ベース基板はガラス基板を含んでもよい。もちろん、実際に適用する場合、ベース基板は他のタイプの材料の基板であってもよく、これについては実際の適用環境に応じて設計・決定し、ここで限定しない。
具体的な実施には、本開示の実施例では、素子基板上に形成された複数のマイクロ発光ダイオードはアレイ状に配列され、さらに素子基板中の１つのマイクロ発光ダイオードは目標基板の１つのサブ画素に対応するようにしてもよい。一例として、図３ｄ～図３ｆに示すように、各マイクロ発光ダイオードは、正極２２１、負極２２２及び発光チップ本体２２３を有する。一例として、素子基板の寸法は目標基板の寸法よりも小さくてもよい。さらに、素子基板上に同一色のマイクロ発光ダイオードが形成されてもよい。図３ａ及び図３ｄに示すように、素子基板２００－Ｒ上には、素子基板２００－Ｒ上の赤色マイクロ発光ダイオードＷ－Ｒが目標基板１００のある領域内の赤色サブ画素ＳＰＸ－Ｒに１対１で対応して設けられるように、アレイ状に配列された複数の赤色マイクロ発光ダイオードＷ－Ｒが形成されてもよい。図３ｂ及び図３ｅに示すように、素子基板２００－Ｇ上には、素子基板２００－Ｇ上の緑色マイクロ発光ダイオードＷ－Ｇが目標基板１００のある領域内の緑色サブ画素ＳＰＸ－Ｇに１対１で対応して設けられるように、アレイ状に配列された複数の緑色マイクロ発光ダイオードＷ－Ｇが形成されてもよく、図３ｃ及び図３ｆに示すように、素子基板２００－Ｂには、素子基板２００－Ｂ上の青色マイクロ発光ダイオードＷ－Ｂが目標基板１００のある領域内の青色サブ画素ＳＰＸ－Ｂに１対１で対応して設けられるように、アレイ状に配列された複数の青色マイクロ発光ダイオードＷ－Ｂが形成されてもよい。又は、素子基板には、アレイ状に配列された複数の色の異なるマイクロ発光ダイオードが形成されてもよく、ここで限定しない。
さらに、具体的な実施には、本開示の実施例では、素子基板は、ウエハ、集熱材フィルム及びサファイア基板のうちの１種であってもよい。一例として、図３ａ～図３ｃに示すように、ウエハの形状は一般的に円形であり、各マイクロ発光ダイオードはウエハにアレイ状に配列されている。もちろん、実際に適用する場合、素子基板は他のタイプの材料の基板であってもよく、これについては実際の適用環境に応じて設計・決定し、ここで限定しない。
具体的な実施には、図３ａ～図４に示すように、第１トランスファー基板３００の形状は、矩形、たとえば長方形又は正方形とされてもよい。さらに、第１トランスファー基板３００の寸法は、素子基板２００の寸法よりも小さくてもよく、たとえば６ｉｎｃｈ、８ｉｎｃｈ又は１２ｉｎｃｈであってもよい。また、第１トランスファー基板３００の寸法は素子基板２００の寸法よりも大きくてもよい。本開示の実施例では、図４に示すように、第１トランスファー基板３００には、アレイ状に配列された複数の粘着構造３１０が形成されてもよい。さらに、１つの粘着構造３１０は目標基板１００の１つのサブ画素に対応する。一例として、第１トランスファー基板上の複数の粘着構造を形成することは、
第１トランスファー基板母板を切断して、第１トランスファー基板を得るステップと、
第１トランスファー基板上に粘着材料層を形成するステップと、
１回のパターニングプロセスによって、粘着材料層をパターン化し、アレイ状に配列された複数の粘着構造を形成するステップとを含んでもよい。このように、パターン化の各粘着構造３１０が１回のパターニングプロセスによって形成され、それにより、製造プロセスを簡素化させ、生産コストを削減させ、生産効率を向上させる。
また、まず、第１トランスファー基板母板をパターン化し、次に切断して第１トランスファー基板を形成してもよく、このような場合、各第１トランスファー基板上の粘着構造の厚さ及び間隔がより均一になる。具体的な実施には、第１トランスファー基板上の複数の粘着構造を形成することは、
第１トランスファー基板母板上に粘着材料層を形成するステップと、
１回のパターニングプロセスによって、粘着材料層をパターン化し、アレイ状に配列された複数の粘着構造を形成するステップと、
粘着構造が形成された第１トランスファー基板母板を切断して、アレイ状に配列された複数の粘着構造が形成された第１トランスファー基板を得るステップとを含んでもよい。このような場合、パターン化された各粘着構造３１０が１回のパターニングプロセスによって形成され、それにより、製造プロセスを簡素化させ、生産コストを削減させ、生産効率を向上させる。
一例として、具体的な実施には、本開示の実施例では、パターニングプロセスは、リソグラフィープロセス及びエッチングステップを含んでもよい、ここで、リソグラフィープロセスとは、露光、現像などのプロセス過程を含む、フォトレジスト、マスク、露光機などを用いてパターンを形成するプロセスを指す。具体的な実施には、本開示で形成される構造に応じて、対応するパターニングプロセスを選択することができる。もちろん、粘着構造は、印刷プロセスなど他のプロセスで形成されてもよく、ここで限定しない。
具体的な実施には、図４に示すように、粘着構造３１０の寸法は１つのマイクロ発光ダイオードの寸法以下としてもよい。一例として、粘着構造３１０の寸法は１つのマイクロ発光ダイオードの寸法に等しい。たとえば、粘着構造３１０の第１トランスファー基板３００での正投影が、マイクロ発光ダイオードの第１トランスファー基板３００での正投影と重なる。
又は、具体的な実施には、粘着構造３１０の寸法は１つのマイクロ発光ダイオードの寸法よりも大きくてもよく、さらに、図４及び図３ａに示すように、第１方向Ｆ１及び第２方向Ｆ２のうちの少なくとも１つの方向において、粘着構造３１０の幅が、マイクロ発光ダイオードの幅と素子の隙間との和よりも小さくてもよい。一例として、第１方向Ｆ１において、粘着構造３１０の幅Ｃ１が、マイクロ発光ダイオードの幅Ｄ０１と隣接する２つのマイクロ発光ダイオードの間の隙間Ｄ１との和よりも小さく、つまり、Ｃ１＜Ｄ０１＋Ｄ１である。第２方向Ｆ２において、粘着構造３１０の幅Ｃ２が、マイクロ発光ダイオードの幅Ｄ０２と隣接する２つのマイクロ発光ダイオードの間の隙間Ｄ２との和よりも小さく、つまり、Ｃ２＜Ｄ０２＋Ｄ２である。
具体的な実施には、図４に示すように、粘着構造３１０の形状は、長方形、正方形などの形状を含んでもよい。もちろん、実際に適用する場合、粘着構造３１０の形状は他の形状としてもよく、ここで限定しない。
具体的な実施には、図５に示すように、第２トランスファー基板４００は、第２トランスファー基板を覆う粘着膜層４１０をさらに含んでもよい。該粘着膜層４１０は、異なる色に対応するマイクロ発光ダイオード領域を有する。さらに、１つのマイクロ発光ダイオード領域は目標基板１００の１つのサブ画素に対応する。一例として、該粘着膜層４１０は、赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒ、緑色に対応するマイクロ発光ダイオード領域Ｓ－Ｇ、青色に対応するマイクロ発光ダイオード領域Ｓ－Ｂを有する。ここでは、マイクロ発光ダイオード領域Ｓ－Ｒは目標基板１００の赤色サブ画素ＳＰＸ－Ｒに対応し、マイクロ発光ダイオード領域Ｓ－Ｇは目標基板１００の赤色サブ画素ＳＰＸ－Ｇに対応し、マイクロ発光ダイオード領域Ｓ－Ｂは目標基板１００の赤色サブ画素ＳＰＸ－Ｂに対応する。
具体的な実施には、本開示の実施例では、第２トランスファー基板上に載置されたマイクロ発光ダイオードの数が、第１トランスファー基板上に載置されたマイクロ発光ダイオードの数よりも多いようにしてもよい。それによって、第２トランスファー基板から目標基板へのトランスファーの回数を減らし、効率をさらに向上させることができる。一例として、図４及び図５に示すように、第２トランスファー基板上に載置させ得るマイクロ発光ダイオードの数を第１トランスファー基板上に載置されたマイクロ発光ダイオードの数よりも多くするために、第２トランスファー基板の寸法は第１トランスファー基板の寸法よりも大きい。もちろん、実際に適用する場合、第２トランスファー基板の寸法は第１トランスファー基板の寸法の整数倍、たとえば１倍、２倍などであってもよく、これについては実際の適用環境に応じて設計・決定し、ここで限定しない。
一例として、第１トランスファー基板にはガラス基板が含まれ得る。もちろん、実際に適用する場合、第１トランスファー基板は他のタイプの材料の基板を用いてもよく、ここで限定しない。
一例として、第２トランスファー基板にはガラス基板や集熱材フィルムが含まれ得る。もちろん、実際に適用する場合、第２トランスファー基板は、他のタイプの材料の基板を用いてもよく、ここで限定しない。
具体的な実施には、素子基板は、複数あってもよく、たとえば、赤色発光ダイオードＷ－Ｒが形成された少なくとも１つの素子基板２００－Ｒ、緑色発光ダイオードＷ－Ｇが形成された少なくとも１つの素子基板２００－Ｇ、及び青色発光ダイオードＷ－Ｂが形成された少なくとも１つの素子基板２００－Ｂを有する。このように、目標基板上のマイクロ発光ダイオードは、異なる色の複数のマイクロ発光ダイオードを含むことができる。もちろん、実際に適用する場合、使用される素子基板２００－Ｒ、素子基板２００－Ｇ、素子基板２００－Ｂの数は、実際の適用環境に応じて設計・決定することができ、ここで限定しない。
具体的な実施には、本開示の実施例では、第１トランスファー基板は１つ設けられてもよく、このような場合、第１トランスファー基板上の複数の粘着構造を用いて素子基板上のマイクロ発光ダイオードを少なくとも１回ピックアップし、毎回のピックアップの後に第２トランスファー基板上にトランスファーするステップは、各色のマイクロ発光ダイオードに対して、第１トランスファー基板を用いて、素子基板上の該色のマイクロ発光ダイオードを複数回ピックアップし、毎回ピックアップした該色のマイクロ発光ダイオードを第２トランスファー基板のうち該色に対応するマイクロ発光ダイオード領域にトランスファーすることを含んでもよい。一例として、赤色マイクロ発光ダイオードＷ－Ｒに対して、第１トランスファー基板３００上の粘着構造３１０を用いて、素子基板２００－Ｒ上の赤色マイクロ発光ダイオードＷ－Ｒを複数回ピックアップし、毎回ピックアップした赤色マイクロ発光ダイオードＷ－Ｒを、第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒにトランスファーし、それにより、第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒのすべてに赤色マイクロ発光ダイオードＷ－Ｒが設けられるようになる。
具体的な実施には、本開示の実施例では、素子基板上の該色のマイクロ発光ダイオードをピックアップすることは、
第１トランスファー基板と素子基板とを位置合わせすることと、
位置合わせした第１トランスファー基板上の粘着構造を、素子基板上のピックアップ対象の該色のマイクロ発光ダイオードに１対１で対応して粘着することと、
レーザによって、素子基板とピックアップ対象の該色のマイクロ発光ダイオードとを分離することで、第１トランスファー基板は粘着された該色のマイクロ発光ダイオードをピックアップするか、又は、熱硬化プロセスによって、素子基板とピックアップ対象の該色のマイクロ発光ダイオードとを分離することで、第１トランスファー基板は粘着された該色のマイクロ発光ダイオードをピックアップすることを含んでもよい。
具体的な実施には、本開示の実施例では、毎回ピックアップした該色のマイクロ発光ダイオードを第２トランスファー基板のうち色に対応するマイクロ発光ダイオード領域にトランスファーすることは、
第１トランスファー基板と第２トランスファー基板とを位置合わせすることと、
位置合わせした第１トランスファー基板上の該色のマイクロ発光ダイオードを、第２トランスファー基板のうち色に対応するマイクロ発光ダイオード領域に１対１で対応して粘着することと、
第１トランスファー基板と第１トランスファー基板上の該色のマイクロ発光ダイオードとを分離することで、該色のマイクロ発光ダイオードを第２トランスファー基板のうち色に対応するマイクロ発光ダイオード領域にトランスファーすることと、を含んでもよい。
具体的な実施には、粘着構造の材料は熱分解接着剤を含んでもよい。本開示の実施例では、第１トランスファー基板と第１トランスファー基板上の該色のマイクロ発光ダイオードとを分離することは、ホットプレスプロセスによって、第１トランスファー基板と第１トランスファー基板上の該色のマイクロ発光ダイオードとを分離することを含んでもよい。このように、ホットプレスプロセスによって、熱分解接着剤が加熱されて粘着性を失い、それによって、第１トランスファー基板と第１トランスファー基板上の該色のマイクロ発光ダイオードを分離することが可能になる一方、第１トランスファー基板と分離した該色のマイクロ発光ダイオードは、圧力の作用により第２トランスファー基板のうち該色に対応するマイクロ発光ダイオード領域に固定される。
具体的な実施には、粘着構造の材料は光分解接着剤を含んでもよい。本開示の実施例では、第１トランスファー基板と第１トランスファー基板上の該色のマイクロ発光ダイオードとを分離することは、レーザによって、第１トランスファー基板と第１トランスファー基板上の該色のマイクロ発光ダイオードとを分離することを含んでもよい。このように、レーザによって、第１トランスファー基板を照射することで、光分解接着剤は光照射を受けて粘着性を失い、それによって、第１トランスファー基板とピックアップの該色のマイクロ発光ダイオードとを分離することが可能になる。
具体的な実施には、第２トランスファー基板の寸法は目標基板の寸法以上としてもよい。一例として、第２トランスファー基板４００の寸法は目標基板１００の寸法よりも大きい。又は、図２ａ及び図５に示すように、第２トランスファー基板４００の寸法は目標基板１００の寸法にほぼ等しくてもよい。なお、実際のプロセスにおいて、プロセス条件による制限や他の要因による影響のため、多少のずれがあるかもしれない。したがって、本開示の実施例では、「等しい」及び「同じ」とは、誤差により許容される範囲と合致する「等しい」及び「同じ」を意味し、又は上記条件を実質的に満たせばよく、いずれの場合も本開示の特許範囲に属する。
具体的な実施には、本開示の実施例では、第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーするステップは、
第２トランスファー基板と目標基板とを位置合わせすることと、
第２トランスファー基板と第２トランスファー基板上のマイクロ発光ダイオードとを分離することで、第２トランスファー基板上の各マイクロ発光ダイオードを目標基板のうち対応するサブ画素内に一括してトランスファーすることとを含んでもよい。
具体的な実施には、第２トランスファー基板上の粘着膜層の材料は光分解接着剤を含んでもよい。本開示の実施例では、第２トランスファー基板とマイクロ発光ダイオードとを分離することは、レーザによって、第２トランスファー基板と第２トランスファー基板上の各マイクロ発光ダイオードとを分離することを含んでもよい。このように、レーザによって照射することによって、光分解接着剤は粘着性を失い、それによって、第２トランスファー基板とピックアップしたマイクロ発光ダイオードとを分離し、第２トランスファー基板上の各マイクロ発光ダイオードを目標基板のうち対応するサブ画素内に一括してトランスファーすることが可能になる。
具体的な実施には、第２トランスファー基板上の粘着膜層の材料は熱分解接着剤を含んでもよい。本開示の実施例では、第２トランスファー基板とマイクロ発光ダイオードとを分離することは、ホットプレスプロセスによって、第２トランスファー基板と第２トランスファー基板上の各マイクロ発光ダイオードとを分離することを含んでもよい。このように、ホットプレスプロセスによって、第２トランスファー基板とピックアップのマイクロ発光ダイオードとを分離する一方、マイクロ発光ダイオードと目標基板との粘着をより強固にする。
具体的な実施には、図２ｂに示すように、目標基板は、第１電極１１０及び第２電極１２０の目標基板１００から離間した側にそれぞれ位置する異方性導電性接着剤１３０をさらに含んでもよい。本開示の実施例では、第２トランスファー基板と第２トランスファー基板上の各マイクロ発光ダイオードとを分離すると同時に又は分離した後、第２トランスファー基板と分離したマイクロ発光ダイオードの電極を、対応するサブ画素中の異方性導電性接着剤に電気的に接続することをさらに含んでもよい。一例として、熱硬化プロセスによって、第２トランスファー基板と分離したマイクロ発光ダイオードの電極を、対応するサブ画素中の異方性導電性接着剤に電気的に接続する。なお、異方性導電性接着剤１３０は関連技術と実質的に同じであってもよいので、ここで詳しく説明しない。
具体的な実施には、異方性導電性接着剤は、接着剤材料と、該接着剤材料に均一に分散された金属材料とを含んでもよい。ここで、該金属材料はＳｎ球やＡｕなどを含んでもよい。一例として、図２ｂに示すように、目標基板の第１電極１１０及び第２電極１２０上に異方性導電性接着剤１３０を形成することは、まず、Ｓｎ球を接着剤材料に均一に分散させることと、次に、Ｓｎ球を分散させた接着剤材料を目標基板の第１電極１１０及び第２電極１２０上に塗布して、一層の導電性接着剤層を形成することと、パターニングプロセスによって、この導電性接着剤層をパターン化し、第１電極１１０及び第２電極１２０の目標基板１００から離間した側にそれぞれ位置する異方性導電性接着剤１３０を形成することとを含む。ここで、パターニングプロセスは、リソグラフィープロセス及びエッチングプロセスを含んでもよい。
なお、異方性導電性接着剤は粘着性と導電性を兼ね備えるものであり、長時間放置すると粘着性が低下する恐れがある。したがって、第２トランスファー基板上に載置されたマイクロ発光ダイオードの数が、第１トランスファー基板上に載置されたマイクロ発光ダイオードの数以下である場合、目標基板へのマイクロ発光ダイオードのトランスファー回数が多くなり、トランスファーにかかる時間が長くなり、つまり、マイクロ発光ダイオードのすべてが短時間内で目標基板上にトランスファーされにくくなり、異方性導電性接着剤の性能が劣化する。本開示の実施例では、第２トランスファー基板上に載置されたマイクロ発光ダイオードの数が、第１トランスファー基板上に載置されたマイクロ発光ダイオードの数よりも多いこと、及び第２トランスファー基板の寸法が目標基板の寸法以上であり、且つ第２トランスファー基板上の１つのマイクロ発光ダイオード領域が目標基板上の１つのサブ画素に対応することによって、第２トランスファー基板上のマイクロ発光ダイオードは１回のトランスファーだけで目標基板にトランスファーすることができ、このようにして、トランスファー時間が低減し、異方性導電性接着剤の性能安定性が確保され、表示パネルに適用する場合の目標基板の安定性が向上する。
以下、実施例においてマストランスファー方法の過程を例示するが、具体的な過程はそれに制限されないことが明らかなことである。
本開示の実施例によるマストランスファー方法は、以下のステップ（１）～（９）を含んでもよい。
ステップ（１）図６ａ及び図６ｂに示すように、熱分解接着剤を用いて第１トランスファー基板母板３０上に粘着材料層を形成し、次に、リソグラフィープロセス及びエッチングプロセスによって、該粘着材料層を順次パターン化し、アレイ状に配列された複数の粘着構造３１０を形成する。図６ａは上面構造模式図であり、図６ｂは図６ａのＡＡ’方向に沿う断面構造模式図である。
ステップ（２）図４及び図６ｃに示すように、切断線３１に沿って第１トランスファー基板母板３０を切断して、アレイ状に配列された複数の粘着構造３１０が形成された第１トランスファー基板３００を得る。図６ｃは図４のＡＡ’方向に沿う断面構造模式図である。
ステップ（３）図３ａ～図３ｆに示すように、アレイ状に配列された複数の赤色マイクロ発光ダイオードＷ－Ｒが形成されたウエハ２００－Ｒ、アレイ状に配列された複数の緑色マイクロ発光ダイオードＷ－Ｇが形成されたウエハ２００－Ｇ、及びアレイ状に配列された複数の青色マイクロ発光ダイオードＷ－Ｂが形成されたウエハ２００－Ｂを提供する。
ステップ（４）第１トランスファー基板３００とウエハ２００－Ｒを位置合わせし、図４、図３ａ、図６ｄ及び図６ｅに示すように、第１トランスファー基板３００の形状は、矩形、たとえば長方形又は正方形とされてもよい。このようにして、第１トランスファー基板３００の四隅に第１トランスファー位置合わせマーク３２０が設けられてもよい。さらに、ウエハ２００－Ｒにも素子位置合わせマーク２１０が形成される。このように、第１トランスファー位置合わせマーク３２０と素子位置合わせマーク２１０を制御して位置合わせさせ、第１トランスファー基板３００上の粘着構造３１０がウエハ２００－Ｒ上のピックアップ対象の赤色マイクロ発光ダイオードＷ－Ｒに１対１で対応して位置合わせするようにする。次に、位置合わせした第１トランスファー基板３００上の粘着構造３１０を、ウエハ２００－Ｒ上のピックアップ対象の赤色マイクロ発光ダイオードＷ－Ｒに１対１で対応して粘着し、それにより、粘着構造３１０にピックアップ対象の赤色マイクロ発光ダイオードＷ－Ｒを粘着させる。図６ｄは上面構造模式図であり、図６ｅは図６ｄのＡＡ’方向に沿う断面構造模式図である。
ステップ（５）熱硬化プロセスによって、ウエハ２００－Ｒとピックアップ対象の赤色マイクロ発光ダイオードＷ－Ｒとを分離する一方、粘着構造３１０とピックアップ対象の赤色マイクロ発光ダイオードＷ－Ｒとの粘着をより強固にする。それによって、図６ｆ及び図６ｇに示すように、第１トランスファー基板３００は、粘着された赤色マイクロ発光ダイオードＷ－Ｒをピックアップする。図６ｆには、ウエハ２００－Ｒの点線部分は、第１トランスファー基板３００によってピックアップされた赤色マイクロ発光ダイオードＷ－Ｒを表わす。図６ｆは上面構造模式図であり、図６ｇは図６ｆのＡＡ’方向に沿う断面構造模式図である。
ステップ（６）第１トランスファー基板３００と第２トランスファー基板４００とを位置合わせし、図４、図５、図６ｆ～図６ｉに示すように、第２トランスファー基板４００の形状は、たとえば長方形としてもよく、且つ目標基板の寸法と同じである。このようにして、第２トランスファー基板４００の四隅に第２トランスファー位置合わせマーク４２０が設けられてもよい。このように、第１トランスファー位置合わせマーク３２０と第２トランスファー位置合わせマーク４２０を制御して位置合わせさせ、第１トランスファー基板３００に粘着された赤色マイクロ発光ダイオードＷ－Ｒが、第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒ内の粘着膜層に１対１で対応して位置合わせするようにする。次に、位置合わせした第１トランスファー基板３００に粘着された赤色マイクロ発光ダイオードＷ－Ｒを、第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒ内の粘着膜層に１対１で対応して粘着し、それにより、粘着膜層４１０に赤色マイクロ発光ダイオードＷ－Ｒを粘着させる。図６ｈは上面構造模式図であり、図６ｉは図ｈのＡＡ’方向に沿う断面構造模式図である。
ステップ（７）ホットプレスプロセスによって、第１トランスファー基板３００と第１トランスファー基板３００上の赤色マイクロ発光ダイオードＷ－Ｒとを分離する一方、粘着膜層４２０と赤色マイクロ発光ダイオードＷ－Ｒとの粘着をより強固にする。それによって、第２トランスファー基板４００は粘着された赤色マイクロ発光ダイオードＷ－Ｒをピックアップする。図６ｊ及び図６ｋに示すように、第１トランスファー基板３００が一回目にピックアップした赤色マイクロ発光ダイオードＷ－Ｒは第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒにトランスファーされる。図６ｊは上面構造模式図であり、図６ｋは図６ｊのＡＡ’方向に沿う断面構造模式図である。
次に、図６ｌ及び図６ｍに示すように、上記ステップ（４）～（７）の過程を繰り返して、第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒに赤色マイクロ発光ダイオードＷ－Ｒをそれぞれ粘着させる。図６ｌは上面構造模式図であり、図６ｍは図６ｌのＡＡ’方向に沿う断面構造模式図である。
次に、図６ｌ及び図６ｍに示すように、上記ステップ（４）～（７）の過程を繰り返して、第１トランスファー基板３００上の粘着構造３１０を用いてウエハ２００－Ｇ上の緑色マイクロ発光ダイオードＷ－Ｇを複数回ピックアップし、毎回ピックアップした緑色マイクロ発光ダイオードＷ－Ｇを、第２トランスファー基板４００のうち緑色に対応するマイクロ発光ダイオード領域Ｓ－Ｇにトランスファーし、それによって、第２トランスファー基板４００のうち緑色に対応するマイクロ発光ダイオード領域Ｓ－Ｇのすべてに緑色マイクロ発光ダイオードＷ－Ｇが設けられるようになる。
次に、図６ｌ及び図６ｍに示すように、上記ステップ（４）～（７）の過程を繰り返して、第１トランスファー基板３００上の粘着構造３１０を用いてウエハ２００－Ｂ上の青色マイクロ発光ダイオードＷ－Ｂを複数回ピックアップし、毎回ピックアップした青色マイクロ発光ダイオードＷ－Ｂを、第２トランスファー基板４００のうち青色に対応するマイクロ発光ダイオード領域Ｓ－Ｂにトランスファーし、それによって、第２トランスファー基板４００のうち青色に対応するマイクロ発光ダイオード領域Ｓ－Ｂのすべてに青色マイクロ発光ダイオードＷ－Ｂが設けられるようになる。
ステップ（８）第２トランスファー基板４００と目標基板１００とを位置合わせする。図２ａ、図２ｂ、図６ｌ～図６ｏに示すように、目標基板１００の四隅に目標位置合わせマーク１４０が設けられている。このようにして、第２トランスファー位置合わせマーク４２０と目標位置合わせマーク１４０とを制御して位置合わせさせ、第２トランスファー基板４００に粘着された各赤色マイクロ発光ダイオードＷ－Ｒが、それぞれ目標基板１００上の赤色サブ画素ＳＰＸ－Ｒに１対１で対応して位置合わせし、第２トランスファー基板４００に粘着された各緑色マイクロ発光ダイオードＷ－Ｇが、それぞれ目標基板１００上の緑色サブ画素ＳＰＸ－Ｇに１対１で対応して位置合わせし、そして、第２トランスファー基板４００に粘着された各青色マイクロ発光ダイオードＷ－Ｂが、それぞれ目標基板１００上の青色サブ画素ＳＰＸ－Ｂに１対１で対応して位置合わせするようにする。図６ｎは上面構造模式図であり、図６ｏは図６ｎのＡＡ’方向に沿う断面構造模式図である。
ステップ（９）図６ｎ及び図６ｏに示すように、レーザによって第２トランスファー基板を照射し、光分解接着剤で形成される粘着膜層４１０に粘着性を失わせ、第２トランスファー基板と第２トランスファー基板上の各マイクロ発光ダイオードとを分離する。次に、熱硬化プロセスによって、第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーし、そして、圧力の作用により、各マイクロ発光ダイオードの電極を、対応するサブ画素内の異方性導電性接着剤に電気的に接続する。ここで、各マイクロ発光ダイオードの正極２２１は異方性導電性接着剤１３０を介して第１電極１１０に電気的に接続され、各マイクロ発光ダイオードの負極２２２は異方性導電性接着剤１３０を介して第２電極１２０に電気的に接続され得る。
本開示の実施例による別のマイクロ発光ダイオードのマストランスファー方法では、上記実施例の実施形態について変形を行う。以下、本実施例と上記実施例との相違点だけを説明し、その相同点については、ここで詳しく説明しない。
ステップ（１）図６ａ及び図６ｂに示すように、光分解接着剤を用いて第１トランスファー基板母板３０上に粘着材料層を形成し、次に、リソグラフィープロセス及びエッチングプロセスによって、該粘着材料層を順次パターン化し、アレイ状に配列された複数の粘着構造３１０を形成する。
ステップ（２）～（６）は、上記実施例のステップ（２）～（６）とほぼ同じであってもよく、ここで詳しく説明しない。
ステップ（７）レーザ照射によって第１トランスファー基板３００と第１トランスファー基板３００上の赤色マイクロ発光ダイオードＷ－Ｒとを分離し、次に、熱硬化プロセスによって粘着膜層４２０と赤色マイクロ発光ダイオードＷ－Ｒとの粘着をより強固にする。それによって、第２トランスファー基板４００は、粘着された赤色マイクロ発光ダイオードＷ－Ｒをピックアップする。図６ｊ及び図６ｋに示すように、第１トランスファー基板３００が一回目にピックアップした赤色マイクロ発光ダイオードＷ－Ｒは第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒにトランスファーされる。
次に、図６ｌ及び図６ｎに示すように、上記ステップ（４）～（７）の過程を繰り返して、第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒに赤色マイクロ発光ダイオードＷ－Ｒをそれぞれ粘着させる。
次に、図６ｌ及び図６ｎに示すように、上記ステップ（４）～（７）の過程を繰り返して、第１トランスファー基板３００上の粘着構造３１０を用いて、ウエハ２００－Ｇ上の緑色マイクロ発光ダイオードＷ－Ｇを複数回ピックアップし、毎回ピックアップした緑色マイクロ発光ダイオードＷ－Ｇを、第２トランスファー基板４００のうち緑色に対応するマイクロ発光ダイオード領域Ｓ－Ｇにトランスファーし、それによって、第２トランスファー基板４００のうち緑色に対応するマイクロ発光ダイオード領域Ｓ－Ｇのすべてに緑色マイクロ発光ダイオードＷ－Ｇが設けられるようになる。
次に、図６ｌ及び図６ｎに示すように、上記ステップ（４）～（７）の過程を繰り返して、第１トランスファー基板３００上の粘着構造３１０を用いて、ウエハ２００－Ｂ上の青色マイクロ発光ダイオードＷ－Ｂを複数回ピックアップし、毎回ピックアップした青色マイクロ発光ダイオードＷ－Ｂを、第２トランスファー基板４００のうち青色に対応するマイクロ発光ダイオード領域Ｓ－Ｂにトランスファーし、それによって、第２トランスファー基板４００のうち青色に対応するマイクロ発光ダイオード領域Ｓ－Ｂのすべてに青色マイクロ発光ダイオードＷ－Ｂが設けられるようになる。
ステップ（８）第２トランスファー基板４００と目標基板１００とを位置合わせする。図２ａ、図２ｂ、図６ｌ～図６ｏに示すように、目標基板１００の四隅に目標位置合わせマーク１４０が設けられている。このようにして、第２トランスファー位置合わせマーク４２０と目標位置合わせマーク１４０を制御して位置合わせさせ、第２トランスファー基板４００に粘着された各赤色マイクロ発光ダイオードＷ－Ｒが、それぞれ目標基板１００上の赤色サブ画素ＳＰＸ－Ｒに１対１で対応して位置合わせし、第２トランスファー基板４００に粘着された各緑色マイクロ発光ダイオードＷ－Ｇが、それぞれ目標基板１００上の緑色サブ画素ＳＰＸ－Ｇに１対１で対応して位置合わせし、そして、第２トランスファー基板４００に粘着された各青色マイクロ発光ダイオードＷ－Ｂが、それぞれ目標基板１００上の青色サブ画素ＳＰＸ－Ｂに１対１で対応して位置合わせするようにする。
ステップ（９）図６ｎ及び図６ｏに示すように、ホットプレスプロセスによって、熱分解接着剤で形成される粘着膜層４１０に粘着性を失わせ、第２トランスファー基板と第２トランスファー基板上の各マイクロ発光ダイオードとを分離する一方、圧力の作用により、各マイクロ発光ダイオードの電極を、対応サブ画素内の異方性導電性接着剤に電気的に接続し、第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーする。
本開示の実施例による別のマイクロ発光ダイオードのマストランスファー方法では、上記実施例の実施形態について変形を行う。本実施例と上記実施例との相違点だけを説明し、その相同点については、ここで詳しく説明しない。
具体的な実施には、本開示の実施例では、１種の色のマイクロ発光ダイオードが１つの第１トランスファー基板に対応するようにしてもよい。一例として、赤色のマイクロ発光ダイオードは一番目の第１トランスファー基板３００－Ｒに対応し、緑色のマイクロ発光ダイオードは二番目の第１トランスファー基板３００－Ｇに対応し、青色のマイクロ発光ダイオードは三番目の第１トランスファー基板３００－Ｂに対応する。
具体的な実施には、本開示の実施例では、第１トランスファー基板上の複数の粘着構造を用いて素子基板上のマイクロ発光ダイオードを少なくとも１回ピックアップし、毎回のピックアップの後に第２トランスファー基板上にトランスファーするステップは、各色のマイクロ発光ダイオードに対して、対応する色の第１トランスファー基板を用いて素子基板上の色のマイクロ発光ダイオードを複数回ピックアップし、毎回ピックアップした色のマイクロ発光ダイオードを、第２トランスファー基板のうち対応する色のマイクロ発光ダイオード領域にトランスファーする。一例として、赤色のマイクロ発光ダイオードＷ－Ｒに対しては、赤色に対応する一番目の第１トランスファー基板３００上の粘着構造３１０を用いて、素子基板２００－Ｒ上の赤色マイクロ発光ダイオードＷ－Ｒを複数回ピックアップし、毎回ピックアップした赤色マイクロ発光ダイオードＷ－Ｒを、第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒにトランスファーし、それによって、第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒのすべてに赤色マイクロ発光ダイオードＷ－Ｒが設けられるようになる。
以下、実施例にてマストランスファー方法の過程を例示するが、具体的な過程はそれに制限されないことが明らかなことである。
本開示の実施例によるマストランスファー方法は、上記実施例のステップ（１）～（３）及びステップ（８）～（９）を含むことに加え、下記ステップ（４）～（１１）を含んでもよい。
ステップ（４）赤色に対応する一番目の第１トランスファー基板３００－Ｒとウエハ２００－Ｒとを位置合わせし、図４、図３ａ及び図７ａに示すように、第１トランスファー基板３００－Ｒの形状は、矩形、たとえば長方形又は正方形とされてもよい。このようにして、第１トランスファー基板３００－Ｒの四隅に第１トランスファー位置合わせマーク３２０が設けられてもよい。さらに、ウエハ２００－Ｒにも素子位置合わせマーク２１０が形成される。このように、第１トランスファー位置合わせマーク３２０と素子位置合わせマーク２１０を制御して位置合わせさせ、第１トランスファー基板３００－Ｒ上の粘着構造３１０が、ウエハ２００－Ｒ上のピックアップ対象の赤色マイクロ発光ダイオードＷ－Ｒに１対１で対応して位置合わせするようにする。次に、位置合わせした第１トランスファー基板３００－Ｒ上の粘着構造３１０とウエハ２００－Ｒ上のピックアップ対象の赤色マイクロ発光ダイオードＷ－Ｒとを１対１で対応して粘着し、それにより、粘着構造３１０にピックアップ対象の赤色マイクロ発光ダイオードＷ－Ｒを粘着させる。
ステップ（５）熱硬化プロセスによって、ウエハ２００－Ｒとピックアップ対象の赤色マイクロ発光ダイオードＷ－Ｒとを分離する一方、粘着構造３１０とピックアップ対象の赤色マイクロ発光ダイオードＷ－Ｒとの粘着をより強固にする。それによって、図７ｂに示すように、第１トランスファー基板３００－Ｒは、粘着された赤色マイクロ発光ダイオードＷ－Ｒをピックアップする。図７ｂには、ウエハ２００－Ｒの点線部分は第１トランスファー基板３００－Ｒによってピックアップされた赤色マイクロ発光ダイオードＷ－Ｒを表す。
ステップ（６）第１トランスファー基板３００－Ｒと第２トランスファー基板４００とを位置合わせし、図４、図５、図７ｂ及び図７ｃに示すように、第２トランスファー基板４００の形状は、たとえば長方形としてもよく、且つ目標基板の寸法と同じである。このようにして、第２トランスファー基板４００の四隅に第２トランスファー位置合わせマーク４２０が設けられてもよい。このように、第１トランスファー位置合わせマーク３２０と第２トランスファー位置合わせマーク４２０とを制御して位置合わせさせ、第１トランスファー基板３００－Ｒに粘着された赤色マイクロ発光ダイオードＷ－Ｒが、第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒ内の粘着膜層に１対１で対応して位置合わせするようにする。次に、位置合わせした第１トランスファー基板３００－Ｒに粘着された赤色マイクロ発光ダイオードＷ－Ｒを、第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒ内の粘着膜層に１対１で対応して粘着し、それにより、粘着膜層４１０に赤色マイクロ発光ダイオードＷ－Ｒを粘着させる。
ステップ（７）ホットプレスプロセスによって、第１トランスファー基板３００－Ｒと第１トランスファー基板３００－Ｒ上の赤色マイクロ発光ダイオードＷ－Ｒとを分離する一方、粘着膜層４２０と赤色マイクロ発光ダイオードＷ－Ｒとの粘着をより強固にする。それによって、第２トランスファー基板４００は、粘着された赤色マイクロ発光ダイオードＷ－Ｒをピックアップする。それによって、図６ｊ及び図６ｋに示すように、第１トランスファー基板３００－Ｒが一回目にピックアップした赤色マイクロ発光ダイオードＷ－Ｒを第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒにトランスファーする。
次に、図６ｌ及び図６ｍに示すように、上記ステップ（４）～（７）の過程を繰り返して、第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒに赤色マイクロ発光ダイオードＷ－Ｒをそれぞれ粘着させる。
ステップ（８）緑色に対応する二番目の第１トランスファー基板３００－Ｇとウエハ２００－Ｇとを位置合わせし、図４、図３ｂ及び図７ｄに示すように、第１トランスファー基板３００－Ｇの形状は、矩形、たとえば長方形又は正方形とされてもよい。このようにして、第１トランスファー基板３００－Ｇの四隅に第１トランスファー位置合わせマーク３２０が設けられてもよい。さらに、ウエハ２００－Ｇにも素子位置合わせマーク２１０が形成される。このように、第１トランスファー位置合わせマーク３２０と素子位置合わせマーク２１０を制御して位置合わせさせ、第１トランスファー基板３００－Ｇ上の粘着構造３１０がウエハ２００－Ｇ上のピックアップ対象の緑色マイクロ発光ダイオードＷ－Ｇに１対１で対応して位置合わせするようにする。次に、位置合わせした第１トランスファー基板３００－Ｇ上の粘着構造３１０を、ウエハ２００－Ｇ上のピックアップ対象の緑色マイクロ発光ダイオードＷ－Ｇに１対１で対応して粘着し、それにより、粘着構造３１０にピックアップ対象の緑色マイクロ発光ダイオードＷ－Ｇを粘着させる。
ステップ（９）熱硬化プロセスによって、ウエハ２００－Ｇとピックアップ対象の緑色マイクロ発光ダイオードＷ－Ｇとを分離する一方、粘着構造３１０とピックアップ対象の緑色マイクロ発光ダイオードＷ－Ｇとの粘着をより強固にする。それによって、図７ｅに示すように、第１トランスファー基板３００－Ｇは、粘着された緑色マイクロ発光ダイオードＷ－Ｇをピックアップする。図７ｅには、ウエハ２００－Ｇの点線部分は、第１トランスファー基板３００－Ｒによってピックアップされた緑色マイクロ発光ダイオードＷ－Ｇを表す。
ステップ（１０）第１トランスファー基板３００－Ｇと第２トランスファー基板４００とを位置合わせし、図４、図５、図７ｅ及び図７ｆに示すように、第２トランスファー基板４００の形状は、たとえば長方形としてもよく、且つ目標基板の寸法と同じである。このようにして、第２トランスファー基板４００四隅に第２トランスファー位置合わせマーク４２０が設けられてもよい。このように、第１トランスファー位置合わせマーク３２０と第２トランスファー位置合わせマーク４２０を制御して位置合わせさせ、第１トランスファー基板３００－Ｇに粘着された緑色マイクロ発光ダイオードＷ－Ｇが、第２トランスファー基板４００のうち緑色に対応するマイクロ発光ダイオード領域Ｓ－Ｇ内の粘着膜層に１対１で対応して位置合わせするようにする。次に、位置合わせした第１トランスファー基板３００－Ｇに粘着された緑色マイクロ発光ダイオードＷ－Ｇを、第２トランスファー基板４００のうち緑色に対応するマイクロ発光ダイオード領域Ｓ－Ｇ内の粘着膜層に１対１で対応して粘着し、それにより、粘着膜層４１０に緑色マイクロ発光ダイオードＷ－Ｇを粘着させる。
ステップ（１１）ホットプレスプロセスによって、第１トランスファー基板３００－Ｇとピックアップの緑色マイクロ発光ダイオードＷ－Ｇとを分離する一方、粘着膜層４２０と緑色マイクロ発光ダイオードＷ－Ｇとの粘着をより強固にする。それによって、第２トランスファー基板４００は、粘着された緑色マイクロ発光ダイオードＷ－Ｇをピックアップする。図６ｌ及び図６ｍに示すように、第１トランスファー基板３００－Ｇが一回目にピックアップした緑色マイクロ発光ダイオードＷ－Ｇは第２トランスファー基板４００のうち緑色に対応するマイクロ発光ダイオード領域Ｓ－Ｇにトランスファーされる。
次に、図６ｌ及び図６ｍに示すように、上記ステップ（８）～（１１）の過程を繰り返して、第２トランスファー基板４００のうち緑色に対応するマイクロ発光ダイオード領域Ｓ－Ｇに緑色マイクロ発光ダイオードＷ－Ｇをそれぞれ粘着させる。
同様に、青色の場合、図６ｌ及び図６ｍに示すように、上記ステップ（４）～（１１）の過程を参照して、青色に対応する三番目の第１トランスファー基板３００－Ｂ上の粘着構造３１０を用いてウエハ２００－Ｂ上の青色マイクロ発光ダイオードＷ－Ｂを複数回ピックアップし、毎回ピックアップした青色マイクロ発光ダイオードＷ－Ｂを第２トランスファー基板４００のうち青色に対応するマイクロ発光ダイオード領域Ｓ－Ｂにトランスファーし、それによって、第２トランスファー基板４００のうち青色に対応するマイクロ発光ダイオード領域Ｓ－Ｂのすべてに青色マイクロ発光ダイオードＷ－Ｂが設けられることになる。
なお、本実施例の各ステップの断面構造模式図については上記実施例の断面構造模式図を参照することができ、詳細についてここで詳しく説明しない。
本開示の実施例による別のマイクロ発光ダイオードのマストランスファー方法では、上記実施例の実施形態について変形を行う。本実施例と上記実施例との相違点だけを説明し、その相同点については、ここで詳しく説明しない。
具体的な実施には、目標基板は、同じ寸法の少なくとも２つの目標領域を含んでもよい。１つの第２トランスファー基板の寸法は１つの目標領域の寸法とほぼ同じである。一例として、目標基板は、同じ寸法の２つの目標領域を含む。又は、目標基板は、同じ寸法の３つの目標領域を含む。又は、目標基板は、同じ寸法の４つの目標領域を含む。もちろん、実際に適用する場合、目標基板に含まれる目標領域の数が、実際の適用環境に応じて設計・決定することができる。このようにして、第２トランスファー基板から目標基板へのトランスファーのトランスファー時間を減らし、異方性導電性接着剤の性能安定性を確保し、表示パネルに適応する場合の目標基板の安定性を向上させることができる。
具体的な実施には、目標基板に含まれる目標領域は目標基板にアレイ状に配列されてもよい。又は、目標基板に含まれる目標領域は、第１方向Ｆ１において目標基板に配列される。又は、目標基板に含まれる目標領域は、第２方向Ｆ２において目標基板に配列される。
一例として、具体的な実施には、図２ａ及び図８に示すように、目標基板１００は、同じ寸法の４つの目標領域Ｙ１、Ｙ２、Ｙ３、Ｙ４を含んでもよく、第２トランスファー基板４００の寸法は目標領域Ｙ１の寸法とほぼ同じである。
具体的な実施には、本開示の実施例では、第２トランスファー基板４００は、第２トランスファー基板を覆う粘着膜層４１０をさらに含んでもよい。該粘着膜層４１０は、異なる色に対応するマイクロ発光ダイオード領域を有する。さらに、１つのマイクロ発光ダイオード領域は目標基板１００の１つのサブ画素に対応する。一例として、該粘着膜層４１０は、赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒ、緑色に対応するマイクロ発光ダイオード領域Ｓ－Ｇ、青色に対応するマイクロ発光ダイオード領域Ｓ－Ｂを有する。ここで、マイクロ発光ダイオード領域Ｓ－Ｒは目標基板１００の赤色サブ画素ＳＰＸ－Ｒに対応し、マイクロ発光ダイオード領域Ｓ－Ｇは目標基板１００の赤色サブ画素ＳＰＸ－Ｇに対応し、マイクロ発光ダイオード領域Ｓ－Ｂは目標基板１００の赤色サブ画素ＳＰＸ－Ｂに対応する。
具体的な実施には、第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーするステップは、
第２トランスファー基板と目標領域とを順次位置合わせし、位置合わせするごとに、第２トランスファー基板とマイクロ発光ダイオードとを分離し、第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーすることを含んでもよい。
以下、実施例にてマストランスファー方法の過程を例示するが、具体的な過程はそれに制限されないことが明らかなことである。
本開示の実施例によるマストランスファー方法では、主に上記ステップ（８）～（９）の実施形態について変形を行う。以下、主として上記ステップ（８）～（９）の具体的な実施形態を説明し、残りの同じステップについてここで詳しく説明しない。図６ａ～図６ｌに対応する実施例、又は上記図７ａ～図７ｇに対応する実施例によって、図９ａに示す第２トランスファー基板４００が得られ、該第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒのすべてには、それぞれ赤色マイクロ発光ダイオードＷ－Ｒが粘着され、緑色に対応するマイクロ発光ダイオード領域Ｓ－Ｇのすべてには、緑色マイクロ発光ダイオードＷ－Ｇが設けられ、青色に対応するマイクロ発光ダイオード領域Ｓ－Ｂのすべてには、青色マイクロ発光ダイオードＷ－Ｂが設けられる。
ステップ（８）第２トランスファー基板４００と目標基板１００のうちの目標領域Ｙ１とを位置合わせし、第２トランスファー基板４００に粘着された各赤色マイクロ発光ダイオードＷ－Ｒが、それぞれ目標領域Ｙ１内の赤色サブ画素ＳＰＸ－Ｒに１対１で対応して位置合わせし、第２トランスファー基板４００に粘着された各緑色マイクロ発光ダイオードＷ－Ｇが、それぞれ目標領域Ｙ１内の緑色サブ画素ＳＰＸ－Ｇに１対１で対応して位置合わせし、そして、第２トランスファー基板４００に粘着された各青色マイクロ発光ダイオードＷ－Ｂが、それぞれ目標領域Ｙ１内の青色サブ画素ＳＰＸ－Ｂに１対１で対応して位置合わせするようにする。
ステップ（９）図９ｂ及び図６ｏに示すように、レーザによって第２トランスファー基板を照射することで、光分解接着剤に粘着性を失わせ、第２トランスファー基板と第２トランスファー基板上の各マイクロ発光ダイオードとを分離する。次に、熱硬化プロセスによって、第２トランスファー基板上の各マイクロ発光ダイオードを目標領域Ｙ１のうち対応するサブ画素内に一括してトランスファーするとともに、圧力の作用により、各マイクロ発光ダイオードの電極を、対応するサブ画素内の異方性導電性接着剤に電気的に接続する。図９ｂは上面構造模式図であり、図６ｏは図９ｂのＡＡ’方向に沿う断面構造模式図である。
ステップ（１０）次に、図６ａ～図６ｌに対応する実施例、又は上記図７ａ～図７ｇに対応する実施例によって、図９ａに示す第２トランスファー基板４００が得られ、該第２トランスファー基板４００のうち赤色に対応するマイクロ発光ダイオード領域Ｓ－Ｒのすべてには、それぞれ赤色マイクロ発光ダイオードＷ－Ｒが粘着され、緑色に対応するマイクロ発光ダイオード領域Ｓ－Ｇのすべてには、緑色マイクロ発光ダイオードＷ－Ｇが設けられ、青色に対応するマイクロ発光ダイオード領域Ｓ－Ｂのすべてには、青色マイクロ発光ダイオードＷ－Ｂが設けられる。
ステップ（１１）第２トランスファー基板４００と目標基板１００の目標領域Ｙ２とを位置合わせし、第２トランスファー基板４００に粘着された各赤色マイクロ発光ダイオードＷ－Ｒが、それぞれ目標領域Ｙ２内の赤色サブ画素ＳＰＸ－Ｒに１対１で対応して位置合わせし、第２トランスファー基板４００に粘着された各緑色マイクロ発光ダイオードＷ－Ｇが、それぞれ目標領域Ｙ２内の緑色サブ画素ＳＰＸ－Ｇに１対１で対応して位置合わせし、そして、第２トランスファー基板４００に粘着された各青色マイクロ発光ダイオードＷ－Ｂが、それぞれ目標領域Ｙ２内の青色サブ画素ＳＰＸ－Ｂに１対１で対応して位置合わせするようにする。
ステップ（１２）図９ｂ及び図６ｏに示すように、レーザによって第２トランスファー基板を照射することで、光分解接着剤に粘着性を失わせ、第２トランスファー基板と第２トランスファー基板上の各マイクロ発光ダイオードとを分離する。次に、熱硬化プロセスによって、第２トランスファー基板上の各マイクロ発光ダイオードを、目標領域Ｙ２内の対応するサブ画素内に一括してトランスファーし、そして、圧力の作用により、各マイクロ発光ダイオードの電極を、対応するサブ画素内の異方性導電性接着剤に電気的に接続する。
次に、本実施例のステップ（１０）～（１２）を繰り返して、第２トランスファー基板上の各マイクロ発光ダイオードを、目標領域Ｙ３内の対応するサブ画素内に一括してトランスファーし、そして、圧力の作用により、各マイクロ発光ダイオードの電極を対応するサブ画素内の異方性導電性接着剤に電気的に接続する。
次に、本実施例のステップ（１０）～（１２）を繰り返して、第２トランスファー基板上の各マイクロ発光ダイオードを、目標領域Ｙ４内の対応するサブ画素内に一括してトランスファーし、そして、圧力の作用により、各マイクロ発光ダイオードの電極を対応するサブ画素内の異方性導電性接着剤に電気的に接続する。
なお、本実施例では、各ステップの断面構造模式図については上記実施例の断面構造模式図を参照することができ、その詳細についてここで詳しく説明しない。
同じ発明構造に基づいて、本開示の実施例は、マイクロ発光ダイオードのマストランスファーシステムをさらに提供し、図４、図５及び図８に示すように、このシステムは、
複数の粘着構造３１０を有し、且つ複数の粘着構造３１０を用いて、素子基板上のマイクロ発光ダイオードを少なくとも１回ピックアップし、毎回のピックアップの後に第２トランスファー基板４００上にトランスファーするように構成される第１トランスファー基板３００と、
第２トランスファー基板４００上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーするように構成される第２トランスファー基板４００と、を備え、第２トランスファー基板上の１つのマイクロ発光ダイオードは、目標基板の１つのサブ画素に対応する。
具体的な実施には、第２トランスファー基板上に載置されたマイクロ発光ダイオードの数が、第１トランスファー基板上に載置されたマイクロ発光ダイオードの数よりも多い。
具体的な実施には、第２トランスファー基板の寸法は目標基板の寸法以上としてもよい。一例として、第２トランスファー基板４００の寸法は目標基板１００の寸法よりも大きい。又は、図２ａ及び図５に示すように、第２トランスファー基板４００の寸法は目標基板１００の寸法にほぼ等しくてもよい。なお、実際のプロセスにおいて、プロセス条件による制限や他の要因による影響のため、多少のずれがあるかもしれない。本開示の実施例では、「等しい」及び「同じ」とは、誤差により許容される範囲と合致する「等しい」及び「同じ」を意味し、又は上記条件を実質的に満たせばよく、いずれの場合も本開示の特許範囲に属する。
具体的な実施には、目標基板は、同じ寸法の少なくとも２つの目標領域を含み、１つの第２トランスファー基板の寸法が、１つの目標領域の寸法とほぼ同じであるようにしてもよい。一例として、具体的な実施には、図２ａ及び図８に示すように、目標基板１００は、同じ寸法の４つの目標領域Ｙ１、Ｙ２、Ｙ３、Ｙ４を含み、第２トランスファー基板４００の寸法が目標領域Ｙ１の寸法とほぼ同じであるようにしてもよい。
なお、該マストランスファーシステムの作動過程及び具体的な実施形態は、上記実施例のマストランスファー方法の作動過程及び実施形態と同じであり、したがって、該マストランスファーシステムの作動過程については、上記実施例のマストランスファー方法の具体的な実施形態を参照して実施することができ、ここで詳しく説明しない。
本開示の実施例によるマイクロ発光ダイオードのマストランスファー方法及びシステムでは、第１トランスファー基板に複数の粘着構造が設けられ、互いに独立したこれらの粘着構造によって素子基板上のマイクロ発光ダイオードがピックアップされ、ピックアップ後、第２トランスファー基板上にトランスファーされ、このように、素子基板上のマイクロ発光ダイオードを第２トランスファー基板上に選択的にトランスファーし、効率を向上させることができる。さらに、粘着構造を複数回繰り返して使用することもでき、それにより、第１トランスファー基板上の粘着構造によってマイクロ発光ダイオードを少なくとも１回ピックアップすることで、粘着構造が繰り返して用いられて素子基板上のマイクロ発光ダイオードを第２トランスファー基板上にトランスファーし、それにより、使用される第１トランスファー基板の数を低減させ、コストダウンを実現できる。また、第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーすることによって、追加の複数回のトランスファーが不要になり、効率を向上できる。
本開示の好適な実施例を説明したが、当業者であれば、基本的な創造的な概念を把握すると、これらの実施例について別の変更や修正を加えることができる。このため、添付の特許請求の範囲は好適な実施例及び本開示の範囲に属するすべての変更や修正を含むことを意図している。
もちろん、当業者であれば、本開示の実施例の精神及び範囲を逸脱することなく本開示の実施例に対して各種の変化や変形を行うことができる。このように、本開示の実施例のこれらの修正や変形が本開示の特許請求の範囲及びその等同な技術の範囲に属すると、本開示はこれらの変化や変形も含むことを意図している。

Claims (17)

  1. 複数のマイクロ発光ダイオードが形成された素子基板を提供するステップと、
    第１トランスファー基板上の複数の粘着構造を用いて、前記素子基板上のマイクロ発光ダイオードを少なくとも１回ピックアップし、前記素子基板上のマイクロ発光ダイオードを第２トランスファー基板上に選択的にトランスファーするために、毎回のピックアップの後に第２トランスファー基板上にトランスファーするステップと、
    前記第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーするステップと、を含み、
    前記第２トランスファー基板上の１つのマイクロ発光ダイオードは、前記目標基板の１つのサブ画素に対応し、
    前記マイクロ発光ダイオードは、少なくとも１種の色のマイクロ発光ダイオードを含み、前記第１トランスファー基板は１つであり、
    前記第１トランスファー基板上の複数の粘着構造を用いて、前記素子基板上のマイクロ発光ダイオードを少なくとも１回ピックアップし、毎回のピックアップの後に第２トランスファー基板上にトランスファーするステップは、
    各色のマイクロ発光ダイオードに対して、前記第１トランスファー基板を用いて、前記素子基板上の前記色のマイクロ発光ダイオードを順次複数回ピックアップし、毎回ピックアップした前記色のマイクロ発光ダイオードを前記第２トランスファー基板のうち前記色に対応するマイクロ発光ダイオード領域にトランスファーすることを含み、
    前記第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーするステップは、
    前記第２トランスファー基板と前記目標基板とを位置合わせすることと、
    前記第２トランスファー基板とマイクロ発光ダイオードを分離し、前記第２トランスファー基板上の各マイクロ発光ダイオードを前記目標基板のうち対応するサブ画素内に一括してトランスファーすることと、を含み、
    前記目標基板は、予め形成されている第１電極と第２電極、及び前記第１電極と第２電極の前記目標基板から離間した側にそれぞれ位置する異方性導電性接着剤を含むサブ画素を複数含み、
    前記第２トランスファー基板と前記第２トランスファー基板上の各マイクロ発光ダイオードとを分離すると同時に、又は分離した後、
    前記第２トランスファー基板と分離したマイクロ発光ダイオードの電極を、対応するサブ画素中の異方性導電性接着剤に電気的に接続するステップをさらに含む、マイクロ発光ダイオードのマストランスファー方法。
  2. １つの前記粘着構造は前記目標基板の１つのサブ画素に対応し、
    前記第１トランスファー基板上の複数の粘着構造を形成することは、
    第１トランスファー基板母板を切断して、第１トランスファー基板を得ることと、
    前記第１トランスファー基板上に粘着材料層を形成することと、
    １回のパターニングプロセスによって、前記粘着材料層をパターン化し、アレイ状に配列された複数の粘着構造を形成することと、を含む、請求項１に記載のマストランスファー方法。
  3. １つの前記粘着構造は、前記目標基板の１つのサブ画素に対応し、
    前記第１トランスファー基板上の複数の粘着構造を形成することは、
    第１トランスファー基板母板上に粘着材料層を形成することと、
    １回のパターニングプロセスによって、前記粘着材料層をパターン化し、アレイ状に配列された複数の粘着構造を形成することと、
    粘着構造が形成された第１トランスファー基板母板を切断して、アレイ状に配列された複数の粘着構造が形成された第１トランスファー基板を得ることと、を含む、請求項１に記載のマストランスファー方法。
  4. 前記第２トランスファー基板上に載置されたマイクロ発光ダイオードの数が、前記第１トランスファー基板上に載置されたマイクロ発光ダイオードの数よりも多い、請求項１～３のいずれか１項に記載のマストランスファー方法。
  5. 前記マイクロ発光ダイオードは、少なくとも１種の色のマイクロ発光ダイオードを含み、１種の色は１つの前記第１トランスファー基板に対応し、
    前記第１トランスファー基板上の複数の粘着構造を用いて、前記素子基板上のマイクロ発光ダイオードを少なくとも１回ピックアップし、毎回ピックアップした第２トランスファー基板上にトランスファーする前記ステップは、
    各色のマイクロ発光ダイオードに対して、前記色に対応する第１トランスファー基板を用いて、前記素子基板上の前記色のマイクロ発光ダイオードを順次複数回ピックアップし、毎回のピックアップの後に前記色のマイクロ発光ダイオードを前記第２トランスファー基板のうち前記色に対応するマイクロ発光ダイオード領域にトランスファーすることを含む、請求項１～４のいずれか１項に記載のマストランスファー方法。
  6. 前記素子基板上のピックアップ対象の前記色のマイクロ発光ダイオードをピックアップすることは、
    前記第１トランスファー基板と前記素子基板とを位置合わせすることと、
    位置合わせした前記第１トランスファー基板上の粘着構造を、前記素子基板上のピックアップ対象の前記色のマイクロ発光ダイオードに１対１で対応して粘着することと、
    レーザ又は熱硬化プロセスによって、前記素子基板とピックアップ対象の前記色のマイクロ発光ダイオードとを分離することで、前記第１トランスファー基板は粘着された前記色のマイクロ発光ダイオードをピックアップすることと、を含む、請求項５に記載のマストランスファー方法。
  7. 前記第２トランスファー基板は、前記第２トランスファー基板を覆う粘着膜層を含み、
    毎回のピックアップの後に前記色のマイクロ発光ダイオードを前記第２トランスファー基板のうち前記色に対応するマイクロ発光ダイオード領域にトランスファーすることは、
    前記第１トランスファー基板と前記第２トランスファー基板とを位置合わせすることと、
    位置合わせした前記第１トランスファー基板上の前記色のマイクロ発光ダイオードを、前記第２トランスファー基板のうち前記色に対応するマイクロ発光ダイオード領域に１対１で対応して粘着することと、
    前記第１トランスファー基板と前記第１トランスファー基板上の前記色のマイクロ発光ダイオードとを分離し、前記色のマイクロ発光ダイオードを前記第２トランスファー基板のうち前記色に対応するマイクロ発光ダイオード領域にトランスファーすることと、を含む、請求項６に記載のマストランスファー方法。
  8. 前記粘着構造の材料は熱分解接着剤を含み、
    前記第１トランスファー基板と前記第１トランスファー基板上の前記色のマイクロ発光ダイオードとを分離することは、
    ホットプレスプロセスによって、前記第１トランスファー基板と前記第１トランスファー基板上の前記色のマイクロ発光ダイオードとを分離することを含む、請求項７に記載のマストランスファー方法。
  9. 前記粘着構造の材料は光分解接着剤を含み、
    前記第１トランスファー基板と前記第１トランスファー基板上の前記色のマイクロ発光ダイオードとを分離することは、
    レーザによって、前記第１トランスファー基板と前記第１トランスファー基板上の前記色のマイクロ発光ダイオードとを分離することを含む、請求項７に記載のマストランスファー方法。
  10. 前記第２トランスファー基板の寸法が、前記目標基板の寸法以上である、
    請求項１に記載のマストランスファー方法。
  11. 前記目標基板は、同じ寸法の少なくとも２つの目標領域を含み、１つの前記第２トランスファー基板の寸法が、１つの前記目標領域の寸法とほぼ同じであり、
    前記第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーする前記ステップは、
    前記第２トランスファー基板と前記目標領域とを順次位置合わせし、位置合わせするごとに、前記第２トランスファー基板とマイクロ発光ダイオードを分離し、前記第２トランスファー基板上の各マイクロ発光ダイオードを前記目標基板のうち対応するサブ画素内に一括してトランスファーすることを含む、請求項１に記載のマストランスファー方法。
  12. 第２トランスファー基板上の粘着膜層の材料は熱分解接着剤を含み、
    前記第２トランスファー基板とマイクロ発光ダイオードを分離することは、
    ホットプレスプロセスによって、前記第２トランスファー基板と前記第２トランスファー基板上の各マイクロ発光ダイオードとを分離することを含む、請求項１０又は1１に記載のマストランスファー方法。
  13. 第２トランスファー基板上の粘着膜層の材料は光分解接着剤を含み、
    前記第２トランスファー基板とマイクロ発光ダイオードを分離することは、
    レーザによって、前記第２トランスファー基板と前記第２トランスファー基板上の各マイクロ発光ダイオードとを分離することを含む、請求項１０又は１１に記載のマストランスファー方法。
  14. 複数の粘着構造を有し、且つ前記複数の粘着構造を用いて、素子基板上のマイクロ発光ダイオードを少なくとも１回ピックアップし、前記素子基板上のマイクロ発光ダイオードを第２トランスファー基板上に選択的にトランスファーするために、毎回のピックアップの後に第２トランスファー基板上にトランスファーするように構成される第１トランスファー基板と、
    前記第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーするように構成される第２トランスファー基板と、を備え、
    前記第２トランスファー基板上の１つのマイクロ発光ダイオードは、前記目標基板の１つのサブ画素に対応し、
    前記マイクロ発光ダイオードは、少なくとも１種の色のマイクロ発光ダイオードを含み、前記第１トランスファー基板は１つであり、
    前記第１トランスファー基板上の複数の粘着構造を用いて、前記素子基板上のマイクロ発光ダイオードを少なくとも１回ピックアップし、毎回のピックアップの後に第２トランスファー基板上にトランスファーすることは、
    各色のマイクロ発光ダイオードに対して、前記第１トランスファー基板を用いて、前記素子基板上の前記色のマイクロ発光ダイオードを順次複数回ピックアップし、毎回ピックアップした前記色のマイクロ発光ダイオードを前記第２トランスファー基板のうち前記色に対応するマイクロ発光ダイオード領域にトランスファーすることを含み、
    前記第２トランスファー基板上の各マイクロ発光ダイオードを、目標基板のうち対応するサブ画素内に一括してトランスファーすることは、
    前記第２トランスファー基板と前記目標基板とを位置合わせすることと、
    前記第２トランスファー基板とマイクロ発光ダイオードを分離し、前記第２トランスファー基板上の各マイクロ発光ダイオードを前記目標基板のうち対応するサブ画素内に一括してトランスファーすることと、を含み、
    前記目標基板は、予め形成されている第１電極と第２電極、及び前記第１電極と第２電極の前記目標基板から離間した側にそれぞれ位置する異方性導電性接着剤を含むサブ画素を複数含み、
    前記第２トランスファー基板と前記第２トランスファー基板上の各マイクロ発光ダイオードとを分離すると同時に、又は分離した後、
    前記第２トランスファー基板と分離したマイクロ発光ダイオードの電極を、対応するサブ画素中の異方性導電性接着剤に電気的に接続することをさらに含む、マイクロ発光ダイオードのマストランスファーシステム。
  15. 前記第２トランスファー基板上に載置されたマイクロ発光ダイオードの数が、前記第１トランスファー基板上に載置されたマイクロ発光ダイオードの数よりも多い、請求項１４に記載のマストランスファーシステム。
  16. 前記第２トランスファー基板の寸法が、前記目標基板の寸法以上である、請求項１４又は１５に記載のマストランスファーシステム。
  17. 前記目標基板は、同じ寸法の少なくとも２つの目標領域を含み、１つの前記第２トランスファー基板の寸法が、１つの前記目標領域の寸法とほぼ同じである、請求項１４又は１５に記載のマストランスファーシステム。
JP2020571449A 2019-06-13 2019-06-13 マイクロ発光ダイオードのマストランスファー方法及びシステム Active JP7364603B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023173641A JP2024008937A (ja) 2019-06-13 2023-10-05 マイクロ発光ダイオードのマストランスファー方法及びシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/091167 WO2020248201A1 (zh) 2019-06-13 2019-06-13 微型发光二极管的巨量转移方法及系统

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023173641A Division JP2024008937A (ja) 2019-06-13 2023-10-05 マイクロ発光ダイオードのマストランスファー方法及びシステム

Publications (2)

Publication Number Publication Date
JP2022543329A JP2022543329A (ja) 2022-10-12
JP7364603B2 true JP7364603B2 (ja) 2023-10-18

Family

ID=73780692

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020571449A Active JP7364603B2 (ja) 2019-06-13 2019-06-13 マイクロ発光ダイオードのマストランスファー方法及びシステム
JP2023173641A Pending JP2024008937A (ja) 2019-06-13 2023-10-05 マイクロ発光ダイオードのマストランスファー方法及びシステム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023173641A Pending JP2024008937A (ja) 2019-06-13 2023-10-05 マイクロ発光ダイオードのマストランスファー方法及びシステム

Country Status (5)

Country Link
US (1) US11437265B2 (ja)
EP (1) EP3985744A4 (ja)
JP (2) JP7364603B2 (ja)
CN (2) CN118231534A (ja)
WO (1) WO2020248201A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114141804B (zh) * 2021-11-23 2023-05-02 深圳市华星光电半导体显示技术有限公司 发光二极管的转移方法、发光基板以及显示面板
CN114512584B (zh) 2022-02-18 2022-08-16 广东工业大学 一种Mini/micro芯片快速转移封装系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273596A (ja) 2003-03-06 2004-09-30 Sony Corp 素子転写方法および表示装置
JP2004281630A (ja) 2003-03-14 2004-10-07 Sony Corp 素子転写方法、素子転写用基板および表示装置
JP2010251360A (ja) 2009-04-10 2010-11-04 Sony Corp 表示装置の製造方法および表示装置
JP2012222320A (ja) 2011-04-14 2012-11-12 Nitto Denko Corp 発光素子転写シートの製造方法、発光装置の製造方法、発光素子転写シートおよび発光装置
JP2017537475A (ja) 2015-05-21 2017-12-14 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器
JP2018506850A (ja) 2015-01-30 2018-03-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体部品を製造するための方法および半導体部品
CN109524512A (zh) 2018-11-15 2019-03-26 华中科技大学 基于可控微反射镜阵列的微型发光二极管巨量转移方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6942750B2 (en) * 2001-06-08 2005-09-13 The Regents Of The University Of Michigan Low-temperature patterned wafer bonding with photosensitive benzocyclobutene (BCB) and 3D MEMS (microelectromechanical systems) structure fabrication
US8889485B2 (en) * 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
US9698134B2 (en) * 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
KR102442612B1 (ko) * 2016-02-19 2022-09-14 삼성디스플레이 주식회사 발광 다이오드 트랜스퍼 방법
US10325893B2 (en) 2016-12-13 2019-06-18 Hong Kong Beida Jade Bird Display Limited Mass transfer of micro structures using adhesives
CN106783648B (zh) 2016-12-28 2019-01-25 歌尔股份有限公司 一种led显示屏的制备方法
TWI756384B (zh) 2017-03-16 2022-03-01 美商康寧公司 用於大量轉移微型led的方法及製程
TW201917811A (zh) 2017-06-26 2019-05-01 美商特索羅科學有限公司 發光二極體質量傳遞設備及製造方法
US20190044023A1 (en) * 2017-08-01 2019-02-07 Innolux Corporation Methods for manufacturing semiconductor device
TWI653694B (zh) * 2017-09-13 2019-03-11 英屬開曼群島商錼創科技股份有限公司 微型發光元件陣列製造方法、轉移載板以及微型發光元件陣列
US20190181122A1 (en) * 2017-12-13 2019-06-13 Innolux Corporation Electronic device and method of manufacturing the same
US10984708B1 (en) * 2018-03-30 2021-04-20 Facebook Technologies, Llc Manufacture LED displays using temporary carriers
CN108962789A (zh) * 2018-06-25 2018-12-07 开发晶照明（厦门）有限公司 微器件转移方法和微器件转移设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273596A (ja) 2003-03-06 2004-09-30 Sony Corp 素子転写方法および表示装置
JP2004281630A (ja) 2003-03-14 2004-10-07 Sony Corp 素子転写方法、素子転写用基板および表示装置
JP2010251360A (ja) 2009-04-10 2010-11-04 Sony Corp 表示装置の製造方法および表示装置
JP2012222320A (ja) 2011-04-14 2012-11-12 Nitto Denko Corp 発光素子転写シートの製造方法、発光装置の製造方法、発光素子転写シートおよび発光装置
JP2018506850A (ja) 2015-01-30 2018-03-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体部品を製造するための方法および半導体部品
JP2017537475A (ja) 2015-05-21 2017-12-14 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器
CN109524512A (zh) 2018-11-15 2019-03-26 华中科技大学 基于可控微反射镜阵列的微型发光二极管巨量转移方法

Also Published As

Publication number Publication date
EP3985744A1 (en) 2022-04-20
US20210407841A1 (en) 2021-12-30
JP2022543329A (ja) 2022-10-12
CN112424958A (zh) 2021-02-26
US11437265B2 (en) 2022-09-06
CN112424958B (zh) 2024-04-09
CN118231534A (zh) 2024-06-21
WO2020248201A1 (zh) 2020-12-17
EP3985744A4 (en) 2023-01-25
JP2024008937A (ja) 2024-01-19

Similar Documents

Publication Publication Date Title
JP2024008937A (ja) マイクロ発光ダイオードのマストランスファー方法及びシステム
US9698160B2 (en) Method for transferring micro devices and method for manufacturing display panel
US10741608B2 (en) Manufacturing method of micro light-emitting diode display panel
TWI706554B (zh) 畫素陣列基板及其製造方法
CN109920814B (zh) 显示基板及制造方法、显示装置
WO2021082132A1 (zh) 一种显示面板及显示装置
CN110634839B (zh) 微发光二极管显示基板、装置及制备方法
CN109727901B (zh) 转印基板及其制作方法、微发光二极管转印方法
US20240063360A1 (en) Drive circuit substrate, led display panel and method of forming the same, and display device
WO2021168615A1 (zh) 发光二极管的巨量转移方法、以及显示背板组件
KR20200022626A (ko) 마이크로 led를 포함하는 디스플레이 패널 및 그 제조방법
TWI426480B (zh) 顯示裝置及其製造方法
CN109449146A (zh) 堆叠结构微型led显示器的制备方法
JP7546600B2 (ja) カンチレバー電極を有する発光素子、それを有するディスプレイパネル、及びディスプレイ装置
WO2019085078A1 (zh) 一种oled显示面板及其制造方法
TW202238548A (zh) 使用微型led群組及微型led陣列的顯示器製造方法
TWI751848B (zh) 電子元件的接合方法
US20240038940A1 (en) Transfer substrate used in manufacture of display apparatus, display apparatus, and manufacturing method for display apparatus
CN115832119A (zh) 一种显示装置的制作方法及显示装置
JP2020194089A (ja) 転写部材、転写部材の製造方法及び発光基板の製造方法
TWI796230B (zh) 發光元件基板及其製造方法
US20230032729A1 (en) Display panel and method for making the same
WO2023155199A1 (zh) 线路板及其制备方法和功能背板
WO2023070369A1 (zh) 一种微发光二极管显示器及其制作方法
CN115410996B (zh) 显示面板及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231005

R150 Certificate of patent or registration of utility model

Ref document number: 7364603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150