JP7348580B2 - 半導体ｉｑ変調器 - Google Patents

Description

本発明は、電気信号で光信号をＩＱ変調する超高速な半導体ＩＱ光変調器に関するものである。

増大する通信トラフィック需要に対応するために、高度な光変調方式に対応した高速な光変調器が求められている。特にデジタルコヒーレント技術を用いた多値光変調器は、１００Ｇｂｐｓを超える大容量トランシーバの実現に大きな役割を果たしている。これら多値光変調器では光の振幅及び位相にそれぞれ独立の信号を付加させるべく、マッハツェンダ（ＭＺ：Ｍａｃｈ-Ｚｅｈｎｄｅｒ ｉｎｔｅｒｆｅｒｏｍｅｔｅｒ）干渉型のゼロチャープ駆動が可能なマッハツェンダ変調器（ＭＺＭ：ＭＺ Ｍｏｄｕｌａｔｏｒ）が並列多段に内蔵されている。

通信網への普及が進んでいる偏波多重型のＩＱ光変調器は、親ＭＺＭの各アームのそれぞれが子ＭＺＭで構成された、いわゆる入れ子構造のＭＺ光導波路が、Ｘ、Ｙの偏波チャネルに対応して２つ並列に設けられ、計４つの子ＭＺＭを有するＭＺＭ（Ｑｕａｄ－ｐａｒａｌｌｅｌ ＭＺＭ）で構成されている。各子ＭＺＭの２つのアームには、光導波路内を伝搬する光信号に変調動作を行うためのＲＦ（Ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）変調電気信号が入力される進行波型電極が設けられている。各偏波チャネルにおいて、このような対をなす２つの子ＭＺＭの一方がＩチャネル、他方がＱチャネルにあたる。

偏波多重型のＩＱ光変調器は、子ＭＺＭのアーム光導波路に沿って設けられた変調電極の一端にＲＦ変調電気信号を入力することにより、電気光学効果を生じさせて子ＭＺＭの光導波路内を伝搬する２つの光信号に位相変調を施している。（特許文献３）

また、偏波多重型のＩＱ光変調器はＩＱ光変調器の一つであるが、ＩＱ光変調器としては用いる光信号が２つの偏波光信号に限らず、単一の偏波光信号を用いたものも知られている。単一偏波の場合は、入れ子構造ＭＺＭが１つで構成される。

さらに近年、光送信器モジュールの小型化や低駆動電圧化が課題となっており、小型で低駆動電圧化が可能な半導体ＭＺ変調器の研究開発が精力的に進められている。さらに、半導体ＭＺ変調器の研究開発においては、６４ＧＢａｕｄや１００ＧＢａｕｄといった高ボーレート化対応の動きが加速しており、光変調器の広帯域化が求められている。

その中で、変調器のみでの特性改善のみならず、ドライバと変調器を１つのパッケージ内に集積し、ドライバと変調器の協調設計をすることで高周波特性を改善し、小型化を実現することを目指したＨｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｃｏｈｅｒｅｎｔ Ｄｒｉｖｅｒ Ｍｏｄｕｌａｔｏｒ（ＨＢ－ＣＤＭ）の研究・開発が加速している。（非特許文献１）
本構成においては、差動駆動のドライバと集積することから、変調器自体も差動駆動をベースとした構成であることが望ましい。

ＨＢ－ＣＤＭの構成では、ドライバと変調器を集積するため、変調器のみならずドライバを含めた設計が非常に重要となる。特にＨＢ－ＣＤＭでは低消費電力化を図るために、オープンコレクタ型（もしくはオープンドレイン型）のドライバが使用されている。（非特許文献１、非特許文献２）

そのため、こういった高速動作を実現するための変調器チップ上のレイアウトとしては、ＧＳＳＧおよびＧＳＧＳＧ（Ｇ：Ｇｒｏｕｎｄ、Ｓ：ｓｉｇｎａｌ）といった差動高周波線路をベースとした差動容量装荷進行波型電極構造が用いられている。（特許文献１）

ＧＳＳＧおよびＧＳＧＳＧといった構成は、信号線の近傍にＧＮＤ（Ｇｒｏｕｎｄ）線が配置されており、差動線路構成としては非常に望ましい構造ではあり、チャネル間のクロストークの抑圧という観点では最も望ましい構成であると言える。

しかし一方でＧＮＤ線としてＧｒｏｕｎｄメタルを複数配置する必要があるため、Ｇｒｏｕｎｄが有効に働き十分なクロストーク抑圧効果を得るためには、チャネル間にパターンを配置できなかったり、差動線路であるため、信号線に対し左右対称にＧｒｏｕｎｄを配置する必要があったり、そのレイアウト構成とするとチップサイズが大きくなってしまうという課題があった。

特開２０１９－１９４７２２号公報 国際公開ＷＯ／２０１７／０８５４４７号公報 国際公開ＷＯ／２０１８／１７４０８３号公報

J. Ozaki, et al., "Ultra-low Power Dissipation (<2.4 W) Coherent InP Modulator Module with CMOS Driver IC", Mo3C.2, ECOC, 2018 N. Wolf, et al., "Electro-Optical Co-Design to Minimize Power Consumption of a 32 GBd Optical IQ-Transmitter Using InP MZ-Modulators", CSICS, 2015 次に、従来構造の偏波多重型のＩＱ光変調器１００の一例を、図１の平面図に示す。

図１の偏波多重型のＩＱ光変調器１００のチップ１２０右端（２つの短手方向の一方の端）の中央から入力された入力光１０１は、Ｘ、Ｙ２つの偏波チャネル用の入れ子構造ＭＺＭ１０４Ｘ、１０４Ｙの間を通る入力光導波路１０２を経て、チップ左端の光分岐回路１０３で分岐される。分岐後、１８０°折り返した二つの光は、Ｘ偏波チャネル用の入れ子構造ＭＺＭ１０４ＸとＹ偏波チャネルの入れ子構造ＭＺＭ１０４Ｙに入力される。各偏波チャネルの光は入れ子構造ＭＺＭ１０４Ｘと入れ子構造ＭＺＭ１０４Ｙにおいて、チップ左端（２つの短手方向の他方の端）から入力された個別には図示しない８本のＲＦ変調信号１０８によって光変調され、チップ右端の上下から変調出力光１１０Ｘ、１１０Ｙとして出力される。すなわち、図１において、ＲＦ変調信号は、チップ１２０の左端から右端へ向かう方向に平行に（対向する２つの短手方向に直交する長手方向に沿って）伝搬する。

図２は、同様な従来構造の偏波多重型のＩＱ光変調器２００の別例を示す平面図である。図２において、図１と同様に、ＲＦ変調信号の伝搬方向は、チップ２２０の左端から右端へ向かう方向（長手方向）である。また、図３は、図２のチップ上での具体的なレイアウトを示す平面図である（特許文献２、Ｆｉｇ.７）。図３においも、光はチップの右端から入出力され、ＲＦ変調信号はチップの左端から入力され、ＲＦ変調信号の伝搬方向は、チップの左端から右端へ向かう方向であるが、ＲＦ変調信号の伝搬方向がチップの短手方向となっている。

図１と図２の２つの従来構造は、入力光導波路２０２がＸ偏波チャネルとＹ偏波チャネルの間に設けられた構造である点は共通するが、図２の偏波多重型のＩＱ光変調器２００では、光分岐回路２０３の構造が図１と異なっている。図１では光分岐回路１０３がＩＱチャネル間で対称な構造であるが、図２ではＩＱチャネル間では非対称な構造になっている。

位相変調に寄与する高周波線路の特性を考えると、チップ端から位相変調部までの長さを極力短くすることができる図２の構成の方が望ましい。

また、図４は、従来構造の偏波多重型のＩＱ光変調器のまた別例を示す平面図である（特許文献２、Ｆｉｇ．６）。図４において、図３と同様に、ＲＦ変調信号の伝搬方向は、チップの左端から右端へ向かう短手方向となっている。

図４では、入力光をチップの入力側で分岐して、２本の光入力導波路を光変調領域（全チャネル）の外側に設けた構造となっている。

この構造により、チップ外側に位相調整器や光増幅器などの機能回路を設けることが出来るため、高周波特性との独立性が図れるメリットを有する。

図１、２については、図３に比べ、位相調整電極がＲＦ線路と同一直線上に、長手方向に配置されたレイアウトになるため、長手方向の長さが長くなり、チップサイズが大きくなる可能性がある。

一方で、図３および図４のようにＲＦ線路および位相調整電極をそれぞれ短手方向に平行となるように且つＲＦ線路および位相調整電極が長手方向に並ぶように配置するレイアウトとすることができるため、図１、２に比べてＲＦ変調信号の伝搬方向のチップの長さを短くすることが可能である。しかしながら、図３および図４の構成だとクロストーク特性の中でも最重要視されているＸ側とＹ側の２つのＩＱ変調器間のクロストーク特性が劣化してしまうおそれがある。

またドライバとの接続を考えると、ＲＦ線路のチャネル間距離は一定であることが望ましく、図３については、チャネル間ピッチを等間隔にすることが難しいためあまり望ましいレイアウトであるとは言えない。

上記ＲＦ線路間のチャネル間距離が一定であるという観点から、図３および図４のレイアウトについて考えてみると、図３のレイアウトでは、Ｘ側とＹ側の２つのＩＱ変調器間に位相変調電極が配置されてしまっているため、ＩＱ変調器間でのクロストーク特性が劣化する可能性がある点が課題である。

また、図４では、２つのＩＱ変調器間に位相調整電極はなく、ＩＱ変調器間の距離が十分取られていると仮定すれば問題ないと考えられるが、一方で位相調整電極をチップの短手方向の端側に配置することになり、長手方向（ＲＦ変調信号の伝搬方向に直交する方向）には小型化できるが、短手方向のサイズが大きくなる可能性がある。

従来は、クロストークの観点からＩＱ変調器の高周波線路は差動信号電極（Ｓｉｇｎａｌ、／Ｓｉｇｎａｌ）（「／」は逆極性の信号を表す）の両脇にＧｒｏｕｎｄ電極を配置したＧＳＳＧや、更に差動信号（Ｓｉｇｎａｌ、／Ｓｉｇｎａｌ）の間にもＧｒｏｕｎｄ電極を配置したＧＳＧＳＧの差動線路構成が用いられるのが一般的であった。このＧＳＳＧやＧＳＧＳＧの構成だと、Ｇｒｏｕｎｄ面積を確保する必要があるため、レイアウトが大きく限定されてしまう。例えば、Ｇｒｏｕｎｄ電極があることにより、その周辺に位相調整用の電極等が配置できない場合があり、また対称性を担保するためには、変調器チップのエッジ側にもＧｒｏｕｎｄ面積を確保する必要があるため、自ずとチップサイズが大きくなってしまうという課題があった。本発明の実施形態では、クロストーク特性の劣化なくＳＳ線路化（Ｓｉｇｎａｌ、／Ｓｉｇｎａｌの２本で差動信号線路を構成する）し、かつ位相変調電極とＲＦ線路のレイアウトを最適化することで半導体ＩＱ変調器を小型化／集積化することを課題とする。

このような目的を達成するために、本発明の実施形態は、差動信号からなる高周波変調信号を伝送するための２つの信号線が結合した差動伝送線路を用いて構成された少なくとも２つ以上のマッハツェンダ変調器を含むＩＱ変調器であって、差動伝送線路はＳＳ線路構成を有し、ＳＳ線路構成は、直線で接続された引出し線路と、位相変調部と、終端抵抗とで構成されており、位相変調部は、差動容量装荷型進行波電極構造の差動伝送線路を位相変調電極として構成されており、隣接チャネル間の位相変調部の位相変調電極が、少なくとも４００μｍ以上離れており、差動容量装荷型進行波電極構造の主信号線の間の距離が６０μｍ以下であり、Ｉチャネル側の位相変調部とＱチャネル側の位相変調部との間に、マッハツェンダ変調器の動作点を調整するためのＤＣ位相調整電極およびＤＣ位相調整電極用のＰＡＤを有しており、ＤＣ位相調整電極が、位相変調部の位相変調電極から少なくとも８０μｍ以上離れており、隣接チャネル間の差動信号のＮＥＡＲ－ＥＮＤおよびＦＡＲ－ＥＮＤクロストーク特性が必要な周波数帯域内において－３０ｄＢ以下であることを特徴とする。

以上説明したように本発明の実施形態によれば、ドライバ集積半導体ＩＱ変調器において、高周波線路のクロストーク特性の劣化なく、ＳＳ差動高周波線路化することができ、Ｇｒｏｕｎｄ電極がない分、小型化できる。さらに位相変調電極とＲＦ線路のレイアウトを最適化することで、半導体ＩＱ変調器のチップサイズをさらに小型化／集積化することが可能である。

従来構造の偏波多重型のＩＱ変調器の一例を示す平面図である。 従来構造の偏波多重型のＩＱ変調器の別例を示す平面図である。 図２の具体的なチップ上でのレイアウトを示す平面図である。 従来構造の偏波多重型のＩＱ変調器のさらに別例を示す平面である。 本発明の実施形態の偏波多重型ＩＱ変調器のチップレイアウトの一例を示す平面図である。 本発明の実施形態の偏波多重型ＩＱ変調器のチップレイアウトの別例を示す平面図である。 本発明の実施形態の偏波多重型ＩＱ変調器のチップレイアウトのさらに別例を示す平面図である。 本発明の実施形態の偏波多重型ＩＱ変調器のＸ偏波チャネル側の各部電極の位置関係を説明する図である。 本発明の実施形態の偏波多重型ＩＱ変調器の、高周波線路部の終端部の簡易化イメージを示す図である。 本発明の実施形態の偏波多重型ＩＱ変調器の、高周波線路部のクロストーク特性のシミュレーション結果を示す図である。 本発明の実施形態の偏波多重型のＩＱ変調器の全体のパターンの一部を示す図である。 本発明の実施形態の偏波多重型のＩＱ変調器のＤＣ位相調整部の駆動方式に応じた電源の接続例を示す図である。 本発明の実施形態の偏波多重型のＩＱ変調器のＤＣ位相調整部の駆動方式に応じた電源の接続例を示す図である。 本発明の実施形態の偏波多重型のＩＱ変調器のＤＣ位相調整部の駆動方式に応じた電源の接続例を示す図である。 本発明の実施形態の偏波多重型ＩＱ変調器の、ＤＣ位相調整電極と電圧印加用ＰＡＤを横断する断面の位置を示す平面図(ａ)と、その基板断面図（ｂ）を示す。 本発明の実施形態の、展開基板を含むＰＡＤのレイアウト例を示す図である。 本発明の実施形態の、展開基板を含むＰＡＤのレイアウト例を示す別図である。 本発明の実施形態の、多層配線を含むＰＡＤのレイアウト例を示す図である。 本発明の実施形態の、多層配線を含むＰＡＤのレイアウト例を示す図である。 本発明の実施形態のＩＱ変調器の、ドライバＩＣとのワイヤ接続を説明する図である。

以下、図面を参照して本発明の実施の形態について説明する。

（第１の実施形態）
図５、６、７に、本発明の第１の実施形態に係るＩＱ変調器に関するチップの、光導波路と電極のレイアウトの一例を示す。代表して図５を用いて説明する。
図５は本実施形態の偏波多重型のＩＱ変調器のチップレイアウトの基本形を示している。

まずは、光導波路と光合分波器の配置を中心に、光学レイアウトについて説明する。図５に示す偏波多重型のＩＱ変調器８００は、チップ８２０上に、入力光導波路８０１と、ＸＹ偏波分離器８３０と、光交差導波路８０２Ｘ、８０２Ｙと、第１光分波器８０３Ｘと、第２の光分波器８０６ＸＩ、８０６ＸＱと、第１光合波器８０７ＸＩ、８０７ＸＱと、第２光合波器８０９Ｘと、出力光導波路８１０Ｘ、８１０Ｙと、位相調整器８０８ＸＩ、８０８ＸＱと、ＤＣ位相調整器８０８ＸＩａ、８０８ＸＩｂ、８０８ＸＱａ、８０８ＸＱｂと、差動変調電極８０４ＸＩａ、８０４ＸＩｂ、８０４ＸＱａ、８０４ＸＱｂと、を備える。偏波多重型のＩＱ変調器８００は、チップ８２０上にＸ偏波チャネル用およびＹ偏波チャネル用に各２つの入れ子構成のＭＺ干渉計から構成されるＩＱ変調器が、並列に集積されており、計４つのＭＺ干渉計から構成されている。

図５の偏波多重型のＩＱ光変調器８００では、チップ右端中央の入力光導波路８０１から入力された光がＸＹ偏波分離器８３０でＸ偏波チャネルおよびＹ偏波チャネルに分離され、光交差導波路８０２Ｘ、８０２Ｙを介して、それぞれの偏波チャネルのＩＱチャネル光変調領域の間に引き込まれた後に、分岐、折り返して光変調される。

光変調されたＩＱチャネルの光は、その後にそれぞれの偏波チャネル別に合波されて、最終的に入力光導波路８０１と同じチップ端面に繋がる出力光導波路８１０Ｘ、８１０Ｙから、Ｘ偏波変調出力光、Ｙ偏波変調出力光として２つの光が出力される。

本構成では、子ＭＺＭの光分波器である第２の光分波器８０６ＸＩ、８０６ＸＱをＩチャネル光変調領域とＱチャネル光変調領域の間に設けたものとなっており、第２の光分波器内の光伝搬方向と光変調領域内の光伝搬方向が反対（１８０°）となっている。

本構成にすることで、子ＭＺＭの導波路に設けるＤＣ位相調整器８０８ＸＩａ～８０８ＸＱｂを折り返しの前に形成することが出来るため、ＤＣ位相調整器を光変調領域のＲＦ電極と直列に配置して形成しなくてよくなり、チップ長を短尺化できチップの小型化が可能となっている。

例えばＸ偏波チャネル側の親ＭＺＭのＤＣ位相調整器８０８ＸＩ、８０８ＸＱは、第１光合波器８０７ＸＩ、８０７ＸＱと第２光合波器８０９Ｘの間に設けることも可能であるが、チップの小型化の観点からは、親ＭＺＭのＤＣ位相調整器は、第１光分波器８０３Ｘと第２光分波器８０６ＸＩ、８０６ＸＱの間に設けることが望ましい。

また図５では、子ＭＺＭの光分波器である第２光分波器８０６ＸＩ、８０６ＸＱが子ＭＺＭの各アームに向けて光を分岐した後に、２本の光導波路を揃えて折り返すこととなるため、子ＭＺＭの２つのアームの内側の（内回りの）アームに当たる光導波路には、外側の（外回りの）アームと光路長を合わせるための折り曲げ部を設けることで等長化している。

光学レイアウトとしては、上記の配置とすることがチップを小型化する上で望ましい。

しかしながら、ＩＱ光変調器として考えた場合には実際には本レイアウトであれば何でも良いわけではない。ＩＱ光変調器の特性として最重要項目の１つである高周波特性を担保し良好な特性を得るためには、高周波線路および子および親ＭＺＭのＤＣ位相調整用電極およびＰＡＤの構造およびレイアウトに工夫が必要である。

（ＳＳ差動結合線路のメリット）
小型化の観点からは、位相変調のための高周波線路は、ＳＳ差動結合線路をベースとしたデザインとすることが望ましい。

差動線路としてより一般的なＧＳＧＳＧ線路構成やＧＳＳＧ線路構成を選択した場合には、チャネル間にＧｒｏｕｎｄメタルが配置されるため、確かにチャネル間で十分なクロストーク特性を担保することが可能である。しかし、多くのＧｒｏｕｎｄメタルがあることで、チップサイズが大きくなってしまう、または位相変調電極やそのＰＡＤのレイアウトが限定されてしまうという不利がある。

例えば、ＧＳＳＧ線路構成を考えると、対称性を考えると必ずＳＳの両サイドにＧｒｏｕｎｄ電極が必要となり、ＳＳ線路構成に比べ２倍の電極数となる。

そのため、例えば偏波多重型ＩＱ変調器を考えると、チップエッジ側にＧｒｏｕｎｄメタルが必要となるため、ＳＳ線路構成に比べ、チップの幅方向（高周波信号の伝搬方向と垂直な方向）のサイズが大きくなり、Ｇｒｏｕｎｄ電極分の面積が増加してしまう。

図６、図７には、本実施形態の変形形態のＩＱ変調器のレイアウトの別の例を２つ示す。図５に示す偏波多重型のＩＱ変調器８００と同様に、図６に示す偏波多重型のＩＱ変調器９００は、チップ９２０上に、入力光導波路９０１と、ＸＹ偏波分離器９３０と、光交差導波路９０２Ｘ、９０２Ｙと、第１光分波器９０３Ｘと、第２の光分波器９０６ＸＩ、９０６ＸＱと、第１光合波器９０７ＸＩ、８０７ＸＱと、第２光合波器９０９Ｘと、出力光導波路９１０Ｘ、９１０Ｙとを備える。また、ＩＱ変調器９００のチップ９２０上には、図５と同じ配置で、位相調整器と、ＤＣ位相調整器と、差動変調電極とが配置され、偏波多重型のＩＱ変調器９００は、チップ９２０上にＸ偏波チャネル用およびＹ偏波チャネル用に各２つの入れ子構成のＭＺ干渉計から構成されるＩＱ変調器が、並列に集積されており、計４つのＭＺ干渉計から構成されている。また、図６は、交差する光を供給しない光交差導波路、すなわちダミー光交差導波路９０２Ｘ´、９０２Ｙ´を設け、ＸＹおよびＩＱチャネル間での導波路交差数が等しくして、光学特性のチャネル間における差をなくすものである。

図７に示す偏波多重型のＩＱ変調器１０００のチップ１０２０上には、図６と同じ配置で、光交差導波路と、第１光分波器と、第２の光分波器と、第１光合波器と、第２光合波器と、出力光導波路と、位相調整器と、ＤＣ位相調整器と、差動変調電極とが配置され、偏波多重型のＩＱ変調器１０００は、チップ１０２０上にＸ偏波チャネル用およびＹ偏波チャネル用に各２つの入れ子構成のＭＺ干渉計から構成されるＩＱ変調器が、並列に集積されており、計４つのＭＺ干渉計から構成されている。図７は、光交差導波路と接続されるＸＹ偏波分離器１０３０を、１入力２出力型光分波器１０３１、ＤＣ位相調整器１０３２、及び２入力２出力型光合分波器１０３３を繋げた構成として、ＰＤＬ補償を行うことを可能とした例である。

図５を含め、図６、図７に示すような光学レイアウトを、ＧＳＳＧやＧＳＧＳＧ構成として実現するには、Ｇｒｏｕｎｄ電極を配置する領域が必要となり、ＤＣ位相調整電極を配置することが難しくなってしまう。

もちろんＧｒｏｕｎｄ電極を一部取り除いたり穴を開けるような形状とし、その部分にＤＣ位相調整電極を配置することもできるが、その場合には高周波特性を担保するためのＧｒｏｕｎｄ電極面積が十分に担保できなかったり、高周波信号が伝搬方向に対してＧｒｏｕｎｄ電極の有無やＧｒｏｕｎｄ面積が左右で異なる等の構造的な非対称性を生むことで、差動高周波特性の劣化につながってしまったり、そもそもＧｒｏｕｎｄとして十分なクロストーク抑圧効果を得ることができなくなる可能性があったりと、高周波特性を考える上では望ましくない。

以上から、チップサイズの小型化という観点からは、単純にＳｉｇｎａｌ線路が２本平行するＳＳ線路構成が最も優れている。

もちろんＳＳ線路構成は左右をＧｒｏｕｎｄでシールドされていないため、ノイズに弱いという欠点がある。特に差動線路でノイズを発生させる要因となる可能性が高い曲げ構造があると、大幅な高周波特性劣化を引き起こしてしまうことに留意しなければならない。

以上の観点から総合すると、位相変調を行うための引出線部、位相変調部、および終端部の主に３つの要素から構成される高周波線路には、ＳＳ差動線路構成が望ましく、上記３つの要素がテーパー形状等を用いながら、各部分が高周波的にインピーダンス整合等が担保されつつスムーズに接続されており、かつ曲げがなく、高周波信号の伝搬方向に対し直線でのみで構成されることが望ましい。

ただしＳＳ線路構成はＧｒｏｕｎｄ電極がないため、ＧＳＳＧやＧＳＧＳＧ構成の電極構成と比べ、チャネル間で十分な距離を取ること、または同一チャネルのＳＳ線路間の結合を強めること等により、近傍のチャネル側に電磁界分布が広がらないような工夫を施す必要がある。ＳＳ線路構成において、Ｇｒｏｕｎｄ電極が電磁界分布のチャネル間の広がりをシールドしているＧＳＳＧやＧＳＧＳＧ構成のような優れたクロストーク特性を実現するためには、このような電極配置などの工夫が重要である。

（本発明の電極の位置関係の条件）
図８には、図５の偏波多重型のＩＱ光変調器８００の、Ｘ偏波チャネル側のＩＱ変調器の各部電極の位置関係を説明する図を示す。図５の光導波路は省略しており、図８にはＸ偏波チャネル側の容量装荷型の２対の差動変調電極８０４ＸＩａ、８０４ＸＩｂ、８０４ＸＱａ、８０４ＸＱｂと、親ＭＺＭのＤＣ位相調整器８０８ＸＩ、８０８ＸＱ、子ＭＺＭのＤＣ位相調整器８０８ＸＩａ～８０８ＸＱｂのヒーター電極が示されており、電極の位置の距離関係（電極間の距離の制限）を示している。

容量装荷型の２対の差動変調電極の、光導波路上でＴ型、逆Ｔ型で向き合う装荷電極の対１２１は、図８では例示的に４組しか示していないが、装荷電極は必要な密度で配置される。

Ｙ偏波チャネル側のＩＱ変調器の図示はないが、Ｘ偏波チャネル側のＩＱ変調器とＹ偏波チャネル側のＩＱ変調器の間には、ヒーター等のクロストークに影響を与える可能性のある金属がないことも重要である。

図９には、高周波線路部（差動変調電極８０４ＸＩａ、８０４ＸＩｂ）の簡易化イメージを示す。図９には、図８では省略した装荷電極の対１２１の下の光導波路も示している。容量装荷型の差動変調電極の装荷電極の対１２１は、図９では簡易化のために４組しか示していない。高周波線路部左端の引き出し線路部には、一例として終端部の接続用パッド３０１ａ、３０１ｂと同様なテーパー構造を示しているが、引き出し線路部にはテーパー構造は必ずしも必要ではない。

差動高周波線路である差動変調電極８０４ＸＩａ、８０４ＸＩｂは、右側の終端部において、テーパー形状の２つの接続用パッド３０１ａ、３０１ｂと、それに続く２つの長方形の抵抗体からなる終端抵抗３０２ａ、３０２ｂが、直線状に配置されて形成されて、オンチップで終端されている。２つの終端抵抗３０２ａ、３０２ｂの右端（終端側）は、金属などの導電性の短絡部３０３で短絡されてオンチップ終端となっている。

図８に示すように、位相変調部のＩＱチャネル間の内側にのみ、ＤＣ位相調整電極（ヒーター）とそのＰＡＤおよびＰＡＤに引き出すための線路が存在している。Ｘ偏波側またはＹ偏波側の２つのＩＱ変調器の間には、ＤＣ位相調整電極のヒーター等のクロストークに影響を与える可能性のある金属がない。

図８に示すように、高周波線路部分の大部分をＳＳ差動線路構成をベースとした容量装荷型進行波形電極構成を考えると、前記容量装荷型電極構造を用いて構成された少なくとも２つ以上の半導体マッハツェンダ変調器からなる少なくとも１つ以上のＩＱ変調器において、隣り合うチャネル間の位相変調部が少なくとも４００μｍ以上離れており、差動線路を構成する容量装荷構造の主信号線間距離が６０μｍ以下である必要がある。

また、差動変調電極８０４ＸＩｂと子ＭＺＭのＤＣ位相調整器８０８ＸＩａの間は少なくとも８０μｍ以上、子ＭＺＭのＤＣ位相調整器８０８ＸＩｂと８０８ＸＱａの間は少なくとも１００μｍ以上離れていることが望ましい。

またＨＢ－ＣＤＭで代表されるようにドライバＩＣと集積することを考えると、チャネル間ピッチは全てのチャネル間で一定であることが望ましい。少なくとも位相変調部分はこのルールを守る必要がある。

この配置ルールを守ることで、ＳＳ線路構成でもＧＳＳＧやＧＳＧＳＧ等の構成と同等の優れたクロストークを実現可能である。実際に本構成でシミュレーションした結果、図１０（ａ）および（ｂ）にそれぞれ示すように隣接チャネル間でのＦＡＲ－ＥＮＤクロストーク特性およびＮＥＡＲ－ＥＮＤクロストーク特性が７０ＧＨｚまで－５０ｄＢという非常に優れた高周波特性が確認された。

伝送特性を考えると隣接チャネル間の差動信号のＮＥＡＲ－ＥＮＤおよびＦＡＲ－ＥＮＤクロストーク特性は、必要な周波数帯域内において少なくとも－３０ｄＢ以下であることが望ましく、本構成はそれに対して十二分な特性が実現できている。

また、位相変調部分に比べ長さは非常に小さいものの、引出し線路部分や終端部分についても同様のルールで形成されていることが望ましい。

（テーパーの形成）
高周波損失を考えると引出し線路部は極力短くする必要があるが、特に本光学レイアウト構成であれば引出線の長さは短くすることができる。

また、一般的に引出し線路部分や終端部分の高周波配線部分には容量装荷構造が無いため、同一の誘電体層上に信号線が形成されていると、同一信号線幅のままではインピーダンスが高くなってしまう。

これにたいしインピーダンス整合を取るには、引出し線路部分や終端部分の高周波配線部分の線路幅を容量装荷部分より太幅化する必要があり、太幅化するとクロストーク特性が劣化する方向になるため、引出し線路部分や終端部分の長さは極力短いほうが良い。

太幅化するためにはインピーダンス整合の観点から、５０μｍ程度のテーパーを形成して位相変調部とスムーズに接続することが望ましい。

本レイアウトであれば、引出し線路部の長さは４００μｍ以下とでき、伝搬損失への影響をほぼ無視でき(５０ＧＨｚで０．５ｄＢ以下程度)、周波数特性上、非常にメリットの大きな構成となっている。

（ＤＣ位相調整電極の配置）
次にＤＣ位相調整電極（ＤＣ位相調整器のヒーター電極、ＤＣ位相調整器はヒーターからの熱効果により位相調整する）の配置について説明する。

図１１には、図５に示す実施形態の偏波多重型のＩＱ変調器の全体のパターンの一部のマスク図の概略を示す。図５および図８において、同一の要素は同一の番号を付与している。ＤＣ位相調整部のヒーター電極に電力を供給するＰＡＤの位置は、丸○の形状で記載している。子ＭＺＭのＤＣ位相調整器８０８ＸＩｂと８０８ＸＱｂのヒーター電極との間にＰＡＤが配置され、Ｘ偏波チャネル側のＩＱ変調器とＹ偏波チャネル側のＩＱ変調器との間には、ＰＡＤが配置されていない。

図１２は、駆動方式に応じた電源の接続例１であり、干渉系毎に位相調整用の電圧源を１つのみ接続して、電圧プッシュプル駆動構成を成す場合の例である。以降の図では、光導波路の形状は概略で示す。

図１２では、ＤＣ位相調整部のヒーター電極に電力を供給するＰＡＤの形状は丸〇で記載しているが、形状は問わない。また、配線の引っ張り方およびＰＡＤの並びは一例である。光導波路は参考のため細線で概形を示し、光分波器、光合波器などは矩形□で示す。また図の右上に小さく、ヒーター電極に電力を供給する駆動イメージを簡易化して示す。

図１３は、駆動方式に応じた電源の接続例２でありであり、干渉系毎に２つの位相調整用の電圧源を設けた例である。個別駆動でどちらか一方を任意に選択して駆動することを可能にする場合の例である。

ＰＡＤ形状は丸〇で記載しているが、形状は問わない。また、配線の引っ張り方およびＰＡＤの並びは一例である。光導波路は参考のため細線で概形を示し、分波器、合波器などは□で示す。また図の右上に小さく、ヒーター電極に電力を供給する駆動イメージを簡易化して示す。

この構成だと、中央のＧＮＤをまとめて子側はＰＡＤを５個でもよいが、図１２のレイアウト例１と共有化することを考えると、分けることもできる。

図１４は、駆動方式に応じた電源の接続例３であり、干渉系毎に１つの位相調整用の電圧源を設けた例である。個別駆動でどちらか一方を任意に選択して起動することを可能にする例である。

ＰＡＤ形状は○で記載しているが、形状は問わない。また、配線の引っ張り方およびＰＡＤの並びは一例である。光導波路は参考のため細線で概形を示し、分波器、合波器などは□で示す。また図の右に小さく、ヒーター電極に電力を供給する駆動イメージを簡易化して示す。ｐ側をつないでいるが、ｎ側のみをつないでもよい。
ＰＡＤを減らすこともできるが、レイアウト例１、２と兼ねることを考えると残すこともできる。

図１２から１４に示す構成ではチップサイズ（高周波信号の伝搬方向の長さ）を極力小さくするため、Ｉ側の位相変調部とQ側の位相変調部の内側に、ＤＣ位相調整電極およびその接続用ＰＡＤと接続するためのＤＣ配線が配置されている。

位相変調部の部分以外の部分（引出し線路部や終端部）の領域にまで及んで、ＤＣ位相調整電極等を配置することも可能であるが、先に述べたように位相変調部が最も細幅であり長さも最も長いため、チャネル間のスペースの観点から位相変調部のエリアに配置することが望ましい。

また、特に引出し線路部分はドライバＩＣと接続した場合に、ワイヤ等での接続を考えると電磁界分布が広がるエリアになるため、あまりこの近傍にＤＣ位相調整電極があることは望ましくない。

しかしながら、何も考えずに位相変調を行うための高周波線路およびDC位相調整用電極やそのＰＡＤや配線を配置してしまうと、特定の周波数において高周波信号がＤＣ位相調整電極に結合したりして、クロストークやそもそもの透過特性といった高周波特性が劣化してしまうため、注意が必要である。

具体的には、ＤＣ位相調整電極が、位相変調部の信号線から少なくとも８０μｍ以上離れていれば、高周波信号のクロストーク特性等の観点から望ましい。

また、実際のレイアウトを考えると、ＤＣ位相調整電極のみならず、ＤＣ位相調整電極をワイヤ等で他の部材に接続展開するためのＰＡＤや、ＰＡＤとＤＣ位相調整電極をつなぐＤＣ配線があり、これらも同様に位相変調部の信号線から少なくとも８０μｍ以上離れていることが高周波特性の観点から望ましい。

特に、ＰＡＤはΦ１００μｍ程度の大きさがあり、ＤＣ位相調整電極やＤＣ配線等に比べ面積的に大きくなる場合あるため、高周波特性への影響が懸念されるため配置に注意が必要である。

上記観点から、ＰＡＤ部は可能な限り位相変調部から距離を取ることが適切であり、子ＭＺ用のＤＣ位相調整電極の電圧印加用ＰＡＤは、ＩＱ変調器を構成する２つの子ＭＺ間の領域に形成することが最良である。

しかし一方で親ＭＺ用のＤＣ位相調整電極は、位相変動等の動作を考えると親ＭＺの位相変調電極で調整後に、すぐに干渉計を閉じることが望ましいため、親ＭＺから距離を取って親ＭＺの内側に電圧印加用ＰＡＤを配置することは難しい。

そこで、可能な限りＤＣ位相調整電極のＰＡＤを遠ざけるという意味では、図１１のように少なくとも１つのＰＡＤが２つの子ＭＺ間に形成されており、２つの子ＭＺ間に形成されていない残りのＰＡＤは子ＭＺのＤＣ位相調整電極の内側（位相変調部の信号線から８０μｍ以上離れた位置、子ＭＺのＤＣ位相調整電極よりも信号線から離れた位置）に配置することが望ましい。図１１に示すように、親ＭＺのＤＣ位相調整電極のＰＡＤと同様に、親ＭＺのＤＣ位相調整電極も、最も主信号線に近い位置に配置された子ＭＺのＤＣ位相調整電極よりも内側（子ＭＺのＤＣ位相調整電極よりも信号線から離れた位置）に配置されることが望ましい。

また、さらに高周波信号の影響を小さくするという意味では、ＰＡＤは、ＤＣ位相調整電極部よりも半導体基板側に掘り込む形で作製されていることが望ましい。
具体的には、ＤＣ位相調整電極の電圧印加用ＰＡＤは、半導体基板上に形成されたシリコン酸化膜（ＳｉＯ_２）やシリコン窒化膜（ＳｉＮやＳｉＯＮ）の直上に形成されていることが望ましい。

半導体基板上に直接ＰＡＤを形成することも可能であるが、電気的なアイソレーションの観点では半導体基板上やその他の半導体層の直接上ではなく、半導体基板上に形成されたシリコン酸化膜（ＳｉＯ_２）やシリコン窒化膜（ＳｉＮやＳｉＯＮ）の直上に形成されることが望ましい。

（ＤＣ位相調整器のヒーター電極とＰＡＤ）
図１５には、子ＭＺのＤＣ位相調整器８０８ＸＩａ、ｂのヒーター電極と、ヒーター電圧印加用ＰＡＤを横断する断面の位置を示す平面図（ａ）と、その基板断面図（ｂ）を示す。ヒーター電極８０８ＸＩａ、８０８ＸＩｂとヒーター電圧印加用のＰＡＤ１５０４をつなぐ配線１５０５は、半導体基板上１５０１に形成された少なくとも１層以上の誘電体材料（図１５の基板断面図ではＢＣＢ層１５０３等で図示）の上に形成する。このようにすることで、ＤＣ位相調整電極と同一平面上にフラットに形成することができ、これにより導波路構造を跨ぐことができ、本レイアウトの実現が可能となる。

もし、ＤＣ配線をＰＡＤ部１５０４と同様に半導体基板上のシリコン酸化膜（ＳｉＯ_２）やシリコン窒化膜、（ＳｉＮやＳｉＯＮ）の直上に形成したとすると導波路部を乗り越える事ができないため、本レイアウトを実現することは困難である。

少なくとも１層以上の誘電体材料としては、図１５（ｂ）の断面図ではＢＣＢ層１５０３を例示しているが、半導体基板上に積層された半導体層であっても、その他任意の誘電体であっても構わない。ヒーター電極８０８ＸＩａ、ｂは、ＳｉＯ_２やＳｉＮ、ＳｉＯＮの層１５０６で覆われていてもよい。ＰＡＤ部の電極１５０４は、ＳｉＯ_２／ＳｉＮ／ＳｉＯＮ１５０６の上に形成されてもよいが、ｎ－ＩｎＰ層１５０２の上に形成されていてもよい。

ＳｉＯ_２やＳｉＮ、ＳｉＯＮなどの層１５０６でＤＣ位相調整電極（ヒーター電極）を守ることで、抵抗体が酸化するのを防ぐことが可能である。この時合わせて高周波電極も同様にＳｉＯ_２やＳｉＮ、ＳｉＯＮなどで覆ってしまっても良い。この場合空気よりも誘電率が高い材料で覆うことになるため、高周波の広がりを多少ではあるが抑圧することができ、クロストーク特性を抑圧することに僅かではあるが、効果を発揮する。

また、上記ＤＣ位相調整機構は、ヒーター電極から構成されているのが望ましい。

もちろん、ＥＯ（電気光学）効果などを用いたＤＣ位相調整機構も可能であるが、ＩｎＰ系の変調器は一般的に吸収に伴う効果を用いているため、電圧を印加すればするほど位相変化量は大きくなるが、損失も合わせて増加するため光損失が増加してしまう。また、光損失により光パワーにアンバランスが生まれ消光比劣化につながる可能性もある。

また必要となる駆動電圧の観点でも、ＥＯ効果を用いたＤＣ位相調整電極では一般的に１０V以上の電圧を必要とする場合があるが、ヒーター電極はＥＯ型の電極に比べ半分以下の駆動電圧ですみ、十分であるという点でメリットが有る。

またヒーター電極とすることで、例えば図９に示すようなオンチップ終端抵抗３０２ａ、ｂと同一の抵抗体を用いることができ、作製が容易化することができるという点もメリットである。

一方で、デメリットとしては、ＥＯ型電極と異なり、熱を用いた効果になるため、熱ＸＴ（クロストーク）のマネジメントが重要となる．
例えばＩＱ間の熱ＸＴ（クロストーク）があると、子ＭＺの電極（ＸＩ）を調整した後、子電極（ＸＱ）を調整中に、子ＭＺ（ＸＩ）が熱ＸＴにより最適値からずれると、位相状態の調整がうまく出来なくなる可能性がある。

そのため動作の安定性という観点では、例えばＩ側の位相調整を行った場合にＱ側に与える位相の変化量を、少なくとも３％以下の変化に抑えることが望ましい。

このように熱ＸＴによる変化を十分に抑えた設計とするためには、熱クロストークの観点からＩＱチャネル間のヒーター電極間の距離が少なくとも１００μｍ以上離れている必要がある。

先に述べたようなＥＯ型電極と異なるヒーター電極の低電圧駆動性を生かす上では、例えば５V以内で駆動できるように設計することが望ましい。

一方で信頼性の観点から、ヒーター電極に流れる電流値は５０ｍＡ以下程度であることが望ましい。このため、ヒーターに用いる抵抗値としては、１００ｏｈｍ以上であることが望ましい。

同様にＸ偏波とＹ偏波用のヒーター電極も十分に離れていることがもちろん望ましいが、本実施形態の構成では図１１などから分かる通り、高周波線路のレイアウトでＸＹ間はＩＱ間に比べ十分に距離を取ることができるため、特に数値として限定するまでの必要はない。

同様にＸＹ間にはＤＣ位相変調電極を配置しなくて済むため、一般的にＩＱ間よりも厳しいクロストークが要求されるＸＹ間に高周波特性に大きな影響を与える導電体を配置する必要がない。ＸＹ間には誘電体のみしか存在しないようにでき、例えばＸＹ間だけチャネルチッピを広げる等の手段を用いなくても本発明の構成であれば、チャネル間のピッチが同一のままでＩＱ間に比べＸＹ間のクロストークが向上できる。

本実施形態の偏波多重型のＩＱ変調器の図６の構成は、図５の基本構成に対して交差する光導波路がないチャネルに対しても交差する光を供給しない光交差導波路、すなわちダミー光交差導波路９０２Ｘ´、９０２Ｙ´を設けるものである。このような構成にすることで、ＸＹおよびＩＱチャネル間での導波路交差数が等しくなるため、光学特性のチャネル間における差をなくすことができる。

また本発明の実施形態の偏波多重型のＩＱ変調器の図７の構成は、ＸＹ偏波分離器１０３０を、１入力２出力型光分波器１０３１、ＤＣ位相調整器１０３２、及び２入力２出力型光合分波器１０３３をこの順に繋げた構成としたものであり、本機構により、Ｘ偏波およびＹ偏波のチャネル間の光挿入損失差ＰＤＬ（ｐｏｌａｒｉｚａｔｉｏｎ ｄｅｐｅｎｄｅｎｔ ｌｏｓｓ）の補償を、損失なくトータルの光強度を維持したまま行うことが可能である。

ＰＤＬ補償機構としては本構成のみならず、より一般的なＶＯＡ（可変光減衰器）を用いた構成としても構わない。

このように本発明の図６および７の構成は、図５の基本形において付加的な光学レイアウト／要素を変更したものであるため、本件特許により得られる効果は変わらない。

これ以外にも本発明の特許構成を満たしていれば、上記の構成のみならず光学レイアウトや光学的な構成要素が異なっていたり、機能が追加されていたりしても構わない。

（第２の実施形態）
（ＨＢ－ＣＤＭ形態：ドライバＩＣ集積）
次に本発明の第２の実施形態として、ドライバＩＣと変調器チップを集積したＨＢ－ＣＤＭの形態について説明する。

（チャネルピッチ）
ドライバＩＣと変調器を接続する場合には、ドライバＩＣと変調器の高周波線路（少なくともドライバＩＣと接続する高周波線路用ＰＡＤ）のチャネルピッチを揃えておくことが必須である。

これは、変調器とドライバＩＣを接続する際のワイヤ長が長く、インダクタンスが大きくなりすぎると、インダクタンスが小さい場合に比べ高周波特性が劣化するためである。

インダクタンスを小さくするという意味では、例えばワイヤを極力短くし、ワイヤの数を複数本にしたり、フリップチップ実装をしたりすることで低減することが可能である。

また、第１の実施形態で説明した変調器の高周波線路はＳＳ差動線路構成となっているため、クロストークを意識した設計が必須である。

ドライバとのワイヤ接続を考慮した場合には、ドライバ側は一般的にＧＳＳＧやＧＳＧＳＧといったＧｒｏｕｎｄ電極を持ったＰＡＤ配置がされているため、クロストークを抑圧するためには、ドライバおよび変調器のＳｉｇｎａｌ電極を接続するワイヤを覆う形で、ドライバのＧｒｏｕｎｄ電極をつなぐことで、信号線からの電磁界分布の漏れ広がりを抑圧することが可能である。

このＧｒｏｕｎｄ電極同士を接続するワイヤは１本でも構わないが、もちろん複数本ワイヤで接続する方が大きな効果を得ることが可能である。

ＧＳＧＳＧ構成の場合には、中央のＧｒｏｕｎｄ電極は結ばず、左右のＧｒｏｕｎｄ電極を接続するのみでもよいし、前記３つのＧｒｏｕｎｄ電極をワイヤで接続しても良い。

（同相モード対策）
また本変調器の高周波線路はＳＳ線路構成であるため、同相モードが変調器に入力された場合には伝搬することができず、同相モードは放射されてしまう。

例えばドライバＩＣは同相利得を有している場合があるので、ドライバを介して変調器のＳＳ高周波線路に同相モードが入力されると、同相モードは放射されＨＢ－ＣＤＭのパッケージ内に放射され、何らかの金属パターン等に結合し、高周波特性としてみたときに特定の周波数で共振したり、クロストークの原因になったりする等の特性劣化を引き起こす可能性がある。

そこで、同相モードを伝送できないＳＳ高周波線路を用いた変調器においては、パッケージを気密封止するための蓋（リッド）の変調器側の面に、可能な限り動作周波数と同程度の広帯域な電波吸収体などを設置することが望ましい。

ただし、広帯域であればあるほど電波吸収体は価格が高額になるため、特定の共振周波数を防ぐレベルの抑えた周波数帯域の電波吸収体を選択しても良い。

例えば、半導体マッハツェンダ変調器がパッケージ内に実装されており、パッケージが気密封止されている光モジュールにおいて、気密封止をする際の蓋（リッド）の内側（パッケージ内部側）に、放出されたノイズ信号が、信号線に結合することを防ぎ、吸収するための広帯域な電波吸収体が形成されている半導体ＩＱ変調器の構成とすることができる。

これらの構成は、ＨＢ－ＣＤＭに限らず、ドライバＩＣと本変調器チップが同一パッケージ内に集積／搭載された光送信モジュール全てに有効である。

（第３の実施形態）
図１６、図１７には、本発明の第３の実施形態として、偏波多重型のＩＱ変調器のチップ基板の、ＤＣ位相調整電極周りのＰＡＤ配置を示す図（図１６、図１７の下段）、ＰＡＤから引き出すワイヤを中継する展開基板の図（図１６、図１７の中段）および変調器モジュールのパッケージテラスに配列されたパッケージＰＡＤのレイアウト図（図１６、図１７の上段）の例を２例示す。各図の３段の基板において、対応するＰＡＤはワイヤで接続されている。

図１６、図１７の上段のパッケージＰＡＤのレイアウトにおいて、図の右側には図示しないＹ偏波側のＰＡＤを並べることができ、もしくはＹ偏波側のＰＡＤはＸ偏波側のＰＡＤと別のパッケージテラスに設けても良い。

図１６、図１７の各中段の展開基板は、変調器基板と同じ厚さだとワイヤが打ちやすくて良い。また、この展開基板の上で、電力ｐｕｓｈ－ｐｕｌｌ型のレイアウトと電圧ｐｕｓｈ－ｐｕｌｌ型のレイアウトが共有できるように順番を入れ替えることもできる。

ヒーターの駆動方式としては、図１２、１３、１４に示した接続例１、２、３による３つの方式が考えられる。

最も一般的な構成は、図１６に示す接続例２の構成である。本構成であれば、位相調整方法として最も理想的なプッシュプル駆動が実現することが可能である。ただし、制御電源数が２つ必要となる。

接続例２の派生形は図示はないが、接続例２がｐ側およびｎ側それぞれに接続していたのに比べ、ｐかｎのどちらか一方しか接続しないため、これにより必要な電圧数を減らすことができるというメリットが有る。一方でプッシュプル駆動ができないため、必要となる電圧が高くなる、または長期変動に弱いというデメリットが有る。

接続例２および接続例２の派生形の良いところを組み合わせた構成として、図１７に示す接続例１の構成も考えられる。接続例１の構成では、ＨＢ－ＣＤＭでは必ず用いられるドライバＩＣの駆動用の電源電圧をヒーター電極用にも並列で接続することで、制御電源の数を１つと減らした状態で、プッシュプル駆動を実現可能である。

ＨＢ－ＣＤＭでは、オープンコレクタ型もしくはオープンドレイン型のドライバＩＣを用いることが一般的であり、この場合変調器の終端部を介して、ドライバＩＣに電圧を印加することになっている。本ドライバＩＣ用の電圧源と同一なものをヒーター電極用の電源として併用することになる。ドライバＩＣが上記の駆動方法でない場合には、上記の電源が用意できないので、その場合には、別の電源が必要となる。ただし、全てのＤＣ位相調整電極で共通の電源として良いため、接続例２の構成に比べれば大幅に電源数を削減することが可能である。

図１６、１７に示すように、一般的にはヒーター駆動には１つのＭＺごとに各３つの電極ＰＡＤが必要となる。図１６、１７および派生形のような配線の引き回し、およびＰＡＤのレイアウトとすることで、チップ状のレイアウトは同一のまま、任意の少なくとも１つ以上の展開基板を経由し、並びを調整することで、パッケージのリードピン等に接続した際に、展開基板の構成およびそのワイヤの接続構成を選択することで、任意の上記の動作方法を選択することが可能である。

また、図１７の接続例１の構成を選択する場合には、大幅にＰＡＤ数を削減可能である。ＰＡＤ数を削減することで、ワイヤの接続本数や、金属エリアを減らすことができるため、コスト削減という観点からメリットが有る。

図１８、図１９に示すように、子電極のＰＡＤをまとめると計４つまで減らすことができる。ただし、ＩおよびＱでの位相の変化方法が同一にするためには、多層配線として配線を接続する必要がある。

また、親ＭＺについてはＰＡＤを３つのままでも良いし、多層配線を用いる場合には子電極とまとめて、図１９のように計５つまでＰＡＤ数を減らすことが可能である。

図２０には、本発明のＩＱ変調器をＧＳＧＳＧ構成のＰＡＤを有するドライバＩＣ２００１と接続する図（ａ）と、ワイヤ接続の断面イメージ図（ｂ）を示す。

ＩＱ変調器の場合は２ｃｈのドライバＩＣと、ｔｗｉｎ－ＩＱ変調器の場合は４ｃｈのドライバと接続するイメージとなる。

図２０（ｂ）には、信号線のワイヤやＰＡＤから電磁界分布が広がりクロストークとなることを抑圧するために、信号線およびそのワイヤを覆う形で、ドライバＰＡＤのＧＮＤどうしをワイヤでつないでいることを説明している。

ＧＳＧＳＧ構成の中央のＧＮＤはワイヤ接続なしでもよく、ＧＳＳＧ構成のドライバＩＣの時も同様である。

以上のように、本発明の実施形態ではドライバ集積型の半導体ＩＱ変調器において、高周波線路のクロストーク特性の劣化なく、ＳＳ差動線路化することができ、Ｇｒｏｕｎｄ電極がない分、小型化することができる。

Claims (8)

1. 差動信号からなる高周波変調信号を伝送するための２つの信号線が結合した差動伝送線路を用いて構成された少なくとも２つ以上のマッハツェンダ変調器を含むＩＱ変調器であって、
   前記差動伝送線路はＳＳ線路構成を有し、前記ＳＳ線路構成は、直線で接続された引出し線路と、位相変調部と、終端抵抗とで構成されており、
   前記位相変調部は、差動容量装荷型進行波電極構造の前記差動伝送線路を位相変調電極として構成されており、
   隣接チャネル間の前記位相変調部の位相変調電極が、少なくとも４００μｍ以上離れており、前記差動容量装荷型進行波電極構造の主信号線の間の距離が６０μｍ以下であり、
   Ｉチャネル側の前記位相変調部とＱチャネル側の前記位相変調部との間に、前記マッハツェンダ変調器の動作点を調整するためのＤＣ位相調整電極およびＤＣ位相調整電極用のＰＡＤを有しており、
   前記ＤＣ位相調整電極が、前記位相変調部の前記位相変調電極から少なくとも８０μｍ以上離れており、隣接チャネル間の差動信号のＮＥＡＲ－ＥＮＤおよびＦＡＲ－ＥＮＤクロストーク特性が必要な周波数帯域内において－３０ｄＢ以下である
   ことを特徴とする半導体ＩＱ変調器。
2. 前記２つ以上のマッハツェンダ変調器は、入れ子構造の親ＭＺおよび２つの子ＭＺを含み、
   前記ＤＣ位相調整電極のうちの前記親ＭＺ用の前記ＤＣ位相調整電極は、前記子ＭＺ用のＤＣ位相調整電極よりも前記主信号線から離れた位置に配置されており、
   前記ＤＣ位相調整電極のうちの前記子ＭＺ用のＤＣ位相調整電極の電圧印加用ＰＡＤは、前記２つの子ＭＺ間に形成されており、
   前記親ＭＺ用のＤＣ位相調整電極の電圧印加用ＰＡＤは、
   一部が前記２つの子ＭＺ間に形成されており、
   残りの一部が、前記子ＭＺ用の前記ＤＣ位相調整電極よりも前記主信号線から離れた位置に配置されている
   ことを特徴とする請求項１に記載の半導体ＩＱ変調器。
3. 偏波の異なるチャネルに対応した前記請求項１または２に記載の半導体ＩＱ変調器を２つ備えた偏波多重型の半導体ＩＱ変調器であって、
   ４つのマッハツェンダ変調器を構成する差動容量装荷型進行波電極構造で構成されているＲＦ高周波線路が等ピッチで配置されており、前記２つの半導体ＩＱ変調器が鏡対称で配置されており、隣り合う前記２つの半導体ＩＱ変調器のＲＦ線路間には、誘電体のみで形成された領域を有する
   ことを特徴とする偏波多重型の半導体ＩＱ変調器。
4. 前記ＤＣ位相調整電極の電圧印加用ＰＡＤは、半導体基板直上に形成されたシリコン酸化膜またはシリコン窒化膜の直上、若しくは、半導体基板上に積層された少なくとも１層以上の半導体層直上に形成されており、
   前記ＤＣ位相調整電極のヒーター電極と前記電圧印加用ＰＡＤとを接続する配線部は、
   前記シリコン酸化膜または前記シリコン窒化膜、若しくは、前記少なくとも１層以上の半導体層以外に形成されており、または
   少なくとも１層以上の誘電体材料上に形成されている、または、半絶縁性の半導体基板直上に形成されており、
   前記電圧印加用ＰＡＤが前記配線部に比べ基板側に作製されている
   ことを特徴とする特徴とする請求項１から３のいずれか１項に記載の半導体ＩＱ変調器。
5. 前記ＤＣ位相調整電極がヒーター電極であり、
   前記ヒーター電極を形成する抵抗体の抵抗値が１００ｏｈｍ以上であり、
   前記Ｉチャネルの前記ヒーター電極と前記Ｑチャネルの前記ヒーター電極との間の距離が少なくとも１００μｍ以上離れており、
   前記抵抗体がシリコン酸化膜またはシリコン窒化膜で覆われている
   ことを特徴とする請求項１から４のいずれか１項に記載の半導体ＩＱ変調器。
6. 前記位相変調部がドライバＩＣと接続されており、
   前記ＤＣ位相調整電極がヒーター電極であり、
   前記ドライバＩＣを駆動するための電圧を印加する任意の固定電圧の電圧源は、前記位相変調部毎に１つのみのプッシュプル駆動を実現するように構成可能であり、前記ヒーター電極は前記電圧源に接続されており、
   前記少なくとも２つ以上のマッハツェンダ変調器は、２つの子ＭＺおよび親ＭＺを有し、
   （１）前記２つの子ＭＺのうちの前記Ｉチャネル側の変調器および前記Ｑチャネル側の変調器がそれぞれ２つの子電極ＰＡＤを有し、前記親ＭＺが３つの親電極ＰＡＤを有する、
   （２）前記２つの子電極ＰＡＤと前記親電極ＰＡＤの合計が５つである、または
   （３）前記２つの子ＭＺがそれぞれ２つの子電極ＰＡＤを有し、前記親ＭＺが３つの親電極ＰＡＤを有し、および前記電圧源は、展開基板の配線パターンにより，前記プッシュプル駆動を実現するように構成されるまたは前記位相変調部毎に１つまたは２つの位相調整用の電圧供給する個別駆動を実現するように構成される
   ことを特徴とする請求項１から５のいずれか１項に記載の半導体ＩＱ変調器。
7. 前記ＳＳ線路構成の前記主信号線は、ＧＳＳＧまたはＧＳＧＳＧ構成のＰＡＤおよび高周波線路を有したオープンコレクタまたはオープンドレイン型のドライバＩＣの対応する信号線とワイヤで接続されており、
   前記ワイヤの上部を覆う形で、前記ドライバＩＣの同一チャネル間のグラウンドＰａｄが少なくとも１本のワイヤで結線されており、クロストーク特性が抑圧されている
   ことを特徴とする請求項１から６のいずれか１項に記載の半導体ＩＱ変調器。
8. 請求項１から７のいずれか１項に記載の半導体ＩＱ変調器が、リッドを有するパッケージ内に実装されて気密封止されている光モジュールであって、
   前記半導体ＩＱ変調器を気密封止する際の前記リッドの内側に放出されたノイズ信号が、前記主信号線に結合することを防ぎ、前記ノイズ信号を吸収するための広帯域な電波吸収体が形成されている
   ことを特徴とする光モジュール。

Images