JP6444832B2 - 光変調器のドライバ装置 - Google Patents
光変調器のドライバ装置 Download PDFInfo
- Publication number
- JP6444832B2 JP6444832B2 JP2015167567A JP2015167567A JP6444832B2 JP 6444832 B2 JP6444832 B2 JP 6444832B2 JP 2015167567 A JP2015167567 A JP 2015167567A JP 2015167567 A JP2015167567 A JP 2015167567A JP 6444832 B2 JP6444832 B2 JP 6444832B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- differential
- electric signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
本発明は、電気信号を光信号に変換する光変調器（直交振幅光変調器または位相偏移光変調器）を駆動するドライバ装置に関するものである。
マッハツェンダ光変調器（ＭＺＭ：Mach-Zehnder Modulator）は光変調器の一つである。
図１１は両アームに屈折率変化部があり、ドライバが差動動作するＭＺＭの例である。このＭＺＭは、入力導波路１と、分岐部２と、上アーム３ａと、下アーム３ｂと、合波部４と、出力導波路５を有している。上アーム３ａには屈折率変化部６ａが形成され、下アーム３ｂには屈折率変化部６ｂが形成されている。屈折率変化部６ａ，６ｂは、ドーピングした半導体や強誘電体などで構成されている。
屈折率変化部６ａ，６ｂには、ドライバ１０から制御電圧（入力電圧）が印加される。
図１１は両アームに屈折率変化部があり、ドライバが差動動作するＭＺＭの例である。このＭＺＭは、入力導波路１と、分岐部２と、上アーム３ａと、下アーム３ｂと、合波部４と、出力導波路５を有している。上アーム３ａには屈折率変化部６ａが形成され、下アーム３ｂには屈折率変化部６ｂが形成されている。屈折率変化部６ａ，６ｂは、ドーピングした半導体や強誘電体などで構成されている。
屈折率変化部６ａ，６ｂには、ドライバ１０から制御電圧（入力電圧）が印加される。
各アーム３ａ，３ｂに形成した屈折率変化部６ａ，６ｂは、図１２（ａ）に示すように、ドライバ１０から印加した電圧に対して屈折率が変化する特性を持っている。
屈折率変化は光路長の変化となるため、屈折率変化部６ａ，６ｂの特性は、位相変化量を縦軸にとった図１２（ｂ）のように表すことができる。このとき、位相の変化量がπ（180°）になるときの電圧の値を半波長電圧と呼び、Ｖπで表す。
屈折率変化は光路長の変化となるため、屈折率変化部６ａ，６ｂの特性は、位相変化量を縦軸にとった図１２（ｂ）のように表すことができる。このとき、位相の変化量がπ（180°）になるときの電圧の値を半波長電圧と呼び、Ｖπで表す。
図１３は、ＭＺＭでの、上アーム３ａからの出力特性と（図中、太い点線で示している）、下アーム３ｂからの出力特性と（図中、太い一点鎖線で示している）、上下アーム３ａ，３ｂからの出力を合波した時の出力であるＭＺＭ出力特性（図中、太い実線で示している）を、複素平面上に表した出力電界特性図（コンスタレーション ダイアグラム）である。
例えばＶ０からＶ１までのスィングをドライバ１０から出力した時（但しＶ０＜Ｖ１）、上アーム３ａと下アーム３ｂは差動動作しているため、上アーム３ａの屈折率変化部６ａに印加される制御電圧（入力電圧）の電圧値がＶ０の時は、下アーム３ｂの屈折率変化部６ｂに印加される制御電圧（入力電圧）の電圧値がＶ１になり、上アーム３ａの屈折率変化部６ａに印加される制御電圧の電圧値がＶ１の時は、下アーム３ｂの屈折率変化部６ｂに印加される制御電圧の電圧値がＶ０になる。
上下アーム３ａ，３ｂの出力が揃っていれば、位相変化による虚数成分は上下アーム３ａ，３ｂの出力で打ち消しあうため、ＭＺＭ出力は虚数成分を持つ事が無く、実軸上を移動する。
制御電圧（入力電圧）Ｖ０と制御電圧（入力電圧）Ｖ１の時のＭＺＭ出力をシンボル点とした変調方式がＢＰＳＫ（Binary Phase Shift Keying）であり、多値化したものがＡＳＫ（Amplitude Phase Shift Keying）になる（非特許文献１及び非特許文献２参照）。
制御電圧（入力電圧）Ｖ０と制御電圧（入力電圧）Ｖ１の時のＭＺＭ出力をシンボル点とした変調方式がＢＰＳＫ（Binary Phase Shift Keying）であり、多値化したものがＡＳＫ（Amplitude Phase Shift Keying）になる（非特許文献１及び非特許文献２参照）。
ＭＺＭを２個用意し、図１４の様に片方のＭＺＭ出力部に位相回転部２７を付けることによって同相(In-phase, Ｉ信号)電界成分と直交(Quadrature, Ｑ信号)電界成分とをそれぞれ独立に変調して出力する直交振幅光変調器または位相偏移光変調器を作ることができる。
なお、直交振幅光変調器と位相偏移光変調器は光変調器としては同じ構造であるが、入力される電気信号が直交振幅変調された変調電気信号であれば、光変調器は直交振幅光変調器として機能し、入力される電気信号が位相偏移変調された変調電気信号であれば、光変調器は位相偏移光変調器として機能する。
なお、直交振幅光変調器と位相偏移光変調器は光変調器としては同じ構造であるが、入力される電気信号が直交振幅変調された変調電気信号であれば、光変調器は直交振幅光変調器として機能し、入力される電気信号が位相偏移変調された変調電気信号であれば、光変調器は位相偏移光変調器として機能する。
直交振幅光変調器または位相偏移光変調器として機能する図１４の光変調器は、第１のマッハツェンダ光変調器ＭＺＭ１と第２のマッハツェンダ光変調器ＭＺＭ２により構成されている。
第１のマッハツェンダ光変調器ＭＺＭ１は、入力導波路１１と、分岐部１２と、上下のアーム１３ａ，１３ｂと、合波部１４と、出力導波路１５と、上下の屈折率変化部１６ａ，１６ｂと、ドライバＤ１により構成されている。ドライバＤ１は、同相電気信号Ｉが入力されるとその差動信号である差動同相電気信号Ｉ１と差動同相電気信号Ｉ２を生成し、差動同相電気信号Ｉ１が屈折率変化部１６ａに入力され、差動同相電気信号Ｉ２が屈折率変化部１６ｂに入力される。
なお差動同相電気信号Ｉ１と差動同相電気信号Ｉ２は、振幅は同じであるが位相が１８０°ずれている。
なお差動同相電気信号Ｉ１と差動同相電気信号Ｉ２は、振幅は同じであるが位相が１８０°ずれている。
第２のマッハツェンダ光変調器ＭＺＭ２は、入力導波路２１と、分岐部２２と、上下のアーム２３ａ，２３ｂと、合波部２４と、出力導波路２５と、上下の屈折率変化部２６ａ，２６ｂと、出力導波路２５に備えられた位相回転部２７と、ドライバＤ２により構成されている。位相回転部２７は出力導波路２５を伝搬する光信号の位相を９０°回転させる（位相シフトさせる）。ドライバＤ２は、直交電気信号Ｑが入力されるとその差動信号である差動直交電気信号Ｑ１と差動直交電気信号Ｑ２を生成し、差動直交電気信号Ｑ１が屈折率変化部２６ａに入力され、差動直交電気信号Ｑ２が屈折率変化部２６ｂに入力される。
なお差動直交電気信号Ｑ１と差動直交電気信号Ｑ２は、振幅は同じであるが位相が１８０°ずれている。
なお差動直交電気信号Ｑ１と差動直交電気信号Ｑ２は、振幅は同じであるが位相が１８０°ずれている。
光入力Ｐinは入力導波路３１を伝搬し、分岐部３２により２分岐され、入力導波路１１を介してマッハツェンダ光変調器ＭＺＭ１に入力され、入力導波路２１を介してマッハツェンダ光変調器ＭＺＭ２に入力される。
マッハツェンダ光変調器ＭＺＭ１では、差動同相電気信号Ｉ１，Ｉ２により光信号が変調され、マッハツェンダ光変調器ＭＺＭ２では、差動直交電気信号Ｑ１，Ｑ２により光信号が変調される。
マッハツェンダ光変調器ＭＺＭ１の出力導波路１５から出力された光出力（変調光信号）と、マッハツェンダ光変調器ＭＺＭ２の位相回転部２７により位相が９０°回転して出力導波路２５から出力された光出力（変調光信号）は、合波部３３にて合波されて光出力（変調光信号）Ｐoutとなり、出力導波路３４から出力される。
マッハツェンダ光変調器ＭＺＭ１では、差動同相電気信号Ｉ１，Ｉ２により光信号が変調され、マッハツェンダ光変調器ＭＺＭ２では、差動直交電気信号Ｑ１，Ｑ２により光信号が変調される。
マッハツェンダ光変調器ＭＺＭ１の出力導波路１５から出力された光出力（変調光信号）と、マッハツェンダ光変調器ＭＺＭ２の位相回転部２７により位相が９０°回転して出力導波路２５から出力された光出力（変調光信号）は、合波部３３にて合波されて光出力（変調光信号）Ｐoutとなり、出力導波路３４から出力される。
図１４の構成の光変調器を用いて出力した、光出力Ｐoutである１６ＱＡＭ（Quadrature Amplitude Modulation）光信号を、図１５に示す。図中の白い点が変調のシンボル点、黒い線が変調時の軌跡を示す。
Govind P. Agrawal，"Fiber-optic communication systems", Wiley&Sons, New Jersey (2010) pp13-16
"Agilent application note 1298" (October 30,2001) p13-14
一般にＭＺＭの上アームと下アームの屈折率変化部は同じ特性を示すように設計される。
しかし、プロセス誤差の影響により上下アームの屈折率変化部の特性が異なることがある。加えて屈折率変化部を非線形特性の強い材料で構成した時は、ドライバが印加した電圧に対して位相変化が非線形になる。これらの影響により、ドライバから差動信号が上下アームの屈折率変化部に入力されると、上下アームの位相変化量が異なってしまう。
しかし、プロセス誤差の影響により上下アームの屈折率変化部の特性が異なることがある。加えて屈折率変化部を非線形特性の強い材料で構成した時は、ドライバが印加した電圧に対して位相変化が非線形になる。これらの影響により、ドライバから差動信号が上下アームの屈折率変化部に入力されると、上下アームの位相変化量が異なってしまう。
図１６はＭＺＭの上下アームの特性が異なり、かつ非線形の時の例を示す。すなわち、図１６（ａ）は上下アーム３ａ，３ｂの屈折率変化部６ａ，６ｂの特性が異なるＭＺＭを示しており、図１６（ｂ）はこのＭＺＭの上アーム３ａ側での位相変化量を示しており、図１６（ｃ）はこのＭＺＭの下アーム３ｂ側での位相変化量を示している。
図１６（ｂ），（ｃ）に示すように、ドライバ１０から入力される電圧値がＶ０からＶ１に変化したとき、上アーム３ａ側での位相変化量と下アーム３ｂ側での位相変化量とが異なっている。
図１６（ｂ），（ｃ）に示すように、ドライバ１０から入力される電圧値がＶ０からＶ１に変化したとき、上アーム３ａ側での位相変化量と下アーム３ｂ側での位相変化量とが異なっている。
図１７は上下アームで特性が異なるＭＺＭでの、上アーム３ａからの出力特性と（図中、太い点線で示している）、下アーム３ｂからの出力特性と（図中、太い一点鎖線で示している）、上下アーム３ａ，３ｂからの出力を合波した時の出力であるＭＺＭ出力特性（図中、太い実線で示している）を、複素平面上に表した出力電界特性図（コンスタレーション ダイアグラム）である。
図１７では上アーム３ａと下アーム３ｂの位相変化量が異なるため、位相変化による虚数成分が上下アーム３ａ，３ｂの出力で打ち消しあわず、ＭＺＭ出力も虚数成分を持っている。ＭＺＭ出力がこのような軌跡を持つとき、変調時のシンボル点が歪む原因となる。
図１８はＭＺＭ上下アームの特性が異なるＭＺＭを２個用意し、直交振幅光変調器として使用した時の１６ＱＡＭ（Quadrature Amplitude Modulation）光変調信号を示す。図中の白い点が変調のシンボル点、黒い線が変調時の軌跡を示す。
図１５ではＩ信号とＱ信号のシンボル点を結んだ線が直交しているのに対し、ＭＺＭ上下アーム特性が異なる図１８の場合、各ＭＺＭの出力が歪んだ軌跡を示すため、Ｉ信号とＱ信号のシンボル点を結んだ線が直交せず歪みを見せている。従って上下アームが非対称のＭＺＭを用いた場合、信号品質が著しく低下する。
図１５ではＩ信号とＱ信号のシンボル点を結んだ線が直交しているのに対し、ＭＺＭ上下アーム特性が異なる図１８の場合、各ＭＺＭの出力が歪んだ軌跡を示すため、Ｉ信号とＱ信号のシンボル点を結んだ線が直交せず歪みを見せている。従って上下アームが非対称のＭＺＭを用いた場合、信号品質が著しく低下する。
本発明は、上記従来技術に鑑み、上下アームの特性が非対称になっているマッハツェンダ光変調器により構成した光変調器（直交振幅光変調器または位相偏移光変調器）であっても、変調した光信号の信号品質を良好にすることができる、光変調器のドライバ装置を提供することを目的とする。
上記課題を解決する本願の第１の発明は、
第１のマッハツェンダ光変調器と第２のマッハツェンダ光変調器を備えた直交振幅光変調器または位相偏移光変調器を駆動するため、
第１の電気信号入力線（Ｌ１０）を介して同相電気信号（Ｉ）が入力されると、第１の電気信号出力線（Ｌ１１）を介して第１の差動同相電気信号（Ｉ１）を前記第１のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第２の電気信号出力線（Ｌ１２）を介して第２の差動同相電気信号（Ｉ２）を前記第１のマッハツェンダ光変調器の他方の屈折率変化部に送る第１のドライバ（Ｄ１）と、
第２の電気信号入力線（Ｌ２０）を介して直交電気信号（Ｑ）が入力されると、第３の電気信号出力線（Ｌ２１）を介して第１の差動直交電気信号（Ｑ１）を前記第２のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第４の電気信号出力線（Ｌ２２）を介して第２の差動直交電気信号（Ｑ２）を前記第２のマッハツェンダ光変調器の他方の屈折率変化部に送る第２のドライバ（Ｄ２）と、
を備えたドライバ装置であって、
前記第１の電気信号入力線（Ｌ１０）には、前記同相電気信号（Ｉ）の流れ方向に沿い第１の信号分岐部（101）と第１の遅延回路（102）と第１の加算回路（103）がこの順に備えられ、
前記第２の電気信号入力線（Ｌ２０）には、前記直交電気信号（Ｑ）の流れ方向に沿い第２の信号分岐部（104）と第２の遅延回路（105）と第２の加算回路（106）がこの順に備えられ、
更に、入力信号に対して偶数関数出力を出す回路からなり、前記第２の信号分岐部（104）にて分岐された直交電気信号（Ｑｂ）を基に、前記同相電気信号（Ｉ）を補償する参照電気信号（Ｑｒ）を発生して前記第１の加算回路（103）に送る第１の補償回路（110）と、
入力信号に対して偶数関数出力を出す回路からなり、前記第１の信号分岐部（101）にて分岐された同相電気信号（Ｉｂ）を基に、前記直交電気信号（Ｑ）を補償する参照電気信号（Ｉｒ）を発生して前記第２の加算回路（106）に送る第２の補償回路（120）とを備え、
前記第１の遅延回路（102）における位相遅延量は、前記第１の補償回路（110）における位相遅延量と等しく、
前記第２の遅延回路（105）における位相遅延量は、前記第２の補償回路（120）における位相遅延量と等しく、
前記第１の加算回路（103）は、前記第１の信号分岐部（101）にて分岐されてから前記第１の遅延回路（102）を通過してきた同相電気信号（Ｉａ）と前記参照電気信号（Ｑｒ）とを加算して、前記第１のドライバ（Ｄ１）に送り、
前記第２の加算回路（106）は、前記第２の信号分岐部（104）にて分岐されてから前記第２の遅延回路（105）を通過してきた直交電気信号（Ｑａ）と前記参照電気信号（Ｉｒ）とを加算して、前記第２のドライバ（Ｄ２）に送ることを特徴とする。
第１のマッハツェンダ光変調器と第２のマッハツェンダ光変調器を備えた直交振幅光変調器または位相偏移光変調器を駆動するため、
第１の電気信号入力線（Ｌ１０）を介して同相電気信号（Ｉ）が入力されると、第１の電気信号出力線（Ｌ１１）を介して第１の差動同相電気信号（Ｉ１）を前記第１のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第２の電気信号出力線（Ｌ１２）を介して第２の差動同相電気信号（Ｉ２）を前記第１のマッハツェンダ光変調器の他方の屈折率変化部に送る第１のドライバ（Ｄ１）と、
第２の電気信号入力線（Ｌ２０）を介して直交電気信号（Ｑ）が入力されると、第３の電気信号出力線（Ｌ２１）を介して第１の差動直交電気信号（Ｑ１）を前記第２のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第４の電気信号出力線（Ｌ２２）を介して第２の差動直交電気信号（Ｑ２）を前記第２のマッハツェンダ光変調器の他方の屈折率変化部に送る第２のドライバ（Ｄ２）と、
を備えたドライバ装置であって、
前記第１の電気信号入力線（Ｌ１０）には、前記同相電気信号（Ｉ）の流れ方向に沿い第１の信号分岐部（101）と第１の遅延回路（102）と第１の加算回路（103）がこの順に備えられ、
前記第２の電気信号入力線（Ｌ２０）には、前記直交電気信号（Ｑ）の流れ方向に沿い第２の信号分岐部（104）と第２の遅延回路（105）と第２の加算回路（106）がこの順に備えられ、
更に、入力信号に対して偶数関数出力を出す回路からなり、前記第２の信号分岐部（104）にて分岐された直交電気信号（Ｑｂ）を基に、前記同相電気信号（Ｉ）を補償する参照電気信号（Ｑｒ）を発生して前記第１の加算回路（103）に送る第１の補償回路（110）と、
入力信号に対して偶数関数出力を出す回路からなり、前記第１の信号分岐部（101）にて分岐された同相電気信号（Ｉｂ）を基に、前記直交電気信号（Ｑ）を補償する参照電気信号（Ｉｒ）を発生して前記第２の加算回路（106）に送る第２の補償回路（120）とを備え、
前記第１の遅延回路（102）における位相遅延量は、前記第１の補償回路（110）における位相遅延量と等しく、
前記第２の遅延回路（105）における位相遅延量は、前記第２の補償回路（120）における位相遅延量と等しく、
前記第１の加算回路（103）は、前記第１の信号分岐部（101）にて分岐されてから前記第１の遅延回路（102）を通過してきた同相電気信号（Ｉａ）と前記参照電気信号（Ｑｒ）とを加算して、前記第１のドライバ（Ｄ１）に送り、
前記第２の加算回路（106）は、前記第２の信号分岐部（104）にて分岐されてから前記第２の遅延回路（105）を通過してきた直交電気信号（Ｑａ）と前記参照電気信号（Ｉｒ）とを加算して、前記第２のドライバ（Ｄ２）に送ることを特徴とする。
本願の第２の発明は前記第１の発明において、
前記第１の信号分岐部（101）と、前記第１の遅延回路（102）と、前記第１の加算回路（103）と、前記第２の信号分岐部（104）と、前記第２の遅延回路（105）と、前記第２の加算回路（106）と、前記第１の補償回路（110）と、前記第２の補償回路（120）とからなる非線形特性補正回路（130-1，130-2）を、複数段に配置していることを特徴とする。
前記第１の信号分岐部（101）と、前記第１の遅延回路（102）と、前記第１の加算回路（103）と、前記第２の信号分岐部（104）と、前記第２の遅延回路（105）と、前記第２の加算回路（106）と、前記第１の補償回路（110）と、前記第２の補償回路（120）とからなる非線形特性補正回路（130-1，130-2）を、複数段に配置していることを特徴とする。
本願の第３の発明は、
第１のマッハツェンダ光変調器と第２のマッハツェンダ光変調器を備えた直交振幅光変調器または位相偏移光変調器を駆動するため、
第１の電気信号入力線（Ｌ１０）を介して同相電気信号（Ｉ）が入力されると、第１の電気信号出力線（Ｌ１１）を介して第１の差動同相電気信号（Ｉ１）を前記第１のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第２の電気信号出力線（Ｌ１２）を介して第２の差動同相電気信号（Ｉ２）を前記第１のマッハツェンダ光変調器の他方の屈折率変化部に送る第１のドライバ（Ｄ１）と、
第２の電気信号入力線（Ｌ２０）を介して直交電気信号（Ｑ）が入力されると、第３の電気信号出力線（Ｌ２１）を介して第１の差動直交電気信号（Ｑ１）を前記第２のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第４の電気信号出力線（Ｌ２２）を介して第２の差動直交電気信号（Ｑ２）を前記第２のマッハツェンダ光変調器の他方の屈折率変化部に送る第２のドライバ（Ｄ２）と、
を備えたドライバ装置であって、
前記第１の電気信号出力線（Ｌ１１）には、前記第１の差動同相電気信号（Ｉ１）の流れ方向に沿い第３の信号分岐部（201）と第３の遅延回路（202）と第３の加算回路（203）がこの順に備えられ、
前記第２の電気信号出力線（Ｌ１２）には、前記第２の差動同相電気信号（Ｉ２）の流れ方向に沿い第４の信号分岐部（204）と第４の遅延回路（205）と第４の加算回路（206）がこの順に備えられ、
前記第３の電気信号出力線（Ｌ２１）には、前記第１の差動直交電気信号（Ｑ１）の流れ方向に沿い第５の信号分岐部（301）と第５の遅延回路（302）と第５の加算回路（303）がこの順に備えられ、
前記第４の電気信号出力線（Ｌ２２）には、前記第２の差動直交電気信号（Ｑ２）の流れ方向に沿い第６の信号分岐部（304）と第６の遅延回路（305）と第６の加算回路（306）がこの順に備えられ、
更に、前記第４の信号分岐部（204）にて分岐された差動同相電気信号（Ｉ２ｂ）を基に、前記第１の差動同相電気信号（Ｉ１）を補償する参照電気信号（Ｉ２ｒ）を発生して前記第３の加算回路（203）に送る第３の補償回路（210）と、
前記第３の信号分岐部（201）にて分岐された差動同相電気信号（Ｉ１ｂ）を基に、前記第２の差動同相電気信号（Ｉ２）を補償する参照電気信号（Ｉ１ｒ）を発生して前記第４の加算回路（206）に送る第４の補償回路（220）と、
前記第６の信号分岐部（304）にて分岐された差動直交電気信号（Ｑ２ｂ）を基に、前記第１の差動直交電気信号（Ｑ１）を補償する参照電気信号（Ｑ２ｒ）を発生して前記第５の加算回路（303）に送る第５の補償回路（310）と、
前記第５の信号分岐部（301）にて分岐された差動直交電気信号（Ｑ１ｂ）を基に、前記第２の差動直交電気信号（Ｑ２）を補償する参照電気信号（Ｑ１ｒ）を発生して前記第６の加算回路（306）に送る第６の補償回路（320）とを備え、
前記第３の遅延回路（202）における位相遅延量は、前記第３の補償回路（210）における位相遅延量と等しく、
前記第４の遅延回路（205）における位相遅延量は、前記第４の補償回路（220）における位相遅延量と等しく、
前記第５の遅延回路（302）における位相遅延量は、前記第５の補償回路（310）における位相遅延量と等しく、
前記第６の遅延回路（305）における位相遅延量は、前記第６の補償回路（320）における位相遅延量と等しく、
前記第３の加算回路（203）は、前記第３の信号分岐部（201）にて分岐されてから前記第３の遅延回路（202）を通過してきた差動同相電気信号（Ｉ１ａ）と前記参照電気信号（Ｉ２ｒ）とを加算して出力し、
前記第４の加算回路（206）は、前記第４の信号分岐部（204）にて分岐されてから前記第４の遅延回路（205）を通過してきた差動同相電気信号（Ｉ２ａ）と前記参照電気信号（Ｉ１ｒ）とを加算して出力し、
前記第５の加算回路（303）は、前記第５の信号分岐部（301）にて分岐されてから前記第５の遅延回路（302）を通過してきた差動直交電気信号（Ｑ１ａ）と前記参照電気信号（Ｑ２ｒ）とを加算して出力し、
前記第６の加算回路（306）は、前記第６の信号分岐部（304）にて分岐されてから前記第６の遅延回路（305）を通過してきた差動直交電気信号（Ｑ２ａ）と前記参照電気信号（Ｑ１ｒ）とを加算して出力することを特徴とする。
第１のマッハツェンダ光変調器と第２のマッハツェンダ光変調器を備えた直交振幅光変調器または位相偏移光変調器を駆動するため、
第１の電気信号入力線（Ｌ１０）を介して同相電気信号（Ｉ）が入力されると、第１の電気信号出力線（Ｌ１１）を介して第１の差動同相電気信号（Ｉ１）を前記第１のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第２の電気信号出力線（Ｌ１２）を介して第２の差動同相電気信号（Ｉ２）を前記第１のマッハツェンダ光変調器の他方の屈折率変化部に送る第１のドライバ（Ｄ１）と、
第２の電気信号入力線（Ｌ２０）を介して直交電気信号（Ｑ）が入力されると、第３の電気信号出力線（Ｌ２１）を介して第１の差動直交電気信号（Ｑ１）を前記第２のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第４の電気信号出力線（Ｌ２２）を介して第２の差動直交電気信号（Ｑ２）を前記第２のマッハツェンダ光変調器の他方の屈折率変化部に送る第２のドライバ（Ｄ２）と、
を備えたドライバ装置であって、
前記第１の電気信号出力線（Ｌ１１）には、前記第１の差動同相電気信号（Ｉ１）の流れ方向に沿い第３の信号分岐部（201）と第３の遅延回路（202）と第３の加算回路（203）がこの順に備えられ、
前記第２の電気信号出力線（Ｌ１２）には、前記第２の差動同相電気信号（Ｉ２）の流れ方向に沿い第４の信号分岐部（204）と第４の遅延回路（205）と第４の加算回路（206）がこの順に備えられ、
前記第３の電気信号出力線（Ｌ２１）には、前記第１の差動直交電気信号（Ｑ１）の流れ方向に沿い第５の信号分岐部（301）と第５の遅延回路（302）と第５の加算回路（303）がこの順に備えられ、
前記第４の電気信号出力線（Ｌ２２）には、前記第２の差動直交電気信号（Ｑ２）の流れ方向に沿い第６の信号分岐部（304）と第６の遅延回路（305）と第６の加算回路（306）がこの順に備えられ、
更に、前記第４の信号分岐部（204）にて分岐された差動同相電気信号（Ｉ２ｂ）を基に、前記第１の差動同相電気信号（Ｉ１）を補償する参照電気信号（Ｉ２ｒ）を発生して前記第３の加算回路（203）に送る第３の補償回路（210）と、
前記第３の信号分岐部（201）にて分岐された差動同相電気信号（Ｉ１ｂ）を基に、前記第２の差動同相電気信号（Ｉ２）を補償する参照電気信号（Ｉ１ｒ）を発生して前記第４の加算回路（206）に送る第４の補償回路（220）と、
前記第６の信号分岐部（304）にて分岐された差動直交電気信号（Ｑ２ｂ）を基に、前記第１の差動直交電気信号（Ｑ１）を補償する参照電気信号（Ｑ２ｒ）を発生して前記第５の加算回路（303）に送る第５の補償回路（310）と、
前記第５の信号分岐部（301）にて分岐された差動直交電気信号（Ｑ１ｂ）を基に、前記第２の差動直交電気信号（Ｑ２）を補償する参照電気信号（Ｑ１ｒ）を発生して前記第６の加算回路（306）に送る第６の補償回路（320）とを備え、
前記第３の遅延回路（202）における位相遅延量は、前記第３の補償回路（210）における位相遅延量と等しく、
前記第４の遅延回路（205）における位相遅延量は、前記第４の補償回路（220）における位相遅延量と等しく、
前記第５の遅延回路（302）における位相遅延量は、前記第５の補償回路（310）における位相遅延量と等しく、
前記第６の遅延回路（305）における位相遅延量は、前記第６の補償回路（320）における位相遅延量と等しく、
前記第３の加算回路（203）は、前記第３の信号分岐部（201）にて分岐されてから前記第３の遅延回路（202）を通過してきた差動同相電気信号（Ｉ１ａ）と前記参照電気信号（Ｉ２ｒ）とを加算して出力し、
前記第４の加算回路（206）は、前記第４の信号分岐部（204）にて分岐されてから前記第４の遅延回路（205）を通過してきた差動同相電気信号（Ｉ２ａ）と前記参照電気信号（Ｉ１ｒ）とを加算して出力し、
前記第５の加算回路（303）は、前記第５の信号分岐部（301）にて分岐されてから前記第５の遅延回路（302）を通過してきた差動直交電気信号（Ｑ１ａ）と前記参照電気信号（Ｑ２ｒ）とを加算して出力し、
前記第６の加算回路（306）は、前記第６の信号分岐部（304）にて分岐されてから前記第６の遅延回路（305）を通過してきた差動直交電気信号（Ｑ２ａ）と前記参照電気信号（Ｑ１ｒ）とを加算して出力することを特徴とする。
本願の第４の発明は、前記第１の発明に記載の前記第１及び第２の補償回路（110，120）、又は、前記第２の発明に記載の前記第１及び第２の補償回路（110，120）、又は、前記第３の発明に記載の前記第３から第６の補償回路（210，220，310，320）が、
単相信号を２つの差動電気信号に変換する単相差動変換回路（111，121）と、
２つのトランジスタを有しており、前記２つの差動電気信号を差動増幅して前記参照電気信号（Ｑｒ，Ｉｒ，Ｉ１ｒ，Ｉ２ｒ，Ｑ１ｒ，Ｑ２ｒ）を発生する差動増幅回路と、で構成されていることを特徴とする。
単相信号を２つの差動電気信号に変換する単相差動変換回路（111，121）と、
２つのトランジスタを有しており、前記２つの差動電気信号を差動増幅して前記参照電気信号（Ｑｒ，Ｉｒ，Ｉ１ｒ，Ｉ２ｒ，Ｑ１ｒ，Ｑ２ｒ）を発生する差動増幅回路と、で構成されていることを特徴とする。
本願の第５の発明は前記第４の発明において、
前記２つのトランジスタは、ＭＯＳトランジスタまたはバイポーラトランジスタであることを特徴とする。
前記２つのトランジスタは、ＭＯＳトランジスタまたはバイポーラトランジスタであることを特徴とする。
本願の第６の発明は、
第１のマッハツェンダ光変調器と第２のマッハツェンダ光変調器を備えた直交振幅光変調器または位相偏移光変調器を駆動するため、
第１の電気信号入力線（Ｌ１０）を介して同相電気信号（Ｉ）が入力されると、第１の電気信号出力線（Ｌ１１）を介して第１の差動同相電気信号（Ｉ１）を前記第１のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第２の電気信号出力線（Ｌ１２）を介して第２の差動同相電気信号（Ｉ２）を前記第１のマッハツェンダ光変調器の他方の屈折率変化部に送る第１のドライバ（Ｄ１）と、
第２の電気信号入力線（Ｌ２０）を介して直交電気信号（Ｑ）が入力されると、第３の電気信号出力線（Ｌ２１）を介して第１の差動直交電気信号（Ｑ１）を前記第２のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第４の電気信号出力線（Ｌ２２）を介して第２の差動直交電気信号（Ｑ２）を前記第２のマッハツェンダ光変調器の他方の屈折率変化部に送る第２のドライバ（Ｄ２）と、
を備えたドライバ装置であって、
前記第１の電気信号出力線（Ｌ１１）には、前記第１の差動同相電気信号（Ｉ１）の流れ方向に沿い第７の信号分岐部（401）と第７の遅延回路（402）と第７の加算回路（403）がこの順に備えられ、
前記第２の電気信号出力線（Ｌ１２）には、前記第２の差動同相電気信号（Ｉ２）の流れ方向に沿い第８の信号分岐部（404）と第８の遅延回路（405）と第８の加算回路（406）がこの順に備えられ、
前記第３の電気信号出力線（Ｌ２１）には、前記第１の差動直交電気信号（Ｑ１）の流れ方向に沿い第９の信号分岐部（501）と第９の遅延回路（502）と第９の加算回路（503）がこの順に備えられ、
前記第４の電気信号出力線（Ｌ２２）には、前記第２の差動直交電気信号（Ｑ２）の流れ方向に沿い第１０の信号分岐部（504）と第１０の遅延回路（505）と第１０の加算回路（506）がこの順に備えられ、
更に、前記第７の信号分岐部（401）にて分岐された差動同相電気信号（Ｉ１ｂ）と前記第８の信号分岐部（404）にて分岐された差動同相電気信号（Ｉ２ｂ）を基に、前記第１の差動直交電気信号（Ｑ１）を補償する参照電気信号（Ｉ１２ｒ）を発生して前記第９の加算回路（503）に送ると共に前記第２の差動直交電気信号（Ｑ２）を補償する参照電気信号（Ｉ２１ｒ）を発生して前記第１０の加算回路（506）に送る第７の補償回路（410）と、
前記第９の信号分岐部（501）にて分岐された差動直交電気信号（Ｑ１ｂ）と前記第１０の信号分岐部（504）にて分岐された差動直交電気信号（Ｑ２ｂ）を基に、前記第１の差動同相電気信号（Ｉ１）を補償する参照電気信号（Ｑ１２ｒ）を発生して前記第７の加算回路（403）に送ると共に前記第２の差動同相電気信号（Ｉ２）を補償する参照電気信号（Ｑ２１ｒ）を発生して前記第８の加算回路（406）に送る第８の補償回路（５10）とを備え、
前記第７の遅延回路（402）における位相遅延量及び前記第８の遅延回路（405）における位相遅延量は、前記第８の補償回路（510）における位相遅延量と等しく、
前記第９の遅延回路（502）における位相遅延量及び前記第１０の遅延回路（505）における位相遅延量は、前記第７の補償回路（410）における位相遅延量と等しく、
前記第７の加算回路（403）は、前記第７の信号分岐部（401）にて分岐されてから前記第７の遅延回路（402）を通過してきた差動同相電気信号（Ｉ１ａ）と前記参照電気信号（Ｑ１２ｒ）とを加算して出力し、
前記第８の加算回路（406）は、前記第８の信号分岐部（404）にて分岐されてから前記第８の遅延回路（405）を通過してきた差動同相電気信号（Ｉ２ａ）と前記参照電気信号（Ｑ２１ｒ）とを加算して出力し、
前記第９の加算回路（503）は、前記第９の信号分岐部（501）にて分岐されてから前記第９の遅延回路（502）を通過してきた差動直交電気信号（Ｑ１ａ）と前記参照電気信号（Ｉ１２ｒ）とを加算して出力し、
前記第１０の加算回路（506）は、前記第１０の信号分岐部（504）にて分岐されてから前記第１０の遅延回路（505）を通過してきた差動直交電気信号（Ｑ２ａ）と前記参照電気信号（Ｉ２１ｒ）とを加算して出力することを特徴とする。
第１のマッハツェンダ光変調器と第２のマッハツェンダ光変調器を備えた直交振幅光変調器または位相偏移光変調器を駆動するため、
第１の電気信号入力線（Ｌ１０）を介して同相電気信号（Ｉ）が入力されると、第１の電気信号出力線（Ｌ１１）を介して第１の差動同相電気信号（Ｉ１）を前記第１のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第２の電気信号出力線（Ｌ１２）を介して第２の差動同相電気信号（Ｉ２）を前記第１のマッハツェンダ光変調器の他方の屈折率変化部に送る第１のドライバ（Ｄ１）と、
第２の電気信号入力線（Ｌ２０）を介して直交電気信号（Ｑ）が入力されると、第３の電気信号出力線（Ｌ２１）を介して第１の差動直交電気信号（Ｑ１）を前記第２のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第４の電気信号出力線（Ｌ２２）を介して第２の差動直交電気信号（Ｑ２）を前記第２のマッハツェンダ光変調器の他方の屈折率変化部に送る第２のドライバ（Ｄ２）と、
を備えたドライバ装置であって、
前記第１の電気信号出力線（Ｌ１１）には、前記第１の差動同相電気信号（Ｉ１）の流れ方向に沿い第７の信号分岐部（401）と第７の遅延回路（402）と第７の加算回路（403）がこの順に備えられ、
前記第２の電気信号出力線（Ｌ１２）には、前記第２の差動同相電気信号（Ｉ２）の流れ方向に沿い第８の信号分岐部（404）と第８の遅延回路（405）と第８の加算回路（406）がこの順に備えられ、
前記第３の電気信号出力線（Ｌ２１）には、前記第１の差動直交電気信号（Ｑ１）の流れ方向に沿い第９の信号分岐部（501）と第９の遅延回路（502）と第９の加算回路（503）がこの順に備えられ、
前記第４の電気信号出力線（Ｌ２２）には、前記第２の差動直交電気信号（Ｑ２）の流れ方向に沿い第１０の信号分岐部（504）と第１０の遅延回路（505）と第１０の加算回路（506）がこの順に備えられ、
更に、前記第７の信号分岐部（401）にて分岐された差動同相電気信号（Ｉ１ｂ）と前記第８の信号分岐部（404）にて分岐された差動同相電気信号（Ｉ２ｂ）を基に、前記第１の差動直交電気信号（Ｑ１）を補償する参照電気信号（Ｉ１２ｒ）を発生して前記第９の加算回路（503）に送ると共に前記第２の差動直交電気信号（Ｑ２）を補償する参照電気信号（Ｉ２１ｒ）を発生して前記第１０の加算回路（506）に送る第７の補償回路（410）と、
前記第９の信号分岐部（501）にて分岐された差動直交電気信号（Ｑ１ｂ）と前記第１０の信号分岐部（504）にて分岐された差動直交電気信号（Ｑ２ｂ）を基に、前記第１の差動同相電気信号（Ｉ１）を補償する参照電気信号（Ｑ１２ｒ）を発生して前記第７の加算回路（403）に送ると共に前記第２の差動同相電気信号（Ｉ２）を補償する参照電気信号（Ｑ２１ｒ）を発生して前記第８の加算回路（406）に送る第８の補償回路（５10）とを備え、
前記第７の遅延回路（402）における位相遅延量及び前記第８の遅延回路（405）における位相遅延量は、前記第８の補償回路（510）における位相遅延量と等しく、
前記第９の遅延回路（502）における位相遅延量及び前記第１０の遅延回路（505）における位相遅延量は、前記第７の補償回路（410）における位相遅延量と等しく、
前記第７の加算回路（403）は、前記第７の信号分岐部（401）にて分岐されてから前記第７の遅延回路（402）を通過してきた差動同相電気信号（Ｉ１ａ）と前記参照電気信号（Ｑ１２ｒ）とを加算して出力し、
前記第８の加算回路（406）は、前記第８の信号分岐部（404）にて分岐されてから前記第８の遅延回路（405）を通過してきた差動同相電気信号（Ｉ２ａ）と前記参照電気信号（Ｑ２１ｒ）とを加算して出力し、
前記第９の加算回路（503）は、前記第９の信号分岐部（501）にて分岐されてから前記第９の遅延回路（502）を通過してきた差動直交電気信号（Ｑ１ａ）と前記参照電気信号（Ｉ１２ｒ）とを加算して出力し、
前記第１０の加算回路（506）は、前記第１０の信号分岐部（504）にて分岐されてから前記第１０の遅延回路（505）を通過してきた差動直交電気信号（Ｑ２ａ）と前記参照電気信号（Ｉ２１ｒ）とを加算して出力することを特徴とする。
本願の第７の発明は前記第６の発明において、
前記第７の補償回路（410）は、
２つのトランジスタ（411,412）を有する差動増幅回路を備えており、前記差動同相電気信号（Ｉ１ｂ）と前記差動同相電気信号（Ｉ２ｂ）を差動増幅して前記参照電気信号（Ｉ１２ｒ）と前記参照電気信号（Ｉ２１ｒ）を発生し、
前記第８の補償回路（510）は、
２つのトランジスタ（511,512）を有する差動増幅回路を備えており、前記差動直交電気信号（Ｑ１ｂ）と前記差動直交電気信号（Ｑ２ｂ）を差動増幅して前記参照電気信号（Ｑ１２ｒ）と前記参照電気信号（Ｑ２１ｒ）を発生することを特徴とする。
前記第７の補償回路（410）は、
２つのトランジスタ（411,412）を有する差動増幅回路を備えており、前記差動同相電気信号（Ｉ１ｂ）と前記差動同相電気信号（Ｉ２ｂ）を差動増幅して前記参照電気信号（Ｉ１２ｒ）と前記参照電気信号（Ｉ２１ｒ）を発生し、
前記第８の補償回路（510）は、
２つのトランジスタ（511,512）を有する差動増幅回路を備えており、前記差動直交電気信号（Ｑ１ｂ）と前記差動直交電気信号（Ｑ２ｂ）を差動増幅して前記参照電気信号（Ｑ１２ｒ）と前記参照電気信号（Ｑ２１ｒ）を発生することを特徴とする。
本願の第８の発明は前記第７の発明において、
前記第７の補償回路（410）の前記トランジスタ（411,412）及び前記第８の補償回路（510）の前記トランジスタ（511,512）は、ＭＯＳトランジスタまたはバイポーラトランジスタであることを特徴とする。
前記第７の補償回路（410）の前記トランジスタ（411,412）及び前記第８の補償回路（510）の前記トランジスタ（511,512）は、ＭＯＳトランジスタまたはバイポーラトランジスタであることを特徴とする。
本発明のドライバ装置によれば、マッハツェンダ光変調器での上下アームの位相変化特性が異なっていても、変調した光信号（光出力）の変調シンボル点のずれが補償され（各シンボルの歪が緩和され）、光出力の品質を向上することができる。
以下、本発明に係る、光変調器のドライバ装置を、実施例に基づき詳細に説明する。
［実施例１］
図１は本発明の実施例１に係る、光変調器のドライバ装置１００を示すものである。
このドライバ装置１００により駆動する光変調器は、図１４に示す光変調器と同じであり、第１のマッハツェンダ光変調器ＭＺＭ１と、位相回転部２７を備えた第２のマッハツェンダ光変調器ＭＺＭ２を有している。入力導波路３１から入力された光入力Ｐinは分岐部３２において分岐されて、第１のマッハツェンダ光変調器ＭＺＭ１と第２のマッハツェンダ光変調器ＭＺＭ２に入力される。第１のマッハツェンダ光変調器ＭＺＭ１では、同相電気信号Ｉ（差動同相電気信号Ｉ１，Ｉ２）により変調動作が行われ、第２のマッハツェンダ光変調器ＭＺＭ２では、直交電気信号Ｑ（差動直交電気信号Ｑ１，Ｑ２）により変調動作が行われる。第１，第２のマッハツェンダ光変調器ＭＺＭ１，ＭＺＭ２により変調された光信号は、合波部３３により合波され光出力（変調光信号）Ｐoutとなり、出力導波路３４から出力される。
図１は本発明の実施例１に係る、光変調器のドライバ装置１００を示すものである。
このドライバ装置１００により駆動する光変調器は、図１４に示す光変調器と同じであり、第１のマッハツェンダ光変調器ＭＺＭ１と、位相回転部２７を備えた第２のマッハツェンダ光変調器ＭＺＭ２を有している。入力導波路３１から入力された光入力Ｐinは分岐部３２において分岐されて、第１のマッハツェンダ光変調器ＭＺＭ１と第２のマッハツェンダ光変調器ＭＺＭ２に入力される。第１のマッハツェンダ光変調器ＭＺＭ１では、同相電気信号Ｉ（差動同相電気信号Ｉ１，Ｉ２）により変調動作が行われ、第２のマッハツェンダ光変調器ＭＺＭ２では、直交電気信号Ｑ（差動直交電気信号Ｑ１，Ｑ２）により変調動作が行われる。第１，第２のマッハツェンダ光変調器ＭＺＭ１，ＭＺＭ２により変調された光信号は、合波部３３により合波され光出力（変調光信号）Ｐoutとなり、出力導波路３４から出力される。
ドライバ装置１００のドライバＤ１では、同相電気信号Ｉが電気信号入力線Ｌ１０を介して入力され、位相が相互に１８０°ずれている差動同相電気信号Ｉ１，Ｉ２を電気信号出力線Ｌ１１，Ｌ１２を介して出力する。差動同相電気信号Ｉ１は屈折率変化部１６ａに入力され、差動同相電気信号Ｉ２は屈折率変化部１６ｂに入力される。
ドライバＤ２では、直交電気信号Ｑが電気信号入力線Ｌ２０を介して入力され、位相が相互に１８０°ずれている差動直交電気信号Ｑ１，Ｑ２を電気信号出力線Ｌ２１，Ｌ２２を介して出力する。差動直交電気信号Ｑ１は屈折率変化部２６ａに入力され、差動直交電気信号Ｑ２は屈折率変化部２６ｂに入力される。
ドライバＤ２では、直交電気信号Ｑが電気信号入力線Ｌ２０を介して入力され、位相が相互に１８０°ずれている差動直交電気信号Ｑ１，Ｑ２を電気信号出力線Ｌ２１，Ｌ２２を介して出力する。差動直交電気信号Ｑ１は屈折率変化部２６ａに入力され、差動直交電気信号Ｑ２は屈折率変化部２６ｂに入力される。
電気信号入力線Ｌ１０には、同相電気信号Ｉの流れ方向に沿い、信号分岐部１０１、遅延回路１０２、加算回路１０３が、この順に備えられている。このため、同相電気信号Ｉは、信号分岐部１０１、遅延回路１０２及び加算回路１０３を通過してドライバＤ１に入力される（なおドライバＤ１に入力される電気信号の詳細については後述する）。
電気信号入力線Ｌ２０には、直交電気信号Ｑの流れ方向に沿い、信号分岐部１０４、遅延回路１０５、加算回路１０６が、この順に備えられている。このため、直交電気信号Ｑは、信号分岐部１０４、遅延回路１０５及び加算回路１０６を通過してドライバＤ２に入力される（なおドライバＤ２に入力される電気信号の詳細については後述する）。
電気信号入力線Ｌ２０には、直交電気信号Ｑの流れ方向に沿い、信号分岐部１０４、遅延回路１０５、加算回路１０６が、この順に備えられている。このため、直交電気信号Ｑは、信号分岐部１０４、遅延回路１０５及び加算回路１０６を通過してドライバＤ２に入力される（なおドライバＤ２に入力される電気信号の詳細については後述する）。
更に本実施例のドライバ装置１００は、補償回路１１０と補償回路１２０を有している。
補償回路１１０は、単相差動変換回路１１１と、ＭＯＳトランジスタ１１２と、ＭＯＳトランジスタ１１３と、抵抗１１４を有している。トランジスタ１１２、１１３は、相互のドレインが接続された差動対（差動増幅回路）を構成している。トランジスタ１１２，１１３のドレインは抵抗１１４を介して高電位電源に接続され、トランジスタ１１２，１１３のソースは接地されている。トランジスタ１１２，１１３は、ＰＭＯＳであってもＮＭＯＳであってもよい。
補償回路１１０は、単相差動変換回路１１１と、ＭＯＳトランジスタ１１２と、ＭＯＳトランジスタ１１３と、抵抗１１４を有している。トランジスタ１１２、１１３は、相互のドレインが接続された差動対（差動増幅回路）を構成している。トランジスタ１１２，１１３のドレインは抵抗１１４を介して高電位電源に接続され、トランジスタ１１２，１１３のソースは接地されている。トランジスタ１１２，１１３は、ＰＭＯＳであってもＮＭＯＳであってもよい。
補償回路１２０は、単相差動変換回路１２１と、ＭＯＳトランジスタ１２２と、ＭＯＳトランジスタ１２３と、抵抗１２４を有している。トランジスタ１２２、１２３は、相互のドレインが接続された差動対（差動増幅回路）を構成している。トランジスタ１２２，１２３のドレインは抵抗１２４を介して高電位電源に接続され、トランジスタ１２２，１２３のソースは接地されている。トランジスタ１２２，１２３は、ＰＭＯＳであってもＮＭＯＳであってもよい。
なお図１に示すドライバ装置１００のうち、ドライバＤ１，Ｄ２を除く構成により、非線形特性補正回路１３０が構成されている。すなわち、非線形特性補正回路１３０は、信号分岐部１０１，１０４、遅延回路１０２，１０５、加算回路１０３，１０６、補償回路１１０，１２０により構成されている。
次に、上記構成のドライバ装置１００の動作を説明する。
同相電気信号Ｉは、信号分岐部１０１により、同相電気信号Ｉａと同相電気信号Ｉｂに分岐される。同相電気信号Ｉａは、遅延回路１０２により位相遅延されてから、加算回路１０３に送られる。遅延回路１０２における同相電気信号Ｉａの位相遅延量は、後述する直交電気信号Ｑｂが補償回路１１０を通過する際の位相遅延量と等しくしている。
同相電気信号Ｉは、信号分岐部１０１により、同相電気信号Ｉａと同相電気信号Ｉｂに分岐される。同相電気信号Ｉａは、遅延回路１０２により位相遅延されてから、加算回路１０３に送られる。遅延回路１０２における同相電気信号Ｉａの位相遅延量は、後述する直交電気信号Ｑｂが補償回路１１０を通過する際の位相遅延量と等しくしている。
直交電気信号Ｑは、信号分岐部１０４により、直交電気信号Ｑａと直交電気信号Ｑｂに分岐される。直交電気信号Ｑａは、遅延回路１０５により遅延されてから、加算回路１０６に送られる。遅延回路１０５における直交電気信号Ｑａの位相遅延量は、直交電気信号Ｉｂが補償回路１２０を通過する際の位相遅延量と等しくしている。
補償回路１１０の単相差動変換回路１１１は、単相信号である直交電気信号Ｑｂを、差動信号である直交電気信号Ｑｂ１と直交電気信号Ｑｂ２に変換する。直交電気信号Ｑｂ１はトランジスタ１１２のゲートに入力され、直交電気信号Ｑｂ２はトランジスタ１１３のゲートに入力され、トランジスタ１１２，１１３による差動対（差動増幅回路）により差動増幅される。
トランジスタ１１２，１１３による差動対（差動増幅回路）により増幅された電気信号は、トランジスタ１１２，１１３のドレインから取り出され、参照電気信号Ｑｒとして出力されて加算回路１０３に送られる。
トランジスタ１１２，１１３による差動対（差動増幅回路）により増幅された電気信号は、トランジスタ１１２，１１３のドレインから取り出され、参照電気信号Ｑｒとして出力されて加算回路１０３に送られる。
補償回路１２０の単相差動変換回路１２１は、単相信号である同相電気信号Ｉｂを、差動信号である同相電気信号Ｉｂ１と同相電気信号Ｉｂ２に変換する。同相電気信号Ｉｂ１はトランジスタ１２２のゲートに入力され、同相電気信号Ｉｂ２はトランジスタ１２３のゲートに入力され、トランジスタ１２２，１２３による差動対（差動増幅回路）により差動増幅される。
トランジスタ１２２，１２３による差動対（差動増幅回路）により増幅された電気信号は、トランジスタ１２２，１２３のドレインから取り出され、参照電気信号Ｉｒとして出力されて加算回路１０６に送られる。
トランジスタ１２２，１２３による差動対（差動増幅回路）により増幅された電気信号は、トランジスタ１２２，１２３のドレインから取り出され、参照電気信号Ｉｒとして出力されて加算回路１０６に送られる。
加算回路１０３では、同相電気信号Ｉａと参照電気信号Ｑｒを加算し、加算した電気信号をドライバＤ１に送る。このとき、同相電気信号Ｉａは遅延回路１０２により位相遅延量が調整されているため、同相電気信号Ｉａと参照電気信号Ｑｒの位相は同期している。
ドライバＤ１は、位相同期した同相電気信号Ｉａと参照電気信号Ｑｒが入力され、Ｉａ＋Ｑｒの差動信号である差動同相電気信号Ｉ１，Ｉ２を出力する。この差動同相電気信号Ｉ１，Ｉ２は、直交電気信号Ｑの値を参照したものとなっている。
差動同相電気信号Ｉ１が屈折率変化部１６ａに入力され、差動同相電気信号Ｉ２が屈折率変化部１６ｂに入力され、マッハツェンダ光変調器ＭＺＭ１により光変調動作が行われる。
ドライバＤ１は、位相同期した同相電気信号Ｉａと参照電気信号Ｑｒが入力され、Ｉａ＋Ｑｒの差動信号である差動同相電気信号Ｉ１，Ｉ２を出力する。この差動同相電気信号Ｉ１，Ｉ２は、直交電気信号Ｑの値を参照したものとなっている。
差動同相電気信号Ｉ１が屈折率変化部１６ａに入力され、差動同相電気信号Ｉ２が屈折率変化部１６ｂに入力され、マッハツェンダ光変調器ＭＺＭ１により光変調動作が行われる。
加算回路１０６では、直交電気信号Ｑａと参照電気信号Ｉｒを加算し、加算した電気信号をドライバＤ２に送る。このとき、直交電気信号Ｑａは遅延回路１０５により位相遅延量が調整されているため、直交電気信号Ｑａと参照電気信号Ｉｒの位相は同期している。
ドライバＤ２は、位相同期した直交電気信号Ｑａと参照電気信号Ｉｒが入力され、Ｑａ＋Ｉｒの差動信号である差動直交電気信号Ｑ１，Ｑ２を出力する。この差動直交電気信号Ｑ１，Ｑ２は、同相電気信号Ｉの値を参照したものとなっている。
差動直交電気信号Ｑ１が屈折率変化部２６ａに入力され、差動直交電気信号Ｑ２が屈折率変化部２６ｂに入力され、マッハツェンダ光変調器ＭＺＭ２により光変調動作が行われる。
ドライバＤ２は、位相同期した直交電気信号Ｑａと参照電気信号Ｉｒが入力され、Ｑａ＋Ｉｒの差動信号である差動直交電気信号Ｑ１，Ｑ２を出力する。この差動直交電気信号Ｑ１，Ｑ２は、同相電気信号Ｉの値を参照したものとなっている。
差動直交電気信号Ｑ１が屈折率変化部２６ａに入力され、差動直交電気信号Ｑ２が屈折率変化部２６ｂに入力され、マッハツェンダ光変調器ＭＺＭ２により光変調動作が行われる。
実施例１の効果を、図２を用いて説明する。
図２は、上アーム１３ａ，２３ａの屈折率変化部１６ａ，２６ａの特性と、下アーム１３ｂ，２３ｂの屈折率変化部１６ｂ，２６ｂの特性が異なるマッハツェンダ光変調器ＭＺＭ１，ＭＺＭ２を用いて直交振幅光変調器を作り、１６ＱＡＭ信号を出力した時の軌跡を示す例である。
図２は、上アーム１３ａ，２３ａの屈折率変化部１６ａ，２６ａの特性と、下アーム１３ｂ，２３ｂの屈折率変化部１６ｂ，２６ｂの特性が異なるマッハツェンダ光変調器ＭＺＭ１，ＭＺＭ２を用いて直交振幅光変調器を作り、１６ＱＡＭ信号を出力した時の軌跡を示す例である。
ＭＺＭの上下アームの特性が異なるとき、ＭＺＭ出力は、図２のように理想の軌跡（図中、点線で示す軌跡）に対し、歪んだ軌跡（図中、実線で示す特性）になる。
例えば（ａ）のシンボルは、本来あるべきポジション（ａ’）から実軸成分に（１）、虚軸成分に（２）分のズレを持っている。実軸成分のシンボルをＩ信号（同相電気信号Ｉ）、虚軸成分のシンボルはＱ信号（直交電気信号Ｑ）が決めるとすると、（２）のズレを補正するには、Ｑ信号を調整する必要がある。
一方で、（ｂ）のシンボルは本来あるべきポジション（ｂ’）から実軸成分に（３）、虚軸成分に（４）分のズレを持っている。虚軸成分のズレ（４）は（２）に比べて小さい。
（ａ）と（ｂ）はＱ信号の値に違いは無く、Ｉ信号の値が異なるため、シンボルの位置が異なっている。すなわち、（２）と（４）のズレを補正するＱ信号の調整はＩ信号の値によって変化する必要がある。
例えば（ａ）のシンボルは、本来あるべきポジション（ａ’）から実軸成分に（１）、虚軸成分に（２）分のズレを持っている。実軸成分のシンボルをＩ信号（同相電気信号Ｉ）、虚軸成分のシンボルはＱ信号（直交電気信号Ｑ）が決めるとすると、（２）のズレを補正するには、Ｑ信号を調整する必要がある。
一方で、（ｂ）のシンボルは本来あるべきポジション（ｂ’）から実軸成分に（３）、虚軸成分に（４）分のズレを持っている。虚軸成分のズレ（４）は（２）に比べて小さい。
（ａ）と（ｂ）はＱ信号の値に違いは無く、Ｉ信号の値が異なるため、シンボルの位置が異なっている。すなわち、（２）と（４）のズレを補正するＱ信号の調整はＩ信号の値によって変化する必要がある。
そのため図１の実施例では、Ｑ信号にはＩ信号を参照した値（参照電気信号Ｉｒ）を入力するように配置してある。具体的には、ドライバＤ２には直交電気信号Ｑａと参照電気信号Ｉｒを入力している。
Ｉ信号の調整も同様にＱ信号の値によって変化する必要があるため、図１の実施例では、Ｉ信号にはＱ信号を参照した値（参照電気信号Ｑｒ）を入力するように配置してある。具体的には、ドライバＤ１には同相電気信号Ｉａと参照電気信号Ｑｒを入力している。
Ｉ信号の調整も同様にＱ信号の値によって変化する必要があるため、図１の実施例では、Ｉ信号にはＱ信号を参照した値（参照電気信号Ｑｒ）を入力するように配置してある。具体的には、ドライバＤ１には同相電気信号Ｉａと参照電気信号Ｑｒを入力している。
図３は、図２のような歪みを直交振幅光変調器が見せた時の、補償回路１１０，１２０の特性の例である。
図３に示すように補償回路１１０，１２０は、入力信号に対して、図３のような偶数関数出力を出す回路である。
図３に示すように補償回路１１０，１２０は、入力信号に対して、図３のような偶数関数出力を出す回路である。
図３の特性になっている補償回路１１０，１２０の動作原理を以下に示す。なお両補償回路１１０，１２０の動作原理は同一であるので、ここでは両者を代表して補償回路１１０について説明する。
補償回路１１０への入力信号をXとすると単相差動変換回路１１１から出力される信号はXと−Xとなる。出力された差動信号X，−Xはそれぞれトランジスタ１１２，１１３に入力される。
両トランジスタ１１２，１１３のVin-Iout特性をテイラー展開すると、Iout=a0 + a1Vin + a2Vin2 + a3Vin3.....と多項式で表現できる。Xと−Xを入力し、出力を足し合わせると奇数次の項が打ち消しあいIout=2a0 + 2a2Vin2 + 2a4Vin4.....と偶関数の出力になる。
加算した電流は抵抗Rout（抵抗１１４）を用いて、電圧に変換でき、Vout=Rout×Ioutとなる。これが図３の出力を出す補償回路の動作原理となる。
両トランジスタ１１２，１１３のVin-Iout特性をテイラー展開すると、Iout=a0 + a1Vin + a2Vin2 + a3Vin3.....と多項式で表現できる。Xと−Xを入力し、出力を足し合わせると奇数次の項が打ち消しあいIout=2a0 + 2a2Vin2 + 2a4Vin4.....と偶関数の出力になる。
加算した電流は抵抗Rout（抵抗１１４）を用いて、電圧に変換でき、Vout=Rout×Ioutとなる。これが図３の出力を出す補償回路の動作原理となる。
補償回路１１０の入出力特性は、トランジスタや抵抗等の回路素子のパラメータを変化させることで変更できる。出力の形状は図２の変調器出力の歪みに合わせて特性を調整する必要がある。
特性の調整法としては次の方法がある。
第１の調整方法は、補償回路の入出力特性を変更できるような補償回路調整回路を接続し、図４に示すように測定部１００１により変調器出力を測定してから、品質係数・符号誤り率計算部１００２にて品質係数や符号誤り率を計算し、これが最小になるように補償回路調整回路１００３により補償回路１１０，１２０の入出力特性を変更する方法である。
第２の調整方法は、変調器の上下アーム特性の測定結果から、図５（ａ），（ｂ）に示すように出力がフラットになるような補償回路の入出力特性を計算によって求め、補償回路調整回路１００３によって調整する方法である。
第１の調整方法は、補償回路の入出力特性を変更できるような補償回路調整回路を接続し、図４に示すように測定部１００１により変調器出力を測定してから、品質係数・符号誤り率計算部１００２にて品質係数や符号誤り率を計算し、これが最小になるように補償回路調整回路１００３により補償回路１１０，１２０の入出力特性を変更する方法である。
第２の調整方法は、変調器の上下アーム特性の測定結果から、図５（ａ），（ｂ）に示すように出力がフラットになるような補償回路の入出力特性を計算によって求め、補償回路調整回路１００３によって調整する方法である。
上記のようにして補償回路１１０，１２０の補償特性を決定しているため、ドライバＤ１には同相電気信号Ｉａと参照電気信号Ｑｒを入力し、ドライバＤ２には直交電気信号Ｑａと参照電気信号Ｉｒを入力することにより、同相電気信号Ｉと直交電気信号Ｑによりそれぞれ独立に光信号を変調して出力する直交振幅光変調器または位相偏移光変調器において、変調後の光出力（変調光信号）Ｐoutの各シンボルの歪みが緩和され、信号品質が向上する。
図６は本実施例１を用いて直交振幅光変調器を構成した時の１６ＱＡＭ信号出力を示す。図１８の１６ＱＡＭ信号にくらべ各シンボルの歪みが緩和され、信号品質が向上している。
［実施例２］
図７は本発明の実施例２に係る、光変調器のドライバ装置１００Ａを示している。なお図７ではマッハツェンダ光変調器ＭＺＭ１，ＭＺＭ２は図示省略している。
図７は本発明の実施例２に係る、光変調器のドライバ装置１００Ａを示している。なお図７ではマッハツェンダ光変調器ＭＺＭ１，ＭＺＭ２は図示省略している。
このドライバ装置１００Ａでは、ドライバＤ１，Ｄ２の入力側の電気信号入力線Ｌ１０，Ｌ２０に、２段の非線形特性補償回路１３０−１，１３０−２を直列に入れている。非線形特性補償回路１３０−１，１３０−２の構成は、図１に示す非線形特性補正回路１３０と同様である。
なお、非線形特性補償回路１３０−１による補償量と、非線形特性補償回路１３０−２による補償量は、同一であっても異なっていてもよい。
なお、非線形特性補償回路１３０−１による補償量と、非線形特性補償回路１３０−２による補償量は、同一であっても異なっていてもよい。
本例では、２段の非線形特性補償回路１３０−１，１３０−２を採用しているため、実施例１に比べて、シンボルの歪みが強く補正される。
なお、非線形特性補償回路の段数を３段以上にしてもよく、段数が増えるほどシンボルの歪みは強く補正される。
なお、非線形特性補償回路の段数を３段以上にしてもよく、段数が増えるほどシンボルの歪みは強く補正される。
［実施例３］
実施例１，２で用いていた、補償回路１１０，１２０の差動対（差動増幅回路）を変形したものを、図８を参照しつつ実施例３としてまとめて説明する。
実施例１，２で用いていた、補償回路１１０，１２０の差動対（差動増幅回路）を変形したものを、図８を参照しつつ実施例３としてまとめて説明する。
図８（ａ）に示す差動対（差動増幅回路）は、ＭＯＳトランジスタＴｒ１，Ｔｒ２のソース同士を接続し、このソース側から参照電気信号Ｑｒ（Ｉｒ）を出力するものである。トランジスタＴｒ１，Ｔｒ２のドレインは抵抗Ｒ１１，Ｒ１２を介して高電位電源に接続され、そのソースは抵抗Ｒ１３を介して接地されている。
図８（ｂ）に示す差動対（差動増幅回路）は、バイポーラトランジスタＴｒ３，Ｔｒ４のコレクタ同士を接続し、このコレクタ側から参照電気信号Ｑｒ（Ｉｒ）を出力するものである。トランジスタＴｒ３，Ｔｒ４のコレクタは抵抗Ｒ２１を介して高電位電源に接続され、そのエミッタは接地されている。
図８（ｃ）に示す差動対（差動増幅回路）は、バイポーラトランジスタＴｒ５，Ｔｒ６のエミッタ同士を接続し、このエミッタ側から参照電気信号Ｑｒ（Ｉｒ）を出力するものである。トランジスタＴｒ５，Ｔｒ６のコレクタは抵抗Ｒ３１，Ｒ３２を介して高電位電源に接続され、そのエミッタは抵抗Ｒ３３を介して接地されている。
図８（ｂ）に示す差動対（差動増幅回路）は、バイポーラトランジスタＴｒ３，Ｔｒ４のコレクタ同士を接続し、このコレクタ側から参照電気信号Ｑｒ（Ｉｒ）を出力するものである。トランジスタＴｒ３，Ｔｒ４のコレクタは抵抗Ｒ２１を介して高電位電源に接続され、そのエミッタは接地されている。
図８（ｃ）に示す差動対（差動増幅回路）は、バイポーラトランジスタＴｒ５，Ｔｒ６のエミッタ同士を接続し、このエミッタ側から参照電気信号Ｑｒ（Ｉｒ）を出力するものである。トランジスタＴｒ５，Ｔｒ６のコレクタは抵抗Ｒ３１，Ｒ３２を介して高電位電源に接続され、そのエミッタは抵抗Ｒ３３を介して接地されている。
［実施例４］
図９は本発明の実施例４に係る、光変調器のドライバ装置１００Ｂを示している。このドライバ装置１００Ｂでは、ドライバＤ１，Ｄ２の後段に、非線形特性補償回路１３０−３，１３０−４を配置している。
図９は本発明の実施例４に係る、光変調器のドライバ装置１００Ｂを示している。このドライバ装置１００Ｂでは、ドライバＤ１，Ｄ２の後段に、非線形特性補償回路１３０−３，１３０−４を配置している。
ドライバＤ１の後段に配置された非線形特性補正回路１３０−３では、電気信号出力線Ｌ１１に、差動同相電気信号Ｉ１の流れ方向に沿い、信号分岐部２０１、遅延回路２０２、加算回路２０３が、この順に備えられている。電気信号出力線Ｌ１２には、差動同相電気信号Ｉ２の流れ方向に沿い、信号分岐部２０４、遅延回路２０５、加算回路２０６が、この順に備えられている。
信号分岐部２０１は、差動同相電気信号Ｉ１を差動同相電気信号Ｉ１ａと差動同相電気信号Ｉ１ｂに分岐し、信号分岐部２０４は、差動同相電気信号Ｉ２を差動同相電気信号Ｉ２ａと差動同相電気信号Ｉ２ｂに分岐する。
信号分岐部２０１は、差動同相電気信号Ｉ１を差動同相電気信号Ｉ１ａと差動同相電気信号Ｉ１ｂに分岐し、信号分岐部２０４は、差動同相電気信号Ｉ２を差動同相電気信号Ｉ２ａと差動同相電気信号Ｉ２ｂに分岐する。
補償回路２１０，２２０は、図１に示す補償回路１１０，１２０や、図８（ａ），（ｂ），（ｃ）に示す補償回路のうちのいずれかと同じ回路構成となっている。
補償回路２１０は、差動同相電気信号Ｉ２ｂを補償演算して参照電気信号Ｉ２ｒを加算回路２０３に送る。補償回路２２０は、差動同相電気信号Ｉ１ｂを補償演算して参照電気信号Ｉ１ｒを加算回路２０６に送る。
補償回路２１０は、差動同相電気信号Ｉ２ｂを補償演算して参照電気信号Ｉ２ｒを加算回路２０３に送る。補償回路２２０は、差動同相電気信号Ｉ１ｂを補償演算して参照電気信号Ｉ１ｒを加算回路２０６に送る。
加算回路２０３では、遅延回路２０２にて位相遅延した差動同相電気信号Ｉ１ａと参照電気信号Ｉ２ｒを加算して、これを屈折率変化部１６ａに入力する。なお、遅延回路２０２での差動同相電気信号Ｉ１ａの位相遅延量は、補償回路２１０での差動同相電気信号Ｉ２ｂの位相遅延量と等しくなっている。
加算回路２０６では、遅延回路２０５にて位相遅延した差動同相電気信号Ｉ２ａと参照電気信号Ｉ１ｒを加算して、これを屈折率変化部１６ｂに入力する。なお、遅延回路２０５での差動同相電気信号Ｉ２ａの位相遅延量は、補償回路２２０での差動同相電気信号Ｉ１ｂの位相遅延量と等しくなっている。
加算回路２０６では、遅延回路２０５にて位相遅延した差動同相電気信号Ｉ２ａと参照電気信号Ｉ１ｒを加算して、これを屈折率変化部１６ｂに入力する。なお、遅延回路２０５での差動同相電気信号Ｉ２ａの位相遅延量は、補償回路２２０での差動同相電気信号Ｉ１ｂの位相遅延量と等しくなっている。
ドライバＤ２の後段に配置された非線形特性補正回路１３０−４では、電気信号出力線Ｌ２１に、差動直交電気信号Ｑ１の流れ方向に沿い、信号分岐部３０１、遅延回路３０２、加算回路３０３が、この順に備えられている。電気信号出力線Ｌ２２には、差動直交電気信号Ｑ２の流れ方向に沿い、信号分岐部３０４、遅延回路３０５、加算回路３０６が、この順に備えられている。
信号分岐部３０１は、差動直交電気信号Ｑ１を差動直交電気信号Ｑ１ａと差動直交電気信号Ｑ１ｂに分岐し、信号分岐部３０４は、差動直交電気信号Ｑ２を差動直交電気信号Ｑ２ａと差動直交電気信号Ｑ２ｂに分岐する。
信号分岐部３０１は、差動直交電気信号Ｑ１を差動直交電気信号Ｑ１ａと差動直交電気信号Ｑ１ｂに分岐し、信号分岐部３０４は、差動直交電気信号Ｑ２を差動直交電気信号Ｑ２ａと差動直交電気信号Ｑ２ｂに分岐する。
補償回路３１０，３２０は、図１に示す補償回路１１０，１２０や、図８（ａ），（ｂ），（ｃ）に示す補償回路のうちのいずれかと同じ回路構成となっている。
補償回路３１０は、差動直交電気信号Ｑ２ｂを補償演算して参照電気信号Ｑ２ｒを加算回路３０３に送る。補償回路３２０は、差動直交電気信号Ｑ１ｂを補償演算して参照電気信号Ｑ１ｒを加算回路３０６に送る。
補償回路３１０は、差動直交電気信号Ｑ２ｂを補償演算して参照電気信号Ｑ２ｒを加算回路３０３に送る。補償回路３２０は、差動直交電気信号Ｑ１ｂを補償演算して参照電気信号Ｑ１ｒを加算回路３０６に送る。
加算回路３０３では、遅延回路３０２にて位相遅延した差動直交電気信号Ｑ１ａと参照電気信号Ｑ２ｒを加算して、これを屈折率変化部２６ａに入力する。なお、遅延回路３０２での差動直交電気信号Ｑ１ａの位相遅延量は、補償回路３１０での差動直交電気信号Ｑ２ｂの位相遅延量と等しくなっている。
加算回路３０６では、遅延回路３０５にて位相遅延した差動直交電気信号Ｑ２ａと参照電気信号Ｑ１ｒを加算して、これを屈折率変化部２６ｂに入力する。なお、遅延回路３０５での差動直交電気信号Ｑ２ａの位相遅延量は、補償回路３２０での差動直交電気信号Ｑ１ｂの位相遅延量と等しくなっている。
加算回路３０６では、遅延回路３０５にて位相遅延した差動直交電気信号Ｑ２ａと参照電気信号Ｑ１ｒを加算して、これを屈折率変化部２６ｂに入力する。なお、遅延回路３０５での差動直交電気信号Ｑ２ａの位相遅延量は、補償回路３２０での差動直交電気信号Ｑ１ｂの位相遅延量と等しくなっている。
この実施例４では、ドライバＤ１，Ｄ２の後段に、４つの補償回路２１０，２２０，３１０，３２０を配置することができるので、補償回路の数が増え、よりシンボルの歪を強く補正することができる。補償回路２１０，２２０，３１０，３２０の特性は、同じであっても全て異なっていても良い。
なお図９に示す構成において、ドライバＤ１，Ｄ２の前段に、図１に示す非線形特性補正回路１３０や、図７に示す非線形特性補正回路１３０−１，１３０−２を配置してもよい。
［実施例５］
図１０は本発明の実施例５に係る、光変調器のドライバ装置１００Ｃを示している。このドライバ装置１００Ｃでは、ドライバＤ１，Ｄ２の後段に、非線形特性補正回路１３０−５，１３０−６を配置している。
図１０は本発明の実施例５に係る、光変調器のドライバ装置１００Ｃを示している。このドライバ装置１００Ｃでは、ドライバＤ１，Ｄ２の後段に、非線形特性補正回路１３０−５，１３０−６を配置している。
ドライバＤ１の後段に配置された非線形特性補正回路１３０−５では、電気信号出力線Ｌ１１に、差動同相電気信号Ｉ１の流れ方向に沿い、信号分岐部４０１、遅延回路４０２、加算回路４０３が、この順に備えられている。電気信号出力線Ｌ１２には、差動同相電気信号Ｉ２の流れ方向に沿い、信号分岐部４０４、遅延回路４０５、加算回路４０６が、この順に備えられている。
信号分岐部４０１は、差動同相電気信号Ｉ１を差動同相電気信号Ｉ１ａと差動同相電気信号Ｉ１ｂに分岐し、信号分岐部４０４は、差動同相電気信号Ｉ２を差動同相電気信号Ｉ２ａと差動同相電気信号Ｉ２ｂに分岐する。
信号分岐部４０１は、差動同相電気信号Ｉ１を差動同相電気信号Ｉ１ａと差動同相電気信号Ｉ１ｂに分岐し、信号分岐部４０４は、差動同相電気信号Ｉ２を差動同相電気信号Ｉ２ａと差動同相電気信号Ｉ２ｂに分岐する。
補償回路４１０は、ＭＯＳトランジスタ４１１とＭＯＳトランジスタ４１２からなる差動対（差動増幅回路）を有している。トランジスタ４１１，４１２のドレインは抵抗４１３を介して高電位電源に接続され、トランジスタ４１１，４１２のソースは抵抗４１４を介して接地されている。
差動同相電気信号Ｉ１ｂはトランジスタ４１１のゲートに入力され、差動同相電気信号Ｉ２ｂはトランジスタ４１２のゲートに入力される。これにより、差動同相電気信号Ｉ１ｂ，Ｉ２ｂが差動増幅され、トランジスタ４１１，４１２のドレイン側からは参照電気信号Ｉ１２ｒが出力され、トランジスタ４１１，４１２のソースからは参照電気信号Ｉ２１ｒが出力される。
ドライバＤ２の後段に配置された非線形特性補正回路１３０−６では、電気信号出力線Ｌ２１に、差動直交電気信号Ｑ１の流れ方向に沿い、信号分岐部５０１、遅延回路５０２、加算回路５０３が、この順に備えられている。電気信号出力線Ｌ２２には、差動直交電気信号Ｑ２の流れ方向に沿い、信号分岐部５０４、遅延回路５０５、加算回路５０６が、この順に備えられている。
信号分岐部５０１は、差動直交電気信号Ｑ１を差動直交電気信号Ｑ１ａと差動直交電気信号Ｑ１ｂに分岐し、信号分岐部５０４は、差動直交電気信号Ｑ２を差動同相電気信号Ｑ２ａと差動直交電気信号Ｑ２ｂに分岐する。
信号分岐部５０１は、差動直交電気信号Ｑ１を差動直交電気信号Ｑ１ａと差動直交電気信号Ｑ１ｂに分岐し、信号分岐部５０４は、差動直交電気信号Ｑ２を差動同相電気信号Ｑ２ａと差動直交電気信号Ｑ２ｂに分岐する。
補償回路５１０は、ＭＯＳトランジスタ５１１とＭＯＳトランジスタ５１２からなる差動対（差動増幅回路）を有している。トランジスタ５１１，５１２のドレインは抵抗５１３を介して高電位電源に接続され、トランジスタ５１１，５１２のソースは抵抗５１４を介して接地されている。
差動直交電気信号Ｑ１ｂはトランジスタ５１１のゲートに入力され、差動直交電気信号Ｑ２ｂはトランジスタ５１２のゲートに入力される。これにより、差動直交電気信号Ｑ１ｂ，Ｑ２ｂが差動増幅され、トランジスタ５１１，５１２のドレイン側からは参照電気信号Ｑ１２ｒが出力され、トランジスタ５１１，５１２のソースからは参照電気信号Ｑ２１ｒが出力される。
加算回路４０３では、遅延回路４０２にて位相遅延した差動同相電気信号Ｉ１ａと参照電気信号Ｑ１２ｒを加算して、これを屈折率変化部１６ａに入力する。なお、遅延回路４０２での差動同相電気信号Ｉ１ａの位相遅延量は、補償回路５１０での差動直交電気信号Ｑ１ｂ，Ｑ２ｂの位相遅延量と等しくなっている。
加算回路４０６では、遅延回路４０５にて位相遅延した差動同相電気信号Ｉ２ａと参照電気信号Ｑ２１ｒを加算して、これを屈折率変化部１６ｂに入力する。なお、遅延回路４０５での差動同相電気信号Ｉ２ａの位相遅延量は、補償回路５１０での差動直交電気信号Ｑ１ｂ，Ｑ２ｂの位相遅延量と等しくなっている。
加算回路４０６では、遅延回路４０５にて位相遅延した差動同相電気信号Ｉ２ａと参照電気信号Ｑ２１ｒを加算して、これを屈折率変化部１６ｂに入力する。なお、遅延回路４０５での差動同相電気信号Ｉ２ａの位相遅延量は、補償回路５１０での差動直交電気信号Ｑ１ｂ，Ｑ２ｂの位相遅延量と等しくなっている。
加算回路５０３では、遅延回路５０２にて位相遅延した差動直交電気信号Ｑ１ａと参照電気信号Ｉ１２ｒを加算して、これを屈折率変化部２６ａに入力する。なお、遅延回路５０２での差動直交電気信号Ｑ１ａの位相遅延量は、補償回路４１０での差動同相電気信号Ｉ１ｂ，Ｉ２ｂの位相遅延量と等しくなっている。
加算回路５０６では、遅延回路５０５にて位相遅延した差動直交電気信号Ｑ２ａと参照電気信号Ｉ２１ｒを加算して、これを屈折率変化部２６ｂに入力する。なお、遅延回路５０５での差動直交電気信号Ｑ２ａの位相遅延量は、補償回路４１０での差動同相電気信号Ｉ１ｂ，Ｉ２ｂの位相遅延量と等しくなっている。
加算回路５０６では、遅延回路５０５にて位相遅延した差動直交電気信号Ｑ２ａと参照電気信号Ｉ２１ｒを加算して、これを屈折率変化部２６ｂに入力する。なお、遅延回路５０５での差動直交電気信号Ｑ２ａの位相遅延量は、補償回路４１０での差動同相電気信号Ｉ１ｂ，Ｉ２ｂの位相遅延量と等しくなっている。
なお補償回路４１０，５１０の差動対（差動増幅回路）を構成するトランジスタ４１１，４１２，５１１，５１２は、PMOSでもNMOSでも良く、また、バイポーラトランジスタを用いてもよい。
なお図１０に示す構成において、ドライバＤ１，Ｄ２の前段に、図１に示す非線形特性補正回路１３０や、図７に示す非線形特性補正回路１３０−１，１３０−２を配置してもよい。
本発明は、直交振幅光変調器または位相偏移光変調器を駆動するドライバ装置として利用することができる。
100，100Ａ，100Ｂ，100Ｃ ドライバ装置
101，104，201，204，301，304，401，404，501，504 信号分岐部
102，105，202，205，302，305，402，405，502，505 遅延回路
103，106，203，206，303，306，403，406，503，506 加算回路
110，120，210，220，310，320，410，510 補償回路
130，130−1，130−2，130−3，130−4，130−5，130−6 非線形特性補正回路
Ｄ１，Ｄ２ ドライバ
101，104，201，204，301，304，401，404，501，504 信号分岐部
102，105，202，205，302，305，402，405，502，505 遅延回路
103，106，203，206，303，306，403，406，503，506 加算回路
110，120，210，220，310，320，410，510 補償回路
130，130−1，130−2，130−3，130−4，130−5，130−6 非線形特性補正回路
Ｄ１，Ｄ２ ドライバ
Claims (8)
- 第１のマッハツェンダ光変調器と第２のマッハツェンダ光変調器を備えた直交振幅光変調器または位相偏移光変調器を駆動するため、
第１の電気信号入力線（Ｌ１０）を介して同相電気信号（Ｉ）が入力されると、第１の電気信号出力線（Ｌ１１）を介して第１の差動同相電気信号（Ｉ１）を前記第１のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第２の電気信号出力線（Ｌ１２）を介して第２の差動同相電気信号（Ｉ２）を前記第１のマッハツェンダ光変調器の他方の屈折率変化部に送る第１のドライバ（Ｄ１）と、
第２の電気信号入力線（Ｌ２０）を介して直交電気信号（Ｑ）が入力されると、第３の電気信号出力線（Ｌ２１）を介して第１の差動直交電気信号（Ｑ１）を前記第２のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第４の電気信号出力線（Ｌ２２）を介して第２の差動直交電気信号（Ｑ２）を前記第２のマッハツェンダ光変調器の他方の屈折率変化部に送る第２のドライバ（Ｄ２）と、
を備えたドライバ装置であって、
前記第１の電気信号入力線（Ｌ１０）には、前記同相電気信号（Ｉ）の流れ方向に沿い第１の信号分岐部（101）と第１の遅延回路（102）と第１の加算回路（103）がこの順に備えられ、
前記第２の電気信号入力線（Ｌ２０）には、前記直交電気信号（Ｑ）の流れ方向に沿い第２の信号分岐部（104）と第２の遅延回路（105）と第２の加算回路（106）がこの順に備えられ、
更に、入力信号に対して偶数関数出力を出す回路からなり、前記第２の信号分岐部（104）にて分岐された直交電気信号（Ｑｂ）を基に、前記同相電気信号（Ｉ）を補償する参照電気信号（Ｑｒ）を発生して前記第１の加算回路（103）に送る第１の補償回路（110）と、
入力信号に対して偶数関数出力を出す回路からなり、前記第１の信号分岐部（101）にて分岐された同相電気信号（Ｉｂ）を基に、前記直交電気信号（Ｑ）を補償する参照電気信号（Ｉｒ）を発生して前記第２の加算回路（106）に送る第２の補償回路（120）とを備え、
前記第１の遅延回路（102）における位相遅延量は、前記第１の補償回路（110）における位相遅延量と等しく、
前記第２の遅延回路（105）における位相遅延量は、前記第２の補償回路（120）における位相遅延量と等しく、
前記第１の加算回路（103）は、前記第１の信号分岐部（101）にて分岐されてから前記第１の遅延回路（102）を通過してきた同相電気信号（Ｉａ）と前記参照電気信号（Ｑｒ）とを加算して、前記第１のドライバ（Ｄ１）に送り、
前記第２の加算回路（106）は、前記第２の信号分岐部（104）にて分岐されてから前記第２の遅延回路（105）を通過してきた直交電気信号（Ｑａ）と前記参照電気信号（Ｉｒ）とを加算して、前記第２のドライバ（Ｄ２）に送ることを特徴とするドライバ装置。 - 請求項１において、
前記第１の信号分岐部（101）と、前記第１の遅延回路（102）と、前記第１の加算回路（103）と、前記第２の信号分岐部（104）と、前記第２の遅延回路（105）と、前記第２の加算回路（106）と、前記第１の補償回路（110）と、前記第２の補償回路（120）とからなる非線形特性補正回路（130-1，130-2）を、複数段に配置していることを特徴とするドライバ装置。 - 第１のマッハツェンダ光変調器と第２のマッハツェンダ光変調器を備えた直交振幅光変調器または位相偏移光変調器を駆動するため、
第１の電気信号入力線（Ｌ１０）を介して同相電気信号（Ｉ）が入力されると、第１の電気信号出力線（Ｌ１１）を介して第１の差動同相電気信号（Ｉ１）を前記第１のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第２の電気信号出力線（Ｌ１２）を介して第２の差動同相電気信号（Ｉ２）を前記第１のマッハツェンダ光変調器の他方の屈折率変化部に送る第１のドライバ（Ｄ１）と、
第２の電気信号入力線（Ｌ２０）を介して直交電気信号（Ｑ）が入力されると、第３の電気信号出力線（Ｌ２１）を介して第１の差動直交電気信号（Ｑ１）を前記第２のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第４の電気信号出力線（Ｌ２２）を介して第２の差動直交電気信号（Ｑ２）を前記第２のマッハツェンダ光変調器の他方の屈折率変化部に送る第２のドライバ（Ｄ２）と、
を備えたドライバ装置であって、
前記第１の電気信号出力線（Ｌ１１）には、前記第１の差動同相電気信号（Ｉ１）の流れ方向に沿い第３の信号分岐部（201）と第３の遅延回路（202）と第３の加算回路（203）がこの順に備えられ、
前記第２の電気信号出力線（Ｌ１２）には、前記第２の差動同相電気信号（Ｉ２）の流れ方向に沿い第４の信号分岐部（204）と第４の遅延回路（205）と第４の加算回路（206）がこの順に備えられ、
前記第３の電気信号出力線（Ｌ２１）には、前記第１の差動直交電気信号（Ｑ１）の流れ方向に沿い第５の信号分岐部（301）と第５の遅延回路（302）と第５の加算回路（303）がこの順に備えられ、
前記第４の電気信号出力線（Ｌ２２）には、前記第２の差動直交電気信号（Ｑ２）の流れ方向に沿い第６の信号分岐部（304）と第６の遅延回路（305）と第６の加算回路（306）がこの順に備えられ、
更に、前記第４の信号分岐部（204）にて分岐された差動同相電気信号（Ｉ２ｂ）を基に、前記第１の差動同相電気信号（Ｉ１）を補償する参照電気信号（Ｉ２ｒ）を発生して前記第３の加算回路（203）に送る第３の補償回路（210）と、
前記第３の信号分岐部（201）にて分岐された差動同相電気信号（Ｉ１ｂ）を基に、前記第２の差動同相電気信号（Ｉ２）を補償する参照電気信号（Ｉ１ｒ）を発生して前記第４の加算回路（206）に送る第４の補償回路（220）と、
前記第６の信号分岐部（304）にて分岐された差動直交電気信号（Ｑ２ｂ）を基に、前記第１の差動直交電気信号（Ｑ１）を補償する参照電気信号（Ｑ２ｒ）を発生して前記第５の加算回路（303）に送る第５の補償回路（310）と、
前記第５の信号分岐部（301）にて分岐された差動直交電気信号（Ｑ１ｂ）を基に、前記第２の差動直交電気信号（Ｑ２）を補償する参照電気信号（Ｑ１ｒ）を発生して前記第６の加算回路（306）に送る第６の補償回路（320）とを備え、
前記第３の遅延回路（202）における位相遅延量は、前記第３の補償回路（210）における位相遅延量と等しく、
前記第４の遅延回路（205）における位相遅延量は、前記第４の補償回路（220）における位相遅延量と等しく、
前記第５の遅延回路（302）における位相遅延量は、前記第５の補償回路（310）における位相遅延量と等しく、
前記第６の遅延回路（305）における位相遅延量は、前記第６の補償回路（320）における位相遅延量と等しく、
前記第３の加算回路（203）は、前記第３の信号分岐部（201）にて分岐されてから前記第３の遅延回路（202）を通過してきた差動同相電気信号（Ｉ１ａ）と前記参照電気信号（Ｉ２ｒ）とを加算して出力し、
前記第４の加算回路（206）は、前記第４の信号分岐部（204）にて分岐されてから前記第４の遅延回路（205）を通過してきた差動同相電気信号（Ｉ２ａ）と前記参照電気信号（Ｉ１ｒ）とを加算して出力し、
前記第５の加算回路（303）は、前記第５の信号分岐部（301）にて分岐されてから前記第５の遅延回路（302）を通過してきた差動直交電気信号（Ｑ１ａ）と前記参照電気信号（Ｑ２ｒ）とを加算して出力し、
前記第６の加算回路（306）は、前記第６の信号分岐部（304）にて分岐されてから前記第６の遅延回路（305）を通過してきた差動直交電気信号（Ｑ２ａ）と前記参照電気信号（Ｑ１ｒ）とを加算して出力することを特徴とするドライバ装置。 - 請求項１に記載の前記第１及び第２の補償回路（110，120）、又は、請求項２に記載の前記第１及び第２の補償回路（110，120）、又は、請求項３に記載の前記第３から第６の補償回路（210，220，310，320）は、
単相信号を２つの差動電気信号に変換する単相差動変換回路（111，121）と、
２つのトランジスタを有しており、前記２つの差動電気信号を差動増幅して前記参照電気信号（Ｑｒ，Ｉｒ，Ｉ１ｒ，Ｉ２ｒ，Ｑ１ｒ，Ｑ２ｒ）を発生する差動増幅回路と、で構成されていることを特徴とするドライバ装置。 - 請求項４において、
前記２つのトランジスタは、ＭＯＳトランジスタまたはバイポーラトランジスタであることを特徴とするドライバ装置。 - 第１のマッハツェンダ光変調器と第２のマッハツェンダ光変調器を備えた直交振幅光変調器または位相偏移光変調器を駆動するため、
第１の電気信号入力線（Ｌ１０）を介して同相電気信号（Ｉ）が入力されると、第１の電気信号出力線（Ｌ１１）を介して第１の差動同相電気信号（Ｉ１）を前記第１のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第２の電気信号出力線（Ｌ１２）を介して第２の差動同相電気信号（Ｉ２）を前記第１のマッハツェンダ光変調器の他方の屈折率変化部に送る第１のドライバ（Ｄ１）と、
第２の電気信号入力線（Ｌ２０）を介して直交電気信号（Ｑ）が入力されると、第３の電気信号出力線（Ｌ２１）を介して第１の差動直交電気信号（Ｑ１）を前記第２のマッハツェンダ光変調器の一方の屈折率変化部に送ると共に、第４の電気信号出力線（Ｌ２２）を介して第２の差動直交電気信号（Ｑ２）を前記第２のマッハツェンダ光変調器の他方の屈折率変化部に送る第２のドライバ（Ｄ２）と、
を備えたドライバ装置であって、
前記第１の電気信号出力線（Ｌ１１）には、前記第１の差動同相電気信号（Ｉ１）の流れ方向に沿い第７の信号分岐部（401）と第７の遅延回路（402）と第７の加算回路（403）がこの順に備えられ、
前記第２の電気信号出力線（Ｌ１２）には、前記第２の差動同相電気信号（Ｉ２）の流れ方向に沿い第８の信号分岐部（404）と第８の遅延回路（405）と第８の加算回路（406）がこの順に備えられ、
前記第３の電気信号出力線（Ｌ２１）には、前記第１の差動直交電気信号（Ｑ１）の流れ方向に沿い第９の信号分岐部（501）と第９の遅延回路（502）と第９の加算回路（503）がこの順に備えられ、
前記第４の電気信号出力線（Ｌ２２）には、前記第２の差動直交電気信号（Ｑ２）の流れ方向に沿い第１０の信号分岐部（504）と第１０の遅延回路（505）と第１０の加算回路（506）がこの順に備えられ、
更に、前記第７の信号分岐部（401）にて分岐された差動同相電気信号（Ｉ１ｂ）と前記第８の信号分岐部（404）にて分岐された差動同相電気信号（Ｉ２ｂ）を基に、前記第１の差動直交電気信号（Ｑ１）を補償する参照電気信号（Ｉ１２ｒ）を発生して前記第９の加算回路（503）に送ると共に前記第２の差動直交電気信号（Ｑ２）を補償する参照電気信号（Ｉ２１ｒ）を発生して前記第１０の加算回路（506）に送る第７の補償回路（410）と、
前記第９の信号分岐部（501）にて分岐された差動直交電気信号（Ｑ１ｂ）と前記第１０の信号分岐部（504）にて分岐された差動直交電気信号（Ｑ２ｂ）を基に、前記第１の差動同相電気信号（Ｉ１）を補償する参照電気信号（Ｑ１２ｒ）を発生して前記第７の加算回路（403）に送ると共に前記第２の差動同相電気信号（Ｉ２）を補償する参照電気信号（Ｑ２１ｒ）を発生して前記第８の加算回路（406）に送る第８の補償回路（５10）とを備え、
前記第７の遅延回路（402）における位相遅延量及び前記第８の遅延回路（405）における位相遅延量は、前記第８の補償回路（510）における位相遅延量と等しく、
前記第９の遅延回路（502）における位相遅延量及び前記第１０の遅延回路（505）における位相遅延量は、前記第７の補償回路（410）における位相遅延量と等しく、
前記第７の加算回路（403）は、前記第７の信号分岐部（401）にて分岐されてから前記第７の遅延回路（402）を通過してきた差動同相電気信号（Ｉ１ａ）と前記参照電気信号（Ｑ１２ｒ）とを加算して出力し、
前記第８の加算回路（406）は、前記第８の信号分岐部（404）にて分岐されてから前記第８の遅延回路（405）を通過してきた差動同相電気信号（Ｉ２ａ）と前記参照電気信号（Ｑ２１ｒ）とを加算して出力し、
前記第９の加算回路（503）は、前記第９の信号分岐部（501）にて分岐されてから前記第９の遅延回路（502）を通過してきた差動直交電気信号（Ｑ１ａ）と前記参照電気信号（Ｉ１２ｒ）とを加算して出力し、
前記第１０の加算回路（506）は、前記第１０の信号分岐部（504）にて分岐されてから前記第１０の遅延回路（505）を通過してきた差動直交電気信号（Ｑ２ａ）と前記参照電気信号（Ｉ２１ｒ）とを加算して出力することを特徴とするドライバ装置。 - 請求項６において、
前記第７の補償回路（410）は、
２つのトランジスタ（411,412）を有する差動増幅回路を備えており、前記差動同相電気信号（Ｉ１ｂ）と前記差動同相電気信号（Ｉ２ｂ）を差動増幅して前記参照電気信号（Ｉ１２ｒ）と前記参照電気信号（Ｉ２１ｒ）を発生し、
前記第８の補償回路（510）は、
２つのトランジスタ（511,512）を有する差動増幅回路を備えており、前記差動直交電気信号（Ｑ１ｂ）と前記差動直交電気信号（Ｑ２ｂ）を差動増幅して前記参照電気信号（Ｑ１２ｒ）と前記参照電気信号（Ｑ２１ｒ）を発生することを特徴とするドライバ装置。 - 請求項７において、
前記第７の補償回路（410）の前記トランジスタ（411,412）及び前記第８の補償回路（510）の前記トランジスタ（511,512）は、ＭＯＳトランジスタまたはバイポーラトランジスタであることを特徴とするドライバ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015167567A JP6444832B2 (ja) | 2015-08-27 | 2015-08-27 | 光変調器のドライバ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015167567A JP6444832B2 (ja) | 2015-08-27 | 2015-08-27 | 光変調器のドライバ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017044885A JP2017044885A (ja) | 2017-03-02 |
| JP6444832B2 true JP6444832B2 (ja) | 2018-12-26 |
Family
ID=58210028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015167567A Active JP6444832B2 (ja) | 2015-08-27 | 2015-08-27 | 光変調器のドライバ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6444832B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4422661B2 (ja) * | 2005-08-31 | 2010-02-24 | 富士通株式会社 | 差動４位相偏移変調器の駆動電圧設定方法 |
| CN103180785B (zh) * | 2010-10-27 | 2015-12-02 | 花王株式会社 | 调色剂用粘结树脂 |
| JP5853386B2 (ja) * | 2010-12-16 | 2016-02-09 | 富士通オプティカルコンポーネンツ株式会社 | 光変調装置および光変調制御方法 |
| JP6073152B2 (ja) * | 2013-02-20 | 2017-02-01 | 株式会社日立製作所 | 光多値信号送信器、光多値信号送受信器及び光多値信号処理ｉｃ |
| US9787403B2 (en) * | 2013-04-04 | 2017-10-10 | Nec Corporation | Digital optical transmitter, optical communication system using the same, and digital optical transmission method |
| JP6234777B2 (ja) * | 2013-10-31 | 2017-11-22 | 株式会社日立製作所 | 光多値送信器および光トランスポンダ |
-
2015
- 2015-08-27 JP JP2015167567A patent/JP6444832B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017044885A (ja) | 2017-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9485032B2 (en) | Optical multilevel transmitter and optical transponder | |
| CN104620162B (zh) | 光发送器和dc偏置控制方法 | |
| JP4466861B2 (ja) | Ｑｐｓｋ光変調装置 | |
| WO2018042838A1 (ja) | 光伝送歪補償装置、光伝送歪補償方法及び通信装置 | |
| US20140308047A1 (en) | Optimum modulator bias systems and methods in coherent optical transmitters | |
| US20120314277A1 (en) | Optical modulator and optical modulation method | |
| US9104085B2 (en) | Method for modulating a carrier light wave | |
| JP2007267001A (ja) | 分散予等化光送信器 | |
| Lu et al. | Flexible high-order QAM transmitter using tandem IQ modulators for generating 16/32/36/64-QAM with balanced complexity in electronics and optics | |
| JP2012043933A (ja) | 駆動回路、光送信装置、駆動方法および光送信方法 | |
| CN112005159B (zh) | 光调制器 | |
| US7881618B2 (en) | System and method for m-ary phase-shifting keying modulation | |
| JP6444832B2 (ja) | 光変調器のドライバ装置 | |
| JP2011217321A (ja) | ピーキング回路及びピーキング調整方法並びにピーキング回路を備えた差動増幅器及びレーザダイオード駆動回路及び情報処理装置 | |
| US20040235435A1 (en) | Switchless combining of multi-carrier coherent and incoherent carriers | |
| JP2016206610A (ja) | 光変調回路 | |
| JP4072131B2 (ja) | 変調を用いて任意の振幅及び位相制御を施すことが可能な平衡被変調信号を生成するためのシステム及び方法 | |
| JP5823927B2 (ja) | 光変調回路 | |
| US20210072566A1 (en) | Linearization and Reduction of Modulated Optical Insertion Loss for Quadrature Optical Modulator | |
| US9991878B2 (en) | Cross-point shifting techniques | |
| JP5303951B2 (ja) | 光変調器および光変調方法 | |
| US20210088870A1 (en) | Apparatus and method of generating multilevel quadrature amplitude modulated signal using electro-absorption modulators | |
| Li et al. | A novel 64-QAM optical transmitter driven by binary signals | |
| JP6122334B2 (ja) | 光変調器 | |
| JP5288033B2 (ja) | 光変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170421 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170421 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170828 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180425 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6444832 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |