JP7346538B2 - 半導体デバイスのための相互接続構造を製造するための方法 - Google Patents

半導体デバイスのための相互接続構造を製造するための方法 Download PDF

Info

Publication number
JP7346538B2
JP7346538B2 JP2021501049A JP2021501049A JP7346538B2 JP 7346538 B2 JP7346538 B2 JP 7346538B2 JP 2021501049 A JP2021501049 A JP 2021501049A JP 2021501049 A JP2021501049 A JP 2021501049A JP 7346538 B2 JP7346538 B2 JP 7346538B2
Authority
JP
Japan
Prior art keywords
layer
ruthenium
titanium nitride
etching
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021501049A
Other languages
English (en)
Other versions
JP2021531651A (ja
Inventor
ハオ ジャン，
ホー レン，
ハオ チェン，
メフル ビー． ナイク，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021531651A publication Critical patent/JP2021531651A/ja
Priority to JP2023113155A priority Critical patent/JP2023145505A/ja
Application granted granted Critical
Publication of JP7346538B2 publication Critical patent/JP7346538B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963—End-point detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32981—Gas analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

［０００１］本明細書に記載された実施形態は、概して、半導体デバイスを形成するための方法に関する。より具体的には、本明細書に記載された幾つかの実施形態は、概して、例えば、デュアルサブトラクティブエッチングプロセス（ｄｕａｌ ｓｕｂｔｒａｃｔｉｖｅ ｅｔｃｈ ｐｒｏｃｅｓｓ）を利用して、半導体デバイスのための相互接続構造を製造するための方法に関する。
［０００２］ナノメートル以下のフィーチャを確実に製造することは、半導体デバイスの次世代型の超大規模集積（ｖｅｒｙ ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ：ＶＬＳＩ）及び極超大規模集積（ｕｌｔｒａ ｌａｒｇｅ－ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ：ＵＬＳＩ）において重要な技術課題の１つである。回路技術の限界が押し進められるにつれて、ＶＬＳＩ及びＵＬＳＩの相互接続技術の寸法が縮小することにより、処理能力に対する要求が増しつつある。集積回路構成要素の寸法が、（例えば、ナノメートル寸法で）縮小するにつれて、満足できる水準の電気的性能を得るためには、構成要素の製造に使用される材料やプロセスを慎重に選択しなければならない。
［０００３］一実施形態は、半導体処理のための方法である。第１の窒化チタン層が、基板の上に形成される。ハードマスク層が、第１の窒化チタン層の上に形成される。ハードマスク層が、第１のパターンへとパターニングされる。第１のパターンは、第１の窒化チタン層へと転写される。当該転写は、第１の窒化チタン層をエッチングすることを含む。第１のパターンを第１の窒化チタン層へと転写した後、ハードマスク層が除去される。この除去は、酸素含有アッシング処理を実行することを含む。
［０００４］一実施形態は、半導体処理のための方法である。第１のルテニウム層が基板の上に堆積され、第１のルテニウム層がエッチングされる。第１のルテニウム層をエッチングすることは、第１の時間において、第１のルテニウム層が配置されるチャンバへのガスの混合物の流動を開始することと、発光分光分析法を使用して、第２の時間における終止点を決定することと、第２の時間の後、オーバーエッチ期間にわたってガスの混合物の流動を継続することと、オーバーエッチ期間の終結においてガスの混合物の流動を終了させることを含む。ガスの混合物は、酸素及び塩素を含む。終止点は、検出された光信号の減少に基づいて決定される。オーバーエッチ期間は、第１の時間から第２の時間までの時間幅の１０％から１００％の範囲内である。
［０００５］さらに別の実施形態は、半導体処理のための方法である。第１のルテニウム層が、基板の上に形成される。第１のエッチング停止層が、第１のルテニウム層の上に形成される。第２のルテニウム層が、第１のエッチング停止層の上に形成される。第２のエッチング停止層が、第２のルテニウム層の上に形成される。マスク層が、第２のエッチング停止層の上に形成される。ハードマスク層が、マスク層の上に形成される。ハードマスク層及びマスク層は、ラインパターンへとパターニングされる。ラインパターンは、第２のエッチング停止層へと転写される。ラインパターンを第２のエッチング停止層へと転写した後、酸素含有アッシング処理を使用して、ハードマスク層が除去される。ハードマスク層を除去した後、ラインパターンが第２のルテニウム層へと転写される。この転写は、酸素及び塩素を含む混合ガスを使用して、第２のルテニウム層をエッチングすることを含む。混合ガスの中では、（ｉ）酸素の流量の、（ｉｉ）酸素の流量と塩素の流量とを足した流量に対する比率は８２％から９５％の範囲内である。第２のエッチング停止層をビアパターンへとパターニングすること、及びラインパターンを第１のエッチング停止層へと転写することが同時に行われる。ビアパターンを第２のルテニウム層に転写して、ビアを形成すること、及びラインパターンを第１のルテニウム層に転写して、ラインを形成することが同時に行われる。誘電体がライン及びビアの上に形成される。
［０００６］本開示の上述の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって、得ることができる。そのうちの幾つかの実施形態は添付の図面で例示されている。しかし、本開示は他の等しく有効な実施形態も許容し得ることから、添付の図面は、この開示の典型的な実施形態のみを例示しており、したがって、本開示の範囲を限定すると見なすべきではないことに留意されたい。
本開示の幾つかの実施形態に係る、デュアルサブトラクティブエッチングプロセスを使用して、金属相互接続を形成するプロセスを示す斜視図である。 本開示の幾つかの実施形態に係る、酸素（Ｏ２）濃度の関数としてのルテニウムのエッチング速度のグラフである。 本開示の幾つかの実施形態に係る、酸素（Ｏ２）濃度の関数としての窒化チタン及び酸化物に対するルテニウムのエッチング選択比のグラフである。 本開示の幾つかの実施形態に係る、エッチングプロセスのための方法のフロー図である。 本開示の幾つかの実施形態に係る、パターニングされたウェハ上のルテニウムのエッチング中に発光分光分析法（ｏｐｔｉｃａｌ ｅｍｉｓｓｉｏｎ ｓｐｅｃｔｒｏｍｅｔｒｙ：ＯＥＳ）を使用して検出された信号のグラフである。 本開示の幾つかの実施形態に係る、例示的なビアパターン及びラインパターンのレイアウトである。 本開示の幾つかの実施形態に係る、エッチングプロセスの態様を示す断面図である。 本開示の幾つかの実施形態に係る、エッチングプロセスの態様を示す断面図である。 本開示の幾つかの実施形態に係る、別のエッチングプロセスの態様を示す断面図である。 本開示の幾つかの実施形態に係る、別のエッチングプロセスの態様を示す断面図である。 本開示の幾つかの実施形態に係る、例示的なエッチング処理チャンバの簡略された概略断面図である。 本開示の幾つかの実施形態に係る、例示的なマルチチャンバ処理システムの概略上面図である。
［００１７］理解を容易にするため、可能な場合、図に共通する同一の要素を指し示すために同一の参照番号が使用されている。
［００１８］概して、本明細書に記載された実施形態は、半導体デバイスのための相互接続構造を製造するための方法に関する。本明細書に記載された方法は、デュアルサブトラクティブエッチングプロセス（ｄｕａｌ ｓｕｂｔｒａｃｔｉｖｅ ｅｔｃｈ ｐｒｏｃｅｓｓ）に関連して説明される。様々な実施例は、第１の金属層、第１の金属層の上の第１のエッチング停止層、第１のエッチング停止層の上の第２の金属層、及び第２の金属層の上の第２のエッチング停止層を含む膜スタックを実装する。幾つかの実施例では、第１及び第２の金属層は、ルテニウム層であり、第１及び第２のエッチング停止層は、窒化チタン層である。さらに、マスク層（例えば、酸化物層）が第２のエッチング停止層に形成される。膜スタックは、３層マスクを使用してパターニングされ、３層マスクのそれぞれがハードマスク層を含み得る。
［００１９］幾つかの実施例では、第２のエッチング停止層をパターニングするために使用される対応する３層マスクのハードマスク層が除去される前に、第２のエッチング停止層（例えば、窒化チタン層）がパターニングされる。ハードマスク層を除去する前に第２のエッチング停止層をパターニングすることによって、第２のエッチング停止層の酸化を未然に防ぐことができる。第２のエッチング停止層の酸化は、第２のエッチング停止層の適切なパターニングを妨げる恐れがある。
［００２０］幾つかの実施例では、第１の金属層（例えば、ルテニウム層）は、酸素及び塩素を含むガスの混合物を使用してエッチングされる。混合物中の酸素の流量の、酸素の流量と塩素の流量とを足した流量に対する比率は、約８２％から約９５％（例えば、約９４％）の範囲内である。第１の金属層をエッチングする間、このような酸素と塩素の比率を用いることによって、エッチングプロセスで、第１のエッチング停止層（例えば、窒化チタン層）に対する第１の金属層の高いエッチング選択比、及びマスク層（例えば、酸化物層）に対する第１の金属層の高いエッチング選択比を達成することができる。
［００２１］幾つかの実施例では、第１の金属層（例えば、ルテニウム層）は、終止点の決定に基づいた時間にわたってエッチングされる。終止点は、第１の金属層をエッチングするために使用されるガスの流動の開始後に決定することができ、エッチングプロセスは、終止点の決定後、オーバーエッチ期間にわたって継続し得る。オーバーエッチ期間は、ガスの流動の開始から終止点の決定までの時間の幾らかの割合であり得る。幾つかの実施例では、オーバーエッチ期間は、ガスの流れの開始から終止点の決定までの期間の１０％から１００％（例えば、２０％超から６０％以下）の範囲内にある。このようなオーバーエッチング期間を用いることによって、エッチングされた第１の金属層の所望のプロファイルを得ながら、下層の第１のエッチング停止層（例えば、窒化チタン層）の酸化を最小化又は低減することができる。
［００２２］種々の実施例の様々な態様が以下で説明される。種々の実施例の複数の態様がプロセスフローと共に説明され得るが、複数の態様は、それぞれ、別々に若しくは独立して、且つ／又は異なるプロセスフローで実施され得る。さらに、様々なプロセスフローは、順序に従って実行されるものとして説明されるが、他の実施例は、異なる順序で、且つ／若しくはより多くの又はより少ない動作でプロセスフローを実施することができる。
［００２３］図１から図１３は、本開示の幾つかの実施形態に係る、デュアルサブトラクティブエッチングプロセスを使用して、金属相互接続を形成するプロセスを示す斜視図である。図１は、基板２０上の層の形成を示す。基板２０は、バルクシリコンウエハや半導体オン・インシュレータ（ＳＯＩ）ウェハなどの半導体基板を含み得る。フィン電界効果トランジスタ（ＦｉｎＦＥＴ）等の種々のデバイスが、半導体基板内及び／又は半導体基板上に形成され得る。基板２０は、半導体基板上に任意の数の層及び／又は構成要素を含み得る。例えば、任意の数の層間誘電体（ｉｎｔｅｒｌａｙｅｒ ｄｉｅｌｅｃｔｒｉｃ：ＩＬＤ）及び／又は金属間誘電体（ｉｎｔｅｒｍｅｔａｌｌｉｚａｔｉｏｎ ｄｉｅｌｅｃｔｒｉｃ：ＩＭＤ）を半導体基板上に形成することができる。
［００２４］第１のエッチング停止層２２が、基板２０上に堆積される。エッチング停止層は、概して、隣接する層及び材料とは異なる材料であるか、又はそれを含むことなどによって、隣接する層及び材料間にエッチング選択比をもたらす。第１のエッチング停止層２２は、幾つかの実施例では、窒化チタン（ＴｉＮ）又は別の窒化物材料である。第１の金属層２４が、第１のエッチング停止層２２上に堆積される。幾つかの実施例では、第１の金属層２４は、ルテニウム（Ｒｕ）又は別の金属であるか、又はこれらを含む。第２のエッチング停止層２６が、第１の金属層２４上に堆積される。幾つかの実施例では、第２のエッチング停止層２６は、窒化チタン（ＴｉＮ）又は別の窒化物材料である。第２の金属層２８が、第２のエッチング停止層２６上に堆積される。幾つかの実施例では、第２の金属層２８は、ルテニウム（Ｒｕ）又は別の金属であるか、又はこれらを含む。第３のエッチング停止層３０が、第２の金属層２８上に堆積される。幾つかの実施例では、第２のエッチング停止層２６は、窒化チタン（ＴｉＮ）又は別の窒化物材料である。マスク層３２が、第３のエッチング停止層３０上に堆積される。幾つかの実施例では、マスク層３２は、テトラエトキシシラン（ＴＥＯＳ）を使用して形成された酸化ケイ素などの酸化物又は別の材料であるか、又はそれらを含む。第１のエッチング停止層２２、第１の金属層２４、第２のエッチング停止層２６、第２の金属層２８、第３のエッチング停止層３０、及びマスク層３２は、任意の許容可能な堆積プロセス（例えば、化学気相堆積（ＣＶＤ）や物理的気相堆積（ＰＶＤ））によって堆積され得る。
［００２５］第１の３層マスクがマスク層３２の上に形成される。第１の３層マスクは、第１のハードマスク層３４、第１の反射防止コーティング（ａｎｔｉ－ｒｅｆｌｅｃｔｉｏｎ ｃｏａｔｉｎｇ：ＡＲＣ）３６、及び第１のフォトレジスト３８を含む。第１のハードマスク層３４が、マスク層３２上に堆積される。幾つかの実施例では、第１のハードマスク層３４は、スピンオンカーボン（ＳＯＣ）などの炭素含有材料である。第１のＡＲＣ３６が、第１のハードマスク層３４上に堆積される。幾つかの実施例では、第１のＡＲＣ３６は、ケイ素含有ＡＲＣ又は別の材料である。第１のフォトレジスト３８が、第１のＡＲＣ３６上に堆積される。第１のハードマスク層３４、第１のＡＲＣ３６、及び第１のフォトレジスト３８は、任意の許容可能な堆積プロセス（例えば、スピンオン技術やＣＶＤ）によって堆積され得る。
［００２６］図２は、ラインパターン３８ａ、３８ｂ、３８ｃ、及び３８ｄへの第１のフォトレジスト３８のパターニングを示す。第１のフォトレジスト３８は、任意の許容可能なリソグラフィ技法を用いてパターニングすることができる。これから自明になるように、ラインパターン３８ａ～ｄは、第１の金属層２４内に形成される金属ラインに対応する。
［００２７］図３は、ラインパターン３８ａ、３８ｂ、３８ｃ、及び３８ｄのパターンを、（それぞれラインパターン３４ａ、３４ｂ、３４ｃ、及び３４ｄを形成するために）第１のハードマスク層３４に転写し、（それぞれラインパターン３２ａ、３２ｂ、３２ｃ、及び３２ｄを形成するために）マスク層３２に転写することを示す。第１のフォトレジスト３８のラインパターン３８ａ～ｄをマスクとして用いて、第１のＡＲＣ３６がエッチングされる。第１のＡＲＣ３６をエッチングするためのエッチングプロセスは、誘導結合プラズマ（ＩＣＰ）反応性イオンエッチング（ＲＩＥ）又は別のエッチングプロセスなどによるドライプラズマエッチングであってもよい。エッチングプロセスを実行するためのツールの一例を以下に説明する。ＩＣＰ－ＲＩＥを使用する幾つかの実施例では、第１のＡＲＣ３６は、フルオロホルム（ＣＨＦ３）、テトラフルオロメタン（ＣＦ４）、及び酸素（Ｏ２）を含む混合ガスを使用してエッチングすることができる。このような実施例では、フルオロホルム（ＣＨＦ３）の流量は、約７５標準立方センチメートル／分（ｓｃｃｍ）から約１５０ｓｃｃｍの範囲内（例えば、約１００ｓｃｃｍ）であってもよく、テトラフルオロメタン（ＣＦ４）の流量は、約１００ｓｃｃｍから約２００ｓｃｃｍの範囲内（例えば、約１５０ｓｃｃｍ）であってもよく、酸素（Ｏ２）の流量は、約５ｓｃｃｍから約２５ｓｃｃｍの範囲内（例えば、約１０ｓｃｃｍ）であってもよい。エッチングプロセス中の圧力は、約２ｍＴｏｒｒから約８ｍＴｏｒｒの範囲内（例えば、約４ｍＴｏｒｒ）であってもよい。ＩＣＰ－ＲＩＥのアンテナ用の電源の電力は、約３００Ｗから約７００Ｗの範囲内（例えば、約５００Ｗ）であってもよい。ＩＣＰ－ＲＩＥの基板バイアスの電力は、約６０Ｗから約１００Ｗの範囲内（例えば、約８０Ｗ）であってもよい。
［００２８］次いで、第１のハードマスク層３４は、エッチングされて、第１のフォトレジスト３８のラインパターン３８ａ、３８ｂ、３８ｃ、３８ｄにそれぞれ対応するラインパターン３４ａ、３４ｂ、３４ｃ、及び３４ｄが形成される。第１のＡＲＣ３６のエッチングと同様に、第１のハードマスク層３４をエッチングするためのエッチングプロセスは、ＩＣＰ－ＲＩＥ（以下で例示的なツールが説明される）又は別のエッチングプロセスなどによるドライプラズマエッチングであリ得る。ＩＣＰ－ＲＩＥを使用する幾つかの実施例では、第１のハードマスク層３４は、塩素（Ｃｌ２）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、及び窒素（Ｎ２）を含む混合ガスを使用してエッチングすることができる。このような実施例では、塩素（Ｃｌ２）の流量は、約１５ｓｃｃｍから約３５ｓｃｃｍの範囲内（例えば、約２３ｓｃｃｍ）であってもよく、臭化水素（ＨＢｒ）の流量は、約２００ｓｃｃｍから約６００ｓｃｃｍの範囲内（例えば、約４００ｓｃｃｍ）であってもよく、酸素（Ｏ２）の流量は、約３０ｓｃｃｍから約７０ｓｃｃｍの範囲内（例えば、約５０ｓｃｃｍ）であってもよく、窒素（Ｎ２）の流量は、約１００ｓｃｃｍから約２００ｓｃｃｍの範囲内（例えば、約１５０ｓｃｃｍ）であってもよい。エッチングプロセス中の圧力は、約５ｍＴｏｒｒから約１５ｍＴｏｒｒの範囲内（例えば、約１０ｍＴｏｒｒ）であってもよい。ＩＣＰ－ＲＩＥのアンテナ用の電源の電力は、約６００Ｗから約１０００Ｗの範囲内（例えば、約８００Ｗ）であってもよい。ＩＣＰ－ＲＩＥの基板バイアスの電力は、約１００Ｗから約１５０Ｗの範囲内（例えば、約１２５Ｗ）であってもよい。
［００２９］次いで、マスク層３２がエッチングされて、第１のフォトレジスト３８のラインパターン３８ａ、３８ｂ、３８ｃ、３８ｄにそれぞれ対応するラインパターン３２ａ、３２ｂ、３２ｃ、３２ｄが形成される。第１のＡＲＣ３６のエッチングと同様に、マスク層３２をエッチングするためのエッチングプロセスは、ＩＣＰ－ＲＩＥ（以下で例示的なツールが説明される）又は別のエッチングプロセスなどによるドライプラズマエッチングであリ得る。ＩＣＰ－ＲＩＥを使用する幾つかの実施例では、マスク層３２は、フルオロホルム（ＣＨＦ３）、及びテトラフルオロメタン（ＣＦ４）を含む混合ガスを使用してエッチングすることができる。このような実施例では、フルオロホルム（ＣＨＦ３）の流量は、約７５ｓｃｃｍから約１２５ｓｃｃｍの範囲内（例えば、約１００ｓｃｃｍ）であってもよく、テトラフルオロメタン（ＣＦ４）の流量は、約７５ｓｃｃｍから約１２５ｓｃｃｍの範囲内（例えば、約１００ｓｃｃｍ）であってもよい。エッチングプロセス中の圧力は、約４ｍＴｏｒｒから約８ｍＴｏｒｒの範囲内（例えば、約６ｍＴｏｒｒ）であってもよい。ＩＣＰ－ＲＩＥのアンテナ用の電源の電力は、約４００Ｗから約６００Ｗの範囲内（例えば、約５００Ｗ）であってもよい。ＩＣＰ－ＲＩＥの基板バイアスの電力は、約６０Ｗから約１００Ｗの範囲内（例えば、約８０Ｗ）であってもよい。
［００３０］第１のＡＲＣ３６、第１のハードマスク層３４、及び／又はマスク層３２のエッチング中、第１のフォトレジスト３８（例えば、ラインパターン３８ａ～ｄ）及び第１のＡＲＣ３６が消費され得る。
［００３１］図４は、（ラインパターン３０ａ、３０ｂ、３０ｃ、３０ｄのそれぞれを形成するために）ラインパターン３２ａ、３２ｂ、３２ｃ、及び３２ｄのパターンを第３のエッチング停止層３０に転写することを示している。第３のエッチング停止層３０が、エッチングされて、第１のフォトレジスト３８のラインパターン３８ａ、３８ｂ、３８ｃ、及び３８ｄにそれぞれ対応するラインパターン３０ａ、３０ｂ、３０ｃ、及び３０ｄが形成される。第１のＡＲＣ３６のエッチングと同様に、第３のエッチング停止層３０をエッチングするためのエッチングプロセスは、ＩＣＰ－ＲＩＥ（以下で例示的なツールが説明される）又は別のエッチングプロセスなどによるドライプラズマエッチングであリ得る。ＩＣＰ－ＲＩＥを使用する幾つかの実施例では、第３のエッチング停止層３０は、塩素（Ｃｌ２）、メタン（ＣＨ４）、及びアルゴン（Ａｒ）を含む混合ガスを使用してエッチングすることができる。このような実施例では、塩素（Ｃｌ２）の流量は、約５０ｓｃｃｍから約１５０ｓｃｃｍの範囲内（例えば、約５０ｓｃｃｍ）であってもよく、メタン（ＣＨ４）の流量は、約１０ｓｃｃｍから約３０ｓｃｃｍの範囲内（例えば、約１５ｓｃｃｍ）であってもよく、アルゴン（Ａｒ）の流量は、約１０ｓｃｃｍから約２００ｓｃｃｍの範囲内（例えば、約１００ｓｃｃｍ）であってもよい。エッチングプロセス中の圧力は、約４ｍＴｏｒｒから約１０ｍＴｏｒｒの範囲内（例えば、約８ｍＴｏｒｒ）であってもよい。ＩＣＰ－ＲＩＥのアンテナ用の電源の電力は、約４００Ｗから約８００Ｗの範囲内（例えば、約６００Ｗ）であってもよい。ＩＣＰ－ＲＩＥの基板バイアスの電力は、約３０Ｗから約６０Ｗの範囲内（例えば、約４５Ｗ）であってもよい。
［００３２］図５は、第１のハードマスク層３４のラインパターン３４ａ～ｄの除去を示す。ラインパターン３４ａ～ｄは、例えば、酸素プラズマを用いたアッシング処理によって除去される。図５に示すように、アッシング処理は、図４の第３のエッチング停止層３０のエッチング後に行われる。幾つかの実施例では、アッシング処理は、酸素（Ｏ２）及び窒素（Ｎ２）を含む混合ガスを使用することができる。このような実施例では、酸素（Ｏ２）の流量は、約５０ｓｃｃｍから約１５０ｓｃｃｍの範囲内（例えば、約１００ｓｃｃｍ）であってもよく、窒素（Ｎ２）の流量は、約１０ｓｃｃｍから約４０ｓｃｃｍの範囲内（例えば、約２０ｓｃｃｍ）であってもよい。アッシング処理中の圧力は、約８ｍＴｏｒｒから約１２ｍＴｏｒｒの範囲内（例えば、約１０ｍＴｏｒｒ）であってもよい。アッシング処理のアンテナ用の電源の電力は、約８００Ｗから約１２００Ｗの範囲内（例えば、約１０００Ｗ）であってもよい。ＩＣＰ－ＲＩＥの基板バイアスの電力は、約４０Ｗ未満（例えば、バイアスされていない電力）であってもよい。
［００３３］幾つかのシナリオでは、第３のエッチング停止層３０をエッチングした後に酸素アッシング処理を実行することにより、ラインパターン３２ａ、３２ｂ、３２ｃ、及び３２ｄのパターンを第３のエッチング停止層３０へと適切に転写することが可能である。幾つかの実施例では、第３のエッチング停止層３０が窒化チタン（ＴｉＮ）であると想定されている。マスク層３２をパターニングするエッチングプロセス中、窒化チタンの上部は、フッ素含有種（例えば、フルオロホルム（ＣＨＦ３）及び／又はテトラフルオロメタン（ＣＦ４））に曝露され得る。フッ素含有種に曝露されることによって、窒化チタンの上部は、フッ素と反応し、上部でフッ化チタン（ＴｉＦｘ）を形成し得る。第３のエッチストップ層３０のエッチングの前に酸素アッシング処理が実行される場合、フッ化チタンは、アッシング処理の酸素ラジカルと反応して、第３のエッチストップ層３０の上面に酸化フッ化チタン（ＴｉＯＦ）が形成され得る。酸化フッ化チタン（ＴｉＯＦ）が第３のエッチング停止層３０の上面にある場合、第３のエッチング停止層３０をエッチングするためのエッチングプロセス（塩素（Ｃｌ２）、メタン（ＣＨ４）、及びアルゴン（Ａｒ）を含む混合ガスを施す）が、酸化フッ化チタン（ＴｉＯＦ）と適切に反応しない場合があり、それにより、第３のエッチング停止層３０が適切にエッチングされないことがある。その一方で、酸素アッシング処理前に第３のエッチング停止層３０がエッチングされた場合、第３のエッチング停止層３０のエッチング前の酸素アッシング処理の結果として、酸フッ化チタン（ＴｉＯＦ）が第３のエッチング停止層３０の上面に形成されないので、第３のエッチング停止層３０を適切にエッチングすることができる。他の実施例では、例えば、他の順序の処理（例えば、第３のエッチング停止層３０をエッチングする前にアッシング処理を実施する）を実施できるように、他の材料及び／又はエッチング化学が実装される場合がある。
［００３４］図６は、（ラインパターン２８ａ、２８ｂ、２８ｃ、及び２８ｄそれぞれを形成するために）ラインパターン３２ａ、３２ｂ、３２ｃ、及び３２ｄのパターンを第２の金属層２８に転写することを示す。第２の金属層２８が、エッチングされて、第１のフォトレジスト３８のラインパターン３８ａ、３８ｂ、３８ｃ、及び３８ｄにそれぞれ対応するラインパターン２８ａ、２８ｂ、２８ｃ、及び２８ｄが形成される。第１のＡＲＣ３６のエッチングと同様に、第２の金属層２８をエッチングするためのエッチングプロセスは、ＩＣＰ－ＲＩＥ（以下で例示的なツールが説明される）又は別のエッチングプロセスなどによるドライプラズマエッチングであリ得る。ＩＣＰ－ＲＩＥを使用する幾つかの実施例では、第２の金属層２８は、酸素（Ｏ２）及び塩素（Ｃｌ２）を含む混合ガスを使用してエッチングすることができる。このような実施例では、酸素（Ｏ２）の流量は、約３００ｓｃｃｍから約５００ｓｃｃｍの範囲内（例えば、約４００ｓｃｃｍ）であってもよく、塩素（Ｃｌ２）の流量は、約１０ｓｃｃｍから約５０ｓｃｃｍの範囲内（例えば、約２５ｓｃｃｍ）であってもよい。エッチングプロセス中の圧力は、約２０ｍＴｏｒｒから約４０ｍＴｏｒｒの範囲内（例えば、約３０ｍＴｏｒｒ）であってもよい。ＩＣＰ－ＲＩＥのアンテナ用の電源の電力は、約８００Ｗから約１２００Ｗの範囲内（例えば、約１０００Ｗ）であってもよい。ＩＣＰ－ＲＩＥの基板バイアスの電力は、約４０Ｗから約７０Ｗの範囲内（例えば、約５０Ｗ）であってもよい。
［００３５］幾つかの実施例は、マスク層３２が酸化物であり、第２の金属層２８がルテニウム（Ｒｕ）であり、第２のエッチング停止層２６が窒化チタン（ＴｉＮ）であると想定している。これらの実施例では、第２の金属層２８をエッチングするためにＩＣＰ－ＲＩＥが実施され、ＩＣＰ－ＲＩＥは、酸素（Ｏ２）及び塩素（Ｃｌ２）を含む混合ガスを使用する。図１４は、酸素（Ｏ２）及び塩素（Ｃｌ２）の混合ガス中の酸素（Ｏ２）の濃度の関数としてのルテニウムのエッチング速度１０２を示す。図１５は、酸素（Ｏ２）及び塩素（Ｃｌ２）の混合ガス中の酸素（Ｏ２）の濃度の関数としてのエッチング選択比のプロット図である。図１５は、種々の酸素濃度での窒化チタンに対するルテニウムのエッチング選択比を示すデータ点１０４ａ、１０４ｂ、及び１０４ｃを示し、且つ種々の酸素濃度での酸化物に対するルテニウムのエッチング選択比を示すデータ点１０６ａ、１０６ｂ、及び１０６ｃを示す。図１４及び図１５は、第１のレジーム１１０及び第２のレジーム１１２をさらに示す。第１のレジーム１１０では、主なエッチング副産物はＲｕＯｘＣｌであり、ここでｘは２から３の範囲である。第２のレジーム１１２では、主なエッチング副産物はＲｕＯ４であり、イオン衝突は１５０℃未満の処理温度で支配的である。
［００３６］図１４に示すように、エッチング速度１０２は、第１のレジーム１１０と第２のレジーム１１２との間の境界付近（例えば、約９４％の酸素）に約２００オングストローム／分のピークを有する。図１５に示すように、窒化チタンに対するルテニウムのエッチング選択比、及び酸化物に対するルテニウムのエッチング選択比は、データ点１０４ｂ及び１０６ｂによって示されるように、第１のレジーム１１０と第２のレジーム１１２との間の境界（例えば、約９４％の酸素）において両方とも高い。窒化チタンに対するルテニウムのエッチング選択比は、境界におけるデータ点１０４ｂによって示されるように５０よりも大きく、酸化物に対するルテニウムのエッチング選択比は、データ点１０６ｂによって示されるように３０よりも大きい。データ点１０４ａ及び１０６ａは、酸素８０％における窒化チタンに対するルテニウムの、及び酸化物に対するルテニウムのエッチング選択比を示し、データ点１０４ｃ及び１０６ｃは、酸素１００％における窒化チタンに対するルテニウムの、及び酸化物に対するルテニウムのエッチング選択比を示す。
［００３７］したがって、幾つかの例では、ルテニウムの第２の金属層２８をエッチングするためのエッチングプロセスにおける酸素（Ｏ２）及び塩素（Ｃｌ２）の混合ガス中の酸素（Ｏ２）の濃度は、約８２％から約９５％の範囲内である。このような範囲では、ルテニウムの高いエッチング速度、並びに窒化チタンに対するルテニウムの、及び酸化物に対するルテニウムの高いエッチング選択比を達成することができる。
［００３８］幾つかの実施例では、エッチングプロセスのための終止点が検出され、エッチングプロセスは、オーバーエッチ期間にわたって継続する。エッチングプロセスは、図１６に示されている。工程１２０では、エッチングプロセスのための処理ガスの流動が開始される。エッチングプロセスは、上述のように、酸素（Ｏ２）と塩素（Ｃｌ２）との混合物を使用し得る。工程１２２では、終止点が決定される。幾つかの実施例では、発光分光分析法（ｏｐｔｉｃａｌ ｅｍｉｓｓｉｏｎ ｓｐｅｃｔｒｏｍｅｔｒｙ：ＯＥＳ）を使用して終止点が決定される。ＯＥＳを使用して、基板２０上の所与の材料の存在を判定することができる。例えば、光は、基板２０上の材料によって、且つ／又はエッチングプロセスを実施するチャンバ内のガスによって反射され得る。幾つかの実施例では、比較的高い反射光の大きさは、材料の存在を示し得るが、比較的低い反射光の大きさは、材料の不在を示し得る。概して、ＯＥＳを用いて検出された信号（例えば、検出された反射光の大きさ）がある所定量だけ減少すると、終止点が検出される。図１７は、一実施例に係る、パターニングされたウェハ上のルテニウムのエッチング中にＯＥＳを使用して検出された信号のグラフである。このグラフは、検出された信号を相対時間の関数としての大きさで示す。第１の検出された信号１３２は、検出された６５６ｎｍの波長を有する光の大きさである。第２の検出された信号１３４は、検出された４１５ｎｍの波長を有する光の大きさである。第３の検出された信号１３６は、検出された３６５ｎｍの波長を有する光の大きさである。終止点１４０は、検出された信号１３２、１３４、及び１３６から決定される。幾つかの実施例では、終止点１４０は、検出された信号１３２、１３４、及び１３６のいずれかが、５つの連続する直前のサンプリングステップから少なくとも１％減少する時間である。サンプリングステップは、６０Ｈｚの周波数でサンプリングされる。他の実施例では、終止点１４０は、検出された信号のいずれか又はすべての任意の減少（例えば、時間の変化に伴う大きさの任意の変化による減少や、任意の数のサンプリングステップに対する任意の割合の減少）によって決定されてもよい。
［００３９］図１６に戻って参照すると、工程１２４では、エッチングプロセスのための処理ガスの流動は、オーバーエッチ期間にわたって継続する。幾つかの実施例では、オーバーエッチ期間とは、工程１２０で処理ガスの流動が開始される時間から工程１２２で終止点が決定される時間までの時間のある割合（１００％超でもあり得る）である幾つかの所定の期間である。オーバーエッチ期間の終結時、工程１２６では、エッチングプロセスのための処理ガスの流動が終了する。エッチングプロセスのための処理ガスの流動の終結後に、不活性ガスによるチャンバパージが続いてもよい。
［００４０］幾つかの実施例では、エッチングプロセスは、終止点までのエッチングプロセスの期間の１００％を超えない（例えば、６０％を超えない）オーバーエッチ期間にわたって継続する。エッチングプロセスが、終止点までのエッチングプロセスの期間の１００％を超えて継続する場合、窒化チタンの下層の第２のエッチング停止層２６は、エッチングプロセスの酸素によって酸化され得る。窒化チタンが酸化される場合、第２のエッチング停止層２６を貫通してエッチングする後続のエッチングは、パターンを転写するために第２のエッチング停止層２６を適切にエッチングしない場合がある。しかしながら、オーバーエッチング期間が、終止点までのエッチングプロセスの期間の１００％を超えない（例えば、６０％を超えない）場合、第２のエッチング停止層２６の窒化チタンの酸化は、最小限に抑えられるか、又は第２のエッチング停止層２６のエッチングに悪影響を及ぼすには不十分なままであり得る。
［００４１］さらに、幾つかの実施例では、エッチングプロセスは、終止点までのエッチングプロセスの期間の少なくとも１０％（例えば、少なくとも２０％）のオーバーエッチ期間にわたって継続する。オーバーエッチ期間の持続時間は、ラインパターン２８ａ、２８ｂ、２８ｃ、及び２８ｄのプロファイルを達成するよう調整することができる。オーバーエッチ期間が、終止点までのエッチングプロセスの時間の１０％未満である場合、ラインパターン２８ａ－ｄの側壁を傾斜させてもよい（例えば、ラインパターン２８ａ－ｄは、テーパ形状を有してもよい）。これにより、第１の金属層２４をエッチングする（第２の金属層２８のパターンをさらにエッチングしてより垂直な側壁を形成する）後続のエッチングプロセスと連動して、結果的に、後続エッチングされた第２のエッチング停止層２６に形成される肩部が生じ得る。オーバーエッチ期間が、終止点までのエッチングプロセスの期間の少なくとも１０％（例えば、少なくとも２０％）である場合、ラインパターン２８ａ～ｄの側壁は、実質的に垂直（例えば、垂直から５°以内、より具体的には、垂直から３°以内）であり得る。これにより、後続エッチングされた層の側壁はより整列され得る。これらの態様のさらなる詳細は、図１９から２２に関連して説明される。
［００４２］図７は、ラインパターン３２ａ～ｄ、３０ａ～ｄ、２８ａ～ｄ、及び第２のエッチング停止層２６の上の第２の３層マスクの形成を示している。第２の３層マスクは、第２のハードマスク層４４、第２のＡＲＣ４６、及び第２のフォトレジスト４８を含む。第２のハードマスク層４４は、ラインパターン３２ａ～ｄ、３０ａ～ｄ、２８ａ～ｄ、及び第２のエッチング停止層２６上に堆積される。幾つかの実施例では、第２のハードマスク層４４は、ＳＯＣなどの炭素含有材料である。第２のＡＲＣ４６が、第２のハードマスク層４４上に堆積される。幾つかの実施例では、第２のＡＲＣ４６は、ケイ素含有ＡＲＣ又は別の材料である。第２のフォトレジスト４８が、第２のＡＲＣ４６上に堆積される。第２のハードマスク層４４、第２のＡＲＣ４６、及び第２のフォトレジスト４８は、任意の許容可能な堆積プロセス（例えば、スピンオン技術やＣＶＤ）によって堆積され得る。
［００４３］図８は、第２のフォトレジスト４８のビアパターン４８ｅ、４８ｆ、４８ｇ、４８ｈ、４８ｉ、及び４８ｊへのパターニングを示す。第２のフォトレジスト４８は、任意の許容可能なリソグラフィ技法を用いてパターニングすることができる。これから自明になるように、ビアパターン４８ｅ～ｊは、第２の金属層２８内に形成されるビアに対応する。ビアパターン４８ｅ～ｊは、それぞれ、ラインパターン２８ａ～ｄ、３０ａ～ｄ、３２ａ～ｄの少なくとも対応する部分の垂直上方にある。さらに、ビアパターン４８ｅ－ｊは、それぞれ、ラインパターン２８ａ－ｄ、３０ａ－ｄ、３２ａ－ｄを越えて側方に延在する。図１８は、これらのフィーチャの例示的なレイアウトを示す。図１８に示すように、ビアパターン４８ｈ及び４８ｇは、寸法Ｄだけラインパターン３２ｃ／３０ｃ／２８ｃの側壁を越えて側方に延びている。このようにビアパターン４８ｅ～ｊを整列させることによって、後続して形成されるビアが、後続して形成される金属ラインに対して自己整列され得る。
［００４４］図９は、ビアパターン４８ｅ、４８ｆ、４８ｇ、４８ｈ、４８ｉ、及び４８ｊのパターンを（ビアパターン４４ｅ、４４ｆ、４４ｇ、４４ｈ、４４ｉ、及び４４ｊそれぞれを形成するために）第２のハードマスク層４４に転写し、（ビアパターン３２ｅ、３２ｆ、３２ｇ、３２ｈ、３２ｉ、及び３２ｊを形成するために）ラインパターン３２ａ～ｄに転写することを示す。第２のフォトレジスト４８のビアパターン４８ｅ～ｊをマスクとして用いて、第２のＡＲＣ４６がエッチングされる。第２のＡＲＣ４６をエッチングするためのエッチングプロセスは、図３の第１のＡＲＣ３６をエッチングするためのエッチングプロセスと同一であってもよく、又は類似していてもよい。
［００４５］次いで、第２のハードマスク層４４がエッチングされて、第２のフォトレジスト４８のビアパターン４８ｅ、４８ｆ、４８ｇ、４８ｈ、４８ｉ、及び４８ｊそれぞれに対応するビアパターン４４ｅ、４４ｆ、４４ｇ、４４ｈ、４４ｉ、及び４４ｊが形成される。第２のハードマスク層４４をエッチングするためのエッチングプロセスは、図３の第１のハードマスク層３４をエッチングするためのエッチングプロセスと同一であってもよく、又は類似していてもよい。
［００４６］次に、マスク層３２のラインパターン３２ａ～ｄがエッチングされて、第２のフォトレジスト４８のビアパターン４８ｅ、４８ｆ、４８ｇ、４８ｈ、４８ｉ、及び４８ｊにそれぞれ対応するビアパターン３２ｅ、３２ｆ、３２ｇ、３２ｈ、３２ｉ、及び３２ｊが形成される。先行してマスク層３２をエッチングするために、図３に関して上述したプロセスと同一又は類似のプロセスを用いて、マスク層３２をエッチングしてもよい。図９によって示されるように、及び図１８によって示される整列の結果として、ビアパターン４４ｅ～ｊは、ビアパターン３２ｅ～ｊ、並びにラインパターン３０ａ～ｄ及び２８ａ～ｄの側壁から側方に延在し、かつそれらの側壁に沿い得る。
［００４７］第２のＡＲＣ４６、第２のハードマスク層４４、及び／又はマスク層３２のエッチングの間、第２のフォトレジスト４８（例えば、ビアパターン４８ｅ～ｊ）及び第２のＡＲＣ４６が消費され得る。
［００４８］図１０は、第２のハードマスク層４４のビアパターン４４ｅ～ｊの除去を示す。ビアパターン４４ｅ～ｊは、例えば、酸素プラズマを用いたアッシング処理によって除去される。このアッシング処理は、図５に関連して上述したアッシング処理と同一であるか、又は類似し得る。
［００４９］図１１は、ビアパターン３２ｅ、３２ｆ、３２ｇ、３２ｈ、３２ｉ、及び３２ｊのパターンを（ビアパターン３０ｅ、３０ｆ、３０ｇ、３０ｈ、３０ｉ、及び３０ｊそれぞれを形成するために）第３のエッチング停止層３０のラインパターン３０ａ～ｄに転写し、ラインパターン２８ａ、２８ｂ、２８ｃ、及び２８ｄのパターンを（ラインパターン２６ａ、２６ｂ、２６ｃ、及び２６ｄそれぞれを形成するために）第２のエッチング停止層２６に転写することを示す。第３のエッチング停止層３０のラインパターン３０ａ～ｄがエッチングされて、第２のフォトレジスト４８のビアパターン４８ｅ、４８ｆ、４８ｇ、４８ｈ、４８ｉ、及び４８ｊにそれぞれ対応するビアパターン３０ｅ、３０ｆ、３０ｇ、３０ｈ、３０ｉ、及び３０ｊが形成される。第２のエッチング停止層２６がエッチングされて、第１のフォトレジスト３８のラインパターン３８ａ、３８ｂ、３８ｃ、及び３８ｄにそれぞれ対応するラインパターン２６ａ、２６ｂ、２６ｃ、及び２６ｄが形成される。第３のエッチング停止層３０及び第２のエッチング停止層２６が同時にエッチングされて、ビアパターン３０ｅ～ｊ及びラインパターン２６ａ～ｄが形成される。第３のエッチング停止層３０及び第２のエッチング停止層２６をエッチングするためのエッチングプロセスは、第３のエッチング停止層３０をエッチングするための、図４に関連して上述したエッチングプロセスと同一であるか、又は類似してもよい。
［００５０］図１２は、ビアパターン３２ｅ、３２ｆ、３２ｇ、３２ｈ、３２ｉ、及び３２ｊのパターンを（ビア２８ｅ、２８ｆ、２８ｇ、２８ｈ、２８ｉ、２８ｊをそれぞれ形成するために）第２の金属層２８のラインパターン２８ａ～ｄに転写し、ラインパターン２８ａ、２８ｂ、２８ｃ、及び２８ｄのパターンを（金属ライン２４ａ、２４ｂ、２４ｃ、及び２４ｄをそれぞれ形成するために）第１の金属層２４に転写することを示す。第２の金属層２８のラインパターン２８ａ～ｄがエッチングされて、第２のフォトレジスト４８のビアパターン４８ｅ、４８ｆ、４８ｇ、４８ｈ、４８ｉ、及び４８ｊにそれぞれ対応するビア２８ｅ、２８ｆ、２８ｇ、２８ｈ、２８ｉ、及び２８ｊが形成される。第１の金属層２４がエッチングされて、第１のフォトレジスト３８のラインパターン３８ａ、３８ｂ、３８ｃ、及び３８ｄにそれぞれ対応する金属ライン２４ａ、２４ｂ、２４ｃ、及び２４ｄが形成される。第２の金属層２８のラインパターン２８ａ～ｄ及び第１の金属層２４が同時にエッチングされて、ビア２８ｅ～ｊ及び金属ライン２４ａ～ｄが形成される。第２の金属層２８及び第１の金属層２４をエッチングするためのエッチングプロセスは、第２の金属層２８をエッチングするための図６に関連して上述したエッチングプロセスと同一であるか、又は類似し得る。
［００５１］図１９から図２２は、幾つかの実施例に係る、エッチングプロセスの様々な結果を示す。これらの図面は、様々な処理ステップへの参照を容易にするために、図１から図１２に関連して図示され且つ説明されたフィーチャを参照する。図１９から図２２に関して説明されたエッチングプロセスは、図１から図１２の処理において実施されてもよく、又は実施されなくてもよい。図１９及び図２１は、上記の図６に関連して説明された処理に対応する断面図を示し、図２０及び図２２は、上記の図１２に関連して説明した処理に対応する断面図を示す。断面図は、図６及び図１２におけるＸ－Ｙ－Ｚ軸によって示されるＸ－Ｚ面に対応する。
［００５２］図６に関連して、及び図１９を参照して述べたように、第２の金属層２８をエッチングするエッチングプロセスは、終止点までのエッチングプロセスの期間の１０％未満のオーバーエッチ期間にわたって継続し、ラインパターン２８ａ’を形成する。得られたラインパターン２８ａ’は、傾斜した側壁を有し、結果的にラインパターン２８ａ’のテーパ形状がもたらされる。次いで、ラインパターン２８ａ’のパターンが第２のエッチング停止層２６に転写されると（例えば、図１１）、ラインパターン２８ａ’の底部が、第２のエッチング停止層２６のラインパターン２６ａ’の側端を画定する。ラインパターン２６ａ’を第１の金属層２４に転写して金属ライン２４ａ’を形成する後続のエッチングプロセス（例えば、図１２）は、さらにラインパターン２８ａ’をエッチングしてビア２８ｅ’を形成する。ビア２８ｅ’として残るラインパターン２８ａ’の部分がさらにエッチングされ、ビア２８ｅ’の側壁がより垂直になる。ラインパターン２６ａ’は大幅にエッチングされず、これにより、図２０に示すように肩部１５０が形成される。
［００５３］図６に関連して、及び図２１を参照して述べたように、第２の金属層２８をエッチングするエッチングプロセスは、終止点までのエッチングプロセスの期間の１０％を超える（例えば、２０％を超える）が、１００％未満（例えば、６０％以下）のオーバーエッチ期間にわたって継続し、ラインパターン２８ａ”を形成する。例えば、ラインパターン２８ａ”を形成するために、オーバーエッチ期間は、終止点までのエッチングプロセスの期間の５０％であり得る。得られたラインパターン２８ａ”は、垂直側壁を有する。次いで、ラインパターン２８ａ”のパターンが第２のエッチング停止層２６に転写されると（例えば、図１１）、ラインパターン２８ａ”の底部が、第２のエッチング停止層２６のラインパターン２６ａ”の側端を画定する。ラインパターン２６ａ”を第１の金属層２４に転写して金属ライン２４ａ”を形成する後続のエッチングプロセス（例えば、図１２）は、さらにラインパターン２８ａ”をエッチングしてビア２８ｅ”を形成する。ラインパターン２８ａ”の側壁が垂直であるので、ビア２８ｅ”として残るラインパターン２８ａ”の部分がエッチングされず、それによりビア２８ｅ”の側壁がより垂直になリ得る（ただし、アンダーカットが生じ得る）。これが、図２２に例示されているように、金属ライン２４ａ”、ラインパターン２６ａ”、及びビア２８ｅ”の側壁を垂直に整列させ得る。
［００５４］図１３は、第１のエッチング停止層２２のエッチング及び誘電体層５０の形成を示す。第１のエッチング停止層２２をエッチングするためのエッチングプロセスは、ＩＣＰ－ＲＩＥ又は別のエッチングプロセスなどによるドライプラズマエッチングであり得る。誘電体層５０は、酸化ケイ素（例えば、ドープされた又はドープされていない酸化ケイ素）、低誘電率誘電体、オキシ炭化ケイ素等、又はこれらの組み合わせであり得るか、又はこれらを含み得る。誘電体層５０は、ＣＶＤ（例えば、プラズマＣＶＤ（ＰＥＣＶＤ）、流動可能なＣＶＤ（ＦＣＶＤ）等）、スピンオン、又は任意の他の堆積プロセスによって堆積され得る。堆積された後、誘電体層５０を化学的機械的平坦化（ＣＭＰ）などによって平坦化することができ、これにより、ビアパターン３２ｅ～ｊ及び３０ｅ～ｊも除去することができる。
［００５５］図２３は、上述したエッチングプロセスのための例示的なエッチング処理チャンバ２００の簡略概略図である。エッチング処理チャンバ２００は、基板２０上の１つ又は複数の層をエッチングするのに適している。本開示から恩恵を受けるように適合され得る処理チャンバの一例としては、カリフォルニア州のサンタクララに所在するＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能なＡｄｖａｎｔＥｄｇｅ Ｍｅｓａ Ｅｔｃｈ処理チャンバが挙げられる。他の製造業者のチャンバを含む他の処理チャンバは、本開示の様々な実施形態を実施するように適合され得ると想定されている。
［００５６］エッチング処理チャンバ２００は、内部に画定されるチャンバ空間２０４を有するチャンバ本体２０２を含む。チャンバ本体２０２は、側壁２０６及び底部２０８を有し、これらは接地ノード２１０に連結される。側壁２０６は、エッチング処理チャンバ２００の保守サイクル間の時間を延長するための保護的内側ライナ２１２を有する。チャンバ本体２０２及びエッチング処理チャンバ２００に関連する構成要素の寸法は、限定的なものではなく、概して、その中で処理される基板（例えば、基板２０）のサイズより比例的に大きい。基板のサイズの例としては、とりわけ、直径２００ｍｍ、直径３５０ｍｍ、直径４００ｍｍ、及び直径４５０ｍｍが含まれる。
［００５７］チャンバ本体２０２は、チャンバ空間２０４を取り囲むチャンバリッドアセンブリ２１４を支持する。チャンバ本体２０２は、アルミニウム又は他の適切な材料から製造され得る。チャンバ本体２０２の側壁２０６を貫通するように基板アクセスポート２１６が形成されており、これがエッチング処理チャンバ２００に出入りする基板の移送を容易にする。基板アクセスポート２１６は、移送チャンバ、及び／又はマルチチャンバ処理システムの他のチャンバ（図２４に例を示す）に連結され得る。
［００５８］チャンバ本体２０２の側壁２０６を貫通するようにポンピングポート２３０が形成され、チャンバ空間２０４に接続される。ポンピングデバイス（図示せず）が、ポンピングポート２３０を介してチャンバ空間２０４に連結され、チャンバ空間内を排気して圧力を制御する。ポンピングデバイスは、１つ又は複数のポンプ及びスロットルバルブを含み得る。
［００５９］ガスパネル２４０が、ガスライン２４２によってチャンバ本体２０２に連結され、処理ガスをチャンバ空間２０４内に供給する。ガスパネル２４０は、１つ又は複数の処理ガス源２４４、２４６、２４８、２５０を含み得、さらに不活性ガス、非反応性ガス、及び反応性ガスを含み得る。ガスパネル２４０によって供給され得る処理ガスの例としては、フルオロホルム（ＣＨＦ３）、四フッ化炭素（ＣＦ４）、酸素（Ｏ２）、塩素（Ｃｌ２）、臭化水素（ＨＢｒ）、窒素（Ｎ２）、アルゴン（Ａｒ）、及びメタン（ＣＨ４）が挙げられるが、これらに限定されない。処理ガスは、他のガス（例えば、不活性ガス又はキャリアガス）を含んでもよい。
［００６０］バルブ２５２は、ガスパネル２４０の処理ガス源２４４、２４６、２４８、２５０からの処理ガスの流れを制御し、コントローラ２５４によって管理される。ガスパネル２４０からチャンバ本体２０２に供給されるガスの流れは、ガスの組み合わせを含み得る。
［００６１］チャンバリッドアセンブリ２１４は、ノズル２５６を含み得る。ノズル２５６は、ガスパネル２４０の処理ガス源２４４、２４６、２４８、２５０から処理ガスをチャンバ空間２０４内に導入するための１つ又は複数のポートを有する。処理ガスがエッチング処理チャンバ２００に導入された後、ガスが活性化されて、プラズマが形成される。アンテナ２６０（例えば、１つ又は複数のインダクタコイル）が、エッチング処理チャンバ２００に隣接して設けられ得る。アンテナ電源２６２は、整合回路２６４を介してアンテナ２６０に給電し、エネルギー（例えば、高周波（ＲＦ）エネルギー）を処理ガスに誘導結合し、処理ガスから形成されたプラズマをエッチング処理チャンバ２００のチャンバ空間２０４内に維持し得る。アンテナ電源２６２に代えて、又は追加して、基板２０の下方及び／又は基板２０の上方の処理電極を使用して、ＲＦ電力を処理ガスに容量結合して、処理空間２０４内のプラズマを維持することができる。アンテナ電源２６２の動作は、コントローラ（例えば、コントローラ２５４）によって制御され得る。このコントローラは、エッチング処理チャンバ２００内の他の構成要素の動作も制御する。
［００６２］チャンバリッドアセンブリ２１４は、窓２６６をさらに含む。窓２６６は、石英などの透明な誘電体材料であってもよい。ＯＥＳ測定デバイス２６８が窓２６６において配置されている。ＯＥＳ測定デバイス２６８は、エミッタ及びセンサを含む。エミッタは、窓２６６を通してエッチング処理チャンバ２００内へと１つ又は複数の波長の光を放射することができる。エミッタからの光は、エッチング処理チャンバ２００内のガス及び／又は基板２０から反射し得る。反射した光は、窓２６６を通して伝達され、ＯＥＳ測定装置２６８のセンサによって受け取られ得る。センサによって検出された反射光は、所与のレシピに従ってエッチングプロセスの終止点を決定するために使用することができる。例えば、ＯＥＳ測定デバイス２６８は、検出された反射光をコントローラ２５４に送信するためにコントローラ２５４に通信可能に連結され、それにより、コントローラ２５４が終止点を決定することが可能である。
［００６３］基板支持ペデスタル２７０が、チャンバ空間２０４内に配置され、処理中に基板２０を支持する。基板支持ペデスタル２７０は、処理中に基板２０を保持するための静電チャック（ｅｌｅｃｔｒｏ－ｓｔａｔｉｃ ｃｈｕｃｋ：ＥＳＣ）２７２を含み得る。ＥＳＣ２７２は、基板２０を基板支持アセンブリ２７０に対して保持するために、静電引力を利用する。ＥＳＣ２７２は、電源２７６によって電力供給される電極２７４を含む。電極２７４は、誘電体本体内のＥＳＣ２７２に埋め込まれる。電源２７６は、基板２０をチャッキング及びチャッキング解除するための電極２７４へＤＣ電流を送ることによって、電極２７４の動作を制御するためのシステムコントローラをさらに含み得る。
［００６４］さらに、電極２７４は、整合回路２８２と一体化したＲＦ電源２８０にさらに連結され得る。ＲＦ電源２８０は、例えば、約２００ボルトから約２０００ボルトのＲＦバイアス電圧を電極２７４に供給し得る。さらに、ＲＦ電源２８０は、チャンバ空間２０４内の処理ガスによって形成されるプラズマイオンを誘引するバイアスを、ＥＳＣ２７２及びその上に配置される基板２０に供給する。ＲＦ電源２８０は、基板２０の処理中にオンとオフを繰り返し、又はパルスを発し得る。ＥＳＣ２７２は、ＥＳＣ２７２の側壁がプラズマを誘引しにくくするためのアイソレータ２８４を有し、ＥＳＣ２７２の保守寿命を延ばす。加えて、基板支持ペデスタル２７０は、カソードライナー２８６を有し得る。カソードライナー２８６は、基板支持ペデスタル２７０の側壁をプラズマガスから保護し、エッチング処理チャンバ２００の保守間隔を延ばす。
［００６５］ＥＳＣ２７２は、その中に配置され、基板加熱用の電源（図示せず）に接続されたヒータを含み得る。一方、ＥＳＣ２７２を支持する冷却ベース２８８は、導管を含み得る。この導管は、熱伝導流体を循環させ、ＥＳＣ２７２及びその上に配置された基板２０の温度を維持する。ＥＳＣ２７２は、基板２０上に製作されるデバイスの熱収支により要求される温度範囲内で動作するように構成されている。例えば、特定の実施形態では、ＥＳＣ２７２は、約－３５℃から約５００℃の温度で基板２０を維持するように構成され得る。
［００６６］冷却ベース２８８は、基板２０の温度制御を支援するように設けられる。時間の経過によるプロセスのドリフトを緩和するために、冷却ベース２８８によって、エッチング処理チャンバ２００内の基板２０のエッチングプロセス全体を通して基板２０の温度が実質的に一定に維持され得る。一実施形態では、基板２０の温度は、エッチングプロセス全体を通して、約７０℃から約９０℃に維持される。
［００６７］カバーリング２９０が、ＥＳＣ２７２上に、及び基板支持ペデスタル２７０の周縁に沿って配置される。カバーリング２９０は、基板２０の露出した上面の所望の部分にエッチングガスを封じ込めながら、基板支持ペデスタル２７０の上面をエッチング処理チャンバ２００内部のプラズマ環境から遮蔽するように構成されている。リフトピン（図示せず）は、基板支持ペデスタル２７０を通して選択的に移動し、基板２０を基板支持ペデスタル２７０の上方に持ち上げ、基板２０に移送ロボット（図示せず）又はその他の適切な移送機構がアクセスすることを容易にする。
［００６８］コントローラ２５４を利用して、処理シーケンスを制御し、ガスパネル２４０からエッチング処理チャンバ２００内へのガス流及び他の処理パラメータを調整することができる。ソフトウェアルーチンは、ＣＰＵによって実行されると、ＣＰＵを特定用途コンピュータ（コントローラ）に変換する。この特定用途コンピュータは、処理が実行されるように、エッチング処理チャンバ２００を制御する。ソフトウェアルーチンはまた、エッチング処理チャンバ２００と一緒に配置される第２のコントローラ（図示せず）によって格納及び／又は実行されてもよい。
［００６９］基板２０は、その上に様々な層が配置されており、これらの層は、前述の例で説明したように、様々な金属層、エッチング停止層、及びマスク層を含み得る。種々の層は、基板２０に配置されたそれぞれの他の膜層の種々の組成に固有のエッチングレシピを必要とし得る。これらのレシピは、単一のエッチング処理チャンバ内で、又は幾つかのエッチング処理チャンバにわたって実施され得る。各エッチング処理チャンバは、１つ又は複数のエッチングレシピでエッチングするように構成され得る。一実施形態では、エッチング処理チャンバ２００は、少なくとも金属層をエッチングして、相互接続構造（例えば、上述のデュアルサブトラクティブエッチング構造）を形成するように構成されている。本明細書で提供される処理パラメータに関しては、エッチング処理チャンバ２００は、直径２００ｍｍの基板（例えば、約０．０７０７ｍ２の平面領域を有する基板）、直径３００ｍｍの基板、又は直径４５０ｍｍの基板を処理するように構成されている。フロー及び電力などの処理パラメータは、概して、チャンバ空間又は基板平面領域の変化に比例して拡大縮小され得る。
［００７０］図２４は、エッチング処理チャンバ２００が連結された例示的なマルチチャンバ処理システム３００の概略上面図であり、マルチチャンバ処理システム３００は、本明細書に記載された処理を実行するように適合され得る。システム３００は、基板がシステム３００を出入りするように移送するための、１つ又は複数のロードロックチャンバ３０２、３０４を含み得る。通常、システム３００が真空下にあるため、ロードロックチャンバ３０２、３０４は、システム３００内に導入される基板を「ポンプダウン」することができる。第１のロボット３１０は、ロードロックチャンバ３０２、３０４と第１のセットの１つ又は複数の基板処理チャンバ３１２、３１４、３１６、２００（４つが図示される）との間で基板を移送することができる。各々の基板処理チャンバ３１２、３１４、３１６、２００は、エッチングプロセス、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、ＣＶＤ、ＰＶＤ、ガス抜き、予備洗浄、配向、及び他の基板プロセスなどの基板処理操作のうちの少なくとも１つを実行するように構成される。他の基板処理チャンバ３１２、３１４、３１６に対する、エッチングプロセスの実行に利用されるエッチング処理チャンバ２００の位置は、図示を目的としており、任意選択的に、エッチング処理チャンバ２００の位置を基板処理チャンバ３１２、３１４、３１６のうちのいずれか１つと替えてもよい。
［００７１］第１のロボット３１０は、さらに、１つ又は複数の移送チャンバ３２０、３２２を出入りするよう基板を移送することできる。移送チャンバ３２０、３２２を使用して、超高真空条件を維持しながら、基板をシステム３００の内部で移送可能にすることができる。第２のロボット３３０は、基板を移送チャンバ３２０、３２２と第２の組の１つ又は複数の基板処理チャンバ３３２、３３４、３３６、３３８との間で移送することができる。基板処理チャンバ３１２、３１４、３１６、２００と同様に、基板処理チャンバ３３２、３３４、３３６、及び３３８は、本明細書に記載されたドライエッチングプロセスや、例えば、堆積、予洗浄、ガス抜き、及び配向付けを含む任意の他の適切なプロセスを含む様々な基板処理操作を行うために装備され得る。基板処理チャンバ３１２、３１４、３１６、２００、３３２、３３４、３３６、３３８のいずれも、例えば、システム３００によって実施される特定のプロセスに必要なければ、システム３００から取り除いてもよい。
［００７２］上記の説明は、本開示の実施形態を対象としているが、本開示の基本的な範囲を逸脱せずに、本開示の他の実施形態及びさらなる実施形態を考案してもよい。本開示の範囲は、以下の特許請求の範囲によって規定される。

Claims (6)

  1. 半導体処理のための方法であって、
    基板の上にルテニウム層を形成することと、
    前記ルテニウム層の上に第１の窒化チタン層を形成することと、
    前記第１の窒化チタン層の上にハードマスク層を形成することと、
    前記ハードマスク層を第１のパターンへとパターニングすることと、
    前記第１のパターンを前記第１の窒化チタン層へと転写することであって、前記第１の窒化チタン層をエッチングすることを含む、前記第１のパターンを前記第１の窒化チタン層へと転写することと、
    前記第１のパターンを前記第１の窒化チタン層へと転写した後、前記ハードマスク層を除去することであって、酸素含有アッシング処理を実行することを含む、前記ハードマスク層を除去することと、
    前記ハードマスク層を除去した後、前記第１のパターンを前記ルテニウム層へと転写することであって、前記ルテニウム層をエッチングすることを含む、前記第１のパターンを前記ルテニウム層へと転写すること
    を含む方法。
  2. 前記ルテニウム層をエッチングすることが、酸素及び塩素を含む混合ガスを前記ルテニウム層へと供給することを含み、（ｉ）前記酸素の流量の、（ｉｉ）前記酸素の流量と前記塩素の流量とを足した流量に対する比率が、８２％から９５％の範囲内である、請求項１に記載の方法。
  3. 前記基板の上に第２の窒化チタン層を形成することであって、前記ルテニウム層が、当該第２の窒化チタン層の上に形成される、第２の窒化チタン層を形成することと、
    前記第１の窒化チタン層の上に酸化物層を形成することであって、前記ハードマスク層が、当該酸化物層の上に形成される、酸化物層を形成することと、
    前記第１のパターンを前記酸化物層へと転写すること
    をさらに含み、前記ルテニウム層をエッチングすることが、窒化チタンに対するルテニウムのエッチング選択比が５０よりも大きく、酸化物に対するルテニウムのエッチング選択比が３０よりも大きいエッチング処理を使用することを含む、請求項１に記載の方法。
  4. 前記ルテニウム層をエッチングすることが、
    第１の時間において、前記ルテニウム層に供給されるエッチング処理ガスの流動を開始することと、
    発光分光分析法を使用して、第２の時間における終止点を決定することであって、当該終止点が、検出された光信号の減少に基づいて決定される、第２の時間における終止点を決定することと、
    前記第２の時間の後、オーバーエッチ期間にわたって前記エッチング処理ガスの流動を継続することであって、当該オーバーエッチ期間が、前記第１の時間から前記第２の時間までの時間幅の１０％から１００％の範囲内である、オーバーエッチ期間にわたって前記エッチング処理ガスの流動を継続することと、
    前記オーバーエッチ期間の終結において前記エッチング処理ガスの流動を終了させること
    を含む、請求項１に記載の方法。
  5. 前記第１のパターンを前記ルテニウム層へと転写することが、垂直側壁を有するプロファイルを有するルテニウムパターンを形成する、請求項１に記載の方法。
  6. 半導体処理のための方法であって、
    基板の上に第１のルテニウム層を形成することと、
    前記第１のルテニウム層の上に第１の窒化チタン層を形成することと、
    前記第１の窒化チタン層の上に第２のルテニウム層を形成することと、
    前記第２のルテニウム層の上に第２の窒化チタン層を形成することと、
    前記第２の窒化チタン層の上にハードマスク層を形成することと、
    前記ハードマスク層をラインパターンへとパターニングすることと、
    前記ラインパターンを前記第２の窒化チタン層へと転写することであって、前記第２の窒化チタン層をエッチングすることを含む、前記ラインパターンを前記第２の窒化チタン層へと転写することと、
    前記ラインパターンを前記第２の窒化チタン層へと転写した後、前記ハードマスク層を除去することであって、酸素含有アッシング処理を実行することを含む、前記ハードマスク層を除去することと、
    前記ハードマスク層を除去した後、前記ラインパターンを前記第２のルテニウム層へと転写することと、
    前記第２の窒化チタン層をビアパターンへとパターニングすること、及び前記ラインパターンを前記第１の窒化チタン層へと転写することを同時に行うことと、
    前記ビアパターンを前記第２のルテニウム層へと転写してビアを形成すること、及び前記ラインパターンを前記第１のルテニウム層へと転写してラインを形成することを同時に行うことと、
    前記ライン及び前記ビアの上に誘電体層を形成すること
    を含む方法。
JP2021501049A 2018-07-17 2019-06-21 半導体デバイスのための相互接続構造を製造するための方法 Active JP7346538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023113155A JP2023145505A (ja) 2018-07-17 2023-07-10 半導体デバイスのための相互接続構造を製造するための方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/037,985 2018-07-17
US16/037,985 US10692759B2 (en) 2018-07-17 2018-07-17 Methods for manufacturing an interconnect structure for semiconductor devices
PCT/US2019/038590 WO2020018236A1 (en) 2018-07-17 2019-06-21 Methods for manufacturing an interconnect structure for semiconductor devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023113155A Division JP2023145505A (ja) 2018-07-17 2023-07-10 半導体デバイスのための相互接続構造を製造するための方法

Publications (2)

Publication Number Publication Date
JP2021531651A JP2021531651A (ja) 2021-11-18
JP7346538B2 true JP7346538B2 (ja) 2023-09-19

Family

ID=69161172

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021501049A Active JP7346538B2 (ja) 2018-07-17 2019-06-21 半導体デバイスのための相互接続構造を製造するための方法
JP2023113155A Pending JP2023145505A (ja) 2018-07-17 2023-07-10 半導体デバイスのための相互接続構造を製造するための方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023113155A Pending JP2023145505A (ja) 2018-07-17 2023-07-10 半導体デバイスのための相互接続構造を製造するための方法

Country Status (6)

Country Link
US (1) US10692759B2 (ja)
JP (2) JP7346538B2 (ja)
KR (1) KR20210021600A (ja)
CN (1) CN112236854A (ja)
TW (1) TWI812758B (ja)
WO (1) WO2020018236A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508617B2 (en) * 2019-10-24 2022-11-22 Applied Materials, Inc. Method of forming interconnect for semiconductor device
US11282768B2 (en) * 2019-11-08 2022-03-22 International Business Machines Corporation Fully-aligned top-via structures with top-via trim
US11201112B2 (en) * 2020-01-22 2021-12-14 International Business Machines Corporation Fully-aligned skip-vias
US11257677B2 (en) 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment
US11270913B2 (en) * 2020-04-28 2022-03-08 International Business Machines Corporation BEOL metallization formation
US11315872B1 (en) * 2020-12-10 2022-04-26 International Business Machines Corporation Self-aligned top via
EP4050644A1 (en) * 2021-02-24 2022-08-31 Imec VZW A method for forming an interconnect structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223671A (ja) 1999-02-01 2000-08-11 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003059906A (ja) 2001-07-31 2003-02-28 Applied Materials Inc エッチング方法およびキャパシタを形成する方法
JP2015070270A (ja) 2013-09-30 2015-04-13 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 硫黄ドープ炭素ハードマスク

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8316476D0 (en) 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
US5236550A (en) 1992-04-24 1993-08-17 National Semiconductor Corporation Method for plasma etch of ruthenium
JP3694083B2 (ja) 1996-01-25 2005-09-14 三菱電機株式会社 ルテニウム膜のエッチング方法
JPH1098162A (ja) 1996-09-20 1998-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
US6281585B1 (en) 1997-06-30 2001-08-28 Philips Electronics North America Corporation Air gap dielectric in self-aligned via structures
US6919168B2 (en) * 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
SG79292A1 (en) * 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
JP3676958B2 (ja) * 1999-12-28 2005-07-27 株式会社日立製作所 半導体集積回路装置の製造方法
US6485990B1 (en) * 2000-01-04 2002-11-26 Advanced Micro Devices, Inc. Feed-forward control of an etch processing tool
JP3585437B2 (ja) 2000-11-22 2004-11-04 株式会社荏原製作所 ルテニウム膜のエッチング方法
US6692648B2 (en) 2000-12-22 2004-02-17 Applied Materials Inc. Method of plasma heating and etching a substrate
JP2002280524A (ja) * 2001-03-16 2002-09-27 Nec Corp 容量素子の形成方法
JP2004172311A (ja) * 2002-11-19 2004-06-17 Renesas Technology Corp 半導体装置の製造方法
JP4483231B2 (ja) * 2003-08-27 2010-06-16 ソニー株式会社 磁気メモリ装置の製造方法
KR101096236B1 (ko) 2003-12-22 2011-12-22 주식회사 하이닉스반도체 불화아르곤 포토리소그라피 공정을 이용한 금속 박막 패턴형성 방법 및 금속 배선 형성 방법
US7867895B2 (en) * 2007-09-20 2011-01-11 International Business Machines Corporation Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric
US7927977B2 (en) * 2009-07-15 2011-04-19 Sandisk 3D Llc Method of making damascene diodes using sacrificial material
US8871107B2 (en) 2013-03-15 2014-10-28 International Business Machines Corporation Subtractive plasma etching of a blanket layer of metal or metal alloy
US9761489B2 (en) 2013-08-20 2017-09-12 Applied Materials, Inc. Self-aligned interconnects formed using substractive techniques
US9379010B2 (en) * 2014-01-24 2016-06-28 Intel Corporation Methods for forming interconnect layers having tight pitch interconnect structures
US9508561B2 (en) 2014-03-11 2016-11-29 Applied Materials, Inc. Methods for forming interconnection structures in an integrated cluster system for semicondcutor applications
US9806252B2 (en) * 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223671A (ja) 1999-02-01 2000-08-11 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003059906A (ja) 2001-07-31 2003-02-28 Applied Materials Inc エッチング方法およびキャパシタを形成する方法
JP2015070270A (ja) 2013-09-30 2015-04-13 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 硫黄ドープ炭素ハードマスク

Also Published As

Publication number Publication date
TW202032639A (zh) 2020-09-01
TWI812758B (zh) 2023-08-21
JP2021531651A (ja) 2021-11-18
US20200027782A1 (en) 2020-01-23
JP2023145505A (ja) 2023-10-11
KR20210021600A (ko) 2021-02-26
CN112236854A (zh) 2021-01-15
US10692759B2 (en) 2020-06-23
WO2020018236A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
JP7346538B2 (ja) 半導体デバイスのための相互接続構造を製造するための方法
TWI708322B (zh) 製造用於半導體應用的環繞式水平閘極裝置的奈米線的方法
TWI685017B (zh) 在針對半導體應用之整合群集系統中形成互連結構的方法
US9240315B1 (en) CVD oxide surface pre-conditioning by inductively coupled O2 plasma
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
TWI524423B (zh) 蝕刻及灰化期間低ｋ材料之側壁保護
US20230178419A1 (en) Scaled liner layer for isolation structure
US20060043066A1 (en) Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
TWI401741B (zh) Plasma etching method
TWI514516B (zh) 保護外露式低k表面的方法
KR101688231B1 (ko) Ｃｏ2/ｃｏ계 처리를 이용하여 기판을 애싱하기 위한 저손상 방법
TWI488235B (zh) 全金屬閘極結構之圖案成形方法
US20170352726A1 (en) Methods for forming fin structures with desired profile for 3d structure semiconductor applications
US9269563B2 (en) Methods for forming interconnect structure utilizing selective protection process for hardmask removal process
US20230072732A1 (en) Methods for etching structures with oxygen pulsing
US11342195B1 (en) Methods for anisotropic etch of silicon-based materials with selectivity to organic materials
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
TW202121504A (zh) 用於自對準多重圖案化的芯材覆蓋的方法和系統
US11658042B2 (en) Methods for etching structures and smoothing sidewalls
TW202242953A (zh) 用於半導體圖案化應用之氧化錫及碳化錫材料

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230906

R150 Certificate of patent or registration of utility model

Ref document number: 7346538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150