JP7326990B2 - 電力変換装置 - Google Patents

Description

本発明は、電力変換装置に関し、特に、多層導電基板を備えた電力変換装置に適用して有効な技術に関するものである。

電力変換装置は、その主要部品であるパワー半導体デバイスの技術革新により、より高速なスイッチング動作が実現されることで、パワー半導体デバイスから発する損失を低減させている。これにより、電力変換装置の体積全体の大部分を占める冷却器を従来よりも大幅に小型化することが可能となっている。
一方で、ＳｉＣやＧａＮといったワイドバンドギャップ材料を用いた次世代のパワー半導体デバイスの高速スイッチング性能を十分に発揮するには、パワー半導体デバイスと、直流コンデンサとで構成される直列一巡回路に寄生するインダクタンス成分を十分に小さくし、パワー半導体デバイスのターンオフ時に発生するオーバーシュート電圧がパワー半導体デバイスの耐圧を超えないようにしなければならない。すなわち、パワー半導体デバイスと直流コンデンサとを低インダクタンスで接続する配線手段が課題となる。

特許文献１には、パワー半導体デバイスと直流コンデンサとを低インダクタンスで接続する配線手段として、多層基板を用いる技術が開示されている。この技術は、直流コンデンサのＰ側端子（正極側）に電気定的に接続された導電層と、直流コンデンサのＮ側端子（負極側）に電気的に接続された導電層とを積層方向に交互に積層している。これによって、スイッチング電流の往路と復路とが多層基板の中で交互に積層されるため、近接効果により磁界がキャンセルされ、多層基板の寄生インダクタンスを大幅に低減することが可能となる。

なお、特許文献２には、電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングからサージ電圧発生のタイミングまでのサージ期間を記憶し、次回のターンオン時又はターンオフ時において、今回記憶したターンオン時又はターンオフ時におけるサージ期間に基づいて、電圧駆動型半導体素子の実効ゲート抵抗値を変更する電圧駆動型半導体素子の駆動方法が開示されている。

また、特許文献３には、交流電源を整流する整流器と、整流器の出力に接続されたリアクトルとスイッチング素子からなる直列回路と、スイッチング素子に並列に接続された整流器とコンデンサの直列回路からなる整流平滑回路と、スイッチング素子のオンオフを制御するデジタル制御部を備えたＡＣ－ＤＣコンバータであって、制御部は、交流電源の電圧とＡＣ－ＤＣコンバータの出力電圧とスイッチング素子のデューティに基づいて、出力電圧と交流電源の電圧の差と、ＡＣ－ＤＣコンバータの出力電圧とスイッチング素子の１周期前のデューティの積との比が１より大きいときに電流不連続モードであると判定するモード判定部を備え、更に制御部は、モード判定部の判定結果に応じて、スイッチング素子のオン・オフを制御するためのＰＷＭ信号の演算条件を切り替えることを特徴とするＡＣ－ＤＣコンバータが開示されている。

特開２０１７－２２０９６１号公報 特許第４９３５２６６号公報 特許第６３９８５３７号公報

ところで、近年、パワー半導体デバイスの高性能化に伴い、電力変換装置の体積の多くを占める受動部品や冷却器の革新的な小型化が実現できるようになっている。それに合わせて多層基板の小型化も要求されている。

特許文献１の技術では、各導電層の電位が交互に異なるため、全層に亘って貫通するスルーホールを空けて、一層おきに導電層を電気的に接続する必要がある。このため、定格電流に対して必要十分な数のスルーホールを空けると、導電層の導電パターン面積が大幅に減少し、多層基板の抵抗値が増加して基板温度上昇を招く。すなわち、電位の異なる導電層を交互に積層する技術では、ビアによる導電層の面積の目減りが相対的に大きくなり、基板温度上昇を招くため、多層基板の小型化の妨げとなる。この多層基板の小型化の妨げは、電力変換装置の小型化の妨げを意味するため、改良の余地があった。
本発明の目的は、低インダクタンス化及び小型化を図ることが可能な電力変換装置を提供することにある。

本発明の一態様に係る電力変換装置は、一方の端子に第１基準電圧が印加され、かつ他方の端子に第１基準電圧よりも低い第２基準電圧が印加されるコンデンサと、制御外部端子、正極外部端子及び負極外部端子を有し、かつ制御外部端子に入力される制御信号により正極外部端子及び負極外部端子間の電気的接続をオン・オフするスイッチング素子を有する半導体装置と、コンデンサの一方の端子及び半導体装置の正極外部端子と電気的に接続された第１導電体を含む第１導電層、及び、コンデンサの他方の端子及び半導体装置の負極外部端子に電気的に接続された第２導電体を含む第２導電層とを有し、第１導電層が積層方向に絶縁層を介して連続して複数段積層され、かつ第２導電層が積層方向に絶縁層を介して連続して複数段積層された多層基板と、を備えている。

本発明の一態様によれば、低インダクタンス化及び小型化を図ることが可能な電力変換装置を提供することができる。

本発明の一実施形態に係る電力変換装置の一例を示す等価回路図である。 本発明の一実施形態に係る電力変換装置の一例を示す模式的平面図である。 本発明の一実施形態に係る電力変換装置の一例を示す模式的側面図（（ａ）は図２の矢印Ｌ１の方向から見た模式的側面図，（ｂ）は図２の矢印Ｌ２の方向から見た模式的側面図）である。 本発明の一実施形態に係る電力変換装置のＹ方向沿沿った模式的要部断面図である。 本発明の一実施形態に係る電力変換装置のＸ方向に沿った模式的要部断面図である。 本発明の一実施形態に係る電力変換装置において、多層基板の１層目の導電層の導電パターンを示す模式的平面図である。 本発明の一実施形態に係る電力変換装置において、多層基板の３層目の導電層の導電パターンを示す模式的平面図である。 本発明の一実施形態に係る電力変換装置において、多層基板のＹ方向に沿った模式的要部断面図である。 本発明の一実施形態に係る電力変換装置において、多層基板のＹ方向に沿った模式的要部断面図である。 本発明の一実施形態に係る電力変換装置の第１変形例を示す等価回路図である。 本発明の一実施形態に係る電力変換装置の第２変形例を模式的に示す要部断面図である。

以下、図面を参照して本発明の一実施形態を詳細に説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
また、以下の実施形態では、空間内で互に直交する三方向において、同一平面内で互に直交する第１方向及び第２方向をそれぞれＸ方向、Ｙ方向とし、第１方向及び第２方向のそれぞれと直交する第３方向をＺ方向とする。

また、本明細書において、「主電極」とは、ＩＧＢＴ（Ｉnsulated Ｇate Ｂipolar Ｔransistor）においてエミッタ電極又はコレクタ電極の何れか一方となる電極を意味する。電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）においてはソース電極又はドレイン電極の何れか一方となる電極を意味する。より具体的には、上記の「一方となる電極」を「第１主電極」として定義すれば、「他方の電極」は「第２主電極」となる。即ち、「第２主電極」とは、ＩＧＢＴにおいては第１主電極とはならないエミッタ電極又はコレクタ電極の何れか一方となる電極、ＦＥＴ，ＳＩＴにおいては上記第１主電極とはならないソース電極又はドレイン電極の何れか一方となる電極を意味する。以下の実施形態では、スイッチング素子として絶縁ゲート構造の縦型ＭＩＳＦＥＴに着目して説明するので、ソース電極を「第１主電極」、ドレイン電極を「第２主電極」と呼ぶ。また、以下の実施形態では、整流素子としてダイオードに着目して説明する。

＜電力変換装置＞
図１及び図２に示すように、本発明の一実施形態に係る電力変換装置１は、電力を直流から交流に変換するインバータ回路２と、インバータ回路２に供給される直流電圧を平滑するコンデンサ４と、を備えている。
図１から図４に示すように、インバータ回路２は、３つの半導体装置１０（１０ｕ，１０ｖ，１０ｗ）と、各半導体装置１０とコンデンサ４とを電気的に接続する導電路が設けられた多層基板２０と、を備えている。

３つの半導体装置１０は、例えば三相誘導電動機９のＵ相，Ｖ相，Ｗ相に対応して設けられている。そして、３つの半導体装置１０は、図１に示すように、上アーム１１ａとしてのスイッチング素子Ｔｒ１と、下アーム１１ｂとしてのスイッチング素子Ｔｒ２とを直列接続した構成になっている。そして、スイッチング素子Ｔｒ１には整流素子Ｄｉ１が並列に逆接続され、スイッチング素子Ｔｒ２には整流素子Ｄｉ２が並列に逆接続されている。すなわち、３つの半導体装置１０の各々は、２つのスイッチング素子Ｔｒ１及びＴｒ２を直列接続した１レグで構成されている。スイッチング素子Ｔｒ１，Ｔｒ２及び整流素子Ｄｉ１，Ｄｉ２は、例えばＳｉＣ、ＧａＮと言ったワイドバンドギャップ半導体からなる基板を主体とする半導体素子である。

スイッチング素子Ｔｒ１は、第２主電極（Ｄ）が正極電源ライン８Ｐと電気的に接続され、第１主電極（Ｓ）がスイッチング素子Ｔｒ２の第２主電極（Ｄ）と電気的に接続されている。スイッチング素子Ｔｒ２の第１主電極（Ｓ）は、負極電源ライン８Ｎと電気的に接続されている。整流素子Ｄｉ１は、アノード電極（Ａ）がスイッチング素子Ｔｒ１の第１主電極（Ｓ）と電気的に接続され、カソード電極（Ｋ）がスイッチング素子Ｔｒ１の第２主電極（Ｄ）と電気的に接続されている。整流素子Ｄｉ２は、アノード電極（Ａ）がスイッチング素子Ｔｒ２の第１主電極（Ｓ）と電気的に接続され、カソード電極（Ｋ）がスイッチング素子Ｔｒ２の第２主電極（Ｄ）と電気的に接続されている。

３つの半導体装置１０おいて、各々の一方の入力ノード部Ｎｄ１は、正極電源ライン８Ｐと電気的に接続され、各々の他方の入力ノード部Ｎｄ２は、負極電源ライン８Ｎと電気的に接続されている。すなわち、３つの半導体装置１０の各々は、正極電源ライン８Ｐと負極電源ライン８Ｎとの間において並列に接続されている。正極電源ライン８Ｐは、外部電源７から第１基準電圧（例えば４００Ｖ×√２）が印加される正極電源入力端子Ｐに接続されている。負極電源ライン８Ｎは、外部電源７から第１基準電位よりも低い第２基準電位（例えば０Ｖ）が印加される負極電源入力端子Ｎに接続されている。

各半導体装置１０の出力ノード部Ｎｄ３は、出力端子Ｕ，Ｖ，Ｗに接続されている。各出力端子Ｕ，Ｖ，Ｗには、負荷として例えば三相誘導電動機９が接続される。インバータ回路２は、３つの半導体装置１０の各々のスイッチング素子Ｔｒ１，Ｔｒ２にゲート駆動回路から出力されるゲート信号（制御信号）が入力されることにより、各半導体装置１０の出力ノード部Ｎｄ３から各出力端子Ｕ，Ｖ，Ｗを通して、Ｕ相のモータ駆動電流、Ｖ相のモータ駆動電流及びＷ相のモータ駆動電流が三相誘導電動機９のモータ巻線に通電される。

図２に示すように、３つの半導体装置１０の各々は、２つのスイッチング素子Ｔｒ１，Ｔｒ２及び２つの整流素子Ｄｉ１，Ｄｉ２を１つの封止体１２で封止した２ｉｎ１タイプのパッケージ構造になっている。そして、３つの半導体装置１０の各々は、封止体１２の上面側に、正極外部端子１３、負極外部端子１４、出力外部端子１５及び２つの制御外部端子１６ａ，１６ｂ（図１参照）をそれぞれ備えている。２つの制御外部端子１６ａ，１６ｂ、正極外部端子１３、負極外部端子１４及び出力外部端子１５は、この順で封止体１２の長手方向に沿って配列されている。

正極外部端子１３、負極外部端子１４、出力外部端子１５及び２つの制御外部端子１６ａ，１６ｂの各々は導電ピンからなり、一部を除いて封止体１２で封止され、一部が封止体１２の外部に突出している。すなわち、正極外部端子１３、負極外部端子１４、出力外部端子１５及び２つの制御外部端子１６ａ，１６ｂの各々は、Ｘ方向及びＹ方向と直交するＺ方向（厚さ方向）において封止体１２の内外に亘って延伸している。

正極外部端子１３は、図１の入力ノード部Ｎｄ１に対応し、スイッチング素子Ｔｒ１の第２主電極（Ｄ）と電気的に接続されている。負極外部端子１４は、図１の入力ノード部Ｎｄ２に対応し、スイッチング素子Ｔｒ２の第１主電極（Ｓ）と電気的に接続されている。出力外部端子１５は、図１の出力ノード部Ｎｄ３に対応し、スイッチング素子Ｔｒ１の第１主電極（Ｓ）及びスイッチング素子Ｔｒ２の第２主電極（Ｄ）と電気的に接続されている。２つの制御外部端子１６ａ及び１６ｂのうち、一方の制御外部端子１６ａは、図１に示すように、上アーム１１ａであるスイッチング素子Ｔｒ１の制御電極（Ｇ）と電気的に接続され、ゲート駆動回路から出力されるゲート信号（制御信号）が入力される。他方の制御外部端子１６ｂは、下アーム１１ｂであるスイッチング素子Ｔｒ２の制御電極（Ｇ）と電気的に接続され、ゲート駆動回路から出力されるゲート信号（制御信号）が入力される。すなわち、３つの半導体装置１０の各々は、制御外部端子１６ａ，１６ｂに入力される制御信号により、直列接続された２つのスイッチング素子Ｔｒ１及びＴｒ２が正極外部端子１３及び負極外部端子１４間の電気的接続をオン・オフするように構成されている。

図２に示すように、３つの半導体装置１０は、各々の長手方向をＹ方向に揃えた状態でＸ方向に所定の間隔をおいて配列されている。
コンデンサ４は、２つの端子としての正極端子４Ｐ及び負極端子４Ｎを有する。正極端子４Ｐは正極電源ライン８Ｐに電気的に接続され、負極端子４Ｎは負極電源ライン８Ｎに電気的に接続されている。すなわち、コンデンサ４は、図１に示すように、正極電源ライン８Ｐと負極電源ライン８Ｎとの間に並列接続で挿入されている。正極端子４Ｐ及び負極端子４Ｎの各々は導電ピンで構成されている。

図２に示すように、多層基板２０は、平面視の形状が例えば略長方形からなり、長手方向であるＸ方向（第１方向）において互いに反対側に位置する２つの短辺２０ａ，２０ｂと、短手方向であるＹ方向（第２方向）において互いに反対側に位置する２つの長辺２０ｃ，２０ｄと、を有する。そして、多層基板２０は、他方の短辺２０ｂの両隅部が一方及び他方の長辺２０ｃ，２０ｄに沿って突出し、他方の長辺２０ｄの中央部及び両隅部側がＹ方向に沿って突出する平面パターンになっている。

多層基板２０は、Ｘ方向及びＹ方向と直交するＺ方向において、導電層と、絶縁層とを交互に積層した構造になっている。この一実施形態において、多層基板２０は、例えば４つの導電層を有する４層構造になっている。具体的には、図４及び図５に示すように、多層基板２０の主面側から裏面側に向かって１層目の導電層２１、絶縁層２５ａ、２層目の導電層２２、絶縁層２５ｂ、３層目の導電層２３、絶縁層２５ｃ、４層目の導電層２４がこの順に設けられている。導電層２１から２４は、例えば７５μｍ程度の厚さの銅箔で形成されている。また、絶縁層２５ａから２５ｃは、例えばガラス繊維にエポキシ系の樹脂を含浸させた絶縁性樹脂基板で形成されている。

多層基板２０は、これに限定されないが、例えば１層目の導電層２１と２層目の導電層２２とが同一の導電パターンになっており、また、３層目の導電層２３と４層目の導電層２４とが同一の導電パターンになっている。したがって、１層目の導電層２１の導電パターン及び３層目の導電層２３の導電パターンについて説明し、２層目の導電層２２の導電パターン及び４層目の導電層２４の導電パターンについては説明を省略する。

図６に示すように、１層目の導電層２１は、導電体２１Ａ、導電体２１Ｐ、導電体２１Ｎ、導電体２１Ｕ、導電体２１Ｖ及び導電体２１Ｗを含む導電パターンになっている。
導電体２１Ａは、平面視の形状が略長方形になっており、多層基板２０の一方の短辺２０ａから一方の長辺２０ｃに沿って延伸する平面パターンになっている。
導電体２１Ｐは、平面視の形状が略Ｌ字形になっており、導電体２１Ａに一体に連結され、かつ多層基板２０の一方の長辺２０ｃから他方の短辺２０ｂに沿って延伸する第１部分２１Ｐ_１と、この第１部分２１Ｐ_１に一体に連結され、かつ多層基板２０の他方の短辺２０ｂの一方の隅部から一方の長辺２０ｃに沿って突出する第２部分２１Ｐ_２とを有する。この導電体２１Ｐは、導電体２１Ａに一体に連結され、かつ電気的に接続されている。導電体２１Ｐの第２部分２１Ｐ２は、正極電源入力端子Ｐとして機能する。

図６に示すように、導電体２１Ｎは、平面視の形状が略Ｌ字形になっており、多層基板２０の他方の長辺２０ｄから他方の短辺２０ｂに沿って延伸する第１部分２１Ｎ_１と、この第１部分２１Ｎ_１に一体に連結され、かつ多層基板２０の他方の短辺２０ｂの他方の隅部から他方の長辺２０ｄに沿って突出する第２部分２１Ｎ_２と、を有する。この導電体２１Ｎは、導電体２１Ａと電気的に絶縁分離されている。導電体２１Ｎの第２部分２１Ｎ_２は、負極電源入力端子Ｎとして機能する。

導電体２１Ｕは、平面視の形状が略Ｌ字形になっており、多層基板２０の一方の短辺２０ａから他方の長辺２０ｄに沿って延伸する第１部分２１Ｕ_１と、この第１部分２１Ｕ_１に一体に連結され、かつ多層基板２０の他方の長辺２０ｄの一方の隅部から一方の短辺２０ａに沿って突出する第２部分２１Ｕ_２とを有する。この導電体２１Ｕは、導電体２１Ａと電気的に絶縁分離されている。導電体２１Ｕの第２部分２１Ｕ_２は、出力端子Ｕとして機能する。

導電体２１Ｖは、平面視の形状が略Ｔ字形になっており、多層基板２０の他方の長辺２０ｄの中央部において他方の長辺２０ｄに沿って延伸する第１部分２１Ｖ_１と、この第１部分２１Ｖ_１に一体に連結され、かつ第１部分２１Ｖ_１からＹ方向に突出する第２部分２１Ｖ_２とを有する。この導電体２１Ｖは、導電体２１Ａ及び導電体２１Ｕと電気的に絶縁分離されている。導電体２１Ｖの第２部分２１Ｖ_２は、出力端子Ｖとして機能する。

導電体２１Ｗは、導電体２１Ｖと導電体２１Ｎとの間において多層基板２０の他方の長辺２０ｄに沿って延伸する第１部分２１Ｗ_１と、この第１部分２１Ｗ_１に一体に連結され、かつ第１部分２１Ｗ_１からＹ方向に沿って突出する第２部分２１Ｗ_２とを有する。この導電体２１Ｗは、導電体２１Ａ及び導電体２１Ｎと電気的に絶縁分離されている。導電体２１Ｗの第２部分２１Ｗ_２は、出力端子Ｗとして機能する。
なお、第２層目の導電層２２も、第１層目の導電層２１と同様に、導電体２１Ａ、導電体２１Ｐ、導電体２１Ｎ、導電体２１Ｕ、導電体２１Ｖ及び導電体２１Ｗを含む導電パターンになっている。

図７に示すように、３層目の導電層２３は、導電体２３Ａ、導電体２３Ｐ、導電体２３Ｎ、導電体２３Ｕ、導電体２３Ｖ及び導電体２３Ｗを含む導電パターンになっている。
導電体２３Ａは、平面視の形状が略長方形になっており、多層基板２０の一方の短辺２０ａから一方の長辺２０ｃに沿って延伸する平面パターンになっている。
導電体２３Ｐは、平面視の形状が略Ｌ字形になっており、多層基板２０の一方の長辺２０ｃから他方の短辺２０ｂに沿って延伸する第１部分２３Ｐ_１と、この第１部分２３Ｐ_１に一体に連結され、かつ多層基板２０の他方の短辺２０ｂの一方の隅部から一方の長辺２０ｃに沿って突出する第２部分２３Ｐ_２とを有する。この導電体２３Ｐは、導電体２３Ａと絶縁分離されている。

図７に示すように、導電体２３Ｎは、平面視の形状が略Ｌ字形になっており、導電体２３Ａに一体に連結され、かつ多層基板２０の他方の長辺２０ｄから他方の短辺２０ｂに沿って延伸する第１部分２３Ｎ_１と、この第１部分２３Ｎ_１に一体に連結され、かつ多層基板２０の他方の短辺２０ｂの他方の隅部から他方の長辺２０ｄに沿って突出する第２部分２３Ｎ_２とを有する。この導電体２３Ｎは、導電体２３Ａと一体に連結され、かつ電気的に接続されている。

導電体２３Ｕは、平面視の形状が略Ｌ字形になっており、多層基板２０の一方の短辺２０ａから他方の長辺２０ｄに沿って延伸する第１部分２３Ｕ_１と、この第１部分２３Ｕ_１に一体に連結され、かつ多層基板２０の他方の長辺２０ｄの一方の隅部から一方の短辺２０ａに沿って突出する第２部分２３Ｕ_２とを有する。この導電体２３Ｕは、導電体２３Ａと電気的に絶縁分離されている。
導電体２３Ｖは、平面視の形状が略Ｔ字形になっており、多層基板２０の他方の長辺の中央部において他方の長辺に沿って延伸する第１部分２３Ｖ_１と、この第１部分２３Ｖ_１に一体に連結され、かつ第１部分２３Ｖ_１からＹ方向に突出する第２部分２３Ｖ_２とを有する。この導電体２３Ｖは、導電体２３Ａ及び導電体２３Ｕと電気的に絶縁分離されている。

図７に示すように、導電体２３Ｗは、導電体２３Ｖと導電体２３Ｎとの間において多層基板２０の他方の長辺２０ｄに沿って延伸する第１部分２３Ｗ_１と、この第１部分２３Ｗ_１に一体に連結され、かつ第１部分２３Ｗ_１からＹ方向に沿って突出する第２部分２３Ｗ_２とを有する。この導電体２３Ｗは、導電体２３Ａ及び導電体２３Ｎと電気的に分離されている。
なお、第４層目の導電層２４も、第３層目の導電層２３と同様に、導電体２３Ａ、導電体２３Ｐ、導電体２３Ｎ、導電体２３Ｕ、導電体２３Ｖ及び導電体２３Ｗを含む導電パターンになっている。

図６から図８に示すように、多層基板２０は、１層目の導電体２１Ａと２層目の導電体２１Ａとを電気的に接続するインナービア（スルーホール配線）２６を有し、更に、３層目の導電体２３Ａと４層目の導電体２３Ａとを電気的に接続するインナービア２７とを有する。このインナービア２６及び２７は、複数設けられている。

図６、図７、図９（ａ）及び（ｂ）に示すように、多層基板２０は、１層目から４層目の導電体２１Ｐ，２１Ｐ，２３Ｐ，２３Ｐを電気的に接続するスルービア２８Ｐと、１層目から４層目の導電体２１Ｎ，２１Ｎ，２３Ｎ，２３Ｎを電気的に接続するスルービア２８Ｎと、を有する。このスルービア２８Ｐ及び２８Ｎの各々は、複数設けられている。
図６、図７、図９（ｃ）から（ｅ）に示すように、多層基板２０は、１層目から４層目の導電体２１Ｕ，２１Ｕ，２３Ｕ，２３Ｕを電気的に接続するスルービア２８Ｕと、１層目から４層目の導電体２１Ｖ，２１Ｖ，２３Ｖ，２３Ｖを電気的に接続するスルービア２８Ｖと、１層目から４層目の導電体２１Ｗ，２１Ｗ，２３Ｗ，２３Ｗを電気的に接続するスルービア２８Ｗと、を有する。このスルービア２８Ｕ、２８Ｖ及び２８Ｗの各々は、複数設けられている。

多層基板２０は、図４、図６及び図７に示すように、１層目の導電層２１から４層目の導電層２４に亘って貫通し、１層目の導電体２１Ａ及び２層目の導電体２１Ａを電気的に接続するスルービア（スルーホール配線）３３を有する。３層目の導電体２３Ａ及び４層目の導電体２３Ａの各々には、スルービア３３との短絡を防止するため、スルービア３３が貫通する部分に、このスルービア３３の径よりも広い開口部２３Ａ_１が設けられ、導電体２３Ａの開口部２３Ａ１における側壁はスルービア３３から離間している。すなわち、このスルービア３３は、３層目及び４層目の各々の導電体２３Ａと電気的に絶縁分離されている。

多層基板２０は、図４、図６及び図７に示すように、１層目の導電層２１から４層目の導電層２４に亘って貫通し、３層目の導電体２３Ａ及び４層目の導電体２３Ａを電気的に接続するスルービア（スルーホール配線）３４を有する。１層目の導電体２１Ａ及び２層目の導電体２１Ａの各々には、スルービア３４との短絡を防止するため、スルービア３４が貫通する部分に、このスルービア３４の径よりも広い開口部２１Ａ_１が設けられ、導電体２１Ａの開口部２１Ａ_１における側壁はスルービア３４から離間している。すなわち、このスルービア３４は、１層目及び２層目の各々の導電体２１Ａと電気的に絶縁分離されている。
なお、開口部２１Ａ_１及び開口部２３Ａ_１の各々には、詳細に図示していないが、絶縁性の接着材や熱硬化性の絶縁樹脂などの絶縁体が埋め込まれている。

多層基板２０は、図４、図６及び図７に示すように、１層目の導電層２１から４層目の導電層２４に亘って貫通し、１層目から４層目の導電体２１Ｕ、２１Ｕ、２３Ｕ及び２３Ｕを電気的に接続するスルービア（スルーホール配線）３５Ｕ（３５）を有する。また、多層基板２０は、断面図で示していないが、図６及び図７に示すように、スルービア３５Ｕと同様に、１層目の導電層２１から４層目の導電層２４に亘って貫通し、１層目から４層目の導電体２１Ｖ、２１Ｖ、２３Ｖ及び２３Ｖを電気的に接続するスルービア（スルーホール配線）３５Ｖ（３５）を有する。また、多層基板２０は、断面図で示していないが、図６及び図７に示すように、スルービア３５Ｕと同様に、１層目の導電層２１から４層目の導電層２４に亘って貫通し、１層目から４層目の導電体２１Ｗ、２１Ｗ、２３Ｗ及び２３Ｗを電気的に接続するスルービア（スルーホール配線）３５Ｗ（３５）を有する。

多層基板２０は、図５、図６及び図７に示すように、１層目の導電層２１から４層目の導電層２４に亘って貫通し、１層目から４層目の導電体２１Ｐ、２１Ｐ、２３Ｐ及び２３Ｐを電気的に接続するスルービア（スルーホール配線）３６Ｐを有する。また、多層基板２０は、１層目の導電層２１から４層目の導電層２４に亘って貫通し、１層目から４層目の導電体２１Ｐ、２１Ｐ、２３Ｐ及び２３Ｐを電気的に接続するスルービア（スルーホール配線）３６Ｎを有する。

図６及び図７に示すように、スルービア３３、３４及び３５は、半導体装置１０の数に対応して設けられている。この一実施形態では、３つの半導体装置１０を備えているので、スルービア３３、３４及び３５は、それぞれ３つ設けられている。そして、図２から図４に示すように、スルービア３３、３４及び３５には、半導体装置１０の正極外部端子１３、負極外部端子１４、出力外部端子１５が多層基板２０の裏面側から個別に挿入され、例えば半田材により電気的及び機械的に接続されている。すなわち、３つの半導体装置１０は、多層基板２０の裏面側に実装されている。

図２、図３及び図５に示すように、スルービア３６Ｐ及び３６Ｎには、コンデンサ４の一方の端子である正極端子４Ｐ、他方の端子である負極端子４Ｎが多層基板２０の主面側から個別に挿入され、例えば半田材により電気的及び機械的に接続されている。すなわち、コンデンサ４は、多層基板２０の主面側に実装されている。

多層基板２０において、１層目の導電層２１の導電体２１Ａ及び２層目の導電層２２の導電体２１Ａは、コンデンサ４の正極端子４Ｐ（図５参照）及び半導体装置１０の正極外部端子１３（図４参照）に電気的に接続されている。そして、正極電源入力端子Ｐに第１基準電位が印加されると、コンデンサ４の正極端子４Ｐ及び半導体装置１０の正極外部端子１３に第１基準電位が印加される。すなわち、１層目の導電層２１の導電体２１Ａ及び２層目の導電層２２の導電体２１Ａは、図１の正極電源ライン８Ｐに対応し、スイッチング電流の往路として機能する。また、３層目の導電層２３の導電体２３Ａ及び４層目の導電層２４の導電体２３Ａは、コンデンサ４の負極端子４Ｎ（図５参照）及び半導体装置１０の負極外部端子１４（図４参照）に電気的に接続されている。そして、負極電源入力端子Ｎに第２基準電位が印加されると、コンデンサ４の負極端子４Ｎ及び半導体装置１０の負極外部端子１４に第２基準電位が印加される。すなわち、３層目の導電層２３の導電体２３Ａ及び４層目の導電層２４の導電体２３Ａは、図１の負極電源ライン８Ｎに対応し、スイッチング電流の復路として機能する。

図４及び図５に示すように、多層基板２０は、コンデンサ４の一方の端子である正極端子４Ｐ及び半導体装置１０の正極外部端子１３と電気的に接続された第１導電体としての導電体２１Ａを含む導電層（２１，２２）が積層方向に絶縁層２５ａを介して連続して２段積層された構造になっている。また、多層基板２０は、コンデンサ４の他方の端子である負極端子４Ｎ及び半導体装置１０の負極外部端子１４と電気的に接続された第２導電体としての導電体２３Ａを含む導電層（２３，２４）が積層方向に絶縁層２５ｃを介して連続して２段積層された構造になっている。そして、第１基準電位に電位固定される２層目の導電体２１Ａと、第２基準電位に電位固定される３層目の導電体２３Ａとが絶縁層２５ｂを介して積層されている。すなわち、合計Ｎ（Ｎ：自然数）層の導電層で構成される多層基板２０において、２以上Ｎ未満の範囲をとる任意の自然数Ｍを用いて、１層目からＭ層目の導電層にコンデンサ４の一方の端子の電位が電気的に接続され、Ｍ＋１層目からＮ層目の導電層にコンデンサ４の他方の炭素の電位が電気的に接続されている。

多層基板２０は、コンデンサ４の正極端子４Ｐと電気的に接続された導電体２１Ａを含む第１導電層として１層目の導電層２１及び２層目の導電層２２と、コンデンサ４の負極端子４Ｎと電気的に接続された導電体２３Ａを含む第２導電層として３層目の導電層２３及び４層目の導電層２４とを備えている。そして、１層目及び２層目の導電層２１，２２は、多層基板２０の主面から反対側の裏面に向かって順次配置されている。また、３層目及び４層目の導電層２３，２４は、第１導電層としての２つの導電層２１，２２のうちの最下段に位置する導電層２２から多層基板２０の裏面に向かって順次配置されている。

＜実施形態の効果＞
次に、この一実施形態の主要な効果について説明する。
この一実施形態に係る電力変換装置１は、正極電源入力端子Ｐ及び負極電源入力端子Ｎに、外部電源７の正極及び負極が接続（第１及び第２基準電位が印加）される。そして、半導体装置１０の制御外部端子１６ａ及び１６ｂに制御信号が印加されてスイッチング素子Ｔｒ１及びＴｒ２がオン・オフ動作することにより、半導体装置１０の正極外部端子１３と負極外部端子１４との間がオン・オフ状態（導通状態／非導通状態）となる。そして、コンデンサ４の正極端子４Ｐから多層基板２０の導電体２１Ａ、半導体装置１０及び多層基板２０の導電体２３Ａを通してコンデンサ４の負極端子４Ｎまでの電流経路にスイッチング電流（主回路電流）が流れる。

このとき、多層基板２０において、コンデンサ４の正極端子４Ｐに電気的に接続された導電体２１Ａと、コンデンサ４の負極端子４Ｎに電気的に接続された導電体２３Ａとでは、スイッチング電流の流れる方向が相対的に逆になる。すなわち、１層目の導電層２１の導電体２１Ａ及び２層目の導電層２２の導電体２１Ａを流れるスイッチング電流の方向と、３層目の導電層２３の導電体２３Ａ及び４層目の導電層２４の導電体２３Ａを流れるスイッチング電流の方向とが相対的に逆になる。したがって、導電体２１Ａと導電体２３Ａとでは発生した磁界がキャンセルされるため、多層基板２０に寄生する直流一巡インダクタンスを低減することができる。

一方、図８に示すように、多層基板２０は、１層目の導電層２１の導電体２１Ａと２層目の導電層２１の導電体２１Ａとの接続がインナービア２６のみでよく、また、３層目の導電層２３の導電体２３Ａと４層目の導電層２４の導電体２３Ａとの接続がインナービア２７のみでよいため、電位が異なるスルービアとの短絡を避けるために導電体にスルービアの径よりも広い開口部を設ける必要がなく、また、スルービアの数も大幅に減らすことができる。したがって、多層基板２０の基板抵抗値の増加を抑制することができ、基板温度上昇を抑制することができるので、多層基板２０の小型化を図ることができる。
この結果、この一実施形態の電力変換装置１によれば、低インダクタンス化及び小型化を図ることが可能である。

近年、ＳｉＣ、ＧａＮと言ったワイドバンドギャップ半導体からなるスイッチング素子では、従来以上にスイッチング特性の高速化、低損失化が進むほど、コンデンサ４から各半導体装置１０までの寄生インダクタンスの増加に伴い過剰な冷却性能が必要となる場合があるため、装置の大型化が懸念される。これに対し、この一実施形態に係る電力変換装置１では、コンデンサ４から各半導体装置１０までの配線インダクタンスを低減することができるので、ＳｉＣ、ＧａＮと言ったワイドバンドギャップ半導体からなるスイッチング素子Ｔｒ１，Ｔｒ２を内蔵した半導体装置１０を用いても、過剰な冷却性能が不要であり、装置の小型化を図ることもできる。

（第１変形例）
上述の一実施形態では、多層基板２０にコンデンサ４を実装した場合について説明した。しかしながら、本発明は多層基板２０にコンデンサ４を実装する場合に限定させるものではない。例えば、本発明は、図１０に示すように、多層基板２０には実装されていないコンデンサ４を外付けとして備える場合においても適用することができる。

（第２変形例）
また、上述の一実施形態では、第１導電層としての１層目の導電層２１の導電体２１Ａと２層目の導電層２２の導電体２１Ａとの膜厚を同一とし、第２導電層としての３層目の導電層２３の導電体２３Ａと４層目の導電層２４の導電体２３Ａとの膜厚を同一とした場合について説明した。しかしながら、本発明は、導電体の膜厚を同一にする場合に限定されるものではない。例えば、本発明は、図１１に示すように、コンデンサ４の正極端子４Ｐと電気的に接続される導電体２１Ａを含む第１導電層として１層目及び２層目の導電層２１，２２と、コンデンサ４の負極端子４Ｎと電気的に接続される導電体２３Ａを含む第２導電層として３層目及び４層目の導電層２３，２４とを備える。そして、第１導電層としての１層目及び２層目の導電層２１，２２のうちの第２導電層と積層方向において隣り合う最下段の導電層２２を他の導電層２１よりも厚い厚さで形成する。また、第２導電層としての３層目及び４層目の導電層２３，２４のうちの第１導電層と積層方向において隣り合う最上段の導電層２３を他の導電層２４よりも厚い厚さで形成する。この第２変形例では、第２層目の導電層２２が第１層目の導電層２１よりも厚く形成され、第３層目の導電層２３が第４層目の導電層２４よりも厚く形成されている。

ここで、２層目の導電層の導電体２１Ａと３層目の導電層の導電体２３Ａとでは十分な磁界キャンセル効果（近接効果）が得られるが、１層目の導電層２１の導電体２１Ａと４層目の導電層２４の導電体２３Ａとでは十分な磁界キャンセル効果が得られない。結果として、２層目の導電層２２の導電体２１Ａと３層目の導電層２３の導電体２３Ａとの方のインピーダンスが小さくなるため、より大きな電流が流れる傾向にある。この第２変形例では、１層目の導電層２１及び４層目の導電層２４と２層目の導電層２２及び３層目の導電層２３との電流アンバランスに対応させて、１層目の導電層２１及び４層目の導電層２４の厚さよりも２層目の導電層２２及び３層目の導電層２３の厚さを厚くすることにより、多層基板２０の発熱を更に抑えることができる。

なお、上述の一実施形態及び変形例では、三相誘導電動機９のＵ相，Ｖ相，Ｗ相に対応して３つの半導体装置１０（１０ｕ，１０ｖ，１０ｗ）を備えた場合について説明した。しかしながら、本発明は、３つの半導体装置１０に限定されるものではなく、本発明は少なくとも１つ以上の半導体装置１０を備えた電力変換装置に適用することができるが、２つ及び３つの半導体装置１０を備えた場合に特に有用である。

また、上述の一実施形態及び変形例では、半導体装置に搭載されるスイッチング素子として絶縁ゲート構造の縦型ＭＩＳＦＥＴに着目して説明した。しかしながら、本発明はこれに限定されるものではなく、例えばスイッチング素子としてＩＧＢＴが搭載された半導体装置を有する電力変換装置にも適用することができる。
また、上述の一実施形態及び変形例では２素子入りパッケージ（２ｉｎ１）タイプの半導体装置を備えた電力変換装置について説明したが、本発明は２素子入りパッケージ（２ｉｎ１）タイプの半導体装置に限定されるものではない。すなわち、本発明は、１素子入りパッケージ（１ｉｎ１）タイプの半導体装置を備えた電力変換装置にも適用することができる。

また、上述の一実施形態及び変形例では、４層の導電層を有する多層基板について説明した。しかしながら、本発明は、４層の導電層に限定されるものではない。例えば、本発明は、３層以上の導電層を有する多層基板を備えた電力変換装置に適用することができる。
また、上述の一実施形態及び変形例では、第１基準電位が印加される第１導電層と第２基準電位が印加される第２導電層とをそれぞれ２層ずつ設けた場合について説明したが、第１導電層と第２導電層とでは総数が異なっていてもよい。

以上、本発明を上記一実施形態及び変形例に基づき具体的に説明したが、本発明は上記一実施形態及び変形例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

１ 電力変換装置
２ インバータ回路
４ コンデンサ
４Ｐ 正極端子
４Ｎ 負極端子
７ 外部電源
８Ｐ 正極電源ライン
８Ｎ 負極電源ライン
９ 三相誘導電動機
１０（１０Ｕ，１０Ｖ，１０Ｗ） 半導体装置
１１ａ 上アーム
１１ｂ 下アーム
１２ 封止体
１３ 正極外部端子
１４負極外部端子
１５出力外部端子
１６ａ，１６ｂ 制御外部端子
２０ 多層基板
２１，２２ 導電層
２１Ａ，２１Ｐ，２１Ｎ，２１Ｕ，２１Ｖ，２１Ｗ 導電体
２３，２４ 導電層
２３Ａ，２３Ｐ，２３Ｎ，２３Ｕ，２３Ｖ，２３Ｗ 導電体
２５ａ，２５ｂ，２５ｃ 絶縁層
２６，２７ インナービア
２８Ｐ，２８Ｎ，２８Ｕ，２８Ｖ，２８Ｗ スルービア
３３，３４，３５Ｕ，３５Ｖ，３５Ｗ スルービア
３６Ｐ，３６Ｎ スルービア
Ｐ 正極電源入力端子
Ｎ 負極電源入力端子
Ｔｒ１，Ｔｒ２ スイッチング素子
Ｕ，Ｖ，Ｗ 出力端子

Claims (6)

1. 一方の端子に第１基準電圧が印加され、かつ他方の端子に前記第１基準電圧よりも低い第２基準電圧が印加されるコンデンサと、
   制御外部端子、正極外部端子及び負極外部端子を有し、かつ前記制御外部端子に入力される制御信号により前記正極外部端子及び前記負極外部端子間の電気的接続をオン・オフするスイッチング素子を有する半導体装置と、
   前記コンデンサの一方の端子及び前記半導体装置の前記正極外部端子と電気的に接続された第１導電体を含む第１導電層、及び、前記コンデンサの他方の端子及び前記半導体装置の前記負極外部端子に電気的に接続された第２導電体を含む第２導電層とを有し、前記第１導電層が積層方向に絶縁層を介して連続して複数段積層され、かつ前記第２導電層が積層方向に絶縁層を介して連続して複数段積層された多層基板と、
   を備えていることを特徴とする電力変換装置。
2. 前記多層基板は、複数の前記第１導電層の各々の前記第１導電体を電気的に接続する第１インナービアと、複数の前記第２導電層の各々の前記第２導電体を電気的に接続する第２インナービアとを更に有することを特徴とする請求項１に記載の電力変換装置。
3. 複数の前記第１導電層は、前記多層基板の主面から反対側の裏面に向かって配置され、
   複数の前記第２導電層は、複数の前記第１導電層のうちの最下段の前記第１導電層から前記裏面に向かって配置されていることを特徴とする請求項１に記載の電力変換装置。
4. 複数の前記第１導電層のうちの前記第２導電層と隣り合う最下段の前記第１導電層は、他の前記第１導電層よりも厚く形成され、
   複数の前記第２導電層のうちの前記第１導電層と隣り合う最上段の前記第２導電層は、他の前記第２導電層よりも厚く形成されていることを特徴とする請求項１に記載の電力変換装置。
5. 前記半導体装置は、２つの前記スイッチング素子を有し、
   ２つの前記スイッチング素子は、一方の前記スイッチング素子の第２主電極と他方の前記スイッチング素子の第１主電極とが直列接続され、
   一方の前記スイッチング素子の第１主電極は、前記正極外部端子と電気的に接続され、
   他方の前記スイッチング素子の第２主電極は、前記負極外部端子と電気的に接続されていることを特徴とする請求項１から４の何れか一項に記載の電力変換装置。
6. 前記スイッチング素子は、ワイドバンドギャップ半導体からなる基板を主体とする半導体素子を含むことを特徴とする請求項１から５の何れか一項に記載の電力変換装置。

Images