JP7319070B2 - Mounting method and image display device manufacturing method - Google Patents

Mounting method and image display device manufacturing method Download PDF

Info

Publication number
JP7319070B2
JP7319070B2 JP2019063799A JP2019063799A JP7319070B2 JP 7319070 B2 JP7319070 B2 JP 7319070B2 JP 2019063799 A JP2019063799 A JP 2019063799A JP 2019063799 A JP2019063799 A JP 2019063799A JP 7319070 B2 JP7319070 B2 JP 7319070B2
Authority
JP
Japan
Prior art keywords
chip
substrate
transfer substrate
transferred
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019063799A
Other languages
Japanese (ja)
Other versions
JP2020166029A (en
JP2020166029A5 (en
Inventor
敏行 陣田
義之 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2019063799A priority Critical patent/JP7319070B2/en
Publication of JP2020166029A publication Critical patent/JP2020166029A/en
Publication of JP2020166029A5 publication Critical patent/JP2020166029A5/ja
Application granted granted Critical
Publication of JP7319070B2 publication Critical patent/JP7319070B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明はチップ部品を転写により配線基板に実装する実装方法およびこの実装方法を用いた画像表示装置の製造方法に関する。 The present invention relates to a mounting method for mounting a chip component on a wiring board by transfer, and a method for manufacturing an image display device using this mounting method.

微細加工技術の進歩による半導体チップの微小化や、LEDの発光効率向上によるLEDチップの小型化が進んでいる。このため、半導体チップやLEDチップ等のチップ部品を、1枚のウエハ基板に、密に多数形成できるようになってきている
近年、図6にようにウエハ基板Wに密に形成されダイシングされたチップ部品Cを、所定の間隔を開けて配線基板に再配列し、実装する用途がある。例えば、画像表示装置として注目されているマイクロLEDディスプレイ製造においては、数百万個から数千万個のLEDチップを、間隔を開けTFT基板の所定位置に実装する必要がある。
Advances in microfabrication technology have led to miniaturization of semiconductor chips, and improvements in the luminous efficiency of LEDs have led to miniaturization of LED chips. For this reason, a large number of chip parts such as semiconductor chips and LED chips can be densely formed on a single wafer substrate. In recent years, as shown in FIG. There is an application in which chip parts C are rearranged and mounted on a wiring board at predetermined intervals. For example, in the manufacture of a micro LED display, which is attracting attention as an image display device, it is necessary to mount several million to tens of millions of LED chips at predetermined positions on a TFT substrate with a gap between them.

そこで、ウエハ基板W上に密に形成されたチップ部品Cを配線基板に所定の間隔を空け、高精度に実装するプロセスが種々検討されている。 Therefore, various processes for mounting the chip components C densely formed on the wafer substrate W on the wiring board at predetermined intervals with high precision have been studied.

なかでも、レーザーリフトオフ法(以後LLO法と記す)については多くの検討がなされている(例えば特許文献1)。 Among them, many studies have been made on the laser lift-off method (hereinafter referred to as the LLO method) (for example, Patent Document 1).

図7ではLLO法によりウエハ基板Wから配線基板Sにチップ部品Cを転写配置する例を示している。図7(a)は左端のチップ部品Cにレーザー光Lを照射して、配線基板Sに転写する状態を示している。ここで、左端のチップ部品Cは配線基板Sの所定位置上部に位置合わせされている。また、図7(a)におけるレーザー光Lの波長はチップ部品CをウエハWから剥離するのに適した範囲から選ばれる。例えば、チップ部品の素材に吸収される波長を用いれば、レーザーエネルギーにより素材が分解して生じたガスによりウエハ基板Wからチップ部品Cは剥離される。 FIG. 7 shows an example in which a chip component C is transferred from a wafer substrate W to a wiring substrate S by the LLO method. FIG. 7(a) shows a state in which the chip part C on the left end is irradiated with the laser light L and transferred to the wiring substrate S. FIG. Here, the chip component C on the left end is positioned above the wiring board S at a predetermined position. Also, the wavelength of the laser light L in FIG. For example, if a wavelength that is absorbed by the material of the chip component is used, the chip component C is peeled off from the wafer substrate W by gas generated by decomposition of the material by the laser energy.

図7(b)は、レーザー光Lの照射によりウエハ基板Wから剥離した左端のチップ部品Cが配線基板Sに転写された状態を示している。ここで、左端のチップ部品Cは直下に転写されるため、配線基板Sの所定位置に配置される。なお、転写に伴うチップ部品の直下への移動距離dを、チップ部品Cと(チップ部品Cが有する電極である)バンプBの高さの合計より大きくしておけば、配線基板Sにチップ部品Cが転写されていてもウエハ基板Wを水平方向に移動させることは可能である。 FIG. 7(b) shows a state in which the leftmost chip component C separated from the wafer substrate W by irradiation with the laser beam L is transferred to the wiring substrate S. FIG. Here, the chip component C on the left end is arranged at a predetermined position on the wiring board S because it is transferred directly below. It should be noted that if the movement distance d directly below the chip component accompanying the transfer is made larger than the sum of the heights of the chip component C and the bumps B (which are the electrodes of the chip component C), the chip component can be attached to the wiring board S. Even if C is transferred, the wafer substrate W can be moved in the horizontal direction.

図7(c)は、レーザー光Lの直下に、次に転写すべきチップ部品Cと配線基板Sの所定位置を配置してから、レーザー光Lを照射している状態を示している。このレーザー照射により、先に転写配置したチップ部品Cと間隔を空けて、次のチップ部品Cが配線基板Sの所定位置に転写配置される。 FIG. 7(c) shows a state in which the laser light L is irradiated after the predetermined positions of the chip component C to be transferred next and the wiring board S are arranged directly under the laser light L. FIG. By this laser irradiation, the next chip component C is transferred and arranged at a predetermined position on the wiring board S with a gap from the previously transferred chip component C. As shown in FIG.

以降も、レーザー光Lの直下に転写すべきチップ部品Cと配線基板Sの所定位置(チップ部品Cを実装すべき位置)を随時配置して、チップ部品Cを転写することにより、配線基板Sへのチップ部品Cの転写配置を行なうことが出来る。 After that, the chip component C to be transferred and the predetermined position of the wiring board S (the position where the chip component C is to be mounted) are placed directly under the laser beam L as needed, and the chip component C is transferred to the wiring board S. It is possible to transfer and arrange the chip component C to the .

ところが、図7(a)から図7(b)に示したようにチップ部品Cをウエハ基板Wから剥離するためには、チップ部品Cにはレーザー光Lによる大きなエネルギーが加わる。このため、図7(b)に示した移動距離dの間にもチップ部品Cは加速された状態で配線基板Sに達し、レーザーエネルギーにより破損することもある。 However, in order to separate the chip component C from the wafer substrate W as shown in FIGS. Therefore, the chip component C may reach the wiring board S in an accelerated state even during the moving distance d shown in FIG. 7(b), and may be damaged by the laser energy.

以上のように、ウエハ基板Wから配線基板Sへの直接転写ではチップ部品Cに加わる衝撃が大きいことから、別に転写基板を用いる転写方式が一般化している。 As described above, since direct transfer from the wafer substrate W to the wiring substrate S causes a large impact on the chip components C, a transfer method using a separate transfer substrate is commonly used.

特開2010-161221号公報JP 2010-161221 A 特願2018-061743号Japanese Patent Application No. 2018-061743

転写基板を用いる転写方式は、図8(a)に示すようにウエハ基板Wのチップ部品Cに第1転写基板1を対向させてから、図8(b)のように密着させて、レーザー光L等によりチップ部品Cを剥離して第1転写基板1に転写する。なお、第1転写基板1は、ベース基板10と、ベース基板10のチップ部品Cを保持する側に粘着層11を設けた構成となっている。ここで、チップ部品Cは第1転写基板と密着した状態で転写するため、加速されることなく、第1転写基板1の粘着層11上に転写される。 In the transfer method using a transfer substrate, the first transfer substrate 1 is opposed to the chip components C of the wafer substrate W as shown in FIG. The chip component C is peeled off by L or the like and transferred to the first transfer substrate 1 . The first transfer substrate 1 includes a base substrate 10 and an adhesive layer 11 provided on the side of the base substrate 10 on which the chip component C is held. Here, since the chip component C is transferred in close contact with the first transfer substrate, it is transferred onto the adhesive layer 11 of the first transfer substrate 1 without being accelerated.

ところで、図8(b)に示すように、第1転写基板1ではチップ部品Cの電極であるバンプBが密着しているため、この状態から配線基板にチップ部品Cを転写しても、バンプBを配線基板の電極と接触させることはできない。すなわちチップ部品Cの電極と配線基板Sの電極を接続することが出来ない。そこで、第1転写基板1のチップ部品Cを第2転写基板2に再度転写する必要がある。 By the way, as shown in FIG. 8(b), since the bumps B, which are the electrodes of the chip component C, are in close contact with the first transfer substrate 1, even if the chip component C is transferred to the wiring board from this state, the bumps B cannot be brought into contact with the electrodes of the wiring board. That is, the electrodes of the chip component C and the electrodes of the wiring substrate S cannot be connected. Therefore, it is necessary to transfer the chip components C on the first transfer substrate 1 to the second transfer substrate 2 again.

その際、特許文献2のように、チップ部品Cの間隔を広げて第2転写基板2に転写することもあるが、ウエハ基板Wから第1転写基板1への転写と同じく、配列ピッチを変えずに転写する方法もある。配列ピッチを変えないことで、第2転写基板2上にはウエハ基板W上と同様にチップ部品Cが配置されていることから、ウエハ基板Wから配線基板にチップ部品Cを直接レーザーリフトオフするための装置構成を流用することが出来る。なお、第2転写基板2に用いる粘着層の選択により、チップ部品Cをリフトオフする際のエネルギーも制御可能であるため、ウエハ基板Wから直接転写するに比べ、チップ部品Cの破損が防げ、転写歩留まりが改善される。 At that time, as in Patent Document 2, the chip parts C may be transferred to the second transfer substrate 2 by widening the interval between them, but the array pitch is changed as in the transfer from the wafer substrate W to the first transfer substrate 1 . There is also a method of transferring without Since the chip components C are arranged on the second transfer substrate 2 in the same manner as on the wafer substrate W by not changing the arrangement pitch, the chip components C are directly laser lifted off from the wafer substrate W to the wiring substrate. can be used. By selecting the adhesive layer used for the second transfer substrate 2, it is possible to control the energy when the chip components C are lifted off. Yield is improved.

そこで、第1転写基板1からチップ部品Cの配列を変えずに第2転写基板2に転写する方法として、第1転写基板1の粘着層11に熱硬化して粘着性を失うものを用いれば、第2転写基板2に容易に転写することが出来る。すなわち、ベース基板20の表面上に粘着層21を配した第2転写基板2を図9(a)のように対向配置した状態から、図9(b)のようにチップ部品Cに粘着層21が密着した状態で加熱加圧ヘッド3により粘着層11を加熱硬化させてから、加熱加圧ヘッド3が第1転写基板1を保持した状態で上昇すれば、チップ部品Cを第2転写基板2に転写することが出来る。なお、第2転写基板2の粘着層21は、粘着層11を硬化させる温度では硬化せず熱劣化もしない耐熱性を有するとともに、特定の波長の光により粘着力が低減するものである。このため、ベース基板20がこの波長を透過させる特性を有しつつ、この波長によりチップ部品Cと粘着層21の界面にガスが発生するものであれば、図10(a)のように特定の波長のレーザー光Lにより、チップ部品Cを配線基板S上に、図10(b)のように転写することが出来る。 Therefore, as a method of transferring the chip components C from the first transfer substrate 1 to the second transfer substrate 2 without changing the arrangement, if the adhesive layer 11 of the first transfer substrate 1 is heat-cured and loses its adhesiveness, it can be used. , can be easily transferred to the second transfer substrate 2 . That is, from the state in which the second transfer substrate 2 having the adhesive layer 21 arranged on the surface of the base substrate 20 is placed facing each other as shown in FIG. After the adhesive layer 11 is heated and cured by the heating and pressurizing head 3 in a state in which the chips are in close contact with each other, the heating and pressurizing head 3 moves up while holding the first transfer substrate 1, and the chip component C is transferred to the second transfer substrate 2. can be transcribed to The adhesive layer 21 of the second transfer substrate 2 has heat resistance such that it does not harden at the temperature at which the adhesive layer 11 is cured and is not thermally deteriorated, and its adhesive strength is reduced by light of a specific wavelength. Therefore, if the base substrate 20 has the characteristic of transmitting this wavelength and gas is generated at the interface between the chip component C and the adhesive layer 21 by this wavelength, a specific light as shown in FIG. The chip component C can be transferred onto the wiring board S by the laser light L of the wavelength as shown in FIG. 10(b).

そこで、図11(a)に示すような第2転写基板2に配置されたチップ部品Cを、アライメントマークP2を用いて位置合わせして、配線基板Sの所定位置に順次転写して実装を行なったところ、図6(a)に示すウエハ基板WでアライメントマークPWを用いて位置合わせする場合に比べて位置ズレが発生しやすいことが判った。しかも位置ズレ量が一定しないことから、数百万個のLEDチップを、間隔を開けTFT基板の所定位置に実装するような用途への適用が困難となっていた。この問題は、図12のような、所定ピッチ間隔のチップ部品Cに同時にレーザー光Lを照射する場合においても顕著である。 Therefore, the chip components C arranged on the second transfer substrate 2 as shown in FIG. 11A are aligned using the alignment marks P2, and are sequentially transferred to predetermined positions on the wiring substrate S for mounting. As a result, it was found that misalignment is more likely to occur than in the case of aligning the wafer substrate W shown in FIG. 6A using the alignment marks PW. In addition, since the amount of positional deviation is not constant, it has been difficult to apply it to applications in which millions of LED chips are mounted at predetermined positions on a TFT substrate with a gap between them. This problem is conspicuous even when chip parts C spaced at a predetermined pitch are simultaneously irradiated with laser light L, as shown in FIG.

本発明は、上記問題に鑑みてなされたものであり、ウエハ基板上に多数形成されたチップ部品を、転写基板を介して配線基板の所定位置に転写して実装するのに際して、位置ズレの発生を抑制した実装方法およびこの実装方法を用いた画像表示装置の製造方法を提供するものである。 SUMMARY OF THE INVENTION The present invention has been made in view of the above problems. and a manufacturing method of an image display device using this mounting method.

上記課題を解決するために、請求項1に記載の発明は、ウエハ上に形成されてから、互いに分離した、電極を有する多数のチップ部品を、
前記電極側から粘弾性を有する粘着層を介して保持する第1転写基板に、密着させて、転写した後に、前記電極の反対側から粘着層を介して保持する第2転写基板に、密着させて、転写してから、個々のチップ部品を配線基板の所定位置に対向配置した状態で、前記チップ部品に前記第2転写基板越にレーザー光を照射して、前記チップ部品を前記配線基板に転写配置して実装する実装方法であって、
前記第2転写基板内を、実装時の許容精度に応じて範囲を定めた複数のエリアに区分けし、個々のエリアに応じて補正した位置情報を基に前記チップ部品を転写配置する実装方法である。
In order to solve the above problems, the invention according to claim 1 provides a large number of chip parts having electrodes separated from each other after being formed on a wafer,
Adhered from the electrode side to a first transfer substrate held via an adhesive layer having viscoelasticity , transferred, and then adhered from the opposite side of the electrode to a second transfer substrate held via an adhesive layer. After transferring the individual chip parts to the wiring board, the chip parts are irradiated with a laser beam through the second transfer board in a state of facing each other at a predetermined position on the wiring board, and the chip parts are transferred to the wiring board. A mounting method for transferring and mounting,
A mounting method in which the inside of the second transfer substrate is divided into a plurality of areas whose ranges are defined according to the allowable accuracy at the time of mounting , and the chip parts are transferred and arranged based on the position information corrected according to each area. is.

請求項2に記載の発明は、請求項1に記載の実装方法であって、
前記第2転写基板上のチップ部品配置を観察して得たデータを用いて、前記エリア毎の位置情報を設定する実装方法である。

The invention according to claim 2 is the mounting method according to claim 1,
In the mounting method, position information for each area is set using data obtained by observing chip component placement on the second transfer substrate.

請求項3に記載の発明は、請求項1または請求項2に記載の実装方法であって、多数のチップ部品を第1転写基板から第2転写基板に転写する際に、加圧する工程を有する実装方法である。 The invention according to claim 3 is the mounting method according to claim 1 or claim 2, comprising a step of applying pressure when transferring a large number of chip components from the first transfer substrate to the second transfer substrate. It is the implementation method.

請求項4に記載の発明は、前記チップ部品としてLEDチップを、前記配線基板としてTFT基板を用い、請求項1から請求項3の何れかに記載の実装方法を用いて画像表示装置を製造する、画像表示装置の製造方法である。 According to a fourth aspect of the present invention, an LED chip is used as the chip component, a TFT substrate is used as the wiring substrate, and an image display device is manufactured using the mounting method according to any one of the first to third aspects. , an image display device manufacturing method.

本発明の実装方法により、ウエハ基板上に多数形成されたチップ部品を、転写基板を介して配線基板の所定位置に転写して実装するのに際して、転写基板内に配置位置に係らず位置ズレの発生を抑制する実装が可能であり、この実装方法を用いることで高品質な画像表示装置の製造が可能になる。 According to the mounting method of the present invention, when a large number of chip components formed on a wafer substrate are transferred to predetermined positions on a wiring substrate via a transfer substrate and mounted, there is no misalignment regardless of the arrangement position within the transfer substrate. Mounting that suppresses the occurrence of such defects is possible, and the use of this mounting method makes it possible to manufacture a high-quality image display device.

本発明の実施形態に係る実装方法において、(a)第2転写基板上のチップ部品配置とアライメントマークを説明する図であり、(b)第2転写基板内をエリア分けした一例を示す図である。In the mounting method according to the embodiment of the present invention, (a) is a diagram for explaining chip component arrangement and alignment marks on a second transfer substrate, and (b) is a diagram showing an example of dividing the inside of the second transfer substrate into areas. be. 本発明の実施形態に係る実装方法において、エリア分けしたエリア別の位置合わせ時の補正量の関係を一覧表とした例である。FIG. 10 is an example of a list showing the relationship between correction amounts during alignment for each divided area in the mounting method according to the embodiment of the present invention. FIG. 本発明の実施形態に係る実装方法において、第2転写基板内をエリア分けする別例を示す図である。FIG. 10 is a diagram showing another example of dividing the inside of the second transfer substrate into areas in the mounting method according to the embodiment of the present invention; 本発明の実施形態に係る実装方法において、第2転写基板内のチップ部品配置を観察する状態を示す図である。FIG. 10 is a diagram showing a state of observing the arrangement of chip components in the second transfer substrate in the mounting method according to the embodiment of the present invention; 本発明の実施形態に係る実装方法において、第2転写基板内のチップ部品配置の設計位置と実測位置の関係を説明する図である。FIG. 10 is a diagram for explaining the relationship between the design position and the actual measurement position of the chip component layout in the second transfer substrate in the mounting method according to the embodiment of the present invention; ウエハ基板上のチップ部品とアライメントマークについて説明するための上面図であり、(b)断面図である。It is a top view for demonstrating the chip component and alignment mark on a wafer substrate, (b) sectional drawing. ウエハ基板から配線基板にチップ部品を直接転写する工程を説明するもので、(a)ウエハ基板からチップ部品を剥離する工程、(b)配線基板にチップ部品が転写された状態(c)ウエハ基板から次のチップ部品を剥離する工程、(d)配線基板に次のチップ部品が転写された状態、を示す図である。The process of directly transferring chip parts from a wafer substrate to a wiring board will be described. FIG. 10 is a diagram showing a step of peeling off the next chip component from the substrate, (d) showing a state in which the next chip component is transferred to the wiring board; チップ部品の転写工程を説明するものであり、(a)ウエハ基板と第1転写基板が対向した状態を示す図であり、(b)ウエハ基板からチップ部品を第1転写基板に転写する工程を示す図であり、(c)チップ部品が第1転写基板に転写された状態を示すものである。1A illustrates a step of transferring chip components, and (a) shows a state in which a wafer substrate and a first transfer substrate face each other, and (b) a step of transferring chip components from a wafer substrate to the first transfer substrate. (c) shows a state in which the chip component has been transferred to the first transfer substrate; チップ部品の転写工程を説明するものであり、(a)第1転写基板と第2転写基板が対向した状態を示す図であり、(b)第1転写基板からチップ部品を第2転写基板に転写する工程を示す図であり、(c)チップ部品が第2転写基板に転写された状態を示すものである。1A illustrates a step of transferring a chip component, and (a) shows a state in which the first transfer substrate and the second transfer substrate face each other; (b) the chip component is transferred from the first transfer substrate to the second transfer substrate It is a figure which shows the process to transfer, and (c) shows the state by which the chip component was transcribe|transferred by the 2nd transfer board|substrate. 第2転写基板から配線基板にチップ部品をレーザーリフトオフで転写する工程を説明するもので、(a)チップ部品を剥離する工程、(b)配線基板にチップ部品が転写された状態を示す図である。The process of transferring the chip parts from the second transfer board to the wiring board by laser lift-off will be explained, and (a) the step of peeling off the chip parts, (b) the state in which the chip parts are transferred to the wiring board. be. 第2転写基板上のチップ部品とアライメントマークについて説明するための上面図であり、(b)断面図である。It is a top view for demonstrating the chip component and alignment mark on a 2nd transfer board|substrate, (b) sectional drawing. 第2転写基板から配線基板に複数のチップ部品をレーザーリフトオフで同時に転写する工程を説明するもので、(a)チップ部品を剥離する工程、(b)配線基板にチップ部品が転写された状態を示す図である。The process of simultaneously transferring a plurality of chip parts from the second transfer board to the wiring board by laser lift-off will be described. FIG. 4 is a diagram showing; 第1転写基板からチップ部品を第2転写基板に加熱および加圧して転写する工程について説明するもので、(a)第1転写基板のチップ部品が第2転写基板に密着した状態を示し、(b)第1転写基板の粘着層に加圧力が印加された状態を示す図である。The process of transferring the chip components from the first transfer substrate to the second transfer substrate by heating and pressurizing will be described. b) A diagram showing a state in which pressure is applied to the adhesive layer of the first transfer substrate.

位置ズレの原因を探求したところ、図9(b)に示した第1転写基板1からチップ部品Cを第2転写基板2に転写する際の加圧が影響していることが判った。すなわち、図13(a)に示すような第1転写基板1のチップ部品Cと第2転写基板2が接触してから、チップ部品Cを第2転写基板側に押す加圧力によって、粘弾性を有する粘着層11および粘着層21が変形して、図13(b)のように、チップ部品Cに横方向の力が加わることが起因している。特に、粘着層11は、ウエハ基板Wからレーザーリフトオフによりチップ部品Cが転写される際のエネルギーを緩和させるための柔軟性と厚みを有しているため、加圧により変形しやすい条件を有している。 As a result of investigating the cause of the positional deviation, it was found that the pressure exerted when transferring the chip component C from the first transfer substrate 1 to the second transfer substrate 2 shown in FIG. 9(b) has an effect. That is, after the chip components C of the first transfer substrate 1 and the second transfer substrate 2 as shown in FIG. This is because the adhesive layer 11 and the adhesive layer 21 are deformed and a lateral force is applied to the chip component C as shown in FIG. 13(b). In particular, since the adhesive layer 11 has flexibility and thickness for alleviating the energy when the chip components C are transferred from the wafer substrate W by laser lift-off, it has a condition that it is easily deformed by pressure. ing.

ところで、チップ部品Cに加わる力は、図11(a)に示す第2転写基板2に転写されるチップ部品Cにおいて、第2転写基板2の中央付近では、面内全方向でバランスしてほとんどゼロであるが、周辺部に近づくほど一方向の比率が強まる傾向となる。 By the way, in the chip component C transferred to the second transfer substrate 2 shown in FIG. Although it is zero, the one-way ratio tends to increase as it approaches the periphery.

このことから、第2転写基板2に転写されたチップ部品Cの位置ズレを、第2転写基板2上の配置位置によって把握して、チップ部品毎に位置ズレ補正を設定することも可能である。ただし、隣接するチップ部品Cでの位置ズレ量の差は僅かで、この僅かな差も含めた細かな設定で補正を行なっても、実装精度に殆ど影響を及ぼさない。 Therefore, it is also possible to grasp the positional deviation of the chip component C transferred to the second transfer substrate 2 from the arrangement position on the second transfer substrate 2 and set the positional deviation correction for each chip component. . However, the difference in the amount of positional deviation between adjacent chip components C is slight, and even if correction is performed with detailed settings including this slight difference, the mounting accuracy is hardly affected.

そこで、位置ズレ量が所定の範囲内となるエリアに分け、エリア内のチップ部品Cに対しては同様な位置補正を行なうという手法を第2転写基板2のチップ部品Cと配線基板Sとの位置合わせに採用し、配線基板Sの所定位置にチップ部品Cを転写配置して実装するのが本発明の実装方法である。 Therefore, a method of dividing the chip components C into areas in which the amount of positional deviation is within a predetermined range and performing the same positional correction on the chip components C within the areas is adopted. The mounting method of the present invention employs this method for alignment, transferring and mounting the chip component C at a predetermined position on the wiring board S. FIG.

例えば、X方向(Y方向)の位置ズレ量ΔX(ΔY)が「δX(δY)±1μm以内」となるエリアのチップ部品Cに対して、X方向(Y方向)に「-δX(―δY)」の位置補正を行なえば、同エリア内のX方向(Y方向)位置ズレ量を「±1μm以内」に押えることが可能である。 For example, for a chip component C in an area where the amount of positional deviation ΔX (ΔY) in the X direction (Y direction) is “within δX (δY) ±1 μm”, the X direction (Y direction) is “−δX (−δY )”, it is possible to suppress the amount of positional deviation in the X direction (Y direction) within the same area to “within ±1 μm”.

このため、位置ズレ量(ΔX、ΔY)が、エリアAn(nは1,2、・・)で(δXn±1μm以内、δYn±1μm以内)となるようなエリア分けを行なえば、エリアAn
内のチップ部品Cに対して(-δXn、―δYn)の補正で、各エリア内の位置ズレ量を(±1μm以内、±1μm以内)とすることができる。すなわち、全てのエリアAnは、共通の精度エリアとして区分けされていると言える。
Therefore, if areas are divided so that the amount of positional deviation (ΔX, ΔY) is (within δXn±1 μm and within δYn±1 μm) in area An (where n is 1, 2, . . . ), area An
By correcting (-.delta.Xn, -.delta.Yn) for the chip part C inside, the amount of positional deviation in each area can be set to (within ±1 μm, within ±1 μm). That is, it can be said that all areas An are divided as common accuracy areas.

以下、図1および図2を用いて本発明の一実施形態について説明する。図1(a)はチップ部品Cが転写された第2転写基板2の上面図であり、第2転写基板2を構成する粘着層21に多数のチップ部品Cが保持されている。ここで、第2転写基板2に設けられた第2転写板アライメントマークP2によって第2転写基板2上の面内座標系が設定され、各チップ部品Cの座標位置も定まる。 An embodiment of the present invention will be described below with reference to FIGS. 1 and 2. FIG. FIG. 1(a) is a top view of the second transfer substrate 2 onto which the chip components C are transferred. Here, the in-plane coordinate system on the second transfer substrate 2 is set by the second transfer plate alignment marks P2 provided on the second transfer substrate 2, and the coordinate position of each chip component C is also determined.

図2は、番号付けしたチップ部品Cの設計位置と実測位置(実際の配置位置)および補正量を一覧表化したものである。ここで、設計位置とは、ウエハW上にチップ部品Cを形成する際の配置である。図1(b)は、図2に示したエリア分けを第2転写基板2上に示したものである。 FIG. 2 is a list of design positions, measured positions (actual arrangement positions), and correction amounts of the numbered chip components C. In FIG. Here, the design position is the arrangement when the chip components C are formed on the wafer W. As shown in FIG. FIG. 1(b) shows the area division shown in FIG.

図2では、位置ズレ量をX方向、Y方向ともに±1μm以内としたエリア分けを行なっているが、エリア分けはこれに限定されるものではなく許容精度が大きな用途に関しては、例えば±2μm以内としてもよい。この場合、1エリアの範囲は大きくなる。一方、高精度が必要なものについては、エリア分けを細かくする必要が生じる。 In FIG. 2, the area division is performed so that the positional deviation amount is within ±1 μm in both the X and Y directions. may be In this case, the range of one area becomes large. On the other hand, when high accuracy is required, it becomes necessary to finely divide areas.

なお、図1(b)においてエリア分けを格子状に行なっているが、これに限定されるものではなく、図3のようなエリア分けであってもよい。 Although the areas are divided into grids in FIG. 1(b), the areas are not limited to this, and may be divided into areas as shown in FIG.

ところで、図2の一覧表で示した各チップ部品Cの実測位置は、図4のように第2転写基板2の上側から撮像手段5を用いて測定することが可能である。この測定位置を設計位置の関係を示したのが図5であり、チップ部品Cの実測位置を同チップ部品の設計位置ICと比較することによって位置ズレ量が求まる。 2 can be measured from above the second transfer substrate 2 using the imaging means 5 as shown in FIG. FIG. 5 shows the relationship between the measured position and the designed position. By comparing the actually measured position of the chip component C with the designed position IC of the same chip component, the amount of positional deviation can be obtained.

ここで、チップ部品Cの実測位置を求めるに際して、撮像手段5を備えた装置が必要となるが、ウエハ基板W段階での検査(各チップ部品Cの性能検査)に用いるカメラを流用しても良い。また、チップ部品Cをウエハ基板Wから第2転写基板2に至る各工程が安定している場合においては、第2転写基板2内のエリア分けおよび各エリア毎の補正量に大きな違いが生じないことから、各チップ部品の位置測定の頻度を減らすことも可能である。 Here, when obtaining the actually measured positions of the chip components C, a device equipped with the imaging means 5 is required. good. Further, when each process from the wafer substrate W to the second transfer substrate 2 is stable, the area division in the second transfer substrate 2 and the correction amount for each area do not have a large difference. Therefore, it is possible to reduce the frequency of position measurement of each chip component.

以上のように、本発明の実装方法により、多数のチップ部品を配線基板上に高精度に転写実装することが可能である。したがって、配線基板としてTFT基板を用い、チップ部品としてLEDチップを用いるような画像表示装置の製造方法として本発明は好適であり、数百万個のLEDを所定位置に配した高品質の画像表示装置の製造方法として極めて適したものである。 As described above, according to the mounting method of the present invention, it is possible to transfer and mount a large number of chip components onto a wiring substrate with high accuracy. Therefore, the present invention is suitable as a method of manufacturing an image display device using a TFT substrate as a wiring substrate and LED chips as chip parts, and provides high-quality image display with millions of LEDs arranged at predetermined positions. It is extremely suitable as a manufacturing method of the device.

1 第1転写基板
2 第2転写基板
3 加熱加圧ヘッド
5 撮像手段
10 ベース基板
11 粘着層(熱硬化性)
20 ベース基板
21 粘着層(光硬化性)
B バンプ(チップ部品の電極)
C チップ部品
IC チップ部品設計位置
L レーザー光
P2 第2転写板アライメントマーク
PW ウエハ基板アライメントマーク
S 配線基板
W ウエハ基板
REFERENCE SIGNS LIST 1 first transfer substrate 2 second transfer substrate 3 heating and pressurizing head 5 imaging means 10 base substrate 11 adhesive layer (thermosetting)
20 base substrate 21 adhesive layer (photocurable)
B Bump (electrodes for chip parts)
C Chip component IC Chip component design position L Laser beam P2 Second transfer plate alignment mark PW Wafer substrate alignment mark S Wiring substrate W Wafer substrate

Claims (4)

ウエハ上に形成されてから、互いに分離した、電極を有する多数のチップ部品を、
前記電極側から粘弾性を有する粘着層を介して保持する第1転写基板に、密着させて、転写した後に、
前記電極の反対側から粘着層を介して保持する第2転写基板に、密着させて、転写してから、
個々のチップ部品を配線基板の所定位置に対向配置した状態で、前記チップ部品に前記第2転写基板越にレーザー光を照射して、前記チップ部品を前記配線基板に転写配置して実装する実装方法であって、
前記第2転写基板内を、実装時の許容精度に応じて範囲を定めた複数のエリアに区分けし、個々のエリアに応じて補正した位置情報を基に前記チップ部品を転写配置する実装方法。
a number of chip components having electrodes separated from each other after they are formed on a wafer;
After being brought into close contact with the first transfer substrate held from the electrode side via an adhesive layer having viscoelasticity and transferred,
Adhered to a second transfer substrate held via an adhesive layer from the opposite side of the electrode and transferred,
In a state in which individual chip parts are arranged facing each other at predetermined positions on a wiring board, the chip parts are irradiated with a laser beam through the second transfer board, and the chip parts are transferred and arranged on the wiring board and mounted. a method,
A mounting method in which the inside of the second transfer substrate is divided into a plurality of areas whose ranges are defined according to the allowable accuracy at the time of mounting , and the chip parts are transferred and arranged based on the position information corrected according to each area. .
請求項1に記載の実装方法であって、
前記第2転写基板上のチップ部品配置を観察して得たデータを用いて、前記エリア毎の位置情報を設定する実装方法。
The mounting method according to claim 1,
A mounting method for setting position information for each of the areas using data obtained by observing chip component placement on the second transfer substrate.
請求項1または請求項2に記載の実装方法であって、多数のチップ部品を第1転写基板から第2転写基板に転写する際に、加圧する工程を有する実装方法。 3. The mounting method according to claim 1, further comprising the step of applying pressure when transferring a large number of chip components from the first transfer substrate to the second transfer substrate. 前記チップ部品としてLEDチップを、前記配線基板としてTFT基板を用い、
請求項1から請求項3の何れかに記載の実装方法を用いて画像表示装置を製造する、画像表示装置の製造方法。
Using an LED chip as the chip component and a TFT substrate as the wiring substrate,
A method for manufacturing an image display device, wherein the mounting method according to any one of claims 1 to 3 is used to manufacture an image display device.
JP2019063799A 2019-03-28 2019-03-28 Mounting method and image display device manufacturing method Active JP7319070B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019063799A JP7319070B2 (en) 2019-03-28 2019-03-28 Mounting method and image display device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019063799A JP7319070B2 (en) 2019-03-28 2019-03-28 Mounting method and image display device manufacturing method

Publications (3)

Publication Number Publication Date
JP2020166029A JP2020166029A (en) 2020-10-08
JP2020166029A5 JP2020166029A5 (en) 2022-02-07
JP7319070B2 true JP7319070B2 (en) 2023-08-01

Family

ID=72716268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019063799A Active JP7319070B2 (en) 2019-03-28 2019-03-28 Mounting method and image display device manufacturing method

Country Status (1)

Country Link
JP (1) JP7319070B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992878B (en) * 2021-02-05 2023-01-13 惠州市聚飞光电有限公司 Chip transfer method and display device
WO2023095672A1 (en) * 2021-11-26 2023-06-01 信越エンジニアリング株式会社 Laser lift-off method, method for manufacturing receptor substrate, laser lift-off device, and photomask

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323508A (en) 1999-05-11 2000-11-24 Sumitomo Bakelite Co Ltd Bump transfer sheet
JP2003347524A (en) 2002-05-28 2003-12-05 Sony Corp Transferring method of element, arraying method of element, and manufacturing method of image display
JP2007034315A (en) 2000-07-18 2007-02-08 Sony Corp Method of producing image display unit
JP2010251360A (en) 2009-04-10 2010-11-04 Sony Corp Method of manufacturing display and display
WO2014128923A1 (en) 2013-02-22 2014-08-28 上野精機株式会社 Map comparison apparatus, comparison method, and comparison program
WO2015146544A1 (en) 2014-03-28 2015-10-01 ソニー株式会社 Method for manufacturing mask for use in vapor deposition, and method for manufacturing display device
JP2018060993A (en) 2016-09-29 2018-04-12 東レエンジニアリング株式会社 Transfer method, mounting method, transfer device, and mounting device
JP2019015899A (en) 2017-07-10 2019-01-31 株式会社ブイ・テクノロジー Display device manufacturing method, chip component transferring method, and transferring member

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2501205B2 (en) * 1986-11-26 1996-05-29 シチズン時計株式会社 Component insertion position correction method for electronic component automatic insertion machine

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323508A (en) 1999-05-11 2000-11-24 Sumitomo Bakelite Co Ltd Bump transfer sheet
JP2007034315A (en) 2000-07-18 2007-02-08 Sony Corp Method of producing image display unit
JP2003347524A (en) 2002-05-28 2003-12-05 Sony Corp Transferring method of element, arraying method of element, and manufacturing method of image display
JP2010251360A (en) 2009-04-10 2010-11-04 Sony Corp Method of manufacturing display and display
WO2014128923A1 (en) 2013-02-22 2014-08-28 上野精機株式会社 Map comparison apparatus, comparison method, and comparison program
WO2015146544A1 (en) 2014-03-28 2015-10-01 ソニー株式会社 Method for manufacturing mask for use in vapor deposition, and method for manufacturing display device
JP2018060993A (en) 2016-09-29 2018-04-12 東レエンジニアリング株式会社 Transfer method, mounting method, transfer device, and mounting device
JP2019015899A (en) 2017-07-10 2019-01-31 株式会社ブイ・テクノロジー Display device manufacturing method, chip component transferring method, and transferring member

Also Published As

Publication number Publication date
JP2020166029A (en) 2020-10-08

Similar Documents

Publication Publication Date Title
US8361268B2 (en) Method of transferring device
KR100203603B1 (en) Method of manufacture chip-size package type semiconductor device
WO2010050209A1 (en) Method and apparatus for bonding electronic component and flexible film substrate
JP7319070B2 (en) Mounting method and image display device manufacturing method
JP2020053558A (en) Transfer method, method of manufacturing image display device using the same, and transfer device
JP7252032B2 (en) Transfer substrate, mounting method using same, and method for manufacturing image display device
JP7335085B2 (en) Transfer substrate, mounting method using same, and method for manufacturing image display device
US11037902B2 (en) Light-emitting apparatus including sacrificial pattern and manufacturing method thereof
CN109713087B (en) Chip maintenance method and equipment
WO2020054538A1 (en) Mounting substrate manufacturing method and mounting substrate
JP7257187B2 (en) Chip transfer plate, chip transfer method, image display device manufacturing method, and semiconductor device manufacturing method
JP2001281268A (en) Production method and mounting method and apparatus for probe
JP6926018B2 (en) Transfer substrate, mounting method using it, and manufacturing method of image display device
JP2020167251A5 (en)
JP4479512B2 (en) Circuit board member and method of manufacturing circuit board member
JP2008300881A (en) Member for circuit board and manufacturing method for electronic component mounting circuit board using the same
US6954272B2 (en) Apparatus and method for die placement using transparent plate with fiducials
CN112331582B (en) Chip mounting apparatus and method for manufacturing semiconductor device
KR20190109133A (en) Method for arraying micro LED chips for manufacturing a LED display.
JP2008288481A (en) Semiconductor device and method for manufacturing the same
JP2011129720A (en) Imprint device, mold, and method of manufacturing article
JP4314834B2 (en) Circuit board manufacturing method and circuit board member
JP2006292471A (en) Method and apparatus for manufacturing contact probe
JP3999222B2 (en) Flip chip mounting method and flip chip mounting structure
JP2004265913A (en) Circuit board member and method of manufacturing circuit board

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230720

R150 Certificate of patent or registration of utility model

Ref document number: 7319070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150