JP7318439B2 - 電子制御装置 - Google Patents

Description

本開示は、複数のコアを有する電子制御装置に関する。

従来、複数のコアを有する電子制御装置の一例として、特許文献１に開示されたエンジン制御装置がある。エンジン制御装置は、クランク角度同期のタスクを第１のコアにて処理し、時間同期のタスクを第２のコアにて処理するようにタスクが分配されている。そして、エンジン制御装置は、エンジン回転数の急増が予測されていない場合、第１のコアによるクランク角度同期タスクの処理時間を制限時間内に合わせるように第１のコアのクロック周波数を調整する。また、エンジン制御装置は、エンジン回転数の急増が予測されている場合、第１のコアのクロック周波数を最大に固定する。

特開２０１３－１６００４３号公報

しかしながら、エンジン制御装置では、時間同期タスク処理や角度同期タスク処理と密接に関わる制御信号の処理を分割できなかったり、各コアにＲＡＭ参照が多い処理を配置したりすることも考えられる。この場合、エンジン制御装置は、コア間でＲＡＭ競合が起こり、各コアの処理に遅延が発生する可能性がある。

エンジン制御装置は、コア間で排他制御を行うことでＲＡＭ競合を解決することができる。しかしながら、エンジン制御装置は、排他制御によって遅延が発生し、期待通りシングルコアマイコン以上の性能が得られないという問題が生じる。

本開示は、上記問題点に鑑みなされたものであり、コアが一つの場合よりも性能を向上できる電子制御装置を提供することを目的とする。

上記目的を達成するために本開示は、
少なくとも二つのコアを備えた電子制御装置であり、
少なくとも二つのコアは、一つの制御対象を制御するための複数の制御処理の一部が割り当てられた第１コア（１１ａ～１１ｃ）と、複数の制御処理の他の一部が割り当てられた第２コア（１２ａ～１２ｃ）と、を含んでおり、
少なくとも第１コアの演算結果を記憶する第１記憶部（１３ｃ）と、
少なくとも第２コアの演算で用いるデータを記憶する第２記憶部（１４ｃ）と、
第１コア及び第２コアを介することなく、少なくとも第１記憶部に記憶されている演算結果を含むデータを第２記憶部に転送するＤＭＡコントローラ（１８ｃ）と、をさらに備え、
第１コアは、複数の制御処理の一部である開始処理が割り当てられ、開始処理を実行し、
第２コアは、複数の制御処理の他の一部である終了処理が割り当てられ、終了処理を実行し、
ＤＭＡコントローラは、第２記憶部への演算結果の転送完了後に、終了処理を起床させるイベントトリガを第２コアに通知し、
第２コアは、イベントトリガが通知されると終了処理を起床する。

このように、本開示は、第１コアに開始処理が割り当てられており、第２コアに終了処理が割り当てられている。通常、各コアは、割り当てられた制御処理を実行することで記憶部を参照する。また、終了処理は、開始処理や、その他の制御処理に比べて、記憶部の参照が少ない。つまり、第２コアは、終了処理を実行しているとき、開始処理を実行しているときの第１コアよりも記憶部の参照が少ない。また、第２コアは、終了処理を実行しているとき、その他の制御処理を実行しているときの第１コアよりも記憶部の参照が少ない。

このため、本開示は、開始処理やその他の制御処理を第１コアが実行しつつ、第２コアが終了処理を実行したとしても、記憶部の参照が両コア間で競合することを抑制できる。また、本開示は、開始処理やその他の制御処理を第１コアが実行しつつ、第２コアが終了処理を実行できるため、処理の高速化ができる。よって、本開示は、コアが一つの場合よりも性能を向上することができる。

なお、特許請求の範囲、および、この項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。

第１実施形態における電子制御装置の概略構成を示すブロック図である。 第１実施形態における第１コアの処理動作を示すフローチャートである。 第１実施形態における第１コアの噴射開始処理を示すフローチャートである。 第１実施形態における第２コアの処理動作を示すフローチャートである。 第１実施形態における第２コアの噴射終了処理を示すフローチャートである。 第１実施形態における電子制御装置の処理動作を示すタイムチャートである。 変形例１における電子制御装置の処理動作を示すタイムチャートである。 第２実施形態における電子制御装置の概略構成を示すブロック図である。 第２実施形態における第１コアの処理動作を示すフローチャートである。 第２実施形態における第１コアの噴射開始処理を示すフローチャートである。 第２実施形態における電子制御装置の処理動作を示すタイムチャートである。 変形例２における角度タイマの処理動作を示すタイムチャートである。 第３実施形態における電子制御装置の概略構成を示すブロック図である。 第３実施形態における第１コアの噴射開始処理を示すフローチャートである。 第３実施形態における電子制御装置の処理動作を示すタイムチャートである。 第３実施形態におけるＤＭＡコントローラによる転送処理を示すイメージ図である。 第３実施形態における転送処理の詳細を示すイメージ図である。

以下において、図面を参照しながら、本開示を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。

（第１実施形態）
図１～図６を用いて、本実施形態の電子制御装置１００に関して説明する。本実施形態では、一例として、ディーゼルエンジンの燃料噴射制御を行う電子制御装置１００を採用している。しかしながら、本開示は、これに限定されず、他の制御を行うものであっても採用できる。

まず、図１を用いて、電子制御装置１００の構成に関して説明する。電子制御装置１００は、マルチコアマイコン１ａ、入力回路２、ドライバ３などを備えている。また、電子制御装置１００は、クランク角センサ２１０、アクセル開度センサ２２０、コモンレール圧センサ２３０、アクチュエータ３００と電気的に接続されている。なお、以下においては、マルチコアマイコンを単にマイコンと簡略化して記載する。

クランク角センサ２１０は、エンジン回転数を得るためのセンサであり、クランク角に応じた電気信号（検出値）を出力する。この電気信号は、クランク角信号とも言える。マイコン１ａは、クランク角信号に基づいてエンジン回転数を得ることができる。アクセル開度センサ２２０は、運転者により操作されるアクセルペダルの操作量（アクセル開度）に応じた電気信号を出力する。この電気信号は、アクセル開度信号とも言える。コモンレール圧センサ２３０は、コモンレールの内部の燃料圧力（コモンレール圧力）を得るためのセンサであり、コモンレール圧力に応じた電気信号（検出値）を出力する。この電気信号は、コモンレール圧信号とも言える。各センサ２１０～２３０は、各検出値を入力回路２に出力する。よって、電子制御装置１００は、クランク角信号とアクセル開度信号とコモンレール圧信号を取得することができる。

アクチュエータ３００は、制御対象に相当する。本実施形態では、アクチュエータ３００としてインジェクタを採用している。アクチュエータ３００は、電子制御装置１００から出力された駆動信号としての出力パルスのオンとオフに応じて駆動する。電子制御装置１００は、コアマイコン１ａの各コア１１ａ、１２ａで制御信号を分割して処理することで、アクチュエータ３００を制御する。

マイコン１ａは、第１コア１１ａ、第２コア１２ａ、ＲＡＭ１３ａなどを備えている。また、マイコン１ａは、図示を省略しているが、ＡＤ変換器や、プログラムを格納している不揮発性メモリや、入力回路２やドライバ３などの外部周辺機器と通信するための入出力部を備えている。ＡＤ変換器は、各センサ２１０～２３０の検出値をＡＤ変換する。

なお、本実施形態では、一例として、コアとして二つのコア１１ａ、１２ａを備えたマイコン１ａを採用している。しかしながら、本開示は、これに限定されず、少なくとも二つのコアを備えていればよい。よって、マイコン１ａは、三つ以上のコアを備えていてもよい。

第１コア１１ａと第２コア１２ａは、不揮発性メモリから読み込んだプログラムに従って、ＲＡＭ１３ａに記憶されたデータや、入力回路２から取得したクランク角信号とアクセル開度信号を用いつつ演算処理を行う。また、第１コア１１ａと第２コア１２ａは、演算結果のデータをＲＡＭ１３ａに一時的に記憶する。

よって、ＲＡＭ１３ａは、第１コア１１ａと第２コア１２ａとに共通に設けられている。言い換えると、第１コア１１ａと第２コア１２ａは、ＲＡＭ１３ａを共有する。第１コア１１ａと第２コア１２ａは、ＲＡＭ１３ａに対して、読み出し、書き込みを行う。ＲＡＭ１３ａは、共有ＲＡＭとも言える。

マイコン１ａは、クランク角信号とアクセル開度信号により燃料の噴射量、噴射開始タイミング、噴射段数などを算出する。そして、マイコン１ａは、算出した燃料の噴射量、噴射開始タイミング、噴射段数などに基づいて、ドライバ３に対して制御信号を出力する。マイコン１ａは、制御信号を出力することで、アクチュエータ３００を駆動するための駆動信号をドライバ３から出力させる。つまり、マイコン１ａは、ドライバ３を介して駆動信号としての出力パルスのオンとオフを切り替えてアクチュエータ３００を駆動する。また、マイコン１ａは、アクチュエータ３００を駆動することで燃料噴射制御を実現している。

なお、電子制御装置１００は、エンジン水温、過給圧、大気圧、燃料温度等に応じた電気信号を出力するセンサと接続されていてもよい。この場合、マイコン１ａは、これらの電気信号も考慮して、燃料の噴射量、噴射開始タイミング、噴射段数などを算出することができる。

第１コア１１ａと第２コア１２ａは、一つの制御対象であるアクチュエータ３００を制御するための制御信号を分割して処理するように構成されている。このため、アクチュエータ３００を制御するための複数の制御処理は、一部が第１コア１１ａに割り当てられて（配置されて）おり、他の一部が第２コア１２ａに割り当てられている。なお、アクチュエータ３００を制御するための複数の制御処理は、駆動信号を出力するための複数の制御処理とも言える。

ここでは、複数の制御処理の一例として、噴射開始処理Ｓ１、補正演算処理Ｓ２、第１他処理Ｓ３、第２他処理Ｓ４、噴射終了処理Ｓ５、第３他処理Ｓ６を採用している。よって、電子制御装置１００は、各コア１１ａ、１２ａに配置した複数の制御処理Ｓ１、Ｓ２、Ｓ５を実行することで燃料噴射制御を実現する。

詳述すると、第１コア１１ａは、例えば、噴射開始処理Ｓ１、補正演算処理Ｓ２、第１他処理Ｓ３、第２他処理Ｓ４が割り当てられている。一方、第２コア１２ａは、例えば、噴射終了処理Ｓ５、第３他処理Ｓ６が割り当てられている。

言い換えると、不揮発性メモリに記憶されたプログラムは、第１コア１１ａが実行する噴射開始処理Ｓ１、補正演算処理Ｓ２、第１他処理Ｓ３、第２他処理Ｓ４に相当する命令を含んでいる。また、プログラムは、第２コア１２ａが実行する噴射終了処理Ｓ５、第３他処理Ｓ６に相当する命令を含んでいる。さらに、処理分割としては、第１コア１１ａに噴射開始処理Ｓ１、補正演算処理Ｓ２、第１他処理Ｓ３、第２他処理Ｓ４を配置し、第２コア１２ａに噴射終了処理Ｓ５、第３他処理Ｓ６を配置するとも言える。

よって、第１コア１１ａは、プログラムに従って、噴射開始処理Ｓ１、補正演算処理Ｓ２、第１他処理Ｓ３、第２他処理Ｓ４を実行する。一方、第２コア１２ａは、プログラムに従って、噴射終了処理Ｓ５、第３他処理Ｓ６を実行する。つまり、電子制御装置１００では、時間制約が厳しく制御処理単位での分割が難しい制御信号処理に関して、制御処理単位で各コア１１ａ、１２ａへ分割するものではない。なお、噴射開始処理Ｓ１は、開始処理に相当する。噴射終了処理Ｓ５は、終了処理に相当する。

しかしながら、本開示は、これに限定されない。本開示は、第１コア１１ａに噴射開始処理Ｓ１が割り当てられ第１コア１１ａが噴射開始処理Ｓ１を実行し、第２コア１２ａに噴射終了処理Ｓ５が割り当てられ第２コア１２ａが噴射終了処理Ｓ５を実行するものであればよい。よって、第１コア１１ａは、噴射開始処理Ｓ１に加えて、上記とは異なる制御処理が割り当てられていてもよい。同様に、第２コア１２ａは、噴射終了処理Ｓ５に加えて、上記とは異なる制御処理が割り当てられていてもよい。

上記のように、マイコン１ａは、アクチュエータ３００を制御するための複数の制御処理が第１コア１１ａと第２コア１２ａに分割されている。このため、マイコン１ａは、制御処理間を連携する必要がある。そこで、本実施形態では、一例として、イベントトリガを用いて、制御処理間を連携するマイコン１ａを採用している。なお、マイコン１ａの処理動作に関しては、後程詳しく説明する。

入力回路２は、マイコン１ａと、クランク角センサ２１０とアクセル開度センサ２２０とコモンレール圧センサ２３０とが接続されている。入力回路２は、クランク角センサ２１０から出力されたクランク角信号と、アクセル開度センサ２２０から出力されたアクセル開度信号と、コモンレール圧センサ２３０から出力されたコモンレール圧信号とが入力される。クランク角信号とアクセル開度信号とコモンレール圧信号は、入力回路２を介してマイコン１ａに入力される。

ドライバ３は、マイコン１ａとアクチュエータ３００とが接続されている。ドライバ３は、マイコン１ａからの制御信号に応じて、アクチュエータ３００に対する出力パルスのオンとオフを切り替える。

ここで、図２～図６を用いて、マイコン１ａの処理動作に関して説明する。なお、図６のタイムチャートは、電子制御装置１００の処理動作を示すものであり、各コア１１ａ、１２ａに配置した各制御処理Ｓ１～Ｓ６と出力パルスの関係を示している。

まずは、図２、図３、図６を用いて、第１コア１１ａの処理動作に関して説明する。第１コア１１ａは、クランク角信号に同期して、予め設定されたタイミングで噴射開始処理Ｓ１を起床する。そして、ステップＳ１０では、噴射開始処理Ｓ１を実行する。この噴射開始処理Ｓ１に関しては、後程、図３を用いて説明する。

なお、図６に示すように、第１コア１１ａは、噴射開始処理Ｓ１を実行する前に、優先度が高い第１他処理Ｓ３を実行している場合、クランク角信号に同期して噴射開始処理Ｓ１を起床できないこともある。しかしながら、第１コア１１ａは、第１コア１１ａに割り当てられた噴射開始処理Ｓ１とは異なる制御処理が終了しだい、噴射開始処理Ｓ１を起床可能に構成されている。つまり、第１コア１１ａは、第１他処理Ｓ３が終了しだい、噴射開始処理Ｓ１を起床可能に構成されている。よって、第１コア１１ａは、処理開始遅れが発生するものの、噴射開始処理Ｓ１を起床することができる。

これによって、第１コア１１ａは、第２コア１２ａの処理状況にかかわらず、第１コア１１ａに割り当てられた制御処理を繰り返し実行可能となる。このため、電子制御装置１００は、高効率化が可能となる。

ここで、図３を用いて、第１コア１１ａの噴射開始処理Ｓ１に関して説明する。ステップＳ１１では、エンジン回転数、アクセル開度、温度などの情報に基づいて、燃料の噴射量、噴射開始タイミング、噴射段数を算出する。ステップＳ１２では、算出結果である燃料の噴射量、噴射開始タイミング、噴射段数をＲＡＭ１３ａに格納する。

ステップＳ１３では、噴射開始タイミングと出力パルスのオンをセットする。そして、第１コア１１ａは、マイコン１ａに内蔵のタイマ機能（アウトプットコンペア機能）を用いて経過時間を算出する。第１コア１１ａは、経過時間が算出結果の噴射開始タイミングに達すると、ドライバ３を介してアクチュエータ３００に対する出力パルスをオフからオンにする。つまり、第１コア１１ａは、アクチュエータ３００への出力パルスをオンするように、ドライバ３に対して指示する。

その後、第１コア１１ａは、図２のステップＳ２０へ戻る。また、図６に示すように、第１コア１１ａは、補正演算処理Ｓ２を実行する。

ステップＳ２０では、第２コア１２ａへイベントトリガを通知する。第１コア１１ａは、噴射開始処理Ｓ１において出力パルスをオフからオンに変化させたのに同期して、第２コア１２ａにイベントトリガを通知する。例えば、第１コア１１ａは、アクチュエータ３００への出力パルスの変換を検出（エッジ検出）する機能を備えている。そして、第１コア１１ａは、出力パルスがオフからオンに変化したことを検出すると、第２コア１２ａにイベントトリガを通知する。なお、イベントトリガは、特許請求の範囲におけるトリガに相当する。また、イベントトリガは、第２コア１２ａの起床指示や、第２コア１２ａのオン指示などとも言える。

次に、図４、図５、図６を用いて、第２コア１２ａの処理動作に関して説明する。第２コア１２ａは、図６に示すように、第１コア１１ａからのイベントトリガによって噴射終了処理Ｓ５を起床する。そして、図４のステップＳ３０では、噴射終了処理Ｓ５を実行する。なお、噴射終了処理Ｓ５は、第２コア１２ａに割り当てられたその他の制御処理よりも優先度が高い状態に設定されているものとする。

噴射終了処理Ｓ５に関しては、図５を用いて説明する。ステップＳ３１では、コモンレール圧信号をＡＤ変換する。ステップＳ３２では、予めアクチュエータ３００のバラつき学習した結果を基に、噴射量とコモンレール圧信号から噴射期間を算出する。ステップＳ３３では、ステップＳ３２での算出結果をＲＡＭ１３ａに格納する。ステップＳ３４では、噴射期間と出力パルスのオフをセットする。

そして、第２コア１２ａは、ステップＳ３２での算出結果で、ドライバ３を介してアクチュエータ３００への出力パルスをオフにする。つまり、第２コア１２ａは、出力パルスをオンするときと同様に、マイコン１ａ内蔵のタイマ機能を使用して、算出した噴射期間が経過した後に出力パルスをオフにする。

出力パルスがオフからオンに変化したタイミングは、第１コア１１ａで演算される開始タイミングに相当する。よって、第２コア１２ａは、第１コア１１ａで演算される開始タイミングをトリガとして噴射終了処理Ｓ５を起床すると言える。これによって、電子制御装置１００は、噴射開始処理Ｓ１と噴射終了処理Ｓ５の順序を確実に守って、複数の制御処理を行うことができ、噴射開始処理Ｓ１に１対１対応で噴射終了処理Ｓ５を実行することが可能となる。

このように、電子制御装置１００は、第１コア１１ａに噴射開始処理Ｓ１が割り当てられており、第２コア１２ａに噴射終了処理Ｓ５が割り当てられている。通常、各コア１１ａ、１２ａは、割り当てられた制御処理を実行することでＲＡＭ１３ａを参照する。

また、噴射終了処理Ｓ５は、噴射開始処理Ｓ１や、その他の制御処理に比べて、ＲＡＭ１３ａの参照が少ない。つまり、第２コア１２ａは、噴射終了処理Ｓ５を実行しているとき、噴射開始処理Ｓ１を実行しているときの第１コア１１ａよりもＲＡＭ１３ａの参照が少ない。また、第２コア１２ａは、噴射終了処理Ｓ５を実行しているとき、その他の制御処理を実行しているときの第１コア１１ａよりもＲＡＭ１３ａの参照が少ない。なお、噴射終了処理Ｓ５は、ＲＡＭ１３ａの参照が比較的少ない制御処理とも言える。

このため、電子制御装置１００は、噴射開始処理Ｓ１やその他の制御処理を第１コア１１ａが実行しつつ、第２コア１２ａが噴射終了処理Ｓ５を実行したとしても、ＲＡＭ１３ａの参照が両コア１１ａ、１２ａ間で競合することを抑制できる。また、電子制御装置１００は、開始処理やその他の制御処理を第１コア１１ａが実行しつつ、第２コア１２ａが噴射終了処理Ｓ５を実行できるため、処理の高速化ができる。よって、電子制御装置１００は、短い時間制約であっても満たすことができる。以上のように、電子制御装置１００は、コアが一つの場合、すなわちシングルコアマイコンを搭載している場合よりも性能を向上することができる。

なお、電子制御装置１００は、複数の制御処理のうち噴射終了処理Ｓ５のみを第２コア１２ａに割り当て、その他の制御処理を第１コア１１ａに割り当てるものであってもよい。つまり、第２コア１２ａは、複数の制御処理のうち噴射終了処理Ｓ５のみを実行するものであってもよい。これによって、電子制御装置１００は、両コア１１ａ、１２ａ間で、ＲＡＭ１３ａの参照が競合することをより一層確実に抑制できる。また、電子制御装置１００は、より一層処理の高速化ができる。

（変形例１）
図７を用いて、電子制御装置１００の変形例１に関して説明する。上記のように、マイコン１ａは、第１コア１１ａが噴射開始処理Ｓ１を実行した後に、第２コア１２ａが噴射終了処理Ｓ５を実行する。また、第１コア１１ａは、噴射開始処理Ｓ１を複数回実行することもある。つまり、第１コア１１ａは、他処理Ｓ３、Ｓ４を実行することなく、噴射開始処理Ｓ１を複数回実行することもある。

そこで、第１コア１１ａは、補正演算処理Ｓ２の実行が終了しだい噴射開始処理Ｓ１を実行できるように構成されている。つまり、第１コア１１ａは、第２コア１２ａが実行する噴射終了処理Ｓ５による燃料噴射が終了するのを待つことなく、補正演算処理Ｓ２の実行が終了すると噴射開始処理Ｓ１を実行できる。これによって、電子制御装置１００は、燃料噴射が終了するのを待って噴射開始処理Ｓ１を実行する場合よりも、短い時間制約を満たしやすくなる。

以上、本開示の好ましい実施形態について説明した。しかしながら、本開示は、上記実施形態に何ら制限されることはなく、本開示の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本開示のその他の形態として、第２実施形態、第３実施形態に関して説明する。上記実施形態、第２実施形態、及び第３実施形態は、夫々単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本開示は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。

（第２実施形態）
図８～図１１を用いて、第２実施形態の電子制御装置１１０に関して説明する。本実施形態では、主に、上記実施形態と異なる点に関して説明する。本実施形態における上記実施形態と同様の構成に関しては、上記実施形態と同じ符号を付与して説明を省略する。電子制御装置１１０は、主に、タイマ１７ｂと割込コントローラ１６ｂを用いて、噴射終了処理Ｓ５を起床させる点が電子制御装置１００と異なる。なお、図８では、ＲＡＭ１３ａの図示を省略している。

電子制御装置１１０は、マルチコアマイコン１ｂと、入力回路２と、ドライバ３などを備えている。マイコン１ｂは、第１コア１１ｂ、第２コア１２ｂ、第１ローカルＲＡＭ１３ｂ、第２ローカルＲＡＭ１４ｂ、ＡＤ変換器１５ｂ、割込コントローラ１６ｂ、タイマ１７ｂなどを備えている。

第１コア１１ｂと第２コア１２ｂは、第１コア１１ａと第２コア１２ａと同様の制御処理が配置されている。第１ローカルＲＡＭ１３ｂは、第１コア１１ｂ用に設けられているＲＡＭである。第１ローカルＲＡＭ１３ｂは、第１コア１１ｂのみがアクセス可能に構成されており、第１コア１１ｂの算出結果などが格納される。一方、第２ローカルＲＡＭ１４ｂは、第２コア１２ｂ用に設けられているＲＡＭである。第２ローカルＲＡＭ１４ｂは、第２コア１２ｂのみがアクセス可能に構成されており、第２コア１２ｂの算出結果などが格納される。

なお、本実施形態では、第１ローカルＲＡＭ１３ｂと第２ローカルＲＡＭ１４ｂとを備えたマイコン１ｂを採用している。しかしながら、マイコン１ｂは、ローカルＲＡＭ１３ｂ、１４ｂのかわりに、第１コア１１ｂ用に設けられた第１記憶領域と、第２コア１２ｂ用に設けられた第２記憶領域とを有した共有ＲＡＭを備えていてもよい。

ＡＤ変換器１５ｂは、第１コア１１ｂと第２コア１２ｂと接続されている。ＡＤ変換器１５ｂは、入力回路２に入力されたクランク角信号、アクセル開度信号、コモンレール圧信号などのアナログ信号を、ＡＤ変換してデジタルデータとして出力する。ＡＤ変換して得られたデジタルデータは、ＡＤ値とも言える。ＡＤ変換器１５ｂは、第１コア１１ｂや第２コア１２ｂからのＡＤ要求に応じてＡＤ変換を行う。

割込コントローラ１６ｂは、第２コア１２ｂとタイマ１７ｂに接続されている。割込コントローラ１６ｂは、イベントトリガを第２コア１２ｂに出力する。タイマ１７ｂは、第２コア１２ｂと割込コントローラ１６ｂとドライバ３に接続されている。タイマ１７ｂは、時間を計時するものであり、第１ローカルＲＡＭ１３ｂから噴射開始タイミングが入力されるとともに、第２コア１２ｂから噴射期間が入力される。

ここで、図９～図１１を用いて、マイコン１ｂの処理動作に関して説明する。なお、図１１のタイムチャートは、図６のタイムチャートに相当する。第２コア１２ｂの処理動作は、第２コア１２ａと同様である。よって、ここでは、主に、第１コア１１ｂの処理動作に関して説明する。

第１コア１１ｂは、第１コア１１ａと同様、クランク角信号に同期して、予め設定されたタイミングで噴射開始処理Ｓ１を起床する。そして、図９のステップＳ１０では、噴射開始処理Ｓ１を実行する。しかしながら、第１コア１１ｂは、第１コア１１ａと異なり、第２コア１２ｂへのイベントトリガの通知は行なわない。

次に、噴射開始処理Ｓ１に関して図１０を用いて説明する。第１コア１１ｂは、第１コア１１ａと同様、ステップＳ１１、Ｓ１２を実行した後に、ステップＳ１３ａを実行する。

ステップＳ１３ａでは、噴射開始タイミングと出力パルスのオン及び第２コア１２ｂへの割込通知タイミングをセットする。噴射開始タイミングは、開始タイミングに相当する。噴射開始タイミングのセットは、所定時間経過して噴射開始タイミングになった場合に、出力パルスをオンすることを指示することに相当する。また、出力パルスのオンのセットは、アクチュエータ３００へのパルス起床命令に相当する。よって、ステップＳ１３ａでは、所定時間経過後（噴射開始タイミングになった時点）に出力パルスをオンすることを通知する処理と、第２のコア１２ｂへ処理起床を通知する処理を行う。

第１コア１１ｂは、噴射開始タイミングと、出力パルスのオン及び第２コア１２ｂへの割込通知タイミングをタイマ１７ｂにセットする。第１コア１１ｂは、第１ローカルＲＡＭ１３ｂに噴射開始タイミングを格納することで、噴射開始タイミングがタイマ１７ｂに入力（セット）される。よって、第１コア１１ｂは、噴射開始タイミングまでの時間の計時をタイマ１７ｂに指示するとみなせる。図１１に示すように、第１コア１１ｂは、噴射開始処理Ｓ１中に、第１ローカルＲＡＭ１３ｂを介してタイマ１７ｂに対してタイマセットする。なお、割込通知タイミングは、割込コントローラ１６ｂから第２コア１２ｂへイベントトリガを通知するためのタイミングである。

これによって、タイマ１７ｂは、図１１に示すように、噴射開始タイミングまでの経過時間を計時し、噴射開始タイミングに達すると、ドライバ３に出力パルスをオンするように指示するとともに、タイマ経過を割込コントローラ１６ｂに通知する（タイマ部）。

割込コントローラ１６ｂは、タイマ１７ｂからタイマ経過が通知されると、イベントトリガを第２コア１２ｂに出力する（タイマ部）。よって、第１コア１１ｂは、第１コア１１ｂから第２コア１２ｂへイベントトリガを通知するために、噴射開始タイミングまでの時間の計時をタイマ１７ｂに指示すると言える。なお、ドライバ３に出力パルスをオンするように指示することは、出力オン要求とも言える。

このように、本実施形態では、噴射開始タイミングと、イベントトリガの通知タイミングとが同じ例を採用している。つまり、噴射開始タイミングと、噴射終了処理Ｓ５の起床タイミングは同じである。

一方、第２コア１２ｂは、図１１に示すように、割込コントローラ１６ｂからのイベントトリガに応じて噴射終了処理Ｓ５を起床する。そして、第２コア１２ｂは、噴射終了処理Ｓ５中にタイマ１７ｂに対してタイマセットを行う。また、タイマ１７ｂは、計時した経過時間が噴射期間以上になると、ドライバ３に出力パルスをオフするように指示する。ドライバ３に出力パルスをオフするように指示することは、出力オフ要求とも言える。

詳述すると、第２コア１２ｂは、噴射終了処理Ｓ５を起床すると、ＡＤ変換器１５ｂに対してＡＤ要求する。具体的には、第２コア１２ｂは、コモンレール圧のＡＤ変換を要求する。そして、第２コア１２ｂは、第１コア１１ｂから取得した噴射量とコモンレール圧から噴射期間を算出して、第２ローカルＲＡＭ１４ｂに格納する。

その後、第２コア１２ｂは、タイマ１７ｂに噴射期間を通知することで、タイマ１７ｂに対してタイマセットを行う。つまり、第２コア１２ｂは、タイマ１７ｂに対して、計時を指示するとともに、経過時間が噴射期間に達した場合に出力オフ要求を出力するように指示する。よって、タイマ１７ｂは、計時した経過時間が噴射期間以上になるとドライバ３に出力オフ要求を行う。

電子制御装置１１０は、電子制御装置１００と同様の効果を奏することができる。さらに、第２コア１２ｂは、割込コントローラ１６ｂからイベントトリガが通知されると、噴射終了処理Ｓ５を起床する。このため、第２コア１２ｂは、複数の制御処理の他の一部として、第３他処理Ｓ６のような噴射終了処理Ｓ５とは異なる制御処理が割り当てられていたとしても、優先して噴射終了処理Ｓ５を実行できる。

また、電子制御装置１１０は、タイマ１７ｂを用いて第２コア１２ｂへイベントトリガを通知することが可能となるため、遅れがなく安定して噴射終了処理Ｓ５を起床させることができる。つまり、電子制御装置１１０は、出力パルスの変化をトリガとして噴射終了処理Ｓ５を起床させる場合よりも、遅れがなく安定して噴射終了処理Ｓ５を起床させることができる。

（変形例２）
図１２を用いて、電子制御装置１１０の変形例２に関して説明する。変形例２の電子制御装置では、タイマとして角度タイマを用いる点が電子制御装置１１０と異なる。

図１２に示すように、入力であるクランク角信号（例えば、１０°ＣＡ毎に入力される）の直近１０°ＣＡ時間を１００逓倍したタイマ時間を１カウントとするタイマを作ると０．１°ＣＡ相当のタイマが実現できる。これを直近１０°ＣＡ時間が更新される度に逓倍時間を更新することでクランク角信号に同期した角度タイマが実現できる。このように、変形例２の第１コアは、クランク角信号が入力され、入力されたクランク角信号から角度タイマを生成する機能を備えている。クランク角信号は、角度信号に相当する。そして、変形例２の第１コアは、角度タイマにて噴射開始タイミングまでの時間を計時し、噴射開始タイミングに達するとイベントトリガを第２コアに通知する。

変形例２の電子制御装置は、電子制御装置１１０と同様の効果を奏することができる。また、変形例２の電子制御装置は、クランク角信号に同期して噴射終了処理Ｓ５を実行できる。さらに、変形例２の電子制御装置は、噴射開始タイミングを角度で演算するため、角度指示できるとソフト構成を簡素にすることが可能である。つまり、変形例２の電子制御装置は、噴射開始タイミングを時間指示とした場合、演算結果として得られる角度を時刻に変換する必要があるが、角度タイマを用いることで、時刻変換の工程を省略することが可能となり、ソフト構成を簡素化することが可能となる。

（第３実施形態）
図１３～図１７を用いて、第３実施形態の電子制御装置１２０に関して説明する。本実施形態では、主に、上記実施形態と異なる点に関して説明する。本実施形態における上記実施形態と同様の構成に関しては、上記実施形態と同じ符号を付与して説明を省略する。電子制御装置１２０は、主に、ＤＭＡコントローラ１８ｃを用いて、噴射終了処理Ｓ５を起床させる点が電子制御装置１１０と異なる。なお、図１３では、ＲＡＭ１３ａの図示を省略している。

電子制御装置１２０は、マルチコアマイコン１ｃと、入力回路２と、ドライバ３などを備えている。マイコン１ｃは、第１コア１１ｃ、第２コア１２ｃ、第１ローカルＲＡＭ１３ｃ、第２ローカルＲＡＭ１４ｃ、ＡＤ変換器１５ｃ、割込コントローラ１６ｃ、タイマ１７ｃ、ＤＭＡコントローラ１８ｃなどを備えている。ＤＭＡは、Direct Memory Accessの略称である。

第１コア１１ｃと第２コア１２ｃは、第１コア１１ｂと第２コア１２ｂと同様の制御処理が配置されている。また、第２コア１２ｃは、第２コア１２ｂと同様の処理動作を行う。

第１ローカルＲＡＭ１３ｃは、第１ローカルＲＡＭ１３ｂと同様に構成されており、少なくとも第１コア１１ｃの演算結果を記憶する。第１ローカルＲＡＭ１３ｃは、第１記憶部に相当する。第２ローカルＲＡＭ１４ｃは、第２ローカルＲＡＭ１４ｂと同様に構成されており、少なくとも第２コア１２ｃの演算で用いるデータを記憶する。第２ローカルＲＡＭ１４ｃは、第２記憶部に相当する。ＡＤ変換器１５ｃは、ＡＤ変換器１５ｂと同様に構成されている。

割込コントローラ１６ｃは、第２コア１２ｃとＤＭＡコントローラ１８ｃに接続されている。割込コントローラ１６ｃは、ＤＭＡコントローラ１８ｃからのＤＭＡ完了通知に基づいて、イベントトリガを第２コア１２ｂに出力する。

タイマ１７ｃは、第１コア１１ｃ（第１ローカルＲＡＭ１３ｃ）と第２コア１２ｃとドライバ３に接続されている。さらに、タイマ１７ｃは、ＤＭＡコントローラ１８ｃに接続されている。タイマ１７ｂは、時間を計時するものであり、第１コア１１ｃから噴射開始タイミングが入力されるとともに、第２コア１２ｂから噴射期間が入力される。また、タイマ１７ｃは、ＤＭＡコントローラ１８ｃにＤＭＡ要求を出力する。

ＤＭＡコントローラ１８ｃは、第１コア１１ｃや第２コア１２ｃなどを介さずに、第１ローカルＲＡＭ１３ｃと第２ローカルＲＡＭ１４ｃとの間でデータ転送を行うものである。ＤＭＡコントローラ１８ｃは、タイマ１７ｃからのＤＭＡ要求に応じて、データ転送を行う。なお、本開示は、少なくとも第１ローカルＲＡＭ１３ｃに記憶されている演算結果を含むデータを第２ローカルＲＡＭ１４ｃに転送するＤＭＡコントローラ１８ｃであれば採用できる。なお、第１ローカルＲＡＭ１３ｃに記憶されている演算結果を含むデータを第２ローカルＲＡＭ１４ｃに転送することをＤＭＡとも称する。

図１６、図１７に示すように、ＤＭＡコントローラ１８ｃは、例えば、第１コア１１ｃ用の第１ローカルＲＡＭ１３ｃにおけるデータＡを格納したアドレスから、第２コア１２ｃ用のローカルＲＡＭ１４ｃの指定アドレスにデータの転送を行う。ＤＭＡコントローラ１８ｃは、予め設定したデータ数分の転送が完了すると、ＤＭＡ完了を割込コントローラ１６ｃに通知する。

なお、データＡは、噴射開始処理Ｓ１での算出結果であり、噴射開始タイミング、噴射量、噴射段数などが含まれている。データＡは、予め第１コア１１ｃから第１ローカルＲＡＭ１３ｃに格納される。

ここで、図１４、図１５を用いて、マイコン１ｃの処理動作に関して説明する。マイコン１ｃの処理動作は、第１コア１１ｃによる噴射開始処理がマイコン１ｂと異なる。よって、ここでは、主に第１コア１１ｃの噴射開始処理に関して説明する。なお、図１４のタイムチャートは、図１０のタイムチャートに相当する。

第１コア１１ｃは、第１コア１１ｂと同様、クランク角信号に同期して、予め設定されたタイミングで噴射開始処理Ｓ１を起床して噴射開始処理Ｓ１を実行する。しかしながら、第１コア１１ｃは、第１コア１１ａと異なり、第２コア１２ｂへのイベントトリガの通知は行なわない。

第１コア１１ｃは、第１コア１１ａと同様、ステップＳ１１、Ｓ１２を実行した後に、ステップＳ１３ｂを実行する。

ステップＳ１３ｂでは、ステップＳ１３ａと同様、噴射開始タイミングと出力パルスのオンをセットする。さらに、ステップＳ１３ｂでは、ＤＭＡコントローラ１８ｃにデータ転送タイミングをセットする。つまり、第１コア１１ｃは、タイマ１７ｃを介してＤＭＡコントローラ１８ｃにＤＭＡ要求を行うタイミングをセットする。データ転送タイミングは、ＤＭＡの開始タイミングやＤＭＡ要求タイミングとも言える。第１コア１１ｃは、第１ローカルＲＡＭ１３ｃを介して、タイマにデータ転送タイミングなどをセットする（タイマセット）。

データ転送タイミングは、図１５のタイミングｔ１に示すように、出力パルスオンからＤＭＡ転送時間分だけ前、または、タイミングｔ２に示すように、噴射開始タイミングとすることができる。つまり、ＤＭＡコントローラ１８ｃは、出力パルスオンからＤＭＡ転送時間分だけ前、または、第１コア１１ｃで演算された噴射開始タイミングのいずれかでＤＭＡを開始する。なお、タイミングｔ１は、出力パルスのオンタイミング（噴射開始タイミング）よりも、ＤＭＡ転送に要する時間分だけ前の時点と言える。

データ転送タイミングは、予めタイミングｔ１かタイミングｔ２のいずれかに設定されている。この場合、第１コア１１ｃは、ステップＳ１３ｂにおいて、データ転送タイミングとして、タイミングｔ１かタイミングｔ２のいずれか一方のみをセットする。つまり、第１コア１１ｃは、毎回、タイミングｔ１かタイミングｔ２のいずれか一方のみをデータ転送タイミングとしてセットする。

タイミングｔ１の場合、第１コア１１ｃは、演算結果を第１ローカルＲＡＭ１３ｃへ格納する。また、第１コア１１ｃは、噴射開始処理Ｓ１において、データ転送タイミングとしてタイミングｔ１をタイマ１７ｃにセットする。タイミングｔ２の場合、第１コア１１ｃは、演算結果を第１ローカルＲＡＭ１３ｃへ格納する。また、第１コア１１ｃは、噴射開始処理Ｓ１において、データ転送タイミングとしてタイミングｔ２をタイマ１７ｃにセットする。

タイマ１７ｃは、データ転送タイミングがセット（タイマセット）されると経過時間を計時し、データ転送タイミングに達すると、ＤＭＡコントローラ１８ｃにＤＭＡ要求を指示する。さらに、タイマ１７ｃは、上記と同様、噴射開始タイミングまでの経過時間を計時し、噴射開始タイミングに達すると、ドライバ３に出力パルスをオンするように指示する。

ＤＭＡコントローラ１８ｃは、タイミングｔ１またはタイミングｔ２で第１ローカルＲＡＭ１３ｃの演算結果を第２ローカルＲＡＭ１４ｃに転送する。つまり、ＤＭＡコントローラ１８ｃは、タイミングｔ１またはタイミングｔ２でＤＭＡを開始する。また、ＤＭＡコントローラ１８ｃは、出力パルスオンからＤＭＡ転送時間分だけ前、または、噴射開始タイミングで、第１ローカルＲＡＭ１３ｃの演算結果を第２ローカルＲＡＭ１４ｃに転送する。さらに、ＤＭＡコントローラ１８ｃは、タイミングｔ２の場合、タイマ１７ｃがドライバ３に出力パルスのオンを指示するタイミングでＤＭＡを開始するとも言える。

そして、ＤＭＡコントローラ１８ｃは、予め設定したデータ数分の転送が完了すると、ＤＭＡ完了を割込コントローラ１６ｃに通知する。図１５におけるタイミングｔ１ａは、タイミングｔ１のＤＭＡ要求に基づくＤＭＡの完了に対応している。また、図１５におけるタイミングｔ２ａは、タイミングｔ２のＤＭＡ要求に基づくＤＭＡの完了に対応している。

割込コントローラ１６ｃは、ＤＭＡ完了が通知されると、第２コア１２ｃへイベントトリガを出力して、第２コア１２ｃでの噴射終了処理Ｓ５を起床させる。このように、電子制御装置１２０は、ＤＭＡコントローラ１８ｃが割込コントローラ１６ｃを介してイベントトリガを出力するとみなせる。よって、ＤＭＡコントローラ１８ｃは、第２ローカルＲＡＭ１４ｃへの演算結果の転送完了後に、割込コントローラ１６ｃを介して、イベントトリガを第２コア１２ｃに通知すると言える。

このように、電子制御装置１２０は、ＤＭＡコントローラ１８ｃによって、第１ローカルＲＡＭ１３ｃに記憶されている演算結果を第２ローカルＲＡＭ１４ｃに転送するため、第１コア１１ｃと第２コア１２ｃとの間の通信を高速に行うことができる。また、電子制御装置１２０は、ＤＭＡコントローラ１８ｃが割込コントローラ１６ｃを介してイベントトリガを通知するため、第１コア１１ｃがイベントトリガを通知する場合よりも、第１コア１１ｃの処理負荷を軽減することができる。さらに、電子制御装置１２０は、第１コア１１ｃと第２コア１２ｃによる共有ＲＡＭの競合を完全になくすことができる。

また、データ転送タイミングは、タイミングｔ１かタイミングｔ２のいずれか一方に限定されない。本開示は、これに限定されず、データ転送タイミングを動的に切り替えることもできる。この場合、第１コア１１ｃは、ステップＳ１３ｂにおいて、タイミングｔ１かタイミングｔ２のいずれか一方をデータ転送タイミングとしてセットする。

第１コア１１ｃは、例えば、ＤＭＡにて転送されるデータのデータ量に応じてタイミングｔ１かタイミングｔ２のいずれか一方を選択し、選択したタイミングをデータ転送タイミングとしてセットする。この場合、第１コア１１ｃは、データ量が閾値以上の場合はデータ転送タイミングとしてタイミングｔ１を選択し、データ量が閾値に達していない場合はデータ転送タイミングとしてタイミングｔ２を選択する。

これによって、電子制御装置１２０は、ＤＭＡにて転送するデータのデータ量に応じて、適切なタイミングでＤＭＡを行うことができる。また、ＤＭＡ完了通知に基づいてイベントトリガが通知される場合、電子制御装置１２０は、ＤＭＡコントローラ１８ｃが転送するデータ量に応じて、イベントトリガの通知タイミングを設定することができる。なお、近年、ＤＭＡを使う機能がマイコン内で増加している。このため、開始タイミングを所定時間設定できるようにすることで開始タイミングをコントロールできる。

また、噴射開始処理Ｓ１に優先度の高いＤＭＡ通信を伴う処理が開始される場合、噴射開始処理Ｓ１のＤＭＡは、ＤＭＡコントローラ１８ｃにより、ＤＭＡを待機するよう要求される。その際は、第１コア１１ｃは、噴射開始処理Ｓ１のデータ転送タイミングをタイミングｔ１からタイミングｔ２へ切り替える。

電子制御装置１２０は、電子制御装置１１０と同様の効果を奏することができる。また、電子制御装置１２０は、ＤＭＡコントローラ１８ｃを用いて第２コア１２ｃへイベントトリガを通知することが可能となるため、電子制御装置１１０と同様、遅れがなく安定して噴射終了処理Ｓ５を起床させることができる。さらに、電子制御装置１２０は、ＤＭＡ通信の開始タイミングを切り替え可能であるため、マイコン１ｃのリソースに応じた実装が可能となる。

１ａ～１ｃ…マルチコアマイコン、１１ａ～１１ｃ…第１コア、１２ａ～１２ｃ…第２コア、１３ａ…ＲＡＭ、１３ｂ，１３ｃ…第１ローカルＲＡＭ、１４ｂ，１４ｃ…第２ローカルＲＡＭ、１５ｂ，１５ｃ…ＡＤ変換器、１６ｂ，１６ｃ…割込コントローラ、１７ｂ，１７ｃ…タイマ、１８ｃ…ＤＭＡコントローラ、２…入力回路、３…ドライバ、１００～１２０…電子制御装置、２１０…クランク角センサ、２２０…アクセル開度センサ、２３０…コモンレール圧センサ、３００…アクチュエータ

Claims (2)

1. 少なくとも二つのコアを備えた電子制御装置であり、
   少なくとも二つの前記コアは、一つの制御対象を制御するための複数の制御処理の一部が割り当てられた第１コア（１１ａ～１１ｃ）と、複数の前記制御処理の他の一部が割り当てられた第２コア（１２ａ～１２ｃ）と、を含んでおり、
   少なくとも前記第１コアの演算結果を記憶する第１記憶部（１３ｃ）と、
   少なくとも前記第２コアの演算で用いるデータを記憶する第２記憶部（１４ｃ）と、
   前記第１コア及び前記第２コアを介することなく、少なくとも前記第１記憶部に記憶されている前記演算結果を含むデータを前記第２記憶部に転送するＤＭＡコントローラ（１８ｃ）と、をさらに備え、
   第１コアは、複数の前記制御処理の一部である開始処理が割り当てられ、前記開始処理を実行し、
   第２コアは、複数の前記制御処理の他の一部である終了処理が割り当てられ、前記終了処理を実行し、
   前記ＤＭＡコントローラは、前記第２記憶部への前記演算結果の転送完了後に、前記終了処理を起床させるイベントトリガを前記第２コアに通知し、
   前記第２コアは、前記イベントトリガが通知されると前記終了処理を起床する電子制御装置。
2. 前記ＤＭＡコントローラは、前記第１コアで演算される開始タイミングよりも前記ＤＭＡコントローラの転送に要する時間分だけ前のタイミングまたは、前記第１コアで演算される前記開始タイミングで、前記データの前記第２記憶部への転送を開始する請求項１に記載の電子制御装置。

Images