JP7314061B2 - 撮像装置及び電子機器 - Google Patents

撮像装置及び電子機器 Download PDF

Info

Publication number
JP7314061B2
JP7314061B2 JP2019567915A JP2019567915A JP7314061B2 JP 7314061 B2 JP7314061 B2 JP 7314061B2 JP 2019567915 A JP2019567915 A JP 2019567915A JP 2019567915 A JP2019567915 A JP 2019567915A JP 7314061 B2 JP7314061 B2 JP 7314061B2
Authority
JP
Japan
Prior art keywords
pixel
unit
transistor
pixels
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019567915A
Other languages
English (en)
Other versions
JPWO2019146316A1 (ja
Inventor
達治 芦谷
之康 立澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019146316A1 publication Critical patent/JPWO2019146316A1/ja
Application granted granted Critical
Publication of JP7314061B2 publication Critical patent/JP7314061B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)

Description

本開示は、撮像装置及び電子機器に関する。
撮像装置における画素信号の読み出し方式の一つとして、複数の画素を一つの画素に見立てて画素信号を読み出す、所謂、ビニング（ｂｉｎｎｉｎｇ）読み出しがある。このビニング読み出しによれば、読み出し速度の高速化、データレートの削減、高感度化を図ることができる。
特開２００９－２９６４５１号公報（特許文献１）には、画素アレイ部の面内の特定の画素群に対し、ビニング読み出しに対応した結線を施しておき、全画素の信号を読み出すフル読み出しとは別チャネルの回路でビニング読み出しを行う固体撮像装置が開示されている。
特開２００９－２９６４５１号公報
しかしながら、特許文献１に記載の従来技術では、ビニング読み出しに使われる画素が固定されているため、任意の画素の信号を１画素ずつ読み出すことができない。ここでは、ビニング読み出しの場合を例に挙げて課題について説明したが、特定の領域の画素の信号を読み出す切り出し読み出しや、一定の行周期で画素行を読み飛ばし、所定の画素行の画素の信号を読み出す間引き読み出しなどの特殊読み出しの場合にも、ビニング読み出しの場合と同様のことが言える。
そこで、本開示は、ビニング読み出しなどの特殊読み出しに使われる画素について、任意の画素の信号を１画素ずつ読み出すことができる撮像装置及び当該撮像装置を有する電子機器を提供することを目的とする。
上記の目的を達成するための本開示の撮像装置は、
第１の画素ユニットと第２の画素ユニットとを含む複数の画素ユニット、及び、
垂直信号線を備え、
第１の画素ユニット及び第２の画素ユニットはそれぞれ、
増幅トランジスタ、及び、
増幅トランジスタと垂直信号線との間に接続された選択トランジスタを有し、
第１の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードと、第２の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードとの間を選択的に接続する接続部を備える。
また、上記の目的を達成するための本開示の電子機器は、上記の構成の撮像装置を有する。
図１は、本開示の技術が適用される撮像装置のシステム構成の概略を示すブロック図である。 図２は、画素の回路構成の一例を示す回路図である。 図３は、画素ユニットの列に対して垂直信号線を１本ずつ配線した構成を示す簡略図である。 図４は、水平２画素×垂直４画素の１画素ユニットに対応する画素回路の回路構成を示す回路図である。 図５は、水平２画素×垂直４画素を１画素ユニットとする撮像装置において、全画素の信号の読み出しを行う場合の１行分の読み出し動作の様子を簡易的に示す図である。 図６は、水平２画素×垂直２画素のビニング読み出しを行う場合の読み出し動作の様子を簡易的に示す図である。 図７は、水平２画素×垂直２画素のビニング読み出しを行う場合の回路構成を示す回路図である。 図８は、画素ユニットの列毎に垂直信号線を２本ずつ配線した場合のビニング読み出し動作の様子を簡易的に示す図である。 図９は、画素ユニットの列毎に垂直信号線を４本ずつ配線した場合のビニング読み出し動作の様子を簡易的に示す図である。 図１０は、本開示の実施形態に係る画素回路の回路構成を示す回路図である。 図１１は、実施例１に係るビニング読み出し動作の様子を簡易的に示す図である。 図１２は、実施例１に係るビニング読み出しにおける１ユニットグループの回路構成を示す回路図である。 図１３Ａは、ビニング読み出しを行う同一行の隣接する２つの画素ユニットの回路構成を示す回路図であり、図１３Ｂは、ビニング読み出し動作を行うための各信号のタイミング波形図である。 図１４Ａは、水平２画素×垂直４画素を１画素ユニットとする画素回路を示す回路図であり、図１４Ｂに、トランジスタのレイアウトを示すレイアウト図である。 図１５は、実施例２に係る切り出し読み出しの第１例についての説明図である。 図１６Ａは、切り出し読み出し動作の第１例におけるＡ行の信号読み出しルートを示す図であり、図１６Ｂは、切り出し読み出し動作の第１例におけるＢ行の信号読み出しルートを示す図である。 図１７は、第１例に係る切り出し読み出し動作の様子を簡易的に示す図である。 図１８は、実施例２に係る切り出し読み出しの第２例についての説明図である。 図１９Ａは、切り出し読み出し動作の第２例におけるＡ行の信号読み出しルートを示す図であり、図１９Ｂは、切り出し読み出し動作の第２例におけるＢ行の信号読み出しルートを示す図である。 図２０は、実施例３に係る間引き読み出し動作の様子を簡易的に示す図である。 図２１は、本開示の技術の適用例を示す図である。 図２２は、本開示の電子機器の一例である、デジタルスチルカメラやビデオカメラ等のカメラモジュールの構成例を示すブロック図である。
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の撮像装置及び電子機器、全般に関する説明
２．本開示の技術が適用される撮像装置
２－１．システム構成
２－２．画素の回路構成
２－３．１画素ユニットについて
２－４．ビニング読み出しについて
３．実施形態
３－１．実施例１（ビニング読み出しの例）
３－２．実施例２（切り出し読み出しの例）
３－３．実施例３（間引き読み出しの例）
３－４．実施形態の変形例
３－５．実施形態の応用例
４．電子機器（カメラモジュールの例）
５．本開示がとることができる構成
＜本開示の撮像装置及び電子機器、全般に関する説明＞
本開示の撮像装置及び電子機器にあっては、接続部について、複数の画素ユニットを単位とするユニットグループ内において、第１の画素ユニットに対して単一又は複数の第２の画素ユニットとの接続を選択的に行う構成とすることができる。このとき、第１の画素ユニット及び第２の画素ユニットの各画素の信号について、同一のユニットグループに属する１本の垂直信号線を通して出力される構成とすることができる。
上述した好ましい構成を含む本開示の撮像装置及び電子機器にあっては、画素ユニットについて、第１の画素群及び第２の画素群から成る構成とすることができる。このとき、第１の画素群及び第２の画素群で共用されるリセットトランジスタ、増幅トランジスタ及び選択トランジスタを有する構成とすることができる。リセットトランジスタは、同一の画素ユニット内の各画素で光電変換された電荷を画素信号に変換するフローティングディフュージョンをリセットする。増幅トランジスタは、フローティングディフュージョンで変換された画素信号を読み出す。選択トランジスタは、増幅トランジスタによって読み出された画素信号を、同一のユニットグループに属する１本の信号線に選択的に出力する。
更に、上述した好ましい構成を含む本開示の撮像装置及び電子機器にあっては、接続部について、画素ユニット毎に設けられ、増幅トランジスタ及び選択トランジスタの共通接続ノードに一端が接続された接続トランジスタから成る構成とすることができる。
また、上述した好ましい構成を含む本開示の撮像装置及び電子機器にあっては、第１の画素群及び第２の画素群のそれぞれについて、２行２列に配置された４個ずつの画素から成る構成とすることができる。また、第１の画素群及び第２の画素群の各４つの画素の転送トランジスタのそれぞれについて、正方状に配置された構成とすることができる。そして、リセットトランジスタ、増幅トランジスタ及び選択トランジスタのうちの２つのトランジスタについて、第１の画素群と第２の画素群との間に、各正方状に配置された転送トランジスタに対応して配置され、残りの１つのトランジスタ及び接続トランジスタについて、第１の画素群の正方状に配置された転送トランジスタに隣接して配置される構成とすることができる。
また、上述した好ましい構成を含む本開示の撮像装置及び電子機器にあっては、接続部について、複数の画素を１つの画素に見立てて画素の信号を読み出すビニング読み出しを実現する、あるいは、特定の領域の画素の信号を読み出す切り出し読み出しを実現する、あるいは、所定の画素行の画素の信号を読み出す間引き読み出しを実現する構成とすることができる。
＜本開示の技術が適用される撮像装置＞
［システム構成］
まず、本開示の技術が適用される撮像装置のシステム構成について説明する。本実施形態では、撮像装置として、Ｘ－Ｙアドレス方式の撮像装置の一種であるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを例に挙げて説明する。ＣＭＯＳイメージセンサは、ＣＭＯＳプロセスを応用して、又は、部分的に使用して作製されたイメージセンサである。
図１は、本開示の技術が適用される撮像装置のシステム構成の概略を示すブロック図である。本適用例に係る撮像装置１は、半導体基板１０上に形成された画素アレイ部１１、及び、当該画素アレイ部１１の周辺に配置された周辺回路部を有する構成となっている。画素アレイ部１１の周辺回路部は、例えば、行選択部１２、カラム処理部１３、列走査部１４、及び、タイミング制御部１５等によって構成されている。
画素アレイ部１１には、光電変換部を含む画素２が行方向及び列方向に、即ち、行列状に２次元配置されている。ここで、行方向とは画素行の各画素２の配列方向（所謂、水平方向）を言い、列方向とは画素列の各画素２の配列方向（所謂、垂直方向）を言う。画素２は、光電変換を行うことにより、受光した光量に応じた光電荷を生成し、蓄積する。画素２の具体的な回路構成については後述する。
画素アレイ部１１において、行列状の画素配列に対し、画素行毎に画素駆動線３１1～３１m（以下、総称して「画素駆動線３１」と記述する場合がある）が行方向に沿って配線されている。また、画素列毎に垂直信号線３２1～３２n（以下、総称して「垂直信号線３２」と記述する場合がある）が列方向に沿って配線されている。画素駆動線３１は、画素２から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線３１について１本の配線として図示しているが、１本に限られるものではない。画素駆動線３１の一端は、行選択部１２の各行に対応した出力端に接続されている。
行選択部１２は、シフトレジスタやアドレスデコーダなどによって構成され、タイミング制御部１５による制御の下に、画素アレイ部１１の各画素２を全画素同時あるいは行単位等で駆動する。すなわち、行選択部１２は、当該行選択部１２を制御するタイミング制御部１５と共に、画素アレイ部１１の各画素２を駆動する駆動部を構成している。
行選択部１２によって選択走査された画素行の各画素２から読み出される画素信号は、垂直信号線３２1～３２nの各々を通してカラム処理部１３に供給される。カラム処理部１３は、画素アレイ部１１の画素列毎に、選択行の各画素２から垂直信号線３２1～３２nの各々を通して出力される画素信号に対して所定の信号処理を施すとともに、信号処理後の信号を一時的に保持する。
カラム処理部１３の所定の信号処理としては、画素２から読み出されるアナログの画素信号をデジタル信号に変換するアナログ－デジタル変換処理や、ＣＤＳ（相関二重サンプリング）によるノイズ除去処理などを例示することができる。但し、ここで例示した信号処理は一例に過ぎず、カラム処理部１３の所定の信号処理としては、これらの処理に限られるものではない。
カラム処理部１３において、アナログの画素信号をデジタル信号に変換するアナログ－デジタル変換器は、例えば、画素列に対して１対１の関係で、即ち、画素列毎に設けられる。このアナログ－デジタル変換器としては、周知のアナログ－デジタル変換器を用いることができる。具体的には、アナログ－デジタル変換器として、シングルスロープ型アナログ－デジタル変換器、逐次比較型アナログ－デジタル変換器、又は、デルタ－シグマ変調型（ΔΣ変調型）アナログ－デジタル変換器を例示することができる。但し、アナログ－デジタル変換器は、これらに限定されるものではない。
列走査部１４は、シフトレジスタやアドレスデコーダなどによって構成され、タイミング制御部１５による制御の下に、カラム処理部１３の画素列に対応する単位回路、例えば、アナログ－デジタル変換器を含む単位回路を順番に選択する。この列走査部１４による選択走査により、カラム処理部１３で信号処理された画素信号が順番に水平バス１６に読み出され、当該水平バス１６を通して半導体基板１０外に出力される。
タイミング制御部１５は、各種のタイミング信号、クロック信号、及び、制御信号等を生成し、これら生成した信号を基に、行選択部１２、カラム処理部１３、及び、列走査部１４等の駆動制御を行う。
尚、本例では、画素アレイ部１１と同じ半導体基板１０上に、行選択部１２、カラム処理部１３、列走査部１４、及び、タイミング制御部１５等の回路部分を形成した、所謂、平置構造の撮像装置に適用した場合を例示したが、これに限られるものではない。すなわち、本開示の技術は、少なくとも２つの半導体基板が積層された、所謂、積層構造の撮像装置に対しても適用することができる。積層構造の撮像装置の場合、１層目の半導体基板に、画素アレイ部１１を配置し、他の半導体基板に、行選択部１２、カラム処理部１３、列走査部１４、及び、タイミング制御部１５等の回路部分を配置する構成となる。
この積層構造の撮像装置１によれば、１層目の半導体基板として画素アレイ部１１を形成できるだけの大きさ（面積）のもので済むため、１層目の第１半導体基板のサイズ（面積）、ひいては、チップ全体のサイズを小さくできる。更に、１層目の半導体基板には画素２の作製に適したプロセスを適用でき、他の半導体基板には回路部分の作製に適したプロセスを適用できるため、撮像装置１の製造に当たって、プロセスの最適化を図ることができるメリットもある。
［画素の回路構成］
図２は、画素２の回路構成の一例を示す回路図である。画素２は、光電変換部として、例えば、フォトダイオード２１を有しており、フォトダイオード２１に加えて、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５を有する回路構成となっている。
尚、ここでは、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５の４つのトランジスタとして、例えばＮチャネルのＭＯＳ型電界効果トランジスタを用いている。但し、ここで例示した４つのトランジスタ２２～２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
この画素２に対して、先述した画素駆動線３１として、複数の画素駆動線が同一画素行の各画素２に対して共通に配線されている。これら複数の画素駆動線は、行選択部１２の各画素行に対応した出力端に画素行単位で接続されている。行選択部１２は、複数の画素駆動線に対して転送信号ＴＲＧ、リセット信号ＲＳＴ、及び、選択信号ＳＥＬを適宜出力する。
フォトダイオード２１は、アノード電極が低電位側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード２１のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２４のゲート電極と電気的に接続されている。ここで、増幅トランジスタ２４のゲート電極が電気的に繋がった領域は、フローティングディフュージョン（浮遊拡散領域／不純物拡散領域）ＦＤである。フローティングディフュージョンＦＤは、電荷を電圧に変換する電荷電圧変換部である。
転送トランジスタ２２のゲート電極には、高レベル（例えば、ＶDDレベル）がアクティブとなる転送信号ＴＲＧが行選択部１２から与えられる。転送トランジスタ２２は、転送信号ＴＲＧに応答して導通状態となることで、フォトダイオード２１で光電変換され、当該フォトダイオード２１に蓄積された光電荷をフローティングディフュージョンＦＤに転送する。
リセットトランジスタ２３は、高電位側電源ＶDDのノードとフローティングディフュージョンＦＤとの間に接続されている。リセットトランジスタ２３のゲート電極には、高レベルがアクティブとなるリセット信号ＲＳＴが行選択部１２から与えられる。リセットトランジスタ２３は、リセット信号ＲＳＴに応答して導通状態となり、フローティングディフュージョンＦＤの電荷を電圧ＶDDのノードに捨てることによってフローティングディフュージョンＦＤをリセットする。
増幅トランジスタ２４は、ゲート電極がフローティングディフュージョンＦＤに、ドレイン電極が高電位側電源ＶDDのノードにそれぞれ接続されている。増幅トランジスタ２４は、フォトダイオード２１での光電変換によって得られる信号を読み出すソースフォロワの入力部となる。すなわち、増幅トランジスタ２４は、ソース電極が選択トランジスタ２５を介して垂直信号線３２に接続される。そして、増幅トランジスタ２４と、垂直信号線３２の一端に接続される電流源Ｉとは、フローティングディフュージョンＦＤの電圧を垂直信号線３２の電位に変換するソースフォロワを構成している。
選択トランジスタ２５は、例えば、ドレイン電極が増幅トランジスタ２４のソース電極に、ソース電極が垂直信号線３２にそれぞれ接続されている。選択トランジスタ２５のゲート電極には、高レベルがアクティブとなる選択信号ＳＥＬが行選択部１２から与えられる。選択トランジスタ２５は、選択信号ＳＥＬに応答して導通状態となることで、単位画素２を選択状態として増幅トランジスタ２４から出力される信号を垂直信号線３２に伝達する。
尚、ここでは、画素２の画素回路として、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５から成る、即ち４つのトランジスタ（Ｔｒ）から成る４Ｔｒの回路構成を例に挙げたが、４Ｔｒの回路構成に限られるものではない。また、画素構造として、配線層が設けられる側の基板面を表面（正面）とするとき、その反対側の裏面側からの照射光を取り込む裏面照射型の画素構造とすることもできるし、表面側からの照射光を取り込む表面照射型の画素構造とすることもできるとすることもできる。
［１画素ユニットについて］
以上では、撮像装置１として、画素列毎に垂直信号線３２が１本ずつ配線されて成る構成を例示したが、昨今のモバイル向けなどの撮像装置では、カメラモジュールの小型化・画素の微細化が進んでおり、複数の画素列に対して垂直信号線３２が１本ずつ配線された構成が採られる。
一例として、カラー対応の撮像装置１において、カラーフィルタの配列パターンが例えばＲ（赤）Ｇ（緑）Ｂ（青）ベイヤー配列の場合において、水平２画素×垂直４画素（２列×２行の画素）を１画素ユニット３０とするとき、当該画素ユニット３０の列に対して垂直信号線３２を１本ずつ配線した構成を図３に示す。この場合は、２つの画素列に対して垂直信号線３２が１本ずつ配線される構成例となる。カラーフィルタの配列パターンについては、ＲＧＢベイヤー配列に限られるものではない。
水平２画素×垂直４画素の１画素ユニット３０に対応する画素回路を図４に示す。水平２画素×垂直４画素の１画素ユニット３０では、上側の４つの画素から成る第１の画素群と、下側の４つの画素から成る第２の画素群とで、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５を共有（画素共有）する構成となっている。この画素共有の画素回路によれば、個々の画素毎にリセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５を設ける場合に比べて、画素の微細化を図ることができる利点がある。
画素共有の画素回路において、リセットトランジスタ２３は、同一の画素ユニット３０内の各画素で光電変換された電荷を画素信号に変換するフローティングディフュージョンＦＤをリセットする。増幅トランジスタ２４は、フローティングディフュージョンＦＤで変換された画素信号を読み出す。選択トランジスタ２５は、増幅トランジスタ２４によって読み出された画素信号を、同一のユニットグループ４０（図１１参照）に属する１本の垂直信号線３２に選択的に出力する。
図５に、水平２画素×垂直４画素を１画素ユニット３０とする撮像装置１において、全画素の信号の読み出しを行う場合の１行分の読み出し動作の様子を簡易的に示す。図５から明らかなように、全画素の信号の読み出しを行う場合には、画素行単位で画素の選択が行われ、選択行の各画素（図５の例では、Ｇの画素）の信号が、画素ユニット３０の列に対応する垂直信号線３２に読み出され、当該垂直信号線３２を通してカラム処理部１３に供給される。
尚、ここでは、１画素ユニット３０が水平２画素×垂直４画素の８画素から成る場合を例に挙げて説明したが、水平２画素×垂直４画素の８画素以外の複数の画素から成る場合であってもよい。また、１画素ユニット３０については、複数の画素から成る場合に限らず、単一の画素から成る場合、即ち、１画素ユニット＝１画素の場合もあり得る。
［ビニング読み出しについて］
次に、読み出し速度の高速化、データレートの削減、高感度化を図る上で有利なビニング読み出しについて説明する。
図６に、水平２画素×垂直２画素のビニング読み出しを行う場合の読み出し動作の様子を簡易的に示す。垂直２画素については、同一の画素ユニット３０内に同色画素があるため、これら２画素の信号を同時に読み出し、画素選択を行うことによって加算読み出しを行うことができる。
水平２画素については、カラム処理部１３において、アナログ－デジタル変換器の直前に配置されたセレクタ３３（図７参照）を、隣接する画素ユニット３０の列間で加算を行うモードに切り替えることによって加算を行うことができる。この場合、すべての垂直信号線３２が占拠されてしまうが、隣接する画素ユニット３０の列間で水平加算が行われるため、１つ置きの画素ユニット３０の列のアナログ－デジタル変換器には画素信号が供給されず、アナログ－デジタル変換動作が行われない。
これにより、半分のアナログ－デジタル変換器に余剰が生じる。図７は、水平２画素×垂直２画素のビニング読み出しを行う場合の回路構成を示す回路図である。図７に示すように、画素ユニット３０の１列おきに、アナログ－デジタル変換器の直前にセレクタ３３が配置されることになる。
ビニング読み出しを行うに当たって、アナログ－デジタル変換器に余剰が生じることなく、全部のアナログ－デジタル変換器を使って読み出し速度の高速化を図るためには、垂直信号線３２を倍にすればよい。具体的には、図８に示すように、画素ユニット３０の列毎に垂直信号線３２を２本（３２a，３２b）ずつ配線して、隣接する画素ユニット３０の列の信号を、余剰となるアナログ－デジタル変換器に入力するパスを作るようにする。図８は、画素ユニット３０の列毎に垂直信号線３２を２本ずつ配線した場合のビニング読み出し動作の様子を簡易的に示す図である。
図８に示す例の場合、水平２画素×垂直２画素のビニング読み出しの例であるため、画素ユニット３０の列毎に垂直信号線３２を２本ずつ配線することでビニング読み出しを実現できる。しかし、水平８画素×垂直８画素から成る画素ユニット３０において、水平４画素×垂直４画素のビニング読み出しを実現しようとすると、図９に示すように、画素ユニット３０の列毎に垂直信号線３２を４本ずつ配線することになる。その結果、配線が混雑することと、アナログ－デジタル変換器の直前に配置するセレクタ３３が肥大化することが問題となる。
＜実施形態＞
そこで、本開示では、第１の画素ユニット（一の画素ユニット）の増幅トランジスタ２４及び選択トランジスタ２５の共通接続ノードと、第２の画素ユニット（他の画素ユニット）の増幅トランジスタ２４及び選択トランジスタ２５の共通接続ノードとの間を選択的に接続する接続部を備える構成とする。
ここで、増幅トランジスタ２４及び選択トランジスタ２５の共通接続ノードとは、図２に示す画素構成の場合、増幅トランジスタ２４のソース電極と、選択トランジスタ２５のドレイン電極との接続ノードを言う。画素ユニットについては、複数の画素から成る場合もあれば、単一の画素から成る場合（１画素ユニット＝１画素）もある。
図１０に、例えば水平２画素×垂直４画素（２列×４行）の１画素ユニット（第１の画素ユニット／一の画素ユニット）に対応する、本開示の実施形態に係る画素回路の回路構成を示す。増幅トランジスタ２４及び選択トランジスタ２５の共通接続ノードＮに、接続部の一例である接続トランジスタ２６の一端が接続されている。接続トランジスタ２６の他端は、第２の画素ユニット（他の画素ユニット）における増幅トランジスタ２４及び選択トランジスタ２５の共通接続ノードＮに接続されることになる。
画素ユニット３０毎に接続トランジスタ２６を備えることで、当該接続トランジスタ２６の作用によって、一の画素ユニット３０と他の画素ユニット３０との間での画素の信号のやりとりの選択を、画素アレイ部１１内で行うことができることになる。これにより、ビニング読み出しなどの特殊読み出しに使われる画素について、垂直信号線３２の本数を増やすことなく、任意の画素の信号を１画素ずつ読み出すことができるようになる。
以下に、本実施形態に係る撮像装置の具体的な実施例について、特殊読み出しのうちのビニング読み出しの場合を実施例１として、切り出し読み出しの場合を実施例２として、間引き読み出しの場合を実施例３として説明する。
［実施例１］
実施例１は、複数の画素を１つの画素に見立てて画素の信号を読み出すビニング読み出しの例である。図１１に、実施例１に係るビニング読み出し動作の様子を簡易的に示す。ここでは、一例として、水平２画素×垂直４画素を１画素ユニット３０とし、水平４画素ユニット×垂直２画素ユニットを１ユニットグループ４０とした場合を例示している。ユニットグループ４０は、複数の画素ユニット３０を単位とした画素ユニット群、即ち、複数の画素ユニット３０の集合から成る画素ユニット群である。
複数の画素ユニット３０における増幅トランジスタ２４及び選択トランジスタ２５の共通接続ノードＮ間を選択的に接続する接続トランジスタ２６（図１０参照）を備えることで、画素ユニット３０の列毎に垂直信号線３２が１本ずつの配線であっても、複数の画素を１つの画素に見立てて画素の信号を読み出すビニング読み出しを実現できる。
図１１の例は、水平４画素ユニット×垂直２画素ユニットのユニットグループ４０において、同色の水平４画素、垂直４画素を１つの画素に見立てて信号を読み出す水平４画素×垂直４画素のビニング読み出しの例である。図１２に、実施例１に係るビニング読み出しにおける１ユニットグループ４０の回路構成を示す。図１１及び図１２において、矢印（→）は、信号の流れを表している。
図１１及び図１２から明らかなように、画素ユニット３０毎に接続トランジスタ２６が設けられていることで、当該接続トランジスタ２６の作用により、ユニットグループ４０内において、第１の画素ユニットに対して複数の第２の画素ユニットとの接続を選択的に行うことができる。そして、第１の画素ユニット及び第２の画素ユニットの各画素の信号は、同一のユニットグループ４０に属する１本の垂直信号線３２を通して出力される。これにより、第１の画素ユニット及び第２の画素ユニットの各画素の信号は、垂直信号線３２に出力される段階で加算されることになる。
ここで、実施例１に係るビニング読み出しの回路動作について説明する。ここでは、理解を容易にするために、図１３Ａに示す同一行の隣接する２つの画素ユニット３０1，３０2間におけるビニング読み出しの場合を例に挙げて、実施例１に係るビニング読み出しの基本的な回路動作として説明する。図１３Ｂに、リセットトランジスタ２３を駆動するリセット信号ＲＳＴ、転送トランジスタ２２を駆動する転送信号ＴＲＧ、選択トランジスタ２５を駆動する選択信号ＳＥＬ1（選択信号ＳＥＬ2）、及び、接続トランジスタ２６を駆動する選択信号ＳＥＬ3の各タイミング波形を示す。選択信号ＳＥＬ1及び選択信号ＳＥＬ2は、隣接する画素ユニット３０1及び画素ユニット３０2の各選択トランジスタ２５を駆動する。
時刻ｔ1で、リセット信号ＲＳＴ及び転送信号ＴＲＧが共にアクティブ状態（高レベル状態）となり、画素ユニット３０1，３０2において、リセットトランジスタ２３及び転送トランジスタ２２が導通状態になることで、フローティングディフュージョンＦＤ及びフォトダイオード２１のリセットが行われる。
その後、時刻ｔ2で、選択信号ＳＥＬ3がアクティブ状態となり、画素ユニット３０1，３０2において、接続トランジスタ２６が導通状態になることで、双方の増幅トランジスタ２４及び選択トランジスタ２５の共通接続ノードＮ1，Ｎ2間が電気的に接続される。これにより、画素ユニット３０1，３０2間で信号のやりとりが可能になる。
次に、時刻ｔ3で、選択信号ＳＥＬ1がアクティブ状態となり、画素ユニット３０1において、選択トランジスタ２５が導通状態になることで、共通接続ノードＮ1と垂直信号線３２1との間を電気的に接続する。これにより、増幅トランジスタ２４によって読み出される信号の垂直信号線３２1への出力が可能になる。一方、選択信号ＳＥＬ2は、非アクティブ状態（低レベル状態）にある。従って、画素ユニット３０2では、選択トランジスタ２５が非導通状態にあるため、増幅トランジスタ２４によって読み出される信号の垂直信号線３２1への出力が不可能になる。
次に、時刻ｔ4で、転送信号ＴＲＧが共にアクティブ状態となり、画素ユニット３０1，３０2において、転送トランジスタ２２が導通状態になることで、フォトダイオード２１で光電変換された電荷のフローティングディフュージョンＦＤへの転送（読み出し）が行われる。そして、画素ユニット３０1では、増幅トランジスタ２４によって読み出される信号が、導通状態にある選択トランジスタ２５を通して垂直信号線３２1に出力される。
一方、画素ユニット３０2では、増幅トランジスタ２４によって読み出される信号が、非導通状態にある選択トランジスタ２５によって垂直信号線３２2への出力が阻止され、導通状態にある接続トランジスタ２６を通して画素ユニット３０1へ供給される。これにより、画素ユニット３０1の信号と画素ユニット３０2の信号とが、画素ユニット３０1の共通接続ノードＮ1で加算され、導通状態にある選択トランジスタ２５を通して垂直信号線３２1に出力される。
以上は、図１３Ａに示す同一行の隣接する２つの画素ユニット３０1，３０2間におけるビニング読み出しの場合の基本的な回路動作であり、図１１の１行目の左２つの画素ユニット３０の回路動作に相当する。この基本的な回路動作を、他の行、他の列に対して適宜反映させることで、図１１から明らかなように、ユニットグループ４０に属する全ての垂直信号線３２を使って加算信号を読み出すことができる。また、接続トランジスタ２６の作用により、ビニング読み出しに使われる画素について、垂直信号線３２の本数を増やすことなく、任意の画素の信号を１画素ずつ読み出すことができるようになる。
そして、水平Ｎ画素×垂直Ｎ画素のビニング読み出しを行うことで、Ｎ2分の読み出し速度の高速化を実現できる。また、垂直信号線３２が画素ユニット３０の列毎に１本でビニング読み出しを実現できることから、本開示の技術を用いない場合に比べて、配線リソースの消費が少なくて済むため、Ｎの値を大きくすることができる。例えば、２０Ｍ画素の撮像装置において、Ｎ＝６としたとき、２０Ｍフル３０ｆｐｓの出力と、０．５Ｍ１０８０ｆｐｓの出力とを選択的に行うことができる。これにより、例えば、高解像度の動画と、低解像度だがスーパースローの動画とを使い分けて撮影することができる。
ここでは、画素ユニット３０毎に設けられた接続トランジスタ２６が、ユニットグループ４０内において、一の画素ユニットに対して他の複数の画素ユニットとの接続を選択的に行う構成を例示したが、一の画素ユニットに対して他の単一の画素ユニットとの接続を選択的に行う構成とすることも可能である。
次に、実施例１に係るビニング読み出しを実現する画素回路におけるトランジスタのレイアウトについて説明する。ここでは、例えば、水平２画素×垂直４画素の１画素ユニット３０に対応する画素回路を例に挙げて説明する。図１４Ａに、水平２画素×垂直４画素を１画素ユニット３０とする画素回路を示し、図１４Ｂに、トランジスタのレイアウトを示す。
図１４Ａでは、図１０との対応関係において、便宜上、上側の第１の画素群における一方のＧ画素の転送トランジスタ２２ｇをＴｒ1、Ｒ画素の転送トランジスタ２２ｒをＴｒ2、Ｂ画素の転送トランジスタ２２ｂをＴｒ3、他方のＧ画素の転送トランジスタ２２ｇをＴｒ4と表記している。また、下側の第２の画素群における一方のＧ画素の転送トランジスタ２２ｇをＴｒ5、Ｒ画素の転送トランジスタ２２ｒをＴｒ6、Ｂ画素の転送トランジスタ２２ｂをＴｒ7、他方のＧ画素の転送トランジスタ２２ｇをＴｒ8と表記している。更に、第１の画素群と下側の第２の画素群とで共有するリセットトランジスタ２３をＴｒ9、増幅トランジスタ２４をＴｒ10、選択トランジスタ２５をＴｒ11と表記し、接続トランジスタ２６をＴｒ12と表記している。
この水平２画素×垂直４画素を１画素ユニット３０とする画素回路において、図１４Ｂに示すように、第１の画素群の４つのトランジスタＴｒ1，Ｔｒ2，Ｔｒ3，Ｔｒ4が正方状に配置（正方配置）され、その下側に、第２の画素群の４つのトランジスタＴｒ5，Ｔｒ6，Ｔｒ7，Ｔｒ8が正方状に配置されたレイアウトとなっている。そして、リセットトランジスタＴｒ9、増幅トランジスタＴｒ10及び選択トランジスタＴｒ11のうちの２つのトランジスタ、例えばトランジスタＴｒ10，Ｔｒ11が、第１の画素群と第２の画素群との間に、各正方状に配置された転送トランジスタＴｒ3，Ｔｒ4及び転送トランジスタＴｒ5，Ｔｒ6に対応して配置されている。また、残りの１つのトランジスタＴｒ9及び接続トランジスタＴｒ12が、第１の画素群の正方状に配置された転送トランジスタＴｒ1，Ｔｒ2に隣接して配置されている。
上述したトランジスタＴｒ1～Ｔｒ11のレイアウトは、本開示の技術を適用しない場合、即ち、接続トランジスタ２６を用いない場合のレイアウトでもある。これに対し、本開示の技術を適用する場合、即ち、接続トランジスタ２６を用いる場合には、接続トランジスタ２６であるトランジスタＴｒ12は、トランジスタＴｒ9の横の空きスペースに配置される。
このように、本開示の技術を実現するために、画素ユニット３０毎に接続トランジスタ２６を追加するとしても、トランジスタＴｒ9の横の空きスペースを利用したレイアウトとすることにより、接続トランジスタ２６専用に配置スペースを確保する必要が無い。従って、トランジスタのレイアウト面積を拡大することなく、接続トランジスタ２６を画素ユニット３０毎に追加することによって本開示の技術を実現できる。
［実施例２］
実施例２は、特定の領域の画素の信号を読み出す切り出し読み出しの例である。特定の領域の画素の信号を読み出す読み出し方法として、２つの方法を例示することができる。実施例２では、カラム処理部１３の機能部の一つとして、アナログ－デジタル変換器（以下、「ＡＤ変換器」と記述する場合がある）が、画素列毎に配置されている場合を例に挙げて説明する。そして、切り出し読み出しの際に、ＡＤ変換器に余剰が生じないようにすることが、読み出し速度の高速化を図る上で重要となる。
（第１例）
図１５は、実施例２に係る切り出し読み出しの第１例についての説明図である。第１例では、画素アレイ部１１の特定の領域Ｘを切り出し領域とするとき、Ａ行、Ｂ行の各画素の信号の同時読み出しを行うに当たって、例えばＡ行の各画素の信号の処理を、図１６Ａに示すように、画素列分の全ＡＤ変換器のうち、中央部分のＡＤ変換器に担当させるようにする。また、Ｂ行の各画素の信号の処理を、図１６Ｂに示すように、画素列分の全ＡＤ変換器のうち、両端部分のＡＤ変換器を担当させるようにする。以降、２行毎に、Ａ行、Ｂ行と同様の読み出し処理が行われることになる。
図１７に、第１例に係る切り出し読み出し動作の様子を簡易的に示す。ここでは、例えば、１画素ユニット３０が水平２画素×垂直４画素の８画素から成る場合において、切り出し領域Ｘ内の画素ユニット３０の各１行目のＧ画素の信号を読み出す場合を例に挙げている。この場合、第１ユニット第１画素ユニット行の画素ユニット３０の１行目が図１５のＡ行に相当行の画素ユニット３０の１行目が図１５のＡ行に相当し、第２ユニット行の画素ユニット３０の１行目が図１５のＢ行に相当することになる。
画素ユニット３０には、接続トランジスタ２６が設けられている（図１０参照）。そして、接続トランジスタ２６が適宜画素ユニット３０単位で導通／非導通動作を行うことにより、図１６Ａ及び図１６Ｂの信号読み出しルートを設定することができる。すなわち、画素ユニット３０毎に設けられた接続トランジスタ２６の作用により、特定の領域の画素の信号を読み出す切り出し読み出しを実現できる。
図１７には、Ａ行の信号読み出しルートを太線の実線で図示しており、Ｂ行の信号読み出しルートを太線の破線で図示している。また、矢印（→）は、信号の流れを表している。図１７から明らかなように、Ａ行のＧ画素の信号は、当該Ｇ画素が属する画素ユニット３０の列の垂直信号線３２を通してＡＤ変換器に供給される。また、Ｇ行のＧ画素の信号は、通常の切り出し読み出しでは使われない、切り出し領域Ｘ外の画素ユニット３０の列の垂直信号線３２を通してＡＤ変換器に供給される。
水平画角１／２、垂直画角１／２で切り出し読み出しを行う場合、通常の切り出し読み出しではＡＤ変換器の半分が余剰となる。この余剰となったＡＤ変換器に次のユニット行をあてがうことで、ＡＤ変換器の全部を使って切り出し読み出しを行う。これにより、２倍速、垂直行数が半分になることで更に２倍速、ということで、水平画角１／Ｎ、垂直画角１／Ｎで切り出し読み出しでも、Ｎ2分の読み出し速度の高速化を実現できる。
（第２例）
図１８は、実施例２に係る切り出し読み出しの第２例についての説明図である。第２例では、画素アレイ部１１の特定の領域Ｘを切り出し領域とするとき、Ａ行、Ｂ行の各画素の信号の同時読み出しを行うに当たって、例えばＡ行の各画素の信号の処理を、図１９Ａに示すように、画素列分の全ＡＤ変換器のうち、一方側（本例では、左側）半分のＡＤ変換器に担当させる。また、Ｂ行の各画素の信号の処理を、図１９Ｂに示すように、画素列分の全ＡＤ変換器のうち、他方側（本例では、右側）半分のＡＤ変換器を担当させるようにする。以降、２行毎に、Ａ行、Ｂ行と同様の読み出し処理が行われることになる。
第２例の場合にも、第１例の場合と同様の作用、効果を得ることができる。すなわち、ＡＤ変換器の全部を使って切り出し読み出しを行うことにより、ＡＤ変換器に余剰が生じる場合よりも、読み出し速度の高速化を実現できる。
［実施例３］
実施例３は、一定の行周期で画素行を読み飛ばし、所定の画素行の画素の信号を読み出す間引き読み出しの例である。図２０に、実施例３に係る間引き読み出し動作の様子を簡易的に示す。ここでは、一例として、水平４画素の内の１画素（例えば、Ｇ画素）の信号を読み出し、垂直４画素の内の１画素（例えば、Ｇ画素）の信号を読み出す、水平４画素×垂直４画素の間引き読み出しの場合を例示している。この間引き読み出しにも、画素ユニット３０毎に設けられた接続トランジスタ２６（図１０参照）が有効に作用する。
そして、本例の場合、第１ユニット列及び第３ユニット列の第１ユニット行の各画素ユニット３０の各１行目のＧ画素の信号が、第１ユニット列及び第３ユニット列の各垂直信号線３２を通してカラム処理部１３へ供給される。また、第１ユニット列及び第３ユニット列の第２ユニット行の各画素ユニット３０の各１行目のＧ画素の信号が、信号の読み出しが行われない第２ユニット列及び第４ユニット列の各垂直信号線３２を通してカラム処理部１３へ供給される。
図２０には、第１ユニット列及び第３ユニット列の第１ユニット行の各画素ユニット３０の各１行目のＧ画素の信号の読み出しルートを太線の実線で図示しており、第１ユニット列及び第３ユニット列の第２ユニット行の各画素ユニット３０の各１行目のＧ画素の信号の読み出しルートを太線の破線で図示している。また、矢印（→）は、信号の流れを表している。
このように、画素ユニット３０毎に設けられた接続トランジスタ２６の作用により、一定の行周期で画素行を読み飛ばし、所定の画素行の画素の信号を読み出す間引き読み出しを実現できる。そして、図２０から明らかなように、間引き読み出しの場合にも、画素ユニット３０毎に設けられた接続トランジスタ２６の作用によって、ＡＤ変換器の全部を使って読み出しを行うことできるため、ＡＤ変換器に余剰が生じる場合よりも、読み出し速度の高速化を実現できる。
［実施形態の変形例］
上記の実施形態では、本開示の技術をＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、ＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、本開示の技術は、第１の画素ユニット（画素２が単一の場合を含む）と第２の画素ユニットとを含む複数の画素ユニット、及び、垂直信号線を備えて成る撮像装置全般に対して適用可能である。
また、上記の実施形態では、画素２から読み出した信号を画素列に沿って一方側（図１の例では下側）に読み出す構成の撮像装置に適用した場合を例に挙げて説明したが、本開示の技術は、画素２から読み出した信号を画素列に沿って上下両側に読み出す構成の撮像装置に適用することもできる。
また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する撮像装置全般に対して適用可能である。
［実施形態の応用例］
以上説明した本実施形態に係る撮像装置１は、例えば図２１に示すように、可視光、赤外光、紫外光、Ｘ線等の光をセンシングする様々な装置に使用することができる。様々な装置の具体例について以下に列挙する。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用途に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の分野で用いる装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョン受像機、冷蔵庫、エアーコンディショナ等の家電の分野で用いる装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの分野で用いる装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの分野で用いる装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の分野で用いる装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの分野で用いる装置
・畑や作物の状態を監視するためのカメラ等の、農業の分野で用いる装置
＜本開示の電子機器＞
本開示の技術は、様々な製品に適用することができる。以下に、より具体的な適用例について説明する。ここでは、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部にカメラモジュールを用いる複写機などの電子機器に適用する場合について説明する。
［カメラモジュール］
図２２は、本開示の電子機器の一例である、デジタルスチルカメラやビデオカメラ等のカメラモジュールの構成例を示すブロック図である。
図２２に示すように、本例に係るカメラモジュール５０は、レンズ群等を含む撮像光学系５１、撮像部５２、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７、及び、電源系５８等を有している。そして、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７、及び、電源系５８がバスライン５９を介して相互に接続された構成となっている。
撮像光学系５１は、被写体からの入射光（像光）を取り込んで撮像部５２の撮像面上に結像する。撮像部５２は、撮像光学系５１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。ＤＳＰ回路５３は、一般的なカメラ信号処理、例えば、ホワイトバランス処理、デモザイク処理、ガンマ補正処理などを行う。
フレームメモリ５４は、ＤＳＰ回路５３での信号処理の過程で適宜データの格納に用いられる。表示装置５５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置から成り、撮像部５２で撮像された動画または静止画を表示する。記録装置５６は、撮像部５２で撮像された動画または静止画を、可搬型の半導体メモリや、光ディスク、ＨＤＤ(Hard Disk Drive)等の記録媒体に記録する。
操作系５７は、ユーザによる操作の下に、本撮像装置５０が持つ様々な機能について操作指令を発する。電源系５８は、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、及び、操作系５７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
このようなカメラモジュール５０は、ビデオカメラやデジタルスチルカメラ、更には、スマートフォン、携帯電話機等のモバイル機器向けカメラモジュールとして用いることができる。そして、このカメラモジュール５０において、撮像部５２として、先述した実施形態に係る撮像装置、例えば、画素信号の読み出し方式として、実施例１に係るビニング読み出しを採用する撮像装置を用いることにより、高解像度の動画と、低解像度だがスーパースローの動画とを使い分けて撮影することができる。
＜本開示がとることができる構成＞
尚、本開示は、以下のような構成をとることもできる。
≪Ａ．撮像装置≫
［Ａ－１］第１の画素ユニットと第２の画素ユニットとを含む複数の画素ユニット、及び、
垂直信号線を備え、
第１の画素ユニット及び第２の画素ユニットはそれぞれ、
増幅トランジスタ、及び、
増幅トランジスタと垂直信号線との間に接続された選択トランジスタを有し、
第１の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードと、第２の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードとの間を選択的に接続する接続部を備える、
撮像装置。
［Ａ－２］接続部は、複数の画素ユニットを単位とするユニットグループ内において、第１の画素ユニットに対して単一又は複数の第２の画素ユニットとの接続を選択的に行う、
上記［Ａ－１］に記載の撮像装置。
［Ａ－３］第１の画素ユニット及び第２の画素ユニットの各画素の信号は、同一のユニットグループに属する１本の垂直信号線を通して出力される、
上記［Ａ－２］に記載の撮像装置。
［Ａ－４］画素ユニットは、第１の画素群及び第２の画素群から成り、
第１の画素群及び第２の画素群で共用されるリセットトランジスタ、増幅トランジスタ及び選択トランジスタを有し、
リセットトランジスタは、同一の画素ユニット内の各画素で光電変換された電荷を画素信号に変換するフローティングディフュージョンをリセットし、
増幅トランジスタは、フローティングディフュージョンで変換された画素信号を読み出し、
選択トランジスタは、増幅トランジスタによって読み出された画素信号を、同一のユニットグループに属する１本の信号線に選択的に出力する、
上記［Ａ－３］に記載の撮像装置。
［Ａ－５］接続部は、画素ユニット毎に設けられ、増幅トランジスタ及び選択トランジスタの共通接続ノードに一端が接続された接続トランジスタから成る、
上記［Ａ－４］に記載の撮像装置。
［Ａ－６］第１の画素群及び第２の画素群はそれぞれ、２行２列に配置された４個ずつの画素から成り、第１の画素群及び第２の画素群の各４つの画素の転送トランジスタはそれぞれ、正方状に配置されており、
リセットトランジスタ、増幅トランジスタ及び選択トランジスタのうちの２つのトランジスタは、第１の画素群と第２の画素群との間に、各正方状に配置された転送トランジスタに対応して配置され、
残りの１つのトランジスタ及び接続トランジスタは、第１の画素群の正方状に配置された転送トランジスタに隣接して配置されている、
上記［Ａ－５］に記載の撮像装置。
［Ａ－７］接続部は、複数の画素を１つの画素に見立てて画素の信号を読み出すビニング読み出しを実現する、
上記［Ａ－１］乃至上記［Ａ－５］のいずれかに記載の撮像装置。
［Ａ－８］接続部は、特定の領域の画素の信号を読み出す切り出し読み出しを実現する、
上記［Ａ－１］乃至上記［Ａ－５］のいずれかに記載の撮像装置。
［Ａ－９］接続部は、所定の画素行の画素の信号を読み出す間引き読み出しを実現する、
上記［Ａ－１］乃至上記［Ａ－５］のいずれかに記載の撮像装置。
≪Ｂ．電子機器≫
［Ｂ－１］第１の画素ユニットと第２の画素ユニットとを含む複数の画素ユニット、及び、
垂直信号線を備え、
第１の画素ユニット及び第２の画素ユニットはそれぞれ、
増幅トランジスタ、及び、
増幅トランジスタと垂直信号線との間に接続された選択トランジスタを有し、
第１の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードと、第２の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードとの間を選択的に接続する接続部を備える、
撮像装置を有する電子機器。
［Ｂ－２］接続部は、複数の画素ユニットを単位とするユニットグループ内において、第１の画素ユニットに対して単一又は複数の第２の画素ユニットとの接続を選択的に行う、
上記［Ｂ－１］に記載の電子機器。
［Ｂ－３］第１の画素ユニット及び第２の画素ユニットの各画素の信号は、同一のユニットグループに属する１本の垂直信号線を通して出力される、
上記［Ｂ－２］に記載の電子機器。
［Ｂ－４］画素ユニットは、第１の画素群及び第２の画素群から成り、
第１の画素群及び第２の画素群で共用されるリセットトランジスタ、増幅トランジスタ及び選択トランジスタを有し、
リセットトランジスタは、同一の画素ユニット内の各画素で光電変換された電荷を画素信号に変換するフローティングディフュージョンをリセットし、
増幅トランジスタは、フローティングディフュージョンで変換された画素信号を読み出し、
選択トランジスタは、増幅トランジスタによって読み出された画素信号を、同一のユニットグループに属する１本の信号線に選択的に出力する、
上記［Ｂ－３］に記載の電子機器。
［Ｂ－５］接続部は、画素ユニット毎に設けられ、増幅トランジスタ及び選択トランジスタの共通接続ノードに一端が接続された接続トランジスタから成る、
上記［Ｂ－４］に記載の電子機器。
［Ｂ－６］第１の画素群及び第２の画素群はそれぞれ、２行２列に配置された４個ずつの画素から成り、第１の画素群及び第２の画素群の各４つの画素の転送トランジスタはそれぞれ、正方状に配置されており、
リセットトランジスタ、増幅トランジスタ及び選択トランジスタのうちの２つのトランジスタは、第１の画素群と第２の画素群との間に、各正方状に配置された転送トランジスタに対応して配置され、
残りの１つのトランジスタ及び接続トランジスタは、第１の画素群の正方状に配置された転送トランジスタに隣接して配置されている、
上記［Ｂ－５］に記載の電子機器。
［Ｂ－７］接続部は、複数の画素を１つの画素に見立てて画素の信号を読み出すビニング読み出しを実現する、
上記［Ｂ－１］乃至上記［Ｂ－５］のいずれかに記載の電子機器。
［Ｂ－８］接続部は、特定の領域の画素の信号を読み出す切り出し読み出しを実現する、
上記［Ｂ－１］乃至上記［Ｂ－５］のいずれかに記載の電子機器。
［Ｂ－９］接続部は、所定の画素行の画素の信号を読み出す間引き読み出しを実現する、
上記［Ｂ－１］乃至上記［Ｂ－５］のいずれかに記載の電子機器。
１・・・撮像装置、２・・・画素、１０・・・半導体基板、１１・・・画素アレイ部、１２・・・行選択部、１３・・・カラム処理部、１４・・・列走査部、１５・・・タイミング制御部、２１・・・フォトダイオード、２２・・・転送トランジスタ、２３・・・リセットトランジスタ、２４・・・増幅トランジスタ、２５・・・選択トランジスタ、２６・・・接続トランジスタ、３０・・・画素ユニット、３１（３１1～３１m）・・・画素駆動線、３２（３２1～３２n，３２a，３２b）・・・垂直信号線、４０・・・ユニットグループ、５０・・・カメラモジュール、５１・・・撮像光学系、５２・・・撮像部

Claims (8)

  1. 少なくとも２行２列で隣接して配列された第１～第４の画素ユニットとを含む複数の画素ユニット、及び、垂直信号線を備え、
    前記第１～第４の画素ユニットはそれぞれ、
    増幅トランジスタ、及び、
    前記増幅トランジスタと前記垂直信号線との間に接続された選択トランジスタを有し、
    前記第１の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードと、前記第２の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードと、前記第３の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードと、前記第４の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードとの間を選択的に接続する接続部を備え、
    前記接続部は、少なくとも前記第１～第４の画素ユニットを単位とするユニットグループ内において、前記第１～第４の画素ユニットのそれぞれに対して前記垂直信号線との接続を選択的に行い、
    前記第１～第４の画素ユニットの各画素の信号は、同一の前記ユニットグループに属する１本の前記垂直信号線を通して出力される、撮像装置。
  2. 画素ユニットは、第１の画素群及び第２の画素群から成り、
    第１の画素群及び第２の画素群で共用されるリセットトランジスタ、増幅トランジスタ及び選択トランジスタを有し、
    リセットトランジスタは、同一の画素ユニット内の各画素で光電変換された電荷を画素信号に変換するフローティングディフュージョンをリセットし、
    増幅トランジスタは、フローティングディフュージョンで変換された画素信号を読み出し、
    選択トランジスタは、増幅トランジスタによって読み出された画素信号を、同一のユニットグループに属する１本の信号線に選択的に出力する、
    請求項１に記載の撮像装置。
  3. 接続部は、画素ユニット毎に設けられ、増幅トランジスタ及び選択トランジスタの共通接続ノードに一端が接続された接続トランジスタから成る、
    請求項１に記載の撮像装置。
  4. 第１の画素群及び第２の画素群はそれぞれ、２行２列に配置された４個ずつの画素から成り、第１の画素群及び第２の画素群の各４つの画素の転送トランジスタはそれぞれ、正方状に配置されており、
    リセットトランジスタ、増幅トランジスタ及び選択トランジスタのうちの２つのトランジスタは、第１の画素群と第２の画素群との間に、各正方状に配置された転送トランジスタに対応して配置され、
    残りの１つのトランジスタ及び接続トランジスタは、第１の画素群の正方状に配置された転送トランジスタに隣接して配置されている、
    請求項１に記載の撮像装置。
  5. 接続部は、複数の画素を１つの画素に見立てて画素の信号を読み出すビニング読み出しを実現する、
    請求項１に記載の撮像装置。
  6. 接続部は、特定の領域の画素の信号を読み出す切り出し読み出しを実現する、
    請求項１に記載の撮像装置。
  7. 接続部は、所定の画素行の画素の信号を読み出す間引き読み出しを実現する、
    請求項１に記載の撮像装置。
  8. 少なくとも２行２列で隣接して配列された第１～第４の画素ユニットとを含む複数の画素ユニット、及び、垂直信号線を備え、
    前記第１～第４の画素ユニットはそれぞれ、
    増幅トランジスタ、及び、
    前記増幅トランジスタと前記垂直信号線との間に接続された選択トランジスタを有し、
    前記第１の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードと、前記第２の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードと、前記第３の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードと、前記第４の画素ユニットの増幅トランジスタ及び選択トランジスタの共通接続ノードとの間を選択的に接続する接続部を備え、
    前記接続部は、少なくとも前記第１～第４の画素ユニットを単位とするユニットグループ内において、前記第１～第４の画素ユニットのそれぞれに対して前記垂直信号線との接続を選択的に行い、
    前記第１～第４の画素ユニットの各画素の信号は、同一の前記ユニットグループに属する１本の前記垂直信号線を通して出力される、
    撮像装置を有する電子機器。
JP2019567915A 2018-01-24 2018-12-18 撮像装置及び電子機器 Active JP7314061B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018009367 2018-01-24
JP2018009367 2018-01-24
PCT/JP2018/046585 WO2019146316A1 (ja) 2018-01-24 2018-12-18 撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2019146316A1 JPWO2019146316A1 (ja) 2021-01-07
JP7314061B2 true JP7314061B2 (ja) 2023-07-25

Family

ID=67394559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019567915A Active JP7314061B2 (ja) 2018-01-24 2018-12-18 撮像装置及び電子機器

Country Status (4)

Country Link
US (1) US11477406B2 (ja)
JP (1) JP7314061B2 (ja)
CN (1) CN111656772B (ja)
WO (1) WO2019146316A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102902358B1 (ko) * 2019-11-20 2025-12-22 기가조트 테크널러지 인코포레이티드 스케일러블 픽셀 크기 이미지센서
US11284045B2 (en) * 2020-04-22 2022-03-22 OmniVision Technologies. Inc. Image sensor with shifted color filter array pattern and bit line pairs
US11652131B2 (en) * 2020-05-15 2023-05-16 Omnivision Technologies, Inc. Layout design of dual row select structure
US11265494B2 (en) * 2020-06-22 2022-03-01 Shenzhen GOODIX Technology Co., Ltd. Two level TX low control for simultaneous improved noise and dark current
US11483502B1 (en) * 2021-06-04 2022-10-25 Omnivision Technologies, Inc. Bitline control supporting binning mode for pixel arrays with phase detection autofocus and image sensing photodiodes
CN113242344B (zh) * 2021-06-18 2024-03-22 Oppo广东移动通信有限公司 图像传感器、摄像头组件和移动终端
JP2025079422A (ja) * 2023-11-10 2025-05-22 浜松ホトニクス株式会社 光検出器
JP2025079421A (ja) * 2023-11-10 2025-05-22 浜松ホトニクス株式会社 光検出器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015100004A (ja) 2013-11-19 2015-05-28 株式会社ニコン 固体撮像素子及び撮像装置
JP2015144340A (ja) 2014-01-31 2015-08-06 株式会社ニコン 固体撮像素子及び撮像装置
JP2017059875A (ja) 2015-09-14 2017-03-23 株式会社東芝 固体撮像装置、カメラモジュールおよび電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4959624B2 (ja) * 2008-04-22 2012-06-27 シャープ株式会社 固体撮像装置および電子情報機器
JP2009296451A (ja) 2008-06-06 2009-12-17 Hamamatsu Photonics Kk 固体撮像装置
JP2010056297A (ja) * 2008-08-28 2010-03-11 Fujitsu Microelectronics Ltd 固体撮像素子
JP5709404B2 (ja) * 2010-05-10 2015-04-30 キヤノン株式会社 固体撮像装置およびその駆動方法
WO2014002366A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
US9420208B2 (en) * 2012-07-13 2016-08-16 Canon Kabushiki Kaisha Driving method for image pickup apparatus and driving method for image pickup system
JP6091218B2 (ja) * 2013-01-08 2017-03-08 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法。
KR102553988B1 (ko) 2013-11-18 2023-07-10 가부시키가이샤 니콘 고체 촬상 소자 및 촬상 장치
JP6631887B2 (ja) * 2015-01-28 2020-01-15 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
WO2018003012A1 (ja) * 2016-06-28 2018-01-04 オリンパス株式会社 固体撮像装置
JP2018009367A (ja) 2016-07-14 2018-01-18 株式会社Ｄ．Ｃ．Ｔアイ 防草ボード、および、防草ボードの敷設方法
JP6815890B2 (ja) * 2017-02-22 2021-01-20 キヤノン株式会社 撮像装置、撮像システム、および、移動体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015100004A (ja) 2013-11-19 2015-05-28 株式会社ニコン 固体撮像素子及び撮像装置
JP2015144340A (ja) 2014-01-31 2015-08-06 株式会社ニコン 固体撮像素子及び撮像装置
JP2017059875A (ja) 2015-09-14 2017-03-23 株式会社東芝 固体撮像装置、カメラモジュールおよび電子機器

Also Published As

Publication number Publication date
CN111656772A (zh) 2020-09-11
CN111656772B (zh) 2023-05-12
US20210067726A1 (en) 2021-03-04
JPWO2019146316A1 (ja) 2021-01-07
WO2019146316A1 (ja) 2019-08-01
US11477406B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
JP7314061B2 (ja) 撮像装置及び電子機器
US11146752B2 (en) Solid-state imaging apparatus, driving method of the solid-state imaging apparatus, and electronic equipment
US9866771B2 (en) Solid-state imaging device, signal processing method of solid-state imaging device, and electronic apparatus
KR101696463B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법 및 촬상 장치
WO2019208412A1 (ja) 撮像装置及び撮像装置の駆動方法
KR20060070470A (ko) 고체 촬상 장치 및 고체 촬상 장치의 구동 방법
TWI822641B (zh) 光感測裝置
JP4735702B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
CN102209207A (zh) 固态成像装置和成像装置
US10602088B2 (en) Solid-state imaging device and imaging apparatus
JP7156330B2 (ja) 撮像素子及び撮像装置
JP5234100B2 (ja) 固体撮像装置および撮像装置
JP7160129B2 (ja) 撮像素子および撮像装置
JP2013153511A (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2013008989A (ja) 固体撮像装置及び固体撮像システム

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230712

R150 Certificate of patent or registration of utility model

Ref document number: 7314061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150