JP7310501B2 - プログラマブルコントローラ - Google Patents

Description

本発明は、コア部と、このコア部の周辺回路であるロジック部とを有するマイクロプロセッサを備えるプログラマブルコントローラに関する。

プログラマブルコントローラは、マイクロプロセッサが制御プログラムを実行することでシーケンス処理を行う。マイクロプロセッサの内部構成は、ＡＬＵ（Arithmetic Logic Unit）や命令デコーダ，複数のレジスタ等を備えるコア部と、コア部の周辺回路であり外部回路とのインターフェイスとなるロジック部とに大別される。そして、一般に、コア部に供給される電源とロジック部に供給される電源とは電圧が異なり、前者の方が後者よりも低い電圧となる。したがって、電源回路も各電源に対応して２つ設けることになる。

特開２００２－９９３１２号公報

上記のような電源回路は通常降圧型であるから、ロジック電源回路の出力側にコア電源回路を直列に接続し、ロジック電源の電圧を降圧してコア電源を生成すれば効率が良い。しかしながら、このように構成した際に、コア電源回路の入出力端子間が短絡すると、マイクロプロセッサのコア部に過大な電圧が印加されることになり、マイクロプロセッサが故障するおそれがある。

本発明は、上記実情に鑑みてなされたものであり、その目的は、コア電源回路の入出力端子間が短絡した際に、マイクロプロセッサのコア部が破壊されることを防止できるプログラマブルコントローラを提供することにある。

請求項１記載のプログラマブルコントローラによれば、ロジック電源回路は、入力される直流電源よりマイクロプロセッサのロジック部に供給するロジック電源を生成する。コア電源回路は、ロジック電源よりマイクロプロセッサのコア部に供給するコア電源を生成する。電源間スイッチ回路は、ロジック電源回路とコア電源回路との間に配置され、コア側コンパレータは、コア電源の電圧が、コア電源回路の出力電圧の最大値とコア部の絶対最大定格電圧との間に設定されている閾値電圧を超えて過電圧状態になると、電源間スイッチ回路をオフにする。

コア電源回路の入出力間が短絡すると、コア電源回路の出力側の電圧が上昇してコア側コンパレータにより電源間スイッチ回路がオフされる。当該スイッチ回路がオフされると、コア電源回路の出力電圧が低下するので、一時的に過電圧状態が解消されて、コア側コンパレータは電源間スイッチ回路をオンにする。以下この状態が繰り返されるので、コア電源電圧は一定のレベルを維持するようになる。コア側コンパレータの閾値電圧を、コア電源回路の出力電圧の最大値とコア部の絶対最大定格電圧との間に設定することで、前記一定のレベルも閾値電圧と同様の値となる。したがって、マイクロプロセッサのコア部は過電圧により破壊されることなく、コア電源回路の出力電圧が一定レベルに維持されることで動作を継続することが可能になる。そして、マイクロプロセッサの動作が継続されている間に、過電圧が発生した状態に対応できるようになる。

請求項２記載のプログラマブルコントローラによれば、コア側コンパレータの閾値電圧を、前記出力電圧の最大値と前記絶対最大定格電圧との差の１／２を、前記最大値に加えた値に設定する。これにより、過電圧が発生した際に十分に余裕を持たせて、コア電源電圧がコア部の絶対最大定格電圧に到達する以前に、電源間スイッチ回路をオフすることができる。

請求項３記載のプログラマブルコントローラによれば、入力側スイッチ回路を、ロジック電源回路の入力電源側に配置し、ロジック側コンパレータは、ロジック電源の電圧が閾値電圧を超えると入力側スイッチ回路をオフにする。このように構成すれば、ロジック電源の電圧が過大となった際には、ロジック側コンパレータもコア側コンパレータと同様に動作するので、ロジック電源回路の出力電圧も一定のレベルを維持するようになる。したがって、マイクロプロセッサのロジック部も過電圧により破壊されることなく、動作を継続することが可能になる。

請求項４記載のプログラマブルコントローラによれば、マイクロプロセッサ，ロジック電源回路，コア電源回路，電源間スイッチ回路及びコア側並びにロジック側コンパレータを２並列で配置し、２つの入力側スイッチ回路は直列に配置する。２つのマイクロプロセッサは、同一の制御プログラムを同時並行して実行し、制御対象には２つのマイクロプロセッサからの２つの出力信号が論理積条件で出力される。これにより、２つのマイクロプロセッサがそれぞれ実行する処理内容が一致していることを条件に、出力信号が制御対象に入力されるので、プログラマブルコントローラの安全性が向上する。

そして、２つのマイクロプロセッサは、互い他のマイクロプロセッサに供給されているコア電源の電圧を監視し、当該電圧が過電圧状態になると入力側スイッチ回路をオフにする。これにより、過電圧が発生した側のマイクロプロセッサが動作を継続し続ける状態を解消できる。

請求項５記載のプログラマブルコントローラによれば、２つの入力側スイッチ回路を直列に配置し、２つのマイクロプロセッサは、監視しているコア電源の電圧が過電圧状態になると入力側スイッチ回路の何れか一方をオフにする。このように構成すれば、入力側スイッチ回路を二重化することで、安全性をより向上させることができる。

請求項６記載のプログラマブルコントローラによれば、一方のマイクロプロセッサは、他方のマイクロプロセッサに供給されているコア電源の電圧が過電圧状態になったことを複数回確認すると、入力側スイッチ回路をオフにする。このように構成すれば、マイクロプロセッサは、例えばノイズ等の影響を受けて過電圧が一時的に発生したような場合を排除して、過電圧の発生を確実に確認できた際に入力側スイッチ回路をオフにできる。

一実施形態であり、プログラマブルコントローラの電気的構成を要旨に係る部分について示す機能ブロック図 コア側コンパレータの閾値電圧の設定を説明する図 マイクロプロセッサＡ側の過電圧検出に対応した処理を示すフローチャート 実測した各電圧波形を示す図

以下、一実施形態について図面を参照して説明する。図１は、本実施形態のプログラマブルコントローラ１の電気的構成を示す機能ブロック図である。プログラマブルコントローラ１は、２つのマイクロプロセッサ２Ａ，２Ｂを備えている。マイクロプロセッサ２Ａ，２Ｂは同一の制御プログラムを並行的に実行し、制御対象に対してはマイクロプロセッサ２Ａ，２Ｂの出力信号が論理積条件で出力される。ユーザ電源ＵＰには、２つのリレースイッチ３Ａ，３Ｂが直列に接続されており、マイクロプロセッサ２Ａ，２Ｂは、それぞれリレースイッチ３Ａ，３Ｂを制御対象としてこれらのオンオフを制御する。したがって、マイクロプロセッサ２Ａ，２Ｂが、それぞれリレースイッチ３Ａ，３Ｂをオンする制御信号を出力した際に、ユーザ電源ＵＰが出力される。すなわち、マイクロプロセッサ２Ａ，２Ｂは、ユーザ電源ＵＰの供給制御を行う。

マイクロプロセッサ２Ａ，２Ｂは、何れも図示しないコア部とロジック部とを備えている。コア部は、ＡＬＵや命令デコーダ，複数のレジスタ等を備える部分であり、ロジック部は、コア部の周辺回路であって外部回路とのインターフェイス等を備える。コア部とロジック部とは、それぞれ動作用電源の電圧が異なる。コア部の動作用電源をコア電源と称し、ロジック部の動作用電源をロジック電源と称する。各電源に対応して、ロジック電源回路４とコア電源回路５とが設けられており、ロジック電源回路４は例えば３．３Ｖのロジック電源を生成し、コア電源回路５は例えば１．２Ｖのロジック電源を生成する。また、ロジック電源回路４とコア電源回路５とは、マイクロプロセッサ２Ａ，２Ｂに対応して個別に設けられている。

以下及び図１では、マイクロプロセッサ２Ａ側の構成には符号に「Ａ」を付し、マイクロプロセッサ２Ｂ側の構成には符号に「Ｂ」を付して示している。但し、特に「Ａ，Ｂ」を区別する必要が場合には「Ａ，Ｂ」を付さずに示す。

ロジック電源回路４には、例えば直流２４Ｖの主電源が第１スイッチ回路６Ａ及び第２スイッチ回路６Ｂを介して入力される。コア電源回路５Ａには、ロジック電源回路４Ａの出力電圧ＶＣＣＡが第３スイッチ回路７Ａを介して入力され、コア電源回路５Ｂには、ロジック電源回路４Ｂの出力電圧ＶＣＣＢが第４スイッチ回路７Ｂを介して入力される。コア電源回路５は、コア電源電圧Ｖｃｏｒｅを生成し、マイクロプロセッサ２のコア部に供給する。第１及び第２スイッチ回路６は入力側スイッチ回路に相当し、第３及び第４スイッチ回路７は電源間スイッチ回路に相当する。

ロジック側コンパレータ８は、ロジック電源電圧ＶＣＣの過電圧監視用であり、コア側コンパレータ９は、コア電源電圧Ｖｃｏｒｅの過電圧監視用である。第１～第４の各スイッチ回路６Ａ，６Ｂ，７Ａ，７Ｂのオンオフは、それぞれＯＲゲート１０Ａ，１０Ｂ，１１Ａ，１１Ｂを介して制御される。ＯＲゲート１０Ａには、コンパレータ８Ａの出力信号ＯＦＦ＿Ａ０と、マイクロプロセッサ２Ａの出力信号ＯＦＦ＿Ａ１とが入力されている。
ＯＲゲート１０Ｂには、コンパレータ８Ｂの出力信号ＯＦＦ＿Ｂ０と、マイクロプロセッサ２Ｂの出力信号ＯＦＦ＿Ｂ１とが入力されている。

ＯＲゲート１１Ａには、コンパレータ９Ａの出力信号ＯＦＦＡ＿ＯＶと、マイクロプロセッサ２Ｂの出力信号ＯＦＦ＿Ｂ２とが入力されている。ＯＲゲート１１Ｂには、コンパレータ９Ｂの出力信号ＯＦＦＢ＿ＯＶと、マイクロプロセッサ２Ａの出力信号ＯＦＦ＿Ａ２とが入力されている。

コンパレータ９が過電圧を検出するための閾値電圧は、図２に示すように設定されている。コア電源回路５の出力電圧の最大値が例えば１．２４３Ｖであり、マイクロプロセッサ２のコア部の絶対最大定格電圧が例えば１．４３Ｖであるとすると、閾値電圧ＯＶ＿Ｖｒｅｆを、それらの間の値に設定する。具体的には、例えば両者の差の１／２を出力電圧の最大値に加えた値にする。
（１．４３－１．２４３）／２＝０．０９３５
ＯＶ＿Ｖｒｅｆ＝１．２４３＋０．０９３５＝１．３３６５≒１．３３７（Ｖ）

尚、図１に示すコンパレータ９は「ＯＶ／ＵＶ」となっており、図２に示す低電圧ＵＶも検出するウインドウコンパレータのように示されているが、本実施形態では低電圧検出機能については詳細に説明しない。また、コンパレータ８の閾値電圧についても、ロジック電源回路４の出力電圧の最大値と、マイクロプロセッサ２のロジック部の絶対最大定格電圧との関係に応じて同様に設定されている。

マイクロプロセッサ２Ａは、自身のコア電源電圧ＶｃｏｒｅＡを監視すると共に、マイクロプロセッサ２Ｂ側のコア電源電圧ＶｃｏｒｅＢも監視している。同様に、マイクロプロセッサ２Ｂは、自身のコア電源電圧ＶｃｏｒｅＢを監視すると共に、マイクロプロセッサ２Ａ側のコア電源電圧ＶｃｏｒｅＡも監視している。また、マイクロプロセッサ２Ａ，２Ｂは、プロセッサ間通信ＭＣＵ＿ＣＯＭＭを介して相互に情報を送り合うようになっている。

次に、本実施形態の作用について図３及び図４を参照して説明する説明する。図３は、マイクロプロセッサ２Ａ側の過電圧検出に対応した処理を示すフローチャートである。初期状態として、第１～第４の各スイッチ回路６Ａ，６Ｂ，７Ａ，７Ｂは何れもオンである。コンパレータ９Ａ及びマイクロプロセッサ２Ａにより、コア電源電圧ＶｃｏｒｅＡの過電圧／低電圧を監視し（Ｓ１）、過電圧状態又は低電圧状態を検出すると（ＹＥＳ）、コンパレータ９Ａが第３スイッチ回路７Ａをオフし、マイクロプロセッサ２Ａが信号ＯＦＦ＿２Ａを出力して第４スイッチ回路７Ｂをオフする（Ｓ２）。

スイッチ回路７Ａがオフされても、後述する図４に示すように、コンパレータ９Ａの動作によりコア電源電圧Ｖｃｏｒｅは略一定レベルで供給されるので、マイクロプロセッサ２Ａは動作を継続できる。マイクロプロセッサ２Ｂは、プロセッサ間通信ＭＣＵ＿ＣＯＭＭによりスイッチ回路７Ａがオフされたことを認識すると（Ｓ３）、マイクロプロセッサ２Ａ側の過電圧検出回数をカウントするためのＭＣＵＡステータスカウンタをインクリメントする（Ｓ４）。

それから、ＭＣＵＡステータスカウンタの値が「３」以上か否かを判断する（Ｓ５）。上記カウンタの値が「３」に達していなければ（ＮＯ）プログラマブルコントローラ１としての通常運転を行う。カウンタの値が「３」に達すると（ＹＥＳ）、マイクロプロセッサ２Ｂは、信号ＯＦＦ＿Ｂ２を出力して第３スイッチ回路７Ａをオフにする（Ｓ６）。これにより、コア電源回路４Ａに入力されるロジック電源が断たれるので、マイクロプロセッサ２Ａは動作を停止する。事前に、マイクロプロセッサ２Ａ側のコア電源電圧ＶｃｏｒｅＡについて、過電圧状態又は低電圧状態が検出されたことを、表示パネル等のユーザインターフェイスに表示させることで、ユーザは故障が発生したモジュールを交換する等の対応を行う。

その際に、ユーザがプログラマブルコントローラ１の動作を停止させる操作入力を行えば、マイクロプロセッサ２Ｂは信号ＯＦＦ＿Ｂ１を出力して第２スイッチ回路６Ｂをオフにする。これにより、マイクロプロセッサ２Ｂに対する電源の供給も遮断される。尚、マイクロプロセッサ２Ａ側の過電圧検出に対応した処理の場合は、図３中に示す「Ａ，Ｂ」が逆になる。

図４に示すように、コア電源回路５Ａの入出力端子間が短絡すると、ａ）ロジック電源電圧ＶＣＣＡは、３．３Ｖと１．２Ｖとの間の電位に低下するので、ｃ）コア電源電圧ＶｃｏｒｅＡが上昇する。これに伴い、ｂ）コンパレータ９Ａの出力信号ＯＦＦＡ＿ＯＶがハイレベルとなり第３スイッチ回路７Ａをオフにする。尚、コア電源回路５Ａの出力側の容量は、１０μＦ程度である。

第３スイッチ回路７Ａがオフになることで、電圧ＶｃｏｒｅＡの過電圧状態が一瞬緩和されるので出力信号ＯＦＦＡ＿ＯＶはローレベルとなり、第３スイッチ回路７Ａはオンに戻る。以降は第３スイッチ回路７Ａのオフ，オンが繰り返されるハンチング動作となり、その結果、電圧ＶｃｏｒｅＡは１．３９２Ｖ程度の略一定レベルに維持され、コア部の絶対最大定格電圧に達することはない。

以上のように本実施形態によれば、プログラマブルコントローラ１において、ロジック電源回路４は、入力される主電源よりマイクロプロセッサ２のロジック部に供給するロジック電源ＶＣＣを生成する。コア電源回路５は、ロジック電源ＶＣＣよりマイクロプロセッサ２のコア部に供給するコア電源Ｖｃｏｒｅを生成する。スイッチ回路７は、ロジック電源回路４とコア電源回路５との間に配置され、コア側コンパレータ９は、コア電源Ｖｃｏｒｅの電圧が、コア電源回路５の出力電圧とコア部の絶対最大定格電圧との間に設定されている閾値電圧ＯＶ＿Ｖｒｅｆを超えて過電圧状態になると、スイッチ回路７をオフにする。

このように構成すれば、コンパレータ９のハンチング動作によりコア電源Ｖｃｏｒｅの電圧は一定のレベルを維持するようになり、閾値電圧ＯＶ＿Ｖｒｅｆを上記の範囲内に設定することで、前記一定のレベルも閾値電圧ＯＶ＿Ｖｒｅｆと同様の値となる。したがって、マイクロプロセッサ２のコア部は過電圧により破壊されることなく、コア電源Ｖｃｏｒｅの電圧が一定レベルに維持されることで動作を継続できる。そして、マイクロプロセッサ２の動作が継続されている間に、過電圧の発生に対応できるようになる。

具体的には、閾値電圧ＯＶ＿Ｖｒｅｆを、コア電源回路５の最大出力電圧と前記絶対最大定格電圧との差の１／２を、前記最大出力電圧に加えた値に設定する。これにより、過電圧が発生した際には十分に余裕を持たせて、コア電源回路５の出力電圧がコア部の絶対最大定格電圧に到達する以前にスイッチ回路７をオフできる。

また、スイッチ回路６を、ロジック電源回路４の入力電源側に配置し、ロジック側コンパレータ８は、ロジック電源ＶＣＣの電圧が閾値電圧を超えるとスイッチ回路６をオフにする。このように構成すれば、ロジック側コンパレータ８もコア側コンパレータ９と同様に動作するので、ロジック電源ＶＣＣの電圧も一定のレベルを維持するようになる。したがって、マイクロプロセッサ２のロジック部も過電圧により破壊されることなく、動作を継続することができる。

更に、マイクロプロセッサ２，ロジック電源回路４，コア電源回路５，スイッチ回路７，コンパレータ８及び９を２並列で配置し、第１及び第２スイッチ回路６Ａ，６Ｂは直列に配置する。マイクロプロセッサ２Ａ，２Ｂは、同一の制御プログラムを同時並行して実行し、制御対象にはマイクロプロセッサ２Ａ，２Ｂからの２つの出力信号が論理積条件で出力する。これにより、マイクロプロセッサ２Ａ，２Ｂがそれぞれ実行する処理内容が一致していることを条件に、出力信号が制御対象に入力されるので、プログラマブルコントローラ１の安全性が向上する。

そして、マイクロプロセッサ２Ａ，２Ｂは、互い他のマイクロプロセッサ２Ｂ，２Ａに供給されているコア電源ＶｃｏｒｅＢ，Ａの電圧を監視し、当該電圧が過電圧状態になるとスイッチ回路６Ａ，６Ｂをオフにする。これにより、過電圧が発生した側のマイクロプロセッサ２が動作を継続し続ける状態を解消できる。

加えて、マイクロプロセッサ２Ｂは、マイクロプロセッサ２Ａに供給されているコア電源ＶｃｏｒｅＡの電圧が過電圧状態になったことを複数回確認すると、スイッチ回路６Ｂをオフにするので、例えばノイズ等の影響を受けて過電圧が一時的に発生したような場合を排除して、過電圧の発生を確実に確認できた際にスイッチ回路６Ｂをオフにできる。

ここで、プログラマブルコントローラのような産業機器に適用される規格であるＩＳＯ１３８４９－１の一般的な水準であるカテゴリ４では、「単一の不具合で安全機能の損失を招かない。」、且つ「単一の不具合は、安全機能に対する次の動作要求時，又はそれ以前に検出される。それが不可能な場合、不具合の蓄積が安全機能の喪失を招いてはならない。」と規定されている。本実施形態の構成は、カテゴリ４を満たすものとなっている。

本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
低電圧検出機能については、削除しても良い。
閾値電圧ＯＶ＿Ｖｒｅｆは、１．３３７Ｖに限らず、適切に過電圧を検出できるように、コア電源回路５の出力電圧の最大値とコア部の絶対最大定格電圧との間で適宜マージンを持たせて設定すれば良い。
ステップＳ２では、第３スイッチ回路６Ａのみオフしても良い。
ステップＳ５でカウンタ値を比較する値は、「２」以上であれば良い。
第１及び第２スイッチ回路６やロジック側コンパレータ８を削除しても良い。また、入力側スイッチ回路を１つだけにして、マイクロプロセッサ２Ａ，２Ｂが双方とも１つの入力側スイッチ回路をオフしても良い。
例えばマイクロプロセッサ２Ｂ側の構成を削除しても良い。
電源電圧等の具体数値については、個別の設計に応じて適宜変更すれば良い。

図面中、１はプログラマブルコントローラ、２はマイクロプロセッサ、３はリレースイッチ、４はロジック電源回路、５はコア電源回路、６Ａは第１スイッチ回路、６Ｂは第２スイッチ回路、７Ａは第３スイッチ回路、７Ｂは第４スイッチ回路、８はロジック側コンパレータ、９はコア側コンパレータ、１０及び１１はＯＲゲートを示す。

Claims (6)

1. コア電源が供給されて動作するコア部と、このコア部の周辺回路であり前記コア電源の電圧よりも高い電圧のロジック電源が供給されて動作するロジック部とを有するマイクロプロセッサと、
   入力される直流電源より前記ロジック電源を生成するロジック電源回路と、
   前記ロジック電源より前記コア電源を生成するコア電源回路と、
   前記ロジック電源回路と前記コア電源回路との間に配置される電源間スイッチ回路と、
   前記コア電源の電圧が閾値電圧を超えると前記電源間スイッチ回路をオフにするコア側コンパレータとを備え、
   前記閾値電圧は、前記コア電源回路の出力電圧の最大値と前記コア部の絶対最大定格電圧との間に設定されているプログラマブルコントローラ。
2. 前記閾値電圧は、前記出力電圧の最大値と前記絶対最大定格電圧との差の１／２を、前記最大値に加えた値に設定されている請求項１記載のプログラマブルコントローラ。
3. 前記ロジック電源回路の入力電源側に配置される入力側スイッチ回路と、
   前記ロジック電源の電圧が閾値電圧を超えると前記入力側スイッチ回路をオフにするロジック側コンパレータとを備える請求項１又は２記載のプログラマブルコントローラ。
4. 前記マイクロプロセッサ，前記ロジック電源回路，前記コア電源回路，前記電源間スイッチ回路及び前記コア側並びにロジック側コンパレータが２並列で配置されており、
   ２つのマイクロプロセッサは、同一の制御プログラムを同時並行して実行し、
   制御対象には、前記２つのマイクロプロセッサからの２つの出力信号が論理積条件で出力され、
   前記２つのマイクロプロセッサは、それぞれ他のマイクロプロセッサに供給されているコア電源の電圧を監視しており、当該電圧が過電圧状態になると、前記入力側スイッチ回路をオフにする請求項３記載のプログラマブルコントローラ。
5. 前記入力側スイッチ回路は、２直列で配置され、
   前記２つのマイクロプロセッサは、それぞれ他のマイクロプロセッサに供給されているコア電源の電圧を監視しており、当該電圧が過電圧状態になると、前記入力側スイッチ回路の何れか一方をオフにする請求項４記載のプログラマブルコントローラ。
6. 一方のマイクロプロセッサは、他方のマイクロプロセッサに供給されているコア電源の電圧が過電圧状態になったことを複数回確認すると、前記入力側スイッチ回路をオフにする請求項４又は５記載のプログラマブルコントローラ。
   

Images