JP7301527B2 - 電源装置及び画像形成装置 - Google Patents

電源装置及び画像形成装置 Download PDF

Info

Publication number
JP7301527B2
JP7301527B2 JP2018217207A JP2018217207A JP7301527B2 JP 7301527 B2 JP7301527 B2 JP 7301527B2 JP 2018217207 A JP2018217207 A JP 2018217207A JP 2018217207 A JP2018217207 A JP 2018217207A JP 7301527 B2 JP7301527 B2 JP 7301527B2
Authority
JP
Japan
Prior art keywords
power supply
output voltage
voltage
thermistor
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018217207A
Other languages
English (en)
Other versions
JP2019126246A (ja
Inventor
雅之 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to US16/245,162 priority Critical patent/US10749425B2/en
Publication of JP2019126246A publication Critical patent/JP2019126246A/ja
Application granted granted Critical
Publication of JP7301527B2 publication Critical patent/JP7301527B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、絶縁トランスを用いた電源装置及び画像形成装置に関する。
昨今、待機時の消費電力の低減が求められている。レーザビームプリンタ等の画像形成装置に備えられるスイッチング電源装置は、動作時に複数の電圧を使用する場合がある。例えば、モータ等の駆動系では高い電圧(例えばDC24V)を用い、マイクロコンピュータ等の制御系では低い電圧(例えばDC3.3V)を用いる。前者は、ある程度ラフな電圧でも許容されるが、後者の電圧は所定の電圧精度を求められる。このような複数の電圧を出力するために、スイッチング電源装置では、駆動系が使用する高い電圧を負荷側に供給し、負荷側のDC/DCコンバータで駆動系用の電圧から制御系で使用する高精度な電圧に変換するシステムが広く用いられている。一般的に、画像形成装置は、待機時には制御系のみが動作するため、スイッチング電源装置における待機時の消費電力を低減するためには、DC/DCコンバータの高効率化が必須である。DC/DCコンバータの効率は、入力電圧と出力電圧との差が小さい程、高くなる。そのため、例えば特許文献1では、DC/DCコンバータの入力電圧、すなわちスイッチング電源装置の出力電圧を、負荷側の画像形成装置の電力消費量が少ない待機時に低下させることによって、消費電力を低減するスイッチング電源装置が提案されている。
待機時のような低電圧を出力している状態のときに、DC/DCコンバータが故障した場合は、スイッチング電源装置では、低電圧を出力している状態のままで大電流が流れるため、過熱保護手段が必要となる。そのため、例えば特許文献2では、スイッチング電源装置に実装されたトランスなどの発熱源の部品の近傍に温度検知素子を設置し、所定の温度となるとに負荷への電力供給を停止する方式が提案されている。スイッチング電源装置では、待機時等の低電圧を出力している状態において大電流が流れると、トランスの二次側に設けられた整流用のショットキーバリアダイオード(以下、SBDと略す)の発熱が顕著となる。そのため、トランスの近傍に加えて、SBDの近傍にも温度検知素子を設置し、SBDの過熱保護を行う構成を有するスイッチング電源装置がある。
特開2010-206982号公報 特開2002-209378号公報
しかしながら、レーザビームプリンタ等の画像形成装置では、同一の回路基板を備えるスイッチング電源装置を使用して、スキャナ機能を追加したり、印刷エンジンに給紙カセットを増設したりすることで、複数の製品モデルを揃えることがある。同一の印刷エンジンであっても、機能や装置を追加することにより、スイッチング電源装置が供給する電力量が増えることになる。一方、消費電力の低い製品モデルでは、コストダウンを目的に、スイッチング電源装置の整流用のSBDに取り付けたヒートシンクを削除したり、低コストの整流用のSBDに置き換えたりすることがある。そのため、製品モデルによって、SBDと温度検知素子の熱結合が異なるため、製品モデルによって過熱保護回路が過熱状態を検知する検知温度のバラツキが異なることになる。その結果、過熱保護回路での過熱検知温度を上げるとサーミスタの検知温度のバラツキが増えることになり、一方、過熱検知温度を下げ過ぎると、通常印刷時の雰囲気温度のバラツキによっては、過熱状態と誤検知される場合が生じることになる。
本発明は、このような状況のもとでなされたもので、異なる製品モデルに同一の回路基板を用いた回路構成で、過熱状態を検知することを目的とする。
前述の課題を解決するために、本発明は、以下の構成を備える。
(1)一次巻線及び二次巻線を有するトランスと、前記トランスの前記一次巻線に直列に接続されたスイッチング素子と、前記トランスの前記二次巻線に接続された整流素子と、前記スイッチング素子のスイッチング動作によって前記トランスに電力が供給された際に、前記整流素子の温度を検知するための検知手段と、前記整流素子に並列に接続された抵抗素子と、が実装された回路基板を備え、前記抵抗素子は、前記回路基板上における複数の実装部のうち、選択された所定の実装部に実装され、前記検知手段は、前記トランスの二次巻線からの出力電圧を分圧する分圧回路を有し、前記分圧回路は、温度により抵抗値が変化する温度検知素子を含み、前記温度検知素子は、サーミスタであり、前記整流素子は、ショットキーバリアダイオードであり、前記抵抗素子は、前記ショットキーバリアダイオードのスナバ回路用の抵抗であり、前記複数の実装部は、前記サーミスタからの距離が異なるように前記回路基板に設けられた複数のスルーホールであり、前記抵抗素子は、前記トランスの二次巻線からの出力電圧が供給される負荷が軽いほど前記複数のスルーホールの中から前記サーミスタから離れたスルーホールに実装され、前記負荷が重いほど前記複数のスルーホールの中から前記サーミスタに近いスルーホールに実装されることを特徴とする電源装置。
(2)記録材に画像形成を行う画像形成手段と、前記(1)に記載の電源装置と、を備えることを特徴とする画像形成装置
本発明によれば、異なる製品モデルに同一の回路基板を用いた回路構成で、過熱状態を検知することができる。
実施例1、2のスイッチング電源装置の構成を示す回路図 実施例1、2のサーミスタの温度特性を示すグラフ 実施例1、2のサーミスタの検知温度のバラツキを説明するグラフ 実施例1の基板の回路パターンと、製品毎の部品実装状態を示す図 実施例2の基板の回路パターンと、製品毎の部品実装状態を示す図 実施例3の画像形成装置の構成を示す断面図 製品モデルの構成を示す図
以下に、図面を参照して本発明の実施の形態について詳細に説明する。
[スイッチング電源の構成]
図1は、実施例1のスイッチング電源装置100の構成を示す回路図である。スイッチング電源装置100(図中、一点鎖線で囲まれた枠部)は、インレット101から入力される交流電圧をブリッジダイオード102で整流し、電解コンデンサ105によって直流電圧に平滑するコンデンサインプット型スイッチング電源装置である。電解コンデンサ105は、ブリッジダイオード102により整流された直流電圧を平滑する平滑手段であり、電解コンデンサ105の低電位側をDCL(グランドと同電位)、高電位側をDCHとする。本実施例のスイッチング電源装置100は、電解コンデンサ105に充電された入力電圧から、トランス104の絶縁された二次側に出力電圧Voを出力する。
スイッチング電源装置100は、一次側に一次巻線、補助巻線、二次側に二次巻線を備えたトランス104を有している。トランス104の一次巻線から二次巻線には、後述するスイッチング素子である電界効果トランジスタ(以下、FETという)106のスイッチング動作によってエネルギーが供給される。トランス104の補助巻線は、一次巻線に印加された入力電圧のフォワード電圧を、ダイオード110及び電解コンデンサ109で整流平滑し、スイッチング電源装置100を制御する制御手段である電源制御IC103のVcc端子に電源電圧を供給する。トランス104に供給される電力は、トランス104の一次巻線に直列に接続されたFET106のスイッチング動作により制御される。FET106は、電源制御IC103のOut端子から出力される制御信号によって、オン・オフ制御が行われる。本実施例のスイッチング電源装置100はフライバック方式であり、トランス104に供給された電力は、FET106がオフ状態のときに二次側に供給され、二次巻線に電圧が誘起される。トランス104により二次側に供給される電力は、整流手段である整流用のSBD(ショットキーバリアダイオード)107及び平滑手段である電解コンデンサ108によって整流・平滑され、直流の出力電圧Voが生成される。
並列に接続された、複数の抵抗141、142、143、144とコンデンサ150とが、直列に接続された回路が、SBD107と並列に接続されている。SBD107のスナバ回路用の抵抗である抵抗141~144は、後述するように、製品モデルに応じていずれか1つの抵抗が選択される。なお、製品モデルについて、図7に基づいて説明する。図7(A)は、画像形成装置600、原稿を読み取る読取装置602、オプションで増設されるオプション給紙カセット601を有するモデルを示す。図7(B)は、画像形成装置600のみを有するモデルである。図7(A)の製品モデルの方が図7(B)の製品モデルよりも動作時の負荷が大きくなる。
図1では、実際に使用する数より多くの抵抗を記載しており、複数の抵抗のうちの1つの抵抗が接続されるものとする。また、スイッチング電源装置100の出力電圧Voは、スイッチング電源装置100が接続された電子機器へと供給される。図1では、電子機器の一例として、前述した画像形成装置を挙げている。スイッチング電源装置100の出力電圧Voは、画像形成装置のモータ負荷(エンジン)160や、モータ負荷(増設スキャナ)161や、モータ負荷(増設給紙カセット)162などの電力消費量の大きい駆動系や、DC/DCコンバータ135に供給される。なお、モータ負荷(エンジン)160は、画像形成装置の印刷エンジンである画像形成部(エンジン)において駆動されるモータ負荷を指している。また、モータ負荷(増設スキャナ)161は、スキャナ装置が追加された画像形成装置の製品モデルにおける、スキャナ装置で使用されるモータの負荷を指している。同様に、モータ負荷(増設給紙カセット)162は、給紙カセットが増設された画像形成装置の製品モデルにおける、増設された給紙カセットで使用されるモータの負荷を指している。更に、DC/DCコンバータ135は、出力電圧Voにより直流電圧Vc(3.3V)を生成し、CPU等の制御系に供給する。
(出力電圧の制御)
次に、電源制御IC103による出力電圧Voの制御について説明する。電源制御IC103のOut端子からFET106のゲート端子に出力される制御信号のハイレベル又はローレベルは、Cs端子の入力電圧及びFB端子の入力電圧によって決定される。Cs端子には、FET106がオン状態時にドレイン端子に流れる電流により電流検知抵抗134の両端に生じる電圧が入力される。そのため、Cs端子の入力電圧は、トランス104に供給される入力電力とも言い換えることができる。また、スイッチング電源装置100は、トランス104の出力電圧Voの目標電圧値と、実際の出力電圧値との偏差をフォトカプラ113によって一次側に伝達するフィードバック部147(詳細は後述)を有している。フィードバック部147は、出力電圧Voの変動に応じて、電源制御IC103のFB端子の入力電圧を変化させる。電源制御IC103は、Cs端子の入力電圧がFB端子の入力電圧に等しくなった際にローレベル信号、それ以外はハイレベル信号を出力し、FB端子に入力される電圧に基づいてFET106のオン・オフ状態を制御する。これにより、トランス104への入力電力が制御され、その結果、出力電圧Voの電圧値が制御される。
本実施例のスイッチング電源装置100は、出力電圧Voを切り替えて負荷に供給することが可能であり、切替え可能な出力電圧は、DC24VとDC6Vである。DC24Vは、モータ負荷(エンジン)160や、モータ負荷(増設スキャナ)161や、モータ負荷(増設給紙カセット)162など、負荷側のモータ駆動系に電力を供給するための高い電圧である。一方、DC6Vは、DC/DCコンバータ135を高効率で動作させるための低い電圧である。
(フィードバック部)
フィードバック手段であるフィードバック部147は、出力電圧Voの電圧値を検知し、出力電圧Voの目標電圧値との偏差情報を電源制御IC103に通知する。フィードバック部147は、DC24Vの出力電圧を監視する第一の回路部145と、DC6Vを監視する第二の回路部146から構成されている。第一の回路部145は、出力電圧Voを分圧する分圧抵抗129、130、フォトカプラ113のLEDに流れる電流を制限する電流制限抵抗128、シャントレギュレータ116から構成されている。一方、第二の回路部146は、FET117、コンパレータ118、コンパレータ118に基準電圧を供給するツェナーダイオード119、出力電圧Voを分圧する抵抗132、133、電流制限抵抗131、171、172から構成されている。FET117は、フォトカプラ113の二次側LEDを駆動する。また、コンパレータ118は、2つの入力端子(+端子、-端子)に入力される電圧の大小を比較し、比較結果を出力する。
出力電圧VoのDC24V(以下、単に24Vともいう)又はDC6V(以下、単に6Vともいう)の切替えは、外部の制御系(例えばCPU等)から入力されるPowerSave信号(パワーセーブ信号)によって行われる。本実施例のスイッチング電源装置100では、出力電圧V0は、PowerSave信号がローレベルの場合にはDC24V、ハイレベルの場合にはDC6Vが出力される構成である。PowerSave信号がローレベルの場合には、出力端子がオープンコレクタのコンパレータ118は、出力がローレベルに固定されてしまう。コンパレータ118の出力端子は、FET117のゲート端子に接続されており、コンパレータ118の出力がローレベルであるため、FET117はオフ状態となる。そのため、出力電圧Voが24Vの場合の電源制御IC103のFB端子へのフィードバック制御は、第一の回路部145により行われることになる。
第一の回路部145において、シャントレギュレータ116のリファレンス端子(図中、R)には、出力電圧Voを分圧抵抗129、130により分圧された電圧が入力される。シャントレギュレータ116は、リファレンス端子より入力された電圧が出力電圧Voの目標電圧である基準電圧より高くなると、導通状態となる。その結果、シャントレギュレータ116のカソード端子Kから電流が流れ、電流制限抵抗128を介してフォトカプラ113の二次側LEDが導通状態となる。これにより、フォトカプラ113の一次側フォトトランジスタがオン状態となり、電源制御IC103のFB端子の入力電圧が低下する。一方、出力電圧Voの電圧が目標電圧より低くなると、シャントレギュレータ116のカソード端子Kから電流が流れなくなり、その結果、フォトカプラ113の二次側LEDが非導通状態となる。これにより、フォトカプラ113の一次側フォトトランジスタがオフ状態となり、電源制御IC103のFB端子の入力電圧が上昇する。このように、第一の回路部145は、DC24Vの出力電圧Voの変動に応じて、電源制御IC103のFB端子の入力電圧を変化させる。
一方、PowerSave信号がハイレベルの場合には、オープンコレクタのコンパレータ118は、出力端子からの出力が有効となる。コンパレータ118の出力端子はFET117のゲート端子に接続されているため、コンパレータ118の出力により、FET117のオン・オフ状態が制御される。そのため、PowerSave信号がハイレベルの場合、すなわち出力電圧VoがDC6Vの場合には、出力電圧Voの状態の電源制御IC103へのフィードバック制御は、第二の回路部146により行われることになる。
第二の回路部146において、コンパレータ118の非反転入力端子(+)には、出力電圧Voを分圧抵抗132、133により分圧された電圧が入力され、反転入力端子(-)には、ツェナーダイオード119によって目標電圧が入力される。なお、ツェナーダイオード119はスイッチング電源装置100の出力電圧VoがDC6Vとなるようなツェナー電圧が選択されている。そのため、フォトカプラ113を介して電源制御IC103のFB端子に入力される電圧は、出力電圧Voが6Vになるように設定される。また、出力電圧Voが6Vの場合には、第一の回路部145のシャントレギュレータ116は非導通状態となる。このように、PowerSave信号をハイレベル又はローレベルに切り替えることによって、スイッチング電源装置100は、2種類の出力電圧Voを切り替えることが可能となる。
(過熱保護回路)
続いて、トランス104の過熱状態を検知する検知手段である過熱保護回路136について説明する。本実施例の過熱保護回路136では、温度検知素子として、温度上昇に対して抵抗値が減少する負の温度係数を有するNTCチップサーミスタ(以下、サーミスタという)126を用いている。図2は、サーミスタ126の温度特性を示すグラフであり、縦軸は抵抗値[単位:kΩ]を示し、横軸は温度[単位:℃]を示す。図2に示すように、サーミスタ126の抵抗値は、温度上昇に伴い、指数関数的に減少していることが分かる。
図1に示すように、過熱保護回路136は、コンパレータ114、PNP型のトランジスタ115、フォトカプラ112、サーミスタ126、抵抗120、121、122、123、124、125から構成されている。コンパレータ114の非反転入力端子(+)には、出力電圧Voを分圧手段である抵抗123、サーミスタ126の抵抗により分圧された電圧が入力される。また、コンパレータ114の反転入力端子(-)には、出力電圧Voを抵抗124、125で分圧した電圧が入力される。
本実施例の過熱保護回路136は、比較器であるコンパレータ114の一方の入力端子(-端子)には出力電圧Voを抵抗124、125で分圧した電圧を入力する。一方、コンパレータ114の他方の入力端子(+端子)には、同じ出力電圧Voをサーミスタ126を含む分圧抵抗で分圧した電圧が入力される。上述したように、サーミスタ126の抵抗値は、温度が上昇するに伴い、減少する。そのため、温度が上昇すると、コンパレータ114の+端子に入力される電圧が減少し、-端子に入力される電圧よりも低くなる。その結果、サーミスタ126により検知される温度が、所定の温度よりも高い過熱状態になると、コンパレータ114の出力端子からはローレベルの信号が出力されることになる。
コンパレータ114の出力端子は、抵抗120を介して出力電圧Voでプルアップされ、トランジスタ115のベース端子に接続されている。トランジスタ115は、エミッタ端子が抵抗121を介して出力電圧Voと接続され、コレクタ端子が抵抗122を介してフォトカプラ112の二次側LEDのアノード端子に接続されている。コンパレータ114の出力端子からハイレベル信号が出力されている場合、すなわちサーミスタ126の温度が所定の温度より低い場合には、トランジスタ115はオフ状態である。一方、コンパレータ114の出力端子からローレベル信号(過熱検知信号)が出力されている場合、すなわちサーミスタ126の温度が所定の温度より高い場合には、トランジスタ115はオン状態となる。トランジスタ115がオン状態になると、フォトカプラ112の二次側LEDが導通状態となり、一次側フォトトランジスタがオン状態となり、抵抗127を介して、電源制御IC103のLat端子にハイレベルの信号が入力される。電源制御IC103は、Lat端子にハイレベル信号が入力されると、Out端子からの出力信号をローレベルに設定することで、FET106のスイッチング動作を強制的に停止し、負荷への電力供給を遮断する。
また、本発明で用いるサーミスタ126は、室温検知などに用いる安価な表面実装タイプのチップ型サーミスタを用いることとする。図3は、本実施例で使用するサーミスタ126の検知温度のバラツキを説明するグラフである。図3において、横軸はサーミスタ126の検知温度(単位:℃)を示し、縦軸は検知温度のバラツキ公差(単位:℃)を示している。なお、図3では、バラツキ公差は正のバラツキ公差のみを示しているが、実際の公差は負側にも同じバラツキ公差を有している。例えば、図3では、検知温度が100℃の場合のバラツキ公差は約27℃を示しているが、実際のバラツキ公差は±約27℃ということになる。すなわち、サーミスタ126が検知する温度は、73℃(=100℃-27℃)~127℃(=100℃+27℃)の幅(レンジ)を有している。同様に、検知温度が110℃、120℃の場合のバラツキ公差は、それぞれ±約30℃、±約34℃を示している。図3に示すように、サーミスタ126の検知温度のバラツキ公差は、検知温度が25℃のときが最も小さく、検知温度が高くなるにつれて検知温度のバラツキ幅(レンジ)は大きくなる。したがって、過熱保護回路136は、低い検知温度で動作させる方が、サーミスタ126の検知温度のバラツキを小さくすることができる。
[スイッチング電源装置の回路基板]
(回路基板の構成)
続いて、本実施例のスイッチング電源装置100の回路基板の構成について説明する。本実施例の回路基板は、前述したように、各製品モデルにおいて共通である。図4(a)は、回路基板157の半田(ハンダ)面側を示した図である。また、図4(a)は、図1で説明した回路構成のうち、トランス104、整流用のSBD107、サーミスタ126、抵抗141~144、コンデンサ150が実装される回路基板157の一部を切り出して示した図である。図4(a)において、斜線部分が配線パターン(回路パターン)であり、チップ型であるサーミスタ126、コンデンサ150は、半田面側に表面実装される。サーミスタ126は、トランス104からSBD107に流れる配線パターン156を阻害しないようにしつつ、SBD107の設置位置159の近傍に配置される。また、回路基板157には、SBD107のスナバ回路用のリード型の抵抗141、142、143、144を実装するための実装部である穴(スルーホールともいう)151、152、153、154が設けられている。これにより、抵抗141、142、143、144の順に、サーミスタ126の近傍から徐々に離してスナバ回路用の抵抗を実装することができる。また、図4(a)に示す回路基板157において、トランス104及びサーミスタ126が実装される位置は決められている。抵抗141~144は、SBD107と同様に、発熱素子であり、サーミスタ126の温度検知に影響を与える。そのため、スイッチング電源装置100が使用される製品モデルに応じて、抵抗141~144のいずれかの抵抗が使用されることになる。
(製品モデルAの部品実装)
図4(b)は、画像形成装置の製品モデルAの場合の回路基板157の部品の実装状態を示す図であり、回路基板157の部品が実装される部品面を示している。図4(b)では、スナバ回路用の抵抗として、抵抗141が穴151を介して、サーミスタ126が実装された回路基板157の裏側の部品面に実装されている。サーミスタ126と、発熱源である整流用のSBD107とスナバ回路用の抵抗141が実装されている回路基板157上の距離は、過熱保護回路136の閾値温度に影響する。そのため、以下に述べる製品モデルAにおけるサーミスタ126の検知温度のバラツキを考慮して、過熱保護回路136が過熱状態を検知する閾値温度を決定し、その後、回路基板157上のスナバ回路用の抵抗の実装位置を決定する。
製品モデルAは、印刷エンジンである画像形成部の他に、スキャナ、給紙カセットが追加増設された製品モデルである。そのため、スイッチング電源装置100から、モータ負荷(エンジン)160、モータ負荷(増設スキャナ)161や、モータ負荷(増設給紙カセット)162などへの電力供給が必要となり、トランス104の二次側からの電力供給量が大きい。そのため、図4(b)に示すように、製品モデルAで使用するスイッチング電源装置100の回路基板157では、整流用のSBD107に放熱用のヒートシンク155が取り付けられている。
上述した過熱保護回路136が過熱状態を検知する温度は、FET106や整流用のSBD107の熱暴走が生じる限界温度や、トランス104に使用される巻線の被覆や絶縁物が劣化して絶縁破壊を生じる限界温度よりも低い温度に設定する必要がある。例えば、回路基板157に設けられたSBD107の熱暴走が発生する限界温度である温度130℃になり、そのとき回路基板157に設けられたサーミスタ126の検知温度が128℃であるとする。また、過熱保護回路136がサーミスタ126により検知された温度に基づいて過熱状態と判断し、過熱保護動作を開始する動作温度の中心値を100℃とする。図3に示すサーミスタ126の100℃のときの検知温度のバラツキは±27℃であり、検知温度のバラツキを考慮し、上限温度127℃(=100℃+27℃)で過熱保護回路136が動作するように過熱保護回路136の閾値温度を設定する。具体的には、図2に示すサーミスタ126の抵抗値が温度100℃のときよりも低い抵抗値となった場合に、過熱保護回路136のコンパレータ114からの出力がローレベルとなるように、抵抗123、124、125の抵抗値を設定する。これにより、コンパレータ114からの出力がローレベルとなると、電源制御IC103のOut端子からの出力信号がローレベルとなり、FET106のスイッチング動作が強制的に停止され、負荷への電力供給が遮断される。その結果、過熱保護回路136は、SBD107の熱暴走が発生するときのサーミスタ126の検知温度128℃よりも低い温度で動作し、FET106やSBD107の過熱状態が解消されることになる。
一方、画像形成装置が通常の印刷状態の際に誤って過熱保護回路136が動作しないように、過熱保護回路136が動作する下限温度の確認を行う必要がある。使用するサーミスタ126の100℃のときの検知温度のバラツキは±27℃であり、検知温度のバラツキを考慮し、検知温度の下限値は73℃(=100℃-27℃)となる。画像形成装置が通常印刷時のときのサーミスタ126の検知温度は、周囲部品や製品本体の密閉度の影響を受ける。そのため、画像形成装置の通常印刷時における本体内部の温度の影響で、サーミスタ126の検知温度が70℃になる場合、サーミスタ126の検知温度に基づいて動作を開始する過熱保護回路136の閾値温度の下限温度を70℃より下げると、誤検知が生じる。したがって、過熱保護回路136の過熱状態を検知する下限温度は70℃より高い温度であることが好ましい。
このように、FET106やSBD107やトランス104の限界温度を超えず、更に通常印刷状態で過熱保護回路136が誤動作しないように、過熱保護回路136による回路保護動作が開始される閾値温度を調整し、決定する。そして、SBD107やトランス104が実装された回路基板157において、SBD107が温度130℃のときにサーミスタ126の検知温度が128℃になるよう、SBD107のスナバ回路用の抵抗の実装位置をスルーホール151~154から選択する。選択されたスルーホールにスナバ回路用の抵抗を実装する。例えば、図4(b)の製品モデルAでは、スルーホール151が選択され、抵抗141が実装されている。
なお、サーミスタ126の検知温度のバラツキのマージンを更に増やす場合には、次のような対策により、サーミスタ126の検知温度のバラツキを考慮しても支障が生じないようにマージンを確保する。例えば、SBD107に取り付けるヒートシンクのサイズを大きくしたり、トランス104の巻線径を変更したりすることで限界温度を引き上げて、サーミスタ126の検知温度のバラツキを考慮しても誤検知が生じないマージンを確保することができる。
(製品モデルBの部品実装)
図4(c)は、画像形成装置の製品モデルBの場合の回路基板157の部品の実装状態を示す図であり、回路基板の部品が実装される部品面を示している。図4(c)では、スナバ回路用の抵抗として、抵抗144が穴154を介して、サーミスタ126が実装された回路基板157の裏側の部品面に実装されている。上述した製品モデルAと同様に、製品モデルBにおいても、サーミスタ126と、発熱源であるSBD107と抵抗144が実装されている回路基板157上の距離は、過熱保護回路136の閾値温度に影響する。そのため、以下に述べる製品モデルBにおけるサーミスタ126の温度バラツキを考慮して過熱保護回路136が動作する閾値温度を決定し、その後、回路基板157上のスナバ回路用の抵抗の実装位置を決定する。
製品モデルBは、印刷エンジンである画像形成部のみが設置され、スキャナ、給紙カセットが増設されていない製品モデルであり、スイッチング電源装置100の回路基板157は、製品モデルAと同一の回路基板157が用いられる。製品モデルBは、電力消費量が少ない製品モデルであり、スイッチング電源装置100のトランス104の二次側から供給される電力が小さいため、SBD107には放熱用のヒートシンク155が取り付けられていない。ヒートシンクの有無により、SBD107の発熱量は変化し、ヒートシンクが取り付けられていない場合には、上述した製品モデルAと同等の電流がSBD107に流れた場合に、SBD107の発熱量が大きくなる。そのため、製品モデルAに比べ、製品モデルBでは、サーミスタ126の検知温度が高くなってしまう。
また、周囲部品等の影響や、製品本体の密閉度が高まったことにより、上述した製品モデルAに比べ、製品モデルBでは、サーミスタ126の検知温度が高くなる場合がある。例えば、製品モデルAに比べ、サーミスタ126の検知温度が一律、20℃上昇した場合は、製品モデルBのSBD107の温度が150℃(=130℃+20℃)まで上昇することになる。また、画像形成装置の通常印刷時のサーミスタ126の検知温度は、製品モデルAと比べて20℃上昇し、90℃(=70℃+20℃)となる。この場合、過熱保護回路136が保護動作を開始する動作開始温度の中心を100℃から120℃に上げる必要がある。ところが、過熱保護回路136の動作開始温度(閾値温度)の中心値を100℃から120℃に上げてしまうと、サーミスタ126の検知温度のバラツキ精度の低下を招いてしまう。すなわち、サーミスタ126の検知温度のバラツキは、検知温度が100℃のときの±27℃(検知温度レンジ(幅)は54℃)から、検知温度が120℃のときの±34℃(検知温度レンジ(幅)は68℃)になる。この結果、検知温度のバラツキ精度が14℃(=68℃-54℃)低下することになる。そのため、製品モデルBでは、画像形成装置の通常印刷状態におけるサーミスタ126の検知温度を90℃から20℃分だけ下げて70℃とするために、スナバ回路用の抵抗を穴151に実装される抵抗141から穴154に実装される抵抗144に変更する。
スナバ回路用の抵抗が実装される穴(スルーホール)の位置は、製品モデルBにおいては、次のようにして決定される。すなわち、SBD107やトランス104が実装された回路基板で、SBD107が温度130℃のときにサーミスタ126の検知温度が128℃になるように、サーミスタ126及びSBD107からの距離を調整し、スナバ回路用の抵抗の実装位置を決定する。そして、決定された実装位置に合わせて、スナバ回路用の抵抗を実装する。例えば、図4(c)の製品モデルBでは、穴154が選択され、抵抗144が実装される。このように、サーミスタ126から離した位置にスナバ回路用の抵抗を移動させることで、サーミスタ126は、スナバ回路用の抵抗の発熱による影響を小さくすることができる。これにより、製品モデルBはサーミスタ126を高い温度で使用する必要がなくなる。その結果、過熱保護回路136の動作温度100℃の検知バラツキ±27℃(図3)を増やすことなく、消費電力の大きい製品モデルAと同じ統一された閾値温度で過熱状態を検知し、過熱保護動作が行うことができる。
以上、過熱保護回路136の動作開始温度を全ての製品モデルで統一するために、製品モデルに応じてスナバ抵抗の実装位置を調整可能な回路基板157について説明した。例えば、サーミスタ126の実装パターンを複数設けることにより、過熱保護回路136が動作開始する統一された閾値温度を設定する方法が考えられる。しかしながら、トランス104と整流用のSBD107とを接続する回路パターンには大きな電流が流れるため、リンギングを考慮して、可能な限り太い配線パターンを設定する必要がある。そのため、サーミスタ126の実装パターンを複数設けると、トランス104とSBD107とを接続する配線パターンを細くしなければいけない可能性が生じる。一方、本実施例では、スナバ回路用の抵抗を実装するための穴を複数設ける構成であるため、トランス104とSBD107とを接続する配線パターンを太い配線パターンに設定することができる。
また、図4(c)で示す製品モデルBでは、スナバ回路用の抵抗として抵抗144を実装したが、例えば抵抗142、抵抗143を用いてサーミスタ126の発熱検知温度を微調整できるようにしてもよい。更に、周囲部品や製品本体の密閉度の影響により、製品モデルAの過熱保護回路136の動作温度を低くする場合は、製品モデルAに抵抗144を実装してもよい。
このように、製品モデルの負荷状況に応じてリード型の抵抗の実装位置を変更することで、スナバ回路用の抵抗の複数の実装位置が設けられた同一の基板回路を用いて、統一された過熱保護回路136が動作開始する閾値温度で過熱状態を検知することができる。その結果、複数の製品モデルにおいて、製品モデル毎にスイッチング電源装置の回路基板157の過熱保護検知温度のバラツキを変動させることなく、信頼性の高い過熱保護回路を構成することが可能となる。
以上説明したように、本実施例によれば、異なる製品モデルに同一の回路基板を用いた回路構成で、過熱状態を検知することができる。
実施例1では、スナバ回路用の抵抗として、リード型の抵抗を使用した例について説明した。実施例2では、スナバ回路用の抵抗として、チップ型の抵抗を使用した例について説明する。
[スイッチング電源装置の回路基板]
続いて、本実施例のスイッチング電源装置100の回路基板の構成について説明する。本実施例の回路基板も、実施例1と同様に、各製品モデルにおいて共通である。図5(a)は、回路基板158の半田(ハンダ)面側を示した図である。図5(a)は、図1で説明した回路構成のうち、トランス104、整流用のSBD207、サーミスタ126、抵抗241~243を実装するためのスルーホール251~253、コンデンサ150が実装される回路基板158の一部を切り出して示した図である。図5(a)において、斜線部分が配線パターン(回路パターン)であり、チップ型であるサーミスタ126、コンデンサ150は、半田面側に実装される。サーミスタ126は、トランス104からSBD107に流れる配線パターンを阻害しないようにしつつ、SBD207の設置位置159の近傍に配置する。また、回路基板158には、SBD207のスナバ回路用のチップ型の抵抗241~243を実装するための実装部である穴(スルーホール)251、252、253が設けられている。図5(a)に示すパターン上のスルーホール251、252、253を通して、チップ型の抵抗241、242(不図示)、243を回路基板158の裏側の部品面に実装できるランドパターン261、262、263(図5(b)参照)が設けられている。これにより、抵抗241、242、243の順に、サーミスタ126の近傍から徐々に離してスナバ回路用の抵抗を実装することができる。また、図5(a)に示す回路基板において、トランス104及びサーミスタ126が実装される位置は決められている。抵抗241~243は、SBD207と同様に、発熱素子であり、サーミスタ126の温度検知に影響を与える。そのため、スイッチング電源装置100が使用される製品モデルに応じて、抵抗241~243のいずれかの抵抗が使用されることになる。
(製品モデルCの部品実装)
図5(b)は、画像形成装置の製品モデルCの場合の回路基板158の部品の実装状態を示す図であり、回路基板158の部品が実装される部品面を示している。図5(b)では、スナバ回路用の抵抗として、抵抗241がランドパターン261を介して、回路基板158の裏側の部品面に実装されている。製品モデルCは、印刷エンジンである画像形成部の他に、スキャナ、給紙カセットが追加増設された製品モデルである。そのため、スイッチング電源装置100から、モータ負荷(エンジン)160、モータ負荷(増設スキャナ)161や、モータ負荷(増設給紙カセット)162などへの電力供給が必要となり、トランス104の二次側の電力供給量が大きい。そのため、図5(b)に示すように、製品モデルCで使用するスイッチング電源装置100の回路基板158では、整流用のSBD207に、パッケージが大きく、順方向電圧Vfの特性値が低い高価な部品が用いられている。
例えば、図5(b)に示す画像形成装置の製品モデルCにおいて、通常印刷状態におけるサーミスタ126の検知温度を79℃とする。実施例1のサーミスタ126と同様に、過熱保護回路136が動作開始するサーミスタ126の閾値温度の中心値を100℃、検知温度のバラツキを±27℃とすると、製品モデルCの場合には、通常印刷状態でも過熱保護回路136が動作してしまうことになる。そのため、本実施例では、過熱保護回路136が動作開始するサーミスタ126の検知温度を110℃とする。検知温度が110℃の場合のサーミスタ126の検知温度のバラツキは、図3より±30℃である。そのため、製品モデルCの画像形成装置が通常印刷の状態では、サーミスタ126の検知温度の下限温度は80℃(=110℃-30℃)であり、過熱保護回路136が動作しないサーミスタ126の閾値温度の設定となっている。
(製品モデルDの部品実装)
図5(c)は、画像形成装置の製品モデルDの場合の回路基板158の部品の実装状態を示す図であり、回路基板158の部品が実装される部品面を示している。図5(c)では、スナバ回路用の抵抗として、抵抗243がランドパターン263を介して、回路基板158の裏側の部品面に実装されている。製品モデルDは、印刷エンジンである画像形成部のみが設置され、スキャナ、給紙カセットは増設されていない製品モデルである。そのため、スイッチング電源装置100からの電力供給がモータ負荷(エンジン)160だけであるため、トランス104の二次側の電力供給量が小さいため、SBD208には、パッケージが小さく、順方向電圧Vfの特性値が高い安価な部品が用いられている。
例えば、周囲部品等の影響や、製品本体の密閉度の影響により、画像形成装置の製品モデルDにおいて、通常印刷状態におけるサーミスタ126の検知温度が89℃となる場合があるとする。この場合、製品モデルCと同様に、過熱保護回路136が動作開始するサーミスタ126の検知温度を110℃、検知温度のバラツキは±30℃とすると、過熱保護回路136の閾値温度の下限温度は80℃(=110℃-30℃)となる。そのため、サーミスタ126の検知温度が89℃となる通常印刷状態で、過熱保護回路136が動作してしまうことになる。そこで、図5(c)に示すように、発熱源であるスナバ回路用の抵抗の実装位置を図5(b)の抵抗241の位置から、抵抗243の位置に変更する。サーミスタ126から離れた位置にスナバ回路用の抵抗の実装位置を移動することで、サーミスタ126は、抵抗の発熱の影響を小さくすることができる。これにより、製品モデルDは、過熱保護回路136においてサーミスタ126の閾値温度を高い温度に設定する必要がなくなる。そのため、過熱保護回路136の検知温度のバラツキを増大させることなく、電力消費量の大きい製品モデルCと同じ統一された閾値温度で過熱状態を検知することができる。その結果、画像形成装置の複数の製品モデルに合わせて、スイッチング電源装置の回路基板を製造する必要がなくなり、製品モデルに応じて抵抗の実装位置を変更するだけでよく、コストを抑えることができる。
以上説明したように、本実施例によれば、異なる製品モデルに同一の回路基板を用いた回路構成で、過熱状態を検知することができる。
実施例1、2で説明したスイッチング電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ(制御部)やモータ等の駆動部へ電力を供給する電源装置として適用可能である。以下に、実施例1、2の電源装置が適用される画像形成装置の構成を説明する。
[画像形成装置の構成]
画像形成装置の一例として、レーザビームプリンタを例に挙げて説明する。図6に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ300は、静電潜像が形成される像担持体としての感光ドラム311、感光ドラム311を一様に帯電する帯電部317(帯電手段)、感光ドラム311に形成された静電潜像をトナーで現像する現像部312(現像手段)を備えている。そして、感光ドラム311に現像されたトナー像をカセット316から供給された記録材としてのシート(不図示)に転写部318(転写手段)によって転写して、シートに転写したトナー像を定着器314で定着してトレイ315に排出する。この感光ドラム311、帯電部317、現像部312、転写部318が画像形成部である。また、レーザビームプリンタ300は、実施例1、2で説明したスイッチング電源装置100、200である電源装置500を備えている。なお、電源装置500を適用可能な画像形成装置は、図5に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム311上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
レーザビームプリンタ300は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ320を備えている。コントローラ320は、実施例1、2に記載のスイッチング電源装置100である電源装置500からDC/DCコンバータ135を経由して電力を供給される。また、実施例1、2に記載のスイッチング電源装置100である電源装置500は、感光ドラム311を回転するため、又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部であるモータ負荷(エンジン)160に電力を供給する。更に、実施例1に記載のスイッチング電源装置100である電源装置500は、実施例1の外部のCPUに対応するコントローラ320が、出力電圧Voの切替えを指示するPowerSave信号を出力する。これにより、コントローラ320は、電源装置500の制御を行うことができる。また、スキャナ装置(不図示)や、記録材を積載したカセット316を増設した画像形成装置についても、実施例1、2で説明したように、統一された閾値温度で過熱状態を検知する過熱保護回路が実装された電源装置500を備えることができる。
以上説明したように、本実施例によれば、異なる製品モデルに同一の回路基板を用いた回路構成で、過熱状態を検知することができる。
103 電源制御IC
104 トランス
106 FET(電界効果トランジスタ)
107 SBD(ショットキーバリアダイオード)
136 過熱保護回路
141~144 抵抗
151~154 穴(スルーホール)
157 回路基板

Claims (15)

  1. 一次巻線及び二次巻線を有するトランスと、
    前記トランスの前記一次巻線に直列に接続されたスイッチング素子と、
    前記トランスの前記二次巻線に接続された整流素子と、
    前記スイッチング素子のスイッチング動作によって前記トランスに電力が供給された際に、前記整流素子の温度を検知するための検知手段と、
    前記整流素子に並列に接続された抵抗素子と、
    が実装された回路基板を備え、
    前記抵抗素子は、前記回路基板上における複数の実装部のうち、選択された所定の実装部に実装され、
    前記検知手段は、前記トランスの二次巻線からの出力電圧を分圧する分圧回路を有し、
    前記分圧回路は、温度により抵抗値が変化する温度検知素子を含み、
    前記温度検知素子は、サーミスタであり、
    前記整流素子は、ショットキーバリアダイオードであり、
    前記抵抗素子は、前記ショットキーバリアダイオードのスナバ回路用の抵抗であり、
    前記複数の実装部は、前記サーミスタからの距離が異なるように前記回路基板に設けられた複数のスルーホールであり、
    前記抵抗素子は、前記トランスの二次巻線からの出力電圧が供給される負荷が軽いほど前記複数のスルーホールの中から前記サーミスタから離れたスルーホールに実装され、前記負荷が重いほど前記複数のスルーホールの中から前記サーミスタに近いスルーホールに実装されることを特徴とする電源装置。
  2. 前記所定の実装部とは、前記電源装置が搭載される装置の構成に応じて選択され、前記装置の構成は、負荷が異なる第一の構成と第二の構成を含み、前記第一の構成と前記第二の構成とで、前記所定の実装部が異なることを特徴とする請求項1に記載の電源装置。
  3. 前記分圧回路は、前記温度検知素子に接続された分圧抵抗素子を含み、
    前記検知手段は、前記出力電圧を前記分圧回路で分圧した電圧に基づいて前記整流素子の過熱状態を検知すると、過熱検知信号を制御手段に出力し、
    前記制御手段は、入力された前記過熱検知信号に応じて、前記スイッチング素子をオフし、前記出力電圧の生成を遮断することを特徴とする請求項1又は2に記載の電源装置。
  4. 前記サーミスタが検知する温度に応じて、前記検知手段が過熱状態を検知する温度は、所定の温度であることを特徴とする請求項3に記載の電源装置。
  5. 前記ショットキーバリアダイオードは、前記負荷の状態に応じて放熱のためのヒートシンクが取り付けられ、
    前記抵抗は、前記ヒートシンクの有無に応じて、実装される前記スルーホールの位置を変更することを特徴とする請求項1から4のいずれか1項に記載の電源装置。
  6. 前記抵抗素子は、リード型の抵抗であり、
    前記抵抗素子は、前記サーミスタが実装された前記回路基板の面の裏側の面に実装されることを特徴とする請求項5に記載の電源装置。
  7. 前記抵抗素子は、前記ショットキーバリアダイオードのスナバ回路用のチップ型の抵抗であることを特徴とする請求項4に記載の電源装置。
  8. 前記抵抗素子は、前記サーミスタが実装された前記回路基板の面の裏側の面に実装されることを特徴とする請求項7に記載の電源装置。
  9. 制御手段から出力される、前記トランスの二次巻線からの出力電圧を切り替える切替え信号に応じて、前記スイッチング素子を制御して、前記二次巻線に第一の出力電圧又は前記第一の出力電圧よりも低い第二の出力電圧を誘起することを特徴とする請求項1乃至8のいずれか1項に記載の電源装置。
  10. 前記出力電圧と前記出力電圧に対応する目標電圧との偏差に応じた情報を前記制御手段に出力するフィードバック手段を備え、
    前記フィードバック手段は、前記出力電圧が前記第一の出力電圧の場合に動作し、前記第一の出力電圧と前記第一の出力電圧に対応する目標電圧との偏差に応じた前記情報を出力する第一の回路部と、前記出力電圧が前記第二の出力電圧の場合に動作し、前記第二の出力電圧と、前記第二の出力電圧に対応する目標電圧との偏差に応じた前記情報を出力する第二の回路部と、を有し、
    前記制御手段は、前記フィードバック手段から出力される前記情報に基づいて、前記スイッチング素子をオン状態又はオフ状態に制御することを特徴とする請求項9に記載の電源装置。
  11. 前記切替え信号は、外部から入力されることを特徴とする請求項10に記載の電源装置。
  12. 記録材に画像形成を行う画像形成手段と、
    請求項1から請求項11のいずれか1項に記載の電源装置と、
    を備えることを特徴とする画像形成装置。
  13. 前記画像形成装置として、画像形成手段、読取手段、給紙手段を含む第一の構成と、前記画像形成装置として、画像形成手段を含む第二の構成を含み、前記第一の構成と前記第二の構成とで、前記所定の実装部が異なることを特徴とする請求項12に記載の画像形成装置。
  14. 前記第一の構成における、前記トランスの二次巻線からの出力電圧が供給される負荷は、前記第二の構成における前記負荷より大きいことを特徴とする請求項13に記載の画像形成装置。
  15. 前記画像形成手段を制御するコントローラを有し、
    前記コントローラは、前記出力電圧を第一の電圧又は前記第一の電圧とは異なる第二の電圧に切り替えるために切替え信号を出力することを特徴とする請求項14に記載の画像形成装置。
JP2018217207A 2018-01-17 2018-11-20 電源装置及び画像形成装置 Active JP7301527B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/245,162 US10749425B2 (en) 2018-01-17 2019-01-10 Power supply apparatus and image forming apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018005349 2018-01-17
JP2018005349 2018-01-17

Publications (2)

Publication Number Publication Date
JP2019126246A JP2019126246A (ja) 2019-07-25
JP7301527B2 true JP7301527B2 (ja) 2023-07-03

Family

ID=67399262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018217207A Active JP7301527B2 (ja) 2018-01-17 2018-11-20 電源装置及び画像形成装置

Country Status (1)

Country Link
JP (1) JP7301527B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000209524A (ja) 1999-01-13 2000-07-28 Mitsubishi Electric Corp 電源制御装置
JP2002171372A (ja) 2000-11-30 2002-06-14 Canon Inc 画像形成装置
JP2015141928A (ja) 2014-01-27 2015-08-03 三菱電機株式会社 大電力抵抗器および車載機器
JP2017139837A (ja) 2016-02-01 2017-08-10 オンキヨー株式会社 保護回路、及び、スイッチング電源
JP2017225245A (ja) 2016-06-15 2017-12-21 ローム株式会社 絶縁同期整流型dc/dcコンバータ、電源アダプタおよび電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000209524A (ja) 1999-01-13 2000-07-28 Mitsubishi Electric Corp 電源制御装置
JP2002171372A (ja) 2000-11-30 2002-06-14 Canon Inc 画像形成装置
JP2015141928A (ja) 2014-01-27 2015-08-03 三菱電機株式会社 大電力抵抗器および車載機器
JP2017139837A (ja) 2016-02-01 2017-08-10 オンキヨー株式会社 保護回路、及び、スイッチング電源
JP2017225245A (ja) 2016-06-15 2017-12-21 ローム株式会社 絶縁同期整流型dc/dcコンバータ、電源アダプタおよび電子機器

Also Published As

Publication number Publication date
JP2019126246A (ja) 2019-07-25

Similar Documents

Publication Publication Date Title
US10749425B2 (en) Power supply apparatus and image forming apparatus
US9329561B2 (en) Low power consumption accurate power supply overvoltage detection
KR101487054B1 (ko) 방전 회로 및 전원
US8761631B2 (en) Power supply including zero-cross detection circuit, and image forming apparatus
US8977157B2 (en) Switching power supply
US9372463B2 (en) Image forming apparatus including fixing section having heat generating members switchable between series and parallel connection conditions
KR101436967B1 (ko) 전류 공진 전원
US20190155199A1 (en) Image forming apparatus
JP2015189190A (ja) 電源装置及び画像形成装置
JP7301527B2 (ja) 電源装置及び画像形成装置
JP6748483B2 (ja) コンバータ、及び、コンバータを備えた画像形成装置
JP2020188538A (ja) 電源装置及び画像形成装置
US9343972B2 (en) Power supply switching rectification method according to input alternating voltage, and image forming apparatus having the same
JP5904807B2 (ja) 電源、及び、画像形成装置
JP7080623B2 (ja) 電源装置及び画像形成装置
JP2011188580A (ja) 電源装置及び電子機器
US11209765B2 (en) Power supply device and image forming device
US20230209699A1 (en) Humidity-adjusted power supply
JP2015111204A (ja) 電源装置及び画像形成装置
US20220368237A1 (en) Power supply apparatus and image forming apparatus
JP2021184066A (ja) 電源装置および画像形成装置
JP2022135237A (ja) スイッチング電源及び画像形成装置
JP5409267B2 (ja) Dc−dc電源装置及び画像形成装置
JP2021035270A (ja) 電源装置及び画像形成装置
JP2022114459A (ja) 電源装置及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230621

R151 Written notification of patent or utility model registration

Ref document number: 7301527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151