JP7275567B2 - 赤外線検出器及びその製造方法、撮像素子、撮像システム - Google Patents
赤外線検出器及びその製造方法、撮像素子、撮像システム Download PDFInfo
- Publication number
- JP7275567B2 JP7275567B2 JP2018242544A JP2018242544A JP7275567B2 JP 7275567 B2 JP7275567 B2 JP 7275567B2 JP 2018242544 A JP2018242544 A JP 2018242544A JP 2018242544 A JP2018242544 A JP 2018242544A JP 7275567 B2 JP7275567 B2 JP 7275567B2
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- layer
- electrode
- light
- infrared detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、赤外線検出器及びその製造方法、撮像素子、撮像システムに関する。
赤外線検出器では、基板上に、下部コンタクト層、受光層、上部コンタクト層を積層して半導体積層構造を形成し、エッチングによって分離し、表面全体を覆うように絶縁膜を形成し、下部コンタクト層及び上部コンタクト層上に電極を形成するのが一般的である。
なお、半導体積層構造の表面と絶縁膜の間に表面全体を覆うようにバンドギャップの大きい半導体膜を形成することもある。
なお、半導体積層構造の表面と絶縁膜の間に表面全体を覆うようにバンドギャップの大きい半導体膜を形成することもある。
ところで、赤外線検出器では、暗電流の低減が課題となっている。
特に、赤外線検出器を高性能化するにあたり、受光層の中央領域を流れるバルク成分の暗電流を低減するだけでなく、受光層の側壁表面及びその近傍領域（外周領域）を流れる暗電流成分（表面リーク電流）も低減することが必要である。
なお、表面全体を覆うようにバンドギャップの大きい半導体膜を形成しても、暗電流成分を低減するのは難しい。これは、半導体膜を再成長させる際に、半導体積層構造の側面と半導体膜の界面に例えば酸素や炭素などの不純物が残留してしまい、この不純物によって界面に新たに不純物準位が形成され、これが暗電流を増加させる要因となるからである。
特に、赤外線検出器を高性能化するにあたり、受光層の中央領域を流れるバルク成分の暗電流を低減するだけでなく、受光層の側壁表面及びその近傍領域（外周領域）を流れる暗電流成分（表面リーク電流）も低減することが必要である。
なお、表面全体を覆うようにバンドギャップの大きい半導体膜を形成しても、暗電流成分を低減するのは難しい。これは、半導体膜を再成長させる際に、半導体積層構造の側面と半導体膜の界面に例えば酸素や炭素などの不純物が残留してしまい、この不純物によって界面に新たに不純物準位が形成され、これが暗電流を増加させる要因となるからである。
本発明は、受光層の中央領域を流れるバルク成分の暗電流を低減するだけでなく、受光層の外周領域を流れる暗電流も低減し、赤外線検出器の性能を向上させることを目的とする。
１つの態様では、赤外線検出器は、受光層と、受光層上に設けられ、受光層の中央領域の多数キャリアをブロックする第１障壁層と、第１障壁層上に設けられた電極と、第１障壁層上の電極の外周を電極に接することなく囲むように設けられるとともに、第１障壁層上に積層されて第１障壁層の上方のみに設けられ、受光層の外周領域の多数キャリアをブロックする第２障壁層とを備える。
１つの態様では、撮像素子は、上述の赤外線検出器を１画素として複数の画素が２次元に配列されている赤外線検出器アレイを備える。
１つの態様では、撮像素子は、上述の赤外線検出器を１画素として複数の画素が２次元に配列されている赤外線検出器アレイを備える。
１つの態様では、撮像システムは、上述の撮像素子と、撮像素子に赤外線を入射させるための光学レンズとを備え、第２障壁層のバンドギャップは、光学レンズのエネルギーギャップよりも大きい。
１つの態様では、赤外線検出器の製造方法は、受光層を形成する工程と、受光層上に、受光層の中央領域の多数キャリアをブロックする第１障壁層を形成する工程と、第１障壁層上に電極を形成する工程と、第１障壁層上の電極の外周を電極に接することなく囲むように設けられるとともに、第１障壁層上に積層されて第１障壁層の上方のみに設けられ、受光層の外周領域の多数キャリアをブロックする第２障壁層を形成する工程とを含む。
１つの態様では、赤外線検出器の製造方法は、受光層を形成する工程と、受光層上に、受光層の中央領域の多数キャリアをブロックする第１障壁層を形成する工程と、第１障壁層上に電極を形成する工程と、第１障壁層上の電極の外周を電極に接することなく囲むように設けられるとともに、第１障壁層上に積層されて第１障壁層の上方のみに設けられ、受光層の外周領域の多数キャリアをブロックする第２障壁層を形成する工程とを含む。
１つの側面として、受光層の中央領域を流れるバルク成分の暗電流を低減するだけでなく、受光層の外周領域を流れる暗電流も低減し、赤外線検出器の性能を向上させることができるという効果を有する。
以下、図面により、本発明の実施の形態にかかる赤外線検出器及びその製造方法、撮像素子、撮像システムについて、図１～図２２を参照しながら説明する。
本実施形態にかかる赤外線検出器は、赤外線を検出する赤外線検出器であって、例えば、受光層に、ＩｎＡｓやＧａＳｂなどのナローギャップ半導体からなる超格子構造やそれらの混晶を用いたもの、あるいは、タイプＩＩ超格子（Type II Superlattices：Ｔ２ＳＬ）を用いたものに好適の赤外線検出器である。
本実施形態にかかる赤外線検出器は、赤外線を検出する赤外線検出器であって、例えば、受光層に、ＩｎＡｓやＧａＳｂなどのナローギャップ半導体からなる超格子構造やそれらの混晶を用いたもの、あるいは、タイプＩＩ超格子（Type II Superlattices：Ｔ２ＳＬ）を用いたものに好適の赤外線検出器である。
本実施形態の赤外線検出器は、図１、図２に示すように、受光層１と、受光層１上に設けられた第１障壁層２と、第１障壁層２上に設けられた電極３と、第１障壁層２上の電極３の周囲に設けられた第２障壁層４とを備える。
ここで、受光層１は、赤外線を吸収してキャリアを生成する半導体層（赤外線吸収層）である。
ここで、受光層１は、赤外線を吸収してキャリアを生成する半導体層（赤外線吸収層）である。
第１障壁層２は、受光層１の中央領域（内部）の多数キャリアをブロックする半導体層である。これにより、後述するように、受光層１の中央領域を流れるバルク成分の暗電流を低減できるようにしている。
この第１障壁層２は、受光層１の中央領域の多数キャリアが電子の場合には、電子をブロックする電子障壁層であり、受光層１の中央領域の多数キャリアが正孔の場合には、正孔をブロックする正孔障壁層である。
この第１障壁層２は、受光層１の中央領域の多数キャリアが電子の場合には、電子をブロックする電子障壁層であり、受光層１の中央領域の多数キャリアが正孔の場合には、正孔をブロックする正孔障壁層である。
また、第１障壁層２は、受光層１で生成された少数キャリアを引き出す電極３が設けられている側に設けられている。
また、第１障壁層２は、受光層１と第２障壁層４の間に設けられている。
また、第１障壁層２のバンドギャップは、受光層１のバンドギャップよりも大きくなっている。
また、第１障壁層２は、受光層１と第２障壁層４の間に設けられている。
また、第１障壁層２のバンドギャップは、受光層１のバンドギャップよりも大きくなっている。
そして、例えば、受光層１がｐ型の場合、第１障壁層２が、受光層１に対して価電子帯側に大きなバンドオフセットを有するようにして（例えば図１２参照）、受光層１（受光層１の中央領域）の多数キャリアである正孔をブロックする障壁層（ユニポーラバリア層）として機能するようにしている。
一方、受光層１がｎ型の場合、第１障壁層２が、受光層１に対して伝導帯側に大きなバンドオフセットを有するようにして、受光層１（受光層２の中央領域）の多数キャリアである電子をブロックする障壁層（ユニポーラバリア層）として機能するようにすれば良い。
一方、受光層１がｎ型の場合、第１障壁層２が、受光層１に対して伝導帯側に大きなバンドオフセットを有するようにして、受光層１（受光層２の中央領域）の多数キャリアである電子をブロックする障壁層（ユニポーラバリア層）として機能するようにすれば良い。
なお、光吸収（光励起）などによって受光層１で生成された少数キャリア（光励起キャリア）は、第１障壁層２によってブロックされることなく、電極３から効率的に引き出されるようになっている。
第２障壁層４は、受光層１の外周領域（側壁表面及びその近傍領域；外周部）の多数キャリアをブロックする半導体層である。これにより、後述するように、受光層１の外周領域を流れる表面リーク電流を低減できるようにしている。
第２障壁層４は、受光層１の外周領域（側壁表面及びその近傍領域；外周部）の多数キャリアをブロックする半導体層である。これにより、後述するように、受光層１の外周領域を流れる表面リーク電流を低減できるようにしている。
この第２障壁層４は、受光層１の外周領域の多数キャリアが電子の場合には、電子をブロックする電子障壁層であり、受光層１の外周領域の多数キャリアが正孔の場合には、正孔をブロックする正孔障壁層である。
また、第２障壁層４は、受光層１で生成された少数キャリアを引き出す電極３が設けられている側に設けられている。
また、第２障壁層４は、受光層１で生成された少数キャリアを引き出す電極３が設けられている側に設けられている。
また、第２障壁層４は、電極３の外周を囲うように設けられている。
また、第２障壁層４は、電極３に接しないように電極３から離して設けられている。つまり、第２障壁層４は、電極３に電気的に接続されないように設けられている。
また、第２障壁層４は、第１障壁層２上に積層されて、第１障壁層２の上方のみに設けられており、第１障壁層２の側面や受光層１の側面を覆うようには設けられていない。
また、第２障壁層４は、電極３に接しないように電極３から離して設けられている。つまり、第２障壁層４は、電極３に電気的に接続されないように設けられている。
また、第２障壁層４は、第１障壁層２上に積層されて、第１障壁層２の上方のみに設けられており、第１障壁層２の側面や受光層１の側面を覆うようには設けられていない。
また、第２障壁層４のバンドギャップは、受光層１及び第１障壁層２のバンドギャップよりも大きくなっている。
そして、例えば、受光層１がｐ型の場合、第２障壁層４が、受光層１及び第１障壁層２に対して伝導帯側に大きなバンドオフセットを有するようにして（例えば図１３参照）、受光層１の外周領域の多数キャリアである電子をブロックする障壁層として機能するようにしている。
そして、例えば、受光層１がｐ型の場合、第２障壁層４が、受光層１及び第１障壁層２に対して伝導帯側に大きなバンドオフセットを有するようにして（例えば図１３参照）、受光層１の外周領域の多数キャリアである電子をブロックする障壁層として機能するようにしている。
なお、受光層１がｎ型の場合、第２障壁層４が、受光層１及び第１障壁層２に対して価電子帯側に大きなバンドオフセットを有するようにして、受光層１の外周領域の多数キャリアである正孔をブロックする障壁層として機能するようにしても良い。
また、第２障壁層４は、受光層１の導電型と同一の導電型とし、キャリア濃度が１×１０１８ｃｍ－３以上であることが好ましい。このように、第２障壁層４のキャリア濃度を高濃度にすることによって、受光層１の外周領域の多数キャリアを、よりブロックすることが可能となる。
また、第２障壁層４は、受光層１の導電型と同一の導電型とし、キャリア濃度が１×１０１８ｃｍ－３以上であることが好ましい。このように、第２障壁層４のキャリア濃度を高濃度にすることによって、受光層１の外周領域の多数キャリアを、よりブロックすることが可能となる。
また、第２障壁層４は、膜厚が５０ｎｍ以上であることが好ましい。
なお、ここでは、第２障壁層４は、厚さが電極３の厚さよりも厚くなっている。つまり、第２障壁層４は、高さが電極３の高さよりも高くなっている。
また、第２障壁層４は、側面から中央ヘ向かう方向の幅が１μｍ以上であることが好ましい。ここで、側面から中央ヘ向かう方向の幅は、リング状に設けられた第２障壁層４の外周と内周の間の幅（距離）、即ち、メサ構造５の側面（側壁）からの距離である。
なお、ここでは、第２障壁層４は、厚さが電極３の厚さよりも厚くなっている。つまり、第２障壁層４は、高さが電極３の高さよりも高くなっている。
また、第２障壁層４は、側面から中央ヘ向かう方向の幅が１μｍ以上であることが好ましい。ここで、側面から中央ヘ向かう方向の幅は、リング状に設けられた第２障壁層４の外周と内周の間の幅（距離）、即ち、メサ構造５の側面（側壁）からの距離である。
電極３は、金属電極であって、第１障壁層２に接するように設けられている。つまり、電極３は、第１障壁層２に電気的に接続されるように設けられている。なお、この電極３を上部電極又は第１電極ともいう。
このように、第１障壁層２に加え、第２障壁層４を設けることで、受光層１の中央領域を流れるバルク成分の暗電流を低減するだけでなく、受光層１の外周領域を流れる暗電流成分（表面リーク電流）も低減することが可能となる。
このように、第１障壁層２に加え、第２障壁層４を設けることで、受光層１の中央領域を流れるバルク成分の暗電流を低減するだけでなく、受光層１の外周領域を流れる暗電流成分（表面リーク電流）も低減することが可能となる。
ところで、本実施形態では、第１障壁層２は、上部コンタクト層（上部電極層）としても機能する。なお、第１障壁層２を、上部コンタクト層又は上部電極層ともいう。
このため、第１障壁層２は、少なくとも電極３に接している領域がそれ以外の領域よりも高濃度の不純物を含むことが好ましい。この場合、第１障壁層２は、少なくとも電極３に接している領域及びその近傍に不純物が積極的に添加されているものとすれば良い。これにより、受光層１で生成された電子又は正孔を効率的に引き出すことが可能となる。
このため、第１障壁層２は、少なくとも電極３に接している領域がそれ以外の領域よりも高濃度の不純物を含むことが好ましい。この場合、第１障壁層２は、少なくとも電極３に接している領域及びその近傍に不純物が積極的に添加されているものとすれば良い。これにより、受光層１で生成された電子又は正孔を効率的に引き出すことが可能となる。
なお、不純物を添加してｎ型にするかｐ型にするかは、電子を引き出すか正孔を引き出すかによって決まる。このため、受光層１の導電型と反対の導電型になるように不純物を添加することになる。例えば、受光層１がｐ型の場合、不純物を添加してｎ型にし、受光層１がｎ型の場合、不純物を添加してｐ型にすることになる。
また、第１障壁層２は、ｐ型領域とｎ型領域とを備えるか、ｐ型領域とｉ型領域とを備えるか、又は、ｎ型領域とｉ型領域とを備えることが好ましい。
また、第１障壁層２は、ｐ型領域とｎ型領域とを備えるか、ｐ型領域とｉ型領域とを備えるか、又は、ｎ型領域とｉ型領域とを備えることが好ましい。
例えば、受光層１は、ｐ型であり、第１障壁層２は、受光層１の側の領域がｉ型であり、第２障壁層４の側の領域がｎ型であり、第２障壁層４は、ｐ型であることが好ましい。
また、受光層１は、ｎ型であり、第１障壁層２は、受光層１の側の領域がｉ型であり、第２障壁層４の側の領域がｐ型であり、第２障壁層４は、ｎ型であることが好ましい。
また、受光層１は、ｐ型であり、第１障壁層２は、受光層１の側の領域がｐ型であり、第２障壁層４の側の領域がｎ型であり、第２障壁層４は、ｐ型であることが好ましい。
また、受光層１は、ｎ型であり、第１障壁層２は、受光層１の側の領域がｉ型であり、第２障壁層４の側の領域がｐ型であり、第２障壁層４は、ｎ型であることが好ましい。
また、受光層１は、ｐ型であり、第１障壁層２は、受光層１の側の領域がｐ型であり、第２障壁層４の側の領域がｎ型であり、第２障壁層４は、ｐ型であることが好ましい。
また、受光層１は、ｎ型であり、第１障壁層２は、受光層１の側の領域がｎ型であり、第２障壁層４の側の領域がｐ型であり、第２障壁層４は、ｎ型であることが好ましい。
ところで、受光層１、第１障壁層２、第２障壁層４は、いずれも半導体層であり、これらが順に積層されて半導体積層構造を構成している。
本実施形態では、受光層１、第１障壁層２及び第２障壁層４は、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂのいずれかの材料からなるか、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂいずれか２種以上を含む超格子からなるか、又は、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂのいずれか２種以上を含む混晶からなる。
ところで、受光層１、第１障壁層２、第２障壁層４は、いずれも半導体層であり、これらが順に積層されて半導体積層構造を構成している。
本実施形態では、受光層１、第１障壁層２及び第２障壁層４は、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂのいずれかの材料からなるか、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂいずれか２種以上を含む超格子からなるか、又は、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂのいずれか２種以上を含む混晶からなる。
例えば、受光層１は、ＩｎＡｓやＧａＳｂなどのナローギャップ半導体からなる超格子構造やそれらの混晶からなるものとすれば良い。また、例えば、ＧａＳｂ基板上に、ＧａＳｂ基板に格子定数の近いＧａＳｂ、ＩｎＡｓ、ＡｌＳｂなどの材料を用いて超格子構造を形成して受光層１とすることで、中赤外線（３～５μｍ）、遠赤外線（８～１２μｍ）領域の赤外線を検出できるようになり、例えばセキュリティ分野、インフラ点検分野などへの応用が可能となる。
また、例えば、受光層１を、ＩｎＡｓ／ＧａＳｂ超格子からなるものとし、第１障壁層２を、ＩｎＡｓ／ＡｌＳｂ超格子からなるものとし、第２障壁層４を、ＡｌＧａＳｂからなるものとすれば良い。
また、本実施形態では、半導体積層構造をエッチングによって分離してメサ構造５を構成している。このため、受光層１、第１障壁層２、第２障壁層４は、メサ構造５を構成している。つまり、受光層１の側面、第１障壁層２の側面及び第２障壁層４の側面が、メサ構造５の側面（側壁）を構成している。また、第２障壁層４は、メサ構造５の上部を構成している。
また、本実施形態では、半導体積層構造をエッチングによって分離してメサ構造５を構成している。このため、受光層１、第１障壁層２、第２障壁層４は、メサ構造５を構成している。つまり、受光層１の側面、第１障壁層２の側面及び第２障壁層４の側面が、メサ構造５の側面（側壁）を構成している。また、第２障壁層４は、メサ構造５の上部を構成している。
このように、バンドギャップの大きい半導体層である第２障壁層４は、メサ構造５の上部のみに設けられており、メサ構造５の側面（側壁）を覆うようには設けられていない。
このため、従来の表面全体を覆うようにバンドギャップの大きい半導体膜を形成する場合と異なり、暗電流を増加させる要因がなく、暗電流を低減することが可能である。
また、本実施形態では、受光層１の側面、第１障壁層２の側面及び第２障壁層４の側面及び上面を覆う絶縁膜６を備える。そして、絶縁膜６は、電極３と第２障壁層４の間に介在するように設けられている。
このため、従来の表面全体を覆うようにバンドギャップの大きい半導体膜を形成する場合と異なり、暗電流を増加させる要因がなく、暗電流を低減することが可能である。
また、本実施形態では、受光層１の側面、第１障壁層２の側面及び第２障壁層４の側面及び上面を覆う絶縁膜６を備える。そして、絶縁膜６は、電極３と第２障壁層４の間に介在するように設けられている。
ここで、絶縁膜６は、ＳｉＮ、ＳｉＯ２、ＳｉＯＮのいずれかの材料からなるか、又は、ＳｉＮ、ＳｉＯ２、ＳｉＯＮのいずれか２種類以上を積層してなるものとすれば良い。
なお、絶縁膜６を備える場合、絶縁膜６と各半導体層１、２、４の側面（メサ構造５の側面）との界面でバンドが曲がり、受光層１の中央領域と外周領域で多数キャリアが異なることになりやすいため、本発明を適用するのが好ましい。また、絶縁膜６を備える場合、絶縁膜６との界面で電子が誘起されやすいため、本発明を適用するのが好ましい。
なお、絶縁膜６を備える場合、絶縁膜６と各半導体層１、２、４の側面（メサ構造５の側面）との界面でバンドが曲がり、受光層１の中央領域と外周領域で多数キャリアが異なることになりやすいため、本発明を適用するのが好ましい。また、絶縁膜６を備える場合、絶縁膜６との界面で電子が誘起されやすいため、本発明を適用するのが好ましい。
このほか、本実施形態では、基板７と、基板７の上方に設けられた電極層８と、電極層８上に設けられた電極９とを備える。
ここで、基板７は、例えばＧａＳｂ基板などの半導体基板である。なお、基板７は、ＩｎＡｓ、ＧａＳｂ、ＧａＡｓ、ＩｎＰ、ＩｎＳｂのいずれかからなるものであれば良い。
電極層８は、受光層１の下方に設けられている。つまり、電極層８上に受光層１が設けられている。このため、上述の電極層としても機能する第１障壁層２とこの電極層８は、受光層１を挟むように設けられていることになる。また、基板７の上方に、電極層８、受光層１、第１障壁層２、第２障壁層４が積層されて半導体積層構造が構成されていることになる。なお、電極層８を下部電極層又は下部コンタクト層ともいう。
ここで、基板７は、例えばＧａＳｂ基板などの半導体基板である。なお、基板７は、ＩｎＡｓ、ＧａＳｂ、ＧａＡｓ、ＩｎＰ、ＩｎＳｂのいずれかからなるものであれば良い。
電極層８は、受光層１の下方に設けられている。つまり、電極層８上に受光層１が設けられている。このため、上述の電極層としても機能する第１障壁層２とこの電極層８は、受光層１を挟むように設けられていることになる。また、基板７の上方に、電極層８、受光層１、第１障壁層２、第２障壁層４が積層されて半導体積層構造が構成されていることになる。なお、電極層８を下部電極層又は下部コンタクト層ともいう。
例えば、電極層８は、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂのいずれかの材料からなるか、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂいずれか２種以上を含む超格子からなるか、又は、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂのいずれか２種以上を含む混晶からなるものとすれば良い。
電極９は、金属電極であって、電極層８に接するように設けられている。つまり、電極９は、電極層８に電気的に接続されるように設けられている。なお、この電極９を下部電極又は第２電極ともいう。
電極９は、金属電極であって、電極層８に接するように設けられている。つまり、電極９は、電極層８に電気的に接続されるように設けられている。なお、この電極９を下部電極又は第２電極ともいう。
上述のように構成される本実施形態の赤外線検出器は、以下のようにして製造することができる。
つまり、本実施形態の赤外線検出器の製造方法は、受光層１を形成する工程と、受光層１上に、受光層１の中央領域の多数キャリアをブロックする第１障壁層２を形成する工程と、第１障壁層２上に電極３を形成する工程と、第１障壁層２上の電極３の周囲に電極３に接しないように、受光層１の外周領域の多数キャリアをブロックする第２障壁層４を形成する工程とを含む（例えば図１参照）。
つまり、本実施形態の赤外線検出器の製造方法は、受光層１を形成する工程と、受光層１上に、受光層１の中央領域の多数キャリアをブロックする第１障壁層２を形成する工程と、第１障壁層２上に電極３を形成する工程と、第１障壁層２上の電極３の周囲に電極３に接しないように、受光層１の外周領域の多数キャリアをブロックする第２障壁層４を形成する工程とを含む（例えば図１参照）。
ところで、上述のように構成及び製造方法を採用しているのは、以下の理由による。
赤外線検出器では、水銀カドミウムテルル（Mercury Cadmium Telluride：ＭＣＴ）に変わる次世代の材料として、タイプＩＩ超格子（Type II Superlattices：Ｔ２ＳＬ）が期待されており、現在、盛んに研究されている。
多くは、ＧａＳｂ基板上に、ＧａＳｂ基板に格子定数の近いＧａＳｂ、ＩｎＡｓ、ＡｌＳｂなどの材料を用いて超格子構造を形成し、それを赤外線吸収層（受光層）とすることで、中赤外線（３～５μｍ）、遠赤外線（８～１２μｍ）領域の赤外線を検出できるようにし、例えばセキュリティ分野、インフラ点検分野などへの応用を可能としている。
赤外線検出器では、水銀カドミウムテルル（Mercury Cadmium Telluride：ＭＣＴ）に変わる次世代の材料として、タイプＩＩ超格子（Type II Superlattices：Ｔ２ＳＬ）が期待されており、現在、盛んに研究されている。
多くは、ＧａＳｂ基板上に、ＧａＳｂ基板に格子定数の近いＧａＳｂ、ＩｎＡｓ、ＡｌＳｂなどの材料を用いて超格子構造を形成し、それを赤外線吸収層（受光層）とすることで、中赤外線（３～５μｍ）、遠赤外線（８～１２μｍ）領域の赤外線を検出できるようにし、例えばセキュリティ分野、インフラ点検分野などへの応用を可能としている。
しかしながら、赤外線吸収層にＴ２ＳＬを用いた赤外線検出器（例えば図２２参照）では、暗電流の低減が課題となっている。
ここで、赤外線検出器の暗電流Ｉｄは、次式（１）で表される。
Ｉｄ＝ＩＢｕｌｋ＋ＩＳｕｒｆａｃｅ・・・（１）
上記式（１）の右辺第１項は、受光層の内部（中央領域）を流れるバルク成分ＩＢｕｌｋであり、右辺第２項は、受光層の側壁表面及びその近傍領域（外周領域）を流れる成分ＩＳｕｒｆａｃｅである。
ここで、赤外線検出器の暗電流Ｉｄは、次式（１）で表される。
Ｉｄ＝ＩＢｕｌｋ＋ＩＳｕｒｆａｃｅ・・・（１）
上記式（１）の右辺第１項は、受光層の内部（中央領域）を流れるバルク成分ＩＢｕｌｋであり、右辺第２項は、受光層の側壁表面及びその近傍領域（外周領域）を流れる成分ＩＳｕｒｆａｃｅである。
赤外線検出器を高性能化する（例えばＳ／Ｎ比を上げるなど）にあたり、受光層の側壁表面及びその近傍領域を流れる暗電流成分（表面リーク電流）を低減することが必要である。
例えば、暗電流を低減する構造として、受光層と電極層の間に障壁層（ユニポーラバリア層）を設けることが考えられる。
例えば、暗電流を低減する構造として、受光層と電極層の間に障壁層（ユニポーラバリア層）を設けることが考えられる。
しかしながら、ユニポーラバリア層を設けることで、バルク成分の暗電流だけでなく、表面リーク電流も低減できる可能性があるのは、例えば、受光層がｎ型であって、受光層の側壁表面及びその近傍領域（外周領域）での多数キャリアがｎ型であるような場合などに限られる。
つまり、ユニポーラバリア層を設けることで、バルク成分の暗電流だけでなく、表面リーク電流も低減できる可能性があるのは、受光層の中央領域の多数キャリアと受光層の外周領域の多数キャリアが同じである場合に限られる。
つまり、ユニポーラバリア層を設けることで、バルク成分の暗電流だけでなく、表面リーク電流も低減できる可能性があるのは、受光層の中央領域の多数キャリアと受光層の外周領域の多数キャリアが同じである場合に限られる。
一方、赤外線検出器の高性能化にあたっては、例えば、受光層がｐ型であって、受光層の側壁表面及びその近傍領域（外周領域）での多数キャリアがｎ型であるような場合など、受光層の中央領域の多数キャリアと受光層の外周領域の多数キャリアが異なる場合を選択することがある。このような場合、ユニポーラバリア層を設けるだけでは、表面リーク電流を効果的に抑制することは難しい。
また、例えば、表面リーク電流を低減する構造として、メサ構造の側面を含む表面全体を覆うようにバンドギャップの大きい半導体膜を設け、このバンドギャップの大きい半導体膜の表面を覆うように絶縁膜を設けることが考えられる。
しかしながら、表面全体を覆うようにバンドギャップの大きい半導体膜を設けても、暗電流成分を低減するのは難しい。
しかしながら、表面全体を覆うようにバンドギャップの大きい半導体膜を設けても、暗電流成分を低減するのは難しい。
これは、半導体膜を再成長させる際に、半導体積層構造の側面と半導体膜の界面に例えば酸素や炭素などの不純物が残留してしまい、この不純物によって界面に新たに不純物準位が形成され、これが暗電流を増加させる要因となるからである。
つまり、表面全体を覆うようにバンドギャップの大きい半導体膜を設ける場合、この半導体膜は再成長によって形成することになる。
つまり、表面全体を覆うようにバンドギャップの大きい半導体膜を設ける場合、この半導体膜は再成長によって形成することになる。
そして、メサ構造の側面を含む表面全体に半導体膜を再成長させると、再成長させた半導体膜とメサ構造の側面との界面には、再成長時に例えば酸素や炭素などの不純物が残留してしまう。
この不純物によってバンドギャップの大きい半導体膜とメサ構造の側面の界面に新たに不純物準位が形成され、これが暗電流を増加させる要因となる。
この不純物によってバンドギャップの大きい半導体膜とメサ構造の側面の界面に新たに不純物準位が形成され、これが暗電流を増加させる要因となる。
このため、表面全体を覆うようにバンドギャップの大きい半導体膜を設けても、暗電流成分を低減するのは難しい。
このように、メサ構造の表面全体を覆うように絶縁膜を設ける場合の表面リーク電流を低減すべく、これらの間にバンドギャップの大きい半導体膜を設けて、メサ構造の側面との間で生成される多数キャリアの密度を少なくしているが、上述の要因で暗電流を低減するのは難しい。
このように、メサ構造の表面全体を覆うように絶縁膜を設ける場合の表面リーク電流を低減すべく、これらの間にバンドギャップの大きい半導体膜を設けて、メサ構造の側面との間で生成される多数キャリアの密度を少なくしているが、上述の要因で暗電流を低減するのは難しい。
また、メサ構造の表面全体を覆うように絶縁膜を設けない場合、メサ構造の表面が酸化されて酸化膜が形成されてしまうなど、別の要因で暗電流を低減するのは難しい。
そこで、再成長せずに、メサ構造５の中央領域（受光層の中央領域）を流れるバルク成分の暗電流を低減するだけでなく、メサ構造５の側壁表面及びその近傍（外周領域；受光層の外周領域）を流れる暗電流（表面リーク電流）も低減し、赤外線検出器の性能を向上させるために、上述のような構成及び製造方法を採用している。
そこで、再成長せずに、メサ構造５の中央領域（受光層の中央領域）を流れるバルク成分の暗電流を低減するだけでなく、メサ構造５の側壁表面及びその近傍（外周領域；受光層の外周領域）を流れる暗電流（表面リーク電流）も低減し、赤外線検出器の性能を向上させるために、上述のような構成及び製造方法を採用している。
以下、本実施形態の赤外線検出器及びその製造方法について、具体例を挙げて、図３～図１０を参照しながら説明する。
この具体例では、赤外線検出器は、図３に示すように、ｎ型ＧａＳｂ（１００）基板７上に、ＧａＳｂバッファー層１０、ＩｎＡｓＳｂエッチングストッパー層１１、ＩｎＡｓ／ＧａＳｂの超格子からなる電極層８、ＩｎＡｓ／ＧａＳｂの超格子からなる受光層１、ＩｎＡｓ／ＡｌＳｂの超格子からなる第１障壁層２、ＡｌＧａＳｂからなる第２障壁層４を積層した半導体積層構造を備える。
この具体例では、赤外線検出器は、図３に示すように、ｎ型ＧａＳｂ（１００）基板７上に、ＧａＳｂバッファー層１０、ＩｎＡｓＳｂエッチングストッパー層１１、ＩｎＡｓ／ＧａＳｂの超格子からなる電極層８、ＩｎＡｓ／ＧａＳｂの超格子からなる受光層１、ＩｎＡｓ／ＡｌＳｂの超格子からなる第１障壁層２、ＡｌＧａＳｂからなる第２障壁層４を積層した半導体積層構造を備える。
また、電極層８及び第１障壁層２のそれぞれの表面に接するように電極９、３を備え、それ以外の表面はＳｉＯ２絶縁膜６で覆われている。
また、第２障壁層４は、電極３の外周を囲うように設けられており、電極３との間に絶縁膜６が介在しているため、電極３とは電気的に接続されないようになっている（例えば図２参照）。
また、第２障壁層４は、電極３の外周を囲うように設けられており、電極３との間に絶縁膜６が介在しているため、電極３とは電気的に接続されないようになっている（例えば図２参照）。
このような構造を有する赤外線検出器は、以下のようにして製造することができる。
ここでは、図４～図８に示すように、ｎ型ＧａＳｂ（１００）基板７上に、赤外線検出器を構成する半導体積層構造をエピタキシャル成長させる。
つまり、エピタキシャル成長層は、ＧａＳｂバッファー層１０、ＩｎＡｓＳｂエッチングストッパー層１１、ＩｎＡｓ／ＧａＳｂの超格子からなる電極層８、ＩｎＡｓ／ＧａＳｂの超格子からなる受光層１、ＩｎＡｓ／ＡｌＳｂの超格子からなる第１障壁層２、ＡｌＧａＳｂからなる第２障壁層４で構成される。
ここでは、図４～図８に示すように、ｎ型ＧａＳｂ（１００）基板７上に、赤外線検出器を構成する半導体積層構造をエピタキシャル成長させる。
つまり、エピタキシャル成長層は、ＧａＳｂバッファー層１０、ＩｎＡｓＳｂエッチングストッパー層１１、ＩｎＡｓ／ＧａＳｂの超格子からなる電極層８、ＩｎＡｓ／ＧａＳｂの超格子からなる受光層１、ＩｎＡｓ／ＡｌＳｂの超格子からなる第１障壁層２、ＡｌＧａＳｂからなる第２障壁層４で構成される。
具体的には、赤外線検出器を構成する半導体積層構造の各層は、例えば、分子線エピタキシー（ＭＢＥ：：Molecular Beam Epitaxy）によって形成する。
まず、ｎ型ＧａＳｂ（１００）基板７を、ＭＢＥ装置の基板導入室の中に導入する。なお、ｎ型ＧａＳｂ（１００）基板７は、準備室において脱ガス処理される。
次に、超高真空に保持された成長室へ搬送する。
まず、ｎ型ＧａＳｂ（１００）基板７を、ＭＢＥ装置の基板導入室の中に導入する。なお、ｎ型ＧａＳｂ（１００）基板７は、準備室において脱ガス処理される。
次に、超高真空に保持された成長室へ搬送する。
成長室に搬送されたｎ型ＧａＳｂ（１００）基板７は、表面の酸化膜を除去するために、Ｓｂ雰囲気下で加熱される。
このようにして酸化膜を除去した後、基板表面の平坦性を良くするために、図４に示すように、ｎ型ＧａＳｂ（１００）基板７上に、ＧａＳｂバッファー層１０を、例えば基板温度約５００℃で約１００ｎｍ成長させる。
このようにして酸化膜を除去した後、基板表面の平坦性を良くするために、図４に示すように、ｎ型ＧａＳｂ（１００）基板７上に、ＧａＳｂバッファー層１０を、例えば基板温度約５００℃で約１００ｎｍ成長させる。
次に、ＧａＳｂバッファー層１０上に、ＩｎＡｓＳｂエッチングストッパー層１１を、例えば約３００ｎｍ成長させる。
この場合、ＩｎＡｓＳｂエッチングストッパー層１１の混晶組成は、ＧａＳｂに格子整合するように設定することが好ましい。例えば、ＩｎＡｓ０．９１Ｓｂ０．０９である。
次に、図５に示すように、ＩｎＡｓＳｂエッチングストッパー層１１上に、ＩｎＡｓ／ＧａＳｂの超格子からなる電極層８を形成する。
この場合、ＩｎＡｓＳｂエッチングストッパー層１１の混晶組成は、ＧａＳｂに格子整合するように設定することが好ましい。例えば、ＩｎＡｓ０．９１Ｓｂ０．０９である。
次に、図５に示すように、ＩｎＡｓＳｂエッチングストッパー層１１上に、ＩｎＡｓ／ＧａＳｂの超格子からなる電極層８を形成する。
例えば、約１．２ｎｍのＩｎＡｓと約２．４ｎｍのＧａＳｂからなる超格子とし、Ｂｅをドーピングした正孔濃度が約１×１０１８ｃｍ－３のｐ型とし、約４８０ｎｍ成長させて、ｐ型ＩｎＡｓ／ＧａＳｂ超格子からなる電極層８を形成する。
次に、図６に示すように、電極層８上に、ＩｎＡｓ／ＧａＳｂの超格子からなる受光層１を形成する。
次に、図６に示すように、電極層８上に、ＩｎＡｓ／ＧａＳｂの超格子からなる受光層１を形成する。
例えば、約１．８ｎｍのＩｎＡｓと約２．２ｎｍのＧａＳｂからなる超格子とし、Ｂｅをドーピングした正孔濃度が約１×１０１６ｃｍ－３のｐ型とし、約１２００ｎｍ成長させて、ｐ型ＩｎＡｓ／ＧａＳｂ超格子からなる受光層１を形成する。
次に、図７に示すように、受光層１上に、ＩｎＡｓ／ＡｌＳｂの超格子からなる第１障壁層２を形成する。
次に、図７に示すように、受光層１上に、ＩｎＡｓ／ＡｌＳｂの超格子からなる第１障壁層２を形成する。
例えば、まず、約２．８ｎｍのＩｎＡｓと約１．２ｎｍのＡｌＳｂからなる超格子とし、Ｂｅをドーピングした正孔濃度が約１×１０１６ｃｍ－３のｐ型障壁層（ｐ型領域）を約２００ｎｍ成長させる。
次いで、Ｓｉドーピングをした電子濃度が約１×１０１６ｃｍ－３のｎ型障壁層（ｎ型領域）を約２００ｎｍ成長させる。
次いで、Ｓｉドーピングをした電子濃度が約１×１０１６ｃｍ－３のｎ型障壁層（ｎ型領域）を約２００ｎｍ成長させる。
このようにして、ｐ型ＩｎＡｓ／ＡｌＳｂ超格子からなるｐ型障壁層（ｐ型領域）と、ｎ型ＩｎＡｓ／ＡｌＳｂ超格子からなるｎ型障壁層（ｎ型領域）とからなり、ｐｎ接合を有する第１障壁層２を形成する。
このようにして形成された第１障壁層２は、受光層１に対して価電子帯側に大きなバンドオフセットを有するため（例えば図１２参照）、受光層１（受光層１の中央領域）の多数キャリアである正孔をブロックする障壁層（ユニポーラバリア層）として機能することになる。
このようにして形成された第１障壁層２は、受光層１に対して価電子帯側に大きなバンドオフセットを有するため（例えば図１２参照）、受光層１（受光層１の中央領域）の多数キャリアである正孔をブロックする障壁層（ユニポーラバリア層）として機能することになる。
ここでは、第１障壁層２のバンドギャップが、受光層１のバンドギャップよりも大きくなるように、第１障壁層２に、バンドギャップの大きいＡｌＳｂを用いることで、受光層１に対して価電子帯側に大きなバンドオフセットを有する障壁層を実現している。
次いで、図８に示すように、第１障壁層２上に、ＡｌＧａＳｂからなる第２障壁層４を形成する。
次いで、図８に示すように、第１障壁層２上に、ＡｌＧａＳｂからなる第２障壁層４を形成する。
例えば、Ａｌ０．２Ｇａ０．８Ｓｂとし、Ｂｅをドーピングした正孔濃度が約１×１０１８ｃｍ－３のｐ型とし、約２００ｎｍ成長させて、ｐ型ＡｌＧａＳｂ（ｐ型Ａｌ０．２Ｇａ０．８Ｓｂ）からなる第２障壁層４を形成する。
このようにして形成された第２障壁層４は、受光層１及び第１障壁層２に対して伝導帯側に大きなバンドオフセットを有するため（例えば図１３参照）、第２障壁層４は、受光層１の外周領域の多数キャリアである電子をブロックする障壁層（バリア層）として機能することになる。
このようにして形成された第２障壁層４は、受光層１及び第１障壁層２に対して伝導帯側に大きなバンドオフセットを有するため（例えば図１３参照）、第２障壁層４は、受光層１の外周領域の多数キャリアである電子をブロックする障壁層（バリア層）として機能することになる。
ここでは、第２障壁層４のバンドギャップが、受光層１及び第１障壁層２のバンドギャップよりも大きくなるように、第２障壁層４に、バンドギャップの大きいＡｌＧａＳｂを用いることで、受光層１及び第１障壁層２に対して伝導帯側に大きなバンドオフセットを有するバリア層を実現している。
このようにして、半導体積層構造を形成する。
このようにして、半導体積層構造を形成する。
次に、図９に示すように、電極層８の一部の表面が露出するように、第２障壁層４、第１障壁層２、受光層１を選択的にエッチングする。これにより、メサ構造５が形成される。このようにして、赤外線検出器を構成する各画素が形成される。
次いで、第１障壁層２の表面の一部が露出するように、第２障壁層４を選択的にエッチングする。これにより、メサ構造５の上部を構成する第２障壁層４に電極３を設けるための開口部１２が形成される。
次いで、第１障壁層２の表面の一部が露出するように、第２障壁層４を選択的にエッチングする。これにより、メサ構造５の上部を構成する第２障壁層４に電極３を設けるための開口部１２が形成される。
ここで、第２障壁層４に設けられた開口部１２は、画素の周辺（外周）と接触しない位置に形成する。
ここでは、開口部１２は、第２障壁層４の外周、即ち、メサ構造５の側壁表面（側面）から例えば約５μｍ内側に形成している。つまり、第２障壁層４は、リング状に設けられており、側面から中央へ向かう方向の幅が約５μｍになっている。
ここでは、開口部１２は、第２障壁層４の外周、即ち、メサ構造５の側壁表面（側面）から例えば約５μｍ内側に形成している。つまり、第２障壁層４は、リング状に設けられており、側面から中央へ向かう方向の幅が約５μｍになっている。
次に、図１０に示すように、エッチングによって形成された側面を含む表面全体を覆うように、ＳｉＯ２からなる絶縁膜６を形成する。
次に、マスクを用いたエッチングによって、電極層８の一部及び第１障壁層２の一部が露出するように絶縁膜６を選択的にエッチングし、例えばＴｉ／Ｐｔ／Ａｕからなる電極９、３を形成する（図３参照）。
次に、マスクを用いたエッチングによって、電極層８の一部及び第１障壁層２の一部が露出するように絶縁膜６を選択的にエッチングし、例えばＴｉ／Ｐｔ／Ａｕからなる電極９、３を形成する（図３参照）。
このようにして、本具体例の赤外線検出器を製造することができる。
次に、上述のように構成される本実施形態の赤外線検出器において、表面リーク電流を低減できる原理について説明する。
ここで、図１１は、本実施形態の赤外線検出器の構成を示す断面図である。また、図１２は、図１１のＸ－Ｘ線に沿う断面におけるエネルギーバンド図である。また、図１３は、図１１のＹ－Ｙ線に沿う断面におけるエネルギーバンド図である。また、図１４は、図１１のＺ－Ｚ線に沿う断面におけるエネルギーバンド図である。
次に、上述のように構成される本実施形態の赤外線検出器において、表面リーク電流を低減できる原理について説明する。
ここで、図１１は、本実施形態の赤外線検出器の構成を示す断面図である。また、図１２は、図１１のＸ－Ｘ線に沿う断面におけるエネルギーバンド図である。また、図１３は、図１１のＹ－Ｙ線に沿う断面におけるエネルギーバンド図である。また、図１４は、図１１のＺ－Ｚ線に沿う断面におけるエネルギーバンド図である。
なお、図１２～図１４では、動作電圧付近となるように、第２障壁層４に囲まれた電極３に＋０．２Ｖの電圧を印加した場合を例に挙げて示している。
まず、メサ構造５の中央領域（受光層１の中央領域）においては、図１２に示すようなエネルギーバンド構造になっている。
図１２に示すように、第１障壁層２は、受光層１に対して価電子帯側に大きなバンドオフセットを有し、また、伝導帯側ではバンドオフセットは熱エネルギーよりも十分に小さい。なお、理想的にはバンドオフセットは０ｅＶであることが好ましい。
まず、メサ構造５の中央領域（受光層１の中央領域）においては、図１２に示すようなエネルギーバンド構造になっている。
図１２に示すように、第１障壁層２は、受光層１に対して価電子帯側に大きなバンドオフセットを有し、また、伝導帯側ではバンドオフセットは熱エネルギーよりも十分に小さい。なお、理想的にはバンドオフセットは０ｅＶであることが好ましい。
このため、第１障壁層２は、受光層１（受光層１の中央領域）の多数キャリアである正孔をブロックし、かつ、受光層１（受光層１の中央領域）の少数キャリアである電子はブロックしないユニポーラバリア層となっている。
よって、受光層１で生成された電子を効率的に引き出すことができる。
例えば、メサ構造５の中央領域（画素中央領域）において、光吸収などによって光吸収層（受光層）で生成された少数キャリアの電子は、第１障壁層２によってブロックされることなく、電極３から効率的に引き出されることになる。
よって、受光層１で生成された電子を効率的に引き出すことができる。
例えば、メサ構造５の中央領域（画素中央領域）において、光吸収などによって光吸収層（受光層）で生成された少数キャリアの電子は、第１障壁層２によってブロックされることなく、電極３から効率的に引き出されることになる。
このように、第１障壁層２によって、受光層１の中央領域の多数キャリアである正孔がブロックされるため、赤外線検出器の暗電流のうち、受光層１の内部（中央領域）を流れるバルク成分を低減することができる。
一方、メサ構造５の側壁表面及びその近傍領域（外周領域；受光層１の外周領域）においては、図１３に示すようなエネルギーバンド構造になっている。
一方、メサ構造５の側壁表面及びその近傍領域（外周領域；受光層１の外周領域）においては、図１３に示すようなエネルギーバンド構造になっている。
図１３に示すように、メサ構造５の側壁表面及びその近傍には第２障壁層４が配置されており、第２障壁層４は、受光層１及び第１障壁層２に対して、伝導帯側に大きなバンドオフセットを有する。
このため、第２障壁層４は、受光層１の外周領域（受光層１の側壁表面及びその近傍領域）の多数キャリアである電子をブロックするバリア層として機能する。
このため、第２障壁層４は、受光層１の外周領域（受光層１の側壁表面及びその近傍領域）の多数キャリアである電子をブロックするバリア層として機能する。
また、第２障壁層４は、電極３の外周を囲むように配置されているため、メサ構造５のいずれの側壁表面及びその近傍領域の多数キャリアである電子についても、電極３から引き出されるのを抑制することができる。
このように、第２障壁層４によって、受光層１の外周領域の多数キャリアである電子がブロックされるため、赤外線検出器の暗電流のうち、受光層１の外周領域を流れる成分（表面リーク電流）を低減することができる。
このように、第２障壁層４によって、受光層１の外周領域の多数キャリアである電子がブロックされるため、赤外線検出器の暗電流のうち、受光層１の外周領域を流れる成分（表面リーク電流）を低減することができる。
また、第１障壁層２の電極近傍領域及び第２障壁層近傍領域においては、図１４に示すようなエネルギーバンド構造になっている。
図１４に示すように、第２障壁層近傍領域の第１障壁層２は、電子に対するポテンシャルエネルギー（伝導帯のエネルギー）が、メサ構造５の側壁表面及びその近傍領域において、メサ構造５の側壁表面から離れるにしたがって高くなっている。
図１４に示すように、第２障壁層近傍領域の第１障壁層２は、電子に対するポテンシャルエネルギー（伝導帯のエネルギー）が、メサ構造５の側壁表面及びその近傍領域において、メサ構造５の側壁表面から離れるにしたがって高くなっている。
このため、第１障壁層２は、メサ構造５の側壁表面及びその近傍領域の多数キャリアである電子に対してポテンシャル障壁として機能し、メサ構造５の側壁表面及びその近傍領域の多数キャリアである電子が、面内方向に拡散するのを抑制することができる。
このように、第１障壁層２によって、受光層１の外周領域の多数キャリアである電子が面内方向に拡散するのを抑制することができるため、赤外線検出器の暗電流のうち、受光層１の外周領域を流れる成分（表面リーク電流）を低減することができる。
このように、第１障壁層２によって、受光層１の外周領域の多数キャリアである電子が面内方向に拡散するのを抑制することができるため、赤外線検出器の暗電流のうち、受光層１の外周領域を流れる成分（表面リーク電流）を低減することができる。
ここで、図１５は、本実施形態の構造（例えば図３、図２参照）及び比較例の構造（例えば図１６、図１７参照）についての約１５０Ｋでの暗電流計算結果を示している。
なお、図１５中、実線Ａが、本実施形態の構造（例えば図３、図２参照）の暗電流計算結果を示しており、実線Ｂは、第２障壁層４を備えない比較例の構造（例えば図１６、図１７参照）の暗電流計算結果を示している。
なお、図１５中、実線Ａが、本実施形態の構造（例えば図３、図２参照）の暗電流計算結果を示しており、実線Ｂは、第２障壁層４を備えない比較例の構造（例えば図１６、図１７参照）の暗電流計算結果を示している。
図１５に示すように、本実施形態の構造によれば、動作電圧である＋０．２Ｖ付近で、暗電流を約７割に低減することができることがわかる。
なお、上述の実施形態の具体例の構成は、効果が得られる範囲で適宜変更しても良い。
例えば、上述の実施形態の具体例では、受光層１をＩｎＡｓとＧａＳｂの超格子としているが、吸収波長に応じて各層の厚さを適宜変更しても良い。
なお、上述の実施形態の具体例の構成は、効果が得られる範囲で適宜変更しても良い。
例えば、上述の実施形態の具体例では、受光層１をＩｎＡｓとＧａＳｂの超格子としているが、吸収波長に応じて各層の厚さを適宜変更しても良い。
また、超格子を構成するＩｎＡｓ層とＧａＳｂ層の間に、ＧａＳｂ基板に格子整合するようにＩｎＳｂ層を設けても良い。
また、超格子は、ＩｎＡｓ、ＩｎＳｂ、ＧａＳｂ、ＡｌＳｂのいずれか２種以上から構成されるものとしても良い。
また、赤外領域に応答する材料であれば、ＩｎＡｓ、ＩｎＳｂ、ＧａＳｂ、ＡｌＳｂのいずれか２種以上の混晶から受光層１が構成されていても良い。例えばＩｎＡｓ１－ａＳｂａ（０≦ａ≦１）であっても良い。
また、超格子は、ＩｎＡｓ、ＩｎＳｂ、ＧａＳｂ、ＡｌＳｂのいずれか２種以上から構成されるものとしても良い。
また、赤外領域に応答する材料であれば、ＩｎＡｓ、ＩｎＳｂ、ＧａＳｂ、ＡｌＳｂのいずれか２種以上の混晶から受光層１が構成されていても良い。例えばＩｎＡｓ１－ａＳｂａ（０≦ａ≦１）であっても良い。
また、受光層１は、ＩｎＡｓ、ＩｎＳｂ、ＧａＳｂ、ＡｌＳｂのいずれかの材料からなるものとすれば良い。
また、受光層１をｐ型としているが、ｉ型又はｎ型であっても良い。
また、第１障壁層２をＩｎＡｓとＡｌＳｂの超格子としているが、受光層１のバンド構造に応じて各層の厚さを適宜変更しても良い。
また、受光層１をｐ型としているが、ｉ型又はｎ型であっても良い。
また、第１障壁層２をＩｎＡｓとＡｌＳｂの超格子としているが、受光層１のバンド構造に応じて各層の厚さを適宜変更しても良い。
また、第１障壁層２は、受光層１の多数キャリアのみをブロックすることが好ましい。
上述の具体例では、受光層１をｐ型としたため、第１障壁層２は、多数キャリアである正孔をブロックする構造としているが、受光層１をｎ型とする場合には、多数キャリアである電子をブロックする構造とするのが好ましい。この場合、第１障壁層２は、必要に応じて、ＡｌＧａＳｂ、ＡｌＡｓＳｂなどの混晶を用いても良い。
上述の具体例では、受光層１をｐ型としたため、第１障壁層２は、多数キャリアである正孔をブロックする構造としているが、受光層１をｎ型とする場合には、多数キャリアである電子をブロックする構造とするのが好ましい。この場合、第１障壁層２は、必要に応じて、ＡｌＧａＳｂ、ＡｌＡｓＳｂなどの混晶を用いても良い。
つまり、第１障壁層２は、ＩｎＡｓ、ＩｎＳｂ、ＧａＳｂ、ＡｌＳｂのいずれか２種以上から構成される超格子を用いても良いし、ＩｎＡｓ、ＩｎＳｂ、ＧａＳｂ、ＡｌＳｂのいずれか２種以上の混晶を用いても良いし、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂのいずれかの材料を用いても良い。
また、第１障壁層２のバンドギャップは、受光層１のバンドギャップよりも大きいことが好ましい。特に、第１障壁層２のバンドギャップが、受光層１のバンドギャップの２倍以上になるようにするのがさらに好ましい。
また、第１障壁層２のバンドギャップは、受光層１のバンドギャップよりも大きいことが好ましい。特に、第１障壁層２のバンドギャップが、受光層１のバンドギャップの２倍以上になるようにするのがさらに好ましい。
また、第１障壁層２は、少なくとも電極３と接触する部分がドーピングされていれば良い。
上述の具体例では、受光層１をｐ型としたため、第１障壁層２の受光層１側をｐ型（ｐ型領域）、電極３側をｎ型（ｎ型領域）として、電極３と接触する部分がドーピングされているものとしているが、例えば、第１障壁層２の受光層１側をｉ型（アンドープ；ｉ型領域）としても良い。
上述の具体例では、受光層１をｐ型としたため、第１障壁層２の受光層１側をｐ型（ｐ型領域）、電極３側をｎ型（ｎ型領域）として、電極３と接触する部分がドーピングされているものとしているが、例えば、第１障壁層２の受光層１側をｉ型（アンドープ；ｉ型領域）としても良い。
また、受光層１をｎ型とする場合には、第１障壁層２の受光層１側をｎ型（ｎ型領域）、電極３側をｐ型（ｐ型領域）として、電極３と接触する部分がドーピングされているものとしても良い。この場合、第１障壁層２の受光層１側をｉ型（ｉ型領域）としても良い。
このように、第１障壁層２は、ｐ型領域とｎ型領域とを備えるか、ｐ型領域とｉ型領域とを備えるか、又は、ｎ型領域とｉ型領域とを備えるものとすれば良い。
このように、第１障壁層２は、ｐ型領域とｎ型領域とを備えるか、ｐ型領域とｉ型領域とを備えるか、又は、ｎ型領域とｉ型領域とを備えるものとすれば良い。
また、上述の具体例では、第１障壁層２をｐ型障壁層及びｎ型障壁層からなる２層構造にしているが、第１障壁層２の全体をｉ型とし、第２障壁層４をエッチングして第１障壁層２が露出した表面から例えばイオン注入等でドーピングを部分的に施して、電極３と接触する部分をｎ型又はｐ型にドーピングされているものとしても良い。
また、電極３は、第１障壁層２と電気的に接続されていれば良く、電極３の厚さが絶縁膜６よりも厚くなっていても良いし、電極３の上面が絶縁膜６の上面よりも上側になるように電極３の厚さが厚くなっていても良いし、さらに、接続のために、電極３と電気的に接続された配線金属（図示せず）を付加しても良い。
また、電極３は、第１障壁層２と電気的に接続されていれば良く、電極３の厚さが絶縁膜６よりも厚くなっていても良いし、電極３の上面が絶縁膜６の上面よりも上側になるように電極３の厚さが厚くなっていても良いし、さらに、接続のために、電極３と電気的に接続された配線金属（図示せず）を付加しても良い。
また、第２障壁層４は、膜厚を約２００ｎｍとしているが、適宜変更しても良い。
但し、絶縁膜６と第２障壁層４の界面近傍、及び、第２障壁層４と第１障壁層２の界面近傍には空乏領域が形成されるため、ポテンシャル障壁として機能させるために、約５０ｎｍ以上とするのが好ましい。さらに好ましくは、第２障壁層４をトンネルしないように、約１５０ｎｍ以上とする。
但し、絶縁膜６と第２障壁層４の界面近傍、及び、第２障壁層４と第１障壁層２の界面近傍には空乏領域が形成されるため、ポテンシャル障壁として機能させるために、約５０ｎｍ以上とするのが好ましい。さらに好ましくは、第２障壁層４をトンネルしないように、約１５０ｎｍ以上とする。
また、第２障壁層４の側壁表面からの幅を約５μｍとしているが、適宜変更しても良い。
但し、絶縁膜６と第２障壁層４の界面近傍には空乏領域が形成されるため、幅が約１μｍ以上であることが好ましい。つまり、絶縁膜６と第２障壁層４の界面近傍ではバンドが曲がっているため、これよりも第２障壁層４の幅を広くすることで表面リーク電流を低減することが可能となる。
但し、絶縁膜６と第２障壁層４の界面近傍には空乏領域が形成されるため、幅が約１μｍ以上であることが好ましい。つまり、絶縁膜６と第２障壁層４の界面近傍ではバンドが曲がっているため、これよりも第２障壁層４の幅を広くすることで表面リーク電流を低減することが可能となる。
また、第２障壁層４はＡｌＧａＳｂとしているが、Ａｌ組成を適宜変更しても良い。また、第２障壁層４は、受光層１の外周領域の多数キャリアをブロックするものであれば良い。つまり、受光層１の側壁表面及びその近傍の多数キャリアに対してポテンシャル障壁として機能すれば良く、例えば超格子やＡｌＧａＳｂ、ＡｌＡｓＳｂなどを用いても良い。
つまり、第２障壁層４は、ＩｎＡｓ、ＩｎＳｂ、ＧａＳｂ、ＡｌＳｂのいずれか２種以上から構成される超格子を用いても良いし、ＩｎＡｓ、ＩｎＳｂ、ＧａＳｂ、ＡｌＳｂのいずれか２種以上の混晶を用いても良いし、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂのいずれかの材料を用いても良い。
また、トンネル効果を抑制するために、第２障壁層４と第１障壁層２がブロークンギャップ型の接合でないことが好ましい。つまり、第２障壁層４及び第１障壁層２の少なくとも一方のバンドオフセットが大きくなりすぎて、第２障壁層４と第１障壁層２との接合がバンド間トンネル接合とならないようにすることが好ましい。
また、トンネル効果を抑制するために、第２障壁層４と第１障壁層２がブロークンギャップ型の接合でないことが好ましい。つまり、第２障壁層４及び第１障壁層２の少なくとも一方のバンドオフセットが大きくなりすぎて、第２障壁層４と第１障壁層２との接合がバンド間トンネル接合とならないようにすることが好ましい。
また、第２障壁層４のバンドギャップは、受光層１のバンドギャップよりも大きく、かつ、第１障壁層２のバンドギャップよりも大きいことが好ましい。また、後述するように、第２障壁層４のバンドギャップは、赤外線撮像装置３０に備えられる光学レンズ３４の材料（レンズ材料）のバンドギャップよりも大きいことがさらに好ましい（例えば図２１参照）。
また、第２障壁層４は、受光層１の導電型と同一の導電型とし、キャリア濃度が１×１０１８ｃｍ－３以上であることが好ましい。
また、ドーピングする不純物をＳｉやＢｅとしているが、これら以外であっても良い。例えばｎ型不純物としてＴｅ、ｐ型不純物としてＺｎを用いても良い。
また、赤外線検出器を構成する半導体積層構造の積層方法をＭＢＥ法としているが、例えばＭＯＣＶＤ法やその他の積層構造が作製可能な方法であっても良い。
また、ドーピングする不純物をＳｉやＢｅとしているが、これら以外であっても良い。例えばｎ型不純物としてＴｅ、ｐ型不純物としてＺｎを用いても良い。
また、赤外線検出器を構成する半導体積層構造の積層方法をＭＢＥ法としているが、例えばＭＯＣＶＤ法やその他の積層構造が作製可能な方法であっても良い。
また、赤外線検出器の構造において、エッチングストッパー層１１はなくても良い。また、基板７やバッファー層１０が除去されていても良い。
ところで、例えば図１８、図１９に示すように、上述のように構成される赤外線検出器２０（例えば図１、図３参照）を１画素として、複数の画素を平面上に２次元に配列して撮像素子（赤外線撮像素子）２１を構成することができる。
ところで、例えば図１８、図１９に示すように、上述のように構成される赤外線検出器２０（例えば図１、図３参照）を１画素として、複数の画素を平面上に２次元に配列して撮像素子（赤外線撮像素子）２１を構成することができる。
つまり、上述のように構成される赤外線検出器２０を備えるものとして撮像素子（赤外線撮像素子）２１を構成することもできる。
ここでは、例えば図１８、図１９に示すように、撮像素子２１は、上述のように構成される赤外線検出器２０を１画素として複数の画素が平面上に配列されている赤外線検出器アレイ２２と、この赤外線検出器アレイ２２に接続され、駆動回路及び読出回路を含むチップ２３を備えるものとして構成される。
ここでは、例えば図１８、図１９に示すように、撮像素子２１は、上述のように構成される赤外線検出器２０を１画素として複数の画素が平面上に配列されている赤外線検出器アレイ２２と、この赤外線検出器アレイ２２に接続され、駆動回路及び読出回路を含むチップ２３を備えるものとして構成される。
そして、例えば図１９に示すように、上述のように構成される赤外線検出器２０に備えられる電極層８を、全画素２０に共通の共通電極層とし、電極（第２電極）９を、赤外線検出器アレイ２２の周辺部、即ち、複数の画素２０が配列されている領域の周辺部に設けて共通電極としている。
そして、各画素を構成する赤外線検出器２０に備えられる電極（第１電極）３に表面配線２４（金属配線）で接続されたバンプ２５（出力電極；ここではＩｎバンプ）を介して、駆動回路及び読出回路を含むチップ２３を接続し、また、共通電極としての第２電極９に表面配線２６（金属配線）で接続されたバンプ２７（共通電極；ここではＩｎバンプ）を介して、駆動回路及び読出回路を含むチップ２３を接続している。
そして、各画素を構成する赤外線検出器２０に備えられる電極（第１電極）３に表面配線２４（金属配線）で接続されたバンプ２５（出力電極；ここではＩｎバンプ）を介して、駆動回路及び読出回路を含むチップ２３を接続し、また、共通電極としての第２電極９に表面配線２６（金属配線）で接続されたバンプ２７（共通電極；ここではＩｎバンプ）を介して、駆動回路及び読出回路を含むチップ２３を接続している。
ところで、上述のように構成される撮像素子２１を備えるものとして、撮像システム（赤外線撮像システム；撮像装置；赤外線撮像装置）を構成することができる。
例えば図２０に示すように、撮像システム３０を、上述のように構成される撮像素子２１を含むセンサ部３１と、これに接続された制御演算部３２と、表示部３３とを備えるものとし、センサ部３１に入射した赤外線を基にした画像が表示部３３に表示されるようにすれば良い。
例えば図２０に示すように、撮像システム３０を、上述のように構成される撮像素子２１を含むセンサ部３１と、これに接続された制御演算部３２と、表示部３３とを備えるものとし、センサ部３１に入射した赤外線を基にした画像が表示部３３に表示されるようにすれば良い。
この場合、撮像システム３０は、上述のように構成される撮像素子２１と、撮像素子２１に接続された制御演算部３２とを備えるものとして構成されることになる。
特に、図２１に示すように、撮像システム３０は、上述のように構成される撮像素子２１と、撮像素子２１に赤外線を入射させるための光学レンズ（例えばＧｅレンズ）３４とを備えるものとし、第２障壁層４のバンドギャップが、光学レンズ３４のエネルギーギャップよりも大きいことが好ましい。
特に、図２１に示すように、撮像システム３０は、上述のように構成される撮像素子２１と、撮像素子２１に赤外線を入射させるための光学レンズ（例えばＧｅレンズ）３４とを備えるものとし、第２障壁層４のバンドギャップが、光学レンズ３４のエネルギーギャップよりも大きいことが好ましい。
これにより、第２障壁層４で吸収されるエネルギーを持つ光が光学レンズ３４でカットされることになるため、第２障壁層４を設けても、暗電流を低減することが可能となる。
したがって、本実施形態にかかる赤外線検出器及びその製造方法、撮像素子、撮像システムは、受光層１の中央領域を流れるバルク成分の暗電流を低減するだけでなく、受光層１の外周領域を流れる暗電流も低減し、赤外線検出器の性能を向上させることができるという効果を有する。
したがって、本実施形態にかかる赤外線検出器及びその製造方法、撮像素子、撮像システムは、受光層１の中央領域を流れるバルク成分の暗電流を低減するだけでなく、受光層１の外周領域を流れる暗電流も低減し、赤外線検出器の性能を向上させることができるという効果を有する。
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
受光層と、
前記受光層上に設けられ、前記受光層の中央領域の多数キャリアをブロックする第１障壁層と、
前記第１障壁層上に設けられた電極と、
前記第１障壁層上の前記電極の周囲に前記電極に接しないように設けられ、前記受光層の外周領域の多数キャリアをブロックする第２障壁層とを備えることを特徴とする赤外線検出器。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
受光層と、
前記受光層上に設けられ、前記受光層の中央領域の多数キャリアをブロックする第１障壁層と、
前記第１障壁層上に設けられた電極と、
前記第１障壁層上の前記電極の周囲に前記電極に接しないように設けられ、前記受光層の外周領域の多数キャリアをブロックする第２障壁層とを備えることを特徴とする赤外線検出器。
（付記２）
前記受光層の側面、前記第１障壁層の側面及び前記第２障壁層の側面及び上面を覆う絶縁膜を備え、
前記絶縁膜は、前記電極と前記第２障壁層の間に介在するように設けられていることを特徴とする、付記１に記載の赤外線検出器。
前記受光層の側面、前記第１障壁層の側面及び前記第２障壁層の側面及び上面を覆う絶縁膜を備え、
前記絶縁膜は、前記電極と前記第２障壁層の間に介在するように設けられていることを特徴とする、付記１に記載の赤外線検出器。
（付記３）
前記第１障壁層のバンドギャップは、前記受光層のバンドギャップよりも大きく、
前記第２障壁層のバンドギャップは、前記受光層及び前記第１障壁層のバンドギャップよりも大きいことを特徴とする、付記１又は２に記載の赤外線検出器。
（付記４）
前記第１障壁層は、少なくとも前記電極に接している領域がそれ以外の領域よりも高濃度の不純物を含むことを特徴とする、付記１～３のいずれか１項に記載の赤外線検出器。
前記第１障壁層のバンドギャップは、前記受光層のバンドギャップよりも大きく、
前記第２障壁層のバンドギャップは、前記受光層及び前記第１障壁層のバンドギャップよりも大きいことを特徴とする、付記１又は２に記載の赤外線検出器。
（付記４）
前記第１障壁層は、少なくとも前記電極に接している領域がそれ以外の領域よりも高濃度の不純物を含むことを特徴とする、付記１～３のいずれか１項に記載の赤外線検出器。
（付記５）
前記第１障壁層は、ｐ型領域とｎ型領域とを備えるか、ｐ型領域とｉ型領域とを備えるか、又は、ｎ型領域とｉ型領域とを備えることを特徴とする、付記１～４のいずれか１項に記載の赤外線検出器。
（付記６）
前記受光層は、ｐ型であり、
前記第１障壁層は、前記受光層の側の領域がｉ型であり、前記第２障壁層の側の領域がｎ型であり、
前記第２障壁層は、ｐ型であることを特徴とする、付記１～５のいずれか１項に記載の赤外線検出器。
前記第１障壁層は、ｐ型領域とｎ型領域とを備えるか、ｐ型領域とｉ型領域とを備えるか、又は、ｎ型領域とｉ型領域とを備えることを特徴とする、付記１～４のいずれか１項に記載の赤外線検出器。
（付記６）
前記受光層は、ｐ型であり、
前記第１障壁層は、前記受光層の側の領域がｉ型であり、前記第２障壁層の側の領域がｎ型であり、
前記第２障壁層は、ｐ型であることを特徴とする、付記１～５のいずれか１項に記載の赤外線検出器。
（付記７）
前記受光層は、ｎ型であり、
前記第１障壁層は、前記受光層の側の領域がｉ型であり、前記第２障壁層の側の領域がｐ型であり、
前記第２障壁層は、ｎ型であることを特徴とする、付記１～５のいずれか１項に記載の赤外線検出器。
前記受光層は、ｎ型であり、
前記第１障壁層は、前記受光層の側の領域がｉ型であり、前記第２障壁層の側の領域がｐ型であり、
前記第２障壁層は、ｎ型であることを特徴とする、付記１～５のいずれか１項に記載の赤外線検出器。
（付記８）
前記受光層は、ｐ型であり、
前記第１障壁層は、前記受光層の側の領域がｐ型であり、前記第２障壁層の側の領域がｎ型であり、
前記第２障壁層は、ｐ型であることを特徴とする、付記１～５のいずれか１項に記載の赤外線検出器。
前記受光層は、ｐ型であり、
前記第１障壁層は、前記受光層の側の領域がｐ型であり、前記第２障壁層の側の領域がｎ型であり、
前記第２障壁層は、ｐ型であることを特徴とする、付記１～５のいずれか１項に記載の赤外線検出器。
（付記９）
前記受光層は、ｎ型であり、
前記第１障壁層は、前記受光層の側の領域がｎ型であり、前記第２障壁層の側の領域がｐ型であり、
前記第２障壁層は、ｎ型であることを特徴とする、付記１～５のいずれか１項に記載の赤外線検出器。
前記受光層は、ｎ型であり、
前記第１障壁層は、前記受光層の側の領域がｎ型であり、前記第２障壁層の側の領域がｐ型であり、
前記第２障壁層は、ｎ型であることを特徴とする、付記１～５のいずれか１項に記載の赤外線検出器。
（付記１０）
前記第２障壁層は、キャリア濃度が１×１０１８ｃｍ－３以上であることを特徴とする、付記１～９のいずれか１項に記載の赤外線検出器。
（付記１１）
前記第２障壁層は、膜厚が５０ｎｍ以上であることを特徴とする、付記１～１０のいずれか１項に記載の赤外線検出器。
前記第２障壁層は、キャリア濃度が１×１０１８ｃｍ－３以上であることを特徴とする、付記１～９のいずれか１項に記載の赤外線検出器。
（付記１１）
前記第２障壁層は、膜厚が５０ｎｍ以上であることを特徴とする、付記１～１０のいずれか１項に記載の赤外線検出器。
（付記１２）
前記第２障壁層は、側面から中央ヘ向かう方向の幅が１μｍ以上であることを特徴とする、付記１～１１のいずれか１項に記載の赤外線検出器。
（付記１３）
前記受光層、前記第１障壁層及び前記第２障壁層は、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂのいずれかの材料からなるか、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂいずれか２種以上を含む超格子からなるか、又は、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂのいずれか２種以上を含む混晶からなることを特徴とする、付記１～１２のいずれか１項に記載の赤外線検出器。
前記第２障壁層は、側面から中央ヘ向かう方向の幅が１μｍ以上であることを特徴とする、付記１～１１のいずれか１項に記載の赤外線検出器。
（付記１３）
前記受光層、前記第１障壁層及び前記第２障壁層は、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂのいずれかの材料からなるか、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂいずれか２種以上を含む超格子からなるか、又は、ＧａＳｂ、ＩｎＡｓ、ＡｌＳｂ、ＩｎＳｂのいずれか２種以上を含む混晶からなることを特徴とする、付記１～１２のいずれか１項に記載の赤外線検出器。
（付記１４）
付記１～１３のいずれか１項に記載の赤外線検出器を１画素として複数の画素が２次元に配列されている赤外線検出器アレイを備えることを特徴とする撮像素子。
（付記１５）
付記１４に記載の撮像素子と、
前記撮像素子に赤外線を入射させるための光学レンズとを備え、
前記第２障壁層のバンドギャップは、前記光学レンズのエネルギーギャップよりも大きいことを特徴とする撮像システム。
付記１～１３のいずれか１項に記載の赤外線検出器を１画素として複数の画素が２次元に配列されている赤外線検出器アレイを備えることを特徴とする撮像素子。
（付記１５）
付記１４に記載の撮像素子と、
前記撮像素子に赤外線を入射させるための光学レンズとを備え、
前記第２障壁層のバンドギャップは、前記光学レンズのエネルギーギャップよりも大きいことを特徴とする撮像システム。
（付記１６）
受光層を形成する工程と、
前記受光層上に、前記受光層の中央領域の多数キャリアをブロックする第１障壁層を形成する工程と、
前記第１障壁層上に電極を形成する工程と、
前記第１障壁層上の前記電極の周囲に前記電極に接しないように、前記受光層の外周領域の多数キャリアをブロックする第２障壁層を形成する工程とを含むことを特徴とする赤外線検出器の製造方法。
受光層を形成する工程と、
前記受光層上に、前記受光層の中央領域の多数キャリアをブロックする第１障壁層を形成する工程と、
前記第１障壁層上に電極を形成する工程と、
前記第１障壁層上の前記電極の周囲に前記電極に接しないように、前記受光層の外周領域の多数キャリアをブロックする第２障壁層を形成する工程とを含むことを特徴とする赤外線検出器の製造方法。
１ 受光層
２ 第１障壁層
３ 電極
４ 第２障壁層
５ メサ構造
６ 絶縁膜
７ 基板
８ 電極層
９ 電極
１０ ＧａＳｂバッファー層
１１ ＩｎＡｓＳｂエッチングストッパー層
１２ 開口部
２０ 赤外線検出器（画素）
２１ 撮像素子（赤外線撮像素子）
２２ 赤外線検出器アレイ
２３ 駆動回路及び読出回路を含むチップ
２４ 表面配線
２５ バンプ
２６ 表面配線
２７ バンプ
３０ 撮像システム（赤外線撮像装置）
３１ センサ部
３２ 制御演算部
３３ 表示部
３４ 光学レンズ
２ 第１障壁層
３ 電極
４ 第２障壁層
５ メサ構造
６ 絶縁膜
７ 基板
８ 電極層
９ 電極
１０ ＧａＳｂバッファー層
１１ ＩｎＡｓＳｂエッチングストッパー層
１２ 開口部
２０ 赤外線検出器（画素）
２１ 撮像素子（赤外線撮像素子）
２２ 赤外線検出器アレイ
２３ 駆動回路及び読出回路を含むチップ
２４ 表面配線
２５ バンプ
２６ 表面配線
２７ バンプ
３０ 撮像システム（赤外線撮像装置）
３１ センサ部
３２ 制御演算部
３３ 表示部
３４ 光学レンズ
Claims (11)
- 受光層と、
前記受光層上に設けられ、前記受光層の中央領域の多数キャリアをブロックする第１障壁層と、
前記第１障壁層上に設けられた電極と、
前記第１障壁層上の前記電極の外周を前記電極に接することなく囲むように設けられるとともに、前記第１障壁層上に積層されて前記第１障壁層の上方のみに設けられ、前記受光層の外周領域の多数キャリアをブロックする第２障壁層とを備えることを特徴とする赤外線検出器。 - 前記受光層の側面、前記第１障壁層の側面及び前記第２障壁層の側面及び上面を覆う絶縁膜を備え、
前記絶縁膜は、前記電極と前記第２障壁層の間に介在するように設けられていることを特徴とする、請求項１に記載の赤外線検出器。 - 前記第１障壁層のバンドギャップは、前記受光層のバンドギャップよりも大きく、
前記第２障壁層のバンドギャップは、前記受光層及び前記第１障壁層のバンドギャップよりも大きいことを特徴とする、請求項１又は２に記載の赤外線検出器。 - 前記第１障壁層は、少なくとも前記電極に接している領域がそれ以外の領域よりも高濃度の不純物を含むことを特徴とする、請求項１～３のいずれか１項に記載の赤外線検出器。
- 前記第１障壁層は、ｐ型領域とｎ型領域とを備えるか、ｐ型領域とｉ型領域とを備えるか、又は、ｎ型領域とｉ型領域とを備えることを特徴とする、請求項１～４のいずれか１項に記載の赤外線検出器。
- 前記第２障壁層は、キャリア濃度が１×１０１８ｃｍ－３以上であることを特徴とする、請求項１～５のいずれか１項に記載の赤外線検出器。
- 前記第２障壁層は、膜厚が５０ｎｍ以上であることを特徴とする、請求項１～６のいずれか１項に記載の赤外線検出器。
- 前記第２障壁層は、側面から中央ヘ向かう方向の幅が１μｍ以上であることを特徴とする、請求項１～７のいずれか１項に記載の赤外線検出器。
- 請求項１～８のいずれか１項に記載の赤外線検出器を１画素として複数の画素が２次元に配列されている赤外線検出器アレイを備えることを特徴とする撮像素子。
- 請求項９に記載の撮像素子と、
前記撮像素子に赤外線を入射させるための光学レンズとを備え、
前記第２障壁層のバンドギャップは、前記光学レンズのエネルギーギャップよりも大きいことを特徴とする撮像システム。 - 受光層を形成する工程と、
前記受光層上に、前記受光層の中央領域の多数キャリアをブロックする第１障壁層を形成する工程と、
前記第１障壁層上に電極を形成する工程と、
前記第１障壁層上の前記電極の外周を前記電極に接することなく囲むように設けられるとともに、前記第１障壁層上に積層されて前記第１障壁層の上方のみに設けられ、前記受光層の外周領域の多数キャリアをブロックする第２障壁層を形成する工程とを含むことを特徴とする赤外線検出器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018242544A JP7275567B2 (ja) | 2018-12-26 | 2018-12-26 | 赤外線検出器及びその製造方法、撮像素子、撮像システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018242544A JP7275567B2 (ja) | 2018-12-26 | 2018-12-26 | 赤外線検出器及びその製造方法、撮像素子、撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020107648A JP2020107648A (ja) | 2020-07-09 |
| JP7275567B2 true JP7275567B2 (ja) | 2023-05-18 |
Family
ID=71449422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018242544A Active JP7275567B2 (ja) | 2018-12-26 | 2018-12-26 | 赤外線検出器及びその製造方法、撮像素子、撮像システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7275567B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7505320B2 (ja) | 2020-08-13 | 2024-06-25 | 富士通株式会社 | ２波長光検出器、及びこれを用いたイメージセンサ |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344003A (ja) | 2001-05-15 | 2002-11-29 | Matsushita Electric Ind Co Ltd | メサ型半導体装置の製造方法 |
| JP2008010776A (ja) | 2006-06-30 | 2008-01-17 | Eudyna Devices Inc | 半導体受光素子、それを備えた光電変換回路およびそれらの製造方法 |
| JP2016092037A (ja) | 2014-10-29 | 2016-05-23 | 住友電気工業株式会社 | 半導体積層体、受光素子およびセンサ |
| JP2018037611A (ja) | 2016-09-02 | 2018-03-08 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子、受光素子の製造方法、撮像素子および電子機器 |
| JP2018138903A (ja) | 2017-02-24 | 2018-09-06 | 富士通株式会社 | 赤外線検出器、撮像素子、及び撮像システム。 |
| WO2018212175A1 (ja) | 2017-05-15 | 2018-11-22 | ソニーセミコンダクタソリューションズ株式会社 | 光電変換素子および撮像素子 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669487A (ja) * | 1992-08-20 | 1994-03-11 | Fujitsu Ltd | 赤外線検知装置およびその製造方法 |
| JP2937166B2 (ja) * | 1997-05-14 | 1999-08-23 | 日本電気株式会社 | アバランシェフォトダイオード |
-
2018
- 2018-12-26 JP JP2018242544A patent/JP7275567B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344003A (ja) | 2001-05-15 | 2002-11-29 | Matsushita Electric Ind Co Ltd | メサ型半導体装置の製造方法 |
| JP2008010776A (ja) | 2006-06-30 | 2008-01-17 | Eudyna Devices Inc | 半導体受光素子、それを備えた光電変換回路およびそれらの製造方法 |
| JP2016092037A (ja) | 2014-10-29 | 2016-05-23 | 住友電気工業株式会社 | 半導体積層体、受光素子およびセンサ |
| JP2018037611A (ja) | 2016-09-02 | 2018-03-08 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子、受光素子の製造方法、撮像素子および電子機器 |
| JP2018138903A (ja) | 2017-02-24 | 2018-09-06 | 富士通株式会社 | 赤外線検出器、撮像素子、及び撮像システム。 |
| WO2018212175A1 (ja) | 2017-05-15 | 2018-11-22 | ソニーセミコンダクタソリューションズ株式会社 | 光電変換素子および撮像素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020107648A (ja) | 2020-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10714531B2 (en) | Infrared detector devices and focal plane arrays having a transparent common ground structure and methods of fabricating the same | |
| US20110156097A1 (en) | Reduced dark current photodetector | |
| US9673347B2 (en) | Minority carrier based HgCdTe infrared detectors and arrays | |
| US11193832B2 (en) | Infrared detector, imaging device including the same, and manufacturing method for infrared detector | |
| JP6880601B2 (ja) | 光検出器及び撮像装置 | |
| JP6881027B2 (ja) | 半導体受光素子、及び半導体受光素子の製造方法 | |
| US9941431B2 (en) | Photodiode having a superlattice structure | |
| US10886323B2 (en) | Infrared detector, infrared detection device, and method of manufacturing infrared detector | |
| US10418500B2 (en) | Infrared detector, imaging device, and imaging system | |
| JP7275567B2 (ja) | 赤外線検出器及びその製造方法、撮像素子、撮像システム | |
| US10326034B2 (en) | Semiconductor laminate and light-receiving element | |
| JP2020017672A (ja) | 赤外線検出器、これを用いた撮像装置、及び赤外線検出器の製造方法 | |
| JP5341934B2 (ja) | 量子ドット型赤外線検知器 | |
| JP2018138903A (ja) | 赤外線検出器、撮像素子、及び撮像システム。 | |
| JPWO2013157180A1 (ja) | 固体撮像装置及びその製造方法 | |
| US10665632B2 (en) | Method for manufacturing a photosensor comprising a stack of layers placed on top of each other | |
| US11594570B2 (en) | III-V semiconductor pixel X-ray detector | |
| JP6943078B2 (ja) | 赤外線検出器及びその製造方法、撮像素子、撮像システム | |
| JP7505320B2 (ja) | ２波長光検出器、及びこれを用いたイメージセンサ | |
| JP7380108B2 (ja) | 赤外線検出器 | |
| JP7187867B2 (ja) | 赤外線検出器、撮像素子、光半導体装置 | |
| JP7428891B2 (ja) | 光学センサ及び撮像装置 | |
| US20230114881A1 (en) | Barrier Infrared Detector Architecture for Focal Plane Arrays | |
| JP2011082348A (ja) | 半導体素子および半導体ウエハ | |
| JP2019096758A (ja) | 化合物半導体フォトダイオードアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190607 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221219 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20221219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230417 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7275567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |