JP7270545B2 - 複数の電磁経路上におけるサンプリングされた信号のトランスポート - Google Patents

Description

本願の発明の名称は、適応圧縮を組み込んだメディアインターフェースである。

メディア信号通信
本願の技術分野は、メディア信号、すなわち最終的には人間の知覚に向けたサンプリングされた信号の通信である。詳細には、本願の主題は、適応圧縮メディアトランスポートを備えた任意のメディアインターフェースを実施することである。

通信の物理的基礎
電磁伝播経路（ＥＭ経路）
電磁伝播経路（ＥＭ経路）は、送信端末から受信端末まで物理空間を亘る信号としての物理エネルギーの迅速な伝播を可能にする。メディア信号通信のためのＥＭ経路は、一般に、以下の３つの種類、すなわち配線ペア（ケーブル）、自由空間（無線）、および光導波路（ファイバ）のうちの１つで利用可能である。

様々な種類のＥＭ経路が、集積回路パッケージ内からカメラもしくは電話機のシャーシ内まで、機器を装着する人の身体の周囲の空間まで、人々を囲む構築された環境内（室内もしくは車両内などの）まで、または建物全体に亘って、もしくはキャンパスに亘って、異種の空間構成をその範囲に含む。一部のＥＭ経路は、数十ｋｍを超える距離に亘ってメディア信号を伝え、したがって、遠隔通信を可能にする。

電磁信号（ＥＭ信号）
本願の目的において、電磁信号（ＥＭ信号）は、振幅が時とともに変化する電磁エネルギーとして表される変量である。ＥＭ信号は、ＥＭ経路を通って送信機端末から受信機端末まで伝播する。

ＥＭ信号は、以下の２つの次元のそれぞれにおいて独立に、連続的であると特徴付けられ、または離散的であると特徴付けられることが可能である：

・時間

〇連続的：変量に割り当てられている引き続く値の間の時間は、時間を測定することが可能な分解能にて限定される

〇離散的（「サンプリングされた」）：変量に割り当てられている引き続く値の間の時間は、所定であり、平均サンプリング間隔の逆数がＥＭ信号の「サンプリングレート」である。

・振幅

〇連続的：ＥＭ信号値の可能な振幅の数値は、エネルギーを測定することが可能な分解能にて限定される。

〇離散的（「量子化された」）：ＥＭ信号値の可能な振幅の数値は、所定である。可能な異なる振幅の数値の２を底とする対数が、量子化されたＥＭ信号の「ビット数」である。

これらの属性の４つの組合せが存在し、したがって、以下の別々の４つのタイプのＥＭ信号が存在する。

・「アナログ」信号は、連続的時間で連続的振幅なＥＭ信号である。

・「デジタル」信号は、離散的時間で離散的振幅なＥＭ信号である。

・「脈動」信号は、離散的時間で連続的振幅なＥＭ信号である。「脈動」という用語の通例とは異なる意味は、本願における明確さのために流用される。脈動信号は、ときとして、当業者によって「サンプリングされたアナログ信号」と呼ばれている。

・「ニューロン」信号は、連続的時間で離散的振幅なＥＭ信号である。これは、必ずしも、「ニューロン」という語の通例の意味ではないが、本明細書における分類方法における第４属性として適切である。ニューロン信号は、本願の範囲を外れている。

ＥＭ信号の僅かな物理的部分は、ＥＭ経路を伝送される間、送信機端末と受信機端末との間で伝送の途中にある。単一の瞬間においてＥＭ経路を通過する伝送の途中にあることが可能な情報の最大量は、分子が、送信機と受信機との間を移動する物理的距離に依存し、かつ分母が光の速度と同程度に大きいことが可能な数である。

不完全なＥＭ経路
減衰のような現象、インピーダンス不整合に起因する反射、および作用する侵害信号に起因して、すべてのＥＭ経路は、受信端末にて行われるＥＭ信号の測定が、対応する送信端末装置にて提供されるレベルとはある程度、確実に異なるという意味で、そのＥＭ経路を通って伝播するＥＭ信号を劣化させる。したがって、すべてのＥＭ経路は、不完全な電磁伝播経路である。したがって、受信端末にて行われる測定は、ＥＭ経路を通じて受信端末とペアにされた送信端末に提供される対応するレベルに対して常に誤差を被る。任意の所与のＥＭ経路の品質は、送信機にて提供されるレベルに対するＥＭ経路を通る伝送後に、受信端末にて測定されたレベルの比較にて特徴付けられる。

実施形態として、ケーブルが、本明細書において最も頻繁に言及されるＥＭ経路である。しかし、説明され、主張される原理、方法および装置は、すべてのＥＭ経路に同様に適用される。

メディア信号
メディア信号は、特別なタイプのＥＭ信号である。メディア信号は、順序付けられた一連のサンプルである。メディア信号は、物理測定デバイス、例えば画像センサ、またはビデオエンジン、例えばグラフィックスプロセッサにて生成されてよい。また、画像ディスプレイマトリックスまたはビデオディスプレイマトリックスに対する入力もメディア信号である。

ビデオ信号は、重要なクラスのメディア信号である。実施形態として、メディア信号は、本明細書において適宜、ビデオ信号と見なされる。ビデオ信号の多くの代替の電子フォーマットが存在する。ビデオは、色値の２次元アレイをそれぞれが順に記述する、画像の順序付けられたシーケンスからなる。色値は、多様な色空間にて表されてよく、各フレームの分解能、およびフレームレートは、すべて異なる。ほとんどのビデオ信号は、色値の１次元リスト、すなわち順序付けられた一連のサンプルとして表されることが可能である。これらのサンプルは、デジタルビデオシステムにおいて量子化され、かつこれらのサンプルは、脈動（サンプリングされたアナログ）ビデオシステムにおいて連続的である。

メディア信号スニペット
メディア信号スニペットは、メディア信号の順序付けられた一連のサンプルからの有限の連続的なサブシリーズである。メディアスニペットの例は、静止画像（例えばＪＰＧ、ＢＭＰ）と、動画（例えばＭＰ４、ＡＶＩ）とを含む。ビデオカメラなどのメディア信号ソースは、メディア信号スニペットより任意に長いが、有限のシーケンスを生成する。

メディア信号スニペットの物理的基礎
メディア信号スニペットは、時空間的広がりが有限であるが、無制限である物理的対象として存在する。

メディアスニペットの物理的な実施形態の一般例は、画像センサの場合、および動的コンピュータメモリのコンテンツの場合のように、キャパシタのアレイの両端の電圧、紙の上のインク、または直接ＬＥＤディスプレイの場合のようにダイオードのアレイを通過して流れる電流を含む。また、メディア信号スニペットは、自由空間を移動する波形として実現されてもよい。

メディア信号スニペットの物理的な実施形態は、任意に小さい、または大きい量の時間および空間に亘ってよい。前段でリストアップされるメディア信号スニペットの実施形態の種類のそれぞれは、空間的にコンパクトであること、および長い間隔に亘って持続することが可能である。

メディア信号スニペットの最も馴染みのある物理的な実施形態は、空間的にコンパクトである。画像は、特に重要な種類のメディア信号スニペットであり、画像に関する馴染みの所定の実施形態の例は、カメラの画像センサにおけるキャパシタにて保持されるセット電圧、直接ＬＥＤディスプレイのＬＥＤアレイに供給されるエミッタ駆動電力のセット、および電子装置のフレームバッファメモリにて画像を表すビットのセットを含む。

メディア信号通信
メディア信号通信要件
メディア信号通信は、電磁伝播を通じて１つの場所から別の場所に至る物理的な実施形態の間の１または複数の入力メディア信号からのサンプルのセットを繰り返し変換する物理的なプロセスである。

メディア信号通信システムは、メディア信号生成デバイス（「ソース」）と、１または複数のＥＭ経路の端から端までの電磁伝播を通じてエネルギーを交換するメディア信号消費デバイス（「シンク」）とからなる。エネルギーのほとんどは、入力メディア信号を表すＥＭ信号をソースからシンクまで伝送することに割り当てられる。エネルギーの比較的余り多くないさらなる量が、ソースとシンクとの間で制御情報およびステータス情報を伝送することに割り当てられる。本明細書における明確さのため、ソースは、メディア信号通信の方向に関してシンクの「上流」または「上り坂」にあると見なされる。

ソースは、１または複数の入力メディア信号スニペットを、関連するＥＭ経路に提供される１または複数のＥＭ信号の間隔に入るように繰り返し変換することによって、１または複数の入力メディア信号を変換する。

シンクは、関連するＥＭ経路の端から端まで伝送された１または複数のＥＭ信号の間隔から１または複数の出力メディア信号スニペットを繰り返し再構築することによって、１または複数の出力メディア信号を再構築する。

メディア信号通信品質および人間の知覚
メディア通信に関する１つの成功の尺度が、出力信号が入力信号の適切な表現である度合である。何が適切か、またはこの場合、適合度を定義するかは、応用例の間で幅広く多様である。ビデオ通信に関して、画像センサおよびディスプレイの本来備わっている誤差特性は、例えば、以下の範囲の例に亘る画像品質要件の範囲を許す。すなわち、
i） すべての画像におけるすべての色値のすべてのビットが正しい（欠陥のない高解像度のディスプレイおよび画像センサを製造することは難易度が高い）
ii） ある分布を有するいくつかの「不良な」ピクセルが存在する
iii） 「見分けることができる人は存在しない」（例えば、４：２：２圧縮）
iv） 「指摘されると何か見える」（例えば、軽いノイズ）
v） 明らかな不具合（例えば、離散コサイン変換障害から生じるブロックアーチファクト）
vi） 何も表示されない画面（ビデオ信号がまったく通信されない、いずれかのアプリケーションに関して許容可能でない）

品質の定義に自由度が存在する場合、メディア信号通信に関する要件は、バイナリデータ通信に関する要件とははっきりと異なる。電子メールなどのバイナリデータを通信する場合、すべてのシンボルは、宛先において完全に再構築されると見込まれる。対照的に、出力メディア信号は、メディア通信がすべてのシンボルを正確に再構築しない場合でさえ、人間の知覚を含むいくつかの目的に適合している。例えば、非可逆圧縮が、高まるビデオ分解能でビットシリアルビデオトランスポート能力の実際的な限界を試すなかで、ビデオ通信に関して益々広く受け入れられている。

本明細書にて開示する方法および装置の有用性は、ビデオ信号通信品質の人間の知覚が、再構築されたビデオ信号における個々の色値誤差の時空間的分布の統計、ならびに誤差の総計の大きさに依存するという所見に部分的に基づく。

メディアトランスポート
メディアトランスポートは、単一のＥＭ経路上でシンク回路とペアにされたソース回路からなる。メディアトランスポート選択は、システムが、様々な工場から供給される既製の機器を購入する最終消費者にて組み立てられ、一部の事例において予測が困難で、かつ制約が困難なＥＭ経路を通じて互いに接続されるため、メディア機器のために重要な設計上、配慮すべき事項である。最終消費者は、相互運用性を見込むが、機器製造業者が、可能なすべてのレガシーＥＭ経路上で動作させることを予期することは難易度が高い。理想的なメディアトランスポートは、レガシーＥＭ経路の最も広い多様性に対応する。

メディアインターフェース
当業者は、「インターフェース」という用語を多様な意味で用いる。本明細書における「メディアインターフェース」とは、一部の例において許容可能なＥＭ経路である、ソース機器に関する規格を指し、シンク機器に関し、メディア信号通信に関して。

メディアインターフェースは、本明細書においてＰである、ある数のＥＭ経路を指定すること、ＰのメディアトランスポートソースをＰのメディアトランスポートシンクとペアにすることによって、メディアトランスポートに依拠する。また、メディアインターフェースは、制御／ステータス交換プロトコルも指定する。メディアインターフェースは、物理コネクタ特性およびＥＭ経路特性をさらに指定する。物理的制約および制御／ステータスプロトコルがどのようなものであれ、すべてのメディアインターフェースは、メディアトランスポートに依拠する。

ビデオインターフェースは、特に重要なタイプのメディアインターフェースである。ビデオインターフェースの例は、ＨＤＭＩ（登録商標）（ＥＩＡ／ＣＥＡ－８６１）、ＤＶＩ、ＤｉｓｐｌａｙＰｏｒｔ、ＭＩＰＩ、ＵＳＢ、ＡＨＤ、様々なＩＰビデオインターフェース、およびその他多数を含む。

ビットシリアルメディアインターフェース
ほとんどのメディアトランスポートは、ビットシリアルの設計であり、したがって、ＥＭ経路は、１ビットずつ伝送する。いくつかのＥＭ経路上のいくつかのビットシリアルメディアトランスポートを一度に集約するメディアインターフェースは、それ自体、ビットシリアルメディアインターフェースである。物理レベルで、そのようなビットシリアルメディアトランスポートは、各サンプルを、ビットのそれぞれが正確に通信される数であるものと解釈する。

ＥＭ経路を通じたＥＭ信号の伝播に関係する物理的な配慮すべき事項は、ビットが、任意の現実世界のＥＭ経路を通じて送信が可能なレートに制限を課す。したがって、すべてのビットシリアルメディアトランスポートは、メディアインターフェース規格における分解能およびフレームレートの限界につながるハード周波数限度を課す。

ビットシリアルビデオインターフェースの間で重要な差別化の要因となるのが、指定されるメディアトランスポートである。例えば、ＨＤＭＩおよびＤＶＩは、ＴＭＤＳを指定し、ＤｉｓｐｌａｙＰｏｒｔは、固定データレートパケットトランスポートを指定し、ＭＩＰＩのＤ－ＰＨＹ、Ｍ－ＰＨＹ、およびＣ－ＰＨＹは、それぞれビットシリアル通信を指定し、ＵＳＢは、１または複数のツイストペアデータケーブル上のビットシリアル差動シグナリングを指定し、ＡＨＤは、同軸ケーブル上で２チャネルＹ／Ｃ ＦＤＭＡを指定する一方、様々なＩＰビデオインターフェースは、様々なＥＭ経路上でイーサネット（登録商標）を指定するなどである。

メディアコンテンツ配信の留まるところを知らない市場需要に本来的に限定されたビットシリアルメディアトランスポートで対応することが、ＩＰビデオの開発につながった。ＩＰビデオは、通常、ビデオ圧縮に依拠する。ビデオ圧縮の目標は、毎秒のビット数で測定されるメディア信号の帯域幅を低減することである。圧縮アルゴリズムのそれぞれは、それぞれが正確に通信されなければならないビットのより小さいセットを有する各メディア信号スニペットを表す。

ＩＰビデオは、ビデオ信号スニペットが、元の入力ビデオ信号スニペットより少ないビットしか要求しない圧縮された表現に最初にアルゴリズムにより符号化され、圧縮された表現が、従来の（電子メール対応の）ネットワークリンクを通じてビットシリアルの様態でトランスポートされることが可能なようにする、あるクラスのビットシリアルメディアトランスポートである。圧縮された表現は、デジタル信号のままであるものの、もはやビデオ信号ではない。ＩＰビデオは、他のビットシリアルメディアトランスポートと同じ制約を受ける。

ビデオ圧縮は、アルゴリズムに関して難易度が高く、このため、開発する費用が高くつく。ビデオ圧縮は、計算を多用し、このため、実施する費用が高くつく。ビデオ圧縮プロセスは、通信プロセスに潜時を追加する。

さらに、再構築されたビデオの品質は、場合により、圧縮アーチファクトにて目に見えて損なわれる。ｏｂｊｅｃｔｉｏｒｒａＷＴｌｉｇＴｆ空間周波数アーチファクトの例は、大きいデジタルディスプレイ区域上に提示される段階的な勾配で現れる「輪郭」エッジ、および動きベースの圧縮アルゴリズムにおけるＤＣＴブロックのＤＣ成分において０．１％のオーダの非常に軽微な誤差から生じる「ブロッキング」アーチファクトを含む。

ビットシリアルメディア通信の際立った特徴は、ＥＭ経路の電気特性が、要求されるビット通信レートを支えるのに不十分である場合、ビットシリアルメディア通信システムが、人間の観察者が気に障ると感じる再構築された出力信号におけるアーチファクトを生成し、または有用な出力信号を再構築する能力を全く失って、突如、障害を起こすことである。通信の完全な障害につながる周縁的な事例は、メディア信号の消費者に強い影響を及ぼし、ビットシリアルソリューションがそうであることが判明しているよりも回復力のあるメディアトランスポートの必要性につながっている。

サンプリングされた信号通信のためのＳＳＤＳ－ＣＤＭＡ
公知のビデオトランスポートの限界を免れた代替のビデオトランスポートを追求して、Ｒｏｂｅｒｔ Ｃ．Ｄｉｘｏｎ著、「Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｓｙｓｔｅｍｓ ｗｉｔｈ Ｃｏｍｍｅｒｃｉａｌ Ａｐｐｌｉｃａｔｉｏｎｓ」、第３巻、Ｗｉｌｅｙ ＆ Ｓｏｎｓ、１９９４年において定義される拡散スペクトル直接シーケンス－符号分割多元接続（ＳＳＤＳ－ＣＤＭＡ）伝送システムが、参照により本明細書に組み込まれている。

ＳＳＤＳは、拡散符号に依拠するサンプリングされた信号のための広く使用される通信方法である。符号は、「チップ」と呼ばれるある数の値の一意のインデックスが付けられたシーケンスであり、拡散符号は、ある周波数特性を有する。

ＳＳＤＳ送信機が、電磁伝播に関して、ある特性を有する出力ＥＭ信号を作成すべく、より高い周波数の拡散符号にて入力情報信号の各サンプリングを変調（符号化）する。

ＳＳＤＳ受信機が、入力ＥＭ信号を順序付けられた一連のレベルとして測定し、受信されたＥＭ信号を、ＥＭ信号の作成者にて適用された符号の同期されたインスタンスにて互いに関係付け（復号し）、出力サンプルを出力情報として収集する。

ＳＳＤＳは、例えば、減衰、分散、および反射を含むＥＭ経路不良に対する回復力を含め、複数の利益をもたらすことがよく公知の。ＳＳＤＳは、狭帯域の侵害信号に対して特に回復力がある。侵害信号は、すべての周波数に亘って一様に拡散するのではなく、ある周波数を中心に集中した、ＥＭ経路に生じるエネルギーの突発的なバーストに対応する。侵害信号の１つの例示的なソースが、モバイル電話放出である。

ＳＳＤＳは、インピーダンス不連続からの反射された波を考慮に入れ、これらの反射された波の特有の遅延は、単一のディスパッチ間隔または測定間隔と比べてはるかに大きい。反射に関する唯一の実際的な懸念は、受信機が、送信機端末にて提供されるＥＭ信号にではなく、反射されたＥＭ信号にロックオンすることが可能になることである。

ＳＳＤＳの堅牢性は、一般に、ビットのセットの少なくともあるパーセンテージが、潜在的に困難を伴うＥＭ経路を通じて正しく伝送されることを確実にすることに適用される。この普及しているビットシリアル設計目的とは対照的に、メディアトランスポートの成功は、ビットのペイロードのどれだけのパーセンテージが送り届けられたかではなく、メディアトランスポート実施費用を考慮して、出力メディア品質が所与のアプリケーションにどれだけ適切であるかということとして測定される。

ＳＳＤＳ－ＣＤＭＡシステムにおける同期情報の獲得および追跡
いずれのＳＳＤＳ通信システムにおいても、受信機は、送信機と同期される必要がある。通常、同期は、２つの部分、すなわち獲得としても知られる初期の粗い同期と、その後に続く追跡としても知られるより精細な同期とで行われる。同期の獲得の際に誤差の多くの源が存在するが、本明細書にて開示する実施形態において、ドップラ偏移、マルチパス干渉、ならびに従来技術のＳＳＤＳ－ＣＤＭＡに影響を及ぼす、より微妙な効果のいくつかは、ほとんどのインフラストラクチャＥＭ経路の比較的制約された性質のため、存在しない。

メディア信号通信のためのＳＳＤＳ－ＣＤＭＡ
ＳＳＤＳ－ＣＤＭＡは、別個の拡散符号でそれぞれが変調された、独立したいくつかのＳＳＤＳ出力ＥＭ信号が共通のＥＭ経路を共有する通信方法である。ＳＳＤＳ－ＣＤＭＡ受信機は、各変調器にて適用された特定の拡散符号に基いて、受信されたＥＭ信号に寄与する様々なＳＳＤ出力ＥＭ信号を区別する。

公知のＳＳＤＳ－ＣＤＭＡ方法との差別化
ＳＳＤＳは、本願にて主張されるものとは異なる。

・ＳＳＤＳは、ほとんどの人間が見るアプリケーションを含む、多くのアプリケーションのためのメディアトランスポートに要求される近似を満足させることとの対比で、デジタル信号のほとんどすべてのビットが正しく伝送されなければならない場合に適用される。

・ＳＳＤＳは、一般に、しばしば、自由空間にあるＥＭ経路を通る単一の信号ストリームに関して適用される一方で、メディアトランスポートは、しばしば、導波路であるＥＭ経路を通してメディア信号スニペットを搬送する。

ＳＳＤＳ－ＣＤＭＡは、本願にて示すものとは異なる。

・公知のＳＳＤＳ－ＣＤＭＡ適用において、符号化された値は、互いに独立に送信され、これに対して、本明細書にて開示するメディアインターフェースは、Ｎのメディア信号サンプル値のベクトルにおけるすべての値を、ＥＭ経路の端から端まで伝送される一連のＬの値として同期で符号化するメディアトランスポートに依拠する。

・一部の公知のＳＳＤＳ－ＣＤＭＡアプリケーションは、エネルギー消費を最小に、潜在的に有害なＥＭ放射を最小に、および傍受の確率を最小にするために、送信される信号を周囲のノイズフロアに隠そうと努め、これに対して、本明細書にて開示するメディアインターフェースは、関係のあるＦＣＣ／ＣＥ／ＣＣＣ規制にて許されるＥＭ経路を通じて最大のエネルギーを伝送することが可能なメディアトランスポートに依拠する。

・公知の（ビットシリアル）ＳＳＤＳ－ＣＤＭＡは、チップ位相シフトされた符号変形に依拠して送信機を差別し、これに対して、本明細書にて主張するエンコーダとデコーダとのペアは、直交符号帳を使用して、トラック間干渉（ＩＩ）を最小限に抑える。

〇直交符号帳は、非拡散符号を包含してよい。単位行列（図１５に示す）が、１つのそのような符号帳の実施例である。

〇直交符号帳の一実施形態は、拡散符号を包含して、１）各入力／出力ベクトルサンプルの送信が、侵害するものに対するＳＳＤＳの回復力の利益を享受するようにし、かつ２）知覚に向けられた信号に関して、電気的な欠陥およびＩＩを、知覚的に無害のアーチファクトに変換する。

メディア信号は、サンプルシーケンスであり、すべてのサンプルのすべてのビットが同一の価値を有するわけではなく、すなわち、サンプルの上位ビットは、一般に、知覚に最も重要である一方、すべてのサンプルのすべてのビットが、潜在的に値を包含する。遷移数最少差動シグナリングなどのデジタルトランスポートが、ビットシーケンスを伝送する。デジタルメディアトランスポートは、ビット価値のバランスを取り戻すべく、デジタル圧縮アルゴリズムを適用する。圧縮は、品質を低下させながらも、費用、潜時、電力消費、および設計の複雑度を増加させる。圧縮と復号との両方により、すべてのビットは、等しい重要度で伝送される。本明細書にて開示する装置および方法は、サンプルシーケンスを伝送し、これは、メディア信号を通信することのより直接のアプローチである。これらのプロセスは、ａ）少なくとも物理伝播誤差を補償するとともに、デジタルトランスポートが、そのような誤差を保証し、かつｂ）残差の、訂正不可能な物理伝播誤差を考慮すると最高の忠実度の再構築をもたらす統計的符号化／復号を適用する。プロセスの有効性は、メディア信号を解析することにではなく、適切な符号帳を選択することに依拠し、この「コンテキスト自明性」の直接の結果として、プロセスは、少ない潜時および少ないゲートカウントで実施される。

本明細書にて説明する様々な態様は、前述したＥＭ伝播距離およびビデオ分解能に関するハード限度を緩和し、かつ公知の様々なメディアインターフェースおよび公知のメディア信号トランスポートを強化し、およびそれらに取って代わることにおいても役立つ。

ある態様において、メディアインターフェースは、１または複数のＥＭ経路の端から端までソースとシンクとの間で制御情報およびステータス情報を交換するためのメディアトランスポートおよび双方向プロトコルを指定する。メディアインターフェースにて指定されるＥＭ経路および双方向通信プロトコルの数は、特定のアプリケーションの要件にて選択される。本明細書にて開示する方法および装置は、特定のアプリケーションに適切であると認識されるメディア信号品質結果を、それらのアプリケーションのために指定された制御／ステータスプロトコルに準拠するように適合させられながら実現することを目的とする。

ある態様において、本明細書にて開示する方法および装置は、以下を同時に行うことによって、メディアインターフェース実装に多様なＳＳＤＳ－ＣＤＭＡ方法を適用する。

ａ）新たなＳＳＤＳ－ＣＤＭＡベースのメディアトランスポートを適用して、１または複数の入力ＥＭ信号からメディア信号サンプルを近似で再構築すること

ｂ）ＳＳＤＳ－ＣＤＭＡを適用して、入力ＥＭ信号からバイナリステータス情報を再構築すること

ｃ）ＳＳＤＳ－ＣＤＭＡを適用して、メディア信号伝播の方向とは逆に伝播するバイナリ制御情報を符号化すること

双方向デジタルオーディオを可能にするものを含む、実際的なビデオインターフェースに適用される、通信されるべき情報の総量は、ビデオにて占められる。したがって、制御情報およびステータス情報は、ビデオサンプルレートと比べ、はるかに低いビットレートで通信される。したがって、制御ビットおよびステータスビットに適用される拡散符号は、ビデオサンプルに適用される拡散符号と比べ、はるかに高いプロセス利得を実現する企図を有する。より高いプロセス利得は、より長い拡散符号で変調することで実現され、特に、困難を伴うＥＭ伝播環境にて信号獲得を確実にする。そのような高いプロセス利得は、ＥＭ伝播環境が、ＥＭ経路にビデオ信号自体を表す高い帯域幅のＥＭ信号が存在することで特に困難になるため、このコンテキストにて特に重要である。

本明細書は、ある態様において、ＥＭ経路上の送信機と受信機とのペアから成り、かつ双方向ステータス／制御通信を追加する、単一ＥＭ経路のＳＳＤＳ－ＣＤＭＡメディアトランスポートのＰのインスタンスを集約することによって、広い範囲のメディアインターフェースを実施する方法および装置を開示する。本明細書にて開示する方法および装置は、すべてのサンプリングされた信号に適しており、人間の知覚をサポートするメディア通信に特によく適している。帯域幅制限されたアナログＥＭ信号は、所定の間隔で測定される場合にサンプリングされ、したがって、本明細書にて開示する方法および装置による通信に適する。

本明細書に開示する方法および装置のある態様は、入力メディア信号のために作成されたＥＭ信号にＥＭ信号を追加することによって、下流デジタルデータ信号（「ステータスチャネル」）および上流デジタルデータ信号（「制御チャネル」）を可能にする。メディア信号通信が、いくらかの誤差を許すのに対し、ビットシリアルデジタル信号通信は、ビットのあるパーセンテージが、受信機にて正確に再構築されることを要求する。

本願の所定の態様において、本明細書にて開示する方法および装置は、ペアにされたソースにて提供されるレベルに対する、シンクでのＥＭ信号レベル測定における補償されていない誤差が、再構築された出力信号においてホワイトノイズとして現れるようにすることに向けられたメディアトランスポートを含む。目的は、入力信号に加えられたホワイトノイズの存在にもかかわらず、コンテンツを見て取り、および聴き取ることをする堅牢な人間の能力を活用することである。

各ビットシリアルメディアトランスポートは、ビットが確実に再構築されることが可能なＥＭ経路のタイプを制約するのに対し、本明細書にて開示する方法および装置において適用されるメディアトランスポートは、出力メディア信号品質を当面のＥＭ経路の品質に適応させる。この特徴は、本願の主題を、既存のメディアシステムにおける機器をアップグレードすることに適用可能にし、レガシーインフラストラクチャの直接の再利用を可能にする。

繰り返される再分配、符号化、および提供の方法
一態様において、１または複数の入力信号からのサンプルを、それぞれがエンコーダ入力メモリに入っている１または複数の入力ベクトルに繰り返し分配する、各入力ベクトルを符号化して、提供されるべき順序付けられた一連の出力レベルにする、および各一連の出力レベルを一意のＥＭ経路に提供するための方法が、一連のステップを備える。

ある態様において、方法のための予備的なステップは、≧１の整数であるＰに関する値、およびそれぞれが整数であるＮおよびＬに関する値を、Ｌ≧Ｎ≧２のように選択することである。Ｐは、ＥＭ信号が伝送されるＥＭ経路の数である。Ｎは、入力ベクトル当たりのサンプルの数である。Ｌは、拡散符号当たりのチップの数である。高いＬは、より大きい拡散プロセスの利得に起因する高い電気的回復力を意味するが、より高いＬは、他のすべての条件が同じである場合、より高速の回路を要求する。高いＮは、高いメディア信号スループットを意味するが、より高いＮは、Ｌが固定される場合、より低い回復力を意味する。ＵＴＰ上でＨＤＭＩ信号を通信するための一実施形態において、Ｐ＝４、Ｎ＝６３、およびＬ＝６４である。ＵＴＰ上でＨＤＭＩ信号を通信するためのさらなる実施形態において、Ｐ＝４、Ｎ＝１２６、およびＬ＝５１２である。

ある態様において、別の予備的なステップは、方法の主要なステップが行われる時間間隔のセット、すなわち分配間隔、符号化間隔、トランスポート間隔、復号間隔、および収集間隔を決定することである。これらの間隔は、互いに異なっていてよい。

ある態様において、トランスポート間隔の事前決定は、例えばＮ、Ｌ、ＥＭ経路のエネルギー密度限度、および実施技術の限度が関与するトレードオフに依存する。すなわち、固定のＮおよびＬに関して、より短いトランスポート間隔は、他のすべての条件が同じである場合、より高速の実施形態の追加の費用と引き換えに、より高いメディア信号スループットを意味する。実施形態において、トランスポート間隔は、毎秒１千万の入力ベクトルがトランスポートされることに対応する１００ナノ秒である。

好ましい実施形態において、分配間隔、符号化間隔、トランスポート間隔、復号間隔、および収集間隔は、１つの共通の持続時間である。

ある態様において、別の予備的なステップは、Ｎの符号のセット（「符号帳」）を選択することである。一意の符号が、エンコーダ入力ベクトルにおける各インデックスに関連付けられる。符号は、Ｌのチップの一意のインデックスが付けられたシーケンスであり、符号のそれぞれは、セットの中のその他のＮ－１の符号とは異なる。好ましい実施形態において、これらのチップのそれぞれは、＋１または－１であるバイナリ値であり、各符号は、ＤＣのバランスがとられている。符号帳における各符号は、入力ベクトルにおける一意の位置に関連付けられる。Ｐのエンコーダのそれぞれにおいて適用される方法における第１のステップは、その入力ベクトルインデックスに関連付けられた符号に対応するようにインデックスが付けられた値によって入力ベクトルでの各インデックスにおけるサンプルを変調することである。１つのクラスの実施形態において、可能なチップ値は、符号によるＤＣのバランスのとれた直接のシーケンス変調を容易にするように選択されるバイナリ値である－１および＋１である。別のクラスの実施形態において、各チップに関する可能な値の数は、２より大きい所定の整数であり、したがって、チップは、その表現が複数のビットを要求するデジタル値である。別のクラスの実施形態において、所定の範囲内に無限の数の可能なチップ値が存在し、したがって、符号は脈動（サンプリングされるアナログ）信号である。

ある態様において、方法のステップは、１または複数の入力メディア信号からのサンプルを、それぞれが長さＮの、Ｐのインデックス付けされた入力ベクトルに分配する。この分配するステップは、事前決定された分配間隔中に行われる。この分配するステップは、入力メディア信号スニペットのセットにおけるインデックスとＰの入力ベクトルにおけるインデックスとの間の１対１マッピングである事前決定された分配置換を実施する。置換の特性は、問題ではなく、したがって、可能なＮ！の置換のうちのいずれの置換も同等に好ましい。所定の実施形態において、入力メディア信号サンプルは、単純明快なラウンドロビン順序でＰのエンコーダにおける入力ベクトル位置に割り当てられる。

ある態様において、方法のさらなるステップは、Ｐのエンコーダのそれぞれにおける事前決定された符号化間隔中に行われる符号化するステップである。符号化するステップは、Ｌの符号インデックスのそれぞれにつき１回、変調するサブステップをＬ回反復する。

各変調するサブステップは、事前決定された変調間隔内で行われる。変調するサブステップは、以下の複数のサブサブステップ、すなわち、

i ． このサブステップの変調間隔（変調間隔）を決定すること、

ii． 入力ベクトルにおける各サンプルを、対応する符号におけるループインデックスにてアドレス指定される値で変調すること、および

iii．すべての変調するサブサブステップiiの結果を合計して、順序付けられた一連の出力レベルのうちの１つを形成することを備え、

サブサブステップiiiからもたらされる順序付けられた一連の出力レベルは、その全体として、対応するエンコーダ入力ベクトルを適切に表す出力ベクトルを再構築することに資する、ある特性を有するＥＭ信号を表す。

ある態様において、ＰのＥＭ経路のそれぞれに関する方法のさらなるステップは、以下の提供するステップ、すなわち順序付けられた一連の出力レベルにおけるＬすべての値が、事前決定されたトランスポート間隔内でＥＭ経路に提供される。提供するステップは、ディスパッチするサブステップを、順序付けられた一連の出力レベルにおけるＬのインデックスの各インデックスにつき１回、Ｌ回反復する。各ディスパッチするサブステップは、事前決定されたディスパッチ間隔中に行われ、かつ以下の複数のサブステップを備える。

i ．このサブステップのためのディスパッチ間隔を決定すること、および

ii．順序付けられた一連の出力レベルのうちのインデックスが付けられたレベルをＥＭ経路に提供すること。

一様の変調間隔およびディスパッチ間隔
ある範囲の好ましい実施形態において、各ディスパッチ間隔は、同一のインデックスが付けられた変調間隔と等しい。ある範囲の好ましい実施形態において、ディスパッチ間隔および変調間隔は、すべてのサブステップに関して一様であり、したがって、Ｌで割ったトランスポート間隔と等しい。所定の実施形態において、一様なディスパッチ間隔は１００ピコ秒である。

一様でない変調間隔およびディスパッチ間隔
発信されるＥＭ信号の時間的特性に依拠する変調スキームは、各変調間隔が、対応するディスパッチ間隔と等しいことを要求する。簡略化のため、本明細書での説明は、変調間隔のみについて述べる。

ある態様において、さらなる情報が、引き続く変調間隔を変化させることによってＥＭ経路上で伝送されることが可能である。順序付けられた一連の変化させられた変調間隔は、それ自体、メディア信号ＳＳＤＳ－ＣＤＭＡ変調にてもたらされるＥＭ信号に位相情報を追加する変調である。

引き続く変調間隔を変化させることのさらなる実際的な利点は、補足的なＥＭＩ／ＲＦＩ（電磁干渉／無線周波数干渉）スペクトルエネルギー抑制をもたらし、その結果、ＥＭＩ準拠の公算を高める。変調間隔のシーケンスがＰＮシーケンスまたはＰＮに近いシーケンスである場合、この方法は、ＥＭ経路に提供されるＥＭ信号にて有益な位相ノイズを生じさせる。変調間隔を変調することは、ＥＭ信号エネルギーの周波数領域表現にて形成される、くし形パターンにおける個々のスパイクを広くし、その結果、ＥＭＩ準拠の公算をさらに高める。

変調間隔を事前決定する複数の方法が存在する。１つの方法は、ルックアップテーブルに依拠する。別の方法は、ＰＮ発生器などのアルゴリズム変調間隔ディターミナ回路に依拠する。この目的を実現する他の方法も存在する。

所定の実施形態において、変調間隔は、８０ピコ秒または１２０ピコ秒であり、２つの値の間の選択は、変調間隔のシーケンスが、１００ピコ秒の平均を有するＰＮに近いシーケンスとなるように行われる。そのような実施形態は、「バイナリ変調間隔」実施形態と見なされてよい。その実施形態のある態様において、変調間隔の事前決定された持続時間は、出力がバイナリＰＮシーケンスを構成し、かつ遅延生成回路を制御する線形フィードバックシフトレジスタにて生成される。

所定の実施形態において、変調間隔は、それぞれ４０ピコ秒、６０ピコ秒、８０ピコ秒、１００ピコ秒、１２０ピコ秒、１４０ピコ秒、１６０ピコ秒、および１８０ピコ秒のうちの１つであり、引き続く値の選択は、変調間隔のシーケンスがＰＮ符号となるように行われる。そのような実施形態は、「３ビット変調間隔」実施形態と見なされてよい。一般に、可能な変調間隔持続時間の数が２^ｋである場合、そのような実施形態は、「ｋビット変調間隔持続時間」実施形態と見なされてよい。好ましい実施形態において、変調間隔のシーケンスは、平均値が、Ｌで割った符号化間隔であるＰＮに近いシーケンスである。

所定の実施形態において、変調間隔は、８０ピコ秒から１２０ピコ秒までの間の連続的な範囲にあり、最小の変調間隔の決定は不可能である。そのような不可能性の一例が、変調間隔持続時間が確率的なプロセスにて決定される実施形態において生じる。所定の実施形態において、ノイズソースは、物理的現象に依拠するジョンソン－ナイキストノイズ発生器から導き出される。そのような実施形態は、「連続的変調間隔持続時間」実施形態と見なされてよい。

分配し、符号化し、かつ提供する方法のさらなる実施形態において、変調間隔は、符号化するステップ実施を容易にするように一様である一方、ディスパッチ間隔は、前述した利益のために多様である。ある態様において、この実施形態は、事前決定された長さの入力メディア信号スニペットが、その後に提供するステップにて提供されるように準備する。このＥＭ信号表現がそれ自体、どのようにさらに圧縮されてよいかが探究されることは今後に残されている。

デジタル出力信号値のアナログＥＭ信号レベルへの変換
変調のスイッチトキャパシタ（アナログ）実施例は、ＥＭ経路に入れるように増幅されるだけでよいＥＭ信号レベルをもたらす。他方、算術計算のデジタル実施例は、ＥＭ信号レベルを表す数をもたらす。ある態様において、方法は、提供するステップの一環として、デジタル数からの出力値をＥＭ信号レベルに変換することを、適宜、さらに可能にする。いずれにしても、物理的結果は、ＥＭ経路を通じて伝送されるべきＥＭ信号である。

繰り返されて受信し復号しかつ収集する方法
ある態様において、事前決定されたトランスポート間隔中にＥＭ経路からの１または複数の入力メディア信号スニペットに適用されている、対応する符号化方法にて生成された一連の出力値に対応する、順序付けられた一連の入力値を受信するため、その順序付けられた一連の入力値を復号して出力ベクトルにするため、およびその出力ベクトルを再構築された１または複数のメディア信号スニペットに分配するための方法が、一連のステップを備える。

第１のステップは、ＥＭ経路から着信する信号との同期を獲得することである。ＳＳＤＳ－ＣＤＭＡシステムに関する文献は、同期を獲得する多数の方法および装置を包含する。

次のステップは、再構築されたサンプルを展開すべき事前決定された数Ｎの位置を包含する出力ベクトルを準備することである。

次のステップは、出力ベクトルにおける各インデックスに、事前決定された符号セットからのある符号を関連付けることであり、符号のそれぞれは、値のインデックスが付けられたシーケンス、または「チップ」である。各符号は、セットにおけるその他Ｎ－１の符号のすべてに直交する。また、各符号は、Ｌチップ長でもある。さらに、符号セットは、対応する符号化方法において適用される符号セットと同一である。復号方法に関するＬおよびＮは、対応する符号化方法における対応するパラメータ値と合致する。

次のステップは、受信するステップである。受信するステップは、収集し符号化しかつ提供するためのペアにされた方法が、その方法の提供するステップを実行するのと同一のトランスポート間隔中に行われる。受信するステップは、以下の複数のサブステップを備える、順序付けられた一連の入力値におけるＬのインデックスの各インデックスにつき１回実行される、測定する内側ループを繰り返す。

i ．この測定間隔の持続時間を決定すること、および

ii．ＥＭ経路から配信された順序付けられた一連の値のうちのインデックスが付けられた値を測定すること。

トランスポート間隔および測定間隔に関する配慮すべき事項は、対応する収集し符号化しかつ提供する方法におけるトランスポート間隔に関するものと同一である。測定間隔の一様のシーケンスにおいて、各測定間隔の持続時間は、トランスポート間隔をＬで割ることで与えられる。受信するステップにてもたらされる順序付けられた一連の入力値は、その全体として、対応する収集し符号化しかつ提供する方法にて符号化され、かつこの方法にて再構築されるべき入力メディア信号スニペットを表す。

測定間隔の一様でないシーケンスに関する配慮すべき事項、およびそれらのシーケンスの構築は、対応する収集し符号化しかつ提供する方法におけるディスパッチ間隔の一様でないシーケンスに関するものと同一である。

次のステップは、復号するステップである。復号するステップは、事前決定された復号間隔中に行われる。好ましい実施形態において、復号間隔は、トランスポート間隔と等しい。復号するステップは、順序付けられた一連の入力におけるＬのインデックスの各インデックスにつき１回の、復号するループのＬ回の反復を実行し、各ステップは、復調間隔中に実行され、各ステップは、以下のいくつかのサブステップからなる。

i ． この復調間隔の持続時間を決定すること、

ii． 順序付けられた一連の入力におけるインデックスの付けられた値を、出力ベクトルインデックスに対応する符号における共通のインデックスが付けられた値にて復調すること、

iii．サブステップi）１）からの復調結果を、出力ベクトルの対応するようにインデックスが付けられた要素と合計すること、

iv． サブステップi）２）からの合計結果を対応する出力ベクトルインデックスに記憶すること、および

v ． 送信信号との同期を追跡すること

復調間隔の一様のシーケンスにおいて、各復調間隔の持続時間は、Ｌで割ったトランスポート間隔の持続時間と等しい。所定の実施形態において、一様な復調間隔は１００ピコ秒である。

復調間隔の一様でないシーケンスにおいて、引き続く復調間隔は、事前決定された値の間で様々である。復調間隔のシーケンスは、対応する収集し符号化しかつ提供する方法にて生成された位相変調された信号を回復する。復調間隔のこの位相変調の目的は、ＥＭ経路におけるＥＦＩおよびＲＦＩを最小限に抑えることである。

復調間隔を決定、および制御することに関する配慮すべき事項は、対応する収集し符号化しかつ提供する方法における変調間隔を決定、および制御することに関するものと同一である。

最終のステップは、分配するステップである。分配するステップは、事前決定された分配間隔中に行われる。好ましい実施形態において、分配間隔は、トランスポート間隔と等しい。この分配するステップは、出力ベクトルにおけるインデックスと再構築されたメディア信号スニペットのセットにおけるインデックスの間の１対１マッピングである、事前決定された置換を実施する。この置換は、対応する符号化方法において適用される置換の逆である。このデコーダ置換は、各再構築されたメディア信号スニペットに対して出力ベクトルからの０または１以上のサンプルを提示する。

収集し符号化しかつ提供する装置
ある態様において、１または複数の入力メディア信号スニペットからサンプルの入力ベクトルを収集するため、事前決定された符号化間隔中に入力ベクトルを符号化して、順序付けられた一連の出力値にする、および事前決定されたトランスポート間隔中に順序付けられた一連の出力値をＥＭ経路に提供するための装置が、要素のコレクションを備える。

それらの要素のうちの１つが、事前決定された長さＮの入力ベクトルにおけるサンプルのすべてを受信および記憶するためのメモリである。Ｎの事前決定はトレードオフを含む。より大きいＮは、他のすべての条件が同じである場合、電気的回復力を犠牲にしながら、より大きいスループットをもたらす。所定の実施形態において、Ｎ＝１６である。

別の要素が、パーミュータである。パーミュータは、入力メディア信号スニペットサンプルを入力ベクトル位置に割り当てる。パーミュータは「１対１マッピング」とも呼ばれる事前決定された置換を実施する。可能なＮ！のそのような置換が存在する。好ましい実施形態において、置換は、便宜のために選択される。

別の要素が、事前決定された収集間隔中に入力ベクトルのＮすべてのインデックスに関して、以下のステップを繰り返すためのコントローラである。

引き続く入力メディア信号スニペットサンプルをインデックスが付けられた入力ベクトル位置に記憶するようにパーミュータを構成すること。

別の要素が、符号の事前決定されたセットを生成するためのＮの符号生成器のセットである。各入力ベクトルインデックスにつき、１つの符号生成器が存在する。符号セットにおける各符号は、値のインデックスが付けられたシーケンス、または「チップ」である。符号はすべて、共通の事前決定された長さＬであり、したがって、各符号にＬのチップが存在する。Ｌの事前決定はトレードオフを含む。より大きいＬは、より高速の回路の実施という犠牲と引き換えに、より大きい電気的回復力をもたらす。所定の実施形態において、Ｌ＝１０２４である。各符号は、セットの中のその他すべての符号と異なる。

別の要素が、Ｎの変調器のセットである。各入力ベクトルインデックスに対応して１つの変調器が存在する。均等のこととして、符号セットの中の各符号に対応して１つの変調器が存在する。各変調器は２つの入力を有する。すなわち、１つの入力が、対応する入力サンプルである一方、他方の入力は、対応するチップである。

別の要素が、単一のＡ／－入力加算回路（「加算器」）である。加算器入力は、入力ベクトルインデックス当たり１つの変調器出力にて駆動される。

別の要素が、事前決定された符号化間隔内の符号のセットのすべてのインデックスを数え上げるために十分なレートで、符号のセットのすべてのインデックスに関して、以下のサブサブステップからなる、事前決定された変調間隔内で行われる変調するサブステップを繰り返すためのコントローラである。

i ． この変調間隔の持続時間を決定すること、および

ii． 入力ベクトルの各要素を、対応する符号における共通のインデックスが付けられた位置に記憶された値によって、その要素に対応する変調器を用いて変調すること、および

iii．サブサブステップii）のすべての変調の結果を加算器を用いて合計し、順序付けられた一連の出力値におけるインデックスが付けられた出力値を形成すること

好ましい実施形態において、符号化間隔は、トランスポート間隔と等しく、したがって、各変調器は、その変調器の入力サンプルを、１つの符号化間隔の過程で対応する符号にて直接に変調するものと理解されることが可能である。

変調間隔の一様のシーケンスにおいて、各変調間隔の持続時間は、Ｌで割ったトランスポート間隔の持続時間と等しい。所定の実施形態において、一様な変調間隔は１００ピコ秒である。

変調間隔の一様でないシーケンスにおいて、引き続く変調間隔は事前決定された値の間で様々である。変調間隔のシーケンスはそれ自体、直接のシーケンス変調に時間次元（位相変調）を追加する信号である。変調間隔のこの位相変調は、ＥＦＩおよびＲＦＩを最小限に抑えることになる。

所定の実施形態において、変調間隔は、８０ピコ秒または１２０ピコ秒であり、２つの値の間の選択は、変調間隔のシーケンスが、１００ピコ秒の平均を有するＰＮに近いシーケンスとなるように行われる。そのような実施形態は、「バイナリチップ間隔持続時間」実施形態と見なされてよい。

所定の実施形態において、変調間隔はそれぞれ、４０ピコ秒、６０ピコ秒、８０ピコ秒、１００ピコ秒、１２０ピコ秒、１４０ピコ秒、１６０ピコ秒、および１８０ピコ秒のうちの１つであり、引き続く持続時間の選択は、変調間隔のシーケンスがＰＮ符号となるように行われる。そのような実施形態は、「３ビットチップ間隔持続時間」実施形態と見なされてよい。一般に、可能な変調間隔持続時間の数が２^ｋである場合、そのような実施形態は、「ｋビットチップ間隔持続時間」実施形態と見なされてよい。

所定の実施形態において、変調間隔は、８０ピコ秒から１２０ピコ秒までの間の連続的な範囲にあり、最小の変調間隔の決定は不可能である。そのような不可能性の一例が、変調間隔持続時間が確率的なプロセスにて決定される実施形態において生じる。所定の実施形態において、ノイズソースは、物理的現象に依拠するジョンソン－ナイキストノイズ発生器から導き出される。そのような実施形態は、「連続的チップ間隔持続時間」実施形態と見なされてよい。

別の要素が、符号化間隔中に作成される順序付けられた一連の値を提供するための出力端末である。

別の要素が、トランスポート間隔中に、順序付けられた一連の出力値におけるＬのインデックスのそれぞれに関して、以下のサブサブステップである、ディスパッチ間隔内で行われるディスパッチするサブステップを繰り返すための提供コントローラである。

i． このディスパッチ間隔の持続時間を決定すること、および

ii．符号化間隔中に作成された順序付けられた一連の出力におけるインデックスが付けられた値を提供し、ディスパッチ間隔の合計がトランスポート間隔を超えないようにすること。

前述のディスパッチするサブステップのＬ回の反復の後に提供される順序付けられた一連の出力はその全体として、入力メディア信号スニペットを表す。

ディスパッチ間隔の一様のシーケンスにおいて、各ディスパッチするサブステップの持続時間は、Ｌで割ったトランスポート間隔の持続時間と等しい。所定の実施形態において、ディスパッチ間隔は１００ピコ秒である。

ディスパッチ間隔の一様でないシーケンスにおいて、引き続くディスパッチ間隔は、例えば、補足的なＥＭＩ／ＲＦＩ（電磁干渉／無線周波数干渉）スペクトルエネルギー抑制およびＥＭＩ準拠をもたらすべく様々である。変調間隔のシーケンスがＰＮシーケンスである場合、この装置は、ＥＭ経路に提供される物理信号において有益な位相ノイズを生じさせる。変調された間隔は、くし形における個々のスパイクを広くして、周波数領域におけるエネルギーを拡散させ、かつＥＭＩフットプリントを小さくする。

所定の実施形態において、ディスパッチ間隔は、８０ピコ秒または１２０ピコ秒であり、２つの値の間の選択は、ディスパッチ間隔のシーケンスが、１００ピコ秒の平均を有するＰＮに近いシーケンスとなるように行われる。そのような実施形態は、「バイナリディスパッチ間隔持続時間」装置と見なされてよい。その実施形態のある態様において、ディスパッチ間隔の事前決定された持続時間は、出力がバイナリＰＮシーケンスを構成し、かつ遅延生成回路を制御する線形フィードバックシフトレジスタにて生成される。

所定の実施形態において、ディスパッチ間隔はそれぞれ、４０ピコ秒、６０ピコ秒、８０ピコ秒、１００ピコ秒、１２０ピコ秒、１４０ピコ秒、１６０ピコ秒、および１８０ピコ秒のうちの１つであり、引き続く値の選択は、ディスパッチ間隔のシーケンスがＰＮ符号となるように行われる。そのような実施形態は、「３ビットディスパッチ間隔」装置と見なされてよい。一般に、可能なディスパッチ間隔持続時間の数が２^ｋである場合、そのような実施形態は、「ｋビットディスパッチ間隔持続時間」装置と見なされてよい。

所定の実施形態において、ディスパッチ間隔は、８０ピコ秒から１２０ピコ秒までの間の連続的な範囲にあり、最小のディスパッチ間隔の決定は不可能である。そのような不可能性の一例が、ディスパッチ間隔持続時間が確率的なプロセスにて決定される実施形態において生じる。所定の実施形態において、ノイズソースは、物理的現象に依拠するジョンソン－ナイキストノイズ発生器から導き出される。そのような実施形態は、「連続的ディスパッチ間隔持続時間」装置と見なされてよい。

所定の実施形態において、ディスパッチ間隔の一様でないシーケンスにおける間隔は、符号化間隔の一様でないシーケンスにおける対応するインデックスにおける間隔と正確に合致する。そのような実施形態において、ＥＭＩ／ＲＦＩ低減は、実施者の都合により、符号化するコントローラの制御下、または提供するコントローラの制御下で実現されることが可能である。

オンラインで収集し符号化しかつ提供する装置のさらなる実施形態において、変調間隔は、符号化するコントローラ実装を容易にすべく一様である一方、ディスパッチ間隔は、ＥＭＩおよびＲＦＩを最小限に抑えるように一様ではなく多様である。ある態様において、この実施形態は、符号化するコントローラと提供するコントローラとの間で提供されるべき順序付けられたシリーズにおける事前決定された数の値を二重バッファリングする。

リアルタイムの装置において、変調間隔の一様でないシーケンスにおける変調間隔が、ディスパッチ間隔の一様でないシーケンスにおける対応するディスパッチ間隔とは異なることから生じる可能性がある潜在的な肯定的な相互作用および否定的な相互作用の範囲を探求することは今後に残されている。

さらなる態様において、値は、ＥＭ経路上で送信される。

さらなる態様において、ソースアセンブリ装置は、例えば、ペイロードの性質の変化、ＥＭ経路伝播特性の変化、またはアプリケーション要件の変化に対応すべく、アルゴリズム制御下でこれらのパラメータを変化させる。

所定の実施形態において、装置は、スニペットを際限なく繰り返し処理する。

受信し復号しかつ分配する装置
ある態様において、事前決定されたトランスポート間隔中にＥＭ経路からの１または複数の入力メディア信号スニペットに適用された、対応する収集し符号化しかつ提供する装置にて生成された順序付けられた一連の出力値に対応する順序付けられた一連の入力値を受信するため、事前決定された復号間隔中にその順序付けられた一連の入力値を復号してサンプルの出力ベクトルにする、および事前決定された分配間隔中に出力ベクトルを１または複数の再構築されたメディア信号スニペットとして分配するための装置が、要素のコレクションを備える。

それらの要素のうちの１つが、すべてのサンプルを再構築し、かつ対応する符号化装置のＮと等しい、事前決定された長さＮの出力ベクトルに記憶するためのメモリである。

それらの要素のうちの１つが、符号生成器のセットである。各出力ベクトルインデックスにつき１つのＮの符号生成器が存在する。各符号生成器は、値のインデックスが付けられたシーケンス、または「チップ」である、事前決定された符号を生成する。符号セットの中の各符号は、対応する符号化装置のＬと等しい、別の事前決定された長さＬである。各符号は、セット中のその他すべての符号と異なる。符号セットは、対応する収集し符号化しかつ提供する装置の符号セットと同一である。

要素のうちの別のものが、Ｎの相関器のセットである。各出力ベクトルインデックスに対応する１つの相関器が存在し、均等として、符号セットの中の各符号に対応する１つの相関器が存在する。各相関器は、２つの入力を有する。すなわち、１つの入力は、受信される入力値であり、他方の入力は、対応するチップである。

要素のうちの１つが、Ｎの加算回路のセットである。各出力ベクトルインデックスに関連付けられた１つの加算回路が存在する。各加算回路は、２つの入力を有する。すなわち、１つの入力は、対応する相関器の出力であり、他方の入力は、対応するようにインデックスが付けられた出力ベクトル位置のコンテンツである。

それらの要素のうちの１つが、同期獲得および追跡回路である。タイミング獲得および追跡回路は、クロック回復回路と、相互関係スパイク検出器とを備える。再構築されたメディア信号サンプルの絶対値電力測定を実行する相互関係スパイク検出器は、検出器の出力を、クロック回復回路におけるＰＬＬ設定を調整する制御回路に送り込む。

それらの要素のうちの１つが、トランスポート間隔中に、順序付けられた一連の入力値におけるＬのインデックスのそれぞれに関して、測定間隔中の測定するステップを繰り返すための受信コントローラであり、測定するステップは、以下のサブステップからなる。

i ． Ｌの測定間隔がトランスポート間隔を超えないように、この測定間隔の持続時間を決定すること、および

ii． ＥＭ経路から着信する信号を解析することによって、基準クロック周波数および位相を推測するように同期獲得および追跡回路を構成すること、および

iii．入力端末にて順序付けられた一連の入力におけるインデックスが付けられた値を測定すること。

Ｌの測定間隔が経過した後に受信されている順序付けられた一連の入力は、再構築されるべき入力メディア信号スニペットを表す。

トランスポート間隔および測定間隔に関する配慮すべき事項は、対応する収集し符号化しかつ提供する方法におけるトランスポート間隔に関するものと同一である。測定間隔の一様のシーケンスにおいて、各測定間隔の持続時間は、Ｌで割ったトランスポート間隔の持続時間と等しい。

測定間隔の一様でないシーケンスに関する配慮すべき事項、およびそれらのシーケンスの構築は、対応する収集し符号化しかつ提供する装置におけるディスパッチ間隔の一様でないシーケンスに関するものと同一である。

それらの要素のうちの別のものが、事前決定された復号間隔中に、順序付けられた一連の入力値におけるＬのインデックスのそれぞれに関して、以下のサブステップからなる、復調間隔中の復調するステップを繰り返すための復調コントローラである。

この復調間隔の持続時間を決定すること、および

出力ベクトルにおけるＮのインデックスのそれぞれに関して、以下のサブサブステップを繰り返すこと、すなわち、

i ． インデックスが付けられた符号における共通のインデックスが付けられた値によって、受信された入力値を互いに関係付けることで、インデックスが付けられた出力サンプルの一部を付与するようにインデックスが付けられた相関器を構成すること、

ii． インデックスが付けられた相関器の出力を、インデックスが付けられた出力ベクトル位置のコンテンツと合計するように、インデックスが付けられた加算回路を構成すること、および

iii．加算回路の出力を受信するように出力ベクトルメモリにおける、対応するようにインデックスが付けられた位置を構成すること。

復調間隔の一様なシーケンスにおいて、各復調間隔の持続時間は、Ｌで割ったトランスポート間隔の持続時間と等しい。装置の所定の実施形態において、一様な復調間隔は、１００ピコ秒である。

復調間隔の一様でないシーケンスにおいて、引き続く復調間隔は、事前決定された値の間で様々である。復調間隔のシーケンスは、対応する収集し符号化しかつ提供する装置にて生成された、位相変調された信号を回復する。復調間隔のこの位相変調の目的は、ＥＭ経路におけるＥＦＩおよびＲＦＩを最小限に抑えることである。

復調間隔を決定、および制御することに関する配慮すべき事項は、対応する収集し符号化しかつ提供する装置における変調間隔を決定すること、および制御することに関するものと同一である。

それらの要素のうちの１つが、事前決定された分配間隔中に、出力ベクトルにおけるＮのインデックスのそれぞれに関して、以下のステップを繰り返すためのコントローラである。すなわち、

i ． ＥＭ経路から着信する信号を解析することによって、基準クロック周波数および位相を推測するように同期獲得および追跡回路を構成すること、および

ii． トランスポート間隔内のすべての一連のインデックスを数え上げるのに十分なレートで、順序付けられた一連の入力におけるインデックスが付けられた値を受信すること。

前述の内側ループのＬ回の反復の完了後に受信されている順序付けられた一連の入力は、その全体として、再構築されるべきメディア信号スニペットを表す。

それらの要素のうちの１つが、事前決定された分配間隔中に、出力ベクトルのＮすべてのインデックスに関して、以下のステップを繰り返すための分配するコントローラである。すなわち、

i ． インデックスが付けられた出力ベクトルの位置を引き続く再構築されたメディア信号スニペットサンプルとして提供するようにパーミュータを構成すること。

さらなる態様において、順序付けられた一連の入力値は、ＥＭ経路上で受信される。

所定の実施形態において、受信し復号しかつ分配する装置は、対応する収集し符号化しかつ提供する装置との同期を獲得し、かつ改良すべく反復を活用して、引き続くスニペットに際限なく適用される。

サンプリングされた信号を単一のＥＭ経路上で通信するための装置
別の態様において主張されるのは、対応する受信し復号しかつ分配する装置とペアにされた収集し符号化しかつ提供する装置を組み込んだ、サンプリングされた信号を通信する装置である。

さらなる態様において、デジタル信号を搬送するように構成された収集し符号化しかつ提供する装置を組み込んだ、サンプリングされた信号を通信する装置が、デジタル信号を搬送するように構成された、対応する受信し復号しかつ分配する装置とペアにされる。

さらなる態様において、脈動信号を搬送するように構成された収集し符号化しかつ提供する装置を組み込んだ、サンプリングされた信号を通信する装置が、デジタル信号を搬送するように構成された、対応する受信し復号しかつ分配する装置とペアにされる。

さらなる態様において、デジタル信号を搬送するように構成された収集し符号化しかつ提供する装置を組み込んだ、サンプリングされた信号を通信する装置が、脈動信号を搬送するように構成された、対応する受信し復号しかつ分配する装置とペアにされる。

さらなる態様において、脈動信号を搬送するように構成された収集し符号化しかつ提供する装置を組み込んだ、サンプリングされた信号を通信する装置が、脈動信号を搬送するように構成された、対応する受信し復号しかつ分配する装置とペアにされる。

トンネリング
一態様において主張されるのは、高帯域幅入力メディア信号を表すＥＭ信号を伝送するものと同一のＥＭ経路上に余り多くない量のビットが正確でなければならないビットシリアル制御メディア信号およびビットシリアルステータスメディア信号を便乗させる方法および装置である。

メディア信号帯域幅は、制御情報およびステータス情報の帯域幅より大きい大きさのオーダである。実際、ビデオは、帯域幅を非常に多く利用するため、近年、ビデオ分解能が高まるにつれ、デジタルオーディオ信号の相対的帯域幅は縮小して、制御情報およびステータス情報の相対的帯域幅と似通ったものとなっている。このことは、個々のオーディオチャネルの比較的余り大きくない帯域幅要件に起因する。他のステータス情報は、ｖｓｙｎｃおよびｈｓｙｎｃなどのビデオフレーミングを含む。これらのさらなる信号は、「サブバンド信号」である。これらのさらなる信号は、ビデオ信号と比べて低データレート信号であり、かつ／またはタイミング基準波形である。これらのさらなる信号は、「トンネリング」にて搬送され、「トンネリング」にて意味されるのは、メディアトランスポートのための好ましい符号帳と比較して非常に長い符号を用いてＳＳＤＳ－ＣＤＭＡ技法を適用することである。これらの非常に長い符号のＳＳＤＳ－ＣＤＭＡ技法が、制御ビットおよびステータスビットのシーケンスを完全に正しく配信することが極めて重要である。さらなる変調されたタイミング／制御信号は、送信機アセンブリ出力にて増幅される前に、メディアトランスポートソースアセンブリの出力と正しく一緒に加えられなければならない。変調されたステータス信号は、メディアトランスポートシンクアセンブリが、ＥＭ経路から着信する順序付けられた一連の値を正しく測定できるように、受信機アセンブリ入力において信号に正しく追加されなければならない。

利用可能ないくつかのＥＭ経路に関してトンネリングのための以下の可能な少なくとも３つの戦略が存在する。

１．メディア信号ＳＳＤＳ－ＣＤＭＡにて生成されたＰのＥＭ信号のうちの１または複数の上に、トンネリングされる１または複数の信号を重ね合わせる。トンネリングされる信号を変調する比較的長い符号が、符号帳における符号（およびトンネリングされる信号をやはり変調する他のすべての長い符号）と直交する場合、トラック間干渉（ＩＴＩ）は、無視できるほど小さく、かつ緩和可能でなければならない。

２．トンネリングされるすべての信号をそれらの信号独自の高速有線バンドル（ＨＤＭＩの４つのＴＭＤＳバンドルのうちの１つから目的変更された）上に集約して、その結果、メディア信号ＳＳＤＳ－ＣＤＭＡにて生成された並行する３つのＥＭ信号のそれぞれに関して「完全帯域幅の」ＴＭＤＳバンドルを保つ。このアプローチの欠点は、低帯域幅の制御／ステータスビット上で高帯域幅のＥＭ経路を潜在的に浪費することである。

３．制御およびステータスのための任意の利用可能なシールドが付けられていない導線ペアを目的変更する。すなわち、シールドが付けられていないペアの電気的乏しさを克服すべく、非常に長い符号を使用して拡散を適用し、かつトンネリングされるすべての信号をこれらの目的変更されたピン上に集約する。

タイミング回復を単純化する送信機の精緻化
所定の実施形態において、タイミング回復情報が、図３３に描かれるスキームを使用して進行中の信号に注入される。

図３３にて重ね合わされる符号は、符号帳におけるすべての符号と直交しなければならないことに留意されたい。

場合により、ｈｓｙｎｃおよびｖｓｙｎｃを含む、他のタイミング情報を提供すべく、長いＰＮシーケンス符号重合せスキームが使用可能であることに留意されたい。

高速タイミング回復回路
図３４は、高速タイミング回復回路のための回路戦略を示す。

図３４にて生成されるＰＮ符号は、図３３にて参照されるものと同一でなければならないことに留意されたい。

高速タイミング回復回路は、受信機アセンブリに埋め込まれる。

トンネリングされるタイミング信号
場合により、トンネリングされる信号のグループは、これらのタイミング信号を含む。すなわち、

・変調し提供し測定しかつ復調するクロック：最高速度タイミング基準。値が、送信機にて駆動され、受信機にて受信されるレート。
所定の実施形態において、エンコーダおよびデコーダもまた、チップクロックレートで動作する。チップクロック周波数および位相の回復が、受信機アセンブリ機能に非常に重要である。

・符号クロック（またはバンククロック）：サンプルの新たなグループがエンコーダおよびデコーダにて処理されるレート。
チップクロック周波数＝Ｌ掛ける符号クロック周波数

・ｈｓｙｎｃ（または行クロック）：フレームにおいてドット（「ドット」にて意味されるのは、画像センサまたはディスプレイにおける物理的位置に関連付けられた値である）の次の行の始まりを示す端部。

〇ｈｓｙｎｃ周波数＝Ｎ×符号クロック周波数／１行当たりのサンプル数

〇ｈｓｙｎｃとしては、ビデオフォーマットが知られ、かつタイミングロックが獲得されると、冗長な信号であることに留意されたい。

・ｖｓｙｎｃ（またはフレームクロック）：フレームの第１の行を示す端部

〇ｖｓｙｎｃ周波数＝ｈｓｙｎｃ周波数／１フレーム当たりの行数

メディアインターフェース方法および装置
別の態様において主張されるのは、本明細書にて開示するサンプルシリアルメディアトランスポートを組み込むメディアインターフェースのための方法および装置である。一実施形態において、１または複数のサンプルシリアルメディアトランスポートが、メディア信号を伝送する一方、余り大ききくない帯域幅の制御情報およびステータス情報が、別個のＥＭ経路を通じて正確なビットで交換される。さらなる実施形態において、制御情報およびステータス情報は、「トンネリング」と呼ばれるプロセスにおいて、メディアトランスポートのために使用されるものと同一のＥＭ経路の端から端まで伝送される。制御情報およびステータス情報は、正確なビットで配信されなければならないが、情報レートは、比較的低い。このため、制御情報およびステータス情報は、ビットシリアルＳＳＤＳ－ＣＤＭＡ技法に適している。オプションは、ａ）この低帯域幅のデジタルペイロードのために非常に長い符号を使用すること、および、ｂ）ＥＭ経路を共有するメディアイロードの変調／復調を支配する符号帳と直交するように符号帳を選択することを選ぶことを含む。

情報および信号は、様々な技術および技法のいずれかを使用して表現されてもよいことが、当業者に理解されよう。例えば、前述の説明の全体に亘って参照可能なデータ、命令、コマンド、情報、信号、ビット、サンプル、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁気粒子、光場もしくは光粒子、または以上の任意の組合せにて表されてよい。

本明細書にて開示する実施形態に関連して説明される様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェアとして実装されても、コンピュータソフトウェアもしくはコンピュータ命令として実装されても、または、その両方の組合せとして実装されてもよいことが当業者に認識されよう。ハードウェアとソフトウェアとのこの互換性を明確に例示するために様々な例示的な構成要素、ブロック、モジュール、回路、およびステップが、その機能の点において一般的に前段で説明されている。そのような機能がハードウェアとして実装、またはソフトウェアとして実装されるかは、全体的なシステムに課されるアプリケーション上、および設計上の制約に依存する。当業者は、説明される機能を、各アプリケーションに関して様々な方法で実装してよいが、そのような実装上の決定が、本発明の範囲からの逸脱をもたらすものと解釈されるべきではない。

本明細書にて開示する実施形態に関連して説明される方法またはアルゴリズムステップは、ハードウェアにて直接に実施されても、プロセッサにて実行されるソフトウェアモジュールによって実施されても、またはこの２つの組合せにて実施されてもよい。ハードウェアの実装例の場合、処理は、１もしくは複数の特定用途向け集積回路（ＡＳＩＣ）、デジタルシグナルプロセッサ（ＤＳＰ）、デジタル信号処理デバイス（ＤＳＰＤ）、プログラマブル論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、本明細書にて説明する機能を実行するように設計された他の電子ユニット、または以上の組合せの内部で実施されてもよい。コンピュータプログラム、コンピュータコード、または命令としても知られるソフトウェアモジュールは、いくつかのソースコードもしくはオブジェクトコードのセグメントもしくは命令を包含してよく、かつＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、Ｂｌｕ－ｒａｙ（登録商標）ディスク、または他の任意の形態のコンピュータ可読媒体などの任意のコンピュータ可読媒体に存在してよい。一部の態様において、コンピュータ可読媒体は、一過性でないコンピュータ可読媒体（例えば、有形の媒体）を備えることが可能である。さらに、他の態様に関して、コンピュータ可読媒体は、一過性のコンピュータ可読媒体（例えば、信号）を備えることが可能である。また、前述の媒体の組合せも、コンピュータ可読媒体の範囲に含められなければならない。別の態様において、コンピュータ可読媒体は、プロセッサと一体であってよい。プロセッサおよびコンピュータ可読媒体は、ＡＳＩＣまたは関連するデバイスに存在してよい。ソフトウェアコードは、メモリユニットに記憶されてよく、プロセッサは、それらのコードを実行するように構成されてよい。メモリユニットは、プロセッサ内に実装されても、プロセッサの外部に実装されてもよく、外部に実装される場合、メモリユニットは、当技術分野において公知の様々な手段を介してプロセッサに通信可能に結合可能である。

さらに、本明細書にて説明される方法および技法を実行するモジュールおよび／または他の適切な手段は、コンピューティングデバイスにてダウンロードされること、および／またはそれ以外で獲得されることが可能であることを認識されたい。例えば、そのようなデバイスは、本明細書にて説明される方法を実行するための手段の転送を容易にするようにサーバに結合されることが可能である。代替として、本明細書にて説明される様々な方法は、コンピューティングデバイスが、ストレージ手段がそのデバイスに結合されたとき、またはもたらされたときに、様々な方法を獲得可能であるように、ストレージ手段（例えば、ＲＡＭ、ＲＯＭ、コンパクトディスク（ＣＤ）、もしくはフロッピーディスクなどの物理記憶媒体、その他）を介して提供されることが可能である。さらに、本明細書にて説明される方法および技法をデバイスに提供するための他の任意の適切な技法が利用可能である。

一形態において、本発明は、本明細書にて提示される方法または動作を実行するためのメディア信号通信製品を備えてよい。例えば、そのようなメディア信号通信製品は、カメラ、ビデオプロセッサ、またはディスプレイを備えてもよく、これらのいずれも、本明細書にて説明される動作を実行できる、記憶されたプログラムコンピュータ（または情報プロセッサ）を包含可能である。

本明細書にて開示する方法は、説明される方法を実現するための１または複数のステップまたはアクションを備える。方法のステップおよび／またはアクションは、特許請求の範囲を逸脱することなく、互いに交換されてよい。言い換えると、ステップまたはアクションの特定の順序が指定されない限り、特定のステップおよび／またはアクションの順序および／または使用は、特許請求の範囲を逸脱することなく変更されてよい。

本明細書にて説明される「決定」との用語は、多種多様なアクションを包含する。例えば、「決定」は、計算、演算、処理、導出、調査、調べる（例えば、表、データベース、または別のデータ構造にて調べる）、確認などを含んでよい。また、「決定」は、受信（例えば、情報を受信）、アクセス（例えば、メモリのデータにアクセス）などを含んでもよい。また、「決定」は、解決、選択、選ぶ、確立などを含んでもよい。

システムは、ディスプレイデバイスと、プロセッサと、メモリと、入力デバイスとからなるコンピュータにて実施されるシステムであってよい。メモリは、プロセッサに本明細書にて説明される方法を実行させる命令を備えてよい。プロセッサメモリ、およびディスプレイデバイスは、デスクトップコンピュータなどの標準のコンピューティングデバイス、ラップトップコンピュータもしくはタブレットなどのポータブルコンピューティングデバイスに含められてよく、あるいはカスタマイズされたデバイスもしくはシステムに含められてもよい。コンピューティングデバイスは、単体のコンピューティングデバイス、もしくはプログラマブルデバイスであってよく、あるいは有線接続または無線接続を介して動作上（または機能上）接続されたいくつかの構成要素を備える分散型デバイスであってよい。コンピューティングデバイスの実施形態は、中央処理装置（ＣＰＵ）と、メモリと、ディスプレイ装置とを備え、キーボード、マウス、その他などの入力デバイスを含んでよい。ＣＰＵは、入出力インターフェースと、算術および論理ユニット（ＡＬＵ）と、入出力インターフェースを通じて入力デバイスおよび出力デバイス（例えば、入力デバイスおよびディスプレイ装置）と通信状態にある制御ユニットおよびプログラムカウンタ要素とを備える。入出力インターフェースは、事前に定義された通信プロトコル（例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標）、Ｚｉｇｂｅｅ、ＩＥＥＥ８０２．１５、ＩＥＥＥ８０２．１１、ＴＣＰ／ＩＰ、ＵＤＰ、その他）を用いて、別のデバイスにおける均等の通信モジュールと通信するネットワークインターフェースおよび／または通信モジュールを備えてもよい。また、グラフィカル処理ユニット（ＧＰＵ）が含められてよい。ディスプレイ装置は、フラットスクリーンディスプレイ（例えば、ＬＣＤ、ＬＥＤ、プラズマ、タッチスクリーン、その他）、プロジェクタ、ＣＲＴ、その他を備えてよい。コンピューティングデバイスは、単一のＣＰＵ（コア）もしくは複数のＣＰＵ（複数のコア）、または複数のプロセッサを備えてよい。コンピューティングデバイスは、並列プロセッサ、ベクトルプロセッサを用いてよく、または分散型コンピューティングデバイスであってよい。メモリは、プロセッサに動作上結合されたＲＡＭ構成要素とＲＯＭ構成要素とを備えてよく、デバイスの内部で提供されても、デバイスの外部で提供されてもよい。メモリは、オペレーティングシステム、およびさらなるソフトウェアモジュール、もしくは命令を記憶するために用いられてもよい。プロセッサは、メモリに記憶されたソフトウェアモジュール、または命令をロードかつ実行するように構成されてよい。

ＥＭ経路上の伝送のためにＥＭ信号として提供される順序付けられた一連の出力レベルとしてサンプルの入力ベクトルを符号化する方法を示す図である。

ＥＭ経路から受信されたＥＭ信号を、サンプルの出力ベクトルを形成するように順序付けられた一連の入力レベルとして復号する方法を示す図である。

合致する数の出力メディア信号を生成するように単一のＥＭ経路を端から端まで伝送されるＥＭ信号としていくつかの入力メディア信号を通信するためのメディアトランスポートシステムを示す図である。

示す実施例が、少なくとも３つの入力信号から単一のエンコーダ入力メモリに対するラウンドロビン割当てである、１または複数の入力信号からのサンプルをエンコーダ入力メモリの位置に割り当てる分配置換の実施形態を示す図である。

４：４：４の入力ビデオ信号からのサンプルを８サンプル入力メモリの位置に割り当てる例示的なラウンドロビン置換を示す図である。

入力ビデオ信号からの第２の８サンプルスニペットを入力メモリに割り当てる、図５の例示的なラウンドロビン置換を引き続く反復に拡張する方法の反復的態様をさらに示す図である。

入力信号からのサンプルをＮサンプル入力メモリに分配、入力メモリコンテンツを順序付けられた一連のＬの出力ＥＭ信号レベルとして符号化、および出力ＥＭ信号レベルをＥＭ経路を通じて伝送するための出力ＥＭ信号として提供、を繰り返し行うため装置を示す図である。

通信変調器の実施例を示す図である。

ＥＭ信号を順序付けられた一連のＬの入力レベルとして測定、順序付けられた一連の入力レベルをＮサンプル出力メモリに復号、および出力サンプルを収集して、出力ビデオ信号にすることを繰り返し行う装置を示す図である。

１つの同期獲得および追跡回路のアーキテクチャを示す図である。

代替の同期獲得および追跡回路のアーキテクチャを示す図である。

示す実施例が、単一のデコーダ出力メモリからの少なくとも３つの出力信号に対するラウンドロビン割当てである、デコーダ出力メモリからのサンプルを１または複数の出力信号に割り当てる収集置換の実施形態を示す図である。

８サンプル出力メモリからのサンプルの４：４：４の出力ビデオ信号への例示的なラウンドロビン収集置換割当てを示す図である。

出力メモリからの第２の８サンプルスニペットを出力ビデオ信号に割り当てる、図１３の例示的なラウンドロビン置換を引き続く反復に拡張する方法の反復的態様をさらに示す図である。

単位行列のサブセットである１つのバイナリ符号帳のスキーマを示す図である。

それぞれの符号が一般的なＰＮシーケンスの一意の回転である１２７×１２７バイナリ符号帳の実施例を示す図である。

ウォルシュ－アダマール行列である１２８×１２８バイナリ符号帳の実施例を示す図である。

ウォルシュ－アダマール行列の各行に一般的なＰＮに近いシーケンスを要素ごとに掛けることで構築される１２８×１２８バイナリ符号帳の実施例を示す図である。

メディア信号収集、処理、および提示システムの構成要素の間の相互接続を示す図である。

受信機端末にてＥＭ経路から着信するＥＭ信号の例を示す図である。

様々なステップが実際的な利益のために切り離されることが可能な様態の多様性を示唆する、繰り返される分配し符号化しかつ提供する方法を示すフローチャートである。

繰り返される受信し復号しかつ収集する方法を同様に示すフローチャートである。

一様な変調する／復調間隔と、一様でない変調する／復調間隔とを比較する例を示す図である。

バイナリより大きいバイナリチップ値と、連続的なチップ値とを比較する例を示す図である。

ＥＭ信号が、シミュレートされた低品質ＥＭ経路（３６ｄＢ電気ＳＮＲ）を通じて伝送される、本明細書にて開示する方法および装置のメディアトランスポート実施形態にて再構築される試験パターンの例を示す図である。

使用されない図である。

制御情報およびステータス情報の双方向交換を可能にする、さらなる適合を伴う図３のメディアトランスポートシステムと一緒に実装される単一のＥＭ経路メディアインターフェースを示す図である。

Ｐ≧４である、本明細書にて開示する方法および装置によるＥＭシグナリングにそのうちの２つが適している、１９ピンのＨＤＭＩコネクタピンに関する代替の論理的な割当ての３セットを示す図である。

ＨＤＭＩインターフェース上でビデオ信号を受信、ならびに制御情報およびステータス情報を交換することを行い、かつｈｙＰＨＹ－ＨＤＭＩ－Ａ－Ａインターフェース（図２８にて定義）上でビデオ信号を表すＥＭ信号を交換、ならびに制御情報およびステータス情報を転送することを行うソースＨＤＭＩツーｈｙＰＨＹトランスコーダアセンブリを示す図である。

ｈｙＰＨＹ－ＨＤＭＩ－Ａ－Ａインターフェース上でＥＭ信号を交換し、かつＨＤＭＩインターフェース上で再構築されたビデオ信号を送信、ならびに制御情報およびステータス情報を交換することを行うシンクＨＤＭＩツーｈｙＰＨＹトランスコーダアセンブリを示す図である。

Ｐ＝４である、本明細書にて開示する方法および装置によるＥＭシグナリングに適している８Ｐ８Ｃ ＵＴＰコネクタに関する論理的ピン割当ての代替の２つのセットを示す図である。

ＨＤＭＩインターフェース上でビデオ信号を受信、ならびに制御情報およびステータス情報を交換することを行い、かつｈｙＰＨＹ－ＵＴＰ－Ａ３２インターフェース（図３１にて定義）上でビデオ信号を表すＥＭ信号を交換、ならびに制御情報およびステータス情報を転送することを行うソースＨＤＭＩツーｈｙＰＨＹトランスコーダアセンブリを示す図である。

ｈｙＰＨＹ－ＵＴＰ－Ａ３２インターフェース上でＥＭ信号を交換し、かつＨＤＭＩインターフェース上で再構築されたビデオ信号を送信、ならびに制御情報およびステータス情報を交換することを行うシンクｈｙＰＨＹツーＨＤＭＩトランスコーダアセンブリを示す図である。

タイミング回復情報を包含するＥＭ信号を、入力メディア信号スニペットを表すＥＭ信号に追加し、追加されたＥＭ信号は、ペアにされたシンクアセンブリにおける同期獲得および追跡を容易にするソースアセンブリサブ回路を示す図である。

タイミング回復情報を包含する、着信するＥＭ信号との位相および周波数ロックをヒューリスティックに探索するシンクアセンブリサブ回路を示す図である。

上り坂変形と上り坂ＰＨＹとを包含するＨＤＭＩシンクを、ｈｙＰＨＹ－ＵＴＰ－Ｓソースに接続するソースアセンブリの実施形態を示す。

ソースアセンブリ上り坂変形の実施形態を示す。

ソースアセンブリ上り坂ＰＨＹの実装の実施形態を示す図である。

ｈｙＰＨＹ－ＵＴＰ－ＳシンクをＨＤＭＩソースに接続するシンクアセンブリの実施形態を示す図である。

シンクアセンブリ下り坂ＰＨＹの実施形態を示す図である。

シンクアセンブリ下り坂変形の実装の実施形態を示す図である。

用語集
広く理解される拡散スペクトル送信システムと関係する用語が、Ｒｏｂｅｒｔ Ｃ．Ｄｉｘｏｎ著、「Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｓｙｓｔｅｍｓ ｗｉｔｈ Ｃｏｍｍｅｒｃｉａｌ Ａｐｐｌｉｃａｔｉｏｎｓ」、第３巻、Ｗｉｌｅｙ ＆ Ｓｏｎｓ、１９９４年にて定義され、詳しく説明されている。

ＥＭ信号 ＥＭ経路に亘って測定可能な物理量

視覚的知覚 波長が可視スペクトルにあるＥＭ信号の人の主観的な気付き、把握、または理解

メディア信号 何らかの出力デバイスを介して人間の知覚に向けられたサンプリングされた信号

メディア信号スニペット メディア信号からの有限の順序付けられた連続的な一連のサンプル。

メディアトランスポート 単一のＥＭ経路上で１または複数のメディア信号を通信する方法または装置

シンク メディアシンク機器 メディア通信の方向に関して、１または複数のＥＭ経路の下り坂側である 入力ＥＭ信号から出力メディア信号スニペットを繰り返し再構築する

ソース メディアソース機器 メディア通信の方向に関して、１または複数のＥＭ経路の上り坂側である 入力メディア信号スニペットを出力ＥＭ信号として繰り返し符号化する

メディアインターフェース メディア信号をＥＭ信号として通信するためのソース機器およびシンク機器のための規格 メディアトランスポートの１または複数のインスタンスに加え、制御情報およびステータス情報の双方向通信のための備えを有して実装される。また、メディアインターフェースは、ソース機器およびシンク機器をＥＭ経路に接続するコネクタの機械的／電気的／論理的特性に関する要件、ならびにＥＭ経路自体に関する要件も規定する。

トンネリング 好ましいメディアトランスポート符号帳と直交する非常に長い符号を用いたＳＳＤＳ－ＣＤＭＡ変調を通じてメディアトランスポートにて使用されるものと同一のＥＭ経路を通じて、ビットが正確でなければならないデジタル信号を余り多くない量で伝送する技法。

色空間 通常、３つまたは４つの成分（例えば、ＲＧＢ、ＹＵＶ、ＹＣｂＣｒ、およびＣＭＹＫを含む）である数のタプルとして色域を記述する抽象数学モデル。

色値 色空間における基底ベクトルに対応する信号振幅

ドット １つの色値として完全に記述される２Ｄ焦点領域またはディスプレイ領域における幾何学的位置。（この定義は、画像センサおよびディスプレイの最新技術と合致するように、単層のフォトダイオードおよびフォトエミッタを目的変更する。）

ピクセル 画像フレームなどの２Ｄ領域における幾何学的位置に関連付けられた数学的オブジェクト ピクセルは、色値のセットとして完全に記述され、均等として、色空間でのベクトルとして完全に記述される

画像 色値の２次元アレイ

ビデオ 見ている人にて動きおよび連続性の知覚を生じさせる事前決定されたフレームレートで表示される画像のシーケンス

「アナログ」ＥＭ信号

任意の測定可能な電磁エネルギー。物理量は、時とともに連続的に変化し、利用可能な異なる振幅の数は、エネルギーを測定する我々の能力にて限定される。信号のアナログ表現の例は、以下を含む。すなわち、

画像センサ：電圧
（センサにおける各「ピクセル」において、キャパシタを公知の電圧までプリチャージし、事前決定された露出間隔中にフォトダイオードを通じてキャパシタを条件付きで放電させる 焦点区域の部分が明るいほど、フォトダイオードを通る光子の数は多くなり、フォトダイオードにおける電流が大きいほど、露出間隔後のキャパシタ上の電圧は低くなる）

ＬＥＤ／ＬＣＤディスプレイ：電流
（ディスプレイにおける各「ピクセル」（最小の制御可能な部分）の明るさは、任意の所与の時点における制御電流にて決定される）

信号の「デジタル」表現

事前決定された間隔にて変化する数。信号のデジタル表現の例は、以下を含む。すなわち、

ＰＣ：ＴＩＦファイルにおけるＲエントリまたはＧエントリまたはＢエントリ

シリアルデジタルインターフェース：事前決定されたフォーマットにおける順序付けられた一連のビット

Ｐ ソースをシンクに接続するＥＭ経路の数

Ｎ エンコーダ入力ベクトル、および対応するデコーダ出力ベクトルにおける要素の数

Ｌ 各符号におけるチップの一般的な数、それと均等のこととして、各符号化間隔中、または復号間隔中に適用されるチップ間隔の数。Ｎは、任意の数であることが可能である。Ｎと比べてＬが大きいほど、より高い電気的回復力が、伝送される情報信号に与えられる。

入力ベクトル 入力メディア信号スニペットから収集される有限の順序付けられた一連のサンプル。入力ベクトルは、Ｎの値を備える。

出力ベクトル 再構築されたメディア信号スニペットに分配される収集された有限の順序付けられた一連のサンプル。出力ベクトルは、Ｎの値を備える。

ＥＭ経路 電磁エネルギーが端末間で通過して伝えられる物理的電磁（ＥＭ）伝播経路およびその経路の環境。すべてのＥＭ経路は、受信機端末にて測定されるＥＭ信号レベルが、対応する送信機端末にて提供されるＥＭ信号レベルと完全に等しいことがないため、不完全な媒体である。

導波路 ＥＭ信号伝播ベクトルを物理的に制約し、かつ閉じ込めるＥＭ経路。

チップ 符号を構成する値のシーケンスのうちの１つの値である、限定されるが、可能な値の事前決定された必ずしも有限ではないセットからの値。

符号 チップの事前決定されたシーケンス。本開示において、Ｌは、チップにおける符号の長さを表す変数である。ある態様において、符号の統計的／周波数特性が、本明細書にて開示するメディア信号トランスポートの実施形態に極めて重要である。

バイナリ符号帳 チップが、２つの値のうちの１つをとるバイナリである符号帳

ＰＮシーケンス 出力が、ホワイトノイズのものと類似したスペクトル特性を示す符号。「ＰＮ」は「疑似ノイズ」を表す。理想的なＰＮシーケンスの信号エネルギーは、伝送スペクトルに亘って一様であり、したがって、そのようなシーケンスのフーリエ変換は、すべての周波数において等しいエネルギーを有し、細かい歯のくしのように見える。（注意：すべての符号がＰＮシーケンスであるわけではない。）

拡散 個々の符号の特性および信号をＰＮシーケンスにて変調する効果 理想的なＰＮシーケンスにて変調された信号は、ホワイトノイズのものと類似したスペクトル特性を示す

拡散符号 ＰＮシーケンス（注意：すべてのＰＮシーケンスが理想的に「拡散される」わけではない）

拡散比 ＝Ｌ
＝各入力サンプルを変調する引き続くチップ数
＝出力ベクトルを復号すべく順序付けられた一連の受信された値を復調する引き続くチップ数
＝拡散係数（Ｄｉｘｏｎは「拡散比」の用語と「拡散係数」の用語とを互換的に用いる）
＝ＳＳＤＳプロセス利得
＝符号長
＝チップシーケンス長
＝入力ベクトルにおける各サンプルを変調するエンコーダチップ数
＝出力ベクトルにおける各サンプルに寄与するデコーダチップ相互関係の数

直交性 符号のセット（「符号帳」）の特性。符号帳は、符号帳のＮの符号のすべてが、ペアごとに互いに無関係であり、かつ独立したシーケンスである場合、直交と見なされる。（直交する符号帳は、Ｎのトラックの間でトラック間干渉を最小限に抑える。）

ウォルシュ－アダマール符号セット 各符号が、符号のＬ次元空間に関する直交規定ベクトルを構成するＰＮシーケンスのセットである。セットにおける任意の２つの符号に関して、クロス積は、ゼロの相互相関を表す０である。セットにおける任意の符号に関して、自己の積は、１００％の自己相関を表す１である。

分配間隔 入力ベクトルを、入力メディア信号から収集されたＮのサンプルで初期設定することに割り当てられた周期

符号化間隔 Ｎの入力ベクトルサンプルの１つのセットを、符号当たりＬのチップにて変調することに割り当てられた周期

変調間隔 １つの入力ベクトルサンプルを、そのベクトルに関連付けられた符号におけるチップにて変調するために割り当てられた周期。変調間隔の一様なシーケンスにおいて、各変調間隔＝符号化間隔／Ｌである。変調間隔は一様でなくてよい。変調間隔の合計は、符号化間隔持続時間を超えてはならない。

トランスポート間隔 入力ベクトルコンテンツの１つのセットに対応するＥＭ信号を提供することと、出力ベクトルコンテンツの１つのセットに対応するＥＭ信号を受信することとを同時に行うことに割り当てられた周期

ディスパッチ間隔 ＥＭ経路に、入力ベクトルコンテンツの１つのセットに対応する順序付けられた一連のレベルのうちの１つを提供することに割り当てられた周期。ディスパッチ間隔は一様でなくてよい。ディスパッチ間隔の合計は、トランスポート間隔持続時間を超えてはならない。所定の実施形態において、ディスパッチ間隔は、可能なＥＭＩ／ＲＦＩ問題を緩和すべく変えられる。

測定間隔 ＥＭ経路から順序付けられた一連のレベルの内の１つを受信することに割り当てられた周期。測定間隔は一様でなくてよい。測定間隔の合計は、トランスポート間隔持続時間を超えてはならない。好ましい実施形態において、各測定間隔は、提供するためのペアにされた装置または方法におけるディスパッチ間隔と等しい。

復号間隔 Ｎの出力ベクトルサンプルを再構築すべく、ＥＭ経路から受信された１つの順序付けられた一連の値を、符号セット当たりＬのチップにて復調することに割り当てられた周期

復調間隔 受信された１つの値を、その値に関連付けられた符号におけるチップにて復調することに割り当てられた周期。復調間隔の一様なシーケンスにおいて、各変調間隔＝復号間隔／Ｌである。復調間隔は一様でなくてよい。復調間隔の合計は、復号間隔持続時間を超えてはならない。

収集間隔 出力メディア信号にＮの出力ベクトルサンプルを割り当てるために割り当てられた周期

提供する実施形態は、いくつかの方法および装置が、ある範囲の環境で使用され、かつ使用可能である様態について開示する。

所定の態様において、実施形態は、ステップの以下の３つのシーケンスを、限定されない回数繰り返すことによって、事前決定された数ＰのＥＭ経路を通じて、関連付けられたビデオインターフェースにて指定されるとおり、ビデオ信号を、双方向の制御情報およびステータス情報と一緒に通信する方法および装置を含む。すなわち、

所定の態様において、繰り返されるステップの独立した１つのシーケンスは、以下のステップを含む。すなわち、

・各ＥＭ経路に１つが関連付けられた、ＰのエンコーダのそれぞれにおいてＮ要素入力ベクトルを形成すべく、事前決定された分配間隔中に入力ビデオ信号からのＰ^＊Ｎのサンプルを分配すること、

・Ｐのエンコーダのそれぞれにおいて、事前決定された符号化間隔中に入力ベクトルを符号化して、順序付けられた一連のＬのレベルにすること、

・事前決定されたトランスポート間隔中に各順序付けられた一連のＬのレベルを、関連付けられたＥＭ経路を通じてＥＭ信号として伝送することであって、以下のサブステップが、レベルごとに１回実行され、伝送すること、すなわち、

〇事前決定されたディスパッチ間隔中にレベルを、送信端末にディスパッチすること、

〇関連付けられたＥＭ経路を通じてレベルを伝送すること（１度に複数のレベルが伝播していてよい）、および

〇事前決定された測定間隔中に、受信端末にてレベルを測定すること、

・各ＥＭ経路に１つが関連付けられた、Ｐのデコーダのそれぞれにおいて、Ｎサンプル出力ベクトルを形成すべく、事前決定された復号間隔中に、受信された順序付けられた一連のＬのレベルを復号すること、および

・事前決定された収集間隔中にＰ^＊Ｎの出力ベクトルサンプルを出力ビデオ信号として収集すること。

所定の態様において、繰り返されるステップの別の独立したシーケンスが、以下のステップを含む。すなわち、

・ＰのＥＭ経路のうちの１つに次の１または複数のステータスビットを割り当てること

・使用される符号が、メディアトランスポート符号帳におけるすべての符号、および制御通信のために使用される符号と直交していることを確実にして、バイナリ信号を通信するための公知の多くのＳＳＤＳ－ＣＤＭＡ技法のうちのいずれか１つを使用してステータスビットを符号化すること、

・出力ＥＭ信号を生成すべく、ステータスビットＳＳＤＳ－ＣＤＭＡ変調からもたらされるＥＭ信号レベルと、メディア信号ＳＳＤＳ－ＣＤＭＡ変調からもたらされるＥＭ信号レベルとを合計すること、

・順序付けられた一連のＥＭ信号レベルを送信機端末に適用すること、

・割り当てられたＥＭ経路を介して出力ＥＭ信号を伝送すること、

・受信機端末にて順序付けられた一連のＥＭ信号レベルを測定すること、

・ステータスビットを再構築すべく、受信されたＥＭ信号を同一の符号と互いに関係付けること、

・メディアインターフェースに従ってダウンケーブルプロトコル信号としてその他のステータスビットを収集しながら、シンク同期を調整するようにステータスビットのうちのいくつかを解釈すること、

ある態様において、繰り返されるステップの別の独立したシーケンスが、以下のステップを含む。すなわち、

・ＰのＥＭ経路のうちの１つに次の１または複数の制御ビットを割り当てること、

・使用される符号が、メディアトランスポート符号帳におけるすべての符号、およびステータス通信のために使用される符号と直交していることを確実にして、バイナリ信号を通信するための公知の多くのＳＳＤＳ－ＣＤＭＡ技法のうちのいずれか１つを使用して制御ビットを符号化すること、

・出力ＥＭ信号を生成すべく、制御ビットＳＳＤＳ－ＣＤＭＡ変調にて生成された順序付けられた一連のＥＭ信号レベルを受信機端末に適用すること、

・メディア信号伝達の方向とは逆に、割り当てられたＥＭ経路を介して出力ＥＭ信号を伝えること、

・送信機端末にて順序付けられた一連のＥＭ信号レベルを測定すること、

・制御ビットを再構築すべく、測定されたＥＭ信号を同一の符号と互いに関係付けること、

・メディアインターフェースに従ってアップケーブルプロトコル信号として制御ビットを収集すること。

符号化プロセス５０６の実施形態を図１に示す。符号化プロセスは、図１のＬの列のそれぞれにおいて繰り返されて示す算術計算の事前決定された数Ｌ回の反復からなる。符号化プロセスに対する入力のセットは、事前決定された数Ｎのメディア信号サンプル３００を包含する入力ベクトル３５０である。算術計算は、Ｎの変調器３０８の動作から成り、それらの動作の結果のすべてが、加算器３１０にて集計される。算術計算の各回の反復が、提供するための順序付けられた一連の出力レベル１１０におけるインデックスが付けられたＥＭ信号レベルＹ_ｊ１１２を生成する。

符号化プロセス５０６は、Ｌの変調間隔１３の各間隔につき１回、変調するステップを繰り返し、それと均等のこととして、インデックスが付けられたチップ１０４の事前決定された符号帳３５４の符号３０４における各共通のインデックスにつき１回、変調するステップを繰り返す。変調するステップのサブステップは、以下のサブステップを備えるが、以下には限定されない。すなわち、

i ） 変調間隔１３の第１の部分中、各入力サンプル３００を、入力ベクトル３５０における入力サンプルのインデックスに対応する符号３０４における共通のインデックスが付けられたチップ１０４にて変調すること。３０８。Ｌの変調間隔の合計は、事前決定された符号化間隔１２を超えてはならない。所定の実施形態において、変調間隔は、一様ではない。入力信号が脈動である場合、サンプルは連続的な値であり、かつ変調の実施形態は、アナログ乗算である。符号がバイナリ（１／－１）である場合、サンプルはレベルであり、かつアナログ変調の実施形態は条件付き反転である。入力信号がデジタルである場合、サンプルは数値であり、かつ変調の実施形態はデジタル乗算器である。符号がバイナリ（１／－１）であり、かつ入力信号がデジタルである場合、デジタル乗算器の実施形態は条件付き否定である。

ii） 残りの変調間隔１３の間、提供するための順序付けられた一連１１０の出力値Ｙ_ｊ１１２のうちの１つを形成すべく、ステップi）からのＮの変調結果１１４を合計すること。３１０。入力信号が脈動である場合、変調結果は、連続的な値であり、かつ合計は、加算回路である。入力信号がデジタルである場合、変調結果は数値であり、かつ合計は、加算器である。

各変調間隔１１２中に各符号３０４インデックスにつき１つの値を生成すべく開示するステップに従うことによって、符号化間隔１２中、順序付けられた一連１１０の値Ｙ_ｊ１１２が、入力ベクトル３５０を表す。このプロセスは、符号化プロセス５０６が、引き続く入力ベクトルに関して際限なく繰り返されることが可能なように、各符号化間隔に関して達せられる。

図１の符号化プロセス５０６の好ましい実施形態において、符号帳３５４は、それぞれが拡散符号である、Ｎの互いに直交する／．－チップ１０４符号３０４のセットである。符号のＬのインデックスは、符号化間隔中に割り当てられたＬのチップ間隔τに対応する。比Ｌ／Ｎは、Ｄｉｘｏｎ著の文献の６ページ上で定義される「ＳＳＤＳプロセス利得」である。この比は、トレードオフを捉え、入力ベクトルにおける各サンプルに与えられる電気的回復力は、ＬとＮとの間の比に連れて増加する。利用可能な実装技術が、Ｌに上限を課す。Ｎが大きいほど、対応が可能な入力メディア信号の帯域幅が大きくなる。したがって、設計者は、Ｎを非常に大きくするように動機づけられる。しかし、固定のＬは、Ｎを増加させることが、入力ベクトルにおける各サンプルに与えられる電気的回復力を低下させることを意味する。好ましい実施形態において、Ｌ≧Ｎである。

図１の符号化プロセス５０６は、以下のステップを、各変調間隔１３中に繰り返し、均等のこととして、セット符号３５４における共通する各インデックスに関して繰り返す。すなわち、

i ） 変調器３０８を用いて、各入力サンプル３００を、入力ベクトル３５０における入力サンプルのインデックスに対応する符号３０４の共通のインデックスが付けられたチップ１０４にて変調すること。入力信号が脈動である場合、入力サンプルは連続的な値であり、かつ変調する実施形態はアナログ乗算である。符号がバイナリ（１／－１）である場合、入力サンプルはレベルであり、かつアナログ乗算の実施形態は条件付き反転である。入力メディア信号がデジタルである場合、入力サンプルは数値であり、かつ変調する実施形態はデジタル乗算である。メディア信号がデジタルであり、かつ符号がバイナリ（１／－１）である場合、デジタル乗算の実施形態は条件付き否定であり、かつ

ii） 提供するための順序付けられた一連１１０の出力値１１２のうちの１つを形成すべく、ステップi）からの変調結果１１４を合計すること、３１０であって、

ここで、各符号３０４のインデックスにつき、１つの値である、値Ｘｊ１１２の順序付けられた一連１１０は、その全体が入力ベクトル３５０を表す。

変調間隔１３の合計は、符号化間隔１２を超えてはならない。変調間隔のシーケンスは、一様でなくてよい。所定の実施形態において、変調間隔のシーケンスは、一様であり、かつ各変調間隔＝Ｌで割った符号化間隔である。

図１における符号化プロセス５０６内で完全に現れる信号だけが、入力ベクトル３５０および符号帳３５４から始まり、かつ値Ｘｊ１１２の順序付けられた一連１１０を生成するプロセス中に変化する。

図２は、対応する分配し符号化しかつ提供する装置または方法にて生成され、ＥＭ経路を介して伝送された順序付けられた一連２１６のＬのレベル２１４から出力サンプルを再構築するための受信し復号しかつ収集する方法および装置の一部である復号プロセス５０７を示す。復号プロセスは、収集する方法または装置にて信号を出力すべく収集される出力サンプル３０２のＮ要素出力ベクトル３５２をもたらす。Ｎの出力サンプルの完全なセットは、復号間隔ごとに１回再構築される。復号プロセスは、出力ベクトル３５２を再構築すべく、それぞれその回の独自の事前決定された復調間隔２１４中に、復調するステップをＬ回繰り返す。

復調間隔１５は一様でなくてよい。所定の実施形態において、復調間隔のシーケンスは一様であり、かつそれぞれＬで割った復号間隔１４と等しい。

図２の復号プロセスは符号帳３５６に依拠する。符号帳は、Ｎの互いに直交する／．－チップ２０６符号２０２のセットであり、符号２０２のそれぞれは、拡散符号でなければならない。符号のＬのインデックスは、出力ベクトル３５２を受信すべく割り当てられたＬのチップ間隔τに対応する。

復号プロセス５０７の始めに（Ｙ_０を処理する前に）、出力ベクトルサンプル３０２をそれぞれ０に初期設定する。

各復調間隔１５中、受信された値２１４は、符号帳３５６におけるインデックスが出力ベクトル３５２での出力値３０２のインデックスに対応する符号２０２に対応するようにインデックスが付けられたチップ２０６にて互いに関係付けられる。３３４。メディア信号が脈動である場合、サンプルは連続的な値であり、かつ互いに関係付ける実施形態はアナログ乗算である。符号がバイナリ（１／－１）である場合、アナログ乗算の実施形態は条件付き反転である。メディア信号がデジタルである場合、サンプルは数値であり、かつ互いに関係付ける実施形態はデジタル乗算である。メディア信号がデジタルであり、かつ符号がバイナリ（１／－１）である場合、デジタル乗算の実施形態は条件付き否定である。

各復調間隔１５中に生成された各入力ベクトル３５０インデックスにおけるＬすべての相互関係結果２０４が、それぞれの出力サンプル３０２をもたらすべく、復号間隔１４の過程で累進的に加算される。３０２。

出力ベクトル３５２は、メディア信号サンプル３４４を出力すべく収集されたＬの復調間隔１５の後の再構築されたメディア信号サンプル３０２を包含する。

図２におけるデコーダプロセス５０７内で完全に現れる信号のみが、出力ベクトル３５２を復号プロセス中に変化する。符号帳３５６は、変わらないままである。

次に、要素３がメディアトランスポート、すなわち単一のＥＭ経路の端から端まで１または複数のメディア信号を通信するステムを表す図３を参照する。システムは、ＥＭ経路３１４上でシンクアセンブリ３２８に接続されたソースアセンブリ３２６を含む。別の箇所で説明するとおり、図３に示すＥＭ経路のツイストペア表現は、本明細書にて開示する方法および装置が適用可能な様々な物理的実施形態のうちの１つに過ぎない。ソースアセンブリは、入力メディア信号５００を受信し、送信端末３３８においてＥＭ信号を提供する。ＥＭ信号は、ＥＭ経路を通じて伝播する。所定の実施形態において、ＥＭ経路は、最大限の量のエネルギーが伝達可能にする導波路である。シンクアセンブリは、受信端末３４０においてＥＭ信号を一連の入力レベルとして受信し、メディア信号５０２を出力すべく再構築されたサンプルを収集する。

ソースアセンブリエンコーダ３５８は、入力サンプル５０４の入力ベクトル３５０を消費し、端末３３８にて提供される順序付けられた一連のレベルをＥＭ信号として生成する。シンクアセンブリは、受信端末においてＥＭ信号を測定し、それぞれが、そのサンプルに対応する入力メディア信号サンプルを近似して、プロセスの多数回の反復の後に生成される出力メディア信号が、対応する入力メディア信号を表す、再構築されたサンプル３４４の出力ベクトル３５２を生成する。好ましい実施形態において、符号化間隔、提供間隔、受信間隔、および復号間隔は、高速動作領域５１０にて一緒に動作して、共通である。

エンコーダ入力ベクトル３５０が、分配置換（任意の、事前決定された全単射の分配マッピング関数）３４６により分配間隔１００中に１または複数の入力メディア信号５００のそれぞれからの引き続くサンプル５０４から収集される。対応する出力メディア信号５０２は、収集置換（全単射の収集マッピング関数３４８にてデコーダ出力ベクトル３５２から収集間隔１０２中に収集される。好ましい実施形態において、収集置換は、対応する分配置換の逆である。

ソースアセンブリ３２６は、エンコーダ入力ベクトル３５０を、ＥＭ経路３１４にディスパッチされ、シンクアセンブリ３２８にて測定される一連のレベルに変換する。ＥＭ経路は、ソースアセンブリ出力送信端末３３８をシンクアセンブリ入力受信端末３４０に接続する。インピーダンス３１６が、受信端末においてＥＭ経路を終端させる。シンクアセンブリは、伝播された信号を受信端末にて測定し、受信されたレベルのシーケンスを復号してデコーダ出力ベクトル３５２にする。

図３に示すビデオトランスポート３は、比較的大量の主電源供給エネルギーをＥＭ経路３１４に注入できる。所定の実施形態において、ＥＭ経路は導波路である。

一般性を失うことなく、メディアトランスポート３は、サンプリングされた入力メディア信号をソースアセンブリ３２６からシンクアセンブリ３２８に通信するものとして説明するが、その情報は、双方向通信を実施すべく、一次デコーダ３２８と並列の二次エンコーダブロックから情報を受信し、かつ３４０において線路を駆動する、一次エンコーダ３２６と並列であり、かつ３３８において伝送媒体に付加された２次デコーダを実装して、ＥＭ経路３１４上で逆方向に流れてもよいことが当業者には明白であろう。いずれの方向のペイロードも、デジタルまたは脈動の、任意の種類のサンプリングされた信号である。一次エンコーダ／デコーダ対２次エンコーダ／デコーダの主要な違いは、通信される情報の量の違いである。より少ない量、したがって二次的な情報フローは、例えばコマンド信号および制御信号であり、またはマイクロフォン測定を搬送、もしくはスピーカ偏差を駆動、もしくは類似した装置を接続するオーディオ信号である。この能力は、上流通信として公知である。上流通信における情報の量は、メディア信号における情報の量と比べ、より小さい大きさのオーダである。上流通信に関して別個の符号シーケンスを用いて、デジタル信号または脈動信号の形態の情報は、逆方向に流れることが可能であり、そのような別個の符号シーケンスは、一次符号シーケンスと直交する。

図４は、入力メディア信号５００サンプル５０４と分配置換入力バッファ３５１位置３０１との間の分配パーミュータ３４６の可能なＮ！の置換のうちの１つを例示する。このスキーマは、図面の左側にβとωとの間の省略記号にて暗示するリストにおける任意の数の入力メディア信号を可能にし、かつ各入力メディア信号が、各分配間隔１００中にその信号のスニペットからの任意の数のサンプルを入力ベクトルに寄与可能にする。

図４は、分配パーミュータ３４６内で実行される単純明快なラウンドロビン置換を示し、この実施形態において、メディア信号スニペットα、β、．．．、ωからなるものとして示す各入力メディア信号スニペット５００からの次のサンプル５０４が、Ｎすべての分配パーミュータ入力バッファ位置３０１が埋められるまで、分配パーミュータ入力バッファ３５１における次の利用可能なインデックスに順に割り当てられる。番号付きの円は、入力メディア信号スニペットサンプルが、エンコーダ入力ベクトルに含められるために、この実施形態にて選択される順序を示す。分配間隔中に厳密にＮのサンプルが収集される。

分配パーミュータ３４６にて実施される置換に関して同等に良好なＮ！の選択肢が存在するものの、収集パーミュータ３４８（図１２、図１３、および図１４）は、対応する分配パーミュータにて実施される置換の逆を実施する。そのような詳細に関する合意を確実にすることは、将来の実施のために、メディアインターフェース標準の主題である。

図４に示すスキーマは、可能な多数のタイプのサンプリングされる信号に適用される。例えば、引き続く各サンプルが色値（例えば、ピクセル当たり３つ（Ｒ／Ｇ／Ｂ）の）であるビデオの表現からなる、単一のメディア信号が存在することが可能である。別の例もまた、インターリーブされたいくつかの独立したビデオ信号からの色値からなる単一のメディア信号である。さらなる例は、多様なタイプのメディア信号、例えば、ビデオ信号、オーディオ信号、化学的信号、機械的／触覚信号、その他を含む。そのような１つのハイブリッドの例の実施形態は、各トランスポート間隔中の各メディア信号からの／に対する様々な数のサンプルを含む。さらなる例は、４つのタイプの信号（デジタル、アナログ、脈動、および中性）のそれぞれを単独で、または共同で含む。

図４のスキーマは、入力ベクトル３５０コンテンツが入力メディア信号スニペットのセットからの事前決定されたシーケンスにて選択されることを強調する。このことは、サンプルの任意のシーケンスがそれ自体、サンプリングされた信号であるため、このスキームが完全に一般的であることを意味する。メディアトランスポートの観点からは、入力メディア信号サンプルがどこから収集されるか、またはメディア信号サンプルがどこに分配されるかは、どうでもよいことである。

図４におけるパーミュータ３４６は、多くの様態で実施可能であり、一実施例が、ポートから出力３７８を読み取ることであり、別の代替が、シーケンスにおける入力サンプル５０４を有するように初期設定されているメモリから出力を読み取ることである。

図５は、図４にて説明する分配置換の特によくある特殊事例を例示する。この実施例において、３つの入力信号５００は、４：４：４のビデオ信号の３つ、Ｒ、Ｇ、およびＢの色平面をそれぞれ表す。エンコーダ入力ベクトル３５０における要素の数Ｎは、この実施例において、偶々８である。この実施例は、１つの分配間隔中のラウンドロビン割当てを示す。

図５にて開始され、メディア信号スニペットを繰り返し通信することと合致する例にさらに関し、図６は、第２の分配間隔の送信中のラウンドロビン割当てを例示する。

次に、図７を参照すると、ソースアセンブリ３２６が、１または複数の入力メディア信号５００から入力メディア信号サンプル５０４を受信する。分配パーミュータ３４６が、分配パーミュータ入力バッファ３５１を介して入力ベクトル３５０を初期設定する。エンコーダ３５８が、ＥＭ経路３１４に接続された送信端末３３８におけるラインドライバ３１２にてＥＭ信号として提供される、順序付けられた一連のレベルを生成する。別の箇所で説明するとおり、図７に示するＥＭ経路のツイストペア表現は、本明細書にて開示する方法および装置が適用可能である様々な物理的実施形態のうちの１つに過ぎない。ソースアセンブリは、置換された入力サンプルを受信、および記憶するための分配パーミュータバッファメモリ３５１と、サンプルのセットを並行して受信、および事前決定された符号化間隔中に符号化するためのサンプルを供給するための入力サンプルメモリ３５０と、事前決定された符号セットを受信、および記憶するための符号帳メモリ３５４とを含む。符号帳メモリにおける１つの符号３０４は、入力ベクトルにおける各入力サンプル３００に関連付けられる。

図７に示すソースアセンブリ３２６データ経路の実施形態は、変調間隔当たり１回繰り返し再使用される入力サンプル３００当たり１つの複数の変調器３０８を備える。各変調間隔中、各変調器が、対応する入力サンプルを変調すべく、対応する符号における共通のインデックスが付けられたチップ３０６に適用され、加算回路３１０が、出力端末３３８を介してラインドライバ３１２にてＥＭ経路３１４に提供される次のレベルを生成すべく、すべての変調器出力５０８を合計する。所定の実施形態において、ＥＭ経路は、最大限の量のエネルギーが伝達可能にする導波路である。

入力メディア信号５００が脈動である場合、入力サンプル３０１は、連続的な値であり、かつ変調器３０８の実施形態は、アナログ乗算器である。この事例において符号３３０がバイナリ（１／－１）である場合、アナログ変調器の実施形態は条件付き反転である。メディア信号がデジタルである場合、サンプルは数値であり、変調器の実施形態は、デジタル乗算器である。この事例において符号がバイナリ（１／－１）である場合、デジタル変調器の実施形態は条件付き否定である。

単一の収集間隔１００より長い持続時間のアプリケーションメディア信号５００は、いくつかの収集間隔の過程で符号化され、したがって、対応する数の符号化間隔１２、ならびに対応する数のトランスポート間隔２の過程で符号化される。好ましい実施形態において、ソースアセンブリ３２６を定義する、収集間隔、符号化間隔、トランスポート間隔、Ｎ８、Ｌ１０、符号帳３５４、および分配パーミュータ３４６置換を含むパラメータはすべて、ペアにされた受信機アセンブリにおけるタイミング獲得および追跡を容易にすべく、入力ベクトル３５０コンテンツの単一のセットに対応する入力メディア信号サンプル５０４の１つのセットの処理に関与するステップ全体に亘って一定のままである。

ソースアセンブリの一実施形態において、すべての符号化パラメータは、「ハードコードされ」、変更されることが可能でない。１つの入力ベクトルの符号化は、先行するすべての入力ベクトルの符号化、および引き続くすべての入力ベクトルの符号化から論理的に独立であるため、符号化パラメータは、メディア信号サンプルの入力ベクトルごとに価値が変化してよい。したがって、ソースアセンブリのさらなる実施形態において、符号化パラメータのいずれも、例えば、メディア信号特性、ＥＭ経路３１４特性、および／またはアプリケーション要件の変化に応答して、アルゴリズム上の制御下で収集間隔ごとに変えられてよい。

エンコーダチップ３０６が、偶々、バイナリ（例えば、１と０）に制約されるエンコーダ変調器３０８のデジタル実施形態に関して、変調器の一実施形態は、各入力サンプル３４２の符号付き整数表現を反転させる組合回路を備える。ラインドライバ３１２の対応する実施形態が、デジタル－アナログ変換を実行する。

エンコーダチップ３０６が、偶々、バイナリ（例えば１と－１）に制約されるエンコーダ変調器３０８のアナログ実施形態に関して、１つの変調器の実施形態は、図８に示す実施例などの転流変調器を備える。

図８に示す例示的な変調器３０８は、変調された出力信号５０８を生成すべく、対応する入力サンプル３４２にチップ入力１０４を適用する。転流変調器として知られる、この形式の変調器は、チップ入力１０４の極性に基いて入力サンプル３４２を反転させる。結合されたインダクタ６０６，６０８が、信号６０２に接続された中央タップに対する転流ダイオード６１２，６１０の両端に入力サンプル３４２のガルバニック絶縁されたコピーを印加し、ダイオード６１２，６１０のそれぞれは、信号６２６にて印加されたバイアスの極性に基いて、順に伝達する。チップ入力１０４は、信号６２８を通じて、インダクタ６０８の中央タップ、およびインダクタ６０８の端子のうちの１つに差動信号を印加する。チップ入力１０４の２つの差動極性のうちの１つにおいて、電流は、キルヒホッフの回路法則により、インダクタ６２２を通って信号６２６に流れ、次に、順方向バイアスダイオード６１２を通ってインダクタ６０８に入り、インダクタ６０８の中央タップから出て信号６０２に至り、インダクタ６１６を通って電流ループを完成させる。チップ入力１０４の反対の極性上で、電流は、インダクタ６１６を通って信号６０２に流れ、その結果、インダクタ６０８の中央タップに至る。信号は、インダクタ６０８から出て、順方向バイアスダイオード６１０を通って流れて、信号６２６に至り、その後、電流は、インダクタ６２２を通って戻り、やはり、キルヒホッフの回路法則により、電流ループを完成させる。これら２つの事例における回路方向は、反対の方向に流れることに留意されたい。キャパシタ６１８および６２０は、信号６２８における電流の流れの方向が、正または負の極性に正しく変換され、それに相応してインダクタ６０８にバイアスをかけることを確実にするＤＣ除去キャパシタである。入力サンプル３４２は、前述のバイアス信号フローに結合される。この結合された信号は、次に、結合されたインダクタ６０８から流れ出て、中央タップ６０２を起点とする確立された２つの経路のうちの１つを通り、インダクタ６０８の端子のうちの一方または他方から出て、その結果、６２６に印加されるバイアス信号の極性を通じて正の信号表現および負の信号表現を確立する。キャパシタ６１４は、変調された出力信号５０８からＤＣ成分を除去するＤＣ阻止キャパシタである。

次に、図９を参照すると、単一ＥＭ経路シンクアセンブリ３２８が、アセンブリ３２８の入力端末３４０においてＥＭ経路３１４から信号を受信する。別の箇所で説明のとおり、図９に示すＥＭ経路のツイストペア表現は、本明細書にて開示する方法および装置が適用可能な様々な物理的実施形態のうちの１つに過ぎない。所定の実施形態において、ＥＭ経路は、最大限の量のエネルギーを伝達可能にする導波路である。ＥＭ経路は、終端インピーダンス３１６にて終端される。シンクアセンブリに入る信号は、サンプリングアパーチャがクロック回復回路３１８にて調整される、イコライザ３２４にてフィードバック経路を通じて制御されるライン増幅器３２２にて測定される。

好ましい実施形態において、シンクアセンブリ３２６を定義する、トランスポート間隔、復号間隔、収集間隔、Ｎ８、Ｌ１０、符号帳３５６、および収集パーミュータ３４８置換を含むパラメータは、すべて、出力メモリ３５２におけるＮの出力メディア信号サンプル３５７のうちの１つのセットを再構築することに関与するステップ全体に亘って一定のままである。シンクアセンブリの一実施形態において、すべての復号パラメータは、「ハードコードされ」、変更されることが可能でない。しかしながら、１つの出力ベクトルの復号は、先行するすべての出力ベクトル、および後続のすべての出力ベクトルの復号から論理的に独立である。したがって、さらなる実施形態において、復号パラメータは、再構築されるメディア信号サンプルの出力ベクトルごとに価値が変化する。シンクアセンブリのさらなる実施形態において、復号パラメータのいずれも、例えば、メディア信号特性、ＥＭ経路３１４特性、および／またはアプリケーション要件の変化に応答して、アルゴリズム上の制御下で収集間隔ごとに変えられてよい。シンクアセンブリのさらなる実施形態において、事前決定された個々の測定間隔および復調間隔は、一様ではない。

アナログバージョンのシンクアセンブリ３２８のさらなる実施形態において、アナログ部分は、スイッチトキャパシタ回路として実装可能である。この回路の動作が、サンプリングおよび保持回路、乗算器回路、およびパイプラインタイプの動作の使用を必然的に伴うことから、最新技術のＡＤＣ設計との類似性が、当業者には明白であろう。実際に、アナログシンクアセンブリの１つのそのような実装例は、シンクアセンブリのパイプライン動作における閾値設定レベルの単純な選択を通じて、バイナリ表現から２変数の表現を経て、連続的表現に至るまで、任意の振幅表現に対応可能である。所定の実施形態において、シンクアセンブリは、デジタル信号または脈動信号に対応するようにパラメータにより再構成可能な設計であり、その結果、システム柔軟性を可能にする。

出力ベクトル３５２は、復号プロセス（図２中の５０７）の各復調間隔中にストレージ要素３０２に部分的な寄与を蓄積することによって、復号間隔の過程で、順序付けられた一連の受信されたレベル２１４から復号器５１２にて再構築される。各出力ベクトル位置に関して、図９に示すシンクアセンブリ３２８の実施形態は、符号帳メモリ３５６における対応するインデックスの１つの符号３３０、１つの相関器、および１つの積分器３３６を関連付ける。

復号コントローラ５０７は、以下のプロセスを実行する。順序付けられた一連の受信された値を復号することを開始する前に、出力ベクトル３５２エントリ３０２が、クリアされる（それぞれに値０を記憶することで）。その後、引き続く各出力ベクトルインデックスに関する事前決定された各復調間隔中、ライン増幅器３２２にて生成された受信された値２１４を、対応するようにインデックスが付けられたチップ３３２と互いに関係付け、かつ加算回路３３６を使用して、対応する出力サンプルメモリ３５２のコンテンツを有する相互関係結果３２１を収集し、相関器３３４に指示する。各復調間隔における加算回路結果を、引き続く復調間隔における参照のために、出力サンプルメモリに記憶する。

チップ３３２が、偶々、バイナリ（例えば、１と０）のように制約されている復号器５１２のデジタル実施形態に関して、相関器３３４の一実施形態は、受信された各値３４２の符号付き整数表現をチップにより反転させる組合回路を備える。ラインドライバ３１２の対応する実施形態が、デジタル－アナログ変換を実行する。

チップが、偶々、バイナリ（例えば、１と－１）のように制約されている復号器５１２のアナログ実施形態に関して、相関器は、図８に示す実施例のようなアナログ変調器からなることが可能である。

各相関器３３４の出力は、対応する積分器３３６によって、その相関器３３４に対応する出力サンプルメモリ３０２のコンテンツと一緒に積分される。復号器５１２のデジタル実施形態に関して、積分器は、単純明快な組合せ加算器である。復号器のアナログ実施形態に関して、積分器の一実施形態は、オペアンプベースの積分器を備える。

再構築されたメディア信号５０２が脈動である場合、出力サンプル３０２は連続的な値であり、かつ相関器３３４の実施形態はアナログ乗算器である。この例において符号３３２がバイナリ（１／－１）である場合、アナログ相関器の実施形態は条件付きインバータである。メディア信号がデジタルである場合、サンプルは数値であり、かつ相関器の実施形態はデジタル乗算器である。この事例において符号がバイナリ（１／－１）である場合、デジタル相関器の実施形態は条件付きネゲータである。

プロセスの繰り返しは、シンクアセンブリに対して、同期を得、かつ追跡する機会を提供する。相互関係スパイク検出器３２０が、復号器相関器３３４のアレイの出力を監視する。一実施形態において、すべてのシンクアセンブリ３２８の機能要素は、搬送波同期を獲得し、かつ追跡すべく、ライン増幅器３２２の出力２１４、および相互関係スパイク検出器の出力を監視するクロック回復回路３１８にて同期される。

ソースアセンブリにおける変調／提供間隔、およびトランスポート間隔中の測定／復調間隔が、所定の実施形態において水晶発振器または他の正確な時間ソースにて制御される事実から生じるさらなる利益が存在する。公知の正確な時間ソースの性能規格を所与として、ソースアセンブリとシンクアセンブリとの間の基礎的な正確な時間ソース周波数の差は、数万分の１のオーダに過ぎない。単純さを優先し、したがって、低い実施費用を優先する別の配慮すべき事項は、疑似ノイズ生成回路のシーケンス長が、Ｌに関する値が非常に大きくはないことであり、それほどまでに大きくはないことである。

符号化／復号プロセスは、前述した単純化を許し、長すぎる初期のタイミング獲得手続なしで済ませることを可能にする。シンクアセンブリ測定／復調間隔は、ソースアセンブリ変調／ディスパッチ間隔に近いように実行され、受信機におけるＰＮ発生器の相対位相（すなわち、符号帳内のインデックス）は、これを基礎にして容易に獲得される。所定の実施形態において、実装される回路は、ソースアセンブリの周波数と合致するように周波数を変更する能力にわずかにばらつきを有し、送信機に対する受信機の相対位相を獲得する追跡システムに過ぎない。

同期獲得システムは、メディアからの受信された信号、および受信機にローカルであるＰＮ発生器からの出力を入力としてとるスライド相関器として説明可能である。ローカルＰＮ発生器は、狭帯域の周波数ダイバーシティを有するＰＬＬ、すなわち位相ロックループから駆動され、すなわち、ローカルＰＮ発生器は、目標周波数に近い周波数でネイティブに実行され、かつ中心周波数の周囲に制御の帯域を有する。スライド相関器からの出力は、ロック条件が達せられたか否か、または周波数が高すぎるかどうか、もしくは低すぎるかどうかを判定すべく解析され、このロック検出器は、次に、速度を上げ、またはまず速度を落として、フィードバックループにおいてそのままに留まるようにＰＬＬを駆動する。

スライド相関器アーキテクチャは、着信信号のサンプリングかつデジタル化された表現として実装可能であり、その場合、相互関係は、デジタルロジックにて形成される。スライド相関器の別の実装例が、スイッチトアナログ回路で可能であり、この例において、着信信号は、アナログでサンプリングされ、かつ互いに関係付けることが、スイッチトキャパシタ回路にて実行される。

獲得プロセスにおける１つの従来の技法は、受信機アセンブリＰＮ発生器の様々なタップまたは遅延を通じた探索を通じて達せられる粗い位相整列と、ＰＬＬに達せられる微妙な位相周波数整列とを得ることである。しかしながら、システムの所定の実施形態において、ＰＮシーケンス発生器にて利用可能なタップのすべてを探索するために要求される時間は、比較的短い。従来、比較的近い相互関係スパイクを見出すべくＰＮ発生器の様々なタップの間で探索を行い、次に、この相互関係を、ＰＬＬの周波数を変更することで微調整可能である。このことを通じて、粗い調整と細かい調整との両方が実現可能になる。システムの所定の実施形態は、比較的制約されていないため、周波数を変更すること、およびＰＬＬの変更を通じて粗い調整と細かい調整の両方を実現することによって、位相を単にスライドさせることが可能になる。

さらなる実施形態は、送信機が、同期獲得および追跡を容易にすべく、事前決定された特性を有する訓練シーケンスを送信可能にする。この訓練シーケンスは、データビデオデータのすべてのグループ化の始まりで現れてよく、またはサブバンドとして、すなわちメディア信号スニペットに適用され、かつ同時に送信される符号帳におけるすべての符号に直交する、さらなる符号にて変調されて、連続的に存在してよい。独立した訓練シーケンスまたはサブバンドは、ＥＭ経路のＥＭ特性のプローブの役割をし、ＥＭ特性は、次に、プリエンファシスなどの、信号訂正回路のパラメータ上の調整のために参照されてよい。以降、この信号は、一般性を失うことなく「プローブ信号」として参照される。このプローブ信号は、何らかの事前決定されたｋに関して、ｋのトランスポート間隔に亘って一定に保持されてよく、このプローブ信号に関連付けられたコードは、ｋ^＊Ｌチップ長にされてよい。入力ベクトルにおけるメディア信号サンプルの場合と同様に、このプローブ信号は、離散的（デジタル）表現で実施されても、連続的（脈動）表現で実施されてもよい。このアプローチは、ノイズ、干渉、および反射に対するプローブトラックの回復力を高める。このアプリケーションにおいて、プローブ信号は、チャネル減衰が直接測定可能にする一定の振幅を有するプローブ信号のようにすることが可能であるため、獲得および追跡を容易にすることで特に強力である。

図１０は、スライド相関器として説明可能な、１つの同期獲得および追跡回路の所定の実施形態のアーキテクチャを示す。キー入力は、受信信号２１４であり、キー出力は、クロック信号８２６である。図１０の回路は、相互関係ピーク検出器３２０にて細かく調整される位相ロックループ（ＰＬＬ）８１０にてクロック制御されるＰＮ発生器８１４を備える。ＰＮ発生器は、狭帯域の周波数ダイバーシティを有する設計とされ、すなわち、ＰＮ発生器は、目標周波数に近い周波数でネイティブに実行され、かつ中心周波数の周囲に制御の帯域を有する。スライド相関器からの出力８２４は、ロック条件が達せられたかどうか、または周波数が高すぎるかどうか、もしくは低すぎるかどうかを判定すべく、相互関係ピーク検出器にて解析される。このロック検出器は、次に、同期に対してサーボ制御されるようにＰＬＬを調整する。

図１０に示すスライド相関器アーキテクチャは、着信信号がサンプリングされ、かつデジタル化された表現として実装可能であり、その場合、相互関係は、デジタルロジックにて形成される。スライド相関器の別の実装例が、スイッチトアナログ回路で可能であり、この例において、着信信号は、サンプリングされ、かつ互いに関係付けることが、スイッチトキャパシタ回路にて実行される。一実施形態は、周波数を変更すること、およびＰＬＬ周波数を調整することによって粗い調整と細かい調整との両方を実現することで位相を単に調整する。

代替の実施形態において、ソースアセンブリ３２６は、公知の特性を有する訓練シーケンスをプリアンブルとして一連のベクトル送信に送って、同期獲得および追跡を容易にする。この訓練シーケンスは、すべてのベクトル送信の始めに現れてよく、または独立したスニペットとして、入力メディア信号スニペットと一緒に送信されてよい。訓練シーケンスを独立したＥＭ信号として送信することは、このプローブ信号が伝送メディアの品質を特徴付けることを可能にする。そのような特徴付けデータは、プリエンファシスのような様々な信号訂正パラメータとして使用される。さらに、訓練シーケンス信号は、１つの収集間隔と比べて、はるかに長い周期であることも可能であり、ＳＳＤＳプロセス利得を増加させ、かつ、その結果、ノイズおよび干渉に対する回復力を増加させる。本開示において、訓練シーケンスは、訓練シーケンスが一定の振幅を有するようにすることが可能であるという単純な理由で、獲得および追跡を容易にすることで特に強力である。

並列相互関係同期獲得および追跡システムの例を図１１に示す。このシステムは、ＰＮシーケンス発生器８１４において隣接するタップ９０２，９０４，９０６を解析する。相互関係スパイク検出器３２０において隣接する３つのタップ、ならびにそれらの個々のタップのそれぞれと関係する相互関係を並行して評価することによって、ロック検出アルゴリズムは、大幅に単純化される。

さらなる実施形態において、受信回路は、位相整列され、かつ同期された信号を独立したサブバンドで、送信回路に送り返すように適合させられる。このようにして制御ループを完成させることは、送信機が、所定の実施形態において、プローブ信号を提供することと、メディア信号スニペットを符号化することとの間で遷移可能にする。初期の電源投入後、送信回路は、受信回路から戻されるサブバンド信号を獲得するまでプローブ信号を送信回路が送信する。戻される信号を受信したとき、送信回路は、受信されたパラメータによりデータの送信を開始する。この閉ループ制御システムは、堅牢な、自己較正するメディアインターフェースを実施可能にする。

別の好ましい実施形態は、図１１に示す並列相互関係システムである。このシステムは、ＰＮシーケンス発生器における隣接するタップを解析する。隣接する３つのタップ、およびそれらの個々のタップのそれぞれと関係する相互関係を調べることによって、ロック検出アルゴリズムは、大幅に単純化される。

さらなる実施形態において、シンクアセンブリは、位相整列され、かつ同期された信号を独立したサブバンドで、ソースアセンブリに送り返すように適合させられる。このようにして制御ループを完成させることは、ソースアセンブリが、所定の実施形態において、プローブ信号を提供することと、メディア信号スニペットを符号化することとの間で遷移可能にする。初期の電源投入後、ソースアセンブリは、シンクアセンブリから戻されるサブバンド信号をソースアセンブリが獲得するまでプローブ信号を送信する。戻される信号が受信されたとき、ソースアセンブリは、シンクアセンブリから受信されたパラメータによりＥＭ信号の送信を開始する。この閉ループ制御システムは、堅牢な、自己較正するメディアトランスポートを実施可能にする。

図１２は、収集パーミュータ３４８の単純明快なラウンドロビン置換を示す。この置換は、Ｎすべての出力ベクトル位置が尽きるまで、出力メディア信号５０２α’、β’、．．．、ω’におけるサンプル８０４に対して復号器出力ベクトル３５２からサンプル３０２が引き続き収集されるように反復的に適用される。すべて１つの収集間隔中に収集される、再構築される出力信号当たりの潜在的に異なる数のサンプルが存在する。番号付きの円は、収集間隔中に復号器出力ベクトルコンテンツが信号を出力するように収集される順序を示す。厳密に、Ｎのサンプルが収集間隔中に収集される。

収集パーミュータ３４８置換に関して同等に良好なＮ！の選択肢が存在するものの、メディア信号トランスポートの成功は、収集パーミュータが、収集パーミュータ３４６（他の図に示す）置換の逆を実施することを要求する。そのような詳細に関する合意を確実にすることは、適切には、本開示の主題というよりは国際標準の主題である。

図１２に図示するスキーマは、可能な多数のタイプの信号に適用される。例えば、引き続く各サンプルが色値（例えば、ピクセル当たり３つ（Ｒ／Ｇ／Ｂ））のビデオ表現からなる、単一のメディア信号が存在可能である。別の例もまた、単一のメディア信号であり、このメディア信号は、インターリーブされたいくつかの独立したビデオ信号からの色値からなる。さらなる例は、多様なタイプの信号、例えば、ビデオ信号、オーディオ信号、化学的信号、機械的／触覚信号、その他を含む。そのような１つのハイブリッド例の実施形態は、各トランスポート間隔中の各メディア信号からの／に対する様々な数のサンプルを含む。さらなる例は、４つのタイプの信号（デジタル、アナログ、脈動、中性）のそれぞれを単独で、または共同で含む。

収集パーミュータ３４８を実施する多くの様態が存在し、一実施例が、引き続く各出力サンプルをポートに書き込むことであり、別の代替が、所望される順序で出力を提供するように読取りが実行可能なメモリに出力サンプルを記憶することである。

図１３は、８要素復号器出力ベクトルにおけるインデックスからのサンプルを、第１のトランスポート間隔の受信から生じる並列ＲＧＢ出力ビデオ信号にラウンドロビン割当てすることを例示する。

図１３は、図１２にて示す一般的なスキーマの特によくある特殊例を例示する。この実施例において、再構築されたメディア信号は、単一の再構築されたＲＧＢベースのビデオ信号のＲ、Ｇ、Ｂの色平面それぞれが表す３つの信号５０２からなる。デコーダ５１２における要素の数、Ｎは、偶々、８である。この実施例は、所与の収集間隔中のラウンドロビン割当てを示す。

図１３で始められた実施例にさらに関して、図１４は、直後に続く収集間隔中のラウンドロビン割当てを示す。

図１５は、Ｌ＝Ｎ＋３の例に関する、単位行列のサブセットであるバイナリ符号帳の構造を示す。チップインデックスｊ ９１６は、この図の端から端まで水平に０からＬ－１まで続き、入力／出力ベクトルインデックスｌ ９１４は、この図を垂直に下るように０からＮ－１まで続く。

図１６は、それぞれの符号が、一般的なＰＮシーケンスの一意の回転である１２７×１２７バイナリ符号帳の実施例を示す。この図において、黒の正方形は「１」の値に対応する一方、白の正方形は「－１」の値に対応する。脈動変調のための行列は、以下のステップにより構築される。すなわち、

１．Ｌ×Ｌの単位行列をインスタンス生成する

２．最初のＮ行だけを保持する

３．０のエントリを－１値に変換する

４．結果は、図１６に示す例の符号帳である

図１７は、ウォルシュ－アダマール行列である、１２８×１２８バイナリ符号帳の実施例を示す。この図において、黒の正方形は「１」の値に対応する一方、白の正方形は「－１」の値に対応する。

図１８は、ウォルシュ－アダマール行列をＰＮに近いシーケンスで畳み込むことで構築された１２８×１２８バイナリ符号帳の実施例を示す。この図において、黒の正方形は「１」の値に対応する一方、白の正方形は「－１」の値に対応する。

所定の実施形態において、入力メディア信号５００および再構築されたメディア信号５０２は、例えば、完全にポピュレートされたＲ／Ｇ／Ｂ色平面に関して図５、図６、図１３、および図１４に示すとおり、ビデオ信号を備える。
図１９は、本開示の主題が（あるクラスの）ビデオシステムに適用される一実施形態を示す。すべての要素は、メディアインターフェース１のインスタンスと結び付けられる。すべてのメディアインターフェースは、制御通信およびステータス通信のための備えと組み合わされた１または複数のメディアトランスポートを有して実施される。メディアトランスポートはそれぞれ、１つのソースアセンブリ３２６と、１つのシンクアセンブリ３２８とを含む。別の箇所で説明するとおり、図１９に示すＥＭ経路３１４のそれぞれは、本明細書にて開示する方法および装置が適用可能な様々な物理的実施形態のうちの１つに過ぎない。
図１９に示すアーキテクチャは、事前決定された数Ｃのカメラ５１６と、別の事前決定された数Ｄのディスプレイ５１８とを備える。また、図１９に示すアーキテクチャは、メディア処理ユニット（ＭＰＵ）５４８も含む。ＭＰＵは、ビデオプロセッサ５３６と、ビデオプロセッサがストレージ信号５６２を交換する不揮発性ストレージ５６０と、ビデオプロセッサがインターネットプロトコル信号５４６を介してインターネット５７６と通信するために用いるワイドエリアネットワークインターフェース５４４とを包含する。

図１９に示すカメラ５１６は、画像センサ５２２にて占められる焦点面５５４上に焦点が合せられた光５３４を投射すべく入射光５２８を屈曲させるレンズ５２０を備える。画像センサは、順序付けられた一連の光測定を備える出力信号５２４を生成し、各測定は、焦点面内の幾何学的位置に対応し、各測定は、事前決定された画像センサ露出間隔４中に獲得される。１つのパイプラインバランスのとられた実施形態において、画像センサ露出間隔はトランスポート間隔２と等しい。また、カメラは、ソースアセンブリ３２６も含む。５３８は、画像センサ出力サンプルをエンコーダのための入力メディア信号として適合させる回路である。

画像センサ５２２出力信号５２４は、本来的に脈動であり、デジタル信号に変換することは、さらなるアナログ－デジタル変換器回路を使用し、このことは、ゼロではない製造費用を確実に増大させる一方、忠実度を高める可能性は全くない。本開示の主題の最も簡単な実施形態は、光測定のアナログ－デジタル変換を要求なしに、脈動信号を直接に伝えて、従来の構成と比べて最小の費用で高分解能ビデオ信号の目的に合った伝送をもたらす。

図１９に示すディスプレイ５１８は、シンクアセンブリ３２８と、シンクアセンブリ出力（再構築されたディスプレイ制御信号スニペット）をディスプレイ要素アレイコントローラ５５６の入力５２６に適合させる回路５４０とを備える。アレイコントローラは、一連の明るさ制御値５５８を生成する。各明るさ制御値は、ディスプレイ要素のアレイ５３０内の各幾何学的位置における発光要素のそれぞれの事前決定されたディスプレイアレイリフレッシュ間隔６中に維持される明るさを決定する。１つのパイプラインバランスのとられた実施形態において、ディスプレイアレイリフレッシュ間隔はトランスポート間隔２と等しい。ディスプレイアレイは、光５５２を発する、いくつかの種類のダイオードなどの要素からなる。見る人の脳は、そのような活動を時とともに動画として解釈する。

図１９のビデオ実施形態に示すビデオシステムの中心的存在は、中央処理装置（ＭＰＵ）５４８であり、それはビデオプロセッサ５３６に基づく。ＭＰＵは、メディアインターフェース１を介してすべてのカメラ５１６から信号を受信し、かつＭＰＵは、メディアインターフェース１を介してシステムにおけるすべてのディスプレイ５１８に信号を送信する。すべてのカメラ信号、およびディスプレイ信号のすべてはそれぞれ、システムにおける他のすべてのビデオ信号から独立である。潜在的に自明な回路５６８が、各シンクアセンブリ出力５７０（再構築されたカメラ出力信号スニペット）を、ビデオプロセッサのために要求されるデータフォーマットに適合させる。同様に、潜在的に自明な回路５７４が、ビデオプロセッサのデータフォーマットからの、準備されたディスプレイ入力信号５６６を、対応するディスプレイに向けた入力メディア信号５６６に適合させる。回路５６８，５７４は、当技術分野において広く公知である。

所定の実施形態において、ＭＰＵ５４８は、不揮発性メモリ５６０から取り出され記憶されたコンテンツ５６２を復号すること、圧縮されたビデオ信号５６２を不揮発性メモリに記憶すること、および／またはＷＡＮモデム５４４を介してインターネット５７６を相手にインターネットプロトコル信号５４６を交換することを含み、ビデオに対して様々な動作を実行する。双方向変換器５４２が、イーサネットパケットと、ビデオプロセッサのデータ経路を伝わる脈動信号もしくはデジタル信号との間で変換を行う。

一実施形態において、ビデオプロセッサ５３６はＣＰＵである。さらなる実施形態において、ビデオプロセッサはＧＰＵである。ビデオプロセッサは、デジタルデータ経路を有するように実装されても、脈動データ経路を有するように実装されてもよい。デジタルデータ経路は、入力上でＡ／Ｄを要求し、かつ出力上でＤ／Ａを要求し、したがって、脈動データ経路と比べ、ビデオに関して本来的に効率が劣る。

一般的なビデオシステムの広い多様性は、図１９に示すスキーマのパラメータ上の変形と見なされ、例えば、

・１９９０年頃のホームエンターテイメントシステムの一実施形態において、Ｃ＝０、すなわちカメラは存在しない。Ｄ＝１、すなわちＣＲＴディスプレイが、テーブル上に置かれたボックスに収容される。ＭＰＵ５４８は、チューナ／増幅器回路アセンブリであり、ＥＭ経路３１４は同軸ケーブルであり、メディアインターフェース１はＰＡＬである。

・２０１６年頃のホームエンターテイメントシステムの一実施形態において、Ｃ＝２、すなわちＫｉｎｅｃｔ（登録商標）システムが、ステレオモノクロコンピュータビジョンを含む。Ｄ＝１、すなわちＨＤＭＩディスプレイが、壁に掛けられる。ＭＰＵ５４８は、例えば、ソニー社のＰｌａｙＳｔａｔｉｏｎ（登録商標）またはマイクロソフト社のＸｂｏｘ（登録商標）などのゲーム機であり、ＥＭ経路３１４はＨＤＭＩケーブルであり、メディアインターフェース１はＨＤＭＩである。

・ホームエンターテイメントシステムの可能な一実施形態、例えば、ｉＶＲ（登録商標）（「没入型仮想現実」）を実施する実施形態において、Ｃ＝２５６、すなわち高分解能カメラが、３６０度の３Ｄマシンビジョン入力を提供して、ジェスチャベースのインターフェース、および動きベースのインターフェースに幅広い新たな入力を提供する。Ｄ＝２０４８、すなわちすべての固体壁、天井、および床が、柔軟性のある堅牢なディスプレイパネルから構築される。ＭＰＵ５４８は、ＰｌａｙＳｔａｔｉｏｎ（登録商標）またはＸｂｏｘ（登録商標）の計算能力が強化された変形である。ＥＭ経路３１４は、任意のアメリカンワイヤゲージ（ＡＷＧ）ペア線であり、メディアインターフェース１は、本開示の対象であるメディアトランスポート３を有するように実装される。この実施形態は、ピクセルが豊富なインターネットコンテンツから、これまで予期されていたものとは質的に異なる体験を可能にする。

・乗用車システムの一実施形態において、Ｃ＝８、すなわち様々な赤外線（ＩＲ）および紫外線（ＵＶ）センサ、ならびに可視光センサが、安全に関するマシンビジョン解析のためのデータを収集する。Ｄ＝４、すなわちダッシュボード上、および前座席ヘッドレスト上に、後部乗客エンターテイメントのためにディスプレイが提供される。ＭＰＵ５４８はエンジン制御ユニット（ＥＣＵ）である。ＥＭ経路３１４はＣＡＴ－３であり、メディアインターフェース１はＬＶＤＳである。

・乗用車システムの可能な一実施形態において、Ｃ＝３２、すなわち様々なＩＲセンサおよびＵＶセンサ、ならびに可視光センサが、安全に関するマシンビジョン解析のためのデータを収集し、かつビデオを多用するインターネット対話が、乗客に可能とされる。Ｄ＝６４、すなわちすべての固体表面上、ならびに外側ガラス上、およびダッシュボード上に、制御と乗客エンターテイメントの両方のためにディスプレイが提供される。ＭＰＵ５４８はエンジン制御ユニット（ＥＣＵ）である。ＥＭ経路３１４は安価なケーブルであり、メディアインターフェース１は本開示の主題である。この実施形態は、乗客がｉＶＲエンターテイメント体験を享受可能にする一方、運転者は、車両を制御するために可能な限り最も応答性の良いヘッドアップディスプレイを活用できる。

・小売サイネージビデオシステムの一実施形態（例えば、ファストフードレストランメニュー）において、ＭＰＵ５４８はタワーＰＣまたはサーバである。ＥＭ経路３１４はＣＡＴ－５／６であり、メディアインターフェース１はＨＤＢａｓｅＴである。

・小売サイネージビデオシステムの可能な一実施形態において、ＭＰＵ５４８はタワーＰＣまたはサーバである。ＥＭ経路３１４は任意のＡＷＧペア線であり、メディアインターフェース１は、本開示の主題であるメディアトランスポート３を有するように実装される。この実施形態は、ディスプレイ５１８が、ＭＰＵから遠く離れて配置可能とし、したがって、単一のＭＰＵがより多くの数のディスプレイに対応可能にすることで費用を節約する。さらに、ケーブルは、はるかに費用が抑えられ、そのようなケーブルを現場にて終端させること（現行では、ｉＶＲを可能にするＨＤＭＩに対する大きな障壁である）が容易である。

・ＨＤビデオ監視システムの一実施形態において、ＭＰＵ５４８はＤＶＲである。ＥＭ経路３１４は同軸ケーブルであり、メディアインターフェース１はアナログＨＤである。

・８Ｋビデオ監視システムの可能な一実施形態において、ＭＰＵ５４８はＤＶＲである。ＥＭ経路３１４は任意のＡＷＧペア線であり、メディアインターフェース１は、本開示の主題であるメディアトランスポート３を有するように実装される。この実施形態は、レガシーインフラストラクチャケーブル敷設上に高分解能ビデオを費用対効果良くもたらす。

・図１９のスキーマのパラメータ上のインスタンス生成を示すことが可能な他の実施形態は、Ｃ＝０かつＤ＝１である１９７０年頃のシネマシステム、Ｃ＝０かつＤ＝８である例示的なサラウンドビューシステム、Ｃ＝６４かつＤ＝６４である未来的なｉＶＲシネマシステム、Ｃ＝８かつＤ＝８であるＨＤロックコンサートビデオシステム、ならびに演奏者のビデオフィード、観客メンバのビデオフィード、準備されたビデオ信号、および合成的に生成されたビデオ信号を組み込んだ高分解能のライブ体験を可能にする、Ｃ＝１２８かつＤ＝１２８である８Ｋロックコンサートビデオシステムを含む。

本開示の主題は、任意の形式の１または複数のＥＭ経路上で任意のメディアインターフェースを実装するために使用可能なメディアトランスポート３の態様である。ビデオ、オーディオ、および他の種類のメディア信号のトランスポートを要求する多くのアプリケーションにおいて、主要なメディア信号情報フローの方向とは逆の方向でＥＭ経路に沿って情報をトランスポートできることが望ましい。例えば、図１９に示すＭＰＵ５４８は、カメラおよびマイクロフォンを含むセンサに制御情報および構成情報を送信する能力の恩恵を受けることが可能である。開示するメディアトランスポートは、低帯域幅の上流通信を排除しない。

ソースアセンブリ３２６は、符号化間隔ごとにＮのサンプルのベクトルを符号化する。毎秒の符号化間隔の数を／と呼ぶ（したがって、／＝１／符号化間隔である）場合、ソースアセンブリのスループットは、毎秒Ｎｆのサンプルであり、毎秒Ｌｆのサンプルを送信するためにＥＭ経路３１４に提供し、ここで、Ｌ＞＝Ｎである。例えば、１９２０×１０８０ １０８０ｐ６０のＨＤビデオは、フレーム当たり約２百万ピクセルもしくは６百万サンプルであり、または各ピクセルのＲＧＢ符号化に関して毎秒３億６千万サンプルである。これにより、Ｎｆ＝３６０ｅ６＝．３６ｅ９であると分る。Ｌｆ＝１ＧＨｚ＝１ｅ９と合理的に予期可能である。したがって、Ｎ／Ｌ＝．３６であり、すなわち、Ｌ＝１２８である場合、Ｎ＝４６である。ソースアセンブリは、順序付けられた一連の出力値全体をトランスポート間隔中に送信する。

図２０は、シンクアセンブリ３２８入力端子３４０にＥＭ経路（図１９中の３１４）からの着信信号の例示的なオシロスコープトレースを示す。垂直スケールは電圧であり、水平スケールは１００ピコ秒オシロスコープ間隔である。図２０において、２０のオシロスコープ間隔は、１シンクアセンブリ測定間隔に対応する。

図２１は、収集し符号化しかつ提供する方法に関するフローチャートを示す。フローチャートは、様々なステップが、有用な効果のために実際的な様々に切り離されることが可能な多くの様態を示唆する。提供するステップを実現する多くの様態が存在し、一実施例が、送信端末上でレベルを提供することであり、別の代替が、出力を提供すべく読取りが実行可能なメモリに出力を記憶することである。

図２２は、受信し復号しかつ収集する方法に関するフローチャートを示す。この方法は、収集し符号化しかつ提供するペアにされた方法との同期を追跡するために反復に依拠するため、反復は、この方法に本来的である。受信するステップを実現する多くの様態が存在し、一実施例が、ポート上で値を引き続き測定することであり、別の代替が、入力を提供するように初期設定されているメモリから入力を読み取ることである。受信は、任意の形態の機器内シグナリングに適合させられる。

図２３は、変調しディスパッチし測定しかつ復調するための一様な間隔と一様でない間隔とを比較する例を示す。

図２４は、バイナリ値チップと連続的な値のチップとを比較する例を示す。

図２５は、強力な侵害信号が存在する状態で比較的低い電気的信号対ノイズ比を示して、試験パターンがＥＭ経路を通じて送信されていることの例を示す。公知の多くのビデオトランスポートは、そのような悪条件の下では完全に機能しなくなる。この図において明白なとおり、メディア信号は、容易に目に見える。

図２６は、使用されない。

図２７は、図３の主題であるメディアトランスポート方法／装置３のスーパーセットである単一ＥＭ経路メディアインターフェース１を示す。別の箇所で説明のとおり、図２７に示すＥＭ経路３１４のツイストペア表現は、本明細書にて開示する方法および装置が適用可能な様々な物理的実施形態のうちの１つに過ぎない。メディアトランスポートに加えて、メディアインターフェースは、これらの回路を含む。すなわち、

・入力メディア信号を露出させる着信コンテンツデコーダ。実施例は、ＭＰＥＧ４デコーダまたはＨＤＭＩ ＨＤＣＰデコーダを含む。

・送信機アセンブリが、非常に長い符号を用いた余り多くない数のダウンケーブル制御信号のビットシリアルＳＳＤＳ－ＣＤＭＡ変調を含む。通信されるべき情報の量は、比較的小さい一方、各制御ビットを正確に伝えることが重要である。

・ソースアセンブリが、ＥＱ、メジャラ、および非常に長い符号を用いた余り多くない数のアップケーブルステータス信号の公知のビットシリアルＳＳＤＳ－ＣＤＭＡ変調を含む。通信されるべき情報の量は、比較的小さい一方、各ステータスビットを正確に伝えることが重要である。

・シンクアセンブリが、非常に長い符号を用いた余り多くない数のアップケーブルステータス信号の公知のビットシリアルＳＳＤＳ－ＣＤＭＡ変調を含む。通信されるべき情報の量は、比較的小さい一方、各ステータスビットを正確に伝えることが重要である。

・シンクアセンブリが、非常に長い符号を用いた余り多くない数のダウンケーブル制御信号の公知のビットシリアルＳＳＤＳ－ＣＤＭＡ変調を含む。通信されるべき情報の量は、比較的小さい一方、各制御ビットを正確に伝えることが重要である。

・再構築されたメディア信号を、その信号が向けられたシステムアプリケーションのために準備する発信コンテンツエンコーダ。実施例は、ＭＰＥＧ４エンコーダまたはＨＤＭＩ ＨＤＣＰエンコーダを含む。

図２８は、Ｐ≧４である、本明細書にて開示する方法および装置によるＥＭシグナリングにそのうちの２つが適している、１９ピンのＨＤＭＩコネクタピンに関する代替の論理的な割当ての３セットを示す。

図２９は、ＨＤＭＩインターフェース上でＨＤＭＩビデオ信号を受信すること、ならびに制御情報およびステータス情報を交換することを行い、かつ本明細書にて開示する詳細な装置を使用してｈｙＰＨＹ－ＨＤＭＩ－Ａ－Ａインターフェース（図２８にて定義）上でビデオ信号を表すＥＭ信号を交換すること、ならびに制御情報およびステータス情報を転送することを行うソースアセンブリを示す。

図３０は、本明細書にて開示する詳細な装置を使用してｈｙＰＨＹ－ＨＤＭＩ－Ａ－Ａインターフェース（図２８にて定義）上でＥＭ信号を交換し、かつＨＤＭＩインターフェース上で再構築されたビデオ信号を送信すること、ならびに制御情報およびステータス情報を交換することを行うシンクアセンブリを示す。

図２９は、ソースアセンブリであり、図３０は、ＨＤＭＩケーブル上でＨＤＭＩを実施するようにペアにされたシンクアセンブリであり、ＥＭ信号は、メディア信号ＳＳＤＳ－ＣＤＭＡにて生成される。高帯域幅メディア信号からのサンプルが、ソースアセンブリから駆動される遮蔽された４つのＥＭ経路をｈｙＰＨＹ０．．．ｈｙＰＨＹ３として駆動する４つのエンコーダおよび提供回路に割り当てられる。４つのＥＭ経路のそれぞれから受信機アセンブリにて再構築されるメディア信号は、後処理およびメディアトランスポート暗号化にて適宜組み合わされる。余り多くない量のビットが正確な双方向の制御通信およびステータス通信のすべては、ＨＤＭＩタイプＡコネクタにて利用可能な他のＥＭ経路上でトンネリングされる。

図３１は、Ｐ＝４である、本明細書にて開示する方法および装置によるＥＭシグナリングに適している８Ｐ８Ｃ ＵＴＰコネクタに関する論理的ピン割当ての代替の２つのセットを示す。

図３２は、本明細書にて開示する詳細な装置を用いて、ＨＤＭＩインターフェース上でＨＤＭＩビデオ信号を受信すること、ならびに制御情報およびステータス情報を交換することを行い、かつｈｙＰＨＹ－ＵＴＰ－Ａ３２インターフェース（図３１にて定義）上でビデオ信号を表すＥＭ信号を交換すること、ならびに制御情報およびステータス情報を転送することを行うソースアセンブリを示す。

図３３は、本明細書にて開示する詳細な装置を使用してｈｙＰＨＹ－ＵＴＰ－Ａ３２インターフェース上でＥＭ信号を交換し、かつＨＤＭＩインターフェース上で再構築されたビデオ信号を送信すること、ならびに制御情報およびステータス情報を交換することを行うシンクアセンブリを示す。シンクアセンブリは、ＵＴＰケーブル上で４つのＥＭ信号を入力された一連の測定されるレベルとして受信すること、入力されたそれぞれの一連のレベルを復号して出力サンプルのメモリに入れること、および出力サンプルをＨＤＭＩビデオ信号として収集することを繰り返し行い、制御情報およびステータス情報は、メディアサンプル通信のために選択された符号帳における符号と直交する高プロセス利得の拡散符号を用いたそれらの情報の変調を介して交換される。この非対称的な例示的なアーキテクチャにおいて、制御情報は、複数のペアのうちの指定された１つ（ｈｙＰＨＹ３）の上でトンネリングされる一方、ステータス情報は、複数のペアのうちの指定された異なる１つ（ｈｙＰＨＹ２）の上でトンネリングされる。

図３４は、タイミング回復情報を包含するＥＭ信号を、入力メディア信号スニペットを表すＥＭ信号に追加するソースアセンブリサブ回路を示す。追加されたＥＭ信号は、ペアにされたシンクアセンブリにおける同期獲得および追跡を容易にする。

図３４は、タイミング回復情報インジェクタ回路の実施形態を示す。タイミング回復情報を注入する目的は、ペアにされた受信機アセンブリにおけるタイミング獲得および追跡を容易にすることである。好ましい実施形態において、図３３の回路は、送信機アセンブリに組み込まれる。

図３４にて重ね合わされる符号は、符号帳における符号のすべてと直交していなければならない。

メディアフレーミング情報、例えば、ビデオ信号に関するｈｓｙｎｃおよびｖｓｙｎｃを提供すべく長い符号の制御／ステータストンネリングスキームを適用することが可能でよいことに留意されたい。

図３５は、タイミング回復情報を包含する着信するＥＭ信号との位相および周波数ロックをヒューリスティックに探索するシンクアセンブリサブ回路を示す。図３５にて生成されるＰＮ符号は、ペアにされたソースアセンブリにおける図３４にて参照するものと同一でなければならない。

図３６は、上り坂変形と上り坂ＰＨＹとを包含するＨＤＭＩシンクをｈｙＰＨＹ－ＵＴＰ－Ｓソースに接続するソースアセンブリの実施形態を示す。

図３７は、ソースアセンブリ上り坂変形の実施形態を示す。

図３８は、ソースアセンブリ上り坂ＰＨＹの実装の実施形態を示す。

図３９は、４つのＥＭ経路上でｈｙＰＨＹ－ＵＴＰ－ＳシンクをＨＤＭＩソースに接続するシンクアセンブリの実施形態を示す。シンクアセンブリは双方向デバイスであり、したがって、「入力」はｗ．ｒ．ｔビデオフローである。４つのＵＴＰ入力，メディアシンクポートが、４つのＵＴＰ端子に接続され、メディア信号ＳＳＤＳ－ＣＤＭＡにて生成された４つのＥＭ信号を受信し、デジタルステータス情報およびデジタルオーディオ情報に対応する４つのサイドバンドＥＭ信号を受信し、かつデジタル制御情報およびデジタルオーディオ情報に対応する４つのサイドバンドＥＭ信号を生成し、接続の間でトランスコードを行い、ＨＤＭＩ送信機側で、１９ピンのＨＤＭＩに対する／からの４つのＥＭ経路上のｃｔｒｌ／ステータスＥＭ信号およびＨＤＭＩ送信機。

図４０は、シンクアセンブリ下り坂ＰＨＹの実施形態を示す。

図４１は、シンクアセンブリ下り坂変形の実装の実施形態を示す。

本明細書、および添付の特許請求の範囲の全体に亘って、脈絡で否定しない限り、「備える」および「含む」、ならびに「備えた」および「含んだ」などの変形は、明記される整数、または整数のグループを含むことを暗示するが、他のいずれの整数も、整数のグループも排除を暗示するものではないことが理解される。

本明細書においていずれの従来技術について述べていることも、そのような従来技術が共通の一般的な知識の一部を形成するという示唆をいずれの形態で承認するものではなく、そのような承認として解釈されるべきではない。

本発明は、説明する特定の用途における本発明の使用に限定されないことが、当業者に認識されよう。説明する実施例のいくつかは、ＲＧＢフルカラー画像に関するが、本開示の主題は、色度／輝度分離された（かつ色度サブサンプリングされた）色空間（例えば、ＹＵＶ、ＹＵＶ４：２：０、その他）のすべての変形、ならびにモノクロ（すなわち、Ｙのみ）を含め、メディア信号の深度／数に関わることなく、また、メディア信号におけるいずれのビデオの色空間に関わることなく適用される。また、本明細書にて説明する、または説明する特定の要素および／または特徴にかかわらず、本発明は、本発明の好ましい実施形態に限定されない。本発明は、開示する１または複数の実施形態に限定されるわけではなく、添付の特許請求の範囲に記載され、特定される本発明の範囲を逸脱することなく、多数の再構成、変形、および置換が可能であることが認識されよう。

Claims (36)

1. １つまたは複数の入力信号からのサンプルを、それぞれの入力ベクトルがエンコーダ入力メモリに入っている、２つ以上の複数のペイロード入力ベクトルに分配すること、それぞれのエンコーダが各入力ベクトルを符号化して、提供されるべき順序付けられた一連の出力レベルにすること、および各一連の出力レベルをＥＭ経路に伝送させることを繰り返すための方法であって、
   ａ）前記ＥＭ経路を指定するＰを選択するのに、Ｐは≧２の整数であり、いずれも整数であるＮおよびＬを、Ｌ≧Ｎ≧２であるように選択するステップであって、Ｐは、ＥＭ信号が伝送されるＥＭ経路の数であり、各ＥＭ経路は各入力ベクトルを符号化する１つのエンコーダを有し、Ｎは、所定の順序に従って分配間隔の間に分配される入力ベクトル当たりのサンプルの数であり、Ｌは、Ｐのエンコーダにそれぞれ１つの符号帳がある拡散符号当たりのチップの数である、選択するステップと、
   ｂ）前記分配間隔、符号化間隔、および、トランスポート間隔のそれぞれの時間間隔を決定するステップと、
   ｃ）各符号帳からＮの符号のセットを選択するステップであって、
   前記符号のセットは、対応するエンコーダの前記各入力ベクトルのサンプルの１つに関連付けされ、かつ、前記Ｎの符号の各々は、Ｌのチップの一意のインデックスが付けられたシーケンスであり、前記Ｎの符号のそれぞれは、前記セットの中のその他のＮ－１の符号とは異なり、前記符号化間隔において、各エンコーダは、下記ｉ）、および、ｉｉ）のサブ・ステップをＬ回実行し、
   ｉ．前記各入力ベクトルにおける各サンプルを、前記サンプルに関連付けした符号におけるインデックスによってアドレス指定される値によって変調して変調された値を形成するサブ・ステップ
   ｉｉ．前記変調された値を合計して出力サンプルレベルを形成するサブ・ステップ
   Ｌのチップの一意のインデックスが付けられたシーケンスごとに、順序付けられた一連の前記出力サンプルレベルを形成するステップと
   を備える方法。
2. ステップｂ）において、前記時間間隔は、互いに異なる、請求項１に記載の方法。
3. ステップｂ）において、前記トランスポート間隔は、Ｎ、Ｌ、Ｐ、および各ＥＭ経路のエネルギー密度限度の関数として決定され、固定のＮおよびＬに関して、より短いトランスポート間隔は、より高いペイロード・スループットをもたらす、請求項１に記載の方法。
4. 前記トランスポート間隔は、ＥＭ経路当たり毎秒１千万のペイロード入力ベクトルがトランスポートされることに対応する、１００ナノ秒である、請求項３に記載の方法。
5. ステップｃ）において、前記チップのそれぞれは、＋１または－１である、バイナリ値であり、各符号は、ＤＣのバランスがとられており、かつ前記Ｐの符号帳における各符号は、前記入力ベクトルにおける一意の位置に関連付けられてインデックス付き入力ベクトルを形成する方法であって、
   方法、ステップａ）において、ＰのＥＭ経路のそれぞれに関するエンコーダは、前記入力ベクトルのインデックスに関連付けられた前記符号の対応するようにインデックスが付けられた値によって前記入力ベクトルにおける各インデックスにおけるサンプルを符号化する、請求項１に記載の方法。
6. 前記ステップｃ）における符号化は、前記チップが＋１／－１に限定される場合に実現されることが可能である、請求項１に記載の方法。
7. ＵＴＰ上でＨＤＭＩ信号を通信するために、Ｐ＝４であり、Ｎ＝６３であり、かつＬ＝６４である、請求項１に記載の方法。
8. ＵＴＰ上でＨＤＭＩ信号を通信するために、Ｐ＝４であり、Ｎ＝１２６であり、かつＬ＝５１２である、請求項１に記載の方法。
9. １つまたは複数の入力メディア信号からのサンプルをＰの電磁経路のうちの２つまたは複数に分配する方法であって、ステップは、
   ａ）前記サンプルを、それぞれが長さＮの、Ｐのインデックス付けされた入力ベクトルに、前記入力メディア信号のセットにおけるインデックスと前記Ｐのインデックス付けされた入力ベクトルにおけるインデックスの間の１対１マッピングされ、事前決定された分配置換を実施することによって分配すること、
   ｂ）Ｐのエンコーダによって、長さＬの符号のインデックスのそれぞれにつき１回、変調するサブ・ステップをＬ回、反復することによって符号化し、それぞれの前記サンプルは、１つの前記符号に対応し、
   前記Ｐは、≧２の整数であり、
   前記Ｎ、および、前記Ｌは、いずれも整数であり、かつ、Ｌ≧Ｎ≧２であり、
   各エンコーダは、入力ベクトルに対して下記のサブ・ステップをＬ回実行し、エンコーダごとにＬの順序付けられた一連の出力レベルを形成する
   ｉｉ．前記入力ベクトルにおける各サンプルを、サンプルに対応する符号におけるインデックスによってアドレス指定される値によって変調するサブ・ステップ
   ｉｉｉ．前記変調するサブ・ステップの結果を合計して前記順序付けられた一連の出力レベルの１つを形成するサブ・ステップであり、
   前記ｉｉｉ．のサブ・ステップで形成する順序付けられた一連の出力レベルは、
   対応するエンコーダの入力ベクトルを適切に表す出力ベクトルを再構成することに資する特性を有する前記Ｐの電磁経路のうちの１つの電磁信号を示し、
   ｃ）前記エンコーダのうちの１つに対応するＰの電磁経路のそれぞれに関して、
   すべての前記順序付けられた一連の出力レベルを電磁経路に提供し、かつ、それぞれの前記Ｐの電磁経路の出力レベルを出力する
   方法。
10. さらなる情報は、事前決定された変調間隔を使用することによって電磁経路上で伝えられることが可能である、請求項９に記載の方法。
11. さらなる情報は、引き続く変調間隔を変えることによって前記電磁経路上で伝えられることが可能であり、順序付けられた一連の変えられた変調間隔は、メディア信号変調によって生成される前記電磁信号に位相情報を追加する変調であり、変調間隔を変えることは、補足的な電磁干渉／無線周波数干渉抑制およびスペクトル・エネルギー抑制をもたらす、請求項９に記載の方法。
12. 前記メディア信号変調は、ＳＳＤＳ－ＣＤＭＡ変調である、請求項１１に記載の方法。
13. 前記変調間隔は、８０ピコ秒または１２０ピコ秒のいずれかであり、かつ、２つの変調間隔値の間の選択は、変調間隔のシーケンスが、１００ピコ秒の平均を有するＰＮに近いシーケンスとなるように行われる、請求項１１に記載の方法。
14. 前記変調間隔は、８０ピコ秒から１２０ピコ秒までの間の連続的な範囲にある、請求項１１に記載の方法。
15. 前記変調間隔は、前記符号化を容易にすべく一様である一方で、ディスパッチ間隔は、多様である、請求項１１に記載の方法。
16. 前記変調間隔は、８０ピコ秒または１２０ピコ秒のいずれかであり、かつ、２つの値の間の選択は、変調間隔のシーケンスが、１００ピコ秒の平均を有するＰＮに近いシーケンスとなるように行われる、請求項１１に記載の方法。
17. 前記変調間隔はそれぞれ、４０ピコ秒、６０ピコ秒、８０ピコ秒、１００ピコ秒、１２０ピコ秒、１４０ピコ秒、１６０ピコ秒、および１８０ピコ秒のうちの１つであり、引き続く持続時間の選択は、変調間隔のシーケンスがＰＮ符号となるように行われる、請求項１１に記載の方法。
18. 前記入力メディア信号からのサンプルは、単純明快なラウンドロビン順序で前記Ｐのエンコーダにおける入力ベクトル位置に割り当てられる、請求項９に記載の方法。
19. 事前決定されたトランスポート間隔中にＰの電磁経路から、２つ以上の複数の入力ペイロード・スニペットに適用されている、対応する符号化する方法によって生成された一連の出力値に対応するＬのインデックスを有するＬのインデックスが付けられた順序付けられた一連の入力値を受信するため、それぞれの電磁経路から受信する前記順序付けられた一連の入力値を復号して、出力ベクトルにするため、および前記出力ベクトルを再構築された２つ以上の複数のペイロード・スニペットに収集するための方法であって、
    ａ）前記電磁経路から着信する信号との同期を獲得するステップと、
    ｂ）前記再構築されたペイロード・スニペットを展開すべき事前決定された数Ｎの位置を包含する出力ベクトルを準備するステップと、
    ｃ）出力ベクトルにおける各インデックスに、事前決定された符号セットからの符号を関連付けるステップであって、前記符号セットにおける各符号は、インデックスが付けられたシーケンスであり、各符号は、前記符号セットにおけるその他のＮ－１の符号のそれぞれとは異なり、かつ各符号は、Ｌチップ長であり、かつ前記符号セットは、前記対応する符号化方法において適用される符号セットと同一であり、復号方法に関するＬおよびＮは、前記対応する符号化方法における対応するパラメータ値と合致し、前記Ｎ、および、前記Ｌは、いずれも整数であって、Ｌ≧Ｎ≧２である、関連付けるステップと、
    ｄ）収集するため、符号化するため、および提供するためのペアにされた方法が前記ペアにされた方法の提供するステップを実行するのと同一の前記トランスポート間隔中に、複数のサブ・ステップ、すなわち、
    ｉ．測定する内側ループの持続時間を決定するサブ・ステップと、
    ｉｉ．電磁経路から配信される前記順序付けられた一連の入力値のうちのインデックスが付けられた１つを測定するサブ・ステップと
    を備える、前記順序付けられた一連の入力値における前記Ｌのインデックスのそれぞれにつき１回、測定する内側ループを繰り返すことによって、受信するステップと、
    ｅ）前記順序付けられた一連の入力値における前記Ｌのインデックスのそれぞれにつき１回の反復で、復調するループのＬ回の反復を実行する事前決定された復号間隔中、復号するステップであって、前記復調するループの各復号するステップは、復調間隔中に実行され、各復号するステップは、いくつかのサブ・ステップ、すなわち、
    Ａ．前記復調間隔の持続時間を決定するサブ・ステップ、
    Ｂ．前記順序付けられた一連の入力値におけるインデックスが付けられた値を、前記出力ベクトルにおけるインデックスに対応する前記符号における共通のインデックスが付けられた値によって復調するサブ・ステップ、
    Ｃ．サブ・ステップＢ）からの復調結果を、出力ベクトルにおけるインデックスが付けられた要素と合計するサブ・ステップ、
    Ｄ．サブ・ステップＣ）における前記合計の結果を対応する出力ベクトルにおけるインデックスに記憶するサブ・ステップ、および
    Ｅ．送信信号との同期を追跡するサブ・ステップ
    から成る、復号するステップと、
    ｆ）前記出力ベクトルにおけるインデックスと再構築されたペイロード・スニペットの前記符号セットにおけるインデックスの間の１対１マッピングである、事前決定された置換を実施することによって、事前決定された収集間隔中に収集するステップであって、前記置換は、対応する符号化方法において適用される置換の逆であり、前記置換は、再構築された各ペイロード・スニペットに対して前記出力ベクトルから０、または１つ以上のサンプルをもたらす、収集するステップと
    を備える方法。
20. ステップｅ）において、前記復号間隔は、前記トランスポート間隔と等しい、請求項１９に記載の方法。
21. 前記収集間隔は、前記トランスポート間隔と等しい、請求項１９に記載の方法。
22. 復調間隔の一様なシーケンスに関して、各復調間隔の持続時間は、Ｌで割った前記トランスポート間隔の持続時間と等しい、請求項１９に記載の方法。
23. 前記復調間隔は、１００ピコ秒である、請求項２２に記載の方法。
24. １つまたは複数の入力ペイロード・スニペットからサンプルの入力ベクトルを分配するため、事前決定された符号化間隔中に前記入力ベクトルを符号化して、順序付けられた一連の出力値にするため、および事前決定されたトランスポート間隔中に前記順序付けられた一連の出力値を２つ以上のＥＭ経路に提供するための装置であって、
    要素のコレクション、すなわち、
    事前決定された長さＮの入力ベクトルにおける前記サンプルのすべてを受信するため、および記憶するためのメモリ、
    事前決定された置換により入力スニペット・サンプルを入力ベクトル位置に割り当てるためのパーミュータ、
    事前決定された分配間隔中に前記入力ベクトルのＮすべてのインデックスに関して、
    ａ）引き続く入力ペイロード・スニペット・サンプルをインデックスが付けられた入力ベクトル位置に記憶するように前記パーミュータを構成するステップを繰り返すためのコントローラ、
    各入力ベクトル・インデックスにつき１つ存在する、符号の事前決定されたセットを生成するためのＮの符号生成器のセットであって、各符号は、インデックスが付けられたシーケンスであり、前記符号はすべて、各符号にＬのチップが存在し、かつ各符号が、他の符号とは異なるように、事前決定された共通の長さＬである、符号生成器のセット、
    各入力ベクトル・インデックスに対応する１つが存在し、かつ各符号に対応する１つが存在する、Ｎの変調器のセットであって、各変調器は、入力サンプル、および、前記チップを入力する変調器のセット、
    加算器入力は、入力ベクトル・インデックス当たり１つの、前記変調器の出力によって駆動される、単一のＮ入力加算回路、および
    符号のセットのすべてのインデックスに関して、前記符号化間隔で符号のセットのすべてのインデックスを列挙するのに十分なレートで、以下のステップ、すなわち、
    ｉ．変調間隔の持続時間を決定するステップ、
    ｉｉ．前記入力ベクトルの各要素を、各要素に対応する変調器を用いて、符号における共通のインデックスが付けられた位置に記憶された値によって変調するサブ・サブ・ステップ、および
    ｉｉｉ．前記入力加算回路を用いて、前記順序付けられた一連の出力値におけるインデックスが付けられた値を形成すべく、ｉｉ）のすべての変調の結果を合計するステップ
    から成る、事前決定された変調間隔中に行われる変調するステップを繰り返すためのコントローラ、
    前記符号化間隔中に作成された前記順序付けられた一連の出力値を提供するための出力端末、
    前記トランスポート間隔中に、前記順序付けられた一連の出力値におけるＬのインデックスのそれぞれに関して、ディスパッチ間隔内で行われるディスパッチする以下のステップを繰り返すための提供コントローラを備え、
    前記ディスパッチ間隔内で行われるディスパッチするステップは、
    ａ）前記ディスパッチ間隔の持続時間を決定するステップ、および
    ｂ）前記ディスパッチ間隔の合計が前記トランスポート間隔を超えないように、前記符号化間隔中に作成された前記順序付けられた一連の出力における前記インデックスが付けられた値を提供するステップであり、
    前記ディスパッチ間隔内で行われるディスパッチするステップのＬ回の反復の後に提供されている前記順序付けられた一連の出力は全体として、前記入力ペイロード・スニペットを表す、提供コントローラ
    を備える装置。
25. Ｎ＝１６である、請求項２４に記載の装置。
26. Ｌ＝１０２４である、請求項２４に記載の装置。
27. 前記サンプルは、アナログ、または、デジタルのサンプルである、請求項１に記載の方法。
28. 前記符号は、拡散符号である、請求項１に記載の方法。
29. １つのエンコーダに対応する各ＥＭ経路について、順序付けられた一連の出力レベルをすべて利用可能にし、かつ、前記各ＥＭ経路に前記出力レベルを出力するステップを更に含む、請求項１に記載の方法。
30. ｄ）Ｐのエンコーダのうちの１つのエンコーダに対応する各ＥＭ経路について、対応するエンコーダからの順序付けられた一連の出力レベルをすべて利用可能にするステップと、出力レベルの順序付けられた一連におけるＬのレベルのそれぞれについて１回、ディスパッチするサブ・ステップをＬ回反復することを含み、
    前記ディスパッチするサブ・ステップは、
    ｉｉｉ．対応するエンコーダからの前記順序付けられた一連の出力レベルを前記ＥＭ経路で利用できるようにし、かつ、各ＥＭ経路で前記出力レベルを出力するステップを含むサブ・ステップである、請求項１に記載の方法。
31. 前記出力レベルは、アナログ、または、デジタルの出力レベルである、請求項１に記載の方法。
32. 前記出力レベルは、アナログ、または、デジタルの値である、請求項９に記載の方法。
33. 前記サンプルは、アナログ、または、デジタルのサンプルである、請求項９に記載の方法。
34. ｄ）Ｐのエンコーダのうちの１つのエンコーダに対応する各電磁経路について、対応するエンコーダからの順序付けられた一連の出力レベルをすべて利用可能にするステップと、出力レベルの順序付けられた一連におけるＬのレベルのそれぞれについて１回、ディスパッチするサブ・ステップをＬ回反復することを含み、
    前記ディスパッチするサブ・ステップは、
    ｉｉｉ．対応するエンコーダからの前記順序付けられた一連の出力レベルを前記電磁経路で利用できるようにし、かつ、各電磁経路に前記出力レベルを出力するステップを含むサブ・ステップである、請求項９に記載の方法。
35. 前記入力値は、アナログ、または、デジタルの値である、請求項１９に記載の方法。
36. 前記サンプルは、アナログ、または、デジタルのサンプルである、請求項１９に記載の方法。

Images