JP7266947B2 - 素子実装基板の製造方法 - Google Patents
素子実装基板の製造方法 Download PDFInfo
- Publication number
- JP7266947B2 JP7266947B2 JP2019033021A JP2019033021A JP7266947B2 JP 7266947 B2 JP7266947 B2 JP 7266947B2 JP 2019033021 A JP2019033021 A JP 2019033021A JP 2019033021 A JP2019033021 A JP 2019033021A JP 7266947 B2 JP7266947 B2 JP 7266947B2
- Authority
- JP
- Japan
- Prior art keywords
- temporary fixing
- fixing material
- elements
- substrate
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Description
本発明は、素子実装基板の製造方法に関する。
近年、コスト低減や新たな性能発現等を目的として、ＬＥＤなどの各種素子の小型化についての検討がなされている。
ＬＥＤは、その一般的な大きさが、５００μｍ□～１０００μｍ□程度、厚みが１００μｍ～２００μｍ程度であり、いわゆる３σ管理で実装する場合は、実装を行うにあたって求められる位置精度は±１０μｍ前後とされている。
ＬＥＤなどの各種素子を小型化していくと、高い位置精度での実装が非常に難しくなる。例えば、従来のＬＥＤに比べて大幅に小型化されたマイクロＬＥＤは、一般に、３μｍ□～３０μｍ□程度、厚みが１μｍ～１０μｍ程度という微小サイズであり、このような素子を高い位置精度で実装しようとすると、求められる位置精度は±数十ｎｍ前後となり、従来の素子実装基板の製造方法では、このような高い位置精度の実装が実現できない。
従来の素子実装基板の製造方法として、例えば、レーザー光の照射による基板への転写を利用した製造方法が報告されている（特許文献１）。しかし、このような製造方法においては、転写の際の空気抵抗の影響によって実装の際の位置ずれが生じるため、高い位置精度の実装を行うことが困難である。
本発明の課題は、素子が高い位置精度で実装された素子実装基板の製造方法を提供することにある。
本発明の素子実装基板の製造方法は、
基板上に素子が実装された素子実装基板を製造する方法であって、
仮固定材上に素子の一方の面を保持させて該素子を配列させた素子付仮固定材を準備する、素子付仮固定材準備工程（Ｉ）と、
該素子のもう一方の面が基板上に付着するように、該素子付仮固定材を該基板上に配置する、素子付仮固定材配置工程（ＩＩ）と、
該基板上に付着した該素子から該仮固定材を剥離する仮固定材剥離工程（ＩＩＩ）と、
を含む。
基板上に素子が実装された素子実装基板を製造する方法であって、
仮固定材上に素子の一方の面を保持させて該素子を配列させた素子付仮固定材を準備する、素子付仮固定材準備工程（Ｉ）と、
該素子のもう一方の面が基板上に付着するように、該素子付仮固定材を該基板上に配置する、素子付仮固定材配置工程（ＩＩ）と、
該基板上に付着した該素子から該仮固定材を剥離する仮固定材剥離工程（ＩＩＩ）と、
を含む。
一つの実施形態においては、上記素子がＬＥＤチップである。
一つの実施形態においては、上記ＬＥＤチップがマイクロＬＥＤチップである。
本発明によれば、素子が高い位置精度で実装された素子実装基板の製造方法を提供できる。
≪本発明の素子実装基板の製造方法の実施形態≫
本発明の素子実装基板の製造方法は、基板上に素子が実装された素子実装基板を製造する方法である。本発明の素子実装基板の製造方法によれば、素子を高い位置精度で実装できるので、実装位置不良による歩留まり低下を解消できる。
本発明の素子実装基板の製造方法は、基板上に素子が実装された素子実装基板を製造する方法である。本発明の素子実装基板の製造方法によれば、素子を高い位置精度で実装できるので、実装位置不良による歩留まり低下を解消できる。
本発明の素子実装基板の製造方法は、素子付仮固定材準備工程（Ｉ）と素子付仮固定材配置工程（ＩＩ）と仮固定材剥離工程（ＩＩＩ）とを含む。本発明の素子実装基板の製造方法は、素子付仮固定材準備工程（Ｉ）を複数含んでいてもよい。本発明の素子実装基板の製造方法は、素子付仮固定材配置工程（ＩＩ）を複数含んでいてもよい。本発明の素子実装基板の製造方法は、仮固定材剥離工程（ＩＩＩ）を複数含んでいてもよい。本発明の素子実装基板の製造方法は、素子付仮固定材準備工程（Ｉ）と素子付仮固定材配置工程（ＩＩ）と仮固定材剥離工程（ＩＩＩ）とを含んでいれば、本発明の効果を損なわない範囲で任意の適切な他の工程を含んでいてもよい。例えば、素子を実装した後に、ステッパー等の半導体フォトリソグラフィー装置で配線を形成する工程を含んでいてもよい。
＜素子付仮固定材準備工程（Ｉ）＞
素子付仮固定材準備工程（Ｉ）においては、仮固定材上に素子の一方の面を保持させて該素子を配列させた素子付仮固定材を準備する。
素子付仮固定材準備工程（Ｉ）においては、仮固定材上に素子の一方の面を保持させて該素子を配列させた素子付仮固定材を準備する。
なお、本発明の説明において、「素子の一方の面」とは、素子が有する実質的に対向する２つの面の一方の面を意味し、「素子のもう一方の面」とは、素子が有する実質的に対向する２つの面において、上記「素子の一方の面」と対向する面を意味する。
図１に、素子付仮固定材準備工程（Ｉ）において得られる素子付仮固定材の概略断面図を示す。図１において、素子付仮固定材１００は、仮固定材２０の上に素子１０の一方の面１０ａが保持されて該素子１０が配列している。
素子付仮固定材は、仮固定材上に素子の一方の面を保持させて該素子を配列させる方法であれば、本発明の効果を損なわない範囲で任意の適切な方法によって準備すればよい。このような方法としては、例えば、素子の一方の面にダイアタッチフィルムなどのフィルム状接着剤を設けるようにし、素子のもう一方の面を、吸着シート、微粘着テープ、紫外線剥離型粘着テープ、熱剥離型粘着テープなどの仮固定材の上に仮固定させて、配列させる方法などが挙げられる。
＜素子付仮固定材配置工程（ＩＩ）＞
素子付仮固定材配置工程（ＩＩ）においては、素子付仮固定材に保持された素子のもう一方の面が基板上に付着するように、素子付仮固定材を該基板上に配置する。図２に、素子付仮固定材配置工程（ＩＩ）の説明図を示す。図２において、素子付仮固定材１００は、素子１０のもう一方の面１０ｂが基板２００の上に付着するように配置され、仮固定材付実装基板３００が得られる。
素子付仮固定材配置工程（ＩＩ）においては、素子付仮固定材に保持された素子のもう一方の面が基板上に付着するように、素子付仮固定材を該基板上に配置する。図２に、素子付仮固定材配置工程（ＩＩ）の説明図を示す。図２において、素子付仮固定材１００は、素子１０のもう一方の面１０ｂが基板２００の上に付着するように配置され、仮固定材付実装基板３００が得られる。
仮固定材付実装基板は、素子付仮固定材に保持された素子のもう一方の面が基板上に付着するように、素子付仮固定材を該基板上に配置させる方法であれば、本発明の効果を損なわない範囲で任意の適切な方法によって作製すればよい。このような方法としては、例えば、仮固定材の上に配列させた素子のダイアタッチフィルムなどのフィルム状接着剤が設けられた面を、シリコン基板などの基板に、位置を調整して貼り合せる方法が挙げられる。このような貼り合せる方法としては、例えば、圧着での貼り合わせや、減圧での貼り合わせや、加圧での貼り合わせや、加熱での貼り合わせなどが挙げられる。
＜仮固定材剥離工程（ＩＩＩ）＞
仮固定材剥離工程（ＩＩＩ）においては、基板上に付着した素子から仮固定材を剥離する。図３に、仮固定材剥離工程（ＩＩＩ）の説明図を示す。図３において、素子付仮固定材配置工程（ＩＩ）によって得られる仮固定材付素子実装基板３００から、仮固定材２０が剥離され、基板２００上に素子１０が実装された素子実装基板１０００が得られる。
仮固定材剥離工程（ＩＩＩ）においては、基板上に付着した素子から仮固定材を剥離する。図３に、仮固定材剥離工程（ＩＩＩ）の説明図を示す。図３において、素子付仮固定材配置工程（ＩＩ）によって得られる仮固定材付素子実装基板３００から、仮固定材２０が剥離され、基板２００上に素子１０が実装された素子実装基板１０００が得られる。
素子実装基板は、基板上に付着した素子から仮固定材を剥離する方法であれば、本発明の効果を損なわない範囲で任意の適切な方法によって作製すればよい。このような方法としては、例えば、仮固定材が吸着シートや微粘着テープであればピールなどの方法、仮固定材が紫外線剥離型粘着テープであれば紫外線照射剥離などの方法、仮固定材が熱剥離型粘着テープであれば加熱剥離などの方法、などが挙げられる。
＜実施形態１＞
本発明の素子実装基板の製造方法の一つの実施形態（実施形態１）は、１種の素子を用い、素子付仮固定材準備工程（Ｉ）と素子付仮固定材配置工程（ＩＩ）と仮固定材剥離工程（ＩＩＩ）とをそれぞれ１回ずつ含むことにより、基板上に１種の素子が実装された素子実装基板を製造する方法である。代表的には、図３に示すような、基板２００上に素子１０が実装された素子実装基板１０００である。この場合、基板２００上に素子１０が高い位置精度で実装される。
本発明の素子実装基板の製造方法の一つの実施形態（実施形態１）は、１種の素子を用い、素子付仮固定材準備工程（Ｉ）と素子付仮固定材配置工程（ＩＩ）と仮固定材剥離工程（ＩＩＩ）とをそれぞれ１回ずつ含むことにより、基板上に１種の素子が実装された素子実装基板を製造する方法である。代表的には、図３に示すような、基板２００上に素子１０が実装された素子実装基板１０００である。この場合、基板２００上に素子１０が高い位置精度で実装される。
＜実施形態２＞
本発明の素子実装基板の製造方法の別の一つの実施形態（実施形態２）は、ｎ種類（ｎは２以上の整数）の素子を用い、素子付仮固定材準備工程（Ｉ）と素子付仮固定材配置工程（ＩＩ）と仮固定材剥離工程（ＩＩＩ）とをそれぞれｎ回ずつ含むことにより、基板上にｎ種類の素子が実装された素子実装基板を製造する方法である。
本発明の素子実装基板の製造方法の別の一つの実施形態（実施形態２）は、ｎ種類（ｎは２以上の整数）の素子を用い、素子付仮固定材準備工程（Ｉ）と素子付仮固定材配置工程（ＩＩ）と仮固定材剥離工程（ＩＩＩ）とをそれぞれｎ回ずつ含むことにより、基板上にｎ種類の素子が実装された素子実装基板を製造する方法である。
実施形態２について、図４を用いて具体的に説明する。図４は、３種類の素子を用いた場合の例である。
図４（ａ）は、第１の素子１１を用いて素子付仮固定材準備工程（Ｉ）において得られる素子付仮固定材の概略断面図である。図４（ａ）において、素子付仮固定材１０１は、仮固定材２１の上に第１の素子１１の一方の面１１ａが保持されて該素子１１が配列している。
図４（ｂ）は、素子付仮固定材配置工程（ＩＩ）において得られる仮固定材付実装基板の概略断面図である。図４（ｂ）において、素子付仮固定材１０１は、上下が反転された状態で、素子１１のもう一方の面１１ｂが基板２０１の上に付着するように配置され、仮固定材付実装基板３０１となっている。
図４（ｃ）は、仮固定材剥離工程（ＩＩＩ）において得られる素子実装基板の概略断面図である。図４（ｃ）において、素子実装基板１００１は、仮固定材付素子実装基板３０１から仮固定材２１が剥離され、基板２０１上に素子１１が実装されたものとなっている。
図４（ｄ）は、第２の素子１２を用いて素子付仮固定材準備工程（Ｉ）において得られる素子付仮固定材の概略断面図である。図４（ｄ）において、素子付仮固定材１０２は、仮固定材２２の上に第２の素子１２の一方の面１２ａが保持されて該素子１２が配列している。
図４（ｅ）は、素子付仮固定材配置工程（ＩＩ）において得られる仮固定材付実装基板の概略断面図である。図４（ｅ）において、素子付仮固定材１０２は、上下が反転された状態で、素子１２のもう一方の面１２ｂが、先に得られている素子実装基板１００１の上に付着するように配置され、仮固定材付実装基板３０２となっている。この仮固定材付実装基板３０２を作成するに際し、例えば、第１の素子１１の配列パターンと第２の素子１２の配列パターンが同じ場合、図４（ｅ）のように、第２の素子１２の位置を第１の素子１１の位置とずれるように配置させることにより、第１の素子１１と第２の素子１２のそれぞれを同じ配列パターンで並ばせることができる。
図４（ｆ）は、仮固定材剥離工程（ＩＩＩ）において得られる素子実装基板の概略断面図である。図４（ｆ）において、素子実装基板１００２は、仮固定材付素子実装基板３０２から仮固定材２２が剥離され、基板２０１上に素子１１と素子１２が実装されたものとなっており、第１の素子１１の配列パターンと第２の素子１２の配列パターンが同じ場合、上述の通り、先の工程において、第２の素子１２の位置を第１の素子１１の位置とずれるように配置させることにより、第１の素子１１と第２の素子１２のそれぞれを同じ配列パターンで並ばせることができる。
図４（ｇ）は、第３の素子１３を用いて素子付仮固定材準備工程（Ｉ）において得られる素子付仮固定材の概略断面図である。図４（ｇ）において、素子付仮固定材１０３は、仮固定材２３の上に第３の素子１３の一方の面１３ａが保持されて該素子１３が配列している。
図４（ｈ）は、素子付仮固定材配置工程（ＩＩ）において得られる仮固定材付実装基板の概略断面図である。図４（ｈ）において、素子付仮固定材１０３は、上下が反転された状態で、素子１３のもう一方の面１３ｂが、先に得られている素子実装基板１００２の上に付着するように配置され、仮固定材付実装基板３０３となっている。この仮固定材付実装基板３０３を作成するに際し、例えば、第１の素子１１の配列パターンと第２の素子１２の配列パターンと第３の素子１３の配列パターンが同じ場合、図４（ｈ）のように、第３の素子１３の位置を第１の素子１１および第２の素子１２の位置とずれるように配置させることにより、第１の素子１１と第２の素子１２と第３の素子１３のそれぞれを同じ配列パターンで並ばせることができる。
図４（ｉ）は、仮固定材剥離工程（ＩＩＩ）において得られる素子実装基板の概略断面図である。図４（ｉ）において、素子実装基板１００３は、仮固定材付素子実装基板３０３から仮固定材２３が剥離され、基板２０１上に素子１１と素子１２と素子１３が実装されたものとなっており、第１の素子１１の配列パターンと第２の素子１２の配列パターンと第３の素子１３の配列パターンが同じ場合、上述の通り、先の工程において、第３の素子１３の位置を第１の素子１１および第２の素子１２の位置とずれるように配置させることにより、第１の素子１１と第２の素子１２と第３の素子１３のそれぞれを同じ配列パターンで並ばせることができる。
実施形態２について、例えば、図４で示すように３種類の素子を用いる場合、それら３種類の素子としては、本発明の効果を損なわない範囲で、任意の適切な素子を採用し得る。このような素子としては、例えば、マイクロＬＥＤのＲ素子、Ｇ素子、Ｂ素子などが採用され得る。本発明の素子実装基板の製造方法によって、マイクロＬＥＤのＲ素子、Ｇ素子、Ｂ素子を用いて、実施形態２を実施すれば、図４（ｉ）に示されるように、マイクロＬＥＤのＲ素子、Ｇ素子、Ｂ素子を、高い位置精度で、規則的なパターン配列で配置させることができる。
＜素子＞
本発明において採用し得る素子としては、本発明の効果を損なわない範囲で、任意の適切な素子を採用し得る。このような素子としては、代表的には半導体素子であり、例えば、ＬＥＤ、マイクロＬＥＤ、ミニＬＥＤなどが挙げられる。
本発明において採用し得る素子としては、本発明の効果を損なわない範囲で、任意の適切な素子を採用し得る。このような素子としては、代表的には半導体素子であり、例えば、ＬＥＤ、マイクロＬＥＤ、ミニＬＥＤなどが挙げられる。
本発明において採用し得る素子の大きさとしては、本発明の効果を損なわない範囲で、任意の適切な大きさを採用し得る。本発明においては、小型化された素子を採用しても高い位置精度の実装が実現できるので、５００μｍ□～１０００μｍ□程度のＬＥＤレベルの大きさの素子や、厚みが１００μｍ～２００μｍ程度のミニＬＥＤレベルの大きさの素子はもちろんのこと、３μｍ□～３０μｍ□程度、厚みが１μｍ～１０μｍ程度のマイクロＬＥＤレベルの大きさの素子も採用し得る。また、本発明の素子実装基板の製造方法であれば、マイクロＬＥＤレベルの大きさの素子よりもさらに小さいナノレベルの大きさ（例えば、１ｎｍ～１０００ｎｍなど）の素子も適用可能である。
素子は、１種類のみであってもよいし、複数の種類であってもよい。なお、１つの素子において色の異なる場合（例えば、マイクロＬＥＤのＲ素子、Ｇ素子、Ｂ素子など）も複数の種類の素子として扱う。
＜仮固定材＞
本発明において採用し得る仮固定材としては、本発明の効果を損なわない範囲で、任意の適切な仮固定材を採用し得る。このような仮固定材としては、好ましくは、素子付仮固定材準備工程（Ｉ）において素子の一方の面を一時的に保持させることができ、素子付仮固定材配置工程（ＩＩ）において素子を一時的に保持させた状態で該素子のもう一方の面を基板上に配置および付着させることができ、仮固定材剥離工程（ＩＩＩ）において素子から剥離できるものである。
本発明において採用し得る仮固定材としては、本発明の効果を損なわない範囲で、任意の適切な仮固定材を採用し得る。このような仮固定材としては、好ましくは、素子付仮固定材準備工程（Ｉ）において素子の一方の面を一時的に保持させることができ、素子付仮固定材配置工程（ＩＩ）において素子を一時的に保持させた状態で該素子のもう一方の面を基板上に配置および付着させることができ、仮固定材剥離工程（ＩＩＩ）において素子から剥離できるものである。
このような仮固定材としては、例えば、吸着シート、微粘着テープ、紫外線剥離型粘着テープ、熱剥離型粘着テープなどが挙げられる。
吸着シートとしては、例えば、吸着性を有するシリコーンシート、シリコーン発泡シート、ポリウレタンシート、ポリウレタン発泡シート、ポリエステルシート、ポリエステル発泡シートなどが挙げられる。
微粘着テープであれば、日東電工株式会社製のＳＰＶシリーズ、Ｅ－ＭＡＳＫシリーズ、エレップマスキングシリーズなどが挙げられる。
紫外線剥離型粘着テープであれば、日東電工株式会社製のエレップホルダーシリーズ、エレップマウントシリーズなどが挙げられる。
熱剥離型粘着テープであれば、日東電工株式会社製のリバアルファシリーズなどが挙げられる。
仮固定材の厚みは、本発明の効果を損なわない範囲で、任意の適切な厚みを採用し得る。このような厚みとしては、本発明の効果をより発現させ得る点で、好ましくは１μｍ～８００μｍであり、より好ましくは２μｍ～５００μｍであり、さらに好ましくは５μｍ～２００μｍであり、特に好ましくは１０μｍ～１５０μｍである。
仮固定材は、素子を仮固定させる面と反対側に、本発明の効果を損なわない範囲で任意の適切な他の層が備えられていてもよい。
＜基板＞
本発明において採用し得る基板としては、本発明の効果を損なわない範囲で、任意の適切な基板を採用し得る。このような基板としては、例えば、シリコン基板、多結晶シリコン基板、サファイヤ基板、シリコンカーバイド基板、化合物半導体（リン化ガリウム、ヒ化ガリウム、リン化インジウム、窒化ガリウム）基板、ガラスエポキシ基板、ポリイミドなどの有機材料基板、ガラス基板、セラミック基板、金属基板などが挙げられる。
本発明において採用し得る基板としては、本発明の効果を損なわない範囲で、任意の適切な基板を採用し得る。このような基板としては、例えば、シリコン基板、多結晶シリコン基板、サファイヤ基板、シリコンカーバイド基板、化合物半導体（リン化ガリウム、ヒ化ガリウム、リン化インジウム、窒化ガリウム）基板、ガラスエポキシ基板、ポリイミドなどの有機材料基板、ガラス基板、セラミック基板、金属基板などが挙げられる。
基板の厚みは、本発明の効果を損なわない範囲で、任意の適切な厚みを採用し得る。このような厚みとしては、本発明の効果をより発現させ得る点で、好ましくは１０μｍ～１００００μｍであり、より好ましくは１５μｍ～１０００μｍであり、さらに好ましくは２０μｍ～５００μｍであり、特に好ましくは３０μｍ～３００μｍである。
基板は、素子を実装させる面と反対側に、本発明の効果を損なわない範囲で任意の適切な他の層が備えられていてもよい。
以下、実施例により本発明を具体的に説明するが、本発明はこれら実施例になんら限定されるものではない。なお、実施例等における、試験および評価方法は以下のとおりである。なお、「部」と記載されている場合は、特記事項がない限り「質量部」を意味し、「％」と記載されている場合は、特記事項がない限り「質量％」を意味する。
＜実装の位置精度の評価方法＞
配列したＲＧＢ素子の位置精度を評価した。ＲＧＢ素子間の距離が５０μｍ以内であれば○、５０μｍより大きいと×とした。
配列したＲＧＢ素子の位置精度を評価した。ＲＧＢ素子間の距離が５０μｍ以内であれば○、５０μｍより大きいと×とした。
〔実施例１〕
一方の面にダイアタッチフィルムを設けた２０μｍサイズのマイクロＬＥＤのＧ素子のもう一方の面に、吸着性を有する厚み１００μｍのシリコーン発泡シートを貼り合せた。次に、厚み１５０μｍのシリコン基板に、位置を調整してダイアタッチフィルムの面を貼り合せて圧着した。その後、シリコーン発泡シートをピール剥離した。
次に、一方の面にダイアタッチフィルムを設けた２０μｍサイズのマイクロＬＥＤのＲ素子のもう一方の面に、吸着性を有する厚み１００μｍのシリコーン発泡シートを貼り合せ、ベイヤー配列となるように、上記シリコン基板に貼り合せて圧着した。その後、シリコーン発泡シートをピール剥離した。
さらに、一方の面にダイアタッチフィルムを設けた２０μｍサイズのマイクロＬＥＤのＢ素子のもう一方の面に、吸着性を有する厚み１００μｍのシリコーン発泡シートを貼り合せ、ベイヤー配列となるように、上記シリコン基板に貼り合せて圧着した。その後、シリコーン発泡シートをピール剥離した。
以上のようにして、シリコン基板上にマイクロＬＥＤのＲＧＢ素子が配列した素子実装基板（１）を得た。
実装の位置精度の評価結果は○であった。
一方の面にダイアタッチフィルムを設けた２０μｍサイズのマイクロＬＥＤのＧ素子のもう一方の面に、吸着性を有する厚み１００μｍのシリコーン発泡シートを貼り合せた。次に、厚み１５０μｍのシリコン基板に、位置を調整してダイアタッチフィルムの面を貼り合せて圧着した。その後、シリコーン発泡シートをピール剥離した。
次に、一方の面にダイアタッチフィルムを設けた２０μｍサイズのマイクロＬＥＤのＲ素子のもう一方の面に、吸着性を有する厚み１００μｍのシリコーン発泡シートを貼り合せ、ベイヤー配列となるように、上記シリコン基板に貼り合せて圧着した。その後、シリコーン発泡シートをピール剥離した。
さらに、一方の面にダイアタッチフィルムを設けた２０μｍサイズのマイクロＬＥＤのＢ素子のもう一方の面に、吸着性を有する厚み１００μｍのシリコーン発泡シートを貼り合せ、ベイヤー配列となるように、上記シリコン基板に貼り合せて圧着した。その後、シリコーン発泡シートをピール剥離した。
以上のようにして、シリコン基板上にマイクロＬＥＤのＲＧＢ素子が配列した素子実装基板（１）を得た。
実装の位置精度の評価結果は○であった。
〔比較例１〕
仮固定材として、粘着力が大きいＮｏ．３７５（日東電工株式会社製、包装用ＯＰＰテープ）を用いた以外は、実施例１と同様に行ったところ、シリコン基板上にマイクロＬＥＤのＲＧＢ素子を配列することができなかった。
仮固定材として、粘着力が大きいＮｏ．３７５（日東電工株式会社製、包装用ＯＰＰテープ）を用いた以外は、実施例１と同様に行ったところ、シリコン基板上にマイクロＬＥＤのＲＧＢ素子を配列することができなかった。
本発明の素子実装基板の製造方法によれば、素子が高い位置精度で実装された素子実装基板を提供できるので、例えば、マイクロＬＥＤなどの小型化された素子が実装された素子実装基板の製造に有効に利用可能である。
Claims (3)
- 基板上に素子が実装された素子実装基板を製造する方法であって、
仮固定材としての吸着性を有するシリコーン発泡シート上に素子の一方の面を保持させて該素子を配列させた素子付仮固定材を準備する、素子付仮固定材準備工程（Ｉ）と、
該素子のもう一方の面が基板上に付着するように、該素子付仮固定材を該基板上に配置する、素子付仮固定材配置工程（ＩＩ）と、
該基板上に付着した該素子から該仮固定材を剥離する仮固定材剥離工程（ＩＩＩ）と、
を含む、素子実装基板の製造方法であって、
ｎ種類（ｎは２以上の整数）の該素子を用い、該素子付仮固定材準備工程（Ｉ）と該素子付仮固定材配置工程（ＩＩ）と該仮固定材剥離工程（ＩＩＩ）とをそれぞれｎ回ずつ含み、ｎ種類の該素子を同じ配列パターンで並ばせることを含む、
素子実装基板の製造方法。 - 前記素子がＬＥＤチップである、請求項１に記載の素子実装基板の製造方法。
- 前記ＬＥＤチップがマイクロＬＥＤチップである、請求項２に記載の素子実装基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019033021A JP7266947B2 (ja) | 2019-02-26 | 2019-02-26 | 素子実装基板の製造方法 |
| US17/421,798 US20220093816A1 (en) | 2019-02-26 | 2019-12-03 | Method for manufacturing element mounting substrate |
| CN201980093144.7A CN113474901A (zh) | 2019-02-26 | 2019-12-03 | 元件安装基板的制造方法 |
| KR1020217026673A KR20210129065A (ko) | 2019-02-26 | 2019-12-03 | 소자 실장 기판의 제조 방법 |
| PCT/JP2019/047142 WO2020174797A1 (ja) | 2019-02-26 | 2019-12-03 | 素子実装基板の製造方法 |
| TW108145374A TWI837243B (zh) | 2019-02-26 | 2019-12-11 | 元件安裝基板之製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019033021A JP7266947B2 (ja) | 2019-02-26 | 2019-02-26 | 素子実装基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020140978A JP2020140978A (ja) | 2020-09-03 |
| JP7266947B2 true JP7266947B2 (ja) | 2023-05-01 |
Family
ID=72239031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019033021A Active JP7266947B2 (ja) | 2019-02-26 | 2019-02-26 | 素子実装基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20220093816A1 (ja) |
| JP (1) | JP7266947B2 (ja) |
| KR (1) | KR20210129065A (ja) |
| CN (1) | CN113474901A (ja) |
| WO (1) | WO2020174797A1 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010251360A (ja) | 2009-04-10 | 2010-11-04 | Sony Corp | 表示装置の製造方法および表示装置 |
| WO2017124332A1 (en) | 2016-01-20 | 2017-07-27 | Goertek.Inc | Micro-led transfer method and manufacturing method |
| JP2018074024A (ja) | 2016-10-31 | 2018-05-10 | 凸版印刷株式会社 | 透光性無機ｌｅｄ光源シート及びその製造方法並びに複合面状発光体 |
| JP2018177878A (ja) | 2017-04-05 | 2018-11-15 | 日東電工株式会社 | 吸着仮固定シートおよびその製造方法 |
| US20190058081A1 (en) | 2017-08-18 | 2019-02-21 | Khaled Ahmed | Micro light-emitting diode (led) display and assembly apparatus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161221A (ja) | 2009-01-08 | 2010-07-22 | Sony Corp | 実装基板の製造方法、実装基板および発光装置 |
| US10002856B1 (en) * | 2017-01-26 | 2018-06-19 | International Business Machines Corporation | Micro-LED array transfer |
| CN111063649B (zh) * | 2019-12-03 | 2022-11-01 | 深圳市华星光电半导体显示技术有限公司 | Micro LED的转移方法及转移装置 |
-
2019
- 2019-02-26 JP JP2019033021A patent/JP7266947B2/ja active Active
- 2019-12-03 WO PCT/JP2019/047142 patent/WO2020174797A1/ja active Application Filing
- 2019-12-03 US US17/421,798 patent/US20220093816A1/en active Pending
- 2019-12-03 CN CN201980093144.7A patent/CN113474901A/zh active Pending
- 2019-12-03 KR KR1020217026673A patent/KR20210129065A/ko active Search and Examination
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010251360A (ja) | 2009-04-10 | 2010-11-04 | Sony Corp | 表示装置の製造方法および表示装置 |
| WO2017124332A1 (en) | 2016-01-20 | 2017-07-27 | Goertek.Inc | Micro-led transfer method and manufacturing method |
| JP2018074024A (ja) | 2016-10-31 | 2018-05-10 | 凸版印刷株式会社 | 透光性無機ｌｅｄ光源シート及びその製造方法並びに複合面状発光体 |
| JP2018177878A (ja) | 2017-04-05 | 2018-11-15 | 日東電工株式会社 | 吸着仮固定シートおよびその製造方法 |
| US20190058081A1 (en) | 2017-08-18 | 2019-02-21 | Khaled Ahmed | Micro light-emitting diode (led) display and assembly apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220093816A1 (en) | 2022-03-24 |
| KR20210129065A (ko) | 2021-10-27 |
| TW202032818A (zh) | 2020-09-01 |
| WO2020174797A1 (ja) | 2020-09-03 |
| JP2020140978A (ja) | 2020-09-03 |
| CN113474901A (zh) | 2021-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102579057B1 (ko) | 발광 어셈블리 | |
| TWI534999B (zh) | 影像感測晶片封裝體及其形成方法 | |
| US10236234B2 (en) | Chip on film package | |
| KR101219619B1 (ko) | 웨이퍼 레벨에서의 반도체 패키징 방법 | |
| US8900892B2 (en) | Printing phosphor on LED wafer using dry film lithography | |
| TW200849515A (en) | Heat dissipation type package structure and fabrication method thereof | |
| CN107107600B (zh) | 设置便于组装的超小或超薄分立元件 | |
| WO2020103226A1 (zh) | 半导体器件及其制作方法、对位标记的制作方法 | |
| KR20210057006A (ko) | 소자의 이재 방법 및 그것을 사용하는 이재판 | |
| JP2005311333A5 (ja) | ||
| JP2020145243A (ja) | チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法 | |
| JP7266947B2 (ja) | 素子実装基板の製造方法 | |
| JP2003332184A (ja) | 素子の転写方法 | |
| TWI837243B (zh) | 元件安裝基板之製造方法 | |
| CN107731985B (zh) | 一种led芯片阵列排布的高精度定位方法 | |
| JP2020107763A (ja) | 半導体素子の実装方法及び半導体装置の製造方法 | |
| KR101449909B1 (ko) | 캐리어 지지 테이프로부터 접착제 필름의 잘려진 스크랩을 제거하는 방법 | |
| TW202221837A (zh) | 晶片部件之轉移裝置 | |
| KR20220037586A (ko) | 반도체 소자의 전사 방법 | |
| JP2005209829A (ja) | 半導体ウェハ固定方法及び装置、並びに半導体ウェハが固定された構造体 | |
| JP2003197659A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法 | |
| JP2020131552A (ja) | キャリアおよび半導体装置の製造方法 | |
| TWI808417B (zh) | 在基板系統之間轉移對準標記的方法和系統 | |
| WO2024024852A1 (ja) | 半導体装置の製造方法及びエキスパンドテープ | |
| JP2009170470A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221102 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230315 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230315 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230323 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230418 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7266947 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |