JP7253233B2 - フィルタ装置、フィルタプログラム、フィルタ設計プログラム、参照信号生成装置及び参照信号生成プログラム - Google Patents

フィルタ装置、フィルタプログラム、フィルタ設計プログラム、参照信号生成装置及び参照信号生成プログラム Download PDF

Info

Publication number
JP7253233B2
JP7253233B2 JP2019039430A JP2019039430A JP7253233B2 JP 7253233 B2 JP7253233 B2 JP 7253233B2 JP 2019039430 A JP2019039430 A JP 2019039430A JP 2019039430 A JP2019039430 A JP 2019039430A JP 7253233 B2 JP7253233 B2 JP 7253233B2
Authority
JP
Japan
Prior art keywords
transfer function
reference signal
controller
output signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019039430A
Other languages
English (en)
Other versions
JP2020144506A (ja
Inventor
圭佑 桑原
太一 池崎
修 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE UNIVERSITY OF ELECTRO-COMUNICATINS
Original Assignee
THE UNIVERSITY OF ELECTRO-COMUNICATINS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE UNIVERSITY OF ELECTRO-COMUNICATINS filed Critical THE UNIVERSITY OF ELECTRO-COMUNICATINS
Priority to JP2019039430A priority Critical patent/JP7253233B2/ja
Publication of JP2020144506A publication Critical patent/JP2020144506A/ja
Application granted granted Critical
Publication of JP7253233B2 publication Critical patent/JP7253233B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Feedback Control In General (AREA)

Description

本発明は、フィルタ装置、フィルタプログラム、フィルタ設計プログラム、参照信号生成装置及び参照信号生成プログラムに関する。
近年、工場等において制御器を使用してモータ等の制御対象を制御する技術が多用されている。ところが、制御対象に入力される入力信号が変化していなくても経年変化等により制御対象から出力される出力信号が変化してしまうことがある。このような場合でも制御対象に所望の出力信号を出力させるための手段として、制御器の変更、例えば、制御器自体の交換、制御器のパラメータの更新が挙げられる。特許文献１には、制御出力と目標値との偏差に基づき、可変パラメータを有する伝達関数に従う制御入力を算出し、この制御入力に基づき制御対象を制御する制御装置における可変パラメータの設定値を更新するパラメータ更新装置が開示されている。
特開２０１７－６８６５８
しかし、上述したパラメータ更新装置は、最適なパラメータに更新することができず、制御器及び制御対象を含むシステムを不安定化させてしまうことがある。
そこで、本発明は、制御器を変更すること無く、制御対象に所望の出力信号を出力させることができるフィルタ装置、フィルタプログラム、フィルタ設計プログラム、参照信号生成装置及び参照信号生成プログラムを提供することを課題とする。
本発明の一態様は、制御対象に入力される入力信号を取得し、前記入力信号の入力に応じて前記制御対象から出力される出力信号を取得する入出力信号取得部と、前記制御対象を制御している実装済制御器の伝達関数のパラメータを前記入力信号及び前記出力信号に基づくデータ駆動制御により更新して仮想制御器の伝達関数を演算する伝達関数演算部と、前記制御対象の伝達関数、前記実装済制御器の伝達関数及び前記仮想制御器の伝達関数を使用して前記制御対象及び前記実装済制御器を含む閉ループ系に入力される更新前参照信号を前記制御対象に目標出力信号又は前記出力信号よりも前記目標出力信号に近似している近似目標出力信号を出力させる更新後参照信号に変換する参照信号変換部と、を備えるフィルタ装置である。
また、本発明の一態様は、上記のフィルタ装置において、前記伝達関数演算部が、次の式（１）及び式（２）で表される評価関数を使用して前記実装済制御器の伝達関数のパラメータを更新することにより前記仮想制御器の伝達関数を演算する。
Figure 0007253233000001
Figure 0007253233000002
 Ｊ ：評価関数
u０ ：入力信号
ｙ０ ：出力信号
Ｔｄ ：閉ループ系の目標伝達関数
ρ ：パラメータ
Ｃ（ρ）：制御器の伝達関数
また、本発明の一態様は、上記のフィルタ装置において、前記参照信号変換部が、前記更新前参照信号を次の式（３）及び式（４）で表される前記更新後参照信号に変換する。
Figure 0007253233000003
Figure 0007253233000004
 r ：更新前参照信号
ρ０ ：更新前のパラメータ
Ｃ（ρ０）：実装済制御器の伝達関数
ρ＊ ：更新後のパラメータ
Ｃ（ρ＊）：仮想制御器の伝達関数
Ｇ ：制御対象の伝達関数
r＊ ：更新後参照信号
本発明の一態様は、コンピュータに、制御対象に入力される入力信号を取得し、前記入力信号の入力に応じて前記制御対象から出力される出力信号を取得する入出力信号取得機能と、前記制御対象を制御している実装済制御器の伝達関数のパラメータを前記入力信号及び前記出力信号に基づくデータ駆動制御により更新して仮想制御器の伝達関数を演算する伝達関数演算機能と、前記制御対象の伝達関数、前記実装済制御器の伝達関数及び前記仮想制御器の伝達関数を使用して前記制御対象及び前記実装済制御器を含む閉ループ系に入力される更新前参照信号を前記制御対象に目標出力信号又は前記出力信号よりも前記目標出力信号に近似している近似目標出力信号を出力させる更新後参照信号に変換する参照信号変換機能と、を実現させるためのフィルタプログラムである。
また、本発明の一態様は、上記のフィルタプログラムにおいて、伝達関数演算機能が、次の式（５）及び式（６）で表される評価関数を使用して前記実装済制御器の伝達関数のパラメータを更新して前記仮想制御器の伝達関数を演算する機能である。
Figure 0007253233000005
Figure 0007253233000006
 Ｊ ：評価関数
u０ ：入力信号
ｙ０ ：出力信号
Ｔｄ ：閉ループ系の目標伝達関数
ρ ：パラメータ
Ｃ（ρ）：制御器の伝達関数
また、本発明の一態様は、上記のフィルタプログラムにおいて、前記参照信号変換機能が、前記更新前参照信号を次の式（７）及び式（８）で表される前記更新後参照信号に変換する機能である。
Figure 0007253233000007
Figure 0007253233000008
 r ：更新前参照信号
ρ０ ：更新前のパラメータ
Ｃ（ρ０）：実装済制御器の伝達関数
ρ＊ ：更新後のパラメータ
Ｃ（ρ＊）：仮想制御器の伝達関数
Ｇ ：制御対象の伝達関数
r＊ ：更新後参照信号
本発明の一態様は、コンピュータに、制御対象に入力される入力信号を取得し、前記入力信号の入力に応じて前記制御対象から出力される出力信号を取得する入出力信号取得機能と、前記制御対象を制御している実装済制御器の伝達関数のパラメータを前記入力信号及び前記出力信号に基づくデータ駆動制御により更新して仮想制御器の伝達関数を演算する伝達関数演算機能と、前記制御対象の伝達関数、前記実装済制御器の伝達関数及び前記仮想制御器の伝達関数を使用して前記制御対象及び前記実装済制御器を含む閉ループ系に入力される更新前参照信号を前記制御対象に目標出力信号又は前記出力信号よりも前記目標出力信号に近似している近似目標出力信号を出力させる更新後参照信号に変換するフィルタを設計するフィルタ設計機能と、を実現させるためのフィルタ設計プログラムである。
また、本発明の一態様は、上記のフィルタ設計プログラムにおいて、前記伝達関数演算機能が、次の式（９）及び式（１０）で表される評価関数を使用して前記実装済制御器の伝達関数のパラメータを更新することにより前記仮想制御器の伝達関数を演算する機能である。
Figure 0007253233000009
Figure 0007253233000010
 Ｊ ：評価関数
u０ ：入力信号
ｙ０ ：出力信号
Ｔｄ ：閉ループ系の目標伝達関数
ρ ：パラメータ
Ｃ（ρ）：制御器の伝達関数
また、本発明の一態様は、上記のフィルタ設計プログラムにおいて、前記フィルタ設計機能が、前記更新前参照信号を次の式（１１）及び式（１２）で表される前記更新後参照信号に変換するフィルタを設計する機能である。
Figure 0007253233000011
Figure 0007253233000012
 r ：更新前参照信号
ρ０ ：更新前のパラメータ
Ｃ（ρ０）：実装済制御器の伝達関数
ρ＊ ：更新後のパラメータ
Ｃ（ρ＊）：仮想制御器の伝達関数
Ｇ ：制御対象の伝達関数
r＊ ：更新後参照信号
本発明の一態様は、制御対象に入力される入力信号を取得し、前記入力信号の入力に応じて前記制御対象から出力される出力信号を取得する入出力信号取得部と、前記制御対象を制御している実装済制御器の伝達関数のパラメータを前記入力信号及び前記出力信号に基づくデータ駆動制御により更新して仮想制御器の伝達関数を演算する伝達関数演算部と、前記制御対象の伝達関数、前記実装済制御器の伝達関数及び前記仮想制御器の伝達関数を使用して前記制御対象及び前記実装済制御器を含む閉ループ系に入力される更新前参照信号から前記制御対象に目標出力信号又は前記出力信号よりも前記目標出力信号に近似している近似目標出力信号を出力させる更新後参照信号を生成する参照信号生成部と、を備える参照信号生成装置である。
また、本発明の一態様は、上記の参照信号生成装置において、前記伝達関数演算部が、次の式（１３）及び式（１４）で表される評価関数を使用して前記実装済制御器の伝達関数のパラメータを更新することにより前記仮想制御器の伝達関数を演算する。
Figure 0007253233000013
Figure 0007253233000014
 Ｊ ：評価関数
u０ ：入力信号
ｙ０ ：出力信号
Ｔｄ ：閉ループ系の目標伝達関数
ρ ：パラメータ
Ｃ（ρ）：制御器の伝達関数
また、本発明の一態様は、上記の参照信号生成装置において、前記参照信号生成部が、前記更新前参照信号から次の式（１５）及び式（１６）で表される前記更新後参照信号を生成する。
Figure 0007253233000015
Figure 0007253233000016
 r ：更新前参照信号
ρ０ ：更新前のパラメータ
Ｃ（ρ０）：実装済制御器の伝達関数
ρ＊ ：更新後のパラメータ
Ｃ（ρ＊）：仮想制御器の伝達関数
Ｇ ：制御対象の伝達関数
r＊ ：更新後参照信号
本発明の一態様は、コンピュータに、制御対象に入力される入力信号を取得し、前記入力信号の入力に応じて前記制御対象から出力される出力信号を取得する入出力信号取得機能と、前記制御対象を制御している実装済制御器の伝達関数のパラメータを前記入力信号及び前記出力信号に基づくデータ駆動制御により更新して仮想制御器の伝達関数を演算する伝達関数演算機能と、前記制御対象の伝達関数、前記実装済制御器の伝達関数及び前記仮想制御器の伝達関数を使用して前記制御対象及び前記実装済制御器を含む閉ループ系に入力される更新前参照信号から前記制御対象に目標出力信号又は前記出力信号よりも前記目標出力信号に近似している近似目標出力信号を出力させる更新後参照信号を生成する参照信号生成機能と、を実現させるための参照信号生成プログラムである。
また、本発明の一態様は、上記の参照信号生成プログラムにおいて、前記伝達関数演算機能が、次の式（１７）及び式（１８）で表される評価関数を使用して前記実装済制御器の伝達関数のパラメータを更新することにより前記仮想制御器の伝達関数を演算する機能である。
Figure 0007253233000017
Figure 0007253233000018
 Ｊ ：評価関数
u０ ：入力信号
ｙ０ ：出力信号
Ｔｄ ：閉ループ系の目標伝達関数
ρ ：パラメータ
Ｃ（ρ）：制御器の伝達関数
また、本発明の一態様は、上記の参照信号生成プログラムにおいて、前記参照信号生成機能が、前記更新前参照信号から次の式（１９）及び式（２０）で表される前記更新後参照信号を生成する機能である。
Figure 0007253233000019
Figure 0007253233000020
 r ：更新前参照信号
ρ０ ：更新前のパラメータ
Ｃ（ρ０）：実装済制御器の伝達関数
ρ＊ ：更新後のパラメータ
Ｃ（ρ＊）：仮想制御器の伝達関数
Ｇ ：制御対象の伝達関数
r＊ ：更新後参照信号
本発明によれば、制御器を変更すること無く、制御対象に所望の出力信号を出力させることができる。
本発明の実施形態に係る閉ループ系及びフィルタ装置の機能的な構成の一例を示す図である。 本発明の実施形態に係る閉ループ系のブロック線図の一例を示す図である。 本発明の実施形態に係る閉ループ系における目標伝達関数と、制御器の伝達関数と、制御対象の伝達関数との関係を説明するための図である。 本発明の実施形態に係る閉ループ系及びこれに付加されたフィルタのブロック線図の一例を示す図である。 本発明の実施形態に係る数値シミュレーションにおける更新前参照信号及び更新後参照信号の一例を示す図である。 本発明の実施形態に係る数値シミュレーションにおける出力信号、目標出力信号及び近似目標出力信号の一例を示す図である。 本発明の実施形態に係る実機検証における更新前参照信号及び更新後参照信号の一例を示す図である。 本発明の実施形態に係る実機検証における出力信号、目標出力信号及び近似目標出力信号の一例を示す図である。 本発明の実施形態に係る目標出力信号、近似目標出力信号及びパラメータが更新された制御器により出力された出力信号の一例を示す図である。 本発明の実施形態に係る閉ループ系及びフィルタ設計装置の機能的な構成の一例を示す図である。 本発明の実施形態に係る閉ループ系及び参照信号生成装置の機能的な構成の一例を示す図である。
図１から図４を参照しながら、実施形態に係る制御器更新装置の構成の一例を説明する。
図１は、本発明の実施形態に係る閉ループ系及びフィルタ装置の機能的な構成の一例を示す図である。図１に示すように、フィルタ装置１０は、入出力信号取得部１１と、伝達関数演算部１２と、参照信号変換部１３とを備える。フィルタ装置１０は、閉ループ系１００に含まれる制御器１１０を変更せず、閉ループ系１００に入力される更新前参照信号ｒを更新後参照信号ｒ＊に変換することにより、閉ループ系１００に含まれる制御対象１２０に所望の出力信号である目標出力信号ｙ＊又は近似目標出力信号を出力させる。以下、フィルタ装置１０について更に具体的に説明する。
図２は、本発明の実施形態に係る閉ループ系のブロック線図の一例を示す図である。図２に示すように、閉ループ系１００は、制御器１１０と、制御対象１２０とを備える。制御器１１０は、制御対象１２０を制御する機器、例えば、ＰIＤ制御器である。また、制御器１１０は、原点極を持つことが許されており、閉ループ系１００により出力される出力信号を安定化させる制御器である。制御対象１２０は、例えば、モータである。また、制御対象１２０は、一入力一出力であり、伝達関数の構造が未知である。
入出力信号取得部１１は、図１及び図２に示した入力信号ｕ０及び出力信号ｙ０を取得する。入力信号ｕ０は、閉ループ系１００に更新前参照信号ｒが入力されている場合に制御器１１０が制御対象１２０に入力する信号である。出力信号ｙ０は、入力信号ｕ０の入力に応じて制御対象１２０から出力される信号である。
伝達関数演算部１２は、制御対象１２０を制御している実装済制御器の伝達関数のパラメータを入力信号ｕ０及び出力信号ｙ０に基づくデータ駆動制御により更新して仮想制御器の伝達関数を演算する。データ駆動制御は、制御対象１２０の動作に関するデータを直接活用して制御器１１０の設計や更新を行う手法である。また、データ駆動制御としては、例えば、ＦＲＩＴ（Fictitious Reference Iterative Tuning）、ＥＲＩＴ（Estimated Response Iterative Tuning）、ＶＲＦＴ（Virtual Reference Feedback Tuning）、ＶＩＭＴ（Virtual Internal Model Tuning）、ＩＦＴ（Iterative Feedback Tuning）、ＣｂＴ（Correlation based Tuning）が挙げられる。以下の説明では、データ駆動制御がＦＲＩＴである場合を例に挙げる。
実装済制御器は、閉ループ系１００に更新前参照信号ｒが入力されている場合に制御対象１２０を制御している制御器１１０であり、パラメータが更新前のパラメータρ０となっている。仮想制御器は、閉ループ系１００が目標出力信号ｙ＊を出力すると仮定した場合に制御対象１２０を制御している制御器１１０であり、パラメータが更新後のパラメータρ＊となっている。
図３は、本発明の実施形態に係る閉ループ系における目標伝達関数と、制御器の伝達関数と、制御対象の伝達関数との関係を説明するための図である。
伝達関数演算部１２は、閉ループ系１００の目標伝達関数Ｔｄを含む式（２１）及び制御器１１０の伝達関数Ｃ（ρ）を含む式（２２）で表される評価関数Ｊを使用して実装済制御器の伝達関数Ｃ（ρ０）のパラメータρ０を更新することにより仮想制御器の伝達関数Ｃ（ρ＊）を演算する。パラメータρ０は、更新前参照信号ｒが入力されている場合における制御器１１０のパラメータρである。パラメータρ＊は、閉ループ系１００が目標出力信号ｙ＊を出力している場合における制御器１１０のパラメータρである。
具体的には、伝達関数演算部１２は、式（２１）及び式（２２）を使用して、出力信号ｙ０と、擬似的に式（２２）で算出した擬似参照信号ｒ（～）を目標伝達関数Ｔｄに印加した信号との差分が最小となるようなパラメータρ＊を探索する。なお、本明細書中に示す「ｒ（～）」の「（～）」は、本来は、図３並びに式（２１）及び式（２２）に示すように「～」が「ｒ」の上に付加されるものであるが、本明細書では記載上の制約から「ｒ（～）」と記載する。
図３の上下のブロックの出力が等しくなるように、
ｙ０＝Ｔ（ρ＊）ｒ（～）（ρ＊）＝Ｔｄｒ（～）（ρ＊）
とし、Ｔ（ρ＊）≒Ｔｄとみなすと、Ｔ（ρ＊）は、制御対象Ｇと制御器Ｃ（ρ＊）からなる閉ループ系であるから、Ｃ（ρ＊）を実装し、本来の参照信号ｒを印加することで、
ｙ（ρ＊）＝ＧＣ（ρ＊）／（１＋ＧＣ（ρ＊））ｒ≒Ｔｄｒ
となり、ρ＊を用いた閉ループ系の応答ｙ（ρ＊）が所望の応答Ｔｄｒとなる。
よって、仮想制御器の伝達関数Ｃ（ρ＊）は、パラメータρ＊により与えられる。また、目標伝達関数Ｔｄと、仮想制御器の伝達関数Ｃ（ρ＊）と、制御対象１２０の伝達関数Ｇとの関係は、図３に示すような関係となり、数式で表現すると、後述する式（２４）のような関係となる。
Figure 0007253233000021
Figure 0007253233000022
参照信号変換部１３は、制御対象１２０の伝達関数Ｇ、実装済制御器の伝達関数Ｃ（ρ０）及び仮想制御器の伝達関数Ｃ（ρ＊）を使用して更新前参照信号ｒを更新後参照信号ｒ＊に変換する。更新前参照信号ｒは、制御対象１２０及び実装済制御器を含む閉ループ系１００に入力される参照信号である。更新後参照信号ｒ＊は、制御対象１２０に目標出力信号ｙ＊又は出力信号よりも目標出力信号ｙ＊に近似している近似目標出力信号を出力させる参照信号である。
例えば、参照信号変換部１３は、更新前参照信号ｒを次の式（２３）で表される更新後参照信号ｒ＊に変換する。次に式（２３）を導出する手順を説明する。
Figure 0007253233000023
閉ループ系１００の目標伝達関数Ｔｄは、次の式（２４）で表される。式（２４）は、式（２１）で表される評価関数Ｊが最小となる場合に成立する。また、この場合、パラメータρは、パラメータρ＊に等しい。
Figure 0007253233000024
また、目標出力信号ｙ＊は、閉ループ系１００の目標伝達関数Ｔｄ及び更新前参照信号ｒを使用して次の式（２５）で表される。
Figure 0007253233000025
さらに、更新前参照信号ｒ、閉ループ系１００が出力する出力信号ｙ及びこの場合における閉ループ系１００の伝達関数Ｔ（ρ０）の間には、次の式（２６）が成立する。
Figure 0007253233000026
また、目標出力信号ｙ＊は、上述した閉ループ系１００の伝達関数Ｔ（ρ０）及び更新後参照信号ｒ＊を使用して次の式（２７）で表される。
Figure 0007253233000027
式（２５）と式（２６）との左辺同士及び右辺同士の差分を取ると次の式（２８）のようになる。
Figure 0007253233000028
ここで、式（２５）、式（２６）及び式（２７）の関係を使用すると、式（２８）は、次の式（２９）のように変形することができる。
Figure 0007253233000029
この式（２９）の左辺の更新前参照信号ｒを右辺に移項し、上述した式（２４）を使用すると、上述した式（２３）が導出される。
図４は、本発明の実施形態に係る閉ループ系及びこれに付加されたフィルタのブロック線図の一例を示す図である。図４に示すように、フィルタ装置１０は、閉ループ系１００の前段に設けられ、式（２３）を使用して更新前参照信号ｒを更新後参照信号ｒ＊に変換し、閉ループ系１００に更新後参照信号ｒ＊を入力する。
次に、図５及び図６を参照しながら、フィルタ装置１０の数値シミュレーションについて説明する。図５は、本発明の実施形態に係る数値シミュレーションにおける更新前参照信号及び更新後参照信号の一例を示す図である。図６は、本発明の実施形態に係る数値シミュレーションにおける出力信号、目標出力信号及び近似目標出力信号の一例を示す図である。
当該数値シミュレーションでは、制御対象１２０の伝達関数Ｇ、制御器１１０の伝達関数Ｃ（ρ０）、制御器１１０の更新前ゲイン及び閉ループ系１００の目標伝達関数Ｔｄがそれぞれ次の式（３０）、式（３１）、式（３２）及び式（３３）で表される。これら四つの式は、いずれもラプラス演算子ｓを含んでいる。また、当該数値シミュレーションでは、制御器１１０がＰＩＤ制御器である場合を仮定している。
Figure 0007253233000030
Figure 0007253233000031
Figure 0007253233000032
Figure 0007253233000033
閉ループ系１００は、図５に示された単位ステップ信号である更新前参照信号ＢＲ１が入力された場合、図６に示された出力信号ＢＰ１を出力する。一方、閉ループ系１００は、図５に示された更新後参照信号ＡＲ１が入力された場合、図６に示された近似目標出力信号ＡＰ１を出力する。図６に示すように、近似目標出力信号ＡＰ１は、出力信号ＢＰ１よりも目標出力信号ＴＰ１に近い振る舞いを示している。また、この場合における制御器１１０の更新後ゲインは、次の式（３４）で表される。
Figure 0007253233000034
なお、閉ループ系１００は、図５に示された更新後参照信号ＡＲ１が入力された場合、近似目標出力信号ＡＰ１の代わりに目標出力信号ＴＰ１を出力してもよい。
次に、図７、図８及び図９を参照しながら、フィルタ装置１０の実機検証について説明する。図７は、本発明の実施形態に係る実機検証における更新前参照信号及び更新後参照信号の一例を示す図である。図８は、本発明の実施形態に係る実機検証における出力信号、目標出力信号及び近似目標出力信号の一例を示す図である。図９は、本発明の実施形態に係る目標出力信号、近似目標出力信号及びパラメータが更新された制御器により出力された出力信号の一例を示す図である。
当該実機検証では、制御対象１２０がモータで駆動される台車であり、制御器１１０が当該台車の直線上における移動距離を制御する。また、閉ループ系１００が出力する信号をサンプリングする周期が０．０１６秒としている。さらに、当該実機検証における制御対象１２０の伝達関数Ｇ、制御器１１０の更新前ゲイン及び更新前の評価関数の値は、それぞれ次の式（３５）、式（３６）及び式（３７）で表される。式（３５）は、ラプラス演算子ｓを含んでいる。
Figure 0007253233000035
Figure 0007253233000036
Figure 0007253233000037
閉ループ系１００は、図７に示された立ち上がり幅０．２のステップ信号である更新前参照信号ＢＲ２が入力された場合、図８に示された出力信号ＢＰ２を出力する。一方、閉ループ系１００は、図７に示された更新後参照信号ＡＲ２が入力された場合、図８に示された近似目標出力信号ＡＰ２を出力する。図８に示すように近似目標出力信号ＡＰ２は、出力信号ＢＰ２よりも目標出力信号ＴＰ２に近い振る舞いを示している。また、当該実機検証における制御器１１０の更新後ゲイン及び更新後の評価関数の値は、それぞれ次の式（３８）及び式（３９）で表される。
Figure 0007253233000038
Figure 0007253233000039
また、図９に示すように、近似目標出力信号ＡＰ２は、制御器１１０のパラメータが更新された場合における出力信号Ｕと同程度に目標出力信号ＴＰ２に追従している。
なお、閉ループ系１００は、図７に示された更新後参照信号ＡＲ２が入力された場合、近似目標出力信号ＡＰ２の代わりに目標出力信号ＴＰ２を出力してもよい。
以上、実施形態に係るフィルタ装置１０について説明した。フィルタ装置１０は、制御対象１２０を制御している実装済制御器の伝達関数のパラメータを入力信号及び出力信号に基づくデータ駆動制御、例えば、ＦＲＩＴにより更新して仮想制御器の伝達関数を演算する。そして、フィルタ装置１０は、制御対象１２０の伝達関数、実装済制御器の伝達関数及び仮想制御器の伝達関数を使用して制御対象１２０及び実装済制御器を含む閉ループ系に入力される更新前参照信号を制御対象１２０に目標出力信号又は出力信号よりも目標出力信号に近似している近似目標出力信号を出力させる更新後参照信号に変換する。
したがって、フィルタ装置１０は、制御器１１０の変更、例えば、制御器１１０自体の交換、制御器１１０のパラメータの更新を避けつつ、制御対象１２０に所望の出力信号である目標出力信号又は近似目標出力信号を出力させることができる。また、これにより、フィルタ装置１０は、制御器１１０の変更が適切に実行されなかった場合に制御器１１０及び制御器１１０を含む閉ループ系１００を不安定化させてしまうことを回避することができる。
なお、上述した実施形態では、閉ループ系１００の前段にフィルタ装置１０が設けられる場合を例に挙げて説明したが、これに限定されない。
例えば、図１０に示したフィルタ設計装置２０が設計したフィルタＦが閉ループ系１００の前段に設けられてもよい。図１０は、本発明の実施形態に係る閉ループ系及びフィルタ設計装置の機能的な構成の一例を示す図である。図１０に示すように、フィルタ設計装置２０は、入出力信号取得部２１と、伝達関数演算部２２と、フィルタ設計部２３とを備える。入出力信号取得部２１及び伝達関数演算部２２は、それぞれ上述した入出力信号取得部１１及び伝達関数演算部１２と同様である。
フィルタ設計部２３は、上述した制御対象１２０の伝達関数Ｇ、実装済制御器の伝達関数Ｃ（ρ０）及び仮想制御器の伝達関数Ｃ（ρ＊）を使用して更新前参照信号ｒを更新後参照信号ｒ＊に変換するフィルタＦを設計する。フィルタＦは、上述した式（２３）により更新前参照信号ｒを更新後参照信号ｒ＊に変換するフィルタである。
フィルタ設計装置２０は、上述したフィルタ装置１０と同様の効果を奏するフィルタＦを複数の閉ループ系に提供することができる。
或いは、閉ループ系１００の前段に上述したフィルタ装置１０又はフィルタＦを設ける代わりに、図１１に示した参照信号生成装置３０が上述した更新後参照信号ｒ＊を生成し、当該更新後参照信号ｒ＊が閉ループ系１００に入力されてもよい。図１１に示すように、参照信号生成装置３０は、当該更新後参照信号ｒ＊を生成する装置であり、閉ループ系１００から独立している。参照信号生成装置３０は、入出力信号取得部３１と、伝達関数演算部３２と、参照信号生成部３３とを備える。入出力信号取得部３１及び伝達関数演算部３２は、それぞれ上述した入出力信号取得部１１及び伝達関数演算部１２と同様である。
参照信号生成部３３は、上述した制御対象１２０の伝達関数Ｇ、実装済制御器の伝達関数Ｃ（ρ０）及び仮想制御器の伝達関数Ｃ（ρ＊）を使用して更新前参照信号ｒから更新後参照信号ｒ＊を生成する。参照信号生成部３３が更新後参照信号ｒ＊を生成する手順は、上述したフィルタ装置１０が更新前参照信号ｒを更新後参照信号ｒ＊に変換する手順と同様である。
参照信号生成装置３０は、閉ループ系１００から独立した装置であるため、上述したフィルタ装置１０と同様の効果に加え、閉ループ系１００のハードウェア設計の自由度を高めることができる。
なお、上述したフィルタ装置１０、フィルタ設計装置２０及び参照信号生成装置３０の各機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録させ、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませて実行することにより、上述した処理の少なくとも一部を実行してもよい。
ここで言うコンピュータシステムとは、オペレーティング・システム（Operating System：ＯＳ）及び周辺機器等のハードウェアの少なくとも一つを含む。また、コンピュータ読み取り可能な記録媒体とは、例えば、フロッピーディスク、光磁気ディスク、ＲＯＭ（Read Only Memory）、フラッシュメモリ等の書き込み可能な不揮発性メモリ、ＤＶＤ（Digital Versatile Disc）等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置、ネットワーク又は通信回線を介してプログラムが送信される場合におけるサーバ又はクライアントとなるコンピュータシステム内部の揮発性メモリのように一定時間プログラムを保持しているものも含む。
また、上述したプログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、又は、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する伝送媒体とは、インターネット等のネットワーク又は電話回線等の通信回線のように情報を伝送する機能を有する媒体のことをいう。
また、上述したプログラムは、上述した機能の一部を実現するためのものであってもよく、上述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分プログラムであってもよい。上述したプログラムは、例えば、コンピュータが備えるＣＰＵ（Central Processing Unit）等のプロセッサにより読み出されて実行される。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形、置換及び設計変更の少なくとも一つを加えることができる。上述した各実施形態に記載の構成を組み合わせてもよい。
１０…フィルタ装置、１１…入出力信号取得部、１２…伝達関数演算部、１３…参照信号変換部、１４…フィルタ、２０…フィルタ設計装置、２１…入出力信号取得部、２２…伝達関数演算部、２３…フィルタ設計部、３０…参照信号生成装置、３１…入出力信号取得部、３２…伝達関数演算部、３３…参照信号生成部、１００…閉ループ系、１１０…制御器、１２０…制御対象、ＡＰ１，ＡＰ２…近似目標出力信号、ＢＰ１，ＢＰ２…出力信号、ＡＲ１，ＡＲ２…更新後参照信号、ＢＲ１，ＢＲ２…更新前参照信号、ＴＰ１，ＴＰ２…目標出力信号

Claims (15)

  1. 制御対象に入力される入力信号を取得し、前記入力信号の入力に応じて前記制御対象から出力される出力信号を取得する入出力信号取得部と、
    前記制御対象を制御している実装済制御器の伝達関数のパラメータを前記入力信号及び前記出力信号に基づくデータ駆動制御により更新して仮想制御器の伝達関数を演算する伝達関数演算部と、
    前記制御対象の伝達関数、前記実装済制御器の伝達関数及び前記仮想制御器の伝達関数を使用して前記制御対象及び前記実装済制御器を含む閉ループ系に入力される更新前参照信号を前記制御対象に目標出力信号又は前記出力信号よりも前記目標出力信号に近似している近似目標出力信号を出力させる更新後参照信号に変換する参照信号変換部と、
    を備えるフィルタ装置。
  2. 前記伝達関数演算部は、次の式（１）及び式（２）で表される評価関数を使用して前記実装済制御器の伝達関数のパラメータを更新することにより前記仮想制御器の伝達関数を演算する、
    請求項１に記載のフィルタ装置。
    Figure 0007253233000040
    Figure 0007253233000041
     Ｊ ：評価関数
    u０ ：入力信号
    ｙ０ ：出力信号
    Ｔｄ ：閉ループ系の目標伝達関数
    ρ ：パラメータ
    Ｃ（ρ）：制御器の伝達関数
  3. 前記参照信号変換部は、前記更新前参照信号を次の式（３）及び式（４）で表される前記更新後参照信号に変換する、
    請求項１又は請求項２に記載のフィルタ装置。
    Figure 0007253233000042
    Figure 0007253233000043
     r ：更新前参照信号
    ρ０ ：更新前のパラメータ
    Ｃ（ρ０）：実装済制御器の伝達関数
    ρ＊ ：更新後のパラメータ
    Ｃ（ρ＊）：仮想制御器の伝達関数
    Ｇ ：制御対象の伝達関数
    r＊ ：更新後参照信号
  4. コンピュータに、
    制御対象に入力される入力信号を取得し、前記入力信号の入力に応じて前記制御対象から出力される出力信号を取得する入出力信号取得機能と、
    前記制御対象を制御している実装済制御器の伝達関数のパラメータを前記入力信号及び前記出力信号に基づくデータ駆動制御により更新して仮想制御器の伝達関数を演算する伝達関数演算機能と、
    前記制御対象の伝達関数、前記実装済制御器の伝達関数及び前記仮想制御器の伝達関数を使用して前記制御対象及び前記実装済制御器を含む閉ループ系に入力される更新前参照信号を前記制御対象に目標出力信号又は前記出力信号よりも前記目標出力信号に近似している近似目標出力信号を出力させる更新後参照信号に変換する参照信号変換機能と、
    を実現させるためのフィルタプログラム。
  5. 前記伝達関数演算機能は、次の式（５）及び式（６）で表される評価関数を使用して前記実装済制御器の伝達関数のパラメータを更新して前記仮想制御器の伝達関数を演算する機能である、
    請求項４に記載のフィルタプログラム。
    Figure 0007253233000044
    Figure 0007253233000045
     Ｊ ：評価関数
    u０ ：入力信号
    ｙ０ ：出力信号
    Ｔｄ ：閉ループ系の目標伝達関数
    ρ ：パラメータ
    Ｃ（ρ）：制御器の伝達関数
  6. 前記参照信号変換機能は、前記更新前参照信号を次の式（７）及び式（８）で表される前記更新後参照信号に変換する機能である、
    請求項４又は請求項５に記載のフィルタプログラム。
    Figure 0007253233000046
    Figure 0007253233000047
     r ：更新前参照信号
    ρ０ ：更新前のパラメータ
    Ｃ（ρ０）：実装済制御器の伝達関数
    ρ＊ ：更新後のパラメータ
    Ｃ（ρ＊）：仮想制御器の伝達関数
    Ｇ ：制御対象の伝達関数
    r＊ ：更新後参照信号
  7. コンピュータに、
    制御対象に入力される入力信号を取得し、前記入力信号の入力に応じて前記制御対象から出力される出力信号を取得する入出力信号取得機能と、
    前記制御対象を制御している実装済制御器の伝達関数のパラメータを前記入力信号及び前記出力信号に基づくデータ駆動制御により更新して仮想制御器の伝達関数を演算する伝達関数演算機能と、
    前記制御対象の伝達関数、前記実装済制御器の伝達関数及び前記仮想制御器の伝達関数を使用して前記制御対象及び前記実装済制御器を含む閉ループ系に入力される更新前参照信号を前記制御対象に目標出力信号又は前記出力信号よりも前記目標出力信号に近似している近似目標出力信号を出力させる更新後参照信号に変換するフィルタを設計するフィルタ設計機能と、
    を実現させるためのフィルタ設計プログラム。
  8. 前記伝達関数演算機能は、次の式（９）及び式（１０）で表される評価関数を使用して前記実装済制御器の伝達関数のパラメータを更新することにより前記仮想制御器の伝達関数を演算する機能である、
    請求項７に記載のフィルタ設計プログラム。
    Figure 0007253233000048
    Figure 0007253233000049
     Ｊ ：評価関数
    u０ ：入力信号
    ｙ０ ：出力信号
    Ｔｄ ：閉ループ系の目標伝達関数
    ρ ：パラメータ
    Ｃ（ρ）：制御器の伝達関数
  9. 前記フィルタ設計機能は、前記更新前参照信号を次の式（１１）及び式（１２）で表される前記更新後参照信号に変換するフィルタを設計する機能である、
    請求項７又は請求項８に記載のフィルタ設計プログラム。
    Figure 0007253233000050
    Figure 0007253233000051
     r ：更新前参照信号
    ρ０ ：更新前のパラメータ
    Ｃ（ρ０）：実装済制御器の伝達関数
    ρ＊ ：更新後のパラメータ
    Ｃ（ρ＊）：仮想制御器の伝達関数
    Ｇ ：制御対象の伝達関数
    r＊ ：更新後参照信号
  10. 制御対象に入力される入力信号を取得し、前記入力信号の入力に応じて前記制御対象から出力される出力信号を取得する入出力信号取得部と、
    前記制御対象を制御している実装済制御器の伝達関数のパラメータを前記入力信号及び前記出力信号に基づくデータ駆動制御により更新して仮想制御器の伝達関数を演算する伝達関数演算部と、
    前記制御対象の伝達関数、前記実装済制御器の伝達関数及び前記仮想制御器の伝達関数を使用して前記制御対象及び前記実装済制御器を含む閉ループ系に入力される更新前参照信号から前記制御対象に目標出力信号又は前記出力信号よりも前記目標出力信号に近似している近似目標出力信号を出力させる更新後参照信号を生成する参照信号生成部と、
    を備える参照信号生成装置。
  11. 前記伝達関数演算部は、次の式（１３）及び式（１４）で表される評価関数を使用して前記実装済制御器の伝達関数のパラメータを更新することにより前記仮想制御器の伝達関数を演算する、
    請求項１０に記載の参照信号生成装置。
    Figure 0007253233000052
    Figure 0007253233000053
     Ｊ ：評価関数
    u０ ：入力信号
    ｙ０ ：出力信号
    Ｔｄ ：閉ループ系の目標伝達関数
    ρ ：パラメータ
    Ｃ（ρ）：制御器の伝達関数
  12. 前記参照信号生成部は、前記更新前参照信号から次の式（１５）及び式（１６）で表される前記更新後参照信号を生成する、
    請求項１０又は請求項１１に記載の参照信号生成装置。
    Figure 0007253233000054
    Figure 0007253233000055
     r ：更新前参照信号
    ρ０ ：更新前のパラメータ
    Ｃ（ρ０）：実装済制御器の伝達関数
    ρ＊ ：更新後のパラメータ
    Ｃ（ρ＊）：仮想制御器の伝達関数
    Ｇ ：制御対象の伝達関数
    r＊ ：更新後参照信号
  13. コンピュータに、
    制御対象に入力される入力信号を取得し、前記入力信号の入力に応じて前記制御対象から出力される出力信号を取得する入出力信号取得機能と、
    前記制御対象を制御している実装済制御器の伝達関数のパラメータを前記入力信号及び前記出力信号に基づくデータ駆動制御により更新して仮想制御器の伝達関数を演算する伝達関数演算機能と、
    前記制御対象の伝達関数、前記実装済制御器の伝達関数及び前記仮想制御器の伝達関数を使用して前記制御対象及び前記実装済制御器を含む閉ループ系に入力される更新前参照信号から前記制御対象に目標出力信号又は前記出力信号よりも前記目標出力信号に近似している近似目標出力信号を出力させる更新後参照信号を生成する参照信号生成機能と、
    を実現させるための参照信号生成プログラム。
  14. 前記伝達関数演算機能は、次の式（１７）及び式（１８）で表される評価関数を使用して前記実装済制御器の伝達関数のパラメータを更新することにより前記仮想制御器の伝達関数を演算する機能である、
    請求項１３に記載の参照信号生成プログラム。
    Figure 0007253233000056
    Figure 0007253233000057
     Ｊ ：評価関数
    u０ ：入力信号
    ｙ０ ：出力信号
    Ｔｄ ：閉ループ系の目標伝達関数
    ρ ：パラメータ
    Ｃ（ρ）：制御器の伝達関数
  15. 前記参照信号生成機能は、前記更新前参照信号から次の式（１９）及び式（２０）で表される前記更新後参照信号を生成する機能である、
    請求項１３又は請求項１４に記載の参照信号生成プログラム。
    Figure 0007253233000058
    Figure 0007253233000059
     r ：更新前参照信号
    ρ０ ：更新前のパラメータ
    Ｃ（ρ０）：実装済制御器の伝達関数
    ρ＊ ：更新後のパラメータ
    Ｃ（ρ＊）：仮想制御器の伝達関数
    Ｇ ：制御対象の伝達関数
    r＊ ：更新後参照信号
JP2019039430A 2019-03-05 2019-03-05 フィルタ装置、フィルタプログラム、フィルタ設計プログラム、参照信号生成装置及び参照信号生成プログラム Active JP7253233B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019039430A JP7253233B2 (ja) 2019-03-05 2019-03-05 フィルタ装置、フィルタプログラム、フィルタ設計プログラム、参照信号生成装置及び参照信号生成プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019039430A JP7253233B2 (ja) 2019-03-05 2019-03-05 フィルタ装置、フィルタプログラム、フィルタ設計プログラム、参照信号生成装置及び参照信号生成プログラム

Publications (2)

Publication Number Publication Date
JP2020144506A JP2020144506A (ja) 2020-09-10
JP7253233B2 true JP7253233B2 (ja) 2023-04-06

Family

ID=72354157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019039430A Active JP7253233B2 (ja) 2019-03-05 2019-03-05 フィルタ装置、フィルタプログラム、フィルタ設計プログラム、参照信号生成装置及び参照信号生成プログラム

Country Status (1)

Country Link
JP (1) JP7253233B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009237916A (ja) 2008-03-27 2009-10-15 Yaskawa Electric Corp サーボ制御装置
WO2016092872A1 (ja) 2014-12-11 2016-06-16 富士電機株式会社 制御装置、そのプログラム、プラント制御方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5430535B2 (ja) * 2010-10-25 2014-03-05 本田技研工業株式会社 プラントの制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009237916A (ja) 2008-03-27 2009-10-15 Yaskawa Electric Corp サーボ制御装置
WO2016092872A1 (ja) 2014-12-11 2016-06-16 富士電機株式会社 制御装置、そのプログラム、プラント制御方法

Also Published As

Publication number Publication date
JP2020144506A (ja) 2020-09-10

Similar Documents

Publication Publication Date Title
JP4223894B2 (ja) Ｐｉｄパラメータ調整装置
US20180284703A1 (en) Machine learning device, servo control apparatus, servo control system, and machine learning method
US20160363939A1 (en) Control device for machine apparatus and gain determination method for friction compensation
CN108885787B (zh) 训练图像修复模型的方法、图像修复方法、装置、介质及设备
JP6740279B2 (ja) 調整装置及び調整方法
Günay et al. Enhancement of real‐time hybrid simulation on a shaking table configuration with implementation of an advanced control method
EP3304817B1 (en) Interaction of devices in a networked environment
JP7253233B2 (ja) フィルタ装置、フィルタプログラム、フィルタ設計プログラム、参照信号生成装置及び参照信号生成プログラム
CN108388136B (zh) 一种具有非线性输入的柔性弦线系统的振动控制方法
JP2016164697A (ja) 位置制御システム
Ordóñez et al. Adaptive control for a class of nonlinear systems with a time-varying structure
JP2017208012A (ja) 制御装置、水中航走体、制御方法およびプログラム
US20160065499A1 (en) Method for provisioning a customized cloud stack
JP2020038656A (ja) 制御器更新装置及び制御器更新プログラム
KR20210022696A (ko) 피드백 제어 방법, 및 피드백 제어 장치
JPH09136698A (ja) 航空機舵面のサーボ制御システム
JP7231511B2 (ja) 管理装置、管理方法、および管理プログラム
CN112994566A (zh) 基于算子分解法的永磁同步电机模型预测控制方法和装置
Nguyen et al. More efficient interpolating control
Grimble Reduced‐order non‐linear generalised minimum variance control for quasi‐linear parameter varying systems
Kirange et al. Optimising SMIB system stability: FOPID controller tuning via Harris hawks optimisation
CN116075782B (zh) 参数调整装置及参数调整方法
CN110347040B (zh) 一种协同运动机构的控制方法、装置、设备及存储介质
JP2012226551A (ja) Ｐｉｄゲイン調整装置及びｐｉｄゲイン調整方法
JP6838454B2 (ja) 制御方法、制御装置及び制御プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230317

R150 Certificate of patent or registration of utility model

Ref document number: 7253233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150