JP7249504B2 - 画像処理装置 - Google Patents

Description

本発明は、画像処理装置に関するものである。

ある画像処理装置は、所定ライン数のストライブ画像をブロック画像に分割し、ブロック画像に対して画素密度変換を行っており、ブロック分割アドレス制御部で、ストライブ画像からブロック画像へのブロック分割処理のタイミングやアドレス信号を生成している（例えば特許文献１参照）。

特開平９－１８６９８号公報

しかしながら、ページ画像全体のブロック分割を連続的に行う場合、ブロック分割処理のアドレス情報を予め計算しメモリー領域に記憶しておく必要があるため、アドレス情報を記憶しておくために、大サイズのメモリー領域が要求される。

本発明は、上記の問題に鑑みてなされたものであり、ブロック分割処理で使用されるディスクリプターのためのメモリー領域が比較的小サイズで済む画像形成装置を得ることを目的とする。

本発明に係る画像処理装置は、ブロック画像の位置およびサイズを示す入力ブロックディスクリプターを所定のメモリーから読み出し、前記入力ブロックディスクリプターに基づいてページ画像の一部である前記ブロック画像を抽出し出力するブロック出力部と、前記ブロック画像に対して所定の画像処理を実行する演算処理回路と、ブロック画像の位置およびサイズを示す出力ブロックディスクリプターを前記所定のメモリーから読み出し、前記出力ブロックディスクリプターに基づいて、前記演算処理回路から前記画像処理後の前記ブロック画像を読み出して出力するデータ読出回路と、前記入力ブロックディスクリプターおよび前記出力ブロックディスクリプターを生成し前記所定のメモリーに記憶するブロックディスクリプター生成部とを備える。そして、前記演算処理回路は、入力バンド要求に従って１バンド分の前記ブロック画像の前記画像処理を実行し、前記データ読出回路は、出力バンド要求に従って１バンド分の前記ブロック画像を出力し、前記ブロックディスクリプター生成部は、前記入力バンド要求または前記出力バンド要求のタイミングに合わせて、少なくとも１バンド分の前記入力ブロックディスクリプターおよび前記出力ブロックディスクリプターを前記所定のメモリーに記憶する。

本発明によれば、ブロック分割処理で使用されるブロックディスクリプターのためのメモリー領域が比較的小サイズで済む画像処理装置が得られる。

本発明の上記又は他の目的、特徴および優位性は、添付の図面とともに以下の詳細な説明から更に明らかになる。

図１は、本発明の実施の形態に係る画像処理装置の構成を示すブロック図である。 図２は、実施の形態１に係る画像処理装置の動作について説明するタイミングチャートである。 図３は、実施の形態２に係る画像処理装置の動作について説明するタイミングチャートである。

以下、図に基づいて本発明の実施の形態を説明する。

実施の形態１．

図１は、本発明の実施の形態に係る画像処理装置の構成を示すブロック図である。図１に示す画像処理装置は、例えば、スキャナー、コピー機、ファクシミリ機、複合機などであって、原稿から原稿画像を光学的に読み取り、ハードウェア処理で、その原稿画像を回転させる。

図１に示す画像処理装置は、画像読取部１、ブロック出力部２、演算処理回路３、データ読出回路４、出力バンドバッファー５、およびコントローラー６を備える。

画像読取部１は、プラテングラス、自動原稿送り器、画像読取光学系、撮像素子、画像データ生成回路などを備え、プラテングラスに載置された原稿、または自動原稿送り器により搬送されてきた原稿の原稿画像を、画像読取光学系によって撮像素子に撮像させ、画像データ生成回路によって、撮像素子により読み取られた原稿画像（入力画像）の画像データを出力する。ここでは、撮像素子はラインセンサーであり、画像読取部１は、１画素ラインずつ入力画像の画像データを出力する。

ブロック出力部２は、画像読取部１から出力される画像データを入力ページ画像の１画素ラインずつ受け付け入力バンドバッファー２ａに記憶し、リード回路２ｂで入力バンドバッファー２ａから入力ブロック画像を順番に読み出し、出力する。具体的には、入力バンドバッファー２ａは、入力画像（ここではページ画像）を分割して得られる１または複数の入力バンド（所定数の画素ライン）を記憶する。また、リード回路２ｂは、入力バンドバッファー２ａに記憶されている入力バンドから入力ブロック画像を読み出し、入力ブロック画像の１画素ラインずつ順番に所定画素ライン数の入力ラインバッファー３ａに出力する。

ブロック出力部２は、入力ブロックディスクリプターを所定のメモリー（後述のメモリー１１）から読み出し、その入力ブロックディスクリプターに基づいてページ画像の一部である所定サイズのブロック画像（入力ブロック画像）を抽出し出力する。入力ブロックディスクリプターは、入力ブロック画像の位置（メモリーにおけるアドレス）およびサイズを示すデータである。ブロック画像は、幅および高さが所定画素数の部分画像である。

なお、互いに隣接する入力ブロック画像は、所定画素数だけオーバーラップしていてもよいし、オーバーラップしてなくてもよい。

演算処理回路３は、入力ラインバッファー３ａから入力ブロック画像の画素ラインを順番に読み出して、演算部３ｂで入力ブロック画像に対する所定の画像処理（変倍、回転など）を実行し、出力ブロック画像の画素ラインを順番に、出力ラインバッファー３ｃに記憶する。

データ読出回路４は、出力ブロックディスクリプターを所定のメモリー（後述のメモリー１１）から読み出し、その出力ブロックディスクリプターに基づいて、出力ラインバッファー３ｃから画像処理後のブロック画像（出力ブロック画像）を読み出して、出力バンドバッファー５に記憶する。出力ブロックディスクリプターは、出力ブロック画像の位置（メモリーにおけるアドレス）およびサイズを示すデータである。

なお、図示せぬ後段の処理回路は、出力バンドバッファー５から画像データを順次読み出して所定の画像処理などを実行する。

ここでは、入力バンドバッファー２ａおよび出力バンドバッファー５は、図示せぬダイナミックＲＡＭにおいて確保されたメモリー領域であり、入力ラインバッファー３ａおよび出力ラインバッファー３ｃは、図示せぬスタティックＲＡＭにおいて確保されたメモリー領域である。

１つの入力バンドは、縦Ｖ１個横Ｈ１個の入力ブロック画像からなり（Ｖ１＞０，Ｈ１＞１）、１つの出力バンドは、縦Ｖ２個横Ｈ２個の出力ブロック画像からなる（Ｖ２＞０，Ｈ２＞１）。

なお、ブロック出力部２、演算処理回路３、およびデータ読出回路４は、並行に動作し、パイプライン処理を行う。

コントローラー６は、画像読取部１、ブロック出力部２、演算処理回路３、データ読出回路４などを制御する。コントローラー６は、ＲＡＭなどのメモリー１１、およびプログラムに従って動作するプロセッサーを備え、プロセッサーでプログラムを実行することで、ブロックディスクリプター生成部１２として動作する。ブロックディスクリプター生成部１２は、入力ブロックディスクリプターおよび出力ブロックディスクリプターを生成し所定のメモリー１１に記憶する。このように、ブロック出力部２、演算処理回路３、およびデータ読出回路４は、それぞれ独立したハードウェア回路であって、コントローラー６は、それらを制御するソフトウェア処理部である。

演算処理回路３は、入力バンド要求に従って入力バンドバッファー２ａにおける１バンド分の入力ブロック画像の画像処理を実行し、データ読出回路４は、出力バンド要求に従って出力バンドバッファー５へ１バンド分の出力ブロック画像を出力する。そして、ブロックディスクリプター生成部１２は、その入力バンド要求または出力バンド要求のタイミングに合わせて、少なくとも１バンド分の入力ブロックディスクリプターおよび出力ブロックディスクリプターを所定のメモリー１１に記憶する。

なお、入力バンド要求および出力バンド要求は、ブロック出力部２によって生成され、入力バンド要求は、対応する入力ブロックディスクリプター（バンドの先頭の入力ブロック画像のための入力ブロックディスクリプター）に含められて演算処理回路３に伝達され、出力バンド要求は、対応する出力ブロックディスクリプター（バンドの先頭の出力ブロック画像のための出力ブロックディスクリプター）に含められてデータ読出回路４に伝達される。

実施の形態１では、ブロックディスクリプター生成部１２は、（ａ）演算処理回路３の入力の１バンドあたりのブロック画像数が演算処理回路３の出力の１バンドあたりのブロック画像数より少ない場合、入力バンド要求のタイミングに合わせて、少なくとも１バンド分の入力ブロックディスクリプターおよび出力ブロックディスクリプターを生成し所定のメモリー１１に記憶し、（ｂ）演算処理回路３の出力の１バンドあたりのブロック画像数が演算処理回路３の入力の１バンドあたりのブロック画像数より少ない場合、出力バンド要求のタイミングに合わせて、少なくとも１バンド分の入力ブロックディスクリプターおよび出力ブロックディスクリプターを生成し所定のメモリー１１に記憶する。

また、実施の形態１では、ブロックディスクリプター生成部１２は、所定の固定バンド数分ずつ、入力ブロックディスクリプターおよび出力ブロックディスクリプターを繰り返し生成してメモリー領域に記憶する。

また、コントローラー６は、演算処理回路３に入力ブロック画像のサイズなどのパラメーターの値を指定する。

次に、実施の形態１に係る画像処理装置の動作について説明する。図２は、実施の形態１に係る画像処理装置の動作について説明するタイミングチャートである。図２（Ａ）は、入力ブロック画像に対して出力ブロック画像が等倍である場合のタイミングチャートであり、図２（Ｂ）は、入力ブロック画像に対して出力ブロック画像が縮小されている場合のタイミングチャートであり、図２（Ｃ）は、入力ブロック画像に対して出力ブロック画像が拡大されている場合のタイミングチャートである。

等倍の場合、１バンド分の入力ブロックディスクリプターおよび１バンド分の出力ブロックディスクリプターが、入力バンド要求に合わせて一括して生成されてメモリー１１に記憶される。その際、不要になった入力ブロックディスクリプターおよび出力ブロックディスクリプターが、新たに生成された入力ブロックディスクリプターおよび出力ブロックディスクリプターで上書きされる。

縮小の場合、入力バンドにおけるブロック画像数が出力バンドにおけるブロック画像数より少ないので、１バンド分の入力ブロックディスクリプターおよび１バンド分の出力ブロックディスクリプターが、入力バンド要求に合わせて一括して生成されてメモリー１１に記憶される。その際、不要になった入力ブロックディスクリプターおよび出力ブロックディスクリプターが、新たに生成された入力ブロックディスクリプターおよび出力ブロックディスクリプターで上書きされる。

例えば、入力ブロック画像のサイズが１２８×１２８画素であり、縮小率が１／８であり、出力ブロック画像のサイズが１６×１６画素であり、縮小前のページ画像のサイズが７０４０×４０９６画素であり（６００ｄｐｉでＡ４）、縮小後のページ画像のサイズが８８０×５１２画素である場合、入力バンドにおけるブロック画像数は５５（＝５５×１）となり、出力バンドにおけるブロック画像数は４４０（＝５５×８）となる。したがって、縮小の場合、入力バンドにおけるブロック画像数は、出力バンドにおけるブロック画像数より少ない。

拡大の場合、出力バンドにおけるブロック画像数が入力バンドにおけるブロック画像数より少ないので、１バンド分の入力ブロックディスクリプターおよび１バンド分の出力ブロックディスクリプターが、出力バンド要求に合わせて一括して生成されてメモリー１１に記憶される。その際、不要になった入力ブロックディスクリプターおよび出力ブロックディスクリプターが、新たに生成された入力ブロックディスクリプターおよび出力ブロックディスクリプターで上書きされる。

例えば、入力ブロック画像のサイズが１６×１６画素であり、拡大率が８倍であり、出力ブロック画像のサイズが１２８×１２８画素であり、拡大前のページ画像のサイズが８８０×５１２画素であり、拡大後のページ画像のサイズが７０４０×４０９６画素である（６００ｄｐｉでＡ４）場合、入力バンドにおけるブロック画像数は４４０（＝５５×８）となり、出力バンドにおけるブロック画像数は５５（＝５５×１）となる。したがって、拡大の場合、出力バンドにおけるブロック画像数は、入力バンドにおけるブロック画像数より少ない。

このようにすることで、メモリー１１において、入力ブロックディスクリプターおよび出力ブロックディスクリプターを記憶するメモリー領域のサイズが小さくて済む。例えば、ユーザーなどによって設定される変倍率（縮小率または拡大率）に応じて、入力バンド要求および出力バンド要求のいずれかに合わせて、ブロックディスクリプターが生成され記憶される。これにより、上述のメモリー領域のサイズを最小化することができる。

なお、ブロックディスクリプター生成部１２は、複数バンド分ずつ、入力ブロックディスクリプターおよび出力ブロックディスクリプターを繰り返し生成してメモリー領域に記憶するようにしてもよい。

以上のように、上記実施の形態１によれば、ブロック出力部２は、入力ブロックディスクリプターに基づいてページ画像の一部であるブロック画像を抽出し出力する。演算処理回路３は、そのブロック画像に対して所定の画像処理を実行する。データ読出回路４は、出力ブロックディスクリプターに基づいて、画像処理後のブロック画像を演算処理回路３から読み出して出力する。演算処理回路３は、入力バンド要求に従って入力バンドバッファー２ａにおける１バンド分のブロック画像の画像処理を実行し、データ読出回路４は、出力バンド要求に従って出力バンドバッファー５へ１バンド分のブロック画像を出力する。そして、ブロックディスクリプター生成部１２は、入力バンド要求または出力バンド要求のタイミングに合わせて、少なくとも１バンド分の入力ブロックディスクリプターおよび出力ブロックディスクリプターを所定のメモリー１１に記憶する。

これにより、ページ画像全体のブロックディスクリプターを事前に生成し記憶しておくことなく、所定数のバンドごとに、ブロックディスクリプターが繰り返し生成され記憶されるため、ブロック出力部２におけるブロック分割処理で使用されるブロックディスクリプターのためのメモリー領域が比較的小サイズで済む。

実施の形態２．

実施の形態２では、ブロックディスクリプター生成部１２は、メモリー１１の所定サイズ（固定サイズ）のメモリー領域内に書込可能な数ずつ、入力ブロックディスクリプターおよび出力ブロックディスクリプターを繰り返し生成してそのメモリー領域に記憶する。

実施の形態２では、ブロックディスクリプター生成部１２は、複数バンド分ずつ、入力ブロックディスクリプターおよび出力ブロックディスクリプターを繰り返し生成してメモリー領域に記憶する。

図３は、実施の形態２に係る画像処理装置の動作について説明するタイミングチャートである。図３（Ａ）は、入力ブロック画像に対して出力ブロック画像が等倍である場合のタイミングチャートであり、図３（Ｂ）は、入力ブロック画像に対して出力ブロック画像が縮小されている場合のタイミングチャートであり、図３（Ｃ）は、入力ブロック画像に対して出力ブロック画像が拡大されている場合のタイミングチャートである。

ブロックディスクリプター生成部１２は、入力バンド要求および出力バンド要求をカウントし、上述のメモリー領域内における所定数のバンド（例えば入力バンドおよび出力バンドで合計５バンド）についての入力ブロックディスクリプターおよび出力ブロックディスクリプターが不要になった時点で、入力ブロックディスクリプターおよび出力ブロックディスクリプターを生成し、不要になった入力ブロックディスクリプターおよび出力ブロックディスクリプターを、新たに生成した入力ブロックディスクリプターおよび出力ブロックディスクリプターで上書きする。

また、ブロックディスクリプター生成部１２は、新たに生成した入力ブロックディスクリプターまたは出力ブロックディスクリプターを生成する直前に、上述のメモリー領域の空き容量を確認し、空き容量が十分であり、新たに生成した入力ブロックディスクリプターまたは出力ブロックディスクリプターを書き込み可能な場合には、入力ブロックディスクリプターまたは出力ブロックディスクリプターを生成し上述のメモリー領域に記憶し、空き容量が十分ではなく、新たに生成した入力ブロックディスクリプターまたは出力ブロックディスクリプターを書き込み可能ではない場合には、入力ブロックディスクリプターまたは出力ブロックディスクリプターの生成を中断する。

なお、実施の形態２に係る画像処理装置のその他の構成および動作については実施の形態１と同様であるので、その説明を省略する。

以上のように、上記実施の形態２によれば、複数バンドごとに一括してブロックディスクリプターを生成するため、ソフトウェア処理部としてのブロックディスクリプター生成部１２の起動回数（呼び出し回数）が少なくなり、起動時のオーバーヘッド時間が短くて済む。

なお、上述の実施の形態に対する様々な変更および修正については、当業者には明らかである。そのような変更および修正は、その主題の趣旨および範囲から離れることなく、かつ、意図された利点を弱めることなく行われてもよい。つまり、そのような変更および修正が請求の範囲に含まれることを意図している。

例えば、上記実施の形態において、ブロックディスクリプター生成部１２は、演算処理回路４の画像処理完了後に、入力バンド要求または出力バンド要求のタイミングまでに、入力ブロックディスクリプターおよび出力ブロックディスクリプターを生成してもよいし、演算処理回路３の画像処理に並行して、入力ブロックディスクリプターおよび出力ブロックディスクリプターを生成してもよい。

本発明は、例えば、複合機などの画像形成装置に適用可能である。

２ ブロック出力部
３ 演算処理回路
４ データ読出回路
１１ メモリー
１２ ブロックディスクリプター生成部

Claims (5)

1. ブロック画像の位置およびサイズを示す入力ブロックディスクリプターを所定のメモリーから読み出し、前記入力ブロックディスクリプターに基づいてページ画像の一部である前記ブロック画像を抽出し出力するブロック出力部と、
   前記ブロック画像に対して所定の画像処理を実行する演算処理回路と、
   ブロック画像の位置およびサイズを示す出力ブロックディスクリプターを前記所定のメモリーから読み出し、前記出力ブロックディスクリプターに基づいて、前記演算処理回路から前記画像処理後の前記ブロック画像を読み出して出力するデータ読出回路と、
   前記入力ブロックディスクリプターおよび前記出力ブロックディスクリプターを生成し前記所定のメモリーに記憶するブロックディスクリプター生成部とを備え、
   前記演算処理回路は、入力バンド要求に従って１バンド分の前記ブロック画像の前記画像処理を実行し、
   前記データ読出回路は、出力バンド要求に従って１バンド分の前記ブロック画像を出力し、
   前記ブロックディスクリプター生成部は、前記入力バンド要求または前記出力バンド要求のタイミングに合わせて、少なくとも１バンド分の前記入力ブロックディスクリプターおよび前記出力ブロックディスクリプターを前記所定のメモリーに記憶すること、
   を特徴とする画像処理装置。
2. 前記ブロックディスクリプター生成部は、（ａ）前記演算処理回路の入力の１バンドあたりの前記ブロック画像数が前記演算処理回路の出力の１バンドあたりの前記ブロック画像数より少ない場合、前記入力バンド要求のタイミングに合わせて、少なくとも１バンド分の前記入力ブロックディスクリプターおよび前記出力ブロックディスクリプターを生成し前記所定のメモリーに記憶し、（ｂ）前記演算処理回路の出力の１バンドあたりの前記ブロック画像数が前記演算処理回路の入力の１バンドあたりの前記ブロック画像数より少ない場合、前記出力バンド要求のタイミングに合わせて、少なくとも１バンド分の前記入力ブロックディスクリプターおよび前記出力ブロックディスクリプターを生成し前記所定のメモリーに記憶することを特徴とする請求項１記載の画像処理装置。
3. 前記ブロックディスクリプター生成部は、（ａ）前記入力ブロックディスクリプターおよび前記出力ブロックディスクリプターを前記所定のメモリーにおける所定サイズのメモリー領域に記憶し、また、（ｂ）所定の固定バンド数分ずつ、または、前記メモリー領域内に書込可能な数ずつ、前記入力ブロックディスクリプターおよび前記出力ブロックディスクリプターを繰り返し生成して前記メモリー領域に記憶することを特徴とする請求項１または請求項２記載の画像処理装置。
4. 前記ブロックディスクリプター生成部は、複数バンド分ずつ、前記入力ブロックディスクリプターおよび前記出力ブロックディスクリプターを繰り返し生成して前記メモリー領域に記憶することを特徴とする請求項３記載の画像処理装置。
5. 前記ブロックディスクリプター生成部は、前記演算処理回路の前記画像処理に並行して、前記入力ブロックディスクリプターおよび前記出力ブロックディスクリプターを生成することを特徴とする請求項１から請求項４のうちのいずれか１項記載の画像処理装置。

Images