JP7248133B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7248133B2
JP7248133B2 JP2021545096A JP2021545096A JP7248133B2 JP 7248133 B2 JP7248133 B2 JP 7248133B2 JP 2021545096 A JP2021545096 A JP 2021545096A JP 2021545096 A JP2021545096 A JP 2021545096A JP 7248133 B2 JP7248133 B2 JP 7248133B2
Authority
JP
Japan
Prior art keywords
region
layer
inner conductor
conductor layer
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021545096A
Other languages
English (en)
Other versions
JPWO2021049039A1 (ja
Inventor
真悟 土持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of JPWO2021049039A1 publication Critical patent/JPWO2021049039A1/ja
Application granted granted Critical
Publication of JP7248133B2 publication Critical patent/JP7248133B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特開２００８－１６６６２６号公報に、半導体装置が開示されている。この半導体装置は、半導体素子と、半導体素子を介して互いに対向する一対の導体板とを備える。一方の導体板と半導体素子との間には、導体スペーサが介挿されており、導体スペーサは、はんだ層を介して導体板に接合されている。導体板には、はんだ層を取り囲むように溝が設けられている。この溝は、導体スペーサと導体板との間がはんだ付けされるときに、溶融したはんだの過剰な濡れ広がりを防止する。
上記のような半導体装置において、少なくとも一方の導体板に、絶縁基板を採用することが考えられる。絶縁基板とは、絶縁層（例えば、セラミック基板）の片面又は両面に、導体層（例えば、金属板）が設けられた電力回路用の基板を意図する。絶縁基板の典型例としては、特に限定されないが、ＤＢＣ（Direct Bonded Copper）基板、ＤＢＡ（Direct Bonded Aluminum）基板、ＡＭＢ（Active Metal brazed Copper）基板と称されるものが挙げられる。絶縁基板を採用することで、半導体装置の放熱性を維持しつつ、その絶縁性を高めることができる。しかしながら、絶縁基板の導体層は比較的に薄いことから、上述したような溝を、絶縁基板の導体層に設けることは難しい。絶縁基板の導体層において、はんだ材料のような接合材の濡れ広がりを制御し得る技術が必要とされている。
本明細書が開示する半導体装置は、第１絶縁基板と、第１絶縁基板に第１導体スペーサを介して接合された第１半導体素子とを備える。第１絶縁基板は、第１絶縁層と、第１絶縁層の一方側に設けられた第１内側導体層とを有する。第１内側導体層の表面は、第１領域と、第１領域を取り囲むとともに第１領域よりも表面粗さが大きい第２領域とを有する。第１導体スペーサは、第１接合層を介して、第１内側導体層の第１領域に接合されている。
この半導体装置では、第１内側導体層の表面に、第１領域と、第１領域よりも表面粗さの大きい第２領域が設けられており、第１領域が第２領域によって取り囲まれている。表面粗さが比較的に小さい第１領域は、溶融した接合材に対する濡れ性が比較的に高い。それに対して、表面粗さが比較的に大きい第２領域は、溶融した接合材に対する濡れ性が比較的に低い。従って、第１領域に接合材（例えば、はんだ材料）を用いて第１導体スペーサが接合されるときに、溶融した接合材が第１領域内において良好に濡れ広がるとともに、第２領域まで濡れ広がることが禁止される。従って、第１領域と第２領域との間の境界を適切に設計することで、第１内側導体層における接合材の濡れ広がりを意図的に制御することができる。
実施例の半導体装置１０の外観を示す図。
図１中のＩＩ－ＩＩ線における断面図。
図１中のＩＩＩ－ＩＩＩ線における断面図。
封止体５２を省略して、半導体装置１０の内部構造を示す斜視図。
封止体５２及び第１絶縁基板２０を省略して、半導体装置１０の内部構造を示す斜視図。
半導体装置１０の回路図。
第１絶縁基板２０の第１内側導体層２４を示す図。
第２絶縁基板３０の第２内側導体層３４を示す図。
本技術の一実施形態において、第１内側導体層の第１領域の面積は、第１導体スペーサの第１領域に対向する一表面の面積よりも大きくてもよい。このような構成によると、第１接合層が第１領域と十分な面積で接触することで、第１導体ブロックと第１内側導体層との間が強固に接合される。特に、第２領域を粗面化する工程では、第２領域から飛散した異物が、第１領域に付着することがある。このような場合でも、第１導体スペーサのサイズに対して第１領域が広く設計されていると、そのような異物に起因する接合力の低下を抑制することができる。
上記した実施形態において、第１接合層が第１内側導体層に接触している面積は、第１接合層が第１導体スペーサの前記一表面に接触している面積よりも大きくてもよい。このような構成によると、第１接合層が好適なフィレット形状を有することにより、半導体装置の内部（特に、第１接合層とその周辺）に生じる熱応力が抑止される。但し、他の実施形態として、第１接合層が第１内側導体層に接触している面積は、第１接合層が第１導体スペーサの前記一表面に接触している面積よりも小さくてもよい。
本技術の一実施形態において、第１接合層は、第１内側導体層の表面において、第１領域と第２領域との間の境界の少なくとも一部に達していてもよい。このような構成であれば、第１導体スペーサのサイズに対して、第１領域の大きさがおおよそ適当であると判断することができる。但し、他の実施形態では、第１導体スペーサのサイズに対して、第１領域が十分に大きく設計されてもよく、その結果、第１接合層が第１領域と第２領域との間の境界に達しなくてもよい。
上記した実施形態において、第１接合層は、第１内側導体層の表面において、第１領域の全体に広がっていてもよい。このような構成であれば、第１導体スペーサのサイズに対して、第１領域の大きさがより適当であると考えられ、第１接合層の濡れ広がりが、第２領域によって精度よく制御されたと判断できる。
上記した実施形態において、第１接合層は、第１内側導体層の表面において、第２領域まで広がっていてもよいし、第２領域まで広がっていなくてもよい。即ち、第２領域は、溶融した接合材の濡れ広がりを完全に禁止するものであってもよいし、単に抑制するだけのものであってもよい。
本技術の一実施形態において、第１接合層は、はんだ材料で構成されていてもよい。但し、第１接合層を構成する材料は、はんだ材料に限定されず、導電性を有する他の接合材であってもよい。
本技術の一実施形態において、第１絶縁基板は、第１絶縁層の他方側（即ち、第１内側導体層とは反対側）に設けられた第１外側導体層をさらに有してもよい。このような構成によると、第１絶縁基板の放熱性を高めることができる。また、第１絶縁層の両側における構造の対称性が高まることで、第１絶縁基板の熱変形に伴う反りを抑制することができる。この点に関して、第１内側導体層と第１外側導体層とは、特に限定されないが、互いに等しいパターンで形成されてもよい。
本技術の一実施形態において、半導体装置は、第１半導体素子を封止する封止体をさらに備えてもよい。この場合、封止体は、第１内側導体層の第２領域に接触していてもよい。第１内側導体層の第２領域は、比較的に大きな表面粗さを有するので、例えばアンカー効果等によって、封止体と強固に密着することができる。従って、半導体装置が封止体を備える場合、第１内側導体層の第２領域は、接合材の濡れ広がりを制御するだけでなく、封止体による第１半導体素子の密閉性を高めることもできる。
本技術の一実施形態において、第１内側導体層の第２領域は、レーザ照射、電子ビーム照射、スパッタリング、化学的エッチング、ショットブラストのうちの少なくとも一つによって粗面化された領域であってもよい。このような構成によると、第１内側導体層の表面に、微小な凹凸を有する第２領域を均一に形成することができる。ここで、第２領域の具体的な表面粗さについては、特に限定されない。前述したように、溶融した接合材（第１接合層を構成する材料）に対する濡れ性が、第１領域よりも第２領域において低くなればよい。即ち、溶融した接合材の第２領域における接触角が、第１領域におけるそれよりも小さくなればよく、例えば、第１領域における当該接触角が９０度未満となるのに対して、第２領域における当該接触角が９０度以上となればよい。
本技術の一実施形態において、半導体装置は、第１半導体素子を介して第１絶縁基板に対向する第２絶縁基板をさらに備えてもよい。この場合、第２絶縁基板は、第２絶縁層と、第２絶縁層の一方側に設けられた第２内側導体層とを有してもよい。第２内側導体層の表面は、第３領域と、第３領域を取り囲むとともに第３領域よりも表面粗さが大きい第４領域とを有してもよい。そして、第１半導体素子は、第２接合層を介して、第２内側導体層の第３領域に接合されていてもよい。このように、半導体装置が第２絶縁基板をさらに備える場合は、本技術に係る第１絶縁基板の構成を、第２絶縁基板にも同様に採用することができる。
本技術の一実施形態において、第２絶縁基板は、第２絶縁層の他方側に設けられた第２外側導体層をさらに有してもよい。このような構成によると、前述した第１絶縁基板と同様に、第２絶縁基板の放熱性を高めたり、第２絶縁基板の熱変形に伴う反りを抑制したりすることができる。
本技術の一実施形態において、半導体装置は、第１絶縁基板に第２導体スペーサを介して接合された第２半導体素子をさらに備えてもよい。この場合、第１絶縁基板の第１内側導体層は、第５領域と、第５領域を取り囲むとともに第５領域よりも表面粗さが大きい第６領域とを有してもよい。そして、第２導体スペーサは、第３接合層を介して、第１内側導体層の第５領域に接合されていてもよい。ここで、第５領域は、前述した第１領域から離間していてもよいし、第１領域と連続していてもよい。加えて、又は代えて、第６領域は、前述した第２領域から離間していてもよいし、当該第２領域と連続していてもよい。
上記した実施形態において、第１絶縁基板の第１内側導体層は、第１絶縁層上において互いに離間している第１部分と第２部分とを有してもよい。この場合、第１領域と第２領域とについては、第１内側導体層の第１部分に位置しており、第５領域と第６領域とについては、第１内側導体層の第２部分に位置していてもよい。このような構成によると、共通の第１絶縁基板において、第１半導体素子と第２半導体素子とを電気的に絶縁することができる。
上記した実施形態において、半導体装置は、第２半導体素子を介して第１絶縁基板に対向する第２絶縁基板をさらに備えてもよい。この場合、第２絶縁基板は、第２絶縁層と、第２絶縁層の一方側に設けられた第２内側導体層とを有してもよい。第２内側導体層の表面は、第７領域と、第７領域を取り囲むとともに第７領域よりも表面粗さが大きい第８領域とを有してもよい。そして、第２半導体素子は、第４接合層を介して、第２内側導体層の第７領域に接合されていてもよい。このように、第２半導体素子に関しても、本技術に係る第１絶縁基板の構成を、第２絶縁基板へ同様に採用することができる。
本技術の一実施形態において、第１半導体素子及び／又は第２半導体素子は、上面電極と下面電極とを有し、上面電極と下面電極との間を導通及び遮断するスイッチング素子であってもよい。この場合、スイッチング素子は、特に限定されないが、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であってもよい。
図面を参照して、実施例の半導体装置１０について説明する。半導体装置１０は、例えば電気自動車の電力制御装置に採用され、コンバータやインバータといった電力変換回路の少なくとも一部を構成することができる。ここでいう電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。
図１－図６に示すように、半導体装置１０は、第１半導体素子１２と、第２半導体素子１４と、封止体５２とを備える。第１半導体素子１２及び第２半導体素子１４は、封止体５２の内部に封止されている。封止体５２は、絶縁材料で構成されている。特に限定されないが、本実施例における封止体５２は、例えばエポキシ樹脂といった熱硬化性の樹脂で構成されている。封止体５２は、概して板形状を有しており、上面５２ａと、上面５２ａの反対側に位置する下面５２ｂとを有する。
第１半導体素子１２は、半導体基板１２ａと、上面電極１２ｂと、下面電極１２ｃと、複数の信号電極１２ｄとを有する。上面電極１２ｂ及び複数の信号電極１２ｄは、半導体基板１２ａの上面に位置しており、下面電極１２ｃは、半導体基板１２ａの下面に位置している。特に限定されないが、第１半導体素子１２は、上面電極１２ｂと下面電極１２ｃとの間を導通及び遮断するスイッチング素子であり、詳しくはＲＣ－ＩＧＢＴである。即ち、第１半導体素子１２には、ＩＧＢＴに加えて、還流ダイオードが内蔵されている。なお、他の実施形態として、第１半導体素子１２は、ＭＯＳＦＥＴであってもよい。
同様に、第２半導体素子１４は、半導体基板１４ａと、上面電極１４ｂと、下面電極１４ｃと、複数の信号電極１４ｄとを有する。上面電極１４ｂ及び複数の信号電極１４ｄは、半導体基板１４ａの上面に位置しており、下面電極１４ｃは、半導体基板１４ａの下面に位置している。特に限定されないが、第２半導体素子１４もまた、上面電極１４ｂと下面電極１４ｃとの間を導通及び遮断するスイッチング素子であり、詳しくはＲＣ－ＩＧＢＴである。即ち、第２半導体素子１４にも、ＩＧＢＴに加えて、還流ダイオードが内蔵されている。なお、他の実施形態として、第２半導体素子１４は、ＭＯＳＦＥＴであってもよい。
特に限定されないが、第１半導体素子１２と第２半導体素子１４には、同じ構造を有する半導体素子が採用されている。但し、他の実施形態として、第１半導体素子１２と第２半導体素子１４には、互いに異なる構造の半導体素子が採用されてもよい。例えば、第１半導体素子１２と第２半導体素子１４には、互いに異なる構造のスイッチング素子を採用することができる。あるいは、第１半導体素子１２がスイッチング素子であって、第２半導体素子１４がダイオード素子であってもよい。第１半導体素子１２と第２半導体素子１４には、スイッチング素子に限られず、様々な種類のパワー半導体素子を採用することができる。また、第１半導体素子１２及び第２半導体素子１４の半導体基板１２ａ、１４ａは、特に限定されないが、例えばシリコン基板、炭化シリコン基板又は窒化物半導体の基板であってよい。
半導体装置１０は、第１絶縁基板２０と第２絶縁基板３０とをさらに備える。第１絶縁基板２０は、第１半導体素子１２及び第２半導体素子１４を介して、第２絶縁基板３０に対向している。第１絶縁基板２０と第２絶縁基板３０とは、封止体５２によって一体に保持されており、第１絶縁基板２０と第２絶縁基板３０との間は封止体５２によって満たされている。なお、第１絶縁基板２０は、単一の絶縁基板に限られず、二以上の絶縁基板によって構成されてもよい。加えて、又は代えて、第２絶縁基板３０についても、単一の絶縁基板に限られず、二以上の絶縁基板によって構成されてもよい。
第１絶縁基板２０は、第１絶縁層２２と、第１絶縁層２２の一方側に設けられた第１内側導体層２４と、第１絶縁層２２の他方側に設けられた第１外側導体層２６とを有する。第１内側導体層２４は、封止体５２の内部において、第１半導体素子１２及び第２半導体素子１４に電気的に接続されている。一方、第１外側導体層２６は、封止体５２の上面５２ａにおいて外部に露出されている。これにより、第１絶縁基板２０は、電気回路の一部を構成するだけでなく、第１半導体素子１２及び第２半導体素子１４の熱を外部へ放出する放熱板としても機能する。
第１絶縁基板２０の第１内側導体層２４は、第１部分２４Ｘと第２部分２４Ｙとを有する。第１部分２４Ｘと第２部分２４Ｙとは、互いに離間しており、第１絶縁層２２上において電気的に絶縁されている。第１内側導体層２４の第１部分２４Ｘは、第１導体スペーサ１６を介して、第１半導体素子１２の上面電極１２ｂに電気的に接続されている。詳しくは、第１内側導体層２４の第１部分２４Ｘは、接合層６０Ａを介して第１導体スペーサ１６に接合されており、第１導体スペーサ１６は、接合層６０Ｂを介して第１半導体素子１２の上面電極１２ｂに接合されている。一方、第１内側導体層２４の第２部分２４Ｙは、第２導体スペーサ１８を介して、第２半導体素子１４の上面電極１４ｂに電気的に接続されている。詳しくは、第１内側導体層２４の第２部分２４Ｙは、接合層６０Ｄを介して第２導体スペーサ１８に接合されており、第２導体スペーサ１８は、接合層６０Ｅを介して第２半導体素子１４の上面電極１４ｂに接合されている。ここで、接合層６０Ａ、６０Ｂ、６０Ｃ、６０Ｄは、特に限定されないが、はんだ材料で構成されている。
第１絶縁基板２０の第１外側導体層２６もまた、第１部分２６Ｘと第２部分２６Ｙとを有する。第１外側導体層２６の第１部分２６Ｘは、第１内側導体層２４の第１部分２４Ｘと同じ形状を有しており、それら二つの第１部分２４Ｘ、２６Ｘは、第１絶縁層２２を介して互いに対向している。同様に、第１外側導体層２６の第２部分２６Ｙは、第１内側導体層２４の第２部分２４Ｙと同じ形状を有しており、それら二つの第２部分２４Ｙ、２６Ｙは、第１絶縁層２２を介して互いに対向している。このように、第１絶縁基板２０が第１絶縁層２２の両側で対称な構造を有していると、第１絶縁基板２０の熱変形に伴う反りが効果的に抑制される。但し、他の実施形態として、第１絶縁基板２０の第１外側導体層２６は、必ずしも複数の部分２６Ｘ、２６Ｙに分割されていなくてもよく、単一の部分で構成されていてもよい。
第２絶縁基板３０は、第２絶縁層３２と、第２絶縁層３２の一方側に設けられた第２内側導体層３４と、第２絶縁層３２の他方側に設けられた第２外側導体層３６とを有する。第２内側導体層３４は、封止体５２の内部において、第１半導体素子１２及び第２半導体素子１４に電気的に接続されている。一方、第２外側導体層３６は、封止体５２の下面５２ｂにおいて外部に露出されている。これにより、第２絶縁基板３０についても、電気回路の一部を構成するだけでなく、第１半導体素子１２及び第２半導体素子１４の熱を外部へ放出する放熱板としても機能することができる。
第２絶縁基板３０の第２内側導体層３４は、第１部分３４Ｘと第２部分３４Ｙと第３部分３４Ｚとを有する。第１部分３４Ｘ、第２部分３４Ｙ及び第３部分３４Ｚは、互いに離間しており、第２絶縁層３２上において電気的に絶縁されている。第２内側導体層３４の第１部分３４Ｘは、接合層６０Ｃを介して第１半導体素子１２の下面電極１２ｃに接合されており、当該下面電極１４ｃへ電気的に接続されている。一方、第２内側導体層３４の第２部分３４Ｙは、接合層６０Ｆを介して第２半導体素子１４の下面電極１４ｃに接合されており、当該下面電極１４ｃへ電気的に接続されている。ここで、接合層６０Ｅ、６０Ｆは、特に限定されないが、はんだ材料で構成されている。
第２絶縁基板３０の第２外側導体層３６もまた、第１部分３６Ｘと第２部分３６Ｙと第３部分３６Ｚとを有する。第２外側導体層３６の第１部分３６Ｘは、第２内側導体層３４の第１部分３４Ｘと同じ形状を有しており、それら二つの第１部分３４Ｘ、３６Ｘは、第２絶縁層３２を介して互いに対向している。同様に、第２外側導体層３６の第２部分３６Ｙは、第２内側導体層３４の第２部分３４Ｙと同じ形状を有しており、それら二つの第２部分３４Ｙ、３６Ｙは、第２絶縁層３２を介して互いに対向している。さらに、第２外側導体層３６の第３部分３６Ｚは、第２内側導体層３４の第３部分３４Ｚと同じ形状を有しており、それら二つの第３部分３４Ｚ、３６Ｚは、第２絶縁層３２を介して互いに対向している。このように、第２絶縁基板３０が第２絶縁層３２の両面で対称な構造を有していると、第２絶縁基板３０の熱変形に伴う反りが効果的に抑制される。但し、他の実施形態として、第２絶縁基板３０の第２外側導体層３６は、必ずしも複数の部分３６Ｘ、３６Ｙ、３６Ｚに分割されていなくてもよく、単一の部分で構成されていてもよい。
一例ではあるが、本実施例における第１絶縁基板２０及び第２絶縁基板３０は、ＡＭＢ（Active Metal brazed Copper）基板である。絶縁層２２、３２は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウムといった、セラミックで構成されている。一方、内側導体層２４、３４及び外側導体層２６、３６は、銅で構成されている。また、内側導体層２４、３４その表面には、ニッケルめっき及び金めっきが施されている。但し、二つの絶縁基板２０、３０の各々は、ＡＭＢ基板に限定されず、例えばＤＢＣ（Direct Bonded Copper）基板又はＤＢＡ（Direct Bonded Aluminum）基板であってもよい。絶縁基板２０、３０の具体的な構成は、特に限定されない。また、絶縁基板２０、３０の各々は、少なくとも絶縁層２２、３２及び内側導体層２４、３４を有すればよく、外側導体層２６、３６を必ずしも必要としない。
半導体装置１０は、接続部材４０をさらに備える。接続部材４０は、封止体５２の内部において、第１絶縁基板２０と第２絶縁基板３０との間に位置している。接続部材４０の上面は、接合層６０Ｇを介して、第１内側導体層２４の第１部分２４Ｘに接合されている。接続部材４０の下面は、第２内側導体層３４の第２部分３４Ｙに接合されている。接続部材４０は、金属（例えば、銅）又はその他の導体で構成されており、第１内側導体層２４の第１部分２４Ｘと第２内側導体層３４の第２部分３４Ｙとを電気的に接続する。これにより、第１半導体素子１２と第２半導体素子１４は、封止体５２の内部において、電気的に直列に接続されている。
半導体装置１０は、第１電力端子４２と第２電力端子４４と第３電力端子４６とをさらに備える。これら三つの電力端子４２、４４、４６は、封止体５２から同じ方向へ突出しており、互いに平行に延びている。三つの電力端子４２、４４、４６は、銅又はその他金属といった、導体で構成されている。特に限定されないが、半導体装置１０の製造段階において、三つの電力端子４２、４４、４６は、後述する第１信号端子４８及び第２信号端子５０とともに、単一のリードフレームによって用意されてもよい。
第１電力端子４２は、封止体５２の内部において、第２絶縁基板３０に接合されている。詳しくは、第１電力端子４２は、第２内側導体層３４の第１部分３４Ｘに、接合層（図示省略）を介して接合されている。これにより、第１電力端子４２は、第１半導体素子１２の下面電極１２ｃへ電気的に接続されている。第２電力端子４４は、封止体５２の内部において、第１絶縁基板２０に接合されている。詳しくは、第２電力端子４４は、第１内側導体層２４の第２部分２４Ｙに、接合層６０Ｉを介して接合されている。これにより、第２電力端子４４は、第２半導体素子１４の上面電極１２ｂへ電気的に接続されている。第３電力端子４６は、封止体５２の内部において、第２絶縁基板３０に接合されている。詳しくは、第３電力端子４６は、第２内側導体層３４の第２部分３４Ｙに、接合層（図示省略）を介して接合されている。これにより、第３電力端子４６は、第１半導体素子１２の上面電極１２ｂ及び第２半導体素子１４の下面電極１４ｃへ電気的に接続されている。
半導体装置１０は、複数の第１信号端子４８と複数の第２信号端子５０とをさらに備える。これら信号端子４８、５０は、封止体５２から同じ方向へ突出しており、互いに平行に延びている。複数の信号端子４８、５０は、銅又はその他金属といった、導体で構成されている。複数の第１信号端子４８は、封止体５２の内部において、第１半導体素子１２の複数の信号電極１２ｄへ電気的に接続されている。複数の第２信号端子５０は、封止体５２の内部において、第２半導体素子１４の複数の信号電極１４ｄへ電気的に接続されている。特に限定されないが、本実施例における各々の信号端子４８、５０は、アルミニウム又は銅といった金属で構成されたボンディングワイヤ（図示省略）を介して、対応する信号電極１２ｄへ接続されている。但し、信号端子４８、５０と信号電極１２ｄ、１４ｄとの間の接続は、ボンディングワイヤに限られず、例えば第１絶縁基板２０又は第２絶縁基板３０の内側導体層２４、３４を用いて行われてもよい。
次に、図７、図８を参照して、第１絶縁基板２０の第１内側導体層２４及び第２絶縁基板３０の第２内側導体層３４の構成について説明する。図７に示すように、第１絶縁基板２０では、第１内側導体層２４の表面が部分的に粗化されている。これにより、第１内側導体層２４の第１部分２４Ｘには、複数の非粗化領域ＮＲ１、ＮＲ２と、それらを取り囲む粗化領域ＲＧ１とが形成されている。粗化領域ＲＧ１は、例えばレーザ照射によって粗化された領域であり、粗化領域ＲＧ１、ＲＧ２の表面粗さは、非粗化領域ＮＲ１、ＮＲ２のそれよりも大きい。一つの非粗化領域ＮＲ１には、接合層６０Ａを介して、第１導体スペーサ１６が接合されており、他の一つの非粗化領域ＮＲ２には、接合層６０Ｇを介して接続部材４０が接合されている。第１内側導体層２４の第２部分２４Ｙにも、複数の非粗化領域ＮＲ３、ＮＲ４と、それらを取り囲む粗化領域ＲＧ２とが形成されている。一つの非粗化領域ＮＲ３には、接合層６０Ｄを介して、第２導体スペーサ１８が接合されており、他の一つの非粗化領域ＮＲ４には、接合層６０Ｉを介して第２電力端子４４が接合されている。
図８に示すように、第２絶縁基板３０においても、第２内側導体層３４の表面が部分的に粗化されている。これにより、第２内側導体層３４の第１部分３４Ｘには、複数の非粗化領域ＮＲ５、ＮＲ６と、それらを取り囲む粗化領域ＲＧ３とが形成されている。一つの非粗化領域ＮＲ５には、接合層６０Ｃを介して、第１半導体素子１２が接合されており、他の一つの非粗化領域ＮＲ６には、接合層（図示省略）を介して第１電力端子４２が接合されている。第２内側導体層３４の第２部分３４Ｙにも、複数の非粗化領域ＮＲ７、ＮＲ８、ＮＲ９と、それらを取り囲む粗化領域ＲＧ４とが形成されている。一つの非粗化領域ＮＲ７には、接合層６０Ｆを介して、第２半導体素子１４が接合されている。他の一つの非粗化領域ＮＲ８には、接合層６０Ｈを介して接続部材４０が接合されている。そして、さらに他の一つの非粗化領域ＮＲ９には、接合層（図示省略）を介して第３電力端子４６が接合されている。
以上のように、本実施例の半導体装置１０では、例えば第１絶縁基板２０の第１内側導体層２４の表面に、非粗化領域ＮＲ１（第１領域）と、非粗化領域ＮＲ１よりも表面粗さの大きい粗化領域ＲＧ１（第２領域）が設けられており、非粗化領域ＮＲ１が粗化領域ＲＡ１によって取り囲まれている。表面粗さが比較的に小さい非粗化領域ＮＲ１は、溶融した接合材に対する濡れ性が比較的に高い。それに対して、表面粗さが比較的に大きい粗化領域ＲＧ１は、溶融した接合材に対する濡れ性が比較的に低い。従って、非粗化領域ＮＲ１に接合材（例えば、はんだ材料）を用いて第１導体スペーサ１６が接合されるときに、溶融した接合材が非粗化領域ＮＲ１内において良好に濡れ広がるとともに、粗化領域ＲＧ１まで濡れ広がることが禁止される。従って、非粗化領域ＮＲ１と粗化領域ＲＧ１との間の境界を適切に設計することで、第１内側導体層２４における接合材の濡れ広がりを、意図的に制御することができる。
本実施例の半導体装置１０では、第１内側導体層２４の第１部分２４Ｘの非粗化領域ＮＲ１の面積は、第１導体スペーサ１６の非粗化領域ＮＲ１に対向する上面１６ａの面積よりも大きい。このような構成によると、第１内側導体層２４と第１導体スペーサ１６との間の接合層６０Ａ（以下、第１接合層６０Ａと称する）が、第１内側導体層２４の非粗化領域ＮＲ１に対して、十分な面積で接触することができる。これにより、第１導体スペーサ１６と第１内側導体層２４との間が強固に接合される。特に、粗化領域ＲＧ１を形成する工程では、粗化領域ＲＧ１から飛散した異物が、非粗化領域ＮＲ１に付着することがある。このような場合でも、第１導体スペーサ１６のサイズに対して非粗化領域ＮＲ１が広く設計されていると、そのような異物に起因する接合力の低下を抑制することができる。
上述した構成により、本実施例の半導体装置１０では、第１接合層６０Ａが第１内側導体層２４に接触している面積が、第１接合層６０Ａが第１導体スペーサ１６の上面１６ａに接触している面積よりも大きい。これにより、第１接合層６０Ａは好適なフィレット形状を有しており、半導体装置１０の内部（特に、接合層６０Ａとその周辺）に生じる熱応力が抑止される。ここで、第１接合層６０Ａは、第１内側導体層２４の表面において、非粗化領域ＮＲ１の全体に広がっている。但し、これに限定されず、第１接合層６０Ａは、第１内側導体層２４の表面において、非粗化領域ＮＲ１と粗化領域ＲＧ１との間の境界の少なくとも一部に達するだけでもよい。ここで、第１接合層６０Ａは、第１内側導体層２４の表面において、粗化領域ＲＧ１まで広がっていてもよいし、粗化領域ＲＧ１まで広がっていなくてもよい。即ち、粗化領域ＲＧ１は、溶融した接合材の濡れ広がりを完全に禁止するものであってもよいし、単に抑制するだけのものであってもよい。
図７から理解されるように、第１導体スペーサ１６に対する非粗化領域ＮＲ１のマージン（寸法差）が、部分的に大きくなっていてもよい。この場合、特に限定されないが、第１導体スペーサ１６から第１内側導体層２４の外周縁までの距離が比較的に大きい部分では、第１導体スペーサ１６に対する非粗化領域ＮＲ１のマージンを大きくするとよい。換言すると、第１導体スペーサ１６から第１内側導体層２４の外周縁までの距離が比較的に小さい部分では、第１導体スペーサ１６に対する非粗化領域ＮＲ１のマージンを小さくするとよい。これにより、当該距離が小さい部分でも、非粗化領域ＮＲ１の外側に十分な幅で粗化領域ＲＧ１を形成することができる。
本実施例の半導体装置１０では、各々の接合層６０Ａ－６０Ｉが、はんだ材料で構成されていてもよい。但し、接合層６０Ａ－６０Ｉを構成する材料は、はんだ材料に限定されず、導電性を有する他の接合材であってもよい。接合材の種類にかかわらず、溶融した接合材の濡れ広がりが抑制されるように、粗化領域ＲＧ１－ＲＧ４に必要とされる表面粗さを設計するとよい。また、粗化領域ＲＧ１－ＲＧ４を形成する手法は、レーザ照射に限定されず、例えば、電子ビーム照射、スパッタリング、化学的エッチング、ショットブラストであってもよい。
上述した非粗化領域ＮＲ１に係る作用効果は、その他の非粗化領域ＮＲ２－ＮＲ９においても同様に発揮される。例えば、第１内側導体層２４の第２部分２４Ｙでは、非粗化領域ＮＲ２（第５領域）に第２導体スペーサ１８が接合されるときに、溶融した接合材が非粗化領域ＮＲ２内において良好に濡れ広がるとともに、粗化領域ＲＧ２（第６領域）まで濡れ広がることが禁止される。第２内側導体層３４の第１部分３４Ｘでは、非粗化領域ＮＲ５（第３領域）に第１半導体素子１２が接合されるときに、溶融した接合材が非粗化領域ＮＲ５内において良好に濡れ広がるとともに、粗化領域ＲＧ３（第４領域）まで濡れ広がることが禁止される。第２内側導体層３４の第２部分３４Ｙでは、非粗化領域ＮＲ７（第７領域）に第２半導体素子１４が接合されるときに、溶融した接合材が非粗化領域ＮＲ７内において良好に濡れ広がるとともに、粗化領域ＲＧ４（第８領域）まで濡れ広がることが禁止される。残余の非粗化領域ＮＲ２、ＮＲ４、ＮＲ６、ＮＲ８、ＮＲ９においても、対応する接続部材４０又は電力端子４２、４４、４６が接合されるときに、溶融した接合材の過剰な濡れ広がりが粗化領域ＲＧ１－ＲＧ４によって抑制される。
なお、残余の非粗化領域ＮＲ２、ＮＲ４、ＮＲ６、ＮＲ８、ＮＲ９は、内側導体層２４、３４の外周縁の近傍に位置している。このような非粗化領域ＮＲ２、ＮＲ４、ＮＲ６、ＮＲ８、ＮＲ９については、その一部が内側導体層２４、３４の外周縁まで達しており、その位置では粗化領域ＮＧ１－ＮＧ４によって囲まれていなくてもよい。このような構成によっても、内側導体層２４、３４の外周縁のエッジによって、溶融したはんだ材料の濡れ広がりが防止され得る。但し、このような実施形態では、内側導体層２４、３４の金めっきを省略することで、内側導体層２４、３４の側面（外周面）における濡れ性を抑制することも有効である。
以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：第１半導体素子
１４：第２半導体素子
１６：第１導体スペーサ
１８：第２導体スペーサ
２０：第１絶縁基板
２２：第１絶縁層
２４：第１内側導体層
２４Ｘ：第１内側導体層の第１部分
２４Ｙ：第１内側導体層の第２部分
２６：第１外側導体層
２６Ｘ：第１外側導体層の第１部分
２６Ｙ：第１外側導体層の第２部分
３０：第２絶縁基板
３２：第２絶縁層
３４：第２内側導体層
３４Ｘ：第２内側導体層の第１部分
３４Ｙ：第２内側導体層の第２部分
３６：第２外側導体層
３６Ｘ：第２外側導体層の第１部分
３６Ｙ：第２外側導体層の第２部分
４０：接続部材
４２：第１電力端子
４４：第２電力端子
４６：第３電力端子
４８：第１信号端子
５０：第２信号端子
５２：封止体
６０Ａ－６０Ｉ：接合層

Claims (15)

  1. 第１絶縁基板と、
    前記第１絶縁基板に、第１導体スペーサを介して接合された第１半導体素子と、
    を備え、
    前記第１絶縁基板は、第１絶縁層と、前記第１絶縁層の一方側に設けられた第１内側導体層とを有し、
    前記第１内側導体層の表面は、第１領域と、前記第１領域を取り囲むとともに前記第１領域よりも表面粗さが大きい第２領域とを有し、
    前記第１導体スペーサは、第１接合層を介して、前記第１内側導体層の前記第１領域に接合されており、
    前記第１内側導体層を平面視したときに、前記第１導体スペーサに対する前記第１領域のマージンが部分的に拡大されており、
    前記マージンが拡大された部分では、その他の部分よりも、前記第１導体スペーサから前記第１内側導体層の周縁までの距離が大きい、
    半導体装置。
  2. 前記第１内側導体層の前記第１領域の面積は、前記第１導体スペーサの前記第１領域に対向する一表面の面積よりも大きい、請求項１に記載の半導体装置。
  3. 前記第１接合層が前記第１内側導体層に接触している面積は、前記第１接合層が前記第１導体スペーサの前記一表面に接触している面積よりも大きい、請求項２に記載の半導体装置。
  4. 前記第１接合層は、前記第１内側導体層の前記表面において、前記第１領域と前記第２領域との間の境界の少なくとも一部に達している、請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１接合層は、前記第１内側導体層の前記表面において、前記第１領域の全体に広がっている、請求項４に記載の半導体装置。
  6. 前記第１接合層は、前記第１内側導体層の前記表面において、前記第２領域には広がっていない、請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第１接合層は、はんだ材料で構成されている、請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記第１絶縁基板は、前記第１絶縁層の他方側に設けられた第１外側導体層をさらに有する、請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記第１半導体素子を封止する封止体をさらに備え、
    前記封止体は、前記第１内側導体層の前記第２領域に接触している、請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記第１内側導体層の前記第２領域は、レーザ照射、電子ビーム照射、スパッタリング、化学的エッチング、ショットブラストのうちの少なくとも一つによって粗面化された領域である、請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記第１半導体素子を介して前記第１絶縁基板に対向する第２絶縁基板をさらに備え、
    前記第２絶縁基板は、第２絶縁層と、前記第２絶縁層の一方側に設けられた第２内側導体層とを有し、
    前記第２内側導体層の表面は、第３領域と、前記第３領域を取り囲むとともに前記第３領域よりも表面粗さが大きい第４領域とを有し、
    前記第１半導体素子は、第２接合層を介して、前記第２内側導体層の前記第３領域に接合されている、請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記第２絶縁基板は、前記第２絶縁層の他方側に設けられた第２外側導体層をさらに有する、請求項１１に記載の半導体装置。
  13. 前記第１絶縁基板に、第２導体スペーサを介して接合された第２半導体素子をさらに備え、
    前記第１絶縁基板の前記第１内側導体層は、第５領域と、前記第５領域を取り囲むとともに前記第５領域よりも表面粗さが大きい第６領域とを有し、
    前記第２導体スペーサは、第３接合層を介して、前記第１内側導体層の前記第５領域に接合されている、請求項１から１２のいずれか一項に記載の半導体装置。
  14. 前記第１絶縁基板の前記第１内側導体層は、前記第１絶縁層上において互いに離間している第１部分と第２部分とを有し、
    前記第１領域と前記第２領域とは、前記第１内側導体層の前記第１部分に位置しており、
    前記第５領域と前記第６領域とは、前記第１内側導体層の前記第２部分に位置している、請求項１３に記載の半導体装置。
  15. 前記第２半導体素子を介して前記第１絶縁基板に対向する第２絶縁基板をさらに備え、
    前記第２絶縁基板は、第２絶縁層と、前記第２絶縁層の一方側に設けられた第２内側導体層とを有し、
    前記第２内側導体層の表面は、第７領域と、前記第７領域を取り囲むとともに前記第７領域よりも表面粗さが大きい第８領域とを有し、
    前記第２半導体素子は、第４接合層を介して、前記第２内側導体層の前記第７領域に接合されている、請求項１３又は１４に記載の半導体装置。
JP2021545096A 2019-09-13 2019-09-13 半導体装置 Active JP7248133B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/036243 WO2021049039A1 (ja) 2019-09-13 2019-09-13 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021049039A1 JPWO2021049039A1 (ja) 2021-12-23
JP7248133B2 true JP7248133B2 (ja) 2023-03-29

Family

ID=74865948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021545096A Active JP7248133B2 (ja) 2019-09-13 2019-09-13 半導体装置

Country Status (5)

Country Link
US (1) US20220199578A1 (ja)
JP (1) JP7248133B2 (ja)
CN (1) CN114365279A (ja)
DE (1) DE112019007709T5 (ja)
WO (1) WO2021049039A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102588851B1 (ko) * 2021-04-14 2023-10-16 주식회사 아모센스 파워모듈 및 그 제조방법
JP7400774B2 (ja) * 2021-05-27 2023-12-19 株式会社デンソー 半導体装置
JP7512954B2 (ja) * 2021-05-27 2024-07-09 株式会社デンソー 半導体装置
CN117425958A (zh) * 2021-06-09 2024-01-19 三菱电机株式会社 半导体模块以及电力变换装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012096066A1 (ja) 2011-01-11 2012-07-19 カルソニックカンセイ株式会社 パワー半導体モジュール
JP2013247256A (ja) 2012-05-28 2013-12-09 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4893303B2 (ja) 2006-12-29 2012-03-07 株式会社デンソー 半導体装置
JP6759784B2 (ja) * 2016-07-12 2020-09-23 三菱電機株式会社 半導体モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012096066A1 (ja) 2011-01-11 2012-07-19 カルソニックカンセイ株式会社 パワー半導体モジュール
JP2013247256A (ja) 2012-05-28 2013-12-09 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2021049039A1 (ja) 2021-12-23
CN114365279A (zh) 2022-04-15
DE112019007709T5 (de) 2022-05-25
US20220199578A1 (en) 2022-06-23
WO2021049039A1 (ja) 2021-03-18

Similar Documents

Publication Publication Date Title
JP7248133B2 (ja) 半導体装置
US9520345B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
US9831160B2 (en) Semiconductor device
US10943859B2 (en) Semiconductor device
US11996344B2 (en) Semiconductor device
JP2019067951A (ja) 半導体装置
US11244880B2 (en) Semiconductor device
JP2019216189A (ja) 半導体装置
US20220392819A1 (en) Semiconductor device and method of manufacturing the same
CN111354710A (zh) 半导体装置及其制造方法
JP7147186B2 (ja) 半導体装置
JP2019102519A (ja) 半導体装置
JP7306248B2 (ja) 半導体モジュール
JP5125530B2 (ja) 電力変換装置
JP7103533B2 (ja) 半導体装置
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法
JP7106891B2 (ja) 半導体装置
JP7192886B2 (ja) 半導体装置
JP7159609B2 (ja) 半導体装置
JP7192235B2 (ja) 半導体装置
JP2023117844A (ja) 半導体装置
JP2021034701A (ja) 半導体装置
JP2020113600A (ja) 半導体装置
JP2020136520A (ja) 半導体装置
JP2019153751A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R151 Written notification of patent or utility model registration

Ref document number: 7248133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151