JP7230653B2 - Thin film capacitor and multilayer circuit board with embedded thin film capacitor - Google Patents
Thin film capacitor and multilayer circuit board with embedded thin film capacitor Download PDFInfo
- Publication number
- JP7230653B2 JP7230653B2 JP2019073256A JP2019073256A JP7230653B2 JP 7230653 B2 JP7230653 B2 JP 7230653B2 JP 2019073256 A JP2019073256 A JP 2019073256A JP 2019073256 A JP2019073256 A JP 2019073256A JP 7230653 B2 JP7230653 B2 JP 7230653B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- film
- metal
- region
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は薄膜キャパシタ及びその製造方法に関し、特に、低コストで作製可能な薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタが埋め込まれた多層回路基板に関する。 The present invention relates to a thin film capacitor and its manufacturing method, and more particularly to a thin film capacitor that can be manufactured at low cost, its manufacturing method, and a multilayer circuit board in which the thin film capacitor is embedded.
薄膜キャパシタは、主に電源電圧を安定化させるデカップリングコンデンサとして用いられる。例えば、特許文献1及び2には、インターポーザ型の薄膜キャパシタが開示されている。
A thin film capacitor is mainly used as a decoupling capacitor that stabilizes the power supply voltage. For example,
しかしながら、特許文献1に記載された薄膜キャパシタはビルドアップ構造を有しているため、製造工程が複雑であるという問題があった。また、特許文献2に記載された薄膜キャパシタは、シリコンなどの絶縁体からなる支持基板上にキャパシタを形成していることから、インターポーザとして用いる場合、支持基板に貫通孔を設ける必要があり、製造工程が複雑になるという問題があった。
However, since the thin film capacitor described in
したがって、本発明は、低コストで作製可能な薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタが埋め込まれた多層回路基板を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a thin film capacitor that can be manufactured at low cost, a method for manufacturing the same, and a multilayer circuit board in which the thin film capacitor is embedded.
本発明による薄膜キャパシタは、第1及び第2の貫通孔を含む複数の貫通孔が設けられた容量絶縁膜と、容量絶縁膜の一方の表面に設けられた第1の金属膜と、容量絶縁膜の他方の表面に設けられ、第1の金属膜とは異なる金属材料からなる第2の金属膜とを備え、第1の金属膜には、平面視で第1の貫通孔を囲むように設けられた第1のスペースが設けられ、これにより第1の金属膜は、第1のスペースの外側に位置する第1の領域と、第1のスペースの内側に位置する第2の領域に分離され、第2の金属膜には、平面視で第2の貫通孔を囲むように設けられた第2のスペースが設けられ、これにより第2の金属膜は、第2のスペースの外側に位置する第3の領域と、第2のスペースの内側に位置する第4の領域に分離され、第2の金属膜の第3の領域は、第1の貫通孔を貫通し、且つ、第1の金属膜に食い込むように設けられた第1の接続部を介して、第1の金属膜の第2の領域に接続され、第2の金属膜の第4の領域は、第2の貫通孔を貫通し、且つ、第1の金属膜に食い込むように設けられた第2の接続部を介して、第1の金属膜の第1の領域に接続されることを特徴とする。 A thin film capacitor according to the present invention comprises: a capacitive insulating film provided with a plurality of through holes including first and second through holes; a first metal film provided on one surface of the capacitive insulating film; a second metal film provided on the other surface of the film and made of a metal material different from that of the first metal film; A first space is provided, whereby the first metal film is separated into a first region located outside the first space and a second region located inside the first space. The second metal film is provided with a second space surrounding the second through hole in plan view, whereby the second metal film is positioned outside the second space. and a fourth region located inside the second space, the third region of the second metal film passing through the first through hole and the first It is connected to the second region of the first metal film through the first connecting portion provided so as to cut into the metal film, and the fourth region of the second metal film extends through the second through hole. It is characterized in that it is connected to the first region of the first metal film via a second connection portion that is provided so as to penetrate and bite into the first metal film.
また、本発明による多層回路基板は、上記の薄膜キャパシタが埋め込まれていることを特徴とする。 According to another aspect of the present invention, there is provided a multilayer circuit board in which the thin film capacitor described above is embedded.
本発明によれば、絶縁体からなる支持基板を用いることなく、容量絶縁膜の表裏に第1及び第2の金属膜を配置し、容量絶縁膜に設けられた第1及び第2の貫通孔を介して両者を接続していることから、ビルドアップ構造や、支持基板に貫通孔を設ける構造に比べ、より低コストで作製可能となるとともに、全体の厚みをより薄くすることが可能となる。しかも、第2の金属膜の第1及び第2の接続部は、第1の金属膜に食い込むように設けられていることから、第1の金属膜と第2の金属膜の密着性も高められる。 According to the present invention, the first and second metal films are arranged on the front and back sides of the capacitive insulating film without using a support substrate made of an insulator, and the first and second through holes are provided in the capacitive insulating film. Since the two are connected via the , it can be manufactured at a lower cost than a build-up structure or a structure in which a through hole is provided in the support substrate, and the overall thickness can be made thinner. . Moreover, since the first and second connection portions of the second metal film are provided so as to cut into the first metal film, the adhesion between the first metal film and the second metal film is also enhanced. be done.
本発明において、容量絶縁膜がセラミック材料からなるものであっても構わない。セラミック材料としては、例えばペロブスカイト構造を有するセラミック材料を用いることが可能である。 In the present invention, the capacitive insulating film may be made of a ceramic material. As the ceramic material, it is possible to use, for example, a ceramic material having a perovskite structure.
本発明において、第1の金属膜がNiからなり、第2の金属膜がCuからなるものであっても構わない。これによれば、第1の金属膜と容量絶縁膜を重ねた状態で、セラミック材料からなる容量絶縁膜を焼成することが可能となる。 In the present invention, the first metal film may be made of Ni and the second metal film may be made of Cu. According to this, the capacitive insulating film made of a ceramic material can be fired while the first metal film and the capacitive insulating film are stacked.
本発明において、第1の接続部と第2の接続部は、第1の金属膜への食い込み深さが互いに異なっていても構わない。これによれば、温度差に起因して異種金属接合面で発生する電位差の発生位置が深さ方向にばらつくことから、電位差に起因するノイズ成分を緩和することが可能となる。 In the present invention, the first connection portion and the second connection portion may have different depths of biting into the first metal film. According to this, since the position where the potential difference generated at the dissimilar metal joint surface due to the temperature difference varies in the depth direction, it is possible to alleviate the noise component caused by the potential difference.
本発明において、容量絶縁膜の他方の表面には、容量絶縁膜形成プロセス由来の無機物もしくは有機物が局所的に存在し、第1及び第2の接続部の一方は、無機物もしくは有機物で覆われている部分を貫通して設けられ、第1及び第2の接続部の他方は、無機物もしくは有機物で覆われていない部分を貫通して設けられ、第1及び第2の接続部の一方は、第1及び第2の接続部の他方よりも、第1の金属膜への食い込み深さが浅くても構わない。容量絶縁膜形成プロセス由来の無機物もしくは有機物とは、具体的には工程から混入する介在物で必然的に存在してしまう無機物もしくは有機物である。これによれば、局所的な電界集中が軽減し、リーク電流を低減することが可能となる。 In the present invention, an inorganic substance or an organic substance derived from the process of forming the capacitive insulating film is locally present on the other surface of the capacitive insulating film, and one of the first and second connecting portions is covered with the inorganic substance or the organic substance. The other of the first and second connection portions is provided through a portion that is not covered with an inorganic substance or an organic substance, and one of the first and second connection portions is provided through the second The depth of bite into the first metal film may be shallower than the other of the first and second connection portions. The inorganic or organic matter derived from the process of forming the capacitive insulating film is specifically an inorganic or organic matter that inevitably exists as inclusions mixed in from the process. According to this, local electric field concentration is reduced, and leakage current can be reduced.
本発明において、第1の金属膜と第2の金属膜の界面にバリアメタルが設けられていても構わない。これによれば、第1の金属膜又は第2の金属膜のマイグレーションを防止することが可能となる。 In the present invention, a barrier metal may be provided at the interface between the first metal film and the second metal film. This makes it possible to prevent migration of the first metal film or the second metal film.
本発明による薄膜キャパシタは、第1の金属膜に積層され、第1の金属膜と同じ平面形状を有する第3の金属膜をさらに備え、第2の金属膜と第3の金属膜が同じ金属材料からなるものであっても構わない。これによれば、表裏の方向性を無くすことが可能となる。 A thin film capacitor according to the present invention further comprises a third metal film laminated on the first metal film and having the same planar shape as the first metal film, wherein the second metal film and the third metal film are made of the same metal. It may be made of material. According to this, it is possible to eliminate the directionality of the front and back.
本発明による薄膜キャパシタの製造方法は、第1の金属膜の表面に容量絶縁膜を形成する第1の工程と、容量絶縁膜に第1及び第2の貫通孔を設けるとともに、第1及び第2の貫通孔から露出する第1の金属膜をオーバーエッチングすることにより、第1の金属膜に凹部を形成する第2の工程と、容量絶縁膜の表面、第1及び第2の貫通孔の内部、並びに、第1の金属膜の凹部に、第1の金属膜とは異なる金属材料からなる第2の金属膜を形成する第3の工程と、第1の金属膜に平面視で第1の貫通孔を囲む第1のスペースを設けるとともに、第2の金属膜に平面視で第2の貫通孔を囲む第2のスペースを設ける第4の工程を備えることを特徴とする。
A method of manufacturing a thin film capacitor according to the present invention includes a first step of forming a capacitive insulating film on the surface of a first metal film, forming first and second through holes in the capacitive insulating film, and forming first and second through holes in the capacitive insulating film. a second step of forming recesses in the first metal film by over-etching the first metal film exposed from the through
本発明によれば、容量絶縁膜に設けられた第1及び第2の貫通孔を介して第1の金属膜と第2の金属膜を接続するとともに、第1の貫通孔を囲む第1のスペースを第1の金属膜に設け、第2の貫通孔を囲む第2のスペースを第2の金属膜に設けていることから、簡単の工程によってインターポーザ型の薄膜キャパシタを作製することが可能となる。しかも、容量絶縁膜に第1及び第2の貫通孔を設ける際、第1の金属膜をオーバーエッチングしていることから、第2の金属膜を第1の金属膜に食い込ませることができ、これにより、第1の金属膜と第2の金属膜の密着性を高めることも可能となる。 According to the present invention, the first metal film and the second metal film are connected via the first and second through holes provided in the capacitor insulating film, and the first metal film surrounding the first through hole is connected. Since the space is provided in the first metal film and the second space surrounding the second through-hole is provided in the second metal film, it is possible to manufacture an interposer type thin film capacitor through a simple process. Become. Moreover, since the first metal film is over-etched when the first and second through holes are formed in the capacitor insulating film, the second metal film can be made to bite into the first metal film. This also makes it possible to improve the adhesion between the first metal film and the second metal film.
このように、本発明によれば、低コストで作製可能な薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタが埋め込まれた多層回路基板を提供することが可能となる。 Thus, according to the present invention, it is possible to provide a thin film capacitor that can be manufactured at low cost, a method for manufacturing the same, and a multilayer circuit board in which the thin film capacitor is embedded.
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。 Preferred embodiments of the present invention will now be described in detail with reference to the accompanying drawings.
図1は、本発明の第1の実施形態による薄膜キャパシタ1の構造を説明するための模式的な断面図である。
FIG. 1 is a schematic cross-sectional view for explaining the structure of a
図1に示すように、第1の実施形態による薄膜キャパシタ1は、容量絶縁膜40と、容量絶縁膜40の表裏に形成された第1の金属膜10及び第2の金属膜20と、第1の金属膜10と重なるように設けられた第3の金属膜30とを備えている。図2は、薄膜キャパシタ1を構成する各層の略平面図であり、(a)は第2の金属膜20、(b)は容量絶縁膜40、(c)は第1の金属膜10の形状を示している。また、図1は、図2に示すA-A線に沿った断面を示している。
As shown in FIG. 1, the
容量絶縁膜40は、例えばチタン酸バリウムなどペロブスカイト構造を有するセラミック材料からなる。容量絶縁膜40には、第1の貫通孔41及び第2の貫通孔42が形成されている。第1の貫通孔41と第2の貫通孔42は、交互に一方向に配列されている。
The capacitive
第1の金属膜10は、例えばNi(ニッケル)からなり、容量絶縁膜40の一方の表面に形成されている。第1の金属膜10には、平面視で第1の貫通孔41を囲む位置に第1のスペースC1が設けられている。これにより、第1の金属膜10は、第1のスペースC1の外側に位置する第1の領域11と、第1のスペースC1の内側に位置する第2の領域12に分離される。第1の領域11と第2の領域12は、第1のスペースC1によって絶縁され、その一方が薄膜キャパシタの正極、他方が薄膜キャパシタの負極として用いられる。第1の金属膜10の材料として例えばNi(ニッケル)を用いるのは、後述するように、容量絶縁膜40を焼成する工程において第1の金属膜10が容量絶縁膜40の支持体として用いられるため、高温に耐える必要があるからである。
The
第2の金属膜20は、例えばCu(銅)からなり、容量絶縁膜40の他方の表面に形成されている。第2の金属膜20には、平面視で第2の貫通孔42を囲む位置に第2のスペースC2が設けられている。これにより、第2の金属膜20は、第2のスペースC2の外側に位置する第3の領域23と、第2のスペースC2の内側に位置する第4の領域24に分離される。第3の領域23と第4の領域24は、第2のスペースC2によって絶縁され、その一方が薄膜キャパシタの正極、他方が薄膜キャパシタの負極として用いられる。第2の金属膜20の材料として例えばCu(銅)を用いるのは、抵抗値が低く、且つ、電解メッキによる成膜が容易だからである。
The
第3の金属膜30は、例えばCu(銅)からなり、第1の金属膜10に積層されている。第3の金属膜30は、第1の金属膜10と同じ平面形状を有している。
The
図1に示すように、第2の金属膜20は、容量絶縁膜40に設けられた貫通孔41,42を介して第1の金属膜10に接続されている。より具体的には、第2の金属膜20の第3の領域23は、第1の貫通孔41を貫通する第1の接続部21を備え、第1の接続部21を介して第1の金属膜10の第2の領域12に接続される。一方、第2の金属膜20の第4の領域24は、第2の貫通孔42を貫通する第2の接続部22を備え、第2の接続部22を介して第1の金属膜10の第1の領域11に接続される。
As shown in FIG. 1 , the
これにより、第1の金属膜10の第1の領域11と第2の金属膜20の第4の領域24は、電気的に短絡される。同様に、第1の金属膜10の第2の領域12と第2の金属膜20の第3の領域23は、電気的に短絡される。そして、図1に示すように、第1の金属膜10の第1の領域11と、第2の金属膜20の第3の領域23は、容量絶縁膜40を介して重なりを有していることから、この部分においてキャパシタンスが得られる。これにより、第1の金属膜10の第1の領域11(第2の金属膜20の第4の領域24)を正極及び負極の一方とし、第1の金属膜10の第2の領域12(第2の金属膜20の第3の領域23)を正極及び負極の他方とする薄膜キャパシタが構成される。
Thereby, the
そして、本実施形態においては、薄膜キャパシタ1の表裏に正極及び負極の両方が現れることから、インターポーザとして用いることが可能となる。しかも、スペースC1,C2の位置が1ピッチずれている他は、表裏のパターン形状が一致していることから、表裏に方向性のないインターポーザとして用いることも可能である。
In this embodiment, since both the positive electrode and the negative electrode appear on the front and back sides of the
さらに、本実施形態においては、第2の金属膜20の一部である第1及び第2の接続部21,22が第1の金属膜10に食い込むように設けられていることから、第1の金属膜10と第2の金属膜20の密着性も高められている。具体的な食い込みの深さとしては、2μm以下とすることが好ましい。これは、2μmを超える凹部を形成するとプロセス上の負荷が大きくなり、生産性が低下するからである。
Furthermore, in the present embodiment, since the first and
特に限定されるものではないが、第1及び第2の接続部21,22の第1の金属膜10への食い込み深さは、互いに異なっていても構わない。また、複数存在する第1の接続部21のそれぞれについても、第1の金属膜10への食い込み深さが互いに異なっていても構わないし、複数存在する第2の接続部22のそれぞれについても、第1の金属膜10への食い込み深さが互いに異なっていても構わない。
Although not particularly limited, the depth of penetration of the first and second connecting
ここで、薄膜キャパシタ1にプロセッサなどのからの熱が与えられると、異種金属からなる第1の金属膜10と第2の金属膜20の接合面に電位差が発生する。このような電位差は、デカップリングコンデンサのノイズ成分となるおそれがあるが、第2の金属膜20の食い込み深さにばらつきが存在すれば、異種金属接合面で発生する電位差の発生位置も深さ方向にばらつくことから、ノイズ成分を緩和することが可能となる。
Here, when heat is applied to the
次に、本実施形態による薄膜キャパシタ1の製造方法について説明する。
Next, a method for manufacturing the
図3及び図4は、本実施形態による薄膜キャパシタ1の製造方法を説明するための工程図である。
3 and 4 are process diagrams for explaining the method of manufacturing the
まず、図3(a)に示すように、Niなどからなる第1の金属膜10の表面にチタン酸バリウムなどからなる容量絶縁膜40を形成し、焼成する。この時、第1の金属膜10にも高温が加わるが、第1の金属膜10の材料としてNiなどの高融点金属を用いることにより、焼成温度に耐えることが可能である。
First, as shown in FIG. 3A, a capacitive insulating
次に、図3(b)に示すように、容量絶縁膜40をエッチングすることにより、第1及び第2の貫通孔41,42を設ける。この時、第1及び第2の貫通孔41,42が形成された後もオーバーエッチングすることにより、第1の金属膜10に凹部50を形成する。凹部50の深さは、容量絶縁膜形成プロセス由来の絶縁物もしくは有機物で覆われた部分に貫通孔41,42が形成されたか、容量絶縁膜形成プロセス由来の絶縁物もしくは有機物で覆われていない部分に貫通孔41,42が形成されたかによって異なる。
Next, as shown in FIG. 3B, the capacitive insulating
つまり、図5(a)に示すように、容量絶縁膜40のうち容量絶縁膜形成プロセス由来の絶縁物もしくは有機物で覆われていない部分に対してエッチングを行った場合、第1の金属膜10のオーバーエッチングにより形成される凹部50の深さZ1は、設計通りの深さとなるのに対し、図5(b)に示すように、容量絶縁膜形成プロセス由来の絶縁物もしくは有機物60で覆われた部分に対してエッチングを行った場合、第1の金属膜10のオーバーエッチングにより形成される凹部50の深さZ2は、設計値よりも浅くなる(Z1>Z2)。これは、容量絶縁膜形成プロセス由来の絶縁物もしくは有機物60が存在する分、エッチングの進行が遅くなるからである。また、容量絶縁膜形成プロセス由来の絶縁物もしくは有機物60の厚みにもばらつきが存在するため、凹部50の深さにはばらつきが発生する。
That is, as shown in FIG. 5A, when etching is performed on a portion of the
また、図6(a)に示すように、容量絶縁膜形成プロセス由来の絶縁物もしくは有機物60のエッジ部分と重なる領域43に対してエッチングが行われた場合、図6(b)に示すように、凹部50の底面には段差51が形成される。さらには、図7(a)に示すように、容量絶縁膜形成プロセス由来の絶縁物もしくは有機物60の平面サイズが小さく、その全体を含む領域44に対してエッチングが行われた場合、図7(b)に示すように、凹部50の底面には突起52が形成される。このように、容量絶縁膜形成プロセス由来の絶縁物もしくは有機物60の位置とエッチング領域の関係によっては、凹部50の底面に段差51や突起52が形成されることもある。
6(a), when the
次に、図3(c)に示すように、スパッタリング法などを用いて全面にシード層20aを形成する。これにより、容量絶縁膜40の表面だけでなく、貫通孔41,42の内壁及び凹部50の内壁にもシード層20aが形成される。シード層20aは、NiとCuの積層膜を用いることが好ましい。
Next, as shown in FIG. 3C, a
次に、図4(a)に示すように、シード層20aを給電体とした電解めっきを行うことにより、Cuからなる第2の金属膜20を形成する。これにより、容量絶縁膜40の表面、第1及び第2の貫通孔41,42の内部、並びに、第1の金属膜10の凹部50に第2の金属膜20が形成される。その後、図4(b)に示すように、第2の金属膜20に第2のスペースC2を形成することにより、第3の領域23と第4の領域24に分離する。
Next, as shown in FIG. 4A, the
そして、図4(c)に示すように、第1の金属膜10の裏面にCuからなる第3の金属膜30を形成した後、第1及び第3の金属膜10,30に第1のスペースC1を形成することにより、第1の領域11と第2の領域12に分離すれば、図1に示した薄膜キャパシタ1が完成する。
Then, as shown in FIG. 4C, after forming a
以上説明したように、本実施形態による薄膜キャパシタ1は、絶縁基板などを用いることなく、容量絶縁膜40の表裏に第1の金属膜10と第2の金属膜20を配置し、容量絶縁膜40に形成された貫通孔41,42を介して両者を接続していることから、インターポーザに適した薄型構造を得ることが可能となる。しかも、第2の金属膜20の一部である第1及び第2の接続部21,22が第1の金属膜10に食い込むように設けられていることから、第1の金属膜10と第2の金属膜20の密着性も確保される。
As described above, the
図8は、本発明の第2の実施形態による薄膜キャパシタ2の構造を説明するための模式的な断面図である。
FIG. 8 is a schematic cross-sectional view for explaining the structure of a
図8に示すように、第2の実施形態による薄膜キャパシタ2は、第2の金属膜20の下地にバリアメタル70が設けられている点において、第1の実施形態による薄膜キャパシタ1と相違している。その他の構成は、第1の実施形態による薄膜キャパシタ1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
As shown in FIG. 8, the
バリアメタル70は、第2の金属膜20から第1の金属膜10へのマイグレーションを防止するために設けられ、その材料としては、第2の金属膜20よりも融点の高い材料、例えばタングステンなどを用いることができる。
The
図9は、本発明の第3の実施形態による薄膜キャパシタ3の構造を説明するための模式的な断面図である。
FIG. 9 is a schematic cross-sectional view for explaining the structure of a
図9に示すように、第3の実施形態による薄膜キャパシタ3は、第3の金属膜30が省略されている点において、第1の実施形態による薄膜キャパシタ1と相違している。その他の構成は、第1の実施形態による薄膜キャパシタ1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
As shown in FIG. 9, the
本実施形態が例示するように、本発明において第3の金属膜30を設けることは必須でなく、Niなどからなる第1の金属膜10をそのまま外部端子として用いても構わない。
As illustrated in this embodiment, it is not essential to provide the
図10は、第1の実施形態による薄膜キャパシタ1が埋め込まれた多層回路基板80の構造を説明するための模式的な断面図である。
FIG. 10 is a schematic cross-sectional view for explaining the structure of a
図10に示す例では、多層回路基板80が配線層L1~L8を有し、隣接する配線層間には層間絶縁膜81が設けられている。異なる配線層同士は、ビア導体82を介して相互に接続されている。また、最上層の配線層L8には、複数のICチップ91~93が実装されている。このような構成を有する多層回路基板80に薄膜キャパシタ1を埋め込み、例えば電源電位が与えられるビア導体82aを第2の金属膜20の第3の領域23に接続し、グランド電位が与えられるビア導体82bを第2の金属膜20の第4の領域24に接続すれば、薄膜キャパシタ1がデカップリングコンデンサとして機能する。
In the example shown in FIG. 10, a
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。 Although the preferred embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention. Needless to say, it is included within the scope.
1~3 薄膜キャパシタ
10 第1の金属膜
11 第1の領域
12 第2の領域
20 第2の金属膜
20a シード層
21 第1の接続部
22 第2の接続部
23 第3の領域
24 第4の領域
30 第3の金属膜
40 容量絶縁膜
41 第1の貫通孔
42 第2の貫通孔
43,44 エッチング領域
50 凹部
51 段差
52 突起
60 容量絶縁膜形成プロセス由来の絶縁物もしくは有機物
70 バリアメタル
80 多層回路基板
81 層間絶縁膜
82,82a,82b ビア導体
91~93 ICチップ
C1 第1のスペース
C2 第2のスペース
1 to 3
Claims (8)
前記容量絶縁膜の一方の表面に設けられた第1の金属膜と、
前記容量絶縁膜の他方の表面に設けられ、前記第1の金属膜とは異なる金属材料からなる第2の金属膜と、
前記第1の金属膜に積層され、前記第1の金属膜と同じ平面形状を有する第3の金属膜と、を備え、
前記第2の金属膜と前記第3の金属膜が同じ金属材料からなり、
前記第1の金属膜には、平面視で前記第1の貫通孔を囲むように設けられた第1のスペースが設けられ、これにより前記第1の金属膜は、前記第1のスペースの外側に位置する第1の領域と、前記第1のスペースの内側に位置する第2の領域に分離され、
前記第2の金属膜には、平面視で前記第2の貫通孔を囲むように設けられた第2のスペースが設けられ、これにより前記第2の金属膜は、前記第2のスペースの外側に位置する第3の領域と、前記第2のスペースの内側に位置する第4の領域に分離され、
前記第2の金属膜の前記第3の領域は、前記第1の貫通孔を貫通し、且つ、前記第1の金属膜に食い込むように設けられた第1の接続部を介して、前記第1の金属膜の前記第2の領域に接続され、
前記第2の金属膜の前記第4の領域は、前記第2の貫通孔を貫通し、且つ、前記第1の金属膜に食い込むように設けられた第2の接続部を介して、前記第1の金属膜の前記第1の領域に接続されることを特徴とする薄膜キャパシタ。 a capacitive insulating film provided with a plurality of through holes including first and second through holes;
a first metal film provided on one surface of the capacitive insulating film;
a second metal film provided on the other surface of the capacitive insulating film and made of a metal material different from that of the first metal film;
a third metal film laminated on the first metal film and having the same planar shape as the first metal film;
the second metal film and the third metal film are made of the same metal material,
The first metal film is provided with a first space surrounding the first through hole in plan view, whereby the first metal film is outside the first space. separated into a first region located in and a second region located inside the first space,
The second metal film is provided with a second space surrounding the second through hole in plan view, whereby the second metal film is outside the second space. separated into a third region located in and a fourth region located inside the second space,
The third region of the second metal film passes through the first through hole and is connected to the first metal film via a first connecting portion provided to bite into the first metal film. connected to the second region of one metal film;
The fourth region of the second metal film is connected to the second metal film via a second connection portion that penetrates the second through hole and bites into the first metal film. 1. A thin film capacitor connected to said first region of a metal film.
前記第1及び第2の接続部の一方は、前記無機物もしくは有機物で覆われている部分を貫通して設けられ、
前記第1及び第2の接続部の他方は、前記無機物もしくは有機物で覆われていない部分を貫通して設けられ、
前記第1及び第2の接続部の前記一方は、前記第1及び第2の接続部の前記他方よりも、前記第1の金属膜への食い込み深さが浅いことを特徴とする請求項4に記載の薄膜キャパシタ。 An inorganic substance or an organic substance derived from the process of forming the capacitive insulating film is locally present on the other surface of the capacitive insulating film,
one of the first and second connecting portions is provided through the portion covered with the inorganic or organic substance,
The other of the first and second connection portions is provided through a portion not covered with the inorganic or organic substance,
5. The one of the first and second connection portions is shallower than the other of the first and second connection portions intruding into the first metal film. The thin film capacitor according to .
前記容量絶縁膜の一方の表面に設けられた第1の金属膜と、
前記容量絶縁膜の他方の表面に設けられ、前記第1の金属膜とは異なる金属材料からなる第2の金属膜と、を備え、
前記第1の金属膜と前記第2の金属膜の界面にバリアメタルが設けられており、
前記第1の金属膜には、平面視で前記第1の貫通孔を囲むように設けられた第1のスペースが設けられ、これにより前記第1の金属膜は、前記第1のスペースの外側に位置する第1の領域と、前記第1のスペースの内側に位置する第2の領域に分離され、
前記第2の金属膜には、平面視で前記第2の貫通孔を囲むように設けられた第2のスペースが設けられ、これにより前記第2の金属膜は、前記第2のスペースの外側に位置する第3の領域と、前記第2のスペースの内側に位置する第4の領域に分離され、
前記第2の金属膜の前記第3の領域は、前記第1の貫通孔を貫通し、且つ、前記第1の金属膜に食い込むように設けられた第1の接続部を介して、前記第1の金属膜の前記第2の領域に接続され、
前記第2の金属膜の前記第4の領域は、前記第2の貫通孔を貫通し、且つ、前記第1の金属膜に食い込むように設けられた第2の接続部を介して、前記第1の金属膜の前記第1の領域に接続されることを特徴とする薄膜キャパシタ。 a capacitive insulating film provided with a plurality of through holes including first and second through holes;
a first metal film provided on one surface of the capacitive insulating film;
a second metal film provided on the other surface of the capacitive insulating film and made of a different metal material from the first metal film,
A barrier metal is provided at an interface between the first metal film and the second metal film,
The first metal film is provided with a first space surrounding the first through hole in plan view, whereby the first metal film is outside the first space. separated into a first region located in and a second region located inside the first space,
The second metal film is provided with a second space surrounding the second through hole in plan view, whereby the second metal film is outside the second space. separated into a third region located in and a fourth region located inside the second space,
The third region of the second metal film passes through the first through hole and is connected to the first metal film via a first connecting portion provided to bite into the first metal film. connected to the second region of one metal film;
The fourth region of the second metal film is connected to the second metal film via a second connection portion that penetrates the second through hole and bites into the first metal film. 1. A thin film capacitor connected to said first region of a metal film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/436,559 US11011315B2 (en) | 2018-06-20 | 2019-06-10 | Thin film capacitor, manufacturing method therefor, and multilayer circuit board embedded with thin film capacitor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018117393 | 2018-06-20 | ||
JP2018117393 | 2018-06-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020004953A JP2020004953A (en) | 2020-01-09 |
JP7230653B2 true JP7230653B2 (en) | 2023-03-01 |
Family
ID=69100474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019073256A Active JP7230653B2 (en) | 2018-06-20 | 2019-04-08 | Thin film capacitor and multilayer circuit board with embedded thin film capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7230653B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023095472A1 (en) * | 2021-11-24 | 2023-06-01 | Tdk株式会社 | Thin-film capacitor |
WO2023095473A1 (en) * | 2021-11-24 | 2023-06-01 | Tdk株式会社 | Thin-film capacitor |
CN114360908A (en) * | 2022-01-15 | 2022-04-15 | 佛山市肯博电子有限公司 | Large-current axial high-frequency resonant capacitor and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003045746A (en) | 2001-07-31 | 2003-02-14 | Kyocera Corp | Thin film capacitor |
JP2012212750A (en) | 2011-03-31 | 2012-11-01 | Sanyo Electric Co Ltd | Laminate structure and manufacturing method therefor |
JP2017195322A (en) | 2016-04-22 | 2017-10-26 | ローム株式会社 | Chip capacitor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5501279B2 (en) * | 2011-03-31 | 2014-05-21 | 三菱電機株式会社 | HEAT PUMP SYSTEM AND HEAT PUMP SYSTEM CONTROL METHOD |
-
2019
- 2019-04-08 JP JP2019073256A patent/JP7230653B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003045746A (en) | 2001-07-31 | 2003-02-14 | Kyocera Corp | Thin film capacitor |
JP2012212750A (en) | 2011-03-31 | 2012-11-01 | Sanyo Electric Co Ltd | Laminate structure and manufacturing method therefor |
JP2017195322A (en) | 2016-04-22 | 2017-10-26 | ローム株式会社 | Chip capacitor |
Also Published As
Publication number | Publication date |
---|---|
JP2020004953A (en) | 2020-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7230653B2 (en) | Thin film capacitor and multilayer circuit board with embedded thin film capacitor | |
JP6015567B2 (en) | Feedthrough capacitor | |
JPH0697362A (en) | Multilayer wiring board, production thereof and semiconductor device employing the same | |
JP2007115922A (en) | Semiconductor device | |
CN104080280B (en) | A kind of package substrate unit and preparation method thereof and board unit | |
US11011315B2 (en) | Thin film capacitor, manufacturing method therefor, and multilayer circuit board embedded with thin film capacitor | |
JP6981476B2 (en) | Capacitor | |
JP6151572B2 (en) | Electronic device mounting substrate and electronic device | |
JP2008153441A (en) | Wiring substrate, and manufacturing method thereof | |
JP7217142B2 (en) | Wiring board and its manufacturing method | |
JP2000277380A (en) | Multi-laminated ceramic capacitor | |
JP5294828B2 (en) | Laminated board | |
JP2684877B2 (en) | Multilayer board | |
JP3911466B2 (en) | Electronic component mounting substrate and electronic component mounting structure | |
JP2014103223A (en) | Piezoelectric element | |
JP2012089818A (en) | Laminate type ceramic electronic component manufacturing method | |
JP5956185B2 (en) | Multiple wiring board | |
JP2016152300A (en) | Capacitor module | |
JP7419738B2 (en) | Thin film capacitors and circuit boards containing them | |
CN102655055A (en) | Method for manufacturing lamination capacitor | |
JP2015012157A (en) | Wiring board and electronic device | |
JP2017208368A (en) | Substrate with through electrodes | |
JP2006041319A (en) | Surface-mounted multiple capacitor and mounting structure thereof | |
JP7025845B2 (en) | Wiring boards, electronic devices and electronic modules | |
JP3935030B2 (en) | Electronic component mounting substrate and electronic component mounting structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7230653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |