JP2012089818A - Laminate type ceramic electronic component manufacturing method - Google Patents
Laminate type ceramic electronic component manufacturing method Download PDFInfo
- Publication number
- JP2012089818A JP2012089818A JP2011091921A JP2011091921A JP2012089818A JP 2012089818 A JP2012089818 A JP 2012089818A JP 2011091921 A JP2011091921 A JP 2011091921A JP 2011091921 A JP2011091921 A JP 2011091921A JP 2012089818 A JP2012089818 A JP 2012089818A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- ceramic
- ceramic layer
- electronic component
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
本発明は、積層型セラミック電子部品の製造方法に関し、詳しくは、側面電極を有する積層型セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer ceramic electronic component, and more particularly to a method for manufacturing a multilayer ceramic electronic component having a side electrode.
従来、例えば図13の斜視図に示すセラミック型電子部品101のように、セラミック層が積層された本体102の主面103,104間に延在する側面105〜108に側面電極110,112を設ける構成が提案されている。このような構成の電子部品は、図14(a)の断面図と、図14(b)及び図15(c)の平面図に示すように複数個の個片になる部分を含むセラミックグリーンシート122を積層、焼成した後に、個片に分割することにより作製する。
Conventionally,
詳しくは、まず、キャリアフィルム121に支持されたセラミックグリーンシート122に、個片に分割するための分割線123,124に重なるように、幅が相対的に大きい矩形の電極用貫通孔127,128を形成し、電極用貫通孔127,128に導電性ペーストを充填する。この際、電極用貫通孔127,128は矩形状に限らず、菱形や六角形等の形状がより好ましい。次いで、分割線123,124と電極用貫通孔127,128とに重り、分割用貫通孔134,135の両側に、電極用貫通孔127,128に充填された導電性ペースト125,126が残るように、幅が相対的に小さい分割用貫通孔134,135を形成する。次いで、分割用貫通孔134,135に、セラミックグリーンシートを焼成するときに焼失する焼失材料137を充填する。次いで、セラミックグリーンシート122を積層した積層体を形成し、積層体を焼成する。焼成により、分割用貫通孔134,135に充填された焼失材料137が焼失して空洞が形成され、この空間内に、電極用貫通孔127,128に充填された導電性ペースト125,126が焼結して形成された側面電極が露出する。この時、導電性ペースト125,126とセラミックグリーンシート122との焼結時における収縮率の違いによって、クラックが入る可能性があるので、図15(c)に示したように、電極用貫通孔127,128の形状を予め菱形や六角形等の形状とすることで、焼結後の側面電極とセラミックとの境界が鋭角にならないようにする方が好ましい。次いで、焼成済みの積層体を、分割線123,124に沿って個片に分割する(例えば、特許文献1参照)。
Specifically, first, rectangular electrode through
しかしながら、セラミックグリーンシートの電極用貫通孔に充填された導電性ペーストは、加工中に剥離しやすい。例えば、分割用貫通孔を形成するため金型を用いた機械的な打ち抜き加工を行うと、電極用貫通孔に充填された導電性ペーストは、金型に引っ張られるので電極用貫通孔から剥離しやすい。また、分割用貫通孔に焼失材料を充填するためセラミックグリーンシート上に焼失材料を配置し、スキージを用いて掻き取るときに、掻き取りが強すぎると、電極用貫通孔に充填された導電性ペーストは、焼失材料から加わる圧力によって電極用貫通孔から押し出され、剥離しやすい。 However, the conductive paste filled in the electrode through holes of the ceramic green sheet is easily peeled off during processing. For example, when mechanical punching using a mold is performed to form a through hole for division, the conductive paste filled in the electrode through hole is pulled by the mold and peeled off from the electrode through hole. Cheap. Also, if the burnout material is placed on the ceramic green sheet to fill the through-holes for splitting and scraped with a squeegee, if the scraping is too strong, the conductivity filled in the electrode through-holes The paste is pushed out from the electrode through-holes by the pressure applied from the burned material and easily peels off.
本発明は、かかる実情に鑑み、側面電極を形成するための導電性ペーストが加工中に剥離しにくい積層型セラミック電子部品の製造方法を提供しようとするものである。 In view of such circumstances, the present invention intends to provide a method for manufacturing a multilayer ceramic electronic component in which a conductive paste for forming a side electrode is difficult to peel off during processing.
本発明は、上記課題を解決するために、以下のように構成した積層型セラミック電子部品の製造方法を提供する。 In order to solve the above problems, the present invention provides a method for manufacturing a multilayer ceramic electronic component configured as follows.
積層型セラミック電子部品の製造方法は、複数の個基板になる部分を含む未焼結のセラミック層を積層して積層体を形成し、前記積層体を焼成した後に、前記個基板に分割して積層型セラミック電子部品を製造する。積層型セラミック電子部品の製造方法は、前記積層体を形成するための未焼結の前記セラミック層のうち、少なくとも一層の第1のセラミック層について、(i)前記個基板になる部分に、前記個基板になる部分の境界線との間に間隔を設けて並ぶ複数の第1の貫通孔を形成する第1の工程と、(ii)前記第1の貫通孔に導電性ペーストを充填する第2の工程と、(iii)前記第1の貫通孔に前記導電性ペーストが充填された未焼結の前記第1のセラミック層に、前記第1の貫通孔に部分的に重なり、かつ前記境界線に達する第2の貫通孔を形成する第3の工程と、(iv)前記第2の貫通孔に、前記積層体を焼成するときに焼失する焼失材料を充填する第4の工程とを備える。前記積層体を焼成した後に、前記第1のセラミック層の前記第1の貫通孔に充填された前記導電性ペーストが焼結してビアホール導体が形成され、該ビアホール導体は、前記第1のセラミック層の前記第2の貫通孔に充填された前記焼失材料が焼失して形成された空間内に露出する。積層型セラミック電子部品の製造方法は、前記空間内に露出した前記ビアホール導体にめっき処理を施して側面電極を形成する工程をさらに備える。 A method for manufacturing a multilayer ceramic electronic component includes: laminating an unsintered ceramic layer including portions to be a plurality of individual substrates to form a laminate, firing the laminate, and then dividing the laminate into the individual substrates. Manufactures multilayer ceramic electronic components. In the method for manufacturing a multilayer ceramic electronic component, among the unsintered ceramic layers for forming the multilayer body, at least one of the first ceramic layers is (i) the portion that becomes the individual substrate, A first step of forming a plurality of first through holes arranged at intervals between the boundary lines of the portions to be the individual substrates; and (ii) a first step of filling the first through holes with a conductive paste. And (iii) the unsintered first ceramic layer filled with the conductive paste in the first through-hole, partially overlapping the first through-hole, and the boundary A third step of forming a second through hole reaching the line; and (iv) a fourth step of filling the second through hole with a burned-out material that is burned down when the laminate is fired. . After firing the laminated body, the conductive paste filled in the first through-hole of the first ceramic layer is sintered to form a via-hole conductor, and the via-hole conductor is formed from the first ceramic. The burnout material filled in the second through-hole of the layer is exposed in the space formed by burnout. The method for manufacturing a multilayer ceramic electronic component further includes a step of plating the via hole conductor exposed in the space to form a side electrode.
上記構成によれば、複数の第1の貫通孔に導電性ペーストを充填することにより、第1の貫通孔に充填された導電性ペーストが第1のセラミック層に接触する接触面積が増え、導電性ペーストの体積当たりの接触面積が大きくなる。その結果、第2の貫通孔を形成するときに、第1の貫通孔に充填された導電性ペーストの剥離を抑制できる。 According to the above configuration, by filling the plurality of first through holes with the conductive paste, the contact area where the conductive paste filled in the first through holes contacts the first ceramic layer increases, The contact area per volume of the conductive paste increases. As a result, when the second through hole is formed, peeling of the conductive paste filled in the first through hole can be suppressed.
好ましくは、前記積層体を形成するための未焼成の前記セラミック層のうち、前記第1のセラミック層に積層される少なくとも一層の第2のセラミック層について、(a)前記第1のセラミック層に積層されたときに前記第1のセラミック層の前記第1の貫通孔と重なる領域の少なくとも一部分を残して、前記第1のセラミック層に積層されたときに前記第1のセラミック層の前記第2の貫通孔と重なる領域に第3の貫通孔を形成する工程と、(b)第3の貫通孔に前記焼失材料を充填する工程とを備える。前記積層体を焼成した後に、前記第2のセラミック層の前記第3の貫通孔に充填された前記焼失材料が焼失して形成された空間が、前記第1のセラミック層の前記第2の貫通孔に充填された前記焼失材料が焼失して形成された前記空間と連通する。 Preferably, among the unfired ceramic layers for forming the laminate, at least one second ceramic layer laminated on the first ceramic layer is: (a) the first ceramic layer; The second of the first ceramic layer when laminated to the first ceramic layer, leaving at least a portion of a region overlapping the first through hole of the first ceramic layer when laminated. Forming a third through hole in a region overlapping with the through hole, and (b) filling the third through hole with the burned material. A space formed by burning out the burned material filled in the third through hole of the second ceramic layer after firing the laminate is the second penetration of the first ceramic layer. The burned material filled in the holes communicates with the space formed by burning.
この場合、第2のセラミック層には第1の貫通孔を形成しないため、第2のセラミック層にも第1の貫通孔を形成する場合に比べ、焼成後において、ビアホール導体とビアホール導体に隣接するセラミック層との厚みの差を小さくすることができる。これにより、焼成後の積層体の主面のうねりや凹凸を抑制し、積層型セラミック電子部品の主面の平面度を向上することができる。 In this case, since the first through hole is not formed in the second ceramic layer, the via hole conductor and the via hole conductor are adjacent to each other after firing as compared with the case where the first through hole is also formed in the second ceramic layer. The difference in thickness with the ceramic layer to be made can be reduced. Thereby, the waviness | corrugation and unevenness | corrugation of the main surface of the laminated body after baking can be suppressed, and the flatness of the main surface of a multilayer ceramic electronic component can be improved.
好ましくは、前記第1のセラミック層のうち少なくとも1層について、前記第2の工程の後、かつ前記第3の工程の前に、当該セラミック層の主面に前記第1の貫通孔に充填された前記導電性ペーストに重なるように、導電性を有する接続導体を形成する工程をさらに備える。 Preferably, at least one of the first ceramic layers is filled in the first through hole on the main surface of the ceramic layer after the second step and before the third step. And a step of forming a conductive connection conductor so as to overlap the conductive paste.
この場合、第3の工程において第2の貫通孔を形成するときに、第1のセラミック層の第1の貫通孔に充填された導電性ペーストは接続導体にも接するため、第1の貫通孔に充填された導電性ペーストの剥離をさらに抑制できる。 In this case, when the second through hole is formed in the third step, since the conductive paste filled in the first through hole of the first ceramic layer also contacts the connection conductor, the first through hole The peeling of the conductive paste filled in can be further suppressed.
好ましくは、前記第1のセラミック層は、磁性体フェライト材料を含む。 Preferably, the first ceramic layer includes a magnetic ferrite material.
この場合、磁性体フェライト材料を含む第1のセラミック層には、めっきが付着しやすくなるため、露出したビアホール導体の間の間隔をめっきでつなぎ、側面電極を一体的に形成することが、容易である。 In this case, the first ceramic layer containing the magnetic ferrite material is likely to adhere to the plating. Therefore, it is easy to connect the spaces between the exposed via-hole conductors by plating and form the side electrodes integrally. It is.
好ましくは、前記積層体の主面に、電子部品を実装するためのランド電極が形成され、前記側面電極は前記ランド電極に電気的に接続される。 Preferably, a land electrode for mounting an electronic component is formed on the main surface of the laminate, and the side electrode is electrically connected to the land electrode.
この場合、電磁誘導ノイズを低減できる。すなわち、ランド電極に接続された配線が、磁性体フェライト材料を含む第1のセラミック層の内部に形成されていると電磁誘導ノイズが発生するが、ランド電極に電気的に接続される側面電極は、磁性体フェライト材料を含む第1のセラミック層の外側に形成されるため、電磁誘導ノイズを低減できる。 In this case, electromagnetic induction noise can be reduced. That is, when the wiring connected to the land electrode is formed inside the first ceramic layer containing the magnetic ferrite material, electromagnetic induction noise is generated, but the side electrode electrically connected to the land electrode is Since it is formed outside the first ceramic layer containing the magnetic ferrite material, electromagnetic induction noise can be reduced.
好ましい一態様において、前記第1のセラミック層は、非磁性体フェライト材料を含み、前記側面電極と前記ランド電極間を接続する配線が該非磁性体フェライト材料からなる第1のセラミック層に接している。 In a preferred embodiment, the first ceramic layer includes a nonmagnetic ferrite material, and a wiring connecting the side electrode and the land electrode is in contact with the first ceramic layer made of the nonmagnetic ferrite material. .
本発明によれば、側面電極を形成するための導電性ペーストが加工中に剥離しにくい。 According to the present invention, the conductive paste for forming the side electrode is difficult to peel off during processing.
以下、本発明の実施の形態について、図1〜図12を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to FIGS.
<実施例1> 実施例1の積層型セラミック電子部品10について、図1〜図7、図11及び図12を参照しながら説明する。
Example 1 A multilayer ceramic
図6は、積層型セラミック電子部品10の断面図である。図6に示すように、積層型セラミック電子部品10は、基板本体12の一方主面12aに、部品を実装するためのランド電極38が形成されている。ランド電極38には、例えば半導体素子2やチップコンデンサ等の表面実装部品4が接続される。部品を実装しない場合には、ランド電極38を無くすことができる。
FIG. 6 is a cross-sectional view of the multilayer ceramic
基板本体12の側面12sには、側面電極40,42が形成されている。側面電極40,42は、積層型セラミック電子部品10を他の回路基板等に実装するための外部端子として用いてもよい。
基板本体12は、順に、第1の非磁性フェライト層14a、第1の磁性フェライト層16a、中間非磁性フェライト層14b、第2の磁性フェライト層16b、第2の非磁性フェライト層14cが積層されている。各層14a,14b,14c,16a,16bは、1層又は2層以上のセラミック層からなる。
In the
第1及び第2の磁性フェライト層16a,16bは、例えば、酸化鉄、酸化亜鉛、酸化ニッケル及び酸化銅を主成分とする磁性フェライトと、セラミック材料とを含む。すなわち、第1及び第2の磁性フェライト層16a,16bは、磁性体セラミック材料を含む。第1及び第2の非磁性フェライト層14a,14cと中間非磁性フェライト層14bとは、例えば、酸化鉄、酸化亜鉛及び酸化銅を主成分とする非磁性フェライトとセラミック材料とを含む。もろくて欠けやすい第1及び第2の磁性フェライト層16a,16bは、基板本体12の主面12a,12bに露出しないように第1及び第2の非磁性フェライト層14a,14cに覆われ、保護されている。
The first and second
側面電極40,42は、基板本体12の各層14a,14b,14c,16a,16bが積層される積層方向(図において上下方向)に延在し、少なくとも第1及び第2の磁性フェライト層16a,16bと中間非磁性フェライト層14bに沿って形成されている。側面電極40,42の端部が、第1及び/又は第2の非磁性フェライト層14a,14cに沿って形成されてもよい。
The
側面電極40,42は、面内配線導体32,34と層間接続導体36とを介してランド電極38に電気的に接続されている。図7の断面図に示す積層型セラミック電子部品10aのように、側面電極40,42に接続された面内配線導体32a,34aが、磁性フェライト層16aと非磁性フェライト層14aとの間に形成されてもよい。また、図11の断面図に示す積層セラミック型電子部品10bのように、側面電極40,42に接続された面内配線導体32b,34bが、非磁性フェライト層14a,14cの外側表面に形成されてもよい。
The
側面電極40,42は、磁性フェライト層16a,16bの内部を通らないので、電磁誘導ノイズを低減できる。すなわち、ランド電極38に接続された配線が、磁性体フェライト材料を含む磁性フェライト層16a,16bの内部を貫通して形成されていると配線とコイルの磁束の結合が大きくなり、配線に電磁誘導ノイズが発生する。ランド電極38に電気的に接続される側面電極40,42は磁性フェライト層16a,16bの外側に形成されるため、コイルの磁束との結合が弱くなり、電磁誘導ノイズを低減できる。磁性フェライト層16aと非磁性フェライト層14aとの間、非磁性フェライト層14aの内層および非磁性フェライト層14aの外側表面のいずれかに面内配線導体34,34a,34bが設けられる。いずれの場合でも同様にノイズの低減効果が得られる。
Since the
配線がチップコンデンサに直列に接続される場合は、配線に寄生するインダクタンスがチップコンデンサの容量に影響する。基板本体12の側面12sに形成された側面電極40,42を通る配線のインダクタンスは磁性フェライト層16a,16bの内部を貫通する配線のインダクタンスより小さい。側面電極を用いると、チップコンデンサの容量に対する影響を小さくすることができる。
When the wiring is connected to the chip capacitor in series, the inductance parasitic on the wiring affects the capacitance of the chip capacitor. The inductance of the wiring passing through the
また、基板本体の内部に配線を形成する場合には、基板本体の側面との間に間隔を設けて層間接続導体を形成する必要があるが、側面電極を形成する場合には、基板本体の側面との間に間隔を設ける必要がないため、基板本体の内部に配線を形成する場合よりも基板本体を小型化できる。 When wiring is formed inside the substrate body, it is necessary to form an interlayer connection conductor with a space between the side surface of the substrate body, but when forming side electrodes, Since it is not necessary to provide a gap between the side surface and the side surface, the substrate body can be made smaller than when wiring is formed inside the substrate body.
積層型セラミック電子部品10は、複数の個基板になる部分を含む未焼結のセラミック層を積層して積層体を形成し、積層体を焼成した後に、個基板に分割することにより、製造することができる。焼成後の基板本体12の厚みは、例えば100〜2000μmである。
The multilayer ceramic
次に、積層型セラミック電子部品10の製造工程について、図1〜図5を参照しながら説明する。図1〜図5において、(a)は要部平面図である。(b)は、(a)の線X−Xに沿って切断した要部断面図である。
Next, the manufacturing process of the multilayer ceramic
(1)まず、基板本体12の各層14a,14b,14c,16a,16bのセラミック層を形成するため、セラミック材料粉末を含み、シート状に成形された未焼結のセラミックグリーンシートを準備する。
(1) First, in order to form the ceramic layers of the
第1及び第2の磁性フェライト層16a,16bになるセラミックグリーンシートには、例えば、酸化鉄、酸化亜鉛、酸化ニッケル及び酸化銅を主成分とする磁性フェライトを添加する。第1及び第2の非磁性フェライト層14a,14cや中間非磁性フェライト層14bになるセラミックグリーンシートには、例えば、酸化鉄、酸化亜鉛及び酸化銅を主成分とする非磁性フェライトを添加する。
For example, magnetic ferrite containing iron oxide, zinc oxide, nickel oxide and copper oxide as main components is added to the ceramic green sheets to be the first and second
側面電極40,42が形成されるセラミックグリーンシート20については、図1に示すように、個片になる部分に、個片になる部分の境界線29との間に間隔を設けて並ぶ複数の第1の貫通孔22を形成する。境界線29は、個片に分割するための分割線に含まれる。
As for the ceramic
例えば、不図示のキャリアシートが貼り付けられたセラミックグリーンシート20の下面20b側から、第1の貫通孔22をレーザ加工する。あるいは、金型を用いて打ち抜き加工を行い、第1の貫通孔22を形成する。第1の貫通孔22同士は、互いに離れていても、互いに1点で接していても、互いに重なり合い、連通していてもよい。
For example, the first through
なお、第1の貫通孔22は、図1(a)に示すように、境界線29の片側において1列に形成されても、例えば図12の要部断面図に示すように、境界線29の片側において2列以上形成されてもよい。
Even if the first through
次いで、図2に示すように、第1の貫通孔22に、導電性材料を含むペースト状の導電性ペースト24を充填する。例えば、不図示のキャリアシートが貼り付けられたセラミックグリーンシート20の下面20b側から、スクリーン印刷等の方法によって、第1の貫通孔22に導電性ペースト24を充填する。
Next, as shown in FIG. 2, the first through
次いで、図3に示すように、境界線29に重なるように、第2の貫通孔28を形成する。例えば、金型を用いて打ち抜き加工を行い、第2の貫通孔28を形成する。
Next, as shown in FIG. 3, the second through
第2の貫通孔28は、各第1の貫通孔22に部分的に重なるように形成する。これにより、第1の貫通孔22と第2の貫通孔28とが連通する開口25が形成され、開口25には、第1の貫通孔22に充填された導電性ペースト24の切断面が露出する。
The second through
複数の第1の貫通孔22に導電性ペースト24を充填することにより、第1の貫通孔22に充填された導電性ペースト24がセラミックグリーンシート20に接触する接触面積が増え、導電性ペースト24の体積当たりの接触面積が大きくなる。その結果、第2の貫通孔28を形成するときに、第1の貫通孔22に充填された導電性ペースト24の剥離を抑制できる。
By filling the plurality of first through
例えば、円錐形状あるいは円筒形状の第1の貫通孔22を形成し、第2の貫通孔28は第1の貫通孔22の円錐形状あるいは円筒形状の中心線を含まないように形成し、第1の貫通孔22の円形断面の半分以上を残すようにする。この場合、第2の貫通孔28を形成することにより形成された開口25は、第1の貫通孔22に充填された導電性ペースト24の開口25に平行な最大断面よりも小さくなるため、第1の貫通孔22に充填された導電性ペースト24は開口25から抜け出しにくい。すなわち、第1の貫通孔22に充填された導電性ペースト24は、第2の貫通孔28を形成するときに、セラミックグリーンシート20から剥離しにくい。
For example, the first through
第1の貫通孔同士が互いに重なり合うように形成すると、それぞれの第1の貫通孔に充填された導電性ペーストがつながって一体となる。この場合、第1の貫通孔同士が1点で接し、あるいは互いに離れるように形成されていると場合と比べ、第2の貫通孔を形成するときにセラミックグリーンシートから剥離しにくい。 When the first through holes are formed so as to overlap each other, the conductive paste filled in each first through hole is connected and integrated. In this case, the first through holes are less likely to peel from the ceramic green sheet when the second through holes are formed as compared with the case where the first through holes are formed so as to be in contact with each other or separated from each other.
次いで、不図示のキャリアシートが貼り付けられたセラミックグリーンシート20の下面20b側から、スクリーン印刷等の方法によって、第2の貫通孔28に、積層体を焼成するときに焼失する焼失材料27としてカーボンペースト等を充填する。
Next, from the
側面電極40,42が形成されないセラミックグリーンシート20xについては、図5に示すように、第1の貫通孔を形成せず、同様の方法で、第3の貫通孔22xのみを加工し、第3の貫通孔22xにカーボンペースト等の焼失材料27を充填する。第3の貫通孔22xは、セラミックグリーンシート20,20xを積層したときに、第2の貫通孔22に重なる領域に形成する。
For the ceramic
図示していないが、セラミックグリーンシート20,20aの上面20a又は下面20bには、導電性ペーストをスクリーン印刷法やグラビア印刷法等により印刷するか、あるいは所定パターン形状の金属箔を転写する等の方法で、コイル30や配線導体になる面内接続導体32,32a,34,34aを形成する。また、層間接続導体36を形成するセラミックグリーンシート20,20xについては、第1の貫通孔22に導電性ペースト24を充填するのと同じ方法で、貫通孔を形成し、この貫通孔に導電性ペーストを充填する。また、セラミックグリーンシートのうち基板本体12の主面12a,12bになる部分には、個片に分割するための分割線に重なるブレイク用溝を形成する。
Although not shown, conductive paste is printed on the
(2)次いで、基板本体12の各層を形成する未焼結のセラミックグリーンシートを、所定の順序で積層し、積層体を形成する。このとき、第1の貫通孔22が形成されたセラミックグリーンシート20の第2の貫通孔28の位置と、第1の貫通孔22が形成されていないセラミックグリーンシート20xの第3の貫通孔28xとの位置とが重なり合うように積層する。
(2) Next, the unsintered ceramic green sheets forming the layers of the
(3)次いで、積層体を焼成する。焼成により、基板本体12の各層を形成するセラミックグリーンシートに含まれるセラミック材料粉末や導電性ペーストを焼結させる。第1の貫通孔22に充填された導電性ペースト24が焼結してビアホール導体が形成される。第2の貫通孔28及び第3の貫通孔28xに充填された焼失材料27は焼成により焼失するため、焼成済み積層体には、積層体の各層が積層された積層方向に貫通する空間が形成され、この空間内にビアホール導体が露出する。
(3) Next, the laminate is fired. By firing, the ceramic material powder and the conductive paste contained in the ceramic green sheet forming each layer of the
(4)次いで、焼成済みの積層体のランド電極及び空間内に露出するビアホール導体にめっき処理を施す。このとき、めっきは磁性フェライト層16a,16bの端面にも付着しやすいため、ビアホール導体が間隔を設けて露出していても、それらの間をつなぐように、磁性フェライト層16a,16bの端面にめっきが付着し、複数のビアホール導体に接続された側面電極40,42が形成される。
(4) Next, the land electrode of the fired laminated body and the via hole conductor exposed in the space are plated. At this time, since the plating easily adheres to the end surfaces of the
(6)次いで、ランド電極に表面実装部品4や半導体素子2などの部品を実装した後、ブレイク用溝に沿って切断し、個片に分割することにより、積層型セラミック電子部品10を得ることができる。
(6) Next, after mounting components such as the surface-mounted
<変形例1> 図8〜図10に示すように、セラミックグリーンシート20に接続導体26を形成してもよい。図8〜図10において、(a)は要部平面図である。(b)は、(a)の線X−Xに沿って切断した要部断面図である。
<Modification 1> As shown in FIGS. 8 to 10, a
図8に示すように、セラミックグリーンシート20に第1の貫通孔22を形成し、第1の貫通孔22に導電性ペースト24を充填した後に、第1の貫通孔22に充填された導電性ペースト24に重なる接続導体26を形成する。接続導体26は、導電性ペーストをスクリーン印刷等により塗布したり、金属箔を貼り付けたりすることによって形成する。接続導体26の形状は、矩形状でも良いが、六角形や菱形等の、長辺部分が境界線29に対して位置される形状でも良い。
As shown in FIG. 8, the first through
次いで、図9に示すように、第2の貫通孔28を形成する。セラミックグリーンシート20と導電性ペースト24と接続導体26は、それぞれの一部分が除去される。第1の貫通孔22に充填された導電性ペースト24は、接続導体26にも接しているため、接続導体26がない場合に比べると、第2の貫通孔28を形成するときにセラミックグリーンシート20から、さらに剥離しにくくなる。
Next, as shown in FIG. 9, a second through
次いで、図10に示すように、第2の貫通孔28に焼失材料27を充填する。
Next, as shown in FIG. 10, the
接続導体26は、第1の貫通孔22に充填された導電性ペースト24に重なるだけでなく、セラミックグリーンシート20に沿って伸びるように形成し、面内接続導体を兼ねるようにしてもよい。
The
<変形例2> 側面電極40,42が形成される磁性フェライト層16a,16bのセラミックグリーンシートは、図5のように第3の貫通孔28xに焼失材料27が充填されたセラミックグリーンシート20xを含んでいてもよい。この場合、第1の貫通孔22に導電性ペーストが充填されたセラミックグリーンシート20の間に、第1の貫通孔22が形成されていないセラミックグリーンシート20xが積層されることにより、ビアホール導体が積層方向に離れて形成されても、めっきは磁性フェライト層16a,16bの端面にも付着しやすいため、離れたビアホール導体同士をつなぐように側面電極を形成できる。
<
第1の貫通孔22に導電性ペーストが充填されたセラミックグリーンシート20の間に、第1の貫通孔が形成されていないセラミックグリーンシート20xを介在させ、第1の貫通孔22に導電性ペースト24が充填されたセラミックグリーンシート20の枚数を減らすと、基板本体12の主面12a,12bの平面度を高めることができる。
A ceramic
すなわち、第1の貫通孔22に充填された導電性ペースト24は、セラミックグリーンシート20よりも、セラミックグリーンシート20に貼り付けられたキャリアフィルムの厚み分だけ、焼成前の積層方向の寸法(厚み)が大きい上、焼成時の収縮率がセラミックグリーンシート20よりも小さい。そのため、第1の貫通孔22に充填された導電性ペースト24が焼結したビアホール導体の積層方向の寸法は、ビアホール導体が形成されたセラミック層の厚みよりも大きくなり、基板本体12の主面12a,12bの平面度が低下する原因となる。
That is, the
第1の貫通孔22に導電性ペースト24が充填されたセラミックグリーンシート20の枚数が減ると、このような基板本体12の主面12a,12bの平面度の低下が抑制され、基板本体12の主面12a,12aの平面度を高めることができる。
When the number of ceramic
<まとめ> 以上に説明したように、側面電極を形成するため、複数の第1の貫通孔を形成し、導電性ペーストを充填すると、充填された導電性ペーストは加工中に剥離しにくい。 <Summary> As described above, when the plurality of first through holes are formed and the conductive paste is filled in order to form the side electrode, the filled conductive paste is difficult to peel off during processing.
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。 The present invention is not limited to the above embodiment, and can be implemented with various modifications.
例えば、本発明は、コイルが形成された積層型セラミック電子部品以外の積層型セラミック電子部品に広く適用することができる。 For example, the present invention can be widely applied to multilayer ceramic electronic components other than the multilayer ceramic electronic component in which a coil is formed.
10,10a,10b 積層型セラミック電子部品
12 基板本体
12a,12b 主面
12s 側面
14a,14b,14c 非磁性フェライト層
16a,16b 磁性フェライト層
20,20x セラミックグリーンシート
22,22x 第1の貫通孔
24 導電性ペースト
25 開口
26 接続導体
27 焼失材料
28,28x 第2の貫通孔
29 境界線
32,32a,32b 面内配線導体
34,34a,34b 綿内配線導体
36 層間接続導体
38 ランド電極
40,42 側面電極
10, 10a, 10b Multilayer ceramic
Claims (6)
前記積層体を形成するための未焼結の前記セラミック層のうち、少なくとも一層の第1のセラミック層について、
前記個基板になる部分に、前記個基板になる部分の境界線との間に間隔を設けて並ぶ複数の第1の貫通孔を形成する第1の工程と、
前記第1の貫通孔に導電性ペーストを充填する第2の工程と、
前記第1の貫通孔に前記導電性ペーストが充填された未焼結の前記第1のセラミック層に、前記第1の貫通孔に部分的に重なり、かつ前記境界線に達する第2の貫通孔を形成する第3の工程と、
前記第2の貫通孔に、前記積層体を焼成するときに焼失する焼失材料を充填する第4の工程と、
を備え、
前記積層体を焼成した後に、前記第1のセラミック層の前記第1の貫通孔に充填された前記導電性ペーストが焼結してビアホール導体が形成され、該ビアホール導体は、前記第1のセラミック層の前記第2の貫通孔に充填された前記焼失材料が焼失して形成された空間内に露出し、
前記空間内に露出した前記ビアホール導体にめっき処理を施して側面電極を形成する工程をさらに備えたことを特徴とする、セラミック型電子部品の製造方法。 A method of manufacturing a multilayer ceramic electronic component by laminating an unsintered ceramic layer including portions to be a plurality of individual substrates to form a laminate, firing the laminate and then dividing the laminate into individual substrates In
Among the unsintered ceramic layers for forming the laminate, at least one first ceramic layer,
A first step of forming a plurality of first through holes arranged at intervals between the portion to be the individual substrate and a boundary line of the portion to be the individual substrate;
A second step of filling the first through hole with a conductive paste;
A second through hole that partially overlaps the first through hole and reaches the boundary line on the unfired first ceramic layer in which the first through hole is filled with the conductive paste. A third step of forming
A fourth step of filling the second through hole with a burnt-out material that burns down when the laminate is fired;
With
After firing the laminated body, the conductive paste filled in the first through-hole of the first ceramic layer is sintered to form a via-hole conductor, and the via-hole conductor is formed from the first ceramic. The burnout material filled in the second through holes of the layer is exposed in the space formed by burning,
A method for manufacturing a ceramic electronic component, further comprising a step of performing a plating process on the via-hole conductor exposed in the space to form a side electrode.
前記第1のセラミック層に積層されたときに前記第1のセラミック層の前記第1の貫通孔と重なる領域の少なくとも一部分を残して、前記第1のセラミック層に積層されたときに前記第1のセラミック層の前記第2の貫通孔と重なる領域に第3の貫通孔を形成する工程と、
第3の貫通孔に前記焼失材料を充填する工程と、
を備え、
前記積層体を焼成した後に、前記第2のセラミック層の前記第3の貫通孔に充填された前記焼失材料が焼失して形成された空間が、前記第1のセラミック層の前記第2の貫通孔に充填された前記焼失材料が焼失して形成された前記空間と連通することを特徴とする、請求項1に記載のセラミック型電子部品の製造方法。 Among the unfired ceramic layers for forming the laminated body, at least one second ceramic layer laminated on the first ceramic layer,
When laminated on the first ceramic layer, the first ceramic layer is laminated on the first ceramic layer, leaving at least a portion of the first ceramic layer overlapping with the first through hole. Forming a third through hole in a region of the ceramic layer overlapping the second through hole;
Filling the third through hole with the burned material;
With
A space formed by burning out the burned material filled in the third through hole of the second ceramic layer after firing the laminate is the second penetration of the first ceramic layer. 2. The method of manufacturing a ceramic electronic component according to claim 1, wherein the burned material filled in the holes communicates with the space formed by burning.
前記第2の工程の後、かつ前記第3の工程の前に、当該セラミック層の主面に前記第1の貫通孔に充填された前記導電性ペーストに重なるように、導電性を有する接続導体を形成する工程を、
さらに備えたことを特徴とする、請求項1又は2に記載のセラミック型電子部品の製造方法。 For at least one of the first ceramic layers,
After the second step and before the third step, the connecting conductor having conductivity so as to overlap the conductive paste filled in the first through hole on the main surface of the ceramic layer. Forming the step,
The method for manufacturing a ceramic electronic component according to claim 1, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011091921A JP2012089818A (en) | 2010-09-24 | 2011-04-18 | Laminate type ceramic electronic component manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010213593 | 2010-09-24 | ||
JP2010213593 | 2010-09-24 | ||
JP2011091921A JP2012089818A (en) | 2010-09-24 | 2011-04-18 | Laminate type ceramic electronic component manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012089818A true JP2012089818A (en) | 2012-05-10 |
Family
ID=46261077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011091921A Withdrawn JP2012089818A (en) | 2010-09-24 | 2011-04-18 | Laminate type ceramic electronic component manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012089818A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014030471A1 (en) * | 2012-08-21 | 2014-02-27 | 株式会社村田製作所 | Laminated substrate and manufacturing method therefor |
JP2016021476A (en) * | 2014-07-14 | 2016-02-04 | 京セラ株式会社 | Electronic component storage package, package assembly, and manufacturing method of electronic component storage package |
US9929067B2 (en) | 2016-04-26 | 2018-03-27 | Canon Kabushiki Kaisha | Ceramic package, method of manufacturing the same, electronic component, and module |
-
2011
- 2011-04-18 JP JP2011091921A patent/JP2012089818A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014030471A1 (en) * | 2012-08-21 | 2014-02-27 | 株式会社村田製作所 | Laminated substrate and manufacturing method therefor |
JP2016021476A (en) * | 2014-07-14 | 2016-02-04 | 京セラ株式会社 | Electronic component storage package, package assembly, and manufacturing method of electronic component storage package |
US9929067B2 (en) | 2016-04-26 | 2018-03-27 | Canon Kabushiki Kaisha | Ceramic package, method of manufacturing the same, electronic component, and module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9129733B2 (en) | Laminated inductor element and manufacturing method thereof | |
KR102004787B1 (en) | Multilayered electronic component and manufacturing method thereof | |
JP5921074B2 (en) | Manufacturing method of laminated substrate | |
JP5621573B2 (en) | Coil built-in board | |
JP2015026760A (en) | Multilayer coil | |
JP2006237078A (en) | Laminated electronic component and laminated ceramic capacitor | |
JPWO2018159481A1 (en) | Multilayer electronic component and method of manufacturing multilayer electronic component | |
JP2007095927A (en) | Wiring board and its production method | |
JP2018060909A (en) | Manufacturing method of laminated coil component | |
JP2011151281A (en) | Method of manufacturing electronic component | |
JP2012089818A (en) | Laminate type ceramic electronic component manufacturing method | |
JP2008153441A (en) | Wiring substrate, and manufacturing method thereof | |
JP2006222441A (en) | Capacitor, wiring board, decoupling circuit, and high-frequency circuit | |
JP4746422B2 (en) | Capacitor manufacturing method and capacitor | |
JP2001251024A (en) | Multilayer aggregation substrate and method for manufacturing multilayer ceramic part | |
WO2018159482A1 (en) | Layered electronic component and method for manufacturing layered electronic component | |
JP5278782B2 (en) | Manufacturing method of aggregate substrate | |
JP2010192643A (en) | Common mode noise filter | |
JP5294828B2 (en) | Laminated board | |
JP2007173627A (en) | Capacitor incorporated into wiring board, and manufacturing method thereof | |
JP5831984B2 (en) | Wiring board manufacturing method | |
JP2015095496A (en) | Laminated component | |
TWI496175B (en) | Ceramic multilayer component | |
WO2024075427A1 (en) | Multilayer ceramic capacitor | |
JP2009194000A (en) | Multiple wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |