JP3935030B2 - Electronic component mounting substrate and electronic component mounting structure - Google Patents
Electronic component mounting substrate and electronic component mounting structure Download PDFInfo
- Publication number
- JP3935030B2 JP3935030B2 JP2002253000A JP2002253000A JP3935030B2 JP 3935030 B2 JP3935030 B2 JP 3935030B2 JP 2002253000 A JP2002253000 A JP 2002253000A JP 2002253000 A JP2002253000 A JP 2002253000A JP 3935030 B2 JP3935030 B2 JP 3935030B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- electronic component
- layer
- conductor layer
- multilayer capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
【0001】
【発明の属する技術分野】
本発明は、積層コンデンサ部を内部に有する電子部品搭載用基板に関する。
【0002】
【従来の技術】
従来、積層コンデンサ部を内部に有する電子部品搭載用基板は、図5〜図7に示すように、絶縁基板の上面にIC,LSI等の電子部品42を搭載するための搭載領域43、電子部品42を半田44等により接続するための電極から成る搭載部46、および搭載部46より引き出された配線導体45が形成された基体41と、基体41の内部に形成された積層コンデンサ部47とから主に構成されている。
【0003】
積層コンデンサ部47は、内層電源導体層および内層接地導体層としての内層導体層49が絶縁層48を介して対向して積層されて成り、また積層コンデンサ部47を貫通する複数の貫通導体が形成されている。
【0004】
複数の貫通導体のうち、第一の貫通導体50aは、一端が配線導体45に接続され、他端が電極パッド51に接続されている。また、第二の貫通導体50bは、積層コンデンサ部47の内層電源導体層と内層接地導体層とを電気的に接続している。そして、貫通導体は、内層電源導体層または内層接地導体層を貫通する部位に、その部位を同心状に取り囲む導体非形成部53によって形成されたランド52が設けられている。
【0005】
なお、図6は、第二の貫通導体50bに設けられたランド52を示すものである。
【0006】
ランド52は、積層コンデンサ部47を形成する際に貫通導体の積層ずれ等による導通不良を防ぐためのものである。ランド52は図7に示すように、貫通導体の周りに円環状に形成されており、貫通導体に接続されて一体化している。ランド52の周囲には貫通導体を同心状に取り囲む導体非形成部53が形成されており、その周りは内層導体層49により囲まれている。
【0007】
各ランド52は直径が同じとされており、また、各ランド52の周りに設けられた導体非形成部53の幅Xも同じになっている。
【0008】
このような電子部品搭載用基板41では、積層コンデンサ部47において、絶縁層48を介して対向する内層導体層49間に電気的な容量成分が発生する。そして、電子部品42の電源電極と接地電極との間に積層コンデンサ部47で生じる容量成分が接続されるように電子部品42の各電極と配線導体45とを接続すると、電子部品42を電源電圧の変動に起因する電源ノイズから保護できる。すなわち、積層コンデンサ部47はデカップリングコンデンサとして機能する。
【0009】
近年、電子部品42は高性能化に伴って消費電力が大きくなってきている。このため、上記のような電子部品搭載用基板41に対して、積層コンデンサ部47の大容量化が要望されている。積層コンデンサ部47を大容量化するための構成としては、絶縁層48を薄くして多層化する構成が考えられる。
【0010】
【発明が解決しようとする課題】
しかしながら、上記従来の電子部品搭載用基板41において、積層コンデンサ部47を大容量化するために、絶縁層48をより薄くしようとすると、絶縁層48を形成するためのセラミックグリーンシートを薄くする必要があるため、セラミックグリーンシートが塑性変形しにくくなる。その結果、セラミックグリーンシートを積層して圧着する際に、セラミックグリーンシートに印刷した各導体層となる導電性ペースト層がセラミックグリーンシート中に十分に埋設しにくくなる。すると、セラミックグリーンシートに導電性ペースト層とそれが存在しない部位との間に段差が生じる。例えば、貫通導体のランド52の周囲の導体非形成部53の部分では、密着に必要な十分な圧力を加えることができず、セラミックグリーンシート同士が密着しにくくなり、セラミックグリーンシート積層体の焼成体において絶縁層48間に隙間が形成され易くなるという問題点があった。
【0011】
このような隙間が形成された積層コンデンサ部47は、貫通導体周囲の機械的強度が不十分であり、また、電流リークにより絶縁不良を生じ易い。さらに、露出する配線導体45をメッキ処理する際に、処理液が上記隙間に入りこむ恐れもある。隙間に入り込んだメッキ液は、ランド52や内層導体層49を腐食し、これらの間の絶縁性を低下させる原因となる。
【0012】
また、積層コンデンサ部47を多層化すると、絶縁層48間の隙間により絶縁層48間の十分な接合強度を得るのが困難となるので、絶縁層48と内層導体層49の間で剥離しやすくなるという問題点もあった。
【0013】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、積層コンデンサ部7を内部に有する電子部品搭載用基板において、貫通導体周囲の機械的強度を高めることができ、また積層コンデンサ部のランドと導体層間の絶縁性を確保できる電子部品搭載用基板を提供することである。
【0014】
【課題を解決するための手段】
本発明の電子部品搭載用基板は、複数の絶縁層が積層されて成る絶縁基板の上面に電子部品を搭載するための電極から成る搭載部および前記電極から引き出された配線導体が形成されているとともに前記絶縁基板の下面に電極パッドが形成されている基体と、該基体の内部に形成された内層電源導体層および内層接地導体層が前記絶縁層を介して対向するようにして交互に積層されて成る積層コンデンサ部と、前記積層コンデンサ部を貫通して前記配線導体から前記電極パッドにかけて形成された第一の貫通導体と、前記積層コンデンサ部の前記内層電源導体層同士または前記内層接地導体層同士を電気的に接続する第二の貫通導体とを具備しており、前記第一および第二の貫通導体は、前記内層電源導体層または前記内層接地導体層を貫通するかまたはそれらに接続する部位に、該部位を同心状に取り囲む導体非形成部によって前記内層電源導体層または前記内層接地導体層から独立した導体層から成るランドが設けられているとともに、隣接する前記内層接地導体層または前記内層電源導体層を貫通するかまたはそれらに接続する部位に、前記ランドおよび前記導体非形成部に対向する補助導体層が設けられていることを特徴とする。
【0015】
【課題を解決するための手段】
本発明の電子部品搭載用基板は、複数の絶縁層が積層されて成る絶縁基板の上面に電子部品を搭載するための電極から成る搭載部および前記電極から引き出された配線導体が形成されているとともに前記絶縁基板の下面に電極パッドが形成されている基体と、該基体の内部に形成された内層導体層が前記絶縁層を介して対向するようにして交互に積層されて成る積層コンデンサ部と、前記積層コンデンサ部を貫通して前記配線導体から前記電極パッドにかけて形成された第一の貫通導体と、前記積層コンデンサ部の前記内層導体層同士を電気的に接続する第二の貫通導体とを具備しており、前記第一および第二の貫通導体は、前記内層導体層を貫通する部位に、該部位を同心状に取り囲む導体非形成部によって前記内層導体層から独立した導体層から成るランドが設けられているとともに、前記絶縁層の積層方向において、前記導体非形成部に隣接する前記内層導体層を貫通するかまたはそれらに接続する部位に、前記ランドおよび前記導体非形成部に対向する補助導体層が前記第一および第二の貫通導体から離間して円環状に設けられていることを特徴とする。
また本発明の電子部品搭載構造体は、上記本発明の電子部品搭載用基板に電子部品を搭載するとともに該電子部品の電源電極と接地電極とを前記積層コンデンサ部の前記内層導体層に電気的に接続したことを特徴とする。
【0016】
【発明の実施の形態】
本発明の電子部品搭載用基板について以下に詳細に説明する。図1,図2は本発明の実施の形態の一例を示す断面図および要部拡大断面図であり、これらの図において、1は基体、2は電子部品、3は搭載部、4は半田、5は配線導体、6は搭載領域である。
【0017】
本発明の電子部品搭載用基板は、複数の絶縁層が積層されて成る絶縁基板の上面に電子部品2を搭載するための電極から成る搭載部3および電極から引き出された配線導体5が形成されているとともに絶縁基板の下面に電極パッド11が形成されている基体1と、基体1の内部に形成された内層電源導体層および内層接地導体層が絶縁層8を介して対向するようにして交互に積層されて成る積層コンデンサ部7と、積層コンデンサ部7を貫通して配線導体5から電極パッド11にかけて形成された第一の貫通導体10と、積層コンデンサ部7の内層電源導体層同士または内層接地導体層同士を電気的に接続する第二の貫通導体10bとを具備し、第一および第二の貫通導体10a,10bは、内層電源導体層または内層接地導体層を貫通するかまたはそれらに接続する部位に、その部位を同心状に取り囲む導体非形成部13によって内層電源導体層または内層接地導体層から独立した導体層から成るランド12が設けられているとともに、隣接する内層接地導体層または内層電源導体層を貫通するかまたはそれらに接続する部位に、ランド12および導体非形成部13に対向する補助導体層14が設けられている構成である。
【0018】
本発明の基体1は、酸化アルミニウム質焼結体(酸化アルミニウムセラミックス),窒化アルミニウム質焼結体,ムライト質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ガラスセラミックス等の電気絶縁材料から成る略四角平板状の絶縁層を積層した絶縁基板から成る。
【0019】
基体1が酸化アルミニウム質焼結体から成る場合、以下のようにして作製される。酸化アルミニウム,酸化珪素,酸化マグネシウム,酸化カルシウム等のセラミック原料粉末に適当な有機バインダ,溶剤,可塑剤,分散剤を添加混合して泥漿状となし、これを従来周知のドクタブレード法でシート状に成形することにより、複数枚のセラミックグリーンシートを得る。次に、これらのセラミックグリーンシートに適当な打ち抜き加工,積層加工,切断加工を施すことにより、基体1となるセラミックグリーンシート成形体を得る。しかる後、このセラミックグリーンシート成形体を約1600℃の温度で焼成することにより製作される。
【0020】
基体1は、その上面に配線導体5が多数設けられており、それらの一端が電極から成る搭載部3となっており、他端が積層コンデンサ部7を貫通する第一の貫通導体10aに接続されている。この配線導体5は、タングステンやモリブデン,銅,銀等の金属のメタライズ層から成り、タングステン等の金属粉末に適当な有機バインダ,溶剤,可塑剤,分散剤等を添加混合して得た金属ペーストを、従来周知のスクリーン印刷法で基体1となるセラミックグリーンシートに所定のパターンに印刷塗布し、これを基体1となるセラミックグリーンシート成形体とともに焼成することによって、基体1の上面に所定のパターンで形成される。この配線導体5は、基体1の内部や下面にも形成されていてもよい。
【0021】
そして、配線導体5の露出表面には、配線導体5が酸化腐食するのを防止するとともに配線導体5と半田4等の接合を良好なものとするために、厚みが1〜10μm程度のニッケルめっき層と厚みが0.1〜3μm程度の金めっき層とが順次被着されている。
【0022】
また、基体1の内部には、内層電源導体層または内層接地導体層としての内層導体層9が絶縁層8を介して交互に配置された積層コンデンサ部7が形成されており、この積層コンデンサ7の複数の絶縁層8と複数の内層導体層9とを積層方向に貫通する複数の貫通導体を備えている。
【0023】
内層導体層9は配線導体5と同様の材料から成り、その厚さは1〜5μmに設定されている。また、絶縁層8は、基体1が例えば酸化アルミニウム質焼結体から成る場合、厚さは20〜30μm程度である。このように絶縁層8を薄型化して、絶縁層8を介して内層導体層9を交互に配置することにより、積層コンデンサ部7を大容量化している。そして、電子部品2の電源電極と接地電極との間に積層コンデンサ部7で生じる容量成分が接続されるように、電子部品2の各電極とその各電極に対応する各内層導体層9に接続されている各配線導体5を接続すると、電子部品2を電源電圧の変動に起因する電源ノイズから保護することができる。すなわち、積層コンデンサ部7はデカップリングコンデンサとして機能する。
【0024】
また、第一の貫通導体10aは、積層コンデンサ部7を貫通して、上端が配線導体5に電気的に接続され、下端が基体1の下面に形成された外部接続用の電極パッド11に接続されている。第一の貫通導体10aは2つあり、積層コンデンサ部7で生じる容量成分の入力部と出力部に相当する各内層導体層9に接続されている。第二の貫通導体10bは、積層コンデンサ部7の内層電源導体層同士または内層接地導体層同士を電気的に接続して、それらの電位を強化するものであり、2つ以上設けることができる。
【0025】
これらの貫通導体は、円柱状のものであり、打ち抜き加工によって各セラミックグリーンシートに貫通孔を形成し、この貫通孔に導電ペーストを充填することによって形成される。この導電ペーストは配線導体5および内層導体層9と同様の高融点金属から成る。
【0026】
また、貫通導体は、図2に示すように、内層導体層9を貫通するか接続する部位に内層導体層9と同じ面に延びる、内層導体層9から独立した導体層から成るランド12を有している。このランド12は、図7に示したように、貫通導体に同軸状に形成された円環状であり、配線導体5および内層導体層9と同様の高融点金属から成る。そして、ランド12の周囲には、幅X(0.01〜0.5mm程度)の導体非形成部13が形成されており、その周囲は内層導体層9により囲まれている。ランド12は貫通導体に一体化して接続されている。
【0027】
さらに、第一の貫通導体10aが接続される、基体1の下面に形成された電極パッド11は、その表面にニッケルや金等の耐食性および導電性の良好なメッキ層が形成されている。このメッキ層は、電極パッド11が腐食するのを防止するとともに、電極パッド11と外部電気回路基板の電極等との接続強度を高めるためのものであり、メッキ層の厚みは1〜20μm程度である。
【0028】
そして、本発明の電子部品用基板は、ランド12が形成された内層導体層9に隣接する内層導体層9を貫通導体が貫通するかまたはそれらに接続する部位に、ランド12および導体非形成部13に対向する補助導体層14が設けられている。これにより、絶縁層8となるセラミックグリーンシートを積層して圧着する際に、補助導体層14が形成されている部位は局部的にセラミックグリーンシートの圧着力が高まるため、補助導体層14に対向するランド12の周囲の導体非形成部13の部分に生じている段差を埋めることができる。その結果、セラミックグリーンシート同士の密着性が向上し、セラミックグリーンシート積層体の焼成体に絶縁層8間の隙間が形成されるのを有効に防止することができる。従って、貫通導体周囲の機械的強度を高めることができ、また積層コンデンサ部7のランド12と内層導体層9との間の絶縁性を確保できる。
【0029】
補助導体層14は略円形のものであり、その直径はランド12および導体非形成部13を合わせた径よりも0.01〜0.5mm程度大きいことが好ましい。この場合、セラミックグリーンシート同士の積層ずれが発生したとしても、導体非形成部13の段差を補助導体層14の厚み分で埋められるため、密着に必要な圧力を加えることができ良好な密着性を付与することができる。この場合、0.01mm未満であると、セラミックグリーンシートの積層ずれにより補助導体層14の厚み分で導体非形成部13の段差を埋められなくなり密着に必要な圧力を加えられずに密着性が低下する傾向にある。他方0.5mmを超えると、導体非形成部13以外の内層導体層9と補助導体層14との重なり部分が大きくなり、密着のための圧力を加えるとセラミックグリーンシートが変形してしまい、セラミックグリーンシート間に隙間が発生して密着性が低下する傾向にある。
【0030】
補助導体層14の厚みは2〜15μmが好ましい。2μm未満では、導体非形成部13の段差を補助導体層14の厚み分で埋めて密着に必要な圧力を加えることが困難になる。15μmを超えると、密着に必要な圧力は十分に得られるが、補助導体層14の周囲に段差が形成され易くなる。
【0031】
さらに、図3,図4は、本発明の実施の形態の他の例を示す断面図,要部拡大断面図であり、ランド32の構成以外は図1,図2に示した構成の電子部品搭載用基板と同様である。この場合、ランド32と絶縁層8を挟んで積層方向に隣り合う内層導体層9の少なくとも一つには、貫通導体の中心軸を中心として導体非形成部13の幅より好ましい0.01〜0.5mm大きい幅を有する円環状の補助導体層34が導体非形成部13に対向するように形成されている。このため、セラミックグリーンシートを積層して圧着する際に、内層導体層9の表面に形成された補助導体層34の厚み分が貫通導体のランド12周囲の導体非形成部13の部分に生じている段差を埋めることができるように、密着に必要な圧力を加えることができる。その結果、セラミックグリーンシート同士の密着性を向上させ、セラミックグリーンシート積層体の焼成体において、絶縁層8間に隙間が形成されるのを有効に防止することができる。
【0032】
なお、補助導体層34の幅の大きさは導体非形成部13の幅より0.01〜0.5mm大きいことが好ましい。この場合、セラミックグリーンシート同士に積層ずれが発生しても、良好な密着性を付与することができる。0.01mm未満であると、積層ずれにより密着性が低下する傾向にあり、他方0.5mmを超えると、導体非形成部13周囲の内層導体層9と補助導体層34との重なり部分が大きくなり、密着のための圧力を加えるとセラミックグリーンシートが変形してしまい、セラミックグリーンシート間に隙間が発生して密着性が低下する傾向にある。
【0033】
かくして、本発明の電子部品搭載用基板によれば、電子部品2が半田4を介して搭載部6に固定され、電子部品2の各電極と配線導体5の電極とが半田4により接続される。これにより、電子部品2の電源電極および接地電極がそれぞれ内層導体層9に接続されている配線導体5に接続されることとなる。そして、電子部品2は例えば樹脂で覆われて封止された後、電極パッド11を外部電気回路基板上の電極等に半田等の導電性接合材にて固定される。
【0034】
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
【0035】
【発明の効果】
本発明の電子部品搭載用基板は、複数の絶縁層が積層されて成る絶縁基板の上面に電子部品を搭載するための電極から成る搭載部および電極から引き出された配線導体が形成されているとともに絶縁基板の下面に電極パッドが形成されている基体と、基体の内部に形成された内層電源導体層および内層接地導体層が絶縁層を介して対向するようにして交互に積層されて成る積層コンデンサ部と、積層コンデンサ部を貫通して配線導体から電極パッドにかけて形成された第一の貫通導体と、積層コンデンサ部の内層電源導体層同士または内層接地導体層同士を電気的に接続する第二の貫通導体とを具備し、第一および第二の貫通導体は、内層電源導体層または内層接地導体層を貫通するかまたはそれらに接続する部位に、その部位を同心状に取り囲む導体非形成部によって内層電源導体層または内層接地導体層から独立した導体層から成るランドが設けられているとともに、隣接する内層接地導体層または内層電源導体層を貫通するかまたはそれらに接続する部位に、ランドおよび導体非形成部に対向する補助導体層が設けられていることにより、絶縁層となるセラミックグリーンシートを積層して圧着する際に、補助導体層が形成されている部位は局部的にセラミックグリーンシートの圧着力が高まるため、補助導体層に対向するランドの周囲の導体非形成部の部分に生じている段差を埋めることができる。その結果、セラミックグリーンシート同士の密着性が向上し、セラミックグリーンシート積層体の焼成体に絶縁層間の隙間が形成されるのを有効に防止することができる。従って、貫通導体周囲の機械的強度を高めることができ、また積層コンデンサ部のランドと内層接地導体層または内層電源導体層との間の絶縁性を確保できる。
【図面の簡単な説明】
【図1】本発明の電子部品搭載用基板について実施の形態の一例を示す断面図である。
【図2】図1の電子部品搭載用基板の要部拡大断面図である。
【図3】本発明の電子部品搭載用基板について実施の形態の他の例を示す断面図である。
【図4】図3の電子部品搭載用基板の要部拡大断面図である。
【図5】従来の電子部品搭載用基板の一例を示す断面図である。
【図6】図5の電子部品搭載用基板の要部拡大断面図である。
【図7】電子部品搭載用基板の貫通導体に設けられたランドの部分を示す部分平面図である。
【符号の説明】
1:基体
2:電子部品
3:搭載部
4:半田
5:配線導体
7:積層コンデンサ部
8:絶縁層
9:内層導体層
10a:第一の貫通導体
10b:第二の貫通導体
11:電極パッド
12:ランド
13:導体非形成部
14:補助導体層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic component mounting board having a multilayer capacitor portion therein.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, an electronic component mounting board having a multilayer capacitor portion therein includes, as shown in FIGS. 5 to 7, a
[0003]
The
[0004]
Of the plurality of through conductors, the first through conductor 50 a has one end connected to the
[0005]
FIG. 6 shows a
[0006]
The
[0007]
The
[0008]
In such an electronic
[0009]
In recent years, the power consumption of the
[0010]
[Problems to be solved by the invention]
However, in the above-described conventional electronic
[0011]
The
[0012]
In addition, when the
[0013]
Accordingly, the present invention has been completed in view of the above-described conventional problems, and an object of the present invention is to increase the mechanical strength around the through conductor in the electronic component mounting board having the multilayer capacitor portion 7 therein. Another object of the present invention is to provide an electronic component mounting board capable of ensuring insulation between a land of a multilayer capacitor portion and a conductor layer.
[0014]
[Means for Solving the Problems]
In the electronic component mounting substrate of the present invention, a mounting portion composed of an electrode for mounting the electronic component and a wiring conductor drawn from the electrode are formed on the upper surface of the insulating substrate formed by laminating a plurality of insulating layers. In addition, a base having electrode pads formed on the lower surface of the insulating substrate, and an inner power source conductor layer and an inner ground conductor layer formed in the base are alternately laminated so as to face each other with the insulating layer interposed therebetween. A multilayer capacitor portion, a first through conductor formed through the multilayer capacitor portion and extending from the wiring conductor to the electrode pad, and the inner power supply conductor layers of the multilayer capacitor portion or the inner ground conductor layer. A second through conductor that electrically connects each other, and the first and second through conductors penetrate the inner power supply conductor layer or the inner ground conductor layer. Or a land connected to them by a conductor non-forming portion that concentrically surrounds the portion, and a land made of a conductor layer independent of the inner power supply conductor layer or the inner ground conductor layer is provided and adjacent to the land. An auxiliary conductor layer facing the land and the conductor non-forming portion is provided at a portion passing through or connected to the inner ground conductor layer or the inner power supply conductor layer.
[0015]
[Means for Solving the Problems]
In the electronic component mounting substrate of the present invention, a mounting portion composed of an electrode for mounting the electronic component and a wiring conductor drawn from the electrode are formed on the upper surface of the insulating substrate formed by laminating a plurality of insulating layers. In addition, a base body in which electrode pads are formed on the lower surface of the insulating substrate, and a multilayer capacitor section in which inner conductor layers formed inside the base body are alternately stacked so as to face each other through the insulating layer; A first through conductor formed through the multilayer capacitor portion and extending from the wiring conductor to the electrode pad, and a second through conductor electrically connecting the inner layer conductor layers of the multilayer capacitor portion. The first and second penetrating conductors are provided in a portion penetrating the inner layer conductor layer at a portion that penetrates the inner layer conductor layer, and is independent of the inner conductor layer by a conductor non-forming portion that concentrically surrounds the portion. A land formed of layers, and in the stacking direction of the insulating layer, the land and the conductor are not formed at a portion that penetrates or is connected to the inner conductor layer adjacent to the conductor non-forming portion. An auxiliary conductor layer facing the part is provided in an annular shape spaced apart from the first and second through conductors.
The electronic component mounting structure according to the present invention mounts an electronic component on the electronic component mounting substrate according to the present invention, and electrically connects a power electrode and a ground electrode of the electronic component to the inner conductor layer of the multilayer capacitor portion. It is characterized by being connected to.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
The electronic component mounting board of the present invention will be described in detail below. 1 and 2 are a sectional view and an enlarged sectional view showing an example of an embodiment of the present invention. In these drawings, 1 is a base, 2 is an electronic component, 3 is a mounting portion, 4 is solder, 5 is a wiring conductor, and 6 is a mounting area.
[0017]
In the electronic component mounting substrate of the present invention, a mounting portion 3 composed of an electrode for mounting the electronic component 2 and a wiring conductor 5 drawn from the electrode are formed on the upper surface of the insulating substrate formed by laminating a plurality of insulating layers. And the base 1 in which the
[0018]
The substrate 1 of the present invention includes an aluminum oxide sintered body (aluminum oxide ceramics), an aluminum nitride sintered body, a mullite sintered body, a silicon carbide sintered body, a silicon nitride sintered body, a glass ceramic, and the like. It consists of an insulating substrate on which a substantially square plate-like insulating layer made of an electrically insulating material is laminated.
[0019]
When the substrate 1 is made of an aluminum oxide sintered body, it is manufactured as follows. Appropriate organic binder, solvent, plasticizer and dispersant are added to and mixed with ceramic raw material powder such as aluminum oxide, silicon oxide, magnesium oxide, calcium oxide, etc. to form a slurry, and this is formed into a sheet by a conventionally known doctor blade method. By molding into a plurality of ceramic green sheets. Next, a ceramic green sheet molded body to be the substrate 1 is obtained by subjecting these ceramic green sheets to appropriate punching, laminating, and cutting. Thereafter, the ceramic green sheet compact is produced by firing at a temperature of about 1600 ° C.
[0020]
The base body 1 is provided with a large number of wiring conductors 5 on its upper surface, one end of which is a mounting portion 3 made of an electrode, and the other end is connected to a first through
[0021]
The exposed surface of the wiring conductor 5 is nickel-plated with a thickness of about 1 to 10 μm in order to prevent the wiring conductor 5 from being oxidized and corroded and to improve the bonding between the wiring conductor 5 and the solder 4 and the like. A layer and a gold plating layer having a thickness of about 0.1 to 3 μm are sequentially deposited.
[0022]
In addition, a multilayer capacitor portion 7 in which inner layer conductor layers 9 as inner layer power supply conductor layers or inner layer ground conductor layers are alternately arranged via insulating
[0023]
The
[0024]
Further, the first through
[0025]
These through conductors are cylindrical, and are formed by forming through holes in each ceramic green sheet by punching and filling the through holes with a conductive paste. This conductive paste is made of a refractory metal similar to the wiring conductor 5 and the
[0026]
Further, as shown in FIG. 2, the through conductor has a
[0027]
Furthermore, the
[0028]
The electronic component substrate of the present invention includes a
[0029]
The
[0030]
The thickness of the
[0031]
3 and 4 are a cross-sectional view and an enlarged cross-sectional view of the main part showing another example of the embodiment of the present invention. The electronic component having the structure shown in FIGS. This is the same as the mounting substrate. In this case, at least one of the inner conductor layers 9 adjacent to each other in the laminating direction across the land 32 and the insulating
[0032]
Note that the width of the
[0033]
Thus, according to the electronic component mounting substrate of the present invention, the electronic component 2 is fixed to the mounting
[0034]
Note that the present invention is not limited to the above-described embodiment, and various modifications may be made without departing from the scope of the present invention.
[0035]
【The invention's effect】
In the electronic component mounting board of the present invention, a mounting portion composed of an electrode for mounting the electronic component and a wiring conductor drawn from the electrode are formed on the upper surface of the insulating substrate formed by laminating a plurality of insulating layers. A multilayer capacitor in which a base body having electrode pads formed on the lower surface of an insulating substrate, and an inner power source conductor layer and an inner ground conductor layer formed inside the base body are alternately stacked so as to face each other with an insulating layer therebetween A first through conductor formed between the wiring conductor and the electrode pad through the multilayer capacitor portion, and a second power source electrically connecting the inner power supply conductor layers or the inner ground conductor layers of the multilayer capacitor portion. The first and second through conductors are disposed concentrically at portions that penetrate or connect to the inner power supply conductor layer or inner ground conductor layer. A land made of a conductor layer independent of the inner power supply conductor layer or the inner ground conductor layer is provided by the surrounding conductor non-forming portion, and penetrates or is connected to the adjacent inner ground conductor layer or inner power conductor layer. Since the auxiliary conductor layer facing the land and the conductor non-forming portion is provided in the part, the part where the auxiliary conductor layer is formed is locally localized when the ceramic green sheet serving as the insulating layer is laminated and crimped. In particular, since the pressing force of the ceramic green sheet is increased, it is possible to fill a step generated in the portion of the conductor non-forming portion around the land facing the auxiliary conductor layer. As a result, the adhesion between the ceramic green sheets is improved, and the formation of a gap between the insulating layers in the fired body of the ceramic green sheet laminate can be effectively prevented. Therefore, the mechanical strength around the through conductor can be increased, and insulation between the land of the multilayer capacitor portion and the inner ground conductor layer or the inner power source conductor layer can be secured.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of an embodiment of an electronic component mounting board according to the present invention.
2 is an enlarged cross-sectional view of a main part of the electronic component mounting board of FIG. 1;
FIG. 3 is a cross-sectional view showing another example of the embodiment of the electronic component mounting board of the present invention.
4 is an enlarged cross-sectional view of a main part of the electronic component mounting board of FIG. 3;
FIG. 5 is a cross-sectional view showing an example of a conventional electronic component mounting substrate.
6 is an enlarged cross-sectional view of a main part of the electronic component mounting board of FIG. 5;
FIG. 7 is a partial plan view showing a land portion provided on a through conductor of an electronic component mounting board.
[Explanation of symbols]
1: Substrate 2: Electronic component 3: Mounting portion 4: Solder 5: Wiring conductor 7: Multilayer capacitor portion 8: Insulating layer 9: Inner layer conductor layer
10a: First through conductor
10b: Second through conductor
11: Electrode pad
12: Land
13: Conductor non-forming part
14: Auxiliary conductor layer
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002253000A JP3935030B2 (en) | 2002-08-30 | 2002-08-30 | Electronic component mounting substrate and electronic component mounting structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002253000A JP3935030B2 (en) | 2002-08-30 | 2002-08-30 | Electronic component mounting substrate and electronic component mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004095734A JP2004095734A (en) | 2004-03-25 |
JP3935030B2 true JP3935030B2 (en) | 2007-06-20 |
Family
ID=32059128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002253000A Expired - Fee Related JP3935030B2 (en) | 2002-08-30 | 2002-08-30 | Electronic component mounting substrate and electronic component mounting structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3935030B2 (en) |
-
2002
- 2002-08-30 JP JP2002253000A patent/JP3935030B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004095734A (en) | 2004-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6768061B2 (en) | Multilayer circuit board | |
US9609754B2 (en) | Package for mounting electronic element, electronic device, and imaging module | |
JP4965237B2 (en) | Wiring board built-in capacitor and wiring board | |
JP3911466B2 (en) | Electronic component mounting substrate and electronic component mounting structure | |
JP3854160B2 (en) | Multilayer wiring board | |
JP4012652B2 (en) | Semiconductor device | |
JP3935030B2 (en) | Electronic component mounting substrate and electronic component mounting structure | |
JP5294828B2 (en) | Laminated board | |
JP6250943B2 (en) | Wiring board | |
JP2005268672A (en) | Substrate | |
JP2005136232A (en) | Wiring board | |
JP4841234B2 (en) | Manufacturing method of wiring substrate with built-in via array capacitor | |
JP3466398B2 (en) | Wiring board and its manufacturing method | |
WO2007010705A1 (en) | Capacitor, method for manufacturing capacitor, substrate with built-in capacitor, and method for manufacturing substrate with built-in capacitor | |
JP3025379B2 (en) | Manufacturing method of multilayer capacitor | |
JP3909285B2 (en) | Wiring board | |
JP5388677B2 (en) | Capacitor, method for manufacturing the same, and wiring board | |
JP4623988B2 (en) | Capacitor and its mounting structure | |
JP2004281470A (en) | Wiring board | |
KR20170034712A (en) | Printed circuit board and method of manufacturing the same | |
JP4423053B2 (en) | Wiring board | |
JP3872402B2 (en) | Wiring board | |
JP5524681B2 (en) | Wiring board built-in capacitor and wiring board | |
JP2783304B2 (en) | Electronic component storage package | |
JP2005136235A (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3935030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |