JP5524681B2 - Wiring board built-in capacitor and wiring board - Google Patents
Wiring board built-in capacitor and wiring board Download PDFInfo
- Publication number
- JP5524681B2 JP5524681B2 JP2010085580A JP2010085580A JP5524681B2 JP 5524681 B2 JP5524681 B2 JP 5524681B2 JP 2010085580 A JP2010085580 A JP 2010085580A JP 2010085580 A JP2010085580 A JP 2010085580A JP 5524681 B2 JP5524681 B2 JP 5524681B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- ceramic
- wiring board
- main surface
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 271
- 239000010410 layer Substances 0.000 claims description 237
- 239000000919 ceramic Substances 0.000 claims description 113
- 239000011347 resin Substances 0.000 claims description 89
- 229920005989 resin Polymers 0.000 claims description 89
- 239000004020 conductor Substances 0.000 claims description 88
- 239000000758 substrate Substances 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 21
- 239000003985 ceramic capacitor Substances 0.000 description 64
- 239000000945 filler Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 21
- 238000007747 plating Methods 0.000 description 18
- 239000010408 film Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 15
- 229910010293 ceramic material Inorganic materials 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000000843 powder Substances 0.000 description 6
- 238000005422 blasting Methods 0.000 description 5
- 238000010304 firing Methods 0.000 description 5
- 238000010348 incorporation Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 244000137852 Petrea volubilis Species 0.000 description 1
- 229930182556 Polyacetal Natural products 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000805 composite resin Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920006324 polyoxymethylene Polymers 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、配線基板に内蔵される配線基板内蔵用コンデンサ、及び当該コンデンサを内蔵した配線基板に関するものである。 The present invention relates to a wiring board built-in capacitor built in a wiring board, and a wiring board containing the capacitor.
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するICチップ搭載用配線基板においては、ICチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ(「キャパシタ」とも言う)を設けることが提案されている。例えば、樹脂コア基板内にコンデンサを埋め込んだ配線基板(例えば特許文献1参照)や、樹脂コア基板の表面や裏面に形成されたビルドアップ層内にコンデンサを埋め込んだ配線基板が従来提案されている。 In recent years, semiconductor integrated circuit elements (IC chips) used as computer microprocessors and the like have become increasingly faster and more functional, with an accompanying increase in the number of terminals and a tendency to narrow the pitch between terminals. . In general, a large number of terminals are densely arranged on the bottom surface of an IC chip, and such a terminal group is connected to a terminal group on the motherboard side in the form of a flip chip. However, it is difficult to connect the IC chip directly on the mother board because there is a large difference in the pitch between the terminals on the IC chip side terminal group and the mother board side terminal group. For this reason, a method is generally employed in which a package is prepared by mounting an IC chip on an IC chip mounting wiring board, and the package is mounted on a motherboard. In a wiring board for mounting an IC chip constituting this type of package, it has been proposed to provide a capacitor (also referred to as a “capacitor”) in order to reduce switching noise of the IC chip and stabilize the power supply voltage. . For example, a wiring substrate in which a capacitor is embedded in a resin core substrate (see, for example, Patent Document 1) and a wiring substrate in which a capacitor is embedded in a buildup layer formed on the front surface or the back surface of the resin core substrate have been proposed. .
特許文献1記載の配線基板では、コア基板に形成された開口部にビアアレイタイプのコンデンサが収納され、コア基板の表面側及び裏面側に樹脂層間絶縁層と導体層とを積層してなるビルドアップ層が形成されている。また、特許文献1記載の配線基板に内蔵されるコンデンサでは、側面に凹部を形成することにより、コンデンサ周囲に設けられる樹脂材との密着性が高められている。なお、このコンデンサは、ミシン目状のブレイク溝が形成された多数個取り用セラミック焼結体をそのブレイク溝に沿って分割(ブレイク加工)して得られる。その際、ブレイク溝の部分が、コンデンサ側面における凹部となる。図28には、特許文献1のコンデンサ400を示している。図28に示されるように、コンデンサ400において、コンデンサ側面401に形成される凹部402は、コンデンサ400の厚さ方向においてほぼ等しい幅を有し、側面から見た形状が長方形となっている。
In the wiring board described in
ところで、図28のコンデンサ400を配線基板に内蔵する場合、コンデンサ400の主面403側から凹部402の先端402a側に樹脂材が充填されることとなる。この場合、凹部402の幅が等しいため樹脂材が先端402a側に充填され難く、特に先端402a側の頂点部分が角張った形状であるため樹脂材が充填され難い。また、凹部402において長方形の頂点部分に樹脂が充填された場合でも、その頂点部分に応力が集中するため、頂点部分から樹脂材側にクラックが発生し易くなるといった問題が生じる。
When the
本発明は上記の課題に鑑みてなされたものであり、その目的は、配線基板における樹脂材との密着性を向上することができる配線基板内蔵用コンデンサを提供することにある。また、別の目的は、上記コンデンサを内蔵した信頼性の高い配線基板を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a wiring board built-in capacitor that can improve the adhesion between the wiring board and a resin material. Another object is to provide a highly reliable wiring board incorporating the capacitor.
そして上記課題を解決するための手段(手段1)としては、第1主面、前記第1主面の反対側に位置する第2主面及び前記第1主面と前記第2主面との間に位置する側面を有する板状をなすとともに、内部電極及びセラミック誘電体層を積層して多層化した構造を有するコンデンサ本体を備えた配線基板内蔵用コンデンサであって、前記コンデンサ本体の前記側面には、前記セラミック誘電体層を構成するセラミックが露出するとともに、前記第1主面及び前記第2主面のうちの少なくとも一方の側を基端部として前記コンデンサ本体の厚さ方向に延びる複数の凹部が形成され、前記複数の凹部は、前記厚さ方向に沿った長さが前記コンデンサ本体の厚さよりも小さく、前記側面側から見たときの前記基端部の幅が前記先端部の幅よりも大きいとともに、前記複数の凹部は、前記厚さ方向に向かうに従って一旦幅狭になってから再び幅広になる括れ部を、前記基端部と前記先端部との間に有し、前記コンデンサ本体は、前記セラミック誘電体層間において前記内部電極よりも外側に配置され、前記内部電極と電気的に独立したダミー内部電極を有していることを特徴とした配線基板内蔵用コンデンサがある。 And as means (means 1) for solving the above-mentioned problem, there are a first main surface, a second main surface located on the opposite side of the first main surface, and the first main surface and the second main surface. A wiring board built-in capacitor comprising a capacitor body having a multi-layered structure in which an internal electrode and a ceramic dielectric layer are laminated and having a plate-like shape having side surfaces positioned therebetween, wherein the side surface of the capacitor body A plurality of ceramics that expose the ceramic dielectric layer and that extend in the thickness direction of the capacitor body with a base end portion at least one of the first main surface and the second main surface. The plurality of recesses have a length along the thickness direction smaller than the thickness of the capacitor main body, and the width of the base end portion when viewed from the side surface is the length of the tip end portion. larger than the width In addition, the plurality of recesses have a constricted portion that is once narrowed and then widened again in the thickness direction between the base end portion and the tip end portion, and the capacitor main body includes: There is a wiring board built-in capacitor characterized in that it has a dummy internal electrode disposed outside the internal electrode between the ceramic dielectric layers and electrically independent of the internal electrode .
従って、手段1に記載の発明によると、コンデンサ本体の側面に凹部が複数形成されているので、配線基板内蔵用コンデンサを配線基板に内蔵したときに、樹脂材との接触面積が大きくなる。また、複数の凹部は、基端部となる主面側よりも先端側がすぼまった形状(先細りする形状)となるため、樹脂材が凹部内に確実に充填され、樹脂材との密着性を十分に確保することができる。従って、本発明の配線基板内蔵用コンデンサを用いれば、配線基板の信頼性を高めることができる。
Therefore, according to the invention described in
複数の凹部は、側面を基準としたときの基端部の深さが先端部の深さよりも大きいことが好ましい。このようにすると、凹部において基端部側から先端部側に樹脂材を確実に充填することができ、樹脂材との密着性を十分に確保することができる。 In the plurality of recesses, it is preferable that the depth of the base end portion with respect to the side surface is larger than the depth of the tip end portion. If it does in this way, in a crevice, resin material can be certainly filled from the base end side to the tip part side, and adhesiveness with a resin material can fully be secured.
複数の凹部の先端部は、側面側から見て丸みを帯びた形状を有していることが好ましい。この場合、凹部の先端部に加わる応力が分散され、樹脂材側にクラックが発生するといった問題を回避することができる。 It is preferable that the front-end | tip part of a some recessed part has a rounded shape seeing from the side surface side. In this case, it is possible to avoid the problem that the stress applied to the tip of the concave portion is dispersed and cracks are generated on the resin material side.
上記手段1において、コンデンサ本体は、セラミック誘電体層間において内部電極よりも外側に配置され、内部電極と電気的に独立したダミー内部電極を有しているので、コンデンサ本体の端部の厚さを厚くすることができ、端部付近に形成される段差を緩和することができる。また、複数の凹部は、厚さ方向に向かうに従って一旦幅狭になってから再び幅広になる括れ部を、基端部と先端部との間に有しているので、樹脂材との嵌合性が増す。このため、配線基板内において、樹脂材を介してコンデンサを確実に固定することができる。
In the
コンデンサ本体の側面には、ダミー内部電極の端部が露出している電極露出領域と、ダミー内部電極の端部が露出していない電極非露出領域とが存在し、括れ部が電極非露出領域に位置していることが好ましい。また、凹部においてコンデンサ本体の厚さ方向に沿った長さは、コンデンサ本体の厚さの55%以上90%以下であり、電極非露出領域は、第1主面及び前記第2主面からともに略等しい距離にあることが好ましい。この場合、コンデンサ本体における厚さ方向の略中央部に括れ部が形成されるため、配線基板内にコンデンサをより確実に固定することができる。 On the side surface of the capacitor body, there are an electrode exposed region where the end portion of the dummy internal electrode is exposed and an electrode non-exposed region where the end portion of the dummy internal electrode is not exposed, and the constricted portion is an electrode non-exposed region. It is preferable that it is located in. Further, the length along the thickness direction of the capacitor body in the recess is 55% or more and 90% or less of the thickness of the capacitor body, and the electrode non-exposed region is both from the first main surface and the second main surface. It is preferable that the distances are approximately equal. In this case, since the constricted portion is formed at a substantially central portion in the thickness direction of the capacitor body, the capacitor can be more reliably fixed in the wiring board.
配線基板内蔵用コンデンサは、内部電極に対して電気的に接続された複数のコンデンサ内ビア導体を備え、複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサであることが好ましい。このような構造であれば、コンデンサのインダクタンスの低減化を図ることができ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。 The wiring board built-in capacitor is a via array type capacitor having a plurality of via conductors in the capacitor electrically connected to the internal electrode, and the plurality of via conductors in the capacitor are arranged in an array as a whole. Is preferred. With such a structure, the inductance of the capacitor can be reduced, and high-speed power supply for absorbing noise and smoothing power fluctuations can be performed.
セラミック誘電体層は、例えば、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウム等の誘電体セラミックから構成されている。その他、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックからも構成することができ、要求特性に応じてアルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックからも構成することができる。 The ceramic dielectric layer is made of a dielectric ceramic such as barium titanate, lead titanate, strontium titanate, or the like. In addition, it can also be composed of low-temperature fired ceramics such as borosilicate glass or lead borosilicate glass added with an inorganic ceramic filler such as alumina. Depending on the required characteristics, alumina, aluminum nitride, boron nitride It can also be composed of a high-temperature fired ceramic such as silicon, silicon carbide, or silicon nitride.
内部電極、ダミー内部電極及びコンデンサ内ビア導体としては特に限定されないが、メタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック(例えばアルミナ等)からなる場合には、メタライズ導体中の金属粉末として、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、マンガン(Mn)等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック(例えばガラスセラミック等)からなる場合には、メタライズ導体中の金属粉末として、銅(Cu)または銀(Ag)等やそれらの合金が選択可能である。 Although it does not specifically limit as an internal electrode, a dummy internal electrode, and a via conductor in a capacitor, It is preferable that it is a metallized conductor. The metallized conductor is formed by applying a conductive paste containing metal powder by a conventionally well-known method, for example, a metallized printing method, followed by baking. When the metallized conductor and the ceramic dielectric layer are formed by the co-firing method, the metal powder in the metallized conductor needs to have a melting point higher than the firing temperature of the ceramic dielectric layer. For example, when the ceramic dielectric layer is made of a so-called high-temperature fired ceramic (for example, alumina or the like), nickel (Ni), tungsten (W), molybdenum (Mo), manganese (Mn), or the like is used as the metal powder in the metallized conductor. And their alloys can be selected. When the ceramic dielectric layer is made of a so-called low-temperature fired ceramic (for example, glass ceramic), copper (Cu) or silver (Ag) or an alloy thereof can be selected as the metal powder in the metallized conductor.
また、上記課題を解決するための別の手段(手段2)としては、前記配線基板内蔵用コンデンサが、コア主面及びコア裏面を有する樹脂コア基板内、または、樹脂層間絶縁層及び導体層を積層した構造を有する配線積層部内に収容されていることを特徴とする配線基板がある。 Further, as another means (means 2) for solving the above problem, the wiring board built-in capacitor has a resin core substrate having a core main surface and a core back surface, or a resin interlayer insulating layer and a conductor layer. There is a wiring board characterized in that it is accommodated in a wiring laminated portion having a laminated structure.
従って、手段2の配線基板によると、コンデンサ本体の側面に複数の凹部が形成されるので、配線基板内蔵用コンデンサと樹脂層間絶縁層との接触面積が大きくなり、両者の密着性が向上する。また、複数の凹部は、基端部となる主面側よりも先端側がすぼまった形状となっているため、樹脂材が凹部内に確実に充填され、樹脂材との密着性を十分に確保することができる。従って、本発明の配線基板内蔵用コンデンサを用いれば、配線基板の信頼性を高めることができる。
Therefore, according to the wiring board of
樹脂層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂層間絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。 The resin interlayer insulating layer can be appropriately selected in consideration of insulation, heat resistance, moisture resistance, and the like. Preferred examples of the polymer material for forming the resin interlayer insulation layer include thermosetting resins such as epoxy resin, phenol resin, urethane resin, silicone resin, polyimide resin, polycarbonate resin, acrylic resin, polyacetal resin, polypropylene resin. And other thermoplastic resins. In addition, composite materials of these resins and organic fibers such as glass fibers (glass woven fabrics and glass nonwoven fabrics) and polyamide fibers, or three-dimensional network fluorine-based resin base materials such as continuous porous PTFE, epoxy resins, etc. A resin-resin composite material impregnated with a thermosetting resin may be used.
導体層は主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやCVD等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。 The conductor layer is mainly made of copper and is formed by a known method such as a subtractive method, a semi-additive method, or a full additive method. Specifically, for example, techniques such as etching of copper foil, electroless copper plating, or electrolytic copper plating are applied. Note that a conductor layer can be formed by etching after forming a thin film by a technique such as sputtering or CVD, or a conductor layer can be formed by printing a conductive paste or the like.
[第1の実施の形態]
以下、本発明を配線基板に具体化した第1の実施の形態を図面に基づき詳細に説明する。
[First Embodiment]
Hereinafter, a first embodiment in which the present invention is embodied in a wiring board will be described in detail with reference to the drawings.
図1に示されるように、本実施の形態の配線基板10は、ICチップ搭載用の配線基板である。配線基板10は、ガラスエポキシからなる樹脂コア基板11と、樹脂コア基板11のコア主面12(図1では上面)上に形成される第1ビルドアップ層31(配線積層部)と、樹脂コア基板11のコア裏面13(図1では下面)上に形成される第2ビルドアップ層32(配線積層部)とからなる。
As shown in FIG. 1, the
樹脂コア基板11における複数個所には厚さ方向に貫通するスルーホール用孔15が形成されており、スルーホール用孔15内にはスルーホール導体16が形成されている。スルーホール導体16は、樹脂コア基板11のコア主面12側とコア裏面13側とを接続している。また、樹脂コア基板11のコア主面12及びコア裏面13には、銅からなる導体層41がパターン形成されており、各導体層41は、スルーホール導体16に電気的に接続されている。
Through
樹脂コア基板11のコア主面12上に形成された第1ビルドアップ層31は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂層間絶縁層33,35と、銅からなる導体層42とを交互に積層した構造を有している。第2層の樹脂層間絶縁層35の表面上における複数箇所には、端子パッド44がアレイ状に形成されている。さらに、樹脂層間絶縁層35の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。端子パッド44の表面上には、複数のはんだバンプ45が配設されている。各はんだバンプ45は、矩形平板状をなすICチップ21の面接続端子22に電気的に接続されている。なお、各端子パッド44及び各はんだバンプ45が形成される領域は、ICチップ21を搭載可能なICチップ搭載領域23である。また、第1層の樹脂層間絶縁層33内には複数のビア導体43が形成され、第2層の樹脂層間絶縁層35内にも複数のビア導体43が形成されている。各ビア導体43は、導体層41,42及び端子パッド44を相互に電気的に接続している。
The
樹脂コア基板11のコア裏面13上に形成された第2ビルドアップ層32は、上述した第1ビルドアップ層31とほぼ同じ構造を有している。即ち、第2ビルドアップ層32は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂層間絶縁層34,36と、導体層42とを交互に積層した構造を有している。樹脂層間絶縁層36の下面上における複数箇所には、ビア導体43を介して導体層42に電気的に接続されるBGA用パッド48がアレイ状に形成されている。また、樹脂層間絶縁層36の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、BGA用パッド48を露出させる開口部40が形成されている。BGA用パッド48の表面上には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ49が配設されている。そして、各はんだバンプ49により、図1に示される配線基板10は図示しないマザーボード上に実装される。
The
樹脂コア基板11は、縦25mm×横25mm×厚さ0.9mmの平面視略矩形板状であり、コア主面12の中央部及びコア裏面13の中央部にて開口する平面視で矩形状の収容穴部90を1つ有している。即ち、収容穴部90は貫通穴である。なお、収容穴部90は、四隅に面取り寸法0.1mm以上2.0mm以下の面取り部を有している。そして、収容穴部90内には、セラミックコンデンサ101(配線基板内蔵用コンデンサ)が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ101は、コンデンサ主面102をコア主面12と同じ側に向け、かつ、コンデンサ裏面103をコア裏面13と同じ側に向けた状態で収容されている。
The
本実施の形態のセラミックコンデンサ101は、縦12.0mm×横12.0mm×厚さ0.9mmの平面視略矩形板状である。セラミックコンデンサ101は、樹脂コア基板11において前記ICチップ搭載領域23の真下の領域に配置されている。なお、ICチップ搭載領域23の面積(ICチップ21において面接続端子22が形成される面の面積)は、セラミックコンデンサ101のコンデンサ主面102の面積よりも小さくなるように設定されている。セラミックコンデンサ101の厚さ方向から見た場合、ICチップ搭載領域23は、セラミックコンデンサ101のコンデンサ主面102内に位置している。
The
図1に示されるように、収容穴部90の内面と、セラミックコンデンサ101のコンデンサ側面106との隙間は、高分子材料(本実施の形態ではエポキシ等の熱硬化性樹脂)からなる樹脂充填材92によって埋められている。この樹脂充填材92は、セラミックコンデンサ101を樹脂コア基板11に固定する機能を有している。また、樹脂充填材92は、セラミックコンデンサ101との熱膨張差を緩和するために、シリカ等のセラミック粉が添加されていても良い。また、放熱性を向上させるために、Cu等の金属粉が添加されても良い。
As shown in FIG. 1, the gap between the inner surface of the
以下、本実施の形態のセラミックコンデンサ101の構成について詳述する。図2はコンデンサ主面102側から見たセラミックコンデンサ101の模式的な平面図であり、図3はコンデンサ裏面103側から見たセラミックコンデンサ101の模式的な平面図である。図4及び図5はセラミックコンデンサ101の模式的な側面図である。図6は図2におけるA−A線で切断したときのセラミックコンデンサ101の模式的な縦断面図であり、図7は図2におけるB−B線で切断したときのセラミックコンデンサ101の模式的な縦断面図である。図8はセラミックコンデンサ101の外周付近の模式的な拡大図である。
Hereinafter, the configuration of the
図2〜図7に示されるセラミックコンデンサ101は、いわゆるビアアレイタイプのセラミックコンデンサである。セラミックコンデンサ101は、コンデンサ101の中核を成すコンデンサ本体104を備えている。コンデンサ本体104は、電源用内部電極層141(内部電極)、グランド用内部電極層142(内部電極)、及びセラミック誘電体層105を積層して多層化した構造を有している。セラミック誘電体層105は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層141及びグランド用内部電極層142間の誘電体(絶縁体)として機能する。つまり、電源用内部電極層141とグランド用内部電極層142とは、セラミック誘電体層105を介して電気的に絶縁されている。また、電源用内部電極層141及びグランド用内部電極層142は、セラミック誘電体層105の積層方向においてセラミック誘電体層105を介して交互に配置されている。なお、内部電極層141,142の総数は約100層程度となっている。
The
本実施の形態では、複数のセラミック誘電体層105と複数の内部電極層141,142とを交互に積層した構造を有するキャパシタ形成層部144がコンデンサ本体104における上側と下側との2つの領域に分割して設けられている。上側のキャパシタ形成層部144と下側のキャパシタ形成層部144との間には、複数のセラミック誘電体層105からなる中間層部145が設けられている。さらに、コンデンサ主面102側の表層部には、複数のセラミック誘電体層105からなるカバー層部146が上側のキャパシタ形成層部144の上面を覆うように設けられている。また、コンデンサ裏面103側の表層部にも、複数のセラミック誘電体層105からなるカバー層部146が下側のキャパシタ形成層部144の下面を覆うように設けられている。なお、中間層部145及びカバー層部146には、キャパシタ形成層部144のような内部電極層141,142は設けられていない。
In the present embodiment, a capacitor forming
内部電極層141,142は、いずれもニッケルを主成分として形成されており、セラミック誘電体層105を構成するセラミック材料(チタン酸バリウム)と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれ内部電極層141,142に含ませることにより、セラミック誘電体層105と内部電極層141,142との密着性を高めることができる。なお、内部電極層141,142にこのようなセラミック材料を含有させなくともよい。また、内部電極層141,142の厚さは例えば2μm以下となっている。
The internal electrode layers 141 and 142 are both formed of nickel as a main component, and contain a ceramic material similar to the ceramic material (barium titanate) constituting the
コンデンサ本体104の外観は、コンデンサ本体104の厚さ方向に位置するコンデンサ主面102(第1主面)、コンデンサ主面102の反対側に位置するコンデンサ裏面103(第2主面)、及びコンデンサ主面102とコンデンサ裏面103との間に位置する側面106から構成されている。側面106は、主に第1の側面106a、側面106aの反対側に位置する(対向する)第2の側面106b、側面106a及び側面106bと隣り合った第3の側面106c、及び側面106cの反対側に位置し(対向し)、かつ側面106a及び側面106bと隣り合った第4の側面106dから構成されている。本実施の形態の各側面106a〜106dはセラミック誘電体層105のみから構成されており、セラミックが露出している。
The external appearance of the
側面106a〜106dには、それぞれ、コンデンサ本体104の厚さ方向に延びた凹部107と、コンデンサ本体104の外周方向に延びた切欠部108が形成されている。具体的には、図4に示されるように、側面106aにおいて、凹部107はコンデンサ主面102側(コンデンサ主面102から厚さ方向に延在して)に形成されており、切欠部108はコンデンサ裏面103側に形成されている。また、側面106bにおいて、側面106aと同様に凹部107及び切欠部108が形成されている。さらに、図5に示されるように、側面106cにおいては、凹部107はコンデンサ裏面103側(コンデンサ裏面103から厚さ方向に延在して)に形成されており、切欠部108はコンデンサ主面102側に形成されている。また、側面106dにおいて、側面106cと同様に凹部107及び切欠部108が形成されている。
The side surfaces 106 a to 106 d are respectively formed with a
これら凹部107及び切欠部108の表面もセラミック誘電体層105のみから構成されており、セラミックが露出している。凹部107は、断面が略半円状の溝であって、コンデンサ主面102側及びコンデンサ裏面103側の基端部107aから厚さ方向の先端部107bに行くに従って幅が徐々に狭くなっている。つまり、凹部107は、側面106a〜106d側から見たときの基端部107aの幅が先端部107bの幅よりも大きくなっている。また、凹部107は、側面106a〜106dを基準としたときの基端部107aの深さが先端部107bの深さよりも大きくなっている。さらに、凹部107の先端部107bは、側面106a〜106d側から見て丸みを帯びた形状を有している。また、切欠部108は、側面106a〜106dのそれぞれの一方の端縁から他方の端縁まで形成されている。さらに、切欠部108は、コンデンサ主面102側及びコンデンサ裏面103側から厚さ方向に行くに従って徐々に薄くなっている。つまり、切欠部108の断面形状は、凹部107と同様にテーパー形状となっている(図6及び図7等参照)。
The surfaces of the
凹部107は、コンデンサ本体104の外周に沿って所定の間隔をおいて複数形成されており、厚さ方向に沿った長さがコンデンサ本体の厚さよりも小さい。具体的には、側面106a,106bにおける凹部107は、コンデンサ主面102からコンデンサ本体104の厚さの20%以上70%以下の位置まで形成されていることが望ましく、側面106c,106dにおける凹部107は、コンデンサ裏面103からコンデンサ本体104の厚さの20%以上70%以下の位置まで形成されていることが望ましい。このような範囲が望ましい理由は、20%以上とすれば、樹脂充填材92との密着性を充分に向上させることができるからであり、70%以下とすれば、コンデンサ101の搬送等において、凹部107での割れ、或いは欠けを低減することができるからである。
A plurality of the
図8に示されるように、本実施の形態では、側面106a〜106dにおける凹部未形成部109と凹部107との境界部分110が丸みを帯びた形状を呈している。凹部未形成部109と凹部107との境界部分110の曲率半径は、0.005mm以上0.2mm以下となることが好ましく、本実施の形態では例えば0.05mm程度である。なお、コンデンサ本体104における各側面106a〜106dの表面は、表面粗化処理が施された粗面となっている。
As shown in FIG. 8, in the present embodiment, the
また、コンデンサ本体104をコンデンサ主面102及びコンデンサ裏面103に対して平行に切断したときに現れる切断面において、凹部107の幅をX、凹部未形成部109を基準とした凹部107の深さをYと定義した場合、X>Yの関係が成り立っている。なお、主面102及び裏面103における凹部107の幅Xは、60〜150μmが好ましい。この範囲が好ましい理由は、60μm未満であると、樹脂充填材92が上手く入り込まず、密着性不足となったり、空隙ができているとその部分の影響で信頼性の低い製品となってしまうからであり、また150μmを超えると、内部電極層141,142の面積が小さくなってしまい容量低下の一因となるからである。なお、本実施の形態では、凹部107の幅Xは100μm程度であり、凹部107の深さYは35μm程度である。また、隣り合う凹部107の間隔Zは75μm程度である。
Further, in the cut surface that appears when the
図2及び図3に示されるように、コンデンサ本体104の4箇所の角部には、面取り寸法が0.6mm以上の面取り部104aが形成されている。なお、面取り部104aの代わりに或いは面取り部104aとともに、曲率半径が0.6mm以上の丸み部がコンデンサ本体104の少なくとも1箇所の角部に形成されていてもよい。このように、面取り部104aや丸み部を形成することにより、セラミックコンデンサ101を配線基板10に内蔵するときや、温度変化に伴う樹脂充填材92の変形時において、セラミックコンデンサ101の角部への応力集中を緩和できるため、樹脂充填材92のクラックの発生を防止できる。
As shown in FIGS. 2 and 3, chamfered
コンデンサ本体104内には、多数のビアホール130が形成されている。これらのビアホール130は、コンデンサ本体104をその厚さ方向に貫通するとともに、コンデンサ本体104の全面にわたってアレイ状に配置されている。各ビアホール130内には、コンデンサ本体104のコンデンサ主面102及びコンデンサ裏面103間を連通する複数のコンデンサ内ビア導体131,132が形成されている。なお本実施の形態において、ビアホール130の直径は約100μmに設定されているため、コンデンサ内ビア導体131,132の直径も約100μmに設定されている。各電源用コンデンサ内ビア導体131は、各電源用内部電極層141を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体132は、各グランド用内部電極層142を貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体131及び各グランド用コンデンサ内ビア導体132は、全体としてアレイ状に配置されている。
A large number of via
図6に示されるように内部電極層142にはビア導体131が貫通する領域にクリアランスホール133が形成されており、内部電極層142とビア導体131とは電気的に絶縁されている。また、同様に図7に示されるように内部電極層141にはビア導体132が貫通する領域にクリアランスホール134が形成されており、内部電極層141とビア導体132とは電気的に絶縁されている。なお、クリアランスホール133,134内における内部電極層141,142とビア導体131,132との間には、セラミック誘電体層105が介在している。
As shown in FIG. 6, a
ビア導体131,132は、ニッケルを主材料として形成されており、セラミック誘電体層105を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれビア導体131,132に含ませることにより、セラミック誘電体層105とビア導体131,132との密着性を高めることができる。なお、ビア導体131,132にこのようなセラミック材料を含有させなくともよい。
The via
コンデンサ主面102上には、主面側電源用外部電極111及び主面側グランド用外部電極112がそれぞれ形成されている。コンデンサ裏面103上には、裏面側電源用外部電極121及び裏面側グランド用外部電極122がそれぞれ形成されている。なお、外部電極111,112,121,122は、必ずしもコンデンサ本体104のコンデンサ主面102及びコンデンサ裏面103の両方に形成されている必要はなく、コンデンサ主面102及びコンデンサ裏面103のいずれか一方に形成されていてもよい。
On the capacitor
図2に示されるように、コンデンサ主面102上において、略円形状の複数の電源用外部電極111がアレイ状に形成されており、グランド用外部電極112は各電源用外部電極111を取り囲むように形成されている。図3に示されるように、コンデンサ裏面103上において、略円形状の複数のグランド用外部電極122がアレイ状に形成されており、電源用外部電極121は各グランド用外部電極122を取り囲むように形成されている。
As shown in FIG. 2, a plurality of substantially circular power supply
主面側電源用外部電極111は、電源用コンデンサ内ビア導体131におけるコンデンサ主面102側の端面に対して直接接続されており、主面側グランド用外部電極112は、複数のグランド用コンデンサ内ビア導体132におけるコンデンサ主面102側の端面に対して直接接続されている。また、裏面側電源用外部電極121は、複数の電源用コンデンサ内ビア導体131におけるコンデンサ裏面103側の端面に対して直接接続されており、裏面側グランド用外部電極122は、グランド用コンデンサ内ビア導体132におけるコンデンサ裏面103側の端面に対して直接接続されている。よって、電源用外部電極111,121は電源用コンデンサ内ビア導体131及び電源用内部電極層141に導通しており、グランド用外部電極112,122はグランド用コンデンサ内ビア導体132及びグランド用内部電極層142に導通している。
The main-surface-side power
コンデンサ主面102側及びコンデンサ裏面103側のいずれにおいても、電源用外部電極111,121とグランド用外部電極112,122とは離間しており、互いに電気的に絶縁されている。電源用外部電極111,121とグランド用外部電極112,122との間の距離(クリアランス)は、絶縁性が確保されていれば狭いほどよく、例えば150μm程度である。
On both the capacitor
コンデンサ主面102側において、外部電極111,112の合計の表面積は、コンデンサ主面102の面積の45%以上90%以下となっており、コンデンサ裏面103側において、外部電極121,122の合計の表面積は、コンデンサ裏面103の面積の45%以上90%以下となっている。コンデンサ主面102及びコンデンサ裏面103の面積に対し外部電極111,112,121,122の合計の表面積をこのような範囲とすることにより、コンデンサ主面102及びコンデンサ裏面103におけるセラミック誘電体層105の露出面積を低減させることができる。このように、セラミック誘電体層105の露出面積を低減させることにより、コンデンサ101と樹脂層間絶縁層33,34との密着性を向上させることができる。
On the capacitor
コンデンサ主面102において、グランド用外部電極112は側面106a側の端から側面106b側の端まで形成されるとともに側面106c側の端から側面106d側の端まで形成されている。このグランド用外部電極112には、側面106a,106bに対応する端部に凹部107が形成されている。また、コンデンサ裏面103において、電源用外部電極121は側面106a側の端から側面106b側の端まで形成されるとともに側面106c側の端から側面106d側の端まで形成されている。この電源用外部電極121にも、側面106c,106dに対応する端部に凹部107が形成されている。
On the capacitor
外部電極111,112,121,122は、ニッケルを主成分として形成されており、セラミック誘電体層105を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれ外部電極111,112,121,122に含ませることにより、セラミック誘電体層105と外部電極111,112,121,122との密着性を高めることができる。なお、外部電極111,112,121,122にこのようなセラミック材料を含有させなくともよい。
The
外部電極111,112,121,122の表面上には、樹脂層間絶縁層33,34やビア導体43等との密着性を向上させるための第1のめっき膜(図示せず)が形成されている。第1のめっき膜は、外部電極111,112,121,122の酸化防止という機能をも有している。第1のめっき膜は電解めっきにより形成されたものである。なお、第1のめっき膜は、無電解めっきにより形成されていてもよい。第1のめっき膜は例えばAu、或いはCu等の導電性材料から構成されていることが好ましいが、更に好ましくは樹脂層間絶縁層33,34との密着性を向上させるために、最表面はCuで構成されていることが好ましい。
A first plating film (not shown) is formed on the surfaces of the
外部電極111,112,121,122と第1のめっき膜との間には、外部電極111,112,121,122と第1のめっき膜との密着性の低下を抑制するための第2のめっき膜(図示せず)が形成されている。詳述すると、上記のように外部電極111,112,121,122にセラミック材料を含有させると、セラミック材料が外部電極111,112,121,122の表面に露出してしまい、外部電極111,112,121,122と第1のめっき膜との密着性が低下するおそれがある。このようなことを抑制するために第2のめっき膜が形成されている。第2のめっき膜は電解めっきにより形成されたものである。なお、第2のめっき膜は、めっき法により形成されていれば、無電解めっきにより形成されていてもよい。
Between the
第2のめっき膜は、例えば、外部電極111,112,121,122の主成分である導電性材料と同一の導電性材料から構成されていることが好ましい。なお、セラミック材料を添加した外部電極111,112,121,122に直接めっき処理ができ、密着強度も高い場合には、第2のめっき膜を形成させなくてもよい。
The second plating film is preferably made of, for example, the same conductive material as the conductive material that is the main component of the
図1に示されるように、コンデンサ主面102側にある外部電極111,112は、ビア導体43、導体層42、端子パッド44、はんだバンプ45及びICチップ21の面接続端子22を介して、ICチップ21に電気的に接続される。一方、コンデンサ裏面103側にある外部電極121,122は、ビア導体43、導体層42、BGA用パッド48及びはんだバンプ49を介して、図示しないマザーボードが有する電極に対して電気的に接続される。
As shown in FIG. 1, the
例えば、マザーボード側から外部電極121,122を介して通電を行い、電源用内部電極層141−グランド用内部電極層142間に電圧を加えると、電源用内部電極層141に例えばプラスの電荷が蓄積し、グランド用内部電極層142に例えばマイナスの電荷が蓄積する。また、セラミックコンデンサ101では、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
For example, when energization is performed from the mother board side through the
本実施の形態のセラミックコンデンサ101は、例えば、以下の手順により作製される。図9及び図10は、本実施の形態に係る内部電極パターンが形成されたセラミックグリーンシートの模式的な平面図であり、図11、図12、図15、図17は、本実施の形態に係る未焼成セラミック積層体の模式的な縦断面図である。図13、図14、図16、図18は、本実施の形態に係る未焼成セラミック積層体の模式的な平面図である。図19は、本実施の形態に係るセラミック焼結体の模式的な縦断面図であり、図20は、分割された複数のコンデンサ本体を示す模式的な平面図である。
The
まず、内部電極パターン151が形成されたセラミックグリーンシート152(図9参照)と、内部電極パターン153が形成されたセラミックグリーンシート154(図10参照)とを複数枚用意する。なお、内部電極パターン151,153は、後に内部電極層141,142となるべき未焼成導体部である。また、セラミックグリーンシート152,154は、後にセラミック誘電体層105となるべき未焼成セラミック部である。
First, a plurality of ceramic green sheets 152 (see FIG. 9) on which
内部電極パターン151,153は、それぞれコンデンサ形成領域R1内に形成されている。コンデンサ形成領域R1とは、コンデンサ101を形成するための領域であり、セラミックグリーンシート152,154に複数存在している。なお、図面においては、コンデンサ形成領域R1の境界は二点鎖線で示されている。内部電極パターン151,153は例えばニッケルペーストから構成されている。
The
内部電極パターン151,153は、例えばスクリーン印刷によりコンデンサ形成領域R1内に形成される。また、内部電極パターン151は、焼成後クリアランスホール134となるクリアランスホール151aを有しており、内部電極パターン153は、焼成後クリアランスホール133となるクリアランスホール153aを有している。また、コンデンサ形成領域R1外にニッケルペーストが塗布されていてもよい。
The
また、図11に示される2つのカバー層155及び中間層156を用意する。カバー層155及び中間層156は、内部電極パターン151,153等が形成されていない所定枚のセラミックグリーンシートを積層して、作製される。
Further, two
カバー層155上にセラミックグリーンシート152とセラミックグリーンシート154とを交互に積層し、その上に中間層156となるグリーンシートを順次積層する。さらに中間層156上にセラミックグリーンシート152とセラミックグリーンシート154とを交互に積層し、その上にカバー層155を積層する。その後、これらを加圧して、未焼成セラミック積層体159を形成する(図11参照)。
The ceramic
未焼成セラミック積層体159を形成した後、未焼成セラミック積層体159の主面159aから裏面159bにかけて貫通するビアホールを形成し、ビアホールに導電性ペーストを圧入して、ビア導体ペースト157を形成する(図12及び図13参照)。さらに、ビア導体ペースト157を形成した未焼成セラミック積層体159を高圧プレスにより加圧する。なお、ビア導体ペースト157は、後にビア導体131,132となるべき導体部である。
After forming the unfired
その後、未焼成セラミック積層体159の主面159a及び主面159aと反対側の裏面159bに、例えばスクリーン印刷等により、コンデンサ形成領域R1内においてビア導体ペースト157に接続された外部電極パターン160,161を形成する(図14及び図15参照)。なお、外部電極パターン160,161は、後に外部電極111,112,121,122となるべき導体部である。また、主面159a側における外部電極パターン161は、複数のコンデンサ形成領域R1に跨るように形成され、裏面159b側における外部電極パターン160は、複数のコンデンサ形成領域R1に跨るように形成される。
Thereafter,
未焼成セラミック積層体159において、主面159a及び裏面159bに外部電極パターン160,161を形成した後、例えばレーザー等により、コンデンサ形成領域R1の境界に沿って、外部電極パターン161を貫通する複数の穴からなるミシン目状のブレイク溝163及び連続線状のブレイク溝164をそれぞれ形成する(図16及び図17参照)。なおここで、ミシン目状のブレイク溝163を構成する各加工穴は、開口部側ほど直径が大きく内部に行くに従って直径が小さくなっている。また、ブレイク溝164は、開口部側ほど幅が広く内部に行くに従って幅が狭くなっている。
In the green
主面159a側においては、ブレイク溝163はコンデンサ形成領域R1における主面159aの短手方向に沿った境界に形成され、ブレイク溝164はコンデンサ形成領域R1における主面159aの長手方向に沿った境界に形成される。裏面159b側においては、ブレイク溝163はコンデンサ形成領域R1における裏面159bの長手方向に沿った境界に形成され、ブレイク溝164はコンデンサ形成領域R1における裏面159bの短手方向に沿った境界に形成される。
On the
図17に示すように、ミシン目状のブレイク溝163の製品厚みに対する深さaは製品全体の厚さの20〜70%とすることが好ましい。また、連続線状のブレイク溝164の深さbは、a/b=0.25〜35とすることが好ましい。なお、本実施の形態では、ブレイク溝163の深さaは製品全体の厚さの50%程度であり、連続線状のブレイク溝164の深さbは、製品全体の厚さの20%程度である。
As shown in FIG. 17, the depth a of the
ブレイク溝164は、主面159a及び裏面159bにおいて、ブレイク溝163に対して直交するように形成される。ここで、裏面159b側に形成されるブレイク溝163は、主面159a側に形成されるブレイク溝164と対応する位置にかつ主面159a側に形成されるブレイク溝164に沿って形成される。また、裏面159b側に形成されるブレイク溝164は、主面159a側に形成されるブレイク溝163と対応する位置にかつ主面159a側に形成されるブレイク溝163に沿って形成される。
未焼成セラミック積層体159にブレイク溝163,164を形成した後、例えばレーザー等により、コンデンサ形成領域R1の角部に、未焼成セラミック積層体159を厚さ方向に貫通する孔部165及び厚さ方向に沿って延びる溝166を形成する(図18参照)。これら孔部165及び溝166は、後に面取り部104aとなる部分である。
After forming the
未焼成セラミック積層体159に孔部165及び溝166を形成した後、未焼成セラミック積層体159を脱脂し、さらに所定温度で所定時間焼成する。この結果、未焼成セラミック積層体159が焼結してセラミック焼結体168(コンデンサ本体集合体)が得られる(図19参照)。具体的には、未焼成セラミック積層体159における内部電極パターン151,153、セラミックグリーンシート152,154、ビア導体ペースト157、外部電極パターン160,161が焼結して、内部電極層141,142、セラミック誘電体層105、ビア導体131,132、外部電極111,112,121,122が形成される。
After forming the
その後、焼成により外部電極111,112,121,122の表面に形成された酸化膜を研磨して取り除いた後、外部電極111,112,121,122上に無電解めっきまたは電解めっきにより第1及び第2のめっき膜を形成する。
Thereafter, the oxide films formed on the surfaces of the
そして、ブレイク溝163,164に沿って、コンデンサ形成領域R1毎にセラミック焼結体168を分割して、複数のコンデンサ本体104を得る(図20参照)。ここで、セラミック焼結体168の厚さ方向には、ブレイク溝163と対応する位置にブレイク溝164が形成されているが、セラミック焼結体168は、ブレイク溝163付近の部分がブレイク溝164付近の部分よりも先に切り離されるように分割されることが望ましい。これは、ブレイク溝163間には外部電極112,122が存在しているため、ブレイク溝164付近の部分がブレイク溝163付近の部分よりも先に切り離されると、ブレイク溝163付近の外部電極112,122がブレイク溝163に沿って切断されないおそれがあるからである。
And the ceramic
セラミック焼結体168の分割工程後において、ミシン目状のブレイク溝163の一部が凹部107となり、連続線状のブレイク溝164の一部が切欠部108となる。つまり、分割工程を経ると、コンデンサ本体104において、ブレイク破面として出現した側面106a〜106dにて凹部107及び切欠部108が形成された状態となる。このとき、凹部107の先端部は丸みを帯びた形状となるが、側面106a〜106dにおいて、凹部未形成部109と凹部107との境界部分110は角張った形状となっている(図21参照)。このため、本実施の形態では、セラミック焼結体168の分割工程後、得られたコンデンサ本体104の側面106a〜106dに対してウエット状態で遊離砥粒をぶつけるウエットブラスト加工を行う。このウエットブラスト加工を行うことで、境界部分110の角張った部分が研磨されて境界部分110が丸みを帯びた形状となる(図8参照)。また、側面106a〜106dにおいて、切欠部108の未形成部と切欠部108との境界部分も丸みを帯びた形状となる。
After the step of dividing the ceramic
また、コンデンサ本体104の側面106a〜106dにおいて、凹部未形成部109はブレイク破面であるため、貝殻状の割れ目が残る場合がある。特に、凹部107の先端部107b近傍の凹部未形成部109には分割時に応力が集中して貝殻状の割れ目が残る場合がある。この割れ目の部分は、強度が比較的弱いためエットブラスト加工時に遊離砥粒がぶつかることで除去される。以上の製造工程を経てセラミックコンデンサ101が製造される。
Further, in the
従って、本実施の形態によれば以下の効果を得ることができる。 Therefore, according to the present embodiment, the following effects can be obtained.
(1)本実施の形態のセラミックコンデンサ101は、コンデンサ本体104の側面106a〜106dに凹部107が複数形成されているので、配線基板10への内蔵時に樹脂充填材92との接触面積が大きくなる。また、複数の凹部107は、コンデンサ主面102側及びコンデンサ裏面103側の基端部107aよりも先端部107b側がすぼまった形状となっている。具体的には、本実施の形態のセラミックコンデンサ101では、4つの側面106a〜106dのうち対向する2つの側面106a,106bには、コンデンサ主面102側から凹部107が開口され、側面106a,106bの隣の側面106c,106dには、コンデンサ裏面103側から凹部107が開口されている。この場合、2つの側面106a,106bでは、コンデンサ主面102側の基端部107aにおける凹部107の開口面積が大きく先端部107bに向けて凹部107がすぼまった形状となっているので、樹脂充填材92がスムーズに入り込む。一方、側面106c,106dでは、コンデンサ裏面103側に向けて凹部107が徐々に深くなるため、樹脂中の泡抜けを効果的に行うことができ、泡かみ等の不具合を防止することができる。この結果、セラミックコンデンサ101と樹脂充填材92との密着性を十分に確保することができ、配線基板10の信頼性を高めることができる。
(1) Since the
(2)本実施の形態のセラミックコンデンサ101では、凹部107の先端部107bが丸みを帯びた形状を有しているので、その先端部107bに加わる応力が分散され、樹脂充填材92にクラックが発生するといった問題を回避することができる。従って、本発明のセラミックコンデンサ101を配線基板10に内蔵すれば、その配線基板10の信頼性を十分に確保することができる。
(2) In the
(3)本実施の形態のセラミックコンデンサ101では、コンデンサ本体104の側面106における凹部未形成部109と凹部107との境界部分110が丸みを帯びた形状を呈しているので、その境界部分110に加わる応力が分散され、樹脂充填材92にクラックが発生することを防止できる。
(3) In the
(4)本実施の形態のセラミックコンデンサ101は、ビアアレイタイプのコンデンサであり、複数のビア導体131,132が全体としてアレイ状に配置されているので、インダクタンスの低減化を図ることができる。従って、セラミックコンデンサ101を用いれば、配線基板10におけるノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。
(4) The
(5)本実施の形態のセラミックコンデンサ101では、コンデンサ本体104の側面106における角部が面取りされているので、この部分に応力が集中して樹脂充填材92にクラックが発生するといった問題を回避することができる。
(5) In the
(6)本実施の形態のセラミックコンデンサ101は、コンデンサ本体104の各辺に沿って延びる切欠部108を有するので、配線基板10への内蔵時において、切欠部108に樹脂充填材92が入り込むことで配線基板10との密着性を向上させることができる。また、コンデンサ主面102側からコンデンサ裏面103側に向かう力やその反対側に向かう方向が加わった場合でも、セラミックコンデンサ101が上下方向に移動し難くなる。
[第2の実施の形態]
(6) Since the
[Second Embodiment]
次に、本実施の形態を具体化した第2の実施の形態を図面に基づき説明する。本実施の形態のセラミックコンデンサは、内部電極と電気的に独立したダミー内部電極がコンデンサ本体に形成されている点が上記第1の実施の形態と異なる。図22及び図23は本実施の形態のセラミックコンデンサ101Aの模式的な側面図であり、図24はセラミックコンデンサ101Aの模式的な縦断面図である。なお、本実施の形態において、第1の実施の形態と同様の構成については同一の符号が付してある。以下、第1の実施の形態との相違点を中心に説明する。
Next, a second embodiment that embodies this embodiment will be described with reference to the drawings. The ceramic capacitor according to the present embodiment is different from the first embodiment in that a dummy internal electrode that is electrically independent from the internal electrode is formed on the capacitor body. 22 and 23 are schematic side views of the
図22〜図24に示されるように、コンデンサ本体104内には、電極としては機能しないダミー電極層171,172(ダミー内部電極)が配置されている。具体的には、ダミー電極層171,172は、セラミック誘電体層105間にかつ内部電極層141,142よりセラミック誘電体層105の外周側(つまり側面106より)に、内部電極層141,142と所定の間隔をおいて配置されている。
As shown in FIGS. 22 to 24, dummy electrode layers 171 and 172 (dummy internal electrodes) that do not function as electrodes are arranged in the capacitor
ダミー電極層171は内部電極層141と同一平面に配置されており、ダミー電極層172は内部電極層142と同一平面に形成されている。つまり、ダミー電極層171は内部電極層141が配置されたセラミック誘電体層105間と同一の層間に配置されており、ダミー電極層172は内部電極層142が配置されたセラミック誘電体層105間と同一の層間に配置されている。なお、ダミー電極層171,172は、内部電極層141,142が配置されたセラミック誘電体層105間とは異なる層間に形成されていてもよい。
The
内部電極層141とダミー電極層171、及び内部電極層142とダミー電極層172は、それぞれ電気的に絶縁されている。なお、内部電極層141,142とダミー電極層171,172との間の隙間S1,S2にはそれぞれセラミック誘電体層105が入り込んでおり、内部電極層141,142とダミー電極層171,172とは電気的に絶縁されている。
The
内部電極層141とダミー電極層171との間の隙間S1と、内部電極層142とダミー電極層172との間の隙間S2とは、コンデンサ本体104の厚さ方向においてずれた位置関係にあり、重なり合っていない。なお、内部電極層141とダミー電極層171との間の隙間S1同士はそれぞれコンデンサ本体104の厚さ方向において揃っており、内部電極層142とダミー電極層172との間の隙間S2同士はそれぞれコンデンサ本体104の厚さ方向において揃っている。
The gap S1 between the
ダミー電極層171,172は内部電極層141,142を取り囲むように形成されている。また、コンデンサ本体104の側面106a〜106dにおいて、ダミー電極層171,172の外周端はセラミック誘電体層105間から露出している。つまり、側面106a〜106dには、ダミー電極層171,172の端部が露出している電極露出領域181と、ダミー電極層171,172の端部が露出していない電極非露出領域182とが存在している。なお、本実施の形態のコンデンサ本体104では、各側面106a〜106dにおいて、キャパシタ形成層部144に対応する領域が電極露出領域181となり、中間層部145及びカバー層部146に対応する領域が電極非露出領域182となっている。
The dummy electrode layers 171 and 172 are formed so as to surround the internal electrode layers 141 and 142. Further, on the side surfaces 106 a to 106 d of the
また、セラミックコンデンサ101Aの端部付近に形成される段差の緩和を考慮すると、ダミー電極層171,172における全ての外周端がセラミック誘電体層105間から露出していることが好ましいが、一部の外周端のみ露出していてもよい。
In consideration of relaxation of the step formed near the end of the
ダミー電極層171,172の総数は、セラミックコンデンサ101Aの端部付近に形成される段差の緩和を考慮すると、内部電極層141,142の総数の半分(約50層程度)以上であることが好ましく、内部電極層141,142の総数とほぼ同数(約100層程度)であることがより好ましい。
The total number of dummy electrode layers 171 and 172 is preferably at least half (about 50 layers) of the total number of internal electrode layers 141 and 142 in consideration of the relief of the step formed near the end of
ダミー電極層171,172は導電性材料から構成されているが、ダミー電極層171,172を構成する導電性材料は、セラミックグリーンシート152,154等の焼成時の影響や形成工程を考慮すると、内部電極層141,142を構成する導電性材料と同じ材料であることが好ましい。また、同様の理由からダミー電極層171,172の厚さは内部電極層141,142の厚さとほぼ同じ厚さ(例えば2μm以下)となっていることが好ましい。
Although the dummy electrode layers 171 and 172 are made of a conductive material, the conductive material constituting the dummy electrode layers 171 and 172 is determined in consideration of the influence during the firing of the ceramic
本実施の形態においても、複数のコンデンサ形成領域R1を有するセラミック焼結体168を分割して、複数のコンデンサ本体104を製造している。本実施の形態では、ダミー電極層171,172が設けられているため、セラミック焼結体168の強度が強くなる。このため、ミシン目状のブレイク溝163の製品厚みに対する深さを製品全体の厚さの70%とし、分割工程においてセラミック焼結体168を確実に分割するようにしている。従って、本実施の形態、側面106a〜106dに形成されている凹部107の長さは、コンデンサ本体104の厚さの半分以上である。つまり、コンデンサ本体104の側面において、凹部107は、中間層部145の電極非露出領域182を超えて延在するように形成されている。
Also in this embodiment, the plurality of capacitor
また、本実施の形態の凹部107は、コンデンサ主面102側及びコンデンサ裏面103側の基端部107aと先端部107bとの間の位置となる電極非露出領域182に、厚さ方向に向かうに従って一端幅狭になってから再び幅広になる括れ部107cを有している。括れ部107cは、ブレイク溝163のレーザー加工時における加工効率の違いによって形成される。つまり、レーザー加工時において、ダミー電極層171,172が存在する部分(電極露出領域181となる部分)ではエネルギーが効率よく吸収されてブレイク溝163の直径が比較的大きくなる。一方、ダミー電極層171,172が存在しない部分(電極非露出領域182となる部分)では、エネルギーが吸収されにくくブレイク溝163の直径が比較的小さくなる。このようにブレイク溝163において厚さ方向に直径の違いが生じ、その違いにより凹部107の括れ部107cが形成される。なお、凹部107の括れ部107cが形成される電極非露出領域182は、コンデンサ主面102及びコンデンサ裏面103からともに等しい距離にある。
In addition, the
本実施の形態のコンデンサ本体104においても、第1の実施の形態と同様にウエットブラスト加工が施されることで、側面106a〜106dにおいて、凹部未形成部109と凹部107との境界部分110が丸みを帯びた形状となっている。さらに、凹部未形成部109及び境界部分110にて露出しているダミー電極層171,172の外周端は、ウエットブラスト加工において押しつぶされ、凹部未形成部109及び境界部分110を被覆している。
Also in the capacitor
一方、凹部107においては、その内壁面よりもダミー電極層171,172が引き下がっている(図25参照)。この凹部107の内壁面は、未焼成セラミック積層体159にてレーザー加工される部分であり、そのレーザー加工時にダミー電極層171,172の端部が引き下がった状態となる。また、ダミー電極層171,172を構成する導電性材料は、セラミックグリーンシート152,154よりも収縮率が大きいため、焼成時における収縮率の差に起因して、ダミー電極層171,172の外周端が凹部107の内壁面よりも内側に位置する形となる。従って、本実施の形態では、コンデンサ本体104の側面視において、凹部未形成部109及び境界部分110におけるダミー電極層171,172の被覆率のほうが、凹部107の内壁面におけるダミー電極層171,172の被覆率よりも大きくなる。
On the other hand, in the
従って、本実施の形態によれば以下の効果を得ることができる。 Therefore, according to the present embodiment, the following effects can be obtained.
(1)本実施の形態のセラミックコンデンサ101Aにおいても、側面106a〜106dにコンデンサ本体104の厚さ方向に延びた凹部107が形成されているので、第1の実施の形態と同様の効果が得られる。また、本実施の形態における凹部107には、厚さ方向に向かうに従って一旦幅狭になってから再び幅広になる括れ部107cが形成されているので、樹脂充填材92との嵌合性が増し、配線基板10内にセラミックコンデンサ101Aを確実に固定することができる。特に、本実施の形態の括れ部107cは、コンデンサ本体104における厚さ方向の略中央部に位置するため、セラミックコンデンサ101Aの厚さ方向の移動を確実に防止することができる。
(1) Also in the
(2)本実施の形態では、ダミー電極層171,172の一部によって凹部未形成部109及び境界部分110が部分的に被覆されている。さらに、凹部未形成部109及び境界部分110におけるダミー電極層171,172の被覆率のほうが、凹部107の内壁面におけるダミー電極層171,172の被覆率よりも大きい。このように、ダミー電極層171,172により凹部未形成部109及び境界部分110が被覆されることで、その部分の強度を高めることができる。従って、セラミックコンデンサ101を配線基板10に内蔵するときや、温度変化に伴う樹脂充填材92の変形時において、凹部未形成部109と凹部107との境界部分110に応力が集中したとしても、その部分のセラミックが欠けるといった問題を回避することができ、樹脂充填材92との密着性を十分に確保することができる。
(2) In the present embodiment, the recess-
(3)本実施の形態では、内部電極層141,142よりセラミック誘電体層105の外周側にダミー電極層171,172を形成しているので、コンデンサ本体104の端部の厚さを厚くすることができ、端部付近に形成される段差が緩和されたセラミックコンデンサ101Aを提供することができる。このセラミックコンデンサ101Aを配線基板10に内蔵する場合、コア基板11とコンデンサ101との隙間に樹脂充填材92を充填するときに、樹脂充填材92がコンデンサ101Aの裏面103側へ潜り込み難くなる。その結果、ビルドアップ層31,32を形成するビルドアップ工程での不良を低減することが可能となる。
(3) In this embodiment, since the dummy electrode layers 171 and 172 are formed on the outer peripheral side of the
(4)本実施の形態では、内部電極層141,142とダミー電極層171,172との間には隙間S1,S2が形成されている。ここで、内部電極層141とダミー電極層171との間の隙間S1と、内部電極層142とダミー電極層172との間の隙間S2とがコンデンサ本体104の厚さ方向において重なり合っている場合には、コンデンサ本体104の厚さ方向において内部電極層141,142及びダミー電極層171,172の両方が存在しない部分が存在してしまう。このような部分は、内部電極層141,142及びダミー電極層171,172が存在しないので、他の部分より厚さが薄くなってしまい、局部的に凹んだ形状となる。この凹みがコンデンサ外周から比較的近い箇所に形成された場合には、樹脂充填材92がコンデンサ裏面103側へ潜り込んでしまうおそれがある。これに対し、本実施の形態では、内部電極層141とダミー電極層171との間の隙間S1と、内部電極層142とダミー電極層172との間の隙間S2とがセラミック誘電体層105の積層方向において重なり合っていないので、このような局所的な凹みが形成され難くなり、樹脂充填材92の潜り込みを抑制することができる。
(4) In the present embodiment, gaps S1 and S2 are formed between the internal electrode layers 141 and 142 and the dummy electrode layers 171 and 172. Here, when the gap S1 between the
なお、本発明の各実施の形態は以下のように変更してもよい。 In addition, you may change each embodiment of this invention as follows.
・上記各実施の形態のセラミックコンデンサ101,101Aにおいて、外部電極111,122は略円形状に形成され、外部電極112,121は外部電極111,122の周囲に円形の抜きパターンを有するベタパターンとなるよう形成されていたが、外部電極111,112,121,122の形状は適宜変更することができる。図26には外部電極の変形例を示している。図26に示されるセラミックコンデンサ101Bにおいて、電源用外部電極111は、平面視略矩形状をなす帯状パターンであり、コンデンサ主面102において、4本の電源用外部電極111が互いに平行に配置されている。グランド用外部電極112は、各電源用外部電極111を取り囲むように配置されている。
In the
電源用外部電極111は、複数の電源用コンデンサ内ビア導体131の端面に対して直接接続されている。また、グランド用外部電極112は、複数のグランド用コンデンサ内ビア導体132の端面に対して直接接続されている。なお、図示しないがコンデンサ裏面103側において、グランド用コンデンサ内ビア導体132に接続されるグランド用外部電極122は、平面視略矩形状をなす帯状パターンである。また、コンデンサ裏面103側において、電源用コンデンサ内ビア導体131に接続される電源用外部電極121は、各電源用外部電極122を取り囲むようにプレーン状に形成された広面積パターンである。
The power supply
・上記実施の形態の配線基板10において、セラミックコンデンサ101,101A〜101Bは樹脂コア基板11内に収容されていた。しかし、上記実施の形態のセラミックコンデンサ101,101A,101Bなどよりも薄いセラミックコンデンサ201を形成し、そのセラミックコンデンサ201を配線基板10Aの第1ビルドアップ層310内(例えば図27参照)に収容してもよい。
In the
具体的には、図27に示されるように、配線基板10Aの第1ビルドアップ層310(配線積層部)は、樹脂層間絶縁層33,35と導体層42とに加え、2層の樹脂層間絶縁層202,203を備えている。また、コア基板11には開口が形成されておらず、コンデンサ201はコア基板11上に設けられた絶縁層202,203の層間に配置されている。本実施の形態のコンデンサ201は内部電極層141,142の総数が約10層程度となっており、上記実施の形態で説明したコンデンサ101,101A,101Bの厚さより薄くなっている。このセラミックコンデンサ201の側面においても、コンデンサ201の厚さ方向に延びた凹部107が形成されており、凹部107は基端部107aの幅が先端部107bの幅よりも大きくなっている。また、凹部107の先端部107bは丸みを帯びた形状となっている。
Specifically, as shown in FIG. 27, the first buildup layer 310 (wiring laminated portion) of the
このようにセラミックコンデンサ201を構成しても、配線基板10Aとの密着性を向上させることができる。また、凹部107の先端部107bが丸みを帯びた形状を呈しているので、その先端部107bに加わる応力が分散され、樹脂層間絶縁層203側にクラックが発生するといった問題を回避することができる。
Even if the
さらに、セラミックコンデンサ101,101A,101Bが樹脂コア基板11内に収容される場合に比べて、ICチップ21とセラミックコンデンサ201とを電気的に接続する配線が短くなる。これにより、配線のインダクタンス成分の増加が防止されるため、セラミックコンデンサ201によりICチップ21のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。さらに、ICチップ21とセラミックコンデンサ201との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
Furthermore, compared with the case where the
・上記実施の形態のセラミックコンデンサ101,101A,101B,201では、ウエットブラスト加工を施すことにより凹部未形成部109と凹部107との境界部分110を研磨して丸みを帯びた形状にしていたが、その加工方法に限定されるものではない。例えば、サンドペーパなどの研磨部材を用いて境界部分110を研磨して丸みを帯びた形状に加工してもよい。
In the
次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。 Next, in addition to the technical ideas described in the claims, the technical ideas grasped by the respective embodiments described above are listed below.
(1)第1主面、前記第1主面の反対側に位置する第2主面及び前記第1主面と前記第2主面との間に位置する側面を有する板状をなすとともに、内部電極及びセラミック誘電体層を積層して多層化した構造を有するコンデンサ本体を備えた配線基板内蔵用コンデンサであって、前記コンデンサ本体の前記側面には、前記セラミック誘電体層を構成するセラミックが露出するとともに、前記第1主面及び前記第2主面のうちの少なくとも一方の側を基端部として前記コンデンサ本体の厚さ方向に延びる複数の凹部が形成され、前記複数の凹部は、前記厚さ方向に沿った長さが前記コンデンサ本体の厚さよりも小さく、前記側面側から見たときの前記基端部の幅が前記先端部の幅よりも大きく、前記側面における凹部未形成部と前記凹部との境界部分が丸みを帯びた形状を呈していることを特徴とした配線基板内蔵用コンデンサ。 (1) A plate having a first main surface, a second main surface located on the opposite side of the first main surface, and a side surface located between the first main surface and the second main surface, A wiring board built-in capacitor having a capacitor body having a multilayered structure in which an internal electrode and a ceramic dielectric layer are laminated, wherein the ceramic constituting the ceramic dielectric layer is formed on the side surface of the capacitor body. A plurality of recesses extending in the thickness direction of the capacitor body with the at least one side of the first main surface and the second main surface as a base end portion are formed, and the plurality of recesses are The length along the thickness direction is smaller than the thickness of the capacitor body, the width of the base end portion when viewed from the side surface side is larger than the width of the tip end portion, Boundary with the recess Wiring board built capacitor which is characterized in that a shape of part rounded.
(2)技術的思想(1)において、前記コンデンサ本体の側面における角部は面取りされていることを特徴とした配線基板内蔵用コンデンサ。 (2) The wiring board built-in capacitor according to the technical idea (1), wherein a corner portion on a side surface of the capacitor body is chamfered.
(3)技術的思想(1)または(2)のいずれかにおいて、前記コンデンサ本体は、平面視矩形状でありかつ各辺に沿って延びる切欠部を有することを特徴とした配線基板内蔵用コンデンサ。 (3) In any of the technical ideas (1) and (2), the capacitor body has a rectangular shape in plan view and has a cutout portion extending along each side. .
(4)技術的思想(1)乃至(3)のいずれかに記載の配線基板内蔵用コンデンサが、コア主面及びコア裏面を有する樹脂コア基板内、または、樹脂層間絶縁層及び導体層を積層した構造を有する配線積層部内に収容されている配線基板であって、前記凹部内に樹脂材が入り込んでいることを特徴とした配線基板。 (4) Technical idea The wiring board built-in capacitor according to any one of (1) to (3) is laminated in a resin core substrate having a core main surface and a core back surface, or a resin interlayer insulating layer and a conductor layer are laminated. A wiring board housed in a wiring laminated portion having the above structure, wherein a resin material enters the recess.
10,10A…配線基板
11…樹脂コア基板
12…コア主面
13…コア裏面
33〜36,202,203…樹脂層間絶縁層
42…導体層
101,101A,101B,201…配線基板内蔵用コンデンサとしてのセラミックコンデンサ
102…第1主面としてのコンデンサ主面
103…第2主面としてのコンデンサ裏面
104…コンデンサ本体
105…セラミック誘電体層
106,106a〜106d…側面
107…凹部
107a…基端部
107b…先端部
107c…括れ部
131…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
132…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
141…内部電極としての電源用内部電極層
142…内部電極としてのグランド用内部電極層
171,172…ダミー内部電極としてのダミー電極層
310…配線積層部としての第1ビルドアップ層
DESCRIPTION OF
Claims (7)
前記コンデンサ本体の前記側面には、前記セラミック誘電体層を構成するセラミックが露出するとともに、前記第1主面及び前記第2主面のうちの少なくとも一方の側を基端部として前記コンデンサ本体の厚さ方向に延びる複数の凹部が形成され、
前記複数の凹部は、前記厚さ方向に沿った長さが前記コンデンサ本体の厚さよりも小さく、前記側面側から見たときの前記基端部の幅が前記先端部の幅よりも大きいとともに、
前記複数の凹部は、前記厚さ方向に向かうに従って一旦幅狭になってから再び幅広になる括れ部を、前記基端部と前記先端部との間に有し、
前記コンデンサ本体は、前記セラミック誘電体層間において前記内部電極よりも外側に配置され、前記内部電極と電気的に独立したダミー内部電極を有している
ことを特徴とした配線基板内蔵用コンデンサ。 The plate has a first main surface, a second main surface located on the opposite side of the first main surface, and a side surface located between the first main surface and the second main surface, and an internal electrode and A wiring board built-in capacitor having a capacitor body having a multilayered structure of ceramic dielectric layers,
The ceramic constituting the ceramic dielectric layer is exposed on the side surface of the capacitor body, and at least one of the first main surface and the second main surface is used as a base end portion of the capacitor main body. A plurality of recesses extending in the thickness direction are formed,
Wherein the plurality of recesses, the is smaller than the thickness of the capacitor body length along the thickness direction, with a width of the proximal end portion when viewed from the side surface side is greater than the width of the tip portion ,
The plurality of recesses have a constricted portion that is once narrowed and then widened again in the thickness direction between the proximal end portion and the distal end portion, and
The capacitor body includes a dummy internal electrode disposed outside the internal electrode between the ceramic dielectric layers and electrically independent from the internal electrode. Capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010085580A JP5524681B2 (en) | 2010-04-01 | 2010-04-01 | Wiring board built-in capacitor and wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010085580A JP5524681B2 (en) | 2010-04-01 | 2010-04-01 | Wiring board built-in capacitor and wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011216792A JP2011216792A (en) | 2011-10-27 |
JP5524681B2 true JP5524681B2 (en) | 2014-06-18 |
Family
ID=44946216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010085580A Expired - Fee Related JP5524681B2 (en) | 2010-04-01 | 2010-04-01 | Wiring board built-in capacitor and wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5524681B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332330A (en) * | 2005-05-26 | 2006-12-07 | Murata Mfg Co Ltd | Laminated ceramic electronic component and manufacturing method thereof |
JP4965237B2 (en) * | 2005-12-22 | 2012-07-04 | 日本特殊陶業株式会社 | Wiring board built-in capacitor and wiring board |
JP2008198905A (en) * | 2007-02-15 | 2008-08-28 | Hitachi Metals Ltd | Ceramic substrate, manufacturing method of ceramic circuit board, aggregate substrate and semiconductor module |
-
2010
- 2010-04-01 JP JP2010085580A patent/JP5524681B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011216792A (en) | 2011-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101638634B1 (en) | Method for manufacturing ceramic capacitor | |
JP5524715B2 (en) | Ceramic capacitors, wiring boards | |
US9232656B2 (en) | Wiring board and method for manufacturing the same | |
US8546700B2 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
TWI453883B (en) | Parts built-in wiring substrate | |
KR101254345B1 (en) | Condenser built in wiring board, manufactruing method of the condenser and the wiring board | |
JP5179856B2 (en) | Wiring board built-in component and manufacturing method thereof, wiring board | |
JP4965237B2 (en) | Wiring board built-in capacitor and wiring board | |
JP4746422B2 (en) | Capacitor manufacturing method and capacitor | |
JP5559717B2 (en) | Manufacturing method of electronic parts | |
JP5977006B2 (en) | Capacitor and manufacturing method thereof | |
JP4746423B2 (en) | Wiring board built-in capacitor manufacturing method and wiring board built-in capacitor | |
JP4750541B2 (en) | Via array capacitor for wiring board built-in, wiring board for via array capacitor built-in, and manufacturing method thereof | |
JP5658474B2 (en) | Wiring board built-in capacitor and wiring board | |
JP5524681B2 (en) | Wiring board built-in capacitor and wiring board | |
JP5524680B2 (en) | Manufacturing method of capacitor for wiring board | |
JP4814129B2 (en) | Wiring board with built-in components, Wiring board built-in components | |
JP2009147177A (en) | Capacitor incorporated in wiring board, and wiring board | |
JP5330105B2 (en) | Wiring board built-in capacitor, wiring board | |
JP2004111769A (en) | Electronic component mounting board | |
JP2017005232A (en) | Electronic component built-in wiring board | |
JP2014049531A (en) | Method for manufacturing component built-in wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5524681 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |