JP5524680B2 - Manufacturing method of capacitor for wiring board - Google Patents
Manufacturing method of capacitor for wiring board Download PDFInfo
- Publication number
- JP5524680B2 JP5524680B2 JP2010085579A JP2010085579A JP5524680B2 JP 5524680 B2 JP5524680 B2 JP 5524680B2 JP 2010085579 A JP2010085579 A JP 2010085579A JP 2010085579 A JP2010085579 A JP 2010085579A JP 5524680 B2 JP5524680 B2 JP 5524680B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- ceramic
- internal electrode
- main surface
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 293
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000919 ceramic Substances 0.000 claims description 132
- 239000004020 conductor Substances 0.000 claims description 77
- 239000006061 abrasive grain Substances 0.000 claims description 35
- 238000005422 blasting Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 32
- 238000004381 surface treatment Methods 0.000 claims description 27
- 238000010304 firing Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims description 2
- 238000003754 machining Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 210
- 229920005989 resin Polymers 0.000 description 57
- 239000011347 resin Substances 0.000 description 57
- 239000003985 ceramic capacitor Substances 0.000 description 49
- 230000008569 process Effects 0.000 description 21
- 239000000758 substrate Substances 0.000 description 21
- 239000000945 filler Substances 0.000 description 20
- 238000007747 plating Methods 0.000 description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 229910010293 ceramic material Inorganic materials 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 15
- 239000010935 stainless steel Substances 0.000 description 14
- 229910001220 stainless steel Inorganic materials 0.000 description 14
- 230000003746 surface roughness Effects 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 12
- 239000002245 particle Substances 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000003960 organic solvent Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 239000000843 powder Substances 0.000 description 6
- 239000002002 slurry Substances 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000010348 incorporation Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000007788 roughening Methods 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000033116 oxidation-reduction process Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、配線基板に内蔵される配線基板内蔵用コンデンサの製造方法に関するものである。 The present invention relates to a method for manufacturing a wiring board built-in capacitor built in a wiring board.
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するICチップ搭載用配線基板においては、ICチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ(「キャパシタ」とも言う)を設けることが提案されている。例えば、樹脂コア基板内にコンデンサを埋め込んだ配線基板(例えば特許文献1,2参照)や、樹脂コア基板の表面や裏面に形成されたビルドアップ層内にコンデンサを埋め込んだ配線基板が従来提案されている。 In recent years, semiconductor integrated circuit elements (IC chips) used as computer microprocessors and the like have become increasingly faster and more functional, with an accompanying increase in the number of terminals and a tendency to narrow the pitch between terminals. . In general, a large number of terminals are densely arranged on the bottom surface of an IC chip, and such a terminal group is connected to a terminal group on the motherboard side in the form of a flip chip. However, it is difficult to connect the IC chip directly on the mother board because there is a large difference in the pitch between the terminals on the IC chip side terminal group and the mother board side terminal group. For this reason, a method is generally employed in which a package is prepared by mounting an IC chip on an IC chip mounting wiring board, and the package is mounted on a motherboard. In a wiring board for mounting an IC chip constituting this type of package, it has been proposed to provide a capacitor (also referred to as a “capacitor”) in order to reduce switching noise of the IC chip and stabilize the power supply voltage. . For example, wiring boards in which capacitors are embedded in a resin core substrate (see, for example, Patent Documents 1 and 2) and wiring boards in which capacitors are embedded in build-up layers formed on the front and back surfaces of a resin core substrate have been proposed in the past. ing.
特許文献1や特許文献2の配線基板では、コア基板に形成された開口部にコンデンサが収納され、コア基板の表面及び裏面に樹脂層間絶縁層と導体層とを積層してなるビルドアップ層が形成されている。特許文献1の配線基板に内蔵されるコンデンサは、セラミック表面や電極部の表面に粗面が形成されており、コンデンサの周囲に設けられる樹脂材との密着性が高められている。また、特許文献2の配線基板に内蔵されるコンデンサは、その側面に凹部が形成されており、コンデンサ周囲に設けられる樹脂材との密着性が高められている。 In the wiring substrates of Patent Document 1 and Patent Document 2, a capacitor is housed in an opening formed in the core substrate, and a build-up layer formed by laminating a resin interlayer insulating layer and a conductor layer on the front surface and the back surface of the core substrate. Is formed. The capacitor built in the wiring substrate of Patent Document 1 has a rough surface formed on the ceramic surface or the surface of the electrode portion, and has improved adhesion with a resin material provided around the capacitor. In addition, the capacitor built in the wiring board of Patent Document 2 has a recess formed on the side surface thereof, and has improved adhesion with a resin material provided around the capacitor.
ところで、特許文献1のコンデンサにおいて、セラミック表面と電極部とに粗面を形成する場合、2種類以上の材質に対して異なる処理を施して粗面を形成する必要がある。具体的には、電極部の表面には、めっき処理、酸化還元処理、エッチング処理等を施すことで粗面が形成され、セラミック表面には、エンボス加工を施すことで粗面が形成されている。このため、コンデンサの製造工程が煩雑となってしまう。 By the way, in the capacitor | condenser of patent document 1, when forming a rough surface in a ceramic surface and an electrode part, it is necessary to perform a different process with respect to two or more types of materials, and to form a rough surface. Specifically, a rough surface is formed on the surface of the electrode portion by performing plating treatment, oxidation reduction treatment, etching treatment, or the like, and a rough surface is formed on the ceramic surface by embossing. . For this reason, the manufacturing process of the capacitor becomes complicated.
また、特許文献2のコンデンサは、レーザー加工によってミシン目状のブレイク溝が形成された多数個取り用セラミック焼結体をそのブレイク溝に沿って分割(ブレイク加工)することで形成される。そして、ブレイク破面として出現したコンデンサの側面に凹部が形成される。つまり、ブレイク溝の部分が凹部としてコンデンサの側面に形成される。このコンデンサでは、レーザー加工によるブレイク溝部(凹部)の表面とブレイク破面とでは表面粗さが異なる。具体的には、凹部の表面はレーザー加工によってある程度粗化されているが、ブレイク破面は粗度が小さく樹脂材との密着性を十分に確保することができない。また、このコンデンサでは、ブレイク破面として出現した側面400において凹部未形成部402と凹部401との境界部分403が角張った形状となる(図30参照)。この場合、凹部未形成部402と凹部401との境界部分403に応力が集中して樹脂材404側にクラック405が発生するといった問題が生じてしまう。
The capacitor disclosed in Patent Document 2 is formed by dividing (breaking) a multi-piece ceramic sintered body in which perforated break grooves are formed by laser processing along the break grooves. And a recessed part is formed in the side surface of the capacitor which appeared as a break fracture surface. That is, the break groove portion is formed as a recess on the side surface of the capacitor. In this capacitor, the surface roughness is different between the surface of the break groove (recess) formed by laser processing and the break fracture surface. Specifically, the surface of the recess is roughened to some extent by laser processing, but the break fracture surface has a low roughness and cannot sufficiently secure the adhesion to the resin material. Further, in this capacitor, the
本発明は上記の課題に鑑みてなされたものであり、その目的は、配線基板との密着性を十分に確保することができる配線基板内蔵用コンデンサの製造方法を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing a wiring board built-in capacitor that can sufficiently ensure adhesion to the wiring board.
そして上記課題を解決するための手段(手段1)としては、第1主面、前記第1主面の反対側に位置する第2主面及び前記第1主面と前記第2主面との間に位置する側面を有するとともに、内部電極及びセラミック誘電体層を積層して多層化した構造を有する板状のコンデンサ本体を備え、前記コンデンサ本体の前記側面には、前記セラミック誘電体層を構成するセラミックが露出するとともに、前記第1主面及び前記第2主面のうちの少なくとも一方の側から前記コンデンサ本体の厚さ方向に延びる凹部が複数形成された配線基板内蔵用コンデンサを製造する方法であって、前記凹部が形成された前記側面を露出させるようにして前記コンデンサ本体をその厚さ方向に複数個重ね合わせて配置した状態で固定することで、前記側面に対して遊離砥粒が作用する一方で前記第1主面及び前記第2主面に対して遊離砥粒が作用しない条件を設定した後、前記コンデンサ本体の前記側面に対して湿式砥粒加工を行う表面処理工程を含むことを特徴とした配線基板内蔵用コンデンサの製造方法がある。 And as means (means 1) for solving the above-mentioned problem, there are a first main surface, a second main surface located on the opposite side of the first main surface, and the first main surface and the second main surface. and has a side surface located between, comprising a plate-shaped capacitor body having a multilayered structure by stacking the internal electrodes and the ceramic dielectric layer, the side surface of the capacitor body, the ceramic dielectric layer A capacitor with a built-in wiring board is manufactured in which a ceramic to be exposed is exposed and a plurality of recesses extending in a thickness direction of the capacitor body from at least one of the first main surface and the second main surface are formed. a method, by fixing in a state so as to expose the side surface which the recess is formed and arranged by superimposing a plurality of the capacitor body in the thickness direction, with respect to the side After Hanaretogi grains loose grains with respect to the first main surface and the second major surface while acting has set condition does not act, the surface for performing wet abrasive to the side surface of the capacitor body There is a method of manufacturing a wiring board built-in capacitor characterized by including a processing step.
従って、手段1に記載の発明によると、表面処理工程において、コンデンサ本体の側面に対して湿式砥粒加工を行うことにより、その側面の表面が適度に粗化される。この配線基板内蔵用コンデンサを配線基板に内蔵すると、樹脂材との接触面積が大きくなるため、配線基板との密着性を向上させることができる。 Therefore, according to the invention described in the means 1, the surface of the side surface is appropriately roughened by performing wet abrasive grain processing on the side surface of the capacitor body in the surface treatment step. When this wiring board built-in capacitor is built in the wiring board, the contact area with the resin material becomes large, so that the adhesion to the wiring board can be improved.
前記配線基板内蔵用コンデンサの製造方法は、後に前記内部電極となるべき未焼成導体部及び後に前記セラミック誘電体層となるべき未焼成セラミック部を積層して多層化した構造を有する未焼成セラミック積層体を作製する積層体作製工程と、前記未焼成セラミック積層体に、後に前記凹部の一部となるべき複数の穴をミシン目状に配置してなるブレイク溝を形成するブレイク溝形成工程と、前記未焼成セラミック積層体を焼結させて、前記内部電極及び前記セラミック誘電体層を有するコンデンサ本体集合体を得る焼成工程と、前記コンデンサ本体集合体を前記ブレイク溝に沿って分割することにより、複数のコンデンサ本体を得るとともに、ブレイク破面として出現した前記側面にて前記凹部が形成された状態とする分割工程とを含む。そして、前記積層体作製工程、ブレイク溝形成工程、焼成工程、及び分割工程の各工程が順次行われた後に前記表面処理工程が行われる。このようにコンデンサを製造すると、ブレイク破面となるコンデンサ本体の側面において、凹部未形成部と凹部との境界部分は角張った形状となる。そして、表面処理工程で湿式砥粒加工を行うことで、コンデンサ本体の側面における凹部未形成部と凹部との境界部分が削られてその境界部分が丸みを帯びた形状となる。従って、コンデンサを配線基板に内蔵したときに、凹部未形成部と凹部との境界部分に加わる応力が分散され、樹脂材側にクラックが発生するといった問題を回避することができる。また、ブレイク破面として出現した側面を粗化することができるため、樹脂材との接触面積が大きくなり、配線基板との密着性を向上させることができる。 The method for manufacturing a wiring board built-in capacitor includes a non-fired ceramic laminate having a multi-layered structure in which an unfired conductor part to be the internal electrode later and an unfired ceramic part to be the ceramic dielectric layer are laminated. A laminated body producing step for producing a body, and a break groove forming step for forming a break groove formed by arranging a plurality of holes to be part of the concave portion in a perforated form in the unfired ceramic laminated body, By sintering the green ceramic laminate to obtain a capacitor body aggregate having the internal electrode and the ceramic dielectric layer, and dividing the capacitor body aggregate along the break grooves, And a dividing step of obtaining a plurality of capacitor main bodies and forming the concave portions on the side surfaces that appear as break fracture surfaces.Then, the surface treatment process is performed after the laminated body manufacturing process, the break groove forming process, the firing process, and the dividing process are sequentially performed. When the capacitor is manufactured in this manner, the boundary portion between the recess-unformed portion and the recess becomes an angular shape on the side surface of the capacitor body that becomes the break fracture surface. Then, by performing wet abrasive grain processing in the surface treatment step, the boundary portion between the concave portion-unformed portion and the concave portion on the side surface of the capacitor body is scraped, and the boundary portion has a rounded shape. Therefore, when the capacitor is built in the wiring board, it is possible to avoid the problem that the stress applied to the boundary portion between the recess-unformed portion and the recess is dispersed and a crack is generated on the resin material side. Moreover, since the side surface that appeared as the break fracture surface can be roughened, the contact area with the resin material is increased, and the adhesion with the wiring board can be improved.
前記ブレイク溝形成工程では、レーザー加工によってミシン目状のブレイク溝を形成することが好ましい。この場合、前記凹部の表面は、レーザー加工が施された加工面となり、レーザー加工によってある程度粗化された状態となっている。従って、前記表面処理工程前において前記側面における凹部未形成部の表面粗さは前記凹部の内壁面の表面粗さよりも小さくなっている。そして、前記表面処理工程を経ると前記凹部未形成部が粗化されて前記2つの部位の表面粗さの差が減少することとなる。このように、表面処理工程において凹部未形成部の粗度を大きくすることにより、樹脂材との密着性をより確実に高めることができる。 In the break groove forming step, it is preferable to form perforated break grooves by laser processing. In this case, the surface of the concave portion is a processed surface subjected to laser processing, and is in a state roughened to some extent by laser processing. Therefore, before the surface treatment step, the surface roughness of the recess-unformed portion on the side surface is smaller than the surface roughness of the inner wall surface of the recess. And if the said surface treatment process is passed, the said recessed part non-formation part will be roughened and the difference of the surface roughness of the said 2 site | part will reduce. As described above, by increasing the roughness of the non-recessed portion in the surface treatment step, it is possible to more reliably improve the adhesion with the resin material.
前記表面処理工程では、前記凹部の最大幅よりも小さい平均粒径を有する遊離砥粒を用いて湿式砥粒加工を行うことが好ましい。このようにすると、前記凹部の内壁面に遊離砥粒が確実に当たるため、凹部の内壁面を確実に粗化することができる、また、レーザー加工時において凹部の内壁面に付着したスミアなどの異物を確実に除去することができる。このため、凹部の内壁面と樹脂材との密着性を高めることができる。 In the surface treatment step, it is preferable to perform wet abrasive processing using loose abrasive particles having an average particle size smaller than the maximum width of the recess. In this case, since the free abrasive grains reliably hit the inner wall surface of the concave portion, the inner wall surface of the concave portion can be reliably roughened, and foreign matters such as smear adhered to the inner wall surface of the concave portion during laser processing. Can be reliably removed. For this reason, the adhesiveness of the inner wall surface of a recessed part and a resin material can be improved.
具体的には、前記遊離砥粒の平均粒径は、8μm以上200μm以下であることが好ましい。ここで、遊離砥粒の平均粒径が8μm未満であると、研磨効率が低下してしまう。また、遊離砥粒の平均粒径が200μmよりも大きくなると、過研磨状態となって外部電極の剥がれなどが生じることがある。従って、平均粒径が8μm以上200μm以下である適度な大きさの遊離砥粒を用いることにより、側面の表面を効率よく確実に研磨することができる。 Specifically, the average particle size of the free abrasive grains is preferably 8 μm or more and 200 μm or less. Here, polishing efficiency will fall that the average particle diameter of a loose abrasive grain is less than 8 micrometers. Further, when the average grain size of the loose abrasive grains is larger than 200 μm, it may be overpolished and the external electrode may be peeled off. Therefore, the side surfaces can be efficiently and reliably polished by using moderately sized free abrasive grains having an average particle size of 8 μm or more and 200 μm or less.
前記湿式砥粒加工はウエットブラスト加工であり、ブラスト時の空気圧は0.05MPa以上0.6MPa以下であることが好ましい。この理由は、ブラスト時の空気圧が0.05MPa未満であると研磨効率が低下するからであり、また、ブラスト時の空気圧が0.6MPaよりも高いと過研磨状態となるからである。 The wet abrasive processing is wet blasting, and the air pressure during blasting is preferably 0.05 MPa or more and 0.6 MPa or less. This is because if the air pressure at the time of blasting is less than 0.05 MPa, the polishing efficiency is lowered, and if the air pressure at the time of blasting is higher than 0.6 MPa, it becomes an over-polished state.
前記遊離砥粒の形成材料は、アルミナ、炭化ケイ素、ガラスなどを挙げることができる。また、ウエットブラスト加工では、前記遊離砥粒と水とを均一に攪拌してなる泥水状のスラリーを用いるが、そのスラリーに含まれる遊離砥粒の含有率(体積濃度)は5vol%以上40vol%以下の範囲内であることが好ましい。この理由は、遊離砥粒の含有率が5vol%未満であると研磨効率が低下するからであり、また、遊離砥粒の含有率が40vol%よりも多くなると、スラリー中の遊離砥粒が沈殿して作業効率が低下するからである。 Examples of the material for forming the free abrasive grains include alumina, silicon carbide, and glass. In the wet blasting process, a muddy slurry obtained by uniformly stirring the free abrasive grains and water is used. The content (volume concentration) of the free abrasive grains contained in the slurry is 5 vol% or more and 40 vol%. It is preferable to be within the following range. This is because if the content of free abrasive is less than 5 vol%, the polishing efficiency is lowered, and if the content of free abrasive exceeds 40 vol%, the free abrasive in the slurry is precipitated. This is because work efficiency decreases.
前記ウエットブラスト加工で用いる噴射ノズルのノズル径は15mm以下が好ましい。このようなノズル径の噴射ノズルを用いると、コンデンサ本体における比較的幅の狭い側面を効率よく均一に研磨することができる。 The nozzle diameter of the injection nozzle used in the wet blasting is preferably 15 mm or less. When the injection nozzle having such a nozzle diameter is used, a relatively narrow side surface of the capacitor body can be efficiently and uniformly polished.
前記表面処理工程では、前記側面に対して遊離砥粒が作用する一方で前記第1主面及び前記第2主面に対して遊離砥粒が作用しない条件を設定して選択的に前記湿式砥粒加工を行っているため、第1主面及び第2主面に設けられた外部電極が剥がれることなく、コンデンサ本体の側面を確実に粗化することができる。 In the surface treatment step, the wet abrasive is selectively set by setting a condition in which loose abrasives act on the side surface but no loose abrasive grains act on the first main surface and the second main surface. since that row Tsu grain processing, without external electrodes provided on the first main surface and second main surface peeling can be reliably roughening the side surface of the capacitor body.
前記コンデンサ本体は板状であり、前記表面処理工程では、前記凹部が形成された前記側面を露出させるようにして前記コンデンサ本体をその厚さ方向に複数個重ね合わせて配置した状態で固定した後、前記コンデンサ本体の前記側面に対して前記湿式砥粒加工を行っているため、複数のコンデンサ本体に対して湿式砥粒加工を同時に行うことができ、側面の研磨を効率よく確実に行うことができる。 The capacitor body is plate-shaped, and in the surface treatment step, the capacitor body is fixed in a state where a plurality of the capacitor bodies are stacked in the thickness direction so as to expose the side surface where the recess is formed. because Life has the wet abrasive to the side surface of the capacitor body, it can be simultaneously subjected to wet abrasive to a plurality of capacitor bodies, performing the polishing side efficiently and securely Can do.
前記表面処理工程では、少なくとも1つの前記側面を露出させた状態で、ロウを用いて固定板上に複数の前記コンデンサ本体を固定することが好ましい。ロウは比較的低い温度で融けて常温(例えば、50℃程度の温度)で固まるため、固定板上に複数のコンデンサ本体を容易に固定することができる。また、固まったロウは、コンデンサ本体よりも柔らかいため、湿式砥粒加工によるダメージが少なく、その加工時にコンデンサ本体を確実に固定することができる。さらに、ロウは有機溶剤によって容易に溶解するため、湿式砥粒加工後において、コンデンサ本体に付着しているロウを有機溶剤で洗浄することで容易に除去することができる。 In the surface treatment step, it is preferable that a plurality of the capacitor main bodies are fixed on a fixing plate using a solder with at least one of the side surfaces exposed. Since the wax melts at a relatively low temperature and hardens at room temperature (for example, a temperature of about 50 ° C.), a plurality of capacitor bodies can be easily fixed on the fixing plate. Further, since the hardened solder is softer than the capacitor body, there is little damage due to wet abrasive processing, and the capacitor body can be securely fixed during the processing. Furthermore, since the wax is easily dissolved by the organic solvent, the wax adhering to the capacitor body can be easily removed by washing with the organic solvent after the wet abrasive processing.
前記配線基板内蔵用コンデンサは、外形寸法が3mm以上40mm以下であることが好ましい。ここで、外形寸法が3mm未満となると、コンデンサ本体の固定や側面に対する湿式砥粒加工を確実に行うことが困難となり、作業効率が悪化してしまう。また、外形寸法が40mmよりも大きくなると、コンデンサ本体の反りが大きくなるため、コンデンサ本体をその厚さ方向に複数個重ね合わせて配置した状態で固定すると、コンデンサ本体間に隙間が生じる。この状態で湿式砥粒加工を行うと、コンデンサ本体間の隙間に遊離砥粒が入り込んでしまうため、第1主面及び第2主面に対して遊離砥粒が作用して、外部電極等にダメージを与えてしまうおそれがある。従って、配線基板内蔵用コンデンサの外形寸法が3mm以上40mm以下であれば、側面に対する湿式砥粒加工を効率よく確実に行うことができる。 The wiring board built-in capacitor preferably has an outer dimension of 3 mm to 40 mm. Here, when the outer dimension is less than 3 mm, it becomes difficult to reliably perform wet abrasive grain processing on the capacitor body and the side surface, and work efficiency deteriorates. Further, when the outer dimension is larger than 40 mm, the warpage of the capacitor main body increases, so that a gap is generated between the capacitor main bodies when a plurality of capacitor main bodies are stacked in the thickness direction and fixed. If wet abrasive processing is performed in this state, the free abrasive grains enter the gaps between the capacitor bodies, so that the free abrasive grains act on the first main surface and the second main surface, and the external electrodes and the like. There is a risk of damaging it. Therefore, if the external dimensions of the wiring board built-in capacitor are 3 mm or more and 40 mm or less, the wet abrasive grain processing on the side surface can be performed efficiently and reliably.
前記コンデンサ本体は、前記セラミック誘電体層間において前記内部電極よりも外側に配置され、前記内部電極と電気的に独立したダミー内部電極を有するとともに、前記ダミー内部電極の一部が、前記凹部未形成部及び前記境界部分にて露出していてもよい。そして、前記表面処理工程を経ると、凹部未形成部及び前記境界部分にて露出している前記ダミー内部電極の外周端が押しつぶされ、前記凹部未形成部及び前記境界部分が部分的に被覆される。このように、ダミー内部電極の一部によって凹部未形成部及び境界部分が部分的に被覆されることにより、その部分の強度を高めることができる。従って、配線基板へのコンデンサの内蔵時において、凹部未形成部と凹部との境界部分に応力が集中したとしても、その部分のセラミックが欠けるといった問題を回避することができ、樹脂材との密着性を十分に確保することができる。 The capacitor body is disposed outside the internal electrode between the ceramic dielectric layers, and has a dummy internal electrode electrically independent from the internal electrode, and a part of the dummy internal electrode is not formed with the recess. It may be exposed at the portion and the boundary portion. Then, after the surface treatment step, the outer peripheral edge of the dummy internal electrode exposed at the recess-unformed portion and the boundary portion is crushed, and the recess-unformed portion and the boundary portion are partially covered. The As described above, when the recess-unformed portion and the boundary portion are partially covered by a part of the dummy internal electrode, the strength of the portion can be increased. Therefore, even when stress is concentrated at the boundary between the recess-unformed portion and the recess when the capacitor is built in the wiring board, it is possible to avoid the problem that the ceramic of the portion is lost, and the adhesion to the resin material. Sufficient sex can be secured.
前記コンデンサは、前記内部電極及び外部電極の両方に対して電気的に接続された複数のコンデンサ内ビア導体を備え、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサであることが好ましい。このような構造であれば、コンデンサのインダクタンスの低減化を図ることができ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。 The capacitor includes a plurality of via conductors in a capacitor electrically connected to both the internal electrode and the external electrode, and the plurality of via conductors in the capacitor are arranged in an array as a whole. A capacitor is preferred. With such a structure, the inductance of the capacitor can be reduced, and high-speed power supply for absorbing noise and smoothing power fluctuations can be performed.
前記セラミック誘電体層は、例えば、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウム等の誘電体セラミックから構成されている。その他、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックからも構成することができ、要求特性に応じてアルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックからも構成することができる。 The ceramic dielectric layer is made of a dielectric ceramic such as barium titanate, lead titanate, or strontium titanate. In addition, it can also be composed of low-temperature fired ceramics such as borosilicate glass or lead borosilicate glass added with an inorganic ceramic filler such as alumina. Depending on the required characteristics, alumina, aluminum nitride, boron nitride It can also be composed of a high-temperature fired ceramic such as silicon, silicon carbide, or silicon nitride.
前記内部電極、前記ダミー内部電極及び前記コンデンサ内ビア導体としては特に限定されないが、メタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック(例えばアルミナ等)からなる場合には、メタライズ導体中の金属粉末として、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、マンガン(Mn)等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック(例えばガラスセラミック等)からなる場合には、メタライズ導体中の金属粉末として、銅(Cu)または銀(Ag)等やそれらの合金が選択可能である。 The internal electrode, the dummy internal electrode, and the via conductor in the capacitor are not particularly limited, but are preferably metallized conductors. The metallized conductor is formed by applying a conductive paste containing metal powder by a conventionally well-known method, for example, a metallized printing method, followed by baking. When the metallized conductor and the ceramic dielectric layer are formed by the co-firing method, the metal powder in the metallized conductor needs to have a melting point higher than the firing temperature of the ceramic dielectric layer. For example, when the ceramic dielectric layer is made of a so-called high-temperature fired ceramic (for example, alumina or the like), nickel (Ni), tungsten (W), molybdenum (Mo), manganese (Mn), or the like is used as the metal powder in the metallized conductor. And their alloys can be selected. When the ceramic dielectric layer is made of a so-called low-temperature fired ceramic (for example, glass ceramic), copper (Cu) or silver (Ag) or an alloy thereof can be selected as the metal powder in the metallized conductor.
[第1の実施の形態]
以下、本発明を具体化した第1の実施の形態を図面に基づき詳細に説明する。
[First Embodiment]
DESCRIPTION OF EMBODIMENTS A first embodiment embodying the present invention will be described below in detail with reference to the drawings.
図1に示されるように、本実施の形態の配線基板10は、ICチップ搭載用の配線基板である。配線基板10は、ガラスエポキシからなる樹脂コア基板11と、樹脂コア基板11のコア主面12(図1では上面)上に形成される第1ビルドアップ層31(配線積層部)と、樹脂コア基板11のコア裏面13(図1では下面)上に形成される第2ビルドアップ層32(配線積層部)とからなる。
As shown in FIG. 1, the
樹脂コア基板11における複数個所には厚さ方向に貫通するスルーホール用孔15が形成されており、スルーホール用孔15内にはスルーホール導体16が形成されている。スルーホール導体16は、樹脂コア基板11のコア主面12側とコア裏面13側とを接続している。また、樹脂コア基板11のコア主面12及びコア裏面13には、銅からなる導体層41がパターン形成されており、各導体層41は、スルーホール導体16に電気的に接続されている。
Through
樹脂コア基板11のコア主面12上に形成された第1ビルドアップ層31は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂層間絶縁層33,35と、銅からなる導体層42とを交互に積層した構造を有している。第2層の樹脂層間絶縁層35の表面上における複数箇所には、端子パッド44がアレイ状に形成されている。さらに、樹脂層間絶縁層35の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。端子パッド44の表面上には、複数のはんだバンプ45が配設されている。各はんだバンプ45は、矩形平板状をなすICチップ21の面接続端子22に電気的に接続されている。なお、各端子パッド44及び各はんだバンプ45が形成される領域は、ICチップ21を搭載可能なICチップ搭載領域23である。また、第1層の樹脂層間絶縁層33内には複数のビア導体43が形成され、第2層の樹脂層間絶縁層35内にも複数のビア導体43が形成されている。各ビア導体43は、導体層41,42及び端子パッド44を相互に電気的に接続している。
The
樹脂コア基板11のコア裏面13上に形成された第2ビルドアップ層32は、上述した第1ビルドアップ層31とほぼ同じ構造を有している。即ち、第2ビルドアップ層32は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂層間絶縁層34,36と、導体層42とを交互に積層した構造を有している。樹脂層間絶縁層36の下面上における複数箇所には、ビア導体43を介して導体層42に電気的に接続されるBGA用パッド48がアレイ状に形成されている。また、樹脂層間絶縁層36の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、BGA用パッド48を露出させる開口部40が形成されている。BGA用パッド48の表面上には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ49が配設されている。そして、各はんだバンプ49により、図1に示される配線基板10は図示しないマザーボード上に実装される。
The
樹脂コア基板11は、縦25mm×横25mm×厚さ0.9mmの平面視略矩形板状であり、コア主面12の中央部及びコア裏面13の中央部にて開口する平面視で矩形状の収容穴部90を1つ有している。即ち、収容穴部90は貫通穴である。なお、収容穴部90は、四隅に面取り寸法0.1mm以上2.0mm以下の面取り部を有している。そして、収容穴部90内には、セラミックコンデンサ101(配線基板内蔵用コンデンサ)が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ101は、コンデンサ主面102をコア主面12と同じ側に向け、かつ、コンデンサ裏面103をコア裏面13と同じ側に向けた状態で収容されている。
The
本実施の形態のセラミックコンデンサ101は、縦12.0mm×横12.0mm×厚さ0.9mmの平面視略矩形板状である。セラミックコンデンサ101は、樹脂コア基板11において前記ICチップ搭載領域23の真下の領域に配置されている。なお、ICチップ搭載領域23の面積(ICチップ21において面接続端子22が形成される面の面積)は、セラミックコンデンサ101のコンデンサ主面102の面積よりも小さくなるように設定されている。セラミックコンデンサ101の厚さ方向から見た場合、ICチップ搭載領域23は、セラミックコンデンサ101のコンデンサ主面102内に位置している。
The
図1に示されるように、収容穴部90の内面と、セラミックコンデンサ101のコンデンサ側面106との隙間は、高分子材料(本実施の形態ではエポキシ等の熱硬化性樹脂)からなる樹脂充填材92によって埋められている。この樹脂充填材92は、セラミックコンデンサ101を樹脂コア基板11に固定する機能を有している。また、樹脂充填材92は、セラミックコンデンサ101との熱膨張差を緩和するために、シリカ等のセラミック粉が添加されていても良い。また、放熱性を向上させるために、Cu等の金属粉が添加されても良い。
As shown in FIG. 1, the gap between the inner surface of the
以下、本実施の形態のセラミックコンデンサ101の構成について詳述する。図2はコンデンサ主面102側から見たセラミックコンデンサ101の模式的な平面図であり、図3はコンデンサ裏面103側から見たセラミックコンデンサ101の模式的な平面図である。図4及び図5はセラミックコンデンサ101の模式的な側面図である。図6は図2におけるA−A線で切断したときのセラミックコンデンサ101の模式的な縦断面図であり、図7は図2におけるB−B線で切断したときのセラミックコンデンサ101の模式的な縦断面図である。図8はセラミックコンデンサ101の外周付近の模式的な拡大図である。
Hereinafter, the configuration of the
図2〜図7に示されるセラミックコンデンサ101は、いわゆるビアアレイタイプのセラミックコンデンサである。セラミックコンデンサ101は、コンデンサ101の中核を成すコンデンサ本体104を備えている。コンデンサ本体104は、電源用内部電極層141(内部電極)、グランド用内部電極層142(内部電極)、及びセラミック誘電体層105を積層して多層化した構造を有している。セラミック誘電体層105は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層141及びグランド用内部電極層142間の誘電体(絶縁体)として機能する。つまり、電源用内部電極層141とグランド用内部電極層142とは、セラミック誘電体層105を介して電気的に絶縁されている。また、電源用内部電極層141及びグランド用内部電極層142は、セラミック誘電体層105の積層方向においてセラミック誘電体層105を介して交互に配置されている。なお、内部電極層141,142の総数は約100層程度となっている。
The
本実施の形態では、複数のセラミック誘電体層105と複数の内部電極層141,142とを交互に積層した構造を有するキャパシタ形成層部144がコンデンサ本体104における上側と下側との2つの領域に分割して設けられている。上側のキャパシタ形成層部144と下側のキャパシタ形成層部144との間には、複数のセラミック誘電体層105からなる中間層部145が設けられている。さらに、コンデンサ主面102側の表層部には、複数のセラミック誘電体層105からなるカバー層部146が上側のキャパシタ形成層部144の上面を覆うように設けられている。また、コンデンサ裏面103側の表層部にも、複数のセラミック誘電体層105からなるカバー層部146が下側のキャパシタ形成層部144の下面を覆うように設けられている。なお、中間層部145及びカバー層部146には、キャパシタ形成層部144のような内部電極層141,142は設けられていない。
In the present embodiment, a capacitor forming
内部電極層141,142は、いずれもニッケルを主成分として形成されており、セラミック誘電体層105を構成するセラミック材料(チタン酸バリウム)と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれ内部電極層141,142に含ませることにより、セラミック誘電体層105と内部電極層141,142との密着性を高めることができる。なお、内部電極層141,142にこのようなセラミック材料を含有させなくともよい。また、内部電極層141,142の厚さは例えば2μm以下となっている。
The internal electrode layers 141 and 142 are both formed of nickel as a main component, and contain a ceramic material similar to the ceramic material (barium titanate) constituting the
コンデンサ本体104の外観は、コンデンサ本体104の厚さ方向に位置するコンデンサ主面102(第1主面)、コンデンサ主面102の反対側に位置するコンデンサ裏面103(第2主面)、及びコンデンサ主面102とコンデンサ裏面103との間に位置する側面106から構成されている。側面106は、主に第1の側面106a、側面106aの反対側に位置する(対向する)第2の側面106b、側面106a及び側面106bと隣り合った第3の側面106c、及び側面106cの反対側に位置し(対向し)、かつ側面106a及び側面106bと隣り合った第4の側面106dから構成されている。本実施の形態の各側面106a〜106dはセラミック誘電体層105のみから構成されており、セラミックが露出している。
The external appearance of the
図2〜図5に示されるように、側面106a〜106cには、それぞれ、コンデンサ本体104の厚さ方向に延びた凹部107と、コンデンサ本体104の外周方向に延びた切欠部108が形成されている。具体的には、図4に示されるように、側面106aにおいて、凹部107はコンデンサ主面102側(コンデンサ主面102から厚さ方向に延在して)に形成されており、切欠部108はコンデンサ裏面103側に形成されている。また、側面106bにおいて、側面106aと同様に凹部107及び切欠部108が形成されている。さらに、図5に示されるように、側面106cにおいては、凹部107はコンデンサ裏面103側(コンデンサ裏面103から厚さ方向に延在して)に形成されており、切欠部108はコンデンサ主面102側に形成されている。
As shown in FIGS. 2 to 5, the side surfaces 106 a to 106 c are respectively formed with a
これら凹部107及び切欠部108の表面もセラミック誘電体層105のみから構成されており、セラミックが露出している。凹部107は、断面が略半円状の溝であって、コンデンサ主面102及びコンデンサ裏面103から厚さ方向に行くに従って幅が徐々に狭くなっている。なお側面106dにも凹部107及び切欠部108が形成されていてもよい。また、切欠部108は、側面106a〜106cのそれぞれの一方の端縁から他方の端縁まで形成されている。
The surfaces of the
凹部107は、コンデンサ本体104の外周に沿って所定の間隔をおいて複数形成されている。側面106a,106bにおける凹部107は、コンデンサ主面102からコンデンサ本体104の厚さの20%以上70%以下の位置まで形成されていることが望ましく、側面106cにおける凹部107は、コンデンサ裏面103からコンデンサ本体104の厚さの20%以上70%以下の位置まで形成されていることが望ましい。このような範囲が望ましい理由は、20%以上とすれば、樹脂充填材92との密着性を充分に向上させることができるからであり、70%以下とすれば、コンデンサ101の搬送等において、凹部107での割れ、或いは欠けを低減することができるからである。
A plurality of
図8に示されるように、本実施の形態では、側面106a〜106cにおける凹部未形成部109と凹部107との境界部分110が丸みを帯びた形状を呈している。凹部未形成部109と凹部107との境界部分110の曲率半径は、0.005mm以上0.2mm以下となることが好ましく、本実施の形態では例えば0.05mm程度である。なお、コンデンサ本体104における各側面106a〜106dの表面は、表面粗化処理が施された粗面となっている。
As shown in FIG. 8, in the present embodiment, the
また、コンデンサ本体104をコンデンサ主面102及びコンデンサ裏面103に対して平行に切断したときに現れる切断面において、凹部107の幅をX、凹部未形成部109を基準とした凹部107の深さをYと定義した場合、X>Yの関係が成り立っている。なお、主面102及び裏面103における凹部107の幅Xは、60〜150μmが好ましい。この範囲が好ましい理由は、60μm未満であると、樹脂充填材92が上手く入り込まず、密着性不足となったり、空隙ができているとその部分の影響で信頼性の低い製品となってしまうからであり、また150μmを超えると、内部電極層141,142の面積が小さくなってしまい容量低下の一因となるからである。なお、本実施の形態では、凹部107の幅Xは100μm程度であり、凹部107の深さYは35μm程度である。また、隣り合う凹部107の間隔Zは75μm程度である。
Further, in the cut surface that appears when the
図2及び図3に示されるように、コンデンサ本体104の4箇所の角部には、面取り寸法が0.6mm以上の面取り部104aが形成されている。なお、面取り部104aの代わりに或いは面取り部104aとともに、曲率半径が0.6mm以上の丸み部がコンデンサ本体104の少なくとも1箇所の角部に形成されていてもよい。このように、面取り部104aや丸み部を形成することにより、セラミックコンデンサ101を配線基板10に内蔵するときや、温度変化に伴う樹脂充填材92の変形時において、セラミックコンデンサ101の角部への応力集中を緩和できるため、樹脂充填材92のクラックの発生を防止できる。
As shown in FIGS. 2 and 3, chamfered
コンデンサ本体104内には、多数のビアホール130が形成されている。これらのビアホール130は、コンデンサ本体104をその厚さ方向に貫通するとともに、コンデンサ本体104の全面にわたってアレイ状に配置されている。各ビアホール130内には、コンデンサ本体104のコンデンサ主面102及びコンデンサ裏面103間を連通する複数のコンデンサ内ビア導体131,132が形成されている。なお本実施の形態において、ビアホール130の直径は約100μmに設定されているため、コンデンサ内ビア導体131,132の直径も約100μmに設定されている。各電源用コンデンサ内ビア導体131は、各電源用内部電極層141を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体132は、各グランド用内部電極層142を貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体131及び各グランド用コンデンサ内ビア導体132は、全体としてアレイ状に配置されている。
A large number of via
図6に示されるように内部電極層142にはビア導体131が貫通する領域にクリアランスホール133(孔部)が形成されており、内部電極層142とビア導体131とは電気的に絶縁されている。また、同様に図7に示されるように内部電極層141にはビア導体132が貫通する領域にクリアランスホール134(孔部)が形成されており、内部電極層141とビア導体132とは電気的に絶縁されている。なお、クリアランスホール133,134内における内部電極層141,142とビア導体131,132との間には、セラミック誘電体層105が介在している。
As shown in FIG. 6, a clearance hole 133 (hole) is formed in the
ビア導体131,132は、ニッケルを主材料として形成されており、セラミック誘電体層105を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれビア導体131,132に含ませることにより、セラミック誘電体層105とビア導体131,132との密着性を高めることができる。なお、ビア導体131,132にこのようなセラミック材料を含有させなくともよい。
The via
コンデンサ主面102上には、例えば電源供給用外部端子及びグランド接続用外部端子として使用される主面側電源用外部電極111及び主面側グランド用外部電極112がそれぞれ形成されている。コンデンサ裏面103上には、例えば電源供給用外部端子及びグランド接続用外部端子として使用される裏面側電源用外部電極121及び裏面側グランド用外部電極122がそれぞれ形成されている。なお、外部電極111,112,121,122は、必ずしもコンデンサ本体104のコンデンサ主面102及びコンデンサ裏面103の両方に形成されている必要はなく、コンデンサ主面102及びコンデンサ裏面103のいずれか一方に形成されていてもよい。
On the capacitor
図2に示されるように、コンデンサ主面102上において、略円形状の複数の電源用外部電極111がアレイ状に形成されており、グランド用外部電極112は各電源用外部電極111を取り囲むように形成されている。図3に示されるように、コンデンサ裏面103上において、略円形状の複数のグランド用外部電極122がアレイ状に形成されており、電源用外部電極121は各グランド用外部電極122を取り囲むように形成されている。
As shown in FIG. 2, a plurality of substantially circular power supply
主面側電源用外部電極111は、電源用コンデンサ内ビア導体131におけるコンデンサ主面102側の端面に対して直接接続されており、主面側グランド用外部電極112は、複数のグランド用コンデンサ内ビア導体132におけるコンデンサ主面102側の端面に対して直接接続されている。また、裏面側電源用外部電極121は、複数の電電源用コンデンサ内ビア導体131におけるコンデンサ裏面103側の端面に対して直接接続されており、裏面側グランド用外部電極122は、グランド用コンデンサ内ビア導体132におけるコンデンサ裏面103側の端面に対して直接接続されている。よって、電源用外部電極111,121は電源用コンデンサ内ビア導体131及び電源用内部電極層141に導通しており、グランド用外部電極112,122はグランド用コンデンサ内ビア導体132及びグランド用内部電極層142に導通している。
The main-surface-side power
コンデンサ主面102側及びコンデンサ裏面103側のいずれにおいても、電源用外部電極111,121とグランド用外部電極112,122とは離間しており、互いに電気的に絶縁されている。電源用外部電極111,121とグランド用外部電極112,122との間の距離(クリアランス)は、絶縁性が確保されていれば狭いほどよく、例えば150μm程度である。
On both the capacitor
コンデンサ主面102側において、外部電極111,112の合計の表面積は、コンデンサ主面102の面積の45%以上90%以下となっており、コンデンサ裏面103側において、外部電極121,122の合計の表面積は、コンデンサ裏面103の面積の45%以上90%以下となっている。コンデンサ主面102及びコンデンサ裏面103の面積に対し外部電極111,112,121,122の合計の表面積をこのような範囲とすることにより、コンデンサ主面102及びコンデンサ裏面103におけるセラミック誘電体層105の露出面積を低減させることができる。このように、セラミック誘電体層105の露出面積を低減させることにより、コンデンサ101と樹脂層間絶縁層33,34との密着性を向上させることができる。
On the capacitor
コンデンサ主面102において、グランド用外部電極112は側面106a側の端から側面106b側の端まで形成されるとともに側面106c側の端から側面106d側の端まで形成されている。このグランド用外部電極112には、側面106a,106bに対応する端部に凹部107が形成されている。また、コンデンサ裏面103において、電源用外部電極121は側面106a側の端から側面106b側の端まで形成されるとともに側面106c側の端から側面106d側の端まで形成されている。この電源用外部電極121にも、側面106cに対応する端部に凹部107が形成されている。
On the capacitor
外部電極111,112,121,122は、ニッケルを主成分として形成されており、セラミック誘電体層105を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれ外部電極111,112,121,122に含ませることにより、セラミック誘電体層105と外部電極111,112,121,122との密着性を高めることができる。なお、外部電極111,112,121,122にこのようなセラミック材料を含有させなくともよい。
The
外部電極111,112,121,122の表面上には、樹脂層間絶縁層33,34やビア導体43等との密着性を向上させるための第1のめっき膜(図示せず)が形成されている。第1のめっき膜は、外部電極111,112,121,122の酸化防止という機能をも有している。第1のめっき膜は電解めっきにより形成されたものである。なお、第1のめっき膜は、無電解めっきにより形成されていてもよい。第1のめっき膜は例えばAu、或いはCu等の導電性材料から構成されていることが好ましいが、更に好ましくは樹脂層間絶縁層33,34との密着性を向上させるために、最表面はCuで構成されていることが好ましい。
A first plating film (not shown) is formed on the surfaces of the
外部電極111,112,121,122と第1のめっき膜との間には、外部電極111,112,121,122と第1のめっき膜との密着性の低下を抑制するための第2のめっき膜(図示せず)が形成されている。詳述すると、上記のように外部電極111,112,121,122にセラミック材料を含有させると、セラミック材料が外部電極111,112,121,122の表面に露出してしまい、外部電極111,112,121,122と第1のめっき膜との密着性が低下するおそれがある。このようなことを抑制するために第2のめっき膜が形成されている。第2のめっき膜は電解めっきにより形成されたものである。なお、第2のめっき膜は、めっき法により形成されていれば、無電解めっきにより形成されていてもよい。
Between the
第2のめっき膜は、例えば、外部電極111,112,121,122の主成分である導電性材料と同一の導電性材料から構成されていることが好ましい。なお、セラミック材料を添加した外部電極111,112,121,122に直接めっき処理ができ、密着強度も高い場合には、第2のめっき膜を形成させなくてもよい。
The second plating film is preferably made of, for example, the same conductive material as the conductive material that is the main component of the
図1に示されるように、コンデンサ主面102側にある外部電極111,112は、ビア導体43、導体層42、端子パッド44、はんだバンプ45及びICチップ21の面接続端子22を介して、ICチップ21に電気的に接続される。一方、コンデンサ裏面103側にある外部電極121,122は、ビア導体43、導体層42、BGA用パッド48及びはんだバンプ49を介して、図示しないマザーボードが有する電極に対して電気的に接続される。
As shown in FIG. 1, the
例えば、マザーボード側から外部電極121,122を介して通電を行い、電源用内部電極層141−グランド用内部電極層142間に電圧を加えると、電源用内部電極層141に例えばプラスの電荷が蓄積し、グランド用内部電極層142に例えばマイナスの電荷が蓄積する。また、セラミックコンデンサ101では、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
For example, when energization is performed from the mother board side through the
本実施の形態のセラミックコンデンサ101は、例えば、以下の手順により作製される。図9及び図10は、本実施の形態に係る内部電極パターンが形成されたセラミックグリーンシートの模式的な平面図であり、図11、図12、図15、図17は、本実施の形態に係る未焼成セラミック積層体の模式的な縦断面図である。図13、図14、図16、図18は、本実施の形態に係る未焼成セラミック積層体の模式的な平面図である。図19は、本実施の形態に係るセラミック焼結体の模式的な縦断面図であり、図20は、分割された複数のコンデンサ本体を示す模式的な平面図である。
The
まず、内部電極パターン151が形成されたセラミックグリーンシート152(図9参照)と、内部電極パターン153が形成されたセラミックグリーンシート154(図10参照)とを複数枚用意する。なお、内部電極パターン151,153は、後に内部電極層141,142となるべき未焼成導体部である。また、セラミックグリーンシート152,154は、後にセラミック誘電体層105となるべき未焼成セラミック部である。
First, a plurality of ceramic green sheets 152 (see FIG. 9) on which
内部電極パターン151,153は、それぞれコンデンサ形成領域R内に形成されている。コンデンサ形成領域Rとは、コンデンサ101を形成するための領域であり、セラミックグリーンシート152,154に複数存在している。なお、図面においては、コンデンサ形成領域Rの境界は二点鎖線で示されている。内部電極パターン151,153は例えばニッケルペーストから構成されている。
The
内部電極パターン151,153は、例えばスクリーン印刷によりコンデンサ形成領域R内に形成される。また、内部電極パターン151は、焼成後クリアランスホール134となるクリアランスホール151a(孔部)を有しており、内部電極パターン153は、焼成後クリアランスホール133となるクリアランスホール153a(孔部)を有している。また、コンデンサ形成領域R外にニッケルペーストが塗布されていてもよい。
The
また、図11に示される2つのカバー層155及び中間層156を用意する。カバー層155及び中間層156は、内部電極パターン151,153等が形成されていない所定枚のセラミックグリーンシートを積層して、作製される。
Further, two
セラミックグリーンシート152,154とカバー層155と中間層156とを用意した後、カバー層155上にセラミックグリーンシート152とセラミックグリーンシート154とを交互に積層し、その上に中間層156を積層する。さらに中間層156上にセラミックグリーンシート152とセラミックグリーンシート154とを交互に積層し、その上にカバー層155を積層する。その後、これらを加圧して、未焼成セラミック積層体159を形成する(図11参照)。
After preparing the ceramic
未焼成セラミック積層体159を形成した後、未焼成セラミック積層体159の主面159aから裏面159bにかけて貫通するビアホールを形成し、ビアホールに導電性ペーストを圧入して、ビア導体ペースト157を形成する(図12及び図13参照)。さらに、ビア導体ペースト157を形成した未焼成セラミック積層体159を高圧プレスにより加圧する。なお、ビア導体ペースト157は、後にビア導体131,132となるべき導体部である。
After forming the unfired
その後、未焼成セラミック積層体159の主面159a及び主面159aと反対側の裏面159bに、例えばスクリーン印刷等により、コンデンサ形成領域R内においてビア導体ペースト157に接続された外部電極パターン160,161を形成する(図14及び図15参照)。なお、外部電極パターン160,161は、後に外部電極111,112,121,122となるべき導体部である。また、主面159a側における外部電極パターン161は、複数のコンデンサ形成領域Rに跨るように形成され、裏面159b側における外部電極パターン160は、複数のコンデンサ形成領域Rに跨るように形成される。
Thereafter,
未焼成セラミック積層体159において、主面159a及び裏面159bに外部電極パターン160,161を形成した後、例えばレーザー等により、コンデンサ形成領域Rの境界に沿って、外部電極パターン161を貫通する複数の穴からなるミシン目状のブレイク溝163及び連続線状のブレイク溝164(図16及び図17参照)をそれぞれ形成する(ブレイク溝形成工程)。
In the green
主面159a側においては、ブレイク溝163はコンデンサ形成領域Rにおける主面159aの短手方向に沿った境界に形成され、ブレイク溝164はコンデンサ形成領域Rにおける主面159aの長手方向に沿った境界に形成される。裏面159b側においては、ブレイク溝163はコンデンサ形成領域Rにおける裏面159bの長手方向に沿った境界に形成され、ブレイク溝164はコンデンサ形成領域Rにおける裏面159bの短手方向に沿った境界に形成される。
On the
図17に示すように、ミシン目状のブレイク溝163の製品厚みに対する深さaは製品全体の厚さの20〜70%とすることが好ましい。また、連続線状のブレイク溝164の深さbは、a/b=0.25〜35とすることが好ましい。なお、本実施の形態では、ブレイク溝163の深さaは製品全体の厚さの50%程度であり、連続線状のブレイク溝164の深さbは、製品全体の厚さの20%程度である。
As shown in FIG. 17, the depth a of the
ブレイク溝164は、主面159a及び裏面159bにおいて、ブレイク溝163に対して直交するように形成される。ここで、裏面159b側に形成されるブレイク溝163は主面159a側に形成されるブレイク溝164と対応する位置にかつ主面159a側に形成されるブレイク溝164に沿って形成される。また、裏面159b側に形成されるブレイク溝164は、主面159a側に形成されるブレイク溝163と対応する位置にかつ主面159a側に形成されるブレイク溝163に沿って形成される。
未焼成セラミック積層体159にブレイク溝163,164を形成した後、例えばレーザー等により、コンデンサ形成領域Rの角部に、未焼成セラミック積層体159を厚さ方向に貫通する孔部165及び厚さ方向に沿って延びる溝166を形成する(図18参照)。これら孔部165及び溝166は、後に面取り部104aとなる部分である。
After forming the
未焼成セラミック積層体159に孔部165及び溝166を形成した後、未焼成セラミック積層体159を脱脂し、さらに所定温度で所定時間焼成する(焼成工程)。この結果、未焼成セラミック積層体159が焼結してセラミック焼結体168(コンデンサ本体集合体)が得られる(図19参照)。具体的には、未焼成セラミック積層体159における内部電極パターン151,153、セラミックグリーンシート152,154、ビア導体ペースト157、外部電極パターン160,161が焼結して、内部電極層141,142、セラミック誘電体層105、ビア導体131,132、外部電極111,112,121,122が形成される。
After forming the
その後、焼成により外部電極111,112,121,122の表面に形成された酸化膜を研磨して取り除いた後、外部電極111,112,121,122上に無電解めっきまたは電解めっきにより第1及び第2のめっき膜を形成する。
Thereafter, the oxide films formed on the surfaces of the
そして、ブレイク溝163,164に沿って、コンデンサ形成領域R毎にセラミック焼結体168を分割して、複数のコンデンサ本体104(図20参照)を得る(分割工程)。ここで、セラミック焼結体168の厚さ方向には、ブレイク溝163と対応する位置にブレイク溝164が形成されているが、セラミック焼結体168は、ブレイク溝163付近の部分がブレイク溝164付近の部分よりも先に切り離されるように分割されることが望ましい。これは、ブレイク溝163間には外部電極112,122が存在しているため、ブレイク溝164付近の部分がブレイク溝163付近の部分よりも先に切り離されると、ブレイク溝163付近の外部電極112,122がブレイク溝163に沿って切断されないおそれがあるからである。
And the ceramic
セラミック焼結体168の分割工程後において、ミシン目状のブレイク溝163の一部が凹部107となり、連続線状のブレイク溝164の一部が切欠部108となる。つまり、分割工程を経ると、コンデンサ本体104において、ブレイク破面として出現した側面106a〜106cにて凹部107及び切欠部108が形成された状態となる。それら側面106a〜106cにおいて、凹部未形成部109と凹部107との境界部分110は角張った形状となっている(図21参照)。また、凹部未形成部109の表面粗さは、凹部107の内壁面の表面粗さよりも小さくなっている。
After the step of dividing the ceramic
このため、本実施の形態では、セラミック焼結体168の分割工程後、得られたコンデンサ本体104の側面106に対してウエット状態で遊離砥粒をぶつけるウエットブラスト加工を行う(表面処理工程)。ここでは、コンデンサ本体104の側面106に対して遊離砥粒が作用する一方でコンデンサ主面102及びコンデンサ裏面103に対しては遊離砥粒が作用しない条件を設定して選択的にウエットブラスト加工を行う。
For this reason, in the present embodiment, after the ceramic
具体的には、図22及び図23に示されるように、固定板としてのステンレス板180(SUS板)上において、凹部107が形成された側面106が露出するよう複数のコンデンサ本体104をその厚さ方向に重ねて配置した状態でロウ181を用いて固定する。またここでは、各コンデンサ本体104の両サイドにダミーサンプルのコンデンサ182を配置して、端部に位置するコンデンサ本体104のコンデンサ主面102及びコンデンサ裏面103をダミーサンプルのコンデンサ182で覆い隠すようにする。そして、ステンレス板180に固定した各コンデンサ本体104の側面106に対してウエットブラスト加工を行う。
Specifically, as shown in FIGS. 22 and 23, a plurality of
このウエットブラスト加工では、遊離砥粒183と水184とを均一に攪拌してなる泥水状のスラリーを用い、そのスラリーを専用の噴射ノズル186から圧縮空気の力を使って噴射する(図23参照)。本実施の形態において、ブラスト時の空気圧は、0.15MPaである。また、遊離砥粒183としては、#400(平均粒径が約40μm)のアルミナ砥粒を用いている。さらに、スラリーにおける遊離砥粒183の含有率(体積濃度)は、20vol%程度である。また、噴射ノズル186は、タングステンカーバイトのノズル材を用いて形成されたノズルであり、ノズル径が15mm以下のものを使用している。
In this wet blasting process, a muddy slurry obtained by uniformly stirring loose abrasive grains 183 and
本実施の形態では、コンデンサ本体104の1つの側面106に対する処理時間は60秒程度であり、60秒のブラスト加工後、各コンデンサ本体104をステンレス板180から一旦取り外して、未処理の側面106が上方を向くように各コンデンサ本体104をステンレス板180に再度固定する。そして、未処理の側面106に対してウエットブラスト加工を行う。
In the present embodiment, the processing time for one
このように、各側面106に対してウエットブラスト加工を行うことで、凹部未形成部109と凹部107との境界部分110の角張った部分が研磨されて境界部分110が丸みを帯びた形状となる(図8参照)。また、側面106a〜106cにおいて、切欠部108の未形成部と切欠部108との境界部分も丸みを帯びた形状となる。
In this way, by performing wet blasting on each
さらに、ウエットブラスト加工を行うことで、凹部未形成部109の表面が粗化され、その表面粗さが大きくなる。凹部未形成部109はブレイク破面であるため、貝殻状の割れ目が残る場合がある。この割れ目の部分は、強度が比較的弱いためエットブラスト加工時に遊離砥粒183がぶつかることで除去される。また、凹部107の内壁面にはレーザー加工時に発生したスミアなどの異物が付着しているが、ウエットブラスト加工時に遊離砥粒183がその内壁面にぶつかることでそれら異物が除去される。このため、ウエットブラスト加工後においては、その加工前の状態よりも凹部未形成部109と凹部107との表面粗さが減少する。
Furthermore, by performing wet blasting, the surface of the recess-
そして、ウエットブラスト加工が完了した後、各コンデンサ本体104をステンレス板180から取り外して洗浄処理を行う。この洗浄処理では、各コンデンサ本体104を洗浄トレイに並べ、有機溶剤(アセトン、イソプロピルアルコールなど)を用いて超音波洗浄を行う。このとき、コンデンサ本体104に付着しているロウ181が有機溶剤で溶け、さらにブラスト加工時に付着した加工屑がコンデンサ本体104の表面から除去される。以上の製造工程を経てセラミックコンデンサ101が製造される。
Then, after the wet blasting process is completed, each
従って、本実施の形態によれば以下の効果を得ることができる。 Therefore, according to the present embodiment, the following effects can be obtained.
(1)本実施の形態では、表面処理工程において、コンデンサ本体104の側面106に対してウエットブラスト加工を行うことにより、その側面106a〜106dの表面が適度に粗化される。このセラミックコンデンサ101を用いれば、樹脂充填材92との接触面積が大きくなり、配線基板10との密着性を向上させることができる。また、ウエットブラスト加工では、コンデンサ本体104の側面106a〜106cにおける凹部未形成部109と凹部107との境界部分110が削られてその境界部分110が丸みを帯びた形状となる。従って、セラミックコンデンサ101を配線基板10に内蔵すると、凹部未形成部109と凹部107との境界部分110に加わる応力が分散され、樹脂充填材92側にクラックが発生するといった問題を回避することができる。
(1) In the present embodiment, the surface of the
(2)本実施の形態のセラミックコンデンサ101において、側面106a〜106cにおける凹部107の表面は、レーザー加工が施された加工面であるため、レーザー加工によって粗化された状態となっている。従って、表面処理工程前において側面106における凹部未形成部109の表面粗さは凹部107の内壁面の表面粗さよりも小さくなっている。そして、表面処理工程を経ると凹部未形成部109の表面が粗化されて2つの部位107,109の表面粗さの差が減少することとなる。このように、凹部未形成部109の表面を粗化することにより、樹脂充填材92との密着性を十分に確保することができる。
(2) In the
(3)本実施の形態の表面処理工程では、凹部107の最大幅(具体的には、100μm)よりも小さい平均粒径(具体的には、40μm)を有する遊離砥粒183を用いてウエットブラスト加工が行われている。このようにすると、凹部107の内壁面に遊離砥粒183が確実に当たるため、凹部107の内壁面を確実に粗化することができる、また、レーザー加工時において凹部107の内壁面に付着したスミアなどの異物を確実に除去することができる。このため、凹部107の内壁面と樹脂充填材92との密着性を十分に高めることができる。
(3) In the surface treatment process of the present embodiment, wet is performed using loose abrasive grains 183 having an average particle size (specifically 40 μm) smaller than the maximum width (specifically, 100 μm) of the
(4)本実施の形態では、ブラスト時の空気圧が0.15Mpaであり、適度な空気圧でウエットブラスト加工が行われるため、側面106を効率よく迅速に粗化することができる。
(4) In the present embodiment, the air pressure at the time of blasting is 0.15 MPa, and wet blasting is performed at an appropriate air pressure, so that the
(5)本実施の形態では、ステンレス板180上において、凹部107が形成された側面106a〜106cを露出させるようにしてコンデンサ本体104をその厚さ方向に複数個重ね合わせて配置した状態で固定した後、コンデンサ本体104の側面106に対してウエットブラスト加工を行っている。このようにすると、複数のコンデンサ本体104に対してウエットブラスト加工を同時に行うことができ、各側面106の粗化を効率よく確実に行うことができる。また、固定板として用いたステンレス板180は硬質の金属板であるので、ウエットブラスト加工時に遊離砥粒183がぶつかってもステンレス板180が損傷することがない。また、ロウ181で固定する際に加熱されたとしても、ステンレス板180は変形することなくコンデンサ本体104を確実に固定することができる。
(5) In the present embodiment, on the
(6)本実施の形態では、ステンレス板180上にロウ181を用いてコンデンサ本体104を固定している。ロウ181は比較的低い温度で融けて常温で固まるため、ステンレス板180上に複数のコンデンサ本体104を容易に固定することができる。また、固まったロウ181は、コンデンサ本体104よりも柔らかいため、ウエットブラスト加工によるダメージが少なく、その加工時にコンデンサ本体104を確実に固定することができる。さらに、ロウ181は有機溶剤によって容易に溶解するため、ウエットブラスト加工後において、コンデンサ本体104に付着しているロウ181を有機溶剤で洗浄することで容易に除去することができる。
[第2の実施の形態]
(6) In the present embodiment, the
[Second Embodiment]
次に、本実施の形態を具体化した第2の実施の形態を図面に基づき説明する。本実施の形態のセラミックコンデンサは、内部電極と電気的に独立したダミー内部電極がコンデンサ本体に形成されている点が上記第1の実施の形態と異なる。図24及び図25は本実施の形態のセラミックコンデンサ101Aの模式的な側面図であり、図26はセラミックコンデンサ101Aの模式的な縦断面図である。なお、本実施の形態において、第1の実施の形態と同様の構成については同一の符号が付してある。以下、第1の実施の形態との相違点を中心に説明する。
Next, a second embodiment that embodies this embodiment will be described with reference to the drawings. The ceramic capacitor according to the present embodiment is different from the first embodiment in that a dummy internal electrode that is electrically independent from the internal electrode is formed on the capacitor body. 24 and 25 are schematic side views of the
図24〜図26に示されるように、コンデンサ本体104内には、電極としては機能しないダミー電極層171,172(ダミー内部電極)が配置されている。具体的には、ダミー電極層171,172は、セラミック誘電体層105間にかつ内部電極層141,142よりセラミック誘電体層105の外周側(つまり側面106より)に、内部電極層141,142と所定の間隔をおいて配置されている。
As shown in FIGS. 24 to 26, dummy electrode layers 171 and 172 (dummy internal electrodes) that do not function as electrodes are arranged in the capacitor
ダミー電極層171は内部電極層141と同一平面に配置されており、ダミー電極層172は内部電極層142と同一平面に形成されている。つまり、ダミー電極層171は内部電極層141が配置されたセラミック誘電体層105間と同一の層間に配置されており、ダミー電極層172は内部電極層142が配置されたセラミック誘電体層105間と同一の層間に配置されている。なお、ダミー電極層171,172は、内部電極層141,142が配置されたセラミック誘電体層105間とは異なる層間に形成されていてもよい。
The
内部電極層141とダミー電極層171、及び内部電極層142とダミー電極層172は、それぞれ電気的に絶縁されている。なお、内部電極層141,142とダミー電極層171,172との間の隙間S1,S2にはそれぞれセラミック誘電体層105が入り込んでおり、内部電極層141,142とダミー電極層171,172とは電気的に絶縁されている。
The
内部電極層141とダミー電極層171との間の隙間S1と、内部電極層142とダミー電極層172との間の隙間S2とは、コンデンサ本体104の厚さ方向においてずれた位置関係にあり、重なり合っていない。なお、内部電極層141とダミー電極層171との間の隙間S1同士はそれぞれコンデンサ本体104の厚さ方向において揃っており、内部電極層142とダミー電極層172との間の隙間S2同士はそれぞれコンデンサ本体104の厚さ方向において揃っている。
The gap S1 between the
ダミー電極層171,172は内部電極層141,142を取り囲むように形成されている。また、コンデンサ本体104の側面106a〜106dにおいて、ダミー電極層171,172の外周端はセラミック誘電体層105間から露出している。従って、側面106a〜106dはセラミック誘電体層105とダミー電極層171,172とから構成されている。なお、側面106a〜106cおける凹部107及び切欠部108の側面もセラミック誘電体層105とダミー電極層171,172とから構成されている。
The dummy electrode layers 171 and 172 are formed so as to surround the internal electrode layers 141 and 142. Further, on the side surfaces 106 a to 106 d of the
また、セラミックコンデンサ101Aの端部付近に形成される段差の緩和を考慮すると、ダミー電極層171,172における全ての外周端がセラミック誘電体層105間から露出していることが好ましいが、一部の外周端のみ露出していてもよい。
In consideration of relaxation of the step formed near the end of the
ダミー電極層171,172の総数は、セラミックコンデンサ101Aの端部付近に形成される段差の緩和を考慮すると、内部電極層141,142の総数の半分(約50層程度)以上であることが好ましく、内部電極層141,142の総数とほぼ同数(約100層程度)であることがより好ましい。
The total number of dummy electrode layers 171 and 172 is preferably at least half (about 50 layers) of the total number of internal electrode layers 141 and 142 in consideration of the relief of the step formed near the end of
ダミー電極層171,172は導電性材料から構成されているが、ダミー電極層171,172を構成する導電性材料は、セラミックグリーンシート152,154等の焼成時の影響や形成工程を考慮すると、内部電極層141,142を構成する導電性材料と同じ材料であることが好ましい。また、同様の理由からダミー電極層171,172の厚さは内部電極層141,142の厚さとほぼ同じ厚さ(例えば2μm以下)となっていることが好ましい。
Although the dummy electrode layers 171 and 172 are made of a conductive material, the conductive material constituting the dummy electrode layers 171 and 172 is determined in consideration of the influence during the firing of the ceramic
本実施の形態においても、複数のコンデンサ形成領域Rを有するセラミック焼結体168を分割して、複数のコンデンサ本体104を製造している。本実施の形態では、ダミー電極層171,172が設けられているため、セラミック焼結体168の強度が強くなる。このため、ミシン目状のブレイク溝163の製品厚みに対する深さを製品全体の厚さの70%とし、分割工程においてセラミック焼結体168確実に分割するようにしている。従って、本実施の形態、側面106a〜106cに形成されている凹部107の長さは、コンデンサ本体104の厚さの半分以上である。つまり、コンデンサ本体104の側面において、凹部107は、中間層部145を超えて延在するように形成されている。
Also in the present embodiment, a plurality of capacitor
また、本実施の形態のコンデンサ本体104においても、第1の実施の形態と同様にウエットブラスト加工による表面処理工程が実施される。この結果、側面106a〜106cにおいて、凹部未形成部109と凹部107との境界部分110が丸みを帯びた形状となる。さらに、凹部未形成部109及び境界部分110にて露出しているダミー電極層171,172の外周端は、ウエットブラスト加工において押しつぶされ、凹部未形成部109及び境界部分110を被覆している。
Also in the capacitor
一方、凹部107においては、その内壁面よりもダミー電極層171,172が引き下がっている(図27参照)。この凹部107の内壁面は、未焼成セラミック積層体159にてレーザー加工される部分であり、そのレーザー加工時にダミー電極層171,172の端部が引き下がった状態となる。また、ダミー電極層171,172を構成する導電性材料は、セラミックグリーンシート152,154よりも収縮率が大きいため、焼成時における収縮率の差に起因して、ダミー電極層171,172の外周端が凹部107の内壁面よりも内側に位置する形となる。従って、本実施の形態では、コンデンサ本体104の側面視において、凹部未形成部109及び境界部分110におけるダミー電極層171,172の被覆率のほうが、凹部107の内壁面におけるダミー電極層171,172の被覆率よりも大きくなる。
On the other hand, in the
従って、本実施の形態によれば以下の効果を得ることができる。 Therefore, according to the present embodiment, the following effects can be obtained.
(1)本実施の形態のセラミックコンデンサ101Aにおいても、表面処理工程において、コンデンサ本体104の側面106に対してウエットブラスト加工を行うことにより、その側面106a〜106dの表面が適度に粗化される。従って、セラミックコンデンサ101Aを用いれば、樹脂充填材92との接触面積が大きくなり、配線基板10との密着性を向上させることができる。また、本実施の形態では、ダミー電極層171,172の一部によって凹部未形成部109及び境界部分110が部分的に被覆されている。さらに、凹部未形成部109及び境界部分110におけるダミー電極層171,172の被覆率のほうが、凹部107の内壁面におけるダミー電極層171,172の被覆率よりも大きい。このように、ダミー電極層171,172により凹部未形成部109及び境界部分110が被覆されることで、その部分の強度を高めることができる。従って、セラミックコンデンサ101を配線基板10に内蔵するときや、温度変化に伴う樹脂充填材92の変形時において、凹部未形成部109と凹部107との境界部分110に応力が集中したとしても、その部分のセラミックが欠けるといった問題を回避することができ、樹脂充填材92との密着性を十分に確保することができる。
(1) Also in the
(2)本実施の形態では、内部電極層141,142よりセラミック誘電体層105の外周側にダミー電極層171,172を形成しているので、コンデンサ本体104の端部の厚さを厚くすることができ、端部付近に形成される段差が緩和されたセラミックコンデンサ101Aを提供することができる。このセラミックコンデンサ101Aを配線基板10に内蔵する場合、コア基板11とコンデンサ101との隙間に樹脂充填材92を充填するときに、樹脂充填材92がコンデンサ101Aの裏面103側へ潜り込み難くなる。その結果、ビルドアップ層31,32を形成するビルドアップ工程での不良を低減することが可能となる。
(2) In this embodiment, since the dummy electrode layers 171 and 172 are formed on the outer peripheral side of the
(3)本実施の形態では、内部電極層141,142とダミー電極層171,172との間には隙間S1,S2が形成されている。ここで、内部電極層141とダミー電極層171との間の隙間S1と、内部電極層142とダミー電極層172との間の隙間s2とがコンデンサ本体104の厚さ方向において重なり合っている場合には、コンデンサ本体104の厚さ方向において内部電極層141,142及びダミー電極層171,172の両方が存在しない部分が存在してしまう。このような部分は、内部電極層141,142及びダミー電極層171,172が存在しないので、他の部分より厚さが薄くなってしまい、局部的に凹んだ形状となる。この凹みがコンデンサ外周から比較的近い箇所に形成された場合には、樹脂充填材92がコンデンサ裏面103側へ潜り込んでしまうおそれがある。これに対し、本実施の形態では、内部電極層141とダミー電極層171との間の隙間S1と、内部電極層142とダミー電極層172との間の隙間S2とがセラミック誘電体層105の積層方向において重なり合っていないので、このような局所的な凹みが形成され難くなり、樹脂充填材92の潜り込みを抑制することができる。
(3) In the present embodiment, gaps S1 and S2 are formed between the internal electrode layers 141 and 142 and the dummy electrode layers 171 and 172. Here, when the gap S1 between the
なお、本発明の各実施の形態は以下のように変更してもよい。 In addition, you may change each embodiment of this invention as follows.
・上記各実施の形態では、表面処理工程において、複数のコンデンサ本体104をステンレス板180上にロウ181で固定してウエットブラスト加工を行うものであったが、これに限定されるものではない。例えば、コンデンサ本体104に形成される内部電極層141,142及びダミー電極層171,172は、磁性体であるニッケルを主体として形成されているため、磁石を用いてコンデンサ本体104を固定してウエットブラスト加工を行うように構成してもよい。
In each of the above embodiments, in the surface treatment step, the plurality of capacitor
・上記各実施の形態では、コンデンサ本体104の各側面106a〜106cにおいて、コンデンサ主面102及びコンデンサ裏面103の一方に凹部107が形成され、他方に切欠部108が形成されるものであったがこれに限定されるものではない。例えば、図28に示すセラミックコンデンサ101Bのように、コンデンサ本体104の側面106において、コンデンサ主面102からコンデンサ裏面103まで延びた凹部107が形成されていてもよい。なお、本実施の形態においては、切欠部108は形成されていない。さらに、図28のセラミックコンデンサ101Bでは、ダミー電極層171,172が配置されていないが、ダミー電極層171,172が配置されていてもよい。また、このセラミックコンデンサ101Bにおいても、側面106にウエットブラスト加工が施されることで、凹部未形成部109の表面と凹部107の内壁面とが粗化されている。さらに、側面106における凹部未形成部109と凹部107との境界部分110が丸みを帯びた形状となっている。このようにセラミックコンデンサ101Bを構成しても、配線基板10との密着性を向上させることができる。また、境界部分110に加わる応力が分散されるため、樹脂充填材92側にクラックが発生するといった問題を回避することができる。
In each of the above embodiments, in each of the
・上記各実施の形態のセラミックコンデンサ101,101A,101Bにおいて、外部電極111,122は略円形状に形成され、外部電極112,121は外部電極111,122の周囲に円形の抜きパターンを有するベタパターンとなるよう形成されていたが、外部電極111,112,121,122の形状は適宜変更することができる。図29には外部電極の変形例を示している。図29に示されるセラミックコンデンサ101Cにおいて、電源用外部電極111は、平面視略矩形状をなす帯状パターンであり、コンデンサ主面102において、4本の電源用外部電極111が互いに平行に配置されている。グランド用外部電極112は、各電源用外部電極111を取り囲むように配置されている。
In the
電源用外部電極111は、複数の電源用コンデンサ内ビア導体131の端面に対して直接接続されている。また、グランド用外部電極112は、複数のグランド用コンデンサ内ビア導体132の端面に対して直接接続されている。なお、図示しないがコンデンサ裏面103側において、グランド用コンデンサ内ビア導体132に接続されるグランド用外部電極122は、平面視略矩形状をなす帯状パターンである。また、コンデンサ裏面103側において、電源用コンデンサ内ビア導体131に接続される電源用外部電極121は、各電源用外部電極111を取り囲むようにプレーン状に形成された広面積パターンである。
The power supply
次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。 Next, in addition to the technical ideas described in the claims, the technical ideas grasped by the respective embodiments described above are listed below.
(1)第1主面、前記第1主面の反対側に位置する第2主面及び前記第1主面と前記第2主面との間に位置する側面を有するとともに、内部電極及びセラミック誘電体層を積層して多層化した構造を有するコンデンサ本体を備え、前記コンデンサ本体の前記側面には、前記セラミック誘電体層を構成するセラミックが露出するとともに、前記第1主面及び前記第2主面のうちの少なくとも一方の側から前記コンデンサ本体の厚さ方向に延びる凹部が複数形成された配線基板内蔵用コンデンサを製造する方法であって、前記凹部が形成された状態の前記コンデンサ本体の前記側面に対して湿式砥粒加工を行う表面処理工程を含み、前記表面処理工程前において前記側面における凹部未形成部の表面粗さは前記凹部の内壁面の表面粗さよりも小さく、前記表面処理工程を経ると前記凹部未形成部が粗化されて前記2つの部位の表面粗さの差が減少することを特徴とした配線基板内蔵用コンデンサの製造方法。 (1) A first main surface, a second main surface located on the opposite side of the first main surface, a side surface located between the first main surface and the second main surface, and an internal electrode and a ceramic A capacitor body having a multilayered structure in which dielectric layers are laminated is provided, and the ceramic constituting the ceramic dielectric layer is exposed on the side surface of the capacitor body, and the first main surface and the second main surface are exposed. A method of manufacturing a wiring board built-in capacitor in which a plurality of recesses extending in the thickness direction of the capacitor body from at least one side of a main surface is formed, the capacitor body in a state where the recesses are formed A surface treatment step of performing wet abrasive grain processing on the side surface, and the surface roughness of the recess-unformed portion on the side surface is smaller than the surface roughness of the inner wall surface of the recess before the surface treatment step. The method of manufacturing a wiring board built capacitor which is characterized in that the difference in surface roughness of the two parts the recess unformed portion and undergoes the surface treatment step is roughened is reduced.
(2)技術的思想(1)において、前記湿式砥粒加工で用いる遊離砥粒の平均粒径は、8μm以上200μm以下であることを特徴とする配線基板内蔵用コンデンサの製造方法。 (2) In the technical idea (1), the average particle size of the free abrasive grains used in the wet abrasive grain processing is 8 μm or more and 200 μm or less.
(3)技術的思想(1)または(2)において、前記コンデンサ本体は板状であり、前記表面処理工程では、前記凹部が形成された前記側面を露出させるようにして前記コンデンサ本体をその厚さ方向に複数個重ね合わせて配置するとともに、各コンデンサ本体の端部に位置する前記各主面を覆い隠すようにダミーサンプルのコンデンサを配置して、各コンデンサ本体の側面を加工するようにしたことを特徴とする配線基板内蔵用コンデンサの製造方法。 (3) In the technical idea (1) or (2), the capacitor main body is plate-shaped, and in the surface treatment step, the capacitor main body is made thick so as to expose the side surface on which the concave portion is formed. A plurality of capacitors are stacked in the vertical direction, and dummy sample capacitors are arranged so as to cover the main surfaces located at the ends of the capacitor bodies, and the side surfaces of the capacitor bodies are processed. A method of manufacturing a capacitor for wiring board built-in.
101,101A〜101C…配線基板内蔵用コンデンサとしてのセラミックコンデンサ
102…第1主面としてのコンデンサ主面
103…第2主面としてのコンデンサ裏面
104…コンデンサ本体
105…セラミック誘電体層
106,106a〜106d…側面
107…凹部
109…凹部未形成部
151,153…未焼成導体部としての内部電極パターン
152,154…未焼成セラミック部としてのセラミックグリーンシート
159…未焼成セラミック積層体
163…ブレイク溝
168…コンデンサ本体集合体としてのセラミック焼結体
180…固定板としてのステンレス板
181…ロウ
183…遊離砥粒
DESCRIPTION OF SYMBOLS 101,101A-101C ... Ceramic capacitor as a capacitor | condenser for wiring board built-in 102 ... Capacitor main surface as 1st
Claims (5)
前記凹部が形成された前記側面を露出させるようにして前記コンデンサ本体をその厚さ方向に複数個重ね合わせて配置した状態で固定することで、前記側面に対して遊離砥粒が作用する一方で前記第1主面及び前記第2主面に対して遊離砥粒が作用しない条件を設定した後、前記コンデンサ本体の前記側面に対して湿式砥粒加工を行う表面処理工程を含む
ことを特徴とした配線基板内蔵用コンデンサの製造方法。 A first main surface, a second main surface located on the opposite side of the first main surface, a side surface located between the first main surface and the second main surface, and an internal electrode and a ceramic dielectric layer the laminated with a plate-shaped capacitor body having a multilayered structure, the side surface of the capacitor body, together with the ceramic is exposed constituting the ceramic dielectric layer, wherein the first main surface and the second A method of manufacturing a wiring board built-in capacitor in which a plurality of recesses extending in the thickness direction of the capacitor body from at least one side of two main surfaces are formed,
While fixing the plurality of capacitor bodies in a state of being stacked in the thickness direction so as to expose the side surface in which the recess is formed, free abrasive grains act on the side surface. A surface treatment step of performing wet abrasive machining on the side surface of the capacitor main body after setting conditions under which free abrasive grains do not act on the first main surface and the second main surface; Method for manufacturing a built-in wiring board capacitor.
前記未焼成セラミック積層体に、後に前記凹部の一部となるべき複数の穴をミシン目状に配置してなるブレイク溝を形成するブレイク溝形成工程と、
前記未焼成セラミック積層体を焼結させて、前記内部電極及び前記セラミック誘電体層を有するコンデンサ本体集合体を得る焼成工程と、
前記コンデンサ本体集合体を前記ブレイク溝に沿って分割することにより、複数のコンデンサ本体を得るとともに、ブレイク破面として出現した前記側面にて前記凹部が形成された状態とする分割工程と
を順次行った後に前記表面処理工程を行うことを特徴とする請求項1に記載の配線基板内蔵用コンデンサの製造方法。 A laminated body production step of producing an unfired ceramic laminate having a multilayered structure by laminating an unfired conductor part to be the internal electrode later and an unfired ceramic part to be the ceramic dielectric layer later;
A break groove forming step for forming a break groove formed by arranging a plurality of holes to be a part of the concave portion in the perforated shape in the unfired ceramic laminate,
A firing step of sintering the green ceramic laminate to obtain a capacitor body assembly having the internal electrode and the ceramic dielectric layer;
By dividing the capacitor body aggregate along the break groove, a plurality of capacitor bodies are obtained, and a dividing step is sequentially performed in which the concave portions are formed on the side surface that appears as a break fracture surface. The method for manufacturing a capacitor for a wiring board according to claim 1, wherein the surface treatment step is performed thereafter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010085579A JP5524680B2 (en) | 2010-04-01 | 2010-04-01 | Manufacturing method of capacitor for wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010085579A JP5524680B2 (en) | 2010-04-01 | 2010-04-01 | Manufacturing method of capacitor for wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011216791A JP2011216791A (en) | 2011-10-27 |
JP5524680B2 true JP5524680B2 (en) | 2014-06-18 |
Family
ID=44946215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010085579A Expired - Fee Related JP5524680B2 (en) | 2010-04-01 | 2010-04-01 | Manufacturing method of capacitor for wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5524680B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117727560B (en) * | 2024-02-18 | 2024-04-19 | 成都宏科电子科技有限公司 | Single-layer through ceramic capacitor chip with controllable insulation distance |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5075308B2 (en) * | 2001-07-11 | 2012-11-21 | 株式会社東芝 | Manufacturing method of ceramic circuit board |
JP2006332330A (en) * | 2005-05-26 | 2006-12-07 | Murata Mfg Co Ltd | Laminated ceramic electronic component and manufacturing method thereof |
JP4965237B2 (en) * | 2005-12-22 | 2012-07-04 | 日本特殊陶業株式会社 | Wiring board built-in capacitor and wiring board |
JP2008198905A (en) * | 2007-02-15 | 2008-08-28 | Hitachi Metals Ltd | Ceramic substrate, manufacturing method of ceramic circuit board, aggregate substrate and semiconductor module |
JP4957737B2 (en) * | 2008-05-14 | 2012-06-20 | 株式会社村田製作所 | Ceramic electronic component, method for manufacturing the same, and assembly component |
-
2010
- 2010-04-01 JP JP2010085579A patent/JP5524680B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011216791A (en) | 2011-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5535765B2 (en) | Manufacturing method of ceramic capacitor | |
JP5524715B2 (en) | Ceramic capacitors, wiring boards | |
KR101452079B1 (en) | Embedded multilayer capacitor and print circuit board having embedded multilayer capacitor | |
JP5540276B2 (en) | Electronic component built-in substrate and manufacturing method thereof | |
TWI504321B (en) | Printed circuit board including embedded electronic component and method for manufacturing the same | |
US8546700B2 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
TWI295089B (en) | Wiring substrate and the manufacturing method of the same | |
US11764138B2 (en) | Glass core device and method of producing the same | |
JP2015053350A (en) | Board having built-in capacitor, method of manufacturing the same and semiconductor device using the same | |
JP4826356B2 (en) | Manufacturing method of ceramic substrate | |
JP4965237B2 (en) | Wiring board built-in capacitor and wiring board | |
JP2009147178A (en) | Ceramic component, manufacturing method thereof, and wiring board | |
JP5559717B2 (en) | Manufacturing method of electronic parts | |
JP4746422B2 (en) | Capacitor manufacturing method and capacitor | |
JP2005183466A (en) | Multilayer printed wiring board | |
EP2120522A1 (en) | Method for the production of laminated ceramic electronic parts | |
JP5977006B2 (en) | Capacitor and manufacturing method thereof | |
JP5524680B2 (en) | Manufacturing method of capacitor for wiring board | |
JP4750541B2 (en) | Via array capacitor for wiring board built-in, wiring board for via array capacitor built-in, and manufacturing method thereof | |
JP5658474B2 (en) | Wiring board built-in capacitor and wiring board | |
JP5524681B2 (en) | Wiring board built-in capacitor and wiring board | |
JPH1027959A (en) | Manufacturing method of multilayer wiring board | |
JP4470162B2 (en) | Ceramic multilayer substrate | |
JP2004095753A (en) | Method for manufacturing multi-layer ceramic substrate | |
JP2004319645A (en) | Multilayer printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5524680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |