JP7229375B2 - 制御回路及び電源装置 - Google Patents

Description

本発明は、交流（ＡＣ）を入力し直流（ＤＣ）に変換して出力するＡＣ－ＤＣコンバーターの交流の異極電源ライン間に接続されたコンデンサの放電を制御する制御回路及び当該制御回路を備えた電源装置に関する。

交流（ＡＣ）を入力し直流（ＤＣ）に変換して出力するＡＣ－ＤＣコンバーターでは、一般的にノイズ対策のため交流入力側の異極電源ライン間に（いわゆるＸコンデンサ）を接続する。このＸコンデンサにより交流入力のノイズは除去されるが、ＡＣ－ＤＣコンバーターに交流を供給するプラグをコンセントから引き抜いたときのように交流入力供給が遮断された場合、交流入力供給が遮断される前に上記Ｘコンデンサに蓄積されていた電荷がＸコンデンサに残留しており、安全性確保のため、残留電荷を放電する必要がある。

ここで、Ｘコンデンサに蓄積された残留電荷の放電方法としては、例えば、特開２０１６ー１５８３１０号公報に開示される発明がある。
当該公報に開示される発明を図１４及び図１５を用いて説明する。図１４は、当該公報に開示される従来の電源装置の放電回路を説明するための図である。図１５は、図１４の回路の動作タイミングを説明するための図である。

図１４に示すように、従来の放電回路９４０は、高圧入力起動端子ＨＶと接地点との間に直列に接続された抵抗Ｒ９０３及びＲ９０４からなる分圧回路９４１と、該分圧回路９４１によって分圧された電圧のピーク値を保持するピークホールド回路９４２と、抵抗Ｒ９０３・Ｒ９０４の接続ノードＮ９０２の電位（電圧）Ｖｎ９０２とピークホールド回路９４２に保持されている電圧を比例縮小した電圧とを比較する電圧比較回路９４３と、電位（電圧）Ｖｎ９０２が一定以上である時間を計時するタイマ回路９４４と、高圧入力起動端子ＨＶと接地点との間に分圧回路９４１と並列に設けられたスイッチＳ９００及び放電手段９４５の直列接続回路とが設けられている。放電手段９４５は抵抗Ｒｄ９００及びスイッチＳｄ９００とから構成されている。スイッチＳ９００と放電手段９４５との接続部は電源電圧端子ＶＤＤに接続され、電源電圧端子ＶＤＤの他方の側はコンデンサＣ９００を介して接地されている。スイッチＳ９００は、起動回路９５０によって制御されるスイッチである。なお、本明細書では「電圧」を「電位」と言い換えてもよい。

上記電圧比較回路９４３は、接続ノードＮ９０２の電位Ｖｎ９０２のピーク値の３０％の値と接続ノードＮ９０２の電位Ｖｎ９０２とを比較して、下回ることがなかったか否かを検出する。タイマ回路９４４は、Ｖｎ９０２がＶｐを下回らない時間を計時して計時時間が例えば３０ｍ秒を越えたと判定すると、スイッチＳ９００及び放電用スイッチＳｄ９００をオンさせる信号を出力する。タイマ回路９４４は、Ｖｎ９０２がＶｐを下回る度にリセットされ、３０ｍ秒の計時を開始するように構成されている。

図１５には、図１４の放電回路９４０の動作タイミングが示されている。図１５において、図１５（Ａ）の実線は高圧入力起動端子ＨＶの電圧ＶＨＶの波形を示すもので、破線はピーク値の３０％の値を表わしている。また、図１５（Ｂ）は電圧比較回路９４３から出力されたパルスＣＰ９００を、図１５（Ｃ）はタイマ回路９４４の出力ＴＭＲ９００を表わしている。

図１５に示すように、正常な期間Ｔ９０１中においては、高圧入力起動端子ＨＶの電圧ＶＨＶの波形の周期に対応した周期でパルスＣＰ９００が出力される。タイミングｔ９０２でプラグが外れた場合には、電圧比較回路９４３からパルスＣＰ９００が出力されなくなる。そして、最後のパルスの出力時点ｔ９０１から３０ｍ秒に到達した時点ｔ９０３で、タイマ回路９４４の出力ＴＭＲ９００がＨレベル（ハイレベル）に変化して放電用のスイッチＳｄ９００がオンされることによりＸコンデンサ（図示せず、Ｘコンデンサは交流ＡＣ電源に接続されている）の放電が行なわれ、高圧入力起動端子ＨＶの電圧ＶＨＶが速やかに立ち下がるようになる。

このように、図１４及び図１５に示す従来技術では、ピークホールド回路９４２を用いて、高圧入力起動端子ＨＶの電圧ＶＨＶ（図１５（Ａ）参照）が一定電圧（破線、閾値）以下の場合は電圧比較回路９４３からはパルスＣＰ９００（図１５（Ｂ）参照）がＨレベルで出力される一方、電圧ＶＨＶが一定電圧以上となってパルスＣＰ９００がＬレベル（ローレベル）となってその時間が一定の時間（３０ｍ秒）になるとタイマ回路９４４の出力ＴＭＲ９００がＨレベルとなり放電用のスイッチＳｄ９００がオンしてＸコンデンサの残留電荷が放電される（図１５（Ｃ）参照）。

特開２０１６ー１５８３１０号公報

上記特開２０１６ー１５８３１０号公報に開示された従来技術は、Ｘコンデンサの残留電荷を放電させる点で優れている。
しかし、本発明の発明者等は、上記従来技術では、例えば、単相入力の交流ＡＣ１００Ｖ系のように交流ＡＣ入力電圧の変動が少ない場合には、Ｘコンデンサの残留電荷の放電をおこなうことができるが、交流ＡＣ入力電圧の変動が大きい場合（例えば、ワールドワイド入力電圧の場合）には、Ｘコンデンサの残留電荷の放電を確実におこなうことは困難であることに気付いた。
交流ＡＣ入力電圧の変動が大きいと、コンバーターの出力電流が小さな場合にはＸコンデンサに蓄積された電荷は充分に放電されない場合があり、そのような場合には、電圧の高い状態が続くため、電圧比較回路９４３からはパルスＣＰ９００が発生しない。このような場合、ピークホールド回路９４２に保持されている電圧Ｖｐを比較縮小した電圧Ｖｔｈの縮小比を調整して高めにして対応することも可能であるが、Ｖｔｈ以下の電圧でプラグが外れる等して交流入力の供給が遮断された場合にはタイマ回路９４４はＶｎ９０２が電圧Ｖｐを下回らない時間の計時ができずにＸコンデンサの残留電荷の放電がなされない状態となってしまい感電する恐れがある、という点に気付いた。

このような事態はワールドワイド交流ＡＣ（電圧）を入力する場合に起きやすい。ワールドワイド交流ＡＣ（電圧）とは、世界各地で使用される交流（電圧）をいう。世界各地では、通常使用される交流ＡＣ電圧値が国や地域によって異なっていたり、同じ国あるいは地域でも交流ＡＣ電圧が異なったり変動することがあり、このようなワールドワイド交流ＡＣ（世界各国で使用する場合の交流ＡＣ、必ずしも全世界を意味するのではない）を入力する場合には、特に、交流ＡＣ電圧の大きな変動を考慮する必要があり、放電用の制御回路あるいは電源装置を提供する際に上記課題は重要である。

そこで本発明は、交流入力電圧が大きく変動しても、Ｘコンデンサに蓄積された電荷を確実に放電できる制御回路及び電源装置（以下、「制御回路及び電源装置」を「制御回路等」ともいう）を提供することを目的とする。

［１］本発明の制御回路は、
交流を入力し直流に変換して出力するＡＣ－ＤＣコンバーターの前記交流の異極電源ライン間に接続されたコンデンサの放電を制御する制御回路であって、
前記制御回路は、前記コンデンサの電圧の変化状態を検出し、前記変化状態に基づいて前記コンデンサに蓄積された電荷を放電するように、前記放電を制御することを特徴とする。
この効果については、発明の効果の欄で後述する。

ここで、「交流（ＡＣ）」とは、方向や正負が短い時間間隔で変化する電圧又は電流をいう。交流電源の例としては一般の商用電源がある。
「直流（ＤＣ）」とは、大きさ及び方向が一定の電圧又は電流をいう。大きさが変化するが極性が変わらない電圧や電流も直流に含まれる。
「ＡＣ－ＤＣコンバーター」とは、交流を入力して直流に変換して出力する機器をいう。ＡＣ－ＤＣコンバーターの例としては、ＡＣの商用電源を入力してＤＣの直流電源を供給するノートパソコンのＡＣアダプター等がある。
交流の異極電源ラインとは、交流を供給する電源の異極を構成する電源ラインをいう。
交流の異極電源ライン間に接続されたコンデンサとは、所謂Ｘコンデンサをいう。
「コンデンサの電圧」とは、コンデンサ（Ｘコンデンサ）の電極間の電圧、あるいはコンデンサ（Ｘコンデンサ）の一方の電極側を基準にした他方の電極側の電圧（あるいは電位）をいう。
「コンデンサの電圧の変化状態を検出する」とは、コンデンサ（Ｘコンデンサ）の電圧の状態に変化があったか否かの検出をすることをいう。例えばコンデンサ（Ｘコンデンサ）の電圧が上昇したり下降したりすることを検出すればコンデンサ（Ｘコンデンサ）の電圧の状態に変化があったことを検出することになり、そうでなければ変化がなかったことを検出することになる。

［２］本発明の制御回路においては、
前記制御回路は、前記コンデンサの電圧の変化状態の検出を、
前記コンデンサの電圧をレベルシフトした第１の電圧と、前記第１の電圧を増減した第２の電圧とを設定し、前記第１又は前記第２の電圧を一定時間毎にサンプル・ホールドした電圧と、サンプル・ホールドしない前記第１又は前記第２の電圧とを比較演算することによりおこなうことが好ましい。

ここで、電圧を「レベルシフト」とは、入力した電圧の大きさ（あるいは電位）を変化させて出力することをいう。例えば、１００Ｖの入力電圧の電圧レベルを数Ｖの電圧にして出力することをいう。これにより比較演算等を容易にするためである。
「第１の電圧を増減した第２の電圧」とは、第１の電圧から一定の電圧を増減した電圧（例えば、第１の電圧から０．１Ｖ、０．２Ｖ、０．３Ｖ・・等の電圧を増減した電圧）、第１の電圧に一定の係数を掛けた電圧（例えば、第１の電圧に０．９５、０．９、０．８５、０．８等を掛けた電圧）、第１の電圧に一定の係数を掛け更に一定の電圧を引いた電圧等をいう。
「サンプル・ホールド」とは、所定の箇所の電圧を一定時間毎にサンプル（サンプリング、記憶）して、その電圧値をホールド（保持）しておくことをいう。
「比較演算」とは、サンプル・ホールドした電圧と、サンプル・ホールドしない電圧とを比較してその結果を出力する（真偽出力をする）こと、両者の差の電圧を出力すること等をいう。
このようにすると、サンプル・ホールドした電圧とサンプル・ホールドしない電圧とが比較演算されるため、ＡＣ入力の遮断を的確に検知できる。また、電荷をホールドするのに必要なコンデンサは、従来技術のようにピークホールドする場合（ピーク値をホールドする場合）と比較して容量の小さなコンデンサでよいため、制御回路等の小型化が可能となる。

［３］本発明の制御回路においては、
前記制御回路の前記比較演算は、前記サンプル・ホールドした電圧と、前記サンプル・ホールドしない電圧の大小関係を比較検出する比較演算、もしくは電圧差を出力する比較演算であることが好ましい。

「電圧差を出力する」比較演算とは、例えば、両者の電圧差に応じた出力をする比較演算をいう。
このようにすると、制御回路の比較演算は、サンプル・ホールドした電圧と、サンプル・ホールドしない電圧の大小関係を比較検出する演算、もしくは電圧差を出力する演算であればよいため、ＡＣ入力の遮断をより一層簡単かつ的確に検知することが可能となる。

［４］本発明の制御回路においては、
前記制御回路は、前記コンデンサの電圧の変化状態の検出を、
前記第１の電圧、前記第２の電圧、及び、前記第１又は前記第２の電圧の一方の電圧をサンプル・ホールドした電圧、の電圧値をそれぞれ時間経過に沿って表した第１の電圧特性線、第２の電圧特性線及びサンプル・ホールド電圧特性線としたときに、前記サンプル・ホールド電圧特性線と、前記第１又は前記第２の電圧のうちサンプル・ホールドしない電圧の電圧特性線との交差を検出することによりおこなうことが好ましい。

ここで、「コンデンサの電圧の変化状態の検出を、・・サンプル・ホールド電圧特性線と、・・サンプル・ホールドしない電圧の電圧特性線との交差を検出することによりおこなう」とは、例えば、両電圧特性線が交差していることを検出することにより、コンデンサ（Ｘコンデンサ）の電圧の正常な変化状態、即ち、交流入力が正常に供給されている状態を検出する。一方、両電圧特性線が交差していることが検出できないことにより（交差していないことを検出することにより）、コンデンサ（Ｘコンデンサ）の電圧の異常な変化状態、即ち、交流入力が正常に供給されていない状態（交流入力の供給が遮断された状態）を検出する。このようにしてコンデンサの電圧の変化状態の検出を電圧特性線の交差を検出することによりおこなうことをいう。
このようにすると、複数の電圧特性線の交差状況からＸコンデンサの電圧の変化状態が検出され、交流ＡＣ入力の遮断を、より一層的確に検知することが可能となる。

［５］本発明の制御回路においては、
前記制御回路は、前記コンデンサの電圧の変化状態の検出を、
前記コンデンサの電圧をレベルシフトした第１の電圧をサンプル・ホールドした電圧と、サンプル・ホールドしない前記第１の電圧と、を比較演算した出力を基準電圧と比較することによりおこなうことが好ましい。
このようにすると、１つの電圧（第１の電圧）を用いることによりコンデンサの電圧の変化状態の検出をすることが可能となる。

［６］本発明の制御回路においては、
前記制御回路は、前記変化状態に変化がない状態が一定期間継続したことを検知した場合に、前記コンデンサに蓄積された電荷を放電するように、前記放電を制御することが好ましい。

ここで、「変化状態に変化がない状態が一定期間継続」したとは、コンデンサの電圧がほぼ安定して変わらない状態が一定期間継続したことをいう。
例えば、交流ＡＣ入力が遮断され、その状態が一定期間継続したときは、「変化状態に変化がない状態が一定期間継続」した状態である。
一方、交流ＡＣ入力が遮断されず、電圧が上昇又は下降しているときは「変化状態に変化がない状態が一定期間継続」した状態ではない。
「一定期間」継続とは、コンデンサの電圧が上昇中、下降中又は上昇若しくは下降中という状態変化（の有無）を検出するのに必要な期間をいう。
例えば、上昇を検出後に次の上昇の有無を検出するのには、通常、１周期の期間でよい。しかし、上昇の終わりから次の上昇の始まりを検出するには、１周期より短い期間でよく、１周期以上の１／２超の期間でよい（例えば、１周期の３／４以上の期間）。
同様に、例えば、下降を検出後に次の下降の有無を検出するのには、通常、１周期の期間でよい。しかし、下降の終わりから次の下降の始まりを検出するには、１周期より短い期間でよく、１周期以上の１／２超の期間でよい（例えば、１周期の３／４以上の期間）。
上昇及び下降の双方を検出する場合は、通常、１周期の期間でよい。しかし、上昇の終わりから次の下降の始まりまでの期間、あるいは、下降の終わりから次の上昇の始まりまでの期間を検出すればよいから、１周期より短い期間でよく、例えば１周期の１／４以上の期間、あるいは１周期の１／２以上の期間でよい。
なお、上記の「１周期」は正弦波等の通常の交流の１周期（正の山の次に負の谷がある正弦波で、正の山の始まりから負の谷の終わりまでの期間、あるいは正の山の始まりから次の正の山の始まりまでの期間）でもよいが、交流入力を全波整流した場合には、負の谷が正の山となるため、正の山が続くこととなる。そのため、通常の交流の１周期の半分の期間を１周期としてもよい（全波整流した正の山の始まりから終わりまでの期間、あるいは正の山の始まりから次の正の山の始まりまでの期間を１周期とする）。実施形態では後者の期間を１周期としている。
このようにすると、Ｘコンデンサに蓄積された電荷を、より一層確実に放電できる。

［７］本発明の制御回路においては、
前記制御回路は、前記変化状態に変化がない状態が一定期間継続したことの検知は、前記変化状態に変化がない状態の時間を計時することによりおこなうことが好ましい。

なお、コンデンサの電圧の変化状態に変化がない状態の時間の計時は、例えば、コンデンサの電圧の変化状態に変化があった時点を基準に時間の計時を開始し、次に変化があったことを検出したら計時をリセットして再び開始するようにする。次の変化を検出する前に「一定時間（期間）」に達すると、「変化状態に変化がない状態が一定期間継続」したこととなる。
計時する手段としては、例えば、時間を計測するタイマ、制御回路の同期の基準となるクロックパルスの数を数えるカウンタ等がある。
このようにすると、変化状態に変化がない状態が一定期間継続したことの検知をより一層容易におこなうことが可能となる。

［８］本発明の制御回路においては、
前記制御回路は、前記コンデンサの電圧の上昇又は下降の少なくとも一方の変化状態を検出し、前記変化状態に基づいて前記コンデンサに蓄積された電荷を放電するように、前記放電を制御することが好ましい。
このようにすると、コンデンサの電圧の上昇又は下降の少なくとも一方の変化状態の検出により変化状態を検出できるため、交流ＡＣ入力の遮断を、より一層簡単に検知できる。

［９］本発明の制御回路においては、
前記制御回路は、前記コンデンサの電圧の上昇の変化状態を検出し、前記変化状態に基づいて前記コンデンサに蓄積された電荷を放電するように、前記放電を制御することが好ましい。

［１０］本発明の制御回路においては、
前記制御回路は、
前記異極電源ライン間に接続された前記コンデンサの電圧をレベルシフトした前記第１の電圧を生成する前記第１の電圧の生成手段と、
前記第１の電圧より小さな第２の電圧を生成する前記第２の電圧の生成手段と、
前記第１又は前記第２の電圧のサンプル・ホールド用コンデンサと、前記第１又は前記第２の電圧の生成手段と前記サンプル・ホールド用コンデンサとの間に設けられたサンプル・ホールド用スイッチと、を有する前記第１又は前記第２の電圧のサンプル・ホールド手段と、
前記第１又は前記第２の電圧のうち前記サンプル・ホールド手段によりサンプル・ホールドされたサンプル・ホールド電圧と、前記第１又は前記第２の電圧のうちサンプル・ホールドされない電圧とを比較演算して前記変化状態を検出する比較演算手段と、
前記の検出された変化状態に基づいて前記異極電源ライン間に接続された前記コンデンサに蓄積された電荷を放電する放電手段と、
を備えることが好ましい。

［１１］本発明の制御回路においては、
前記制御回路は、
前記異極電源ライン間に接続された前記コンデンサの電圧をレベルシフトした前記第１の電圧を生成する前記第１の電圧の生成手段と、
前記第１の電圧のサンプル・ホールド用コンデンサと、前記第１の電圧の生成手段と前記サンプル・ホールド用コンデンサとの間に設けられたサンプル・ホールド用スイッチと、を有する前記第１の電圧のサンプル・ホールド手段と、
前記第１の電圧の前記サンプル・ホールド手段によりサンプル・ホールドされた前記第１の電圧のサンプル・ホールド電圧と、前記サンプル・ホールド手段によりサンプル・ホールドされない前記第１の電圧とで演算された出力を基準電圧と比較して前記変化状態を検出する比較演算手段と、
前記の検出された変化状態に基づいて前記異極電源ライン間に接続された前記コンデンサに蓄積された電荷を放電する放電手段と、
を備えることが好ましい。

［１２］本発明の電源装置は、
交流を入力し直流を出力するＡＣ－ＤＣコンバーターと、
前記交流の異極電源ライン間に接続されたコンデンサと、
前記コンデンサの放電を制御する上記のいずれかの制御回路と、
を備えることを特徴とする。

本発明によれば、コンデンサ（Ｘコンデンサ）の電圧の変化状態を検出し、この変化状態に基づいてコンデンサに蓄積された電荷を放電するように放電を制御するため、入力電圧が大きく変動しても、コンデンサに蓄積された電荷を確実に放電することが可能となる。

実施形態１に係る電源装置１０１（及びその制御回路１１）の回路構成を説明するための図である。 実施形態１に係る電源装置１０１（及びその制御回路１１）における動作タイミングを説明するための図である。 図２の一部（Ｌ１部）を拡大して説明するための図である。 実施形態２に係る電源装置１０２（及びその制御回路１２）の回路構成を説明するための図である。 実施形態２に係る電源装置１０２（及びその制御回路１２）における動作タイミングを説明するための図である。 実施形態３に係る電源装置１０３（及びその制御回路１３）の回路構成を説明するための図である。 実施形態３に係る電源装置１０３（及びその制御回路１３）における動作タイミングを説明するための図である。 実施形態４に係る電源装置１０４（及びその制御回路１４）の回路構成を説明するための図である。 実施形態５に係る電源装置１０５（及びその制御回路１５）の回路構成を説明するための図である。 実施形態５に係る電源装置１０５（及びその制御回路１５）における動作タイミングを説明するための図である。 実施形態６に係る電源装置１０６（及びその制御回路１６）の回路構成を説明するための図である。 実施形態６に係る電源装置１０６（及びその制御回路１６）における動作タイミングを説明するための図である。 図１２の一部を拡大して説明するための図である。 従来の電源装置の放電回路を説明するための図である。 図１４の回路の動作タイミングを説明するための図である。

以下、本発明の制御回路等について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の回路、タイミングチャート等を厳密に反映したものではない。各実施形態の回路、タイミングチャート等は例示であり、本発明はこれらの回路等に限定されるものではない。
また、本願で１つの図面で用いた符号は他の図面でも同じ意味を有する。１つの図面で使用した符号が他の図面でも使用される場合、その符号の意味は同じである。同じ符号が付けられた素子、回路等は実施形態が異なっていても同様の作用効果を奏する。そして同じ符号についての重複する説明は極力省略する。

［実施形態１］
（１）概要
まず、図１～図３を用いて実施形態１に係る電源装置１０１（及びその制御回路１１）について説明する。
実施形態１に係る電源装置１０１（及びその制御回路１１）は、コンデンサ（Ｘコンデンサ）の電圧の上昇の変化状態を検出し、変化状態からコンデンサ（Ｘコンデンサ）に蓄積された電荷を放電するように、放電を制御する。
図１は、実施形態１に係る電源装置１０１（及びその制御回路１１）の回路構成を説明するための図である。図２は、実施形態１に係る電源装置１０１（及びその制御回路１１）における動作タイミングチャートを示す図である。図３は、図２の一部（Ｌ１部）を拡大して説明するための図である。

図１に示すように、電源装置１０１は、交流ＡＣ（交流入力電源）の入力端子ＡＣ１・ＡＣ２間（異種電源ライン間）に接続されたコンデンサ（Ｘコンデンサ）Ｃ１００、交流ＡＣを直流ＤＣに変換して直流の出力ＯＵＴを出力端子ＯＵＴ１、ＯＵＴ２に出力するＡＣ－ＤＣコンバーター５１等を備える。
ＡＣ－ＤＣコンバーター５１は、交流ＡＣを整流する整流回路ＲＥＣと、整流回路ＲＥＣの出力（直流）を入力して直流の出力（電圧）ＯＵＴを出力するＤＣ－ＤＣコンバーターＣＯＶと、ＤＣ－ＤＣコンバーターＣＯＶの入力側に設けられた平滑用のコンデンサＣ２1とを有する。

ＡＣ入力端子ＡＣ１、ＡＣ２間（異極電源ライン間）には、ダイオードＤ２１、Ｄ２２、Ｄ２３及びＤ２４の４つのダイオードで構成される整流回路ＲＥＣが挿入され、ＡＣ入力の全波整流がおこなわれる。ダイオードＤ２１のカソードと、ダイオードＤ２３のアノードが交流ＡＣの入力端子ＡＣ１に接続され、ダイオードＤ２２のカソードと、ダイオード２４のアノードが入力端子ＡＣ２に接続されている。ダイオードＤ２３のカソードと、ダイオードＤ２４のカソードは互いに接続され、コンデンサＣ２１の一方の側及びＤＣ－ＤＣコンバーターＣＯＶの一方の入力端子に接続されている。ダイオードＤ２１のアノードと、ダイオードＤ２２のアノードは互いに接続され、コンデンサＣ２１の他方の側及びＤＣ－ＤＣコンバーターＣＯＶの他方の入力端子に接続され、接地されている。コンデンサＣ２１は平滑用のコンデンサである。

交流ＡＣと制御回路１１との間にはダイオードＤ１及びＤ２が挿入されている。即ち、入力端子ＡＣ１及びＡＣ２には、それぞれダイオードＤ２及びＤ１のアノードが接続され、ダイオードＤ２及びＤ１のカソードの互いに接続され、制御回路１１（の抵抗Ｒ１、Ｒ２及びＲ３で構成される分圧回路）に入力されている。
制御回路１１は、互いに接続されたダイオードＤ２及びＤ１のカソードからの電圧を分圧する抵抗Ｒ１、Ｒ２及びＲ３の直列接続により構成された分圧回路と、分圧された電圧ＶＡ（抵抗Ｒ１・Ｒ２接続部の電圧）をサンプル・ホールドするサンプル・ホールド回路ＳＨ１と、サンプル・ホールド回路ＳＨ１から出力される電圧（ＶＢ１）と電圧ＶＣ（抵抗Ｒ２・Ｒ３接続部の電圧）とを比較する比較器ＯＰ１と、比較器ＯＰ１から出力される電圧（パルス電圧）ＶＤ１の変化を起点として時間をカウントするカウンタ部ＣＮＴと、カウンタ部ＣＮＴから出力されるＨレベルの電圧ＶＥ（放電指令）を受けてＸコンデンサＣ１００に蓄積された電荷を放電する放電用のスイッチＳＤ（放電手段）と、を有する。

回路の各箇所について説明する。
分圧回路は、上述したように抵抗Ｒ１、Ｒ２及びＲ３で構成されるが、抵抗Ｒ１、Ｒ２及びＲ３を合わせた抵抗値は高い抵抗値にして分圧回路での消費電力を低くしている。
抵抗Ｒ１・Ｒ２接続部の電圧及び抵抗Ｒ２・Ｒ３接続部の電圧は、それぞれ電圧ＶＡ及びＶＣであり、ＸコンデンサＣ１００の電圧をレベルシフトした電圧である。電圧ＶＡ及びＶＣを仮に第１の電圧及び第２の電圧というと、電圧ＶＡ（第１の電圧）はＶＣ（第２の電圧）より、電圧Ｖ１０だけ高い。換言すると、電圧ＶＡ（第１の電圧）との差分の電圧Ｖ１０は、Ｖ１０＝ＶＡ－ＶＣである。

サンプル・ホールド回路ＳＨ１は、スイッチＳＷ１とコンデンサＣ１を有する。スイッチＳＷ１の一方の側は、分圧回路の抵抗Ｒ１・Ｒ２接続部に接続され、他方の側はコンデンサＣ１の一方の側及び比較器ＯＰ１の反転入力端子（－）に接続される。コンデンサＣ１の他方の側は接地されている。

スイッチＳＷ１は抵抗Ｒ１・Ｒ２接続部の電圧（電圧ＶＡ）をサンプルするためのスイッチで、コンデンサＣ１はサンプルされた電圧ＶＡをホールド（保持）するためのコンデンサである。スイッチＳＷ１は定期的なクロックパルスＣＰに同期してオン、オフする（クロックパルスＣＰがＨレベルとなりスイッチＳＷ１がオンとなるとスイッチＳＷ１は閉状態となり導通、クロックパルスＣＰがＬレベルとなりスイッチＳＷ１がオフするとスイッチＳＷ１は開状態となり非導通）。スイッチＳＷ１がオンで抵抗Ｒ１・Ｒ２接続部の電圧（電圧ＶＡ）をサンプルし、オフでスイッチＳＷ１は非導通となり、サンプルした電圧ＶＡをコンデンサＣ１にホールドする。クロックパルスＣＰは電圧ＶＡの半周期に少なくとも複数あることが好ましい。

比較器ＯＰ１の非反転入力端子（＋）には、抵抗Ｒ２・Ｒ３接続部を接続した。反転入力端子（－）には、サンプル・ホールド回路ＳＨ１の出力が入力されるようにコンデンサＣ１の一方の側を接続した。
比較器ＯＰ１は、反転入力端子（－）に印加されるサンプル・ホールドされた電圧ＶＢ１（以下「サンプル・ホールド電圧ＶＢ１」ともいう）と、非反転入力端子（＋）の電圧ＶＣとを比較演算することにより、電圧ＶＡ（第１の電圧）の変化状態を検出する。非反転入力端子（＋）の電圧ＶＣ（第２の電圧）が反転入力端子（－）の電圧ＶＢ１より大きいときは、出力される電圧ＶＤ１はＨレベル（ハイレベル）、その逆のときはＬレベル（ローレベル）となる。

カウンタ部ＣＮＴは、比較器ＯＰ１から出力される電圧ＶＤ１を入力し、電圧ＶＤ１が変化したときを基準として時間をカウントし、一定時間がカウントされると電圧ＶＥがＨレベルになる。つまり、カウンタ部ＣＮＴから出力される電圧ＶＥは、交流ＡＣ入力の変化（電圧ＶＡの変化）が一定期間以上ない場合には、ＬレベルからＨレベルになって放電指令を出力することにより放電用のスイッチＳＤをオン（導通）させ、ＸコンデンサＣ１００に蓄積された電荷を放電させる。
なお、放電用のスイッチＳＤは、ダイオードＤ１及びＤ２のカソード・接地間に設けられたスイッチであり、一方の側が放電用の抵抗Ｒ２０を介してダイオードＤ１及びＤ２のカソードに接続され、他方の側が接地されている。交流ＡＣの供給が遮断されていない通常状態の場合は、電圧ＶＥはＬレベルでスイッチＳＤはオープン状態（非接続状態）となっているが、交流ＡＣの供給が遮断された場合には、その状態が検知されると、電圧ＶＥはＨレベルになり、放電用のスイッチＳＤがオン（導通）して、ＸコンデンサＣ１００に蓄積された電荷を（放電用）抵抗Ｒ２０及びスイッチＳＤを通して接地側に流して放電させる。

図２は、実施形態１に係る電源装置１０１（及びその制御回路１１）における動作タイミングを説明するための図である。
図２の一番上には、電圧ＶＡを時間経過に沿って示した電圧ＶＡの電圧特性線を示す。電圧ＶＡ電圧特性線は、ダイオードＤ１とＤ２により全波整流され、山状の正弦半波カーブが連なる波形を描く。電圧ＶＡ波形の左から３番目の山状の波形を少し下った時刻ｔ１２は、交流ＡＣ入力用のケーブルがコンセントから切り離される（入力端子ＡＣ１、ＡＣ２がコンセントから切り離される）等して交流ＡＣの供給が遮断された時刻である。その場合でも、ＸコンデンサＣ１００に電荷が蓄積されているため、時刻ｔ１２以後も電荷が放電される時刻ｔ１３までの間は電圧ＶＡは殆ど変化せず一定の電圧を維持しているが、放電により電圧ＶＡの電圧は減少する。

図２の上から２番目に示すのはクロックパルスＣＰである。クロックパルスＣＰは、制御回路１１全体の制御タイミングの基礎となるパルスである。電圧が高い状態（Ｈレベル）と低い状態（Ｌレベル）を周期的にとる信号である。実施形態１ではクロックパルスＣＰをサンプル・ホールド回路ＳＨ１のサンプル・ホールドのタイミング用に使用した。クロックパルスは、電圧ＶＡ（第１の電圧）の１つの山状の波形（１周期Ｔ）の上昇期間又は下降期間（半周期）中に複数あることが好ましい。クロックパルスＣＰは、カウンタ部のカウンタパルスとして共有する（カウント用のパルスとして利用すること）ことも可能である。

図２の上から３番目には、電圧ＶＡ、電圧ＶＢ１（電圧ＶＡをサンプル・ホールドした電圧）及び電圧ＶＣ（電圧ＶＡより小さな電圧）を時間経過に沿って表した電圧特性線を重ねて表示した。電圧ＶＢ１特性線と電圧ＶＣ特性線は電圧ＶＡの上昇中（山状の波形の左側の箇所）に複数回交差している。その一方、両者は電圧ＶＡの下降中（山状の波形の右側の箇所）では交差していない。また、交流ＡＣ入力が遮断されて電圧ＶＡが変化しなくなった時刻ｔ１２以降は電圧ＶＢ１、ＶＣの大小関係が変化することはない。電圧ＶＡ、ＶＢ及びＶＣの電圧特性線は図３に拡大して表示されている。

図２の上から４番目は、比較器ＯＰ１から出力される電圧ＶＤ１のタイミングチャートである。比較器ＯＰ１から出力される電圧ＶＤ１は、電圧ＶＢ１（電圧ＶＡをサンプル・ホールドした電圧）と、抵抗Ｒ２・Ｒ３接続部の電圧ＶＣ（電圧ＶＡより小さな電圧）の大小関係が逆転する毎に反転する。比較器ＯＰ１から出力される電圧ＶＤ１は、電圧ＶＡの上昇中（山状の波形の左側の箇所）、複数のパルスとなって出力される。その一方、電圧ＶＡの下降中（山状の波形の右側の箇所）にはパルス状の電圧ＶＤ１は出力されない。電圧ＶＤ１は、電圧ＶＡの左から３つ目の山の上昇部まで（時刻ｔ１１まで）はパルスとして出力されているが、それ以降は電圧ＶＢ１と電圧ＶＣとの大小関係の逆転がないためパルスとしての出力はない（Ｌレベルのままである）。
図２の上から５番目は、カウンタ部ＣＮＴから出力される電圧ＶＥのタイミングチャートである。

比較器ＯＰ１から出力される電圧ＶＤ１は、カウンタ部ＣＮＴに入力されるが、カウンタ部ＣＮＴは、電圧ＶＤ１がＨレベルからＬレベルになる立下りを検出するとリセットしてカウントを開始する(時刻ｔ１１)。カウンタ部ＣＮＴには所定の時間Ｔ１１が予め設定されている。カウンタ部ＣＮＴは、時刻ｔ１１から時間のカウントを開始して所定の時間Ｔ１１に達するまでに電圧ＶＤ１に何も変化がない場合には、時刻ｔ１１から所定の時間Ｔ１１に達した時刻ｔ１３に電圧ＶＥをＬレベルからＨレベルにして放電用のスイッチＳＤをオンさせ、ＸコンデンサＣ１００に蓄積された電荷を、ダイオードＤ１（Ｄ２）、抵抗Ｒ２０及びスイッチＳＤを介して放電させる。
カウンタ部ＣＮＴから出力される電圧ＶＥ（Ｈレベルの電圧）は放電指令信号であり、時刻ｔ１３に放電指令信号を出力する（電圧ＶＥがＨレベルになる）と、放電用のスイッチＳＤをオン（導通）させ、ＸコンデンサＣ１００に蓄積された電荷を放電させる。それに伴い、電圧ＶＡ及び電圧ＶＣは徐々に降下する。
なお、スイッチＳＤ及びＳＷ１にはＭＯＳＦＥＴ素子を用いた（後述する他の実施形態でもスイッチとしてＭＯＳＦＥＴ素子を用いた）。

図３は、図２の一部を拡大して説明するための図である。
電圧ＶＡは、ＸコンデンサＣ１００の電圧をレベルシフトした電圧（第１の電圧）である。電圧ＶＢ１は、電圧ＶＡ（第１の電圧）をサンプル・ホールドした電圧である。電圧ＶＢ１は電圧ＶＡ（第１の電圧）より小さな第２の電圧である（電圧ＶＡの波形の上昇中の途中で電圧Ｖ１０分小さい）。
符号ＶＡで示される線が、電圧ＶＡ（第１の電圧）を時間経過に沿って表した第１の電圧特性線である。
符号ＶＣで示される線が、電圧ＶＣ（第２の電圧）を時間経過に沿って表した第２の電圧特性線である。
符号ＶＢ１で示される線が、電圧ＶＢ１（第１の電圧ＶＡをサンプル・ホールドした電圧）を時間経過に沿って表したサンプル・ホールド電圧特性線である。

電圧ＶＡをサンプル・ホールドした電圧ＶＢ１を時間経過に沿って表した電圧ＶＢ１のサンプル・ホールド電圧特性線は、サンプル・ホールド回路ＳＨ１が電圧ＶＡをサンプルしてコンデンサＣ１でホールドすることを周期Ｔ１０で繰り返すため、階段状の波形となる。サンプル・ホールド電圧ＶＢ１特性線は、電圧ＶＡの上昇中は、所々の時刻で電圧ＶＡ特性線に接するが、その他の時刻では電圧ＶＡ特性線の下側に位置する。一方、電圧ＶＡの下降中は、サンプル・ホールド電圧ＶＢ１特性線は、所々のサンプルタイミングで電圧ＶＡ特性線に接するが、その他の時刻では電圧ＶＡ特性線の上側に位置する。

実施形態１では、交流ＡＣの入力供給が遮断されず正常であると、電圧ＶＣの電圧特性線と、電圧ＶＡをサンプル・ホールドした電圧ＶＢ１のサンプル・ホールド電圧特性線とが、電圧ＶＡの上昇中に交差することを利用して交流ＡＣ入力が遮断されたか否かを検知する。
なお、電圧ＶＡと電圧ＶＣの差分の電圧Ｖ１０の大きさ、周期Ｔ１０の長さ等を調整することにより、交流ＡＣの入力供給が遮断されず正常であるとき、電圧ＶＡの上昇中に、電圧ＶＣ特性線と、サンプル・ホールド電圧ＶＢ１特性線とが少なくとも１回交差するように調整されている。複数回交差するように調整されていると、交差していることを、より一層的確に検出できる。
一方、電圧ＶＡが下降中には、サンプル・ホールド電圧ＶＢ１特性線は、電圧ＶＡ特性線の上側に位置するから、電圧ＶＣ特性線と交差することはない。

比較器ＯＰ１は、電圧ＶＣと、サンプル・ホールド電圧ＶＢ１との大小関係を比較演算する。交流ＡＣの入力供給が遮断されず正常な場合、電圧ＶＣ特性線と、サンプル・ホールド電圧ＶＢ１特性線とは交差するが、その都度、電圧ＶＤ１は反転する。こうした様子を図３に拡大して示す。

電圧ＶＡが上昇中の期間、電圧ＶＣがサンプル・ホールド電圧ＶＢ１より大きいときは、比較器ＯＰ１から出力される電圧ＶＤ１はＨレベルである。電圧ＶＣ特性線と、サンプル・ホールド電圧ＶＢ１特性線とが交差して、電圧ＶＣがサンプル・ホールド電圧ＶＢ１より小さくなると、比較器ＯＰ１から出力される電圧ＶＤ１はＨレベルから反転してＬレベルとなる。電圧ＶＣ特性線と、サンプル・ホールド電圧ＶＢ１特性線とが再び交差して、電圧ＶＣがサンプル・ホールド電圧ＶＢ１より大きくなると、比較器ＯＰ１から出力される電圧ＶＤ１はＬレベルから反転してＨレベルとなる。
このように、電圧ＶＡが上昇中の期間においては、比較器ＯＰ１から出力される電圧ＶＤ１は電圧ＨレベルとＬレベルとの反転を繰り返す。

上記の実施形態１の制御回路１１によれば、交流ＡＣ入力電圧が大きく変動するような場合であっても、ＸコンデンサＣ１００の電圧の上昇の変化状態を検出でき、当該変化状態からＸコンデンサＣ１００に蓄積された電荷が放電されるように、放電が制御されるため、ＸコンデンサＣ１００に蓄積された電荷を確実に放電することが可能となる。

従来技術との比較
図１４及び図１５を用いて説明した従来技術では、電圧ＶＨＶの設定が低い場合、負荷条件や回路条件によってはパルスＣＰ９００が発生しないために誤検出する場合がある。例えば軽負荷で入力部に入れるフィルター用のコンデンサ容量が大きい場合、Ｎ９０２の箇所の電圧ＶＮ９０２の波形において交流ＡＣの脈圧又は脈流の谷部の電圧が低下しきれずに高くなってしまうためである。
また、上記誤検出を回避するため電圧ＶＨＶの設定を高く設定すると入力電圧が高い場合（ワールドワイド入力電圧で電圧が高い場合）、ＡＣ入力停止タイミングによっては放電されずにＸコンデンサの残留電圧が高くなり感電の恐れが生ずる。

これに対し、実施形態１では、ＸコンデンサＣ１００の電圧の上昇の変化状態を検出し、当該変化状態からＸコンデンサＣ１００に蓄積された電荷を放電するように放電を制御するため、ピークホールド電圧を比例縮小した電圧ＶＨＶが高いために起きるＸコンデンサの残留電荷による感電が生じる恐れは低い。
また、ＸコンデンサＣ１００の電圧の変化状態を検出するのに、ピークホールド電圧を比例縮小した電圧ＶＨＶを使わないため、電圧ＶＨＶの設定が低い場合にパルスＣＰ９００が発生せずそのため誤検出するといった事象が生ずる可能性は低くなる。
そのため、ＸコンデンサＣ１００の残留電荷の放電を確実におこなうことが可能となる。

なお、従来技術では、交流ＡＣ電圧ピーク値をＶＨＶ閾値に反映させるために交流ＡＣ電圧ピーク値をピークホールドしておく必要があり、一般的に大きな容量のコンデンサが必要で、制御回路を集積化する場合、（１）集積化したチップ内にピークホールド用コンデンサを設けようとすると集積回路のチップサイズが大きくなる、（２）集積化したチップにピークホールド用コンデンサを外付けすると、外付け用の端子が必要となるためチップサイズが大きくなる、（３）集積化したチップの他に外付けのピークホールド用コンデンサが必要となり、制御回路や電源装置が大型化する。等の弊害があった。

これに対し、実施形態１では、交流ＡＣ電源の異極電源ライン間に接続されたＸコンデンサＣ１００の電圧をシフトした電圧をサンプル・ホールドすればよいため、サンプル・ホールド用コンデンサは、従来技術（ピークホールド用コンデンサ）に比べて一般的に小さな容量のコンデンサでよい。そのため、制御回路を、サンプル・ホールド用コンデンサを内蔵化して集積化することが可能となり、集積化した半導体チップに外付けコンデンサ用の（ピークホールド用コンデンサ用の）端子を設けることも不要になることから、制御回路や電源装置をより一層小さくすることが可能となる。

［実施形態２］
実施形態１がＸコンデンサＣ１００の電圧の上昇の変化状態を検出する実施形態であるのに対し、実施形態２はＸコンデンサＣ１００の電圧の下降の変化状態を検出する実施形態である。
実施形態２に係る制御回路１２等は、基本的には、実施形態１に係る制御回路１１等と同様であるが、実施形態１では、比較器ＯＰ１を用い、抵抗Ｒ１・Ｒ２接続部の電圧ＶＡをサンプル・ホールドした電圧ＶＢ１を比較器ＯＰ１の反転入力端子（－）に入力し、抵抗Ｒ２・Ｒ３接続部の電圧ＶＣを非反転入力端子（＋）に入力した（図１参照）のに対し、実施形態２では、比較器ＯＰ２を用い、電圧ＶＣをサンプル・ホールドした電圧ＶＢ２を比較器ＯＰ２の非反転入力端子（＋）に入力し、電圧ＶＡを反転入力端子（－）に入力した点（図４参照）が異なる。

以下、詳しく説明する。
図４は、実施形態２に係る電源装置１０２（及びその制御回路１２）の回路構成を説明するための図である。図５は、実施形態２に係る電源装置１０２（及びその制御回路１２）における動作タイミングを説明するための図である。
実施形態２に係る制御回路１２等のサンプル・ホールド回路ＳＨ２は、図４に示すように、スイッチＳＷ２及びコンデンサＣ２を有する。
実施形態２のサンプル・ホールド回路ＳＨ２は、実施形態１のサンプル・ホールド回路ＳＨ１（図１参照）のスイッチＳＷ１及びコンデンサＣ１を、それぞれ、スイッチＳＷ２及びコンデンサＣ２に置き換えたものである。
スイッチＳＷ２の一方の側は、分圧回路の抵抗Ｒ２・Ｒ３接続部に接続され、他方の側はコンデンサＣ２の一方の側及び比較器ＯＰ２の非反転入力端子（＋）に接続されている。コンデンサＣ２の他方の側は接地されている。
スイッチＳＷ２は抵抗Ｒ２・Ｒ３接続部の電圧（電圧ＶＣ）をサンプルするためのスイッチで、コンデンサＣ２はサンプルされた電圧ＶＡをホールド（保持）するためのコンデンサである。スイッチＳＷ２は定期的なクロックパルスＣＰに同期してオン、オフする（クロックパルスＣＰがＨレベルとなりスイッチＳＷ２がオンとなるとスイッチＳＷ２は閉状態となり導通、クロックパルスＣＰがＬレベルとなりスイッチＳＷ１がオフするとスイッチＳＷ１は開状態となり非導通）。スイッチＳＷ２がオンで抵抗Ｒ２・Ｒ３接続部の電圧（電圧ＶＣ）をサンプルし、オフでスイッチＳＷ２は非導通となり、サンプルした電圧ＶＣをコンデンサＣ２にホールドする。

図５は、実施形態２に係る電源装置１０２（及びその制御回路１２）における動作タイミングを説明するための図である。
図５の一番上には、電圧ＶＡを時間経過に沿って示した電圧ＶＡの電圧特性線を示す。
時刻ｔ２２は交流ＡＣ入力供給遮断時刻であり、時刻ｔ２３はＸコンデンサＣ１００放電開始時刻である。
図５の上から２番目に示すのはクロックパルスＣＰである。

図５の上から３番目には、電圧ＶＡ、電圧ＶＢ２（電圧ＶＣをサンプル・ホールドした電圧）及び電圧ＶＣを時間経過に沿って表した電圧特性線を重ねて表示した。図５の下部にはその一部Ｌ２部を拡大し「Ｌ２拡大」部として示している。
「Ｌ２拡大」図に示されるように、電圧ＶＡ特性線（実線）の下に、電圧ＶＡから電圧Ｖ１０分下降した電圧ＶＣ特性線（点線）が描かれている。電圧ＶＢ２は、電圧ＶＣをサンプル・ホールドした電圧であり、階段状の波形となっている。
電圧ＶＣをサンプル・ホールドした電圧ＶＢ２を時間経過に沿って表したサンプル・ホールド電圧ＶＢ２特性線は、サンプル・ホールド回路ＳＨ２が電圧ＶＣをサンプルしてコンデンサＣ２でホールドすることを周期Ｔ１０のタイミングで繰り返すため、階段状の波形となっている。サンプル・ホールド電圧ＶＢ２特性線は、電圧ＶＡ（又は電圧ＶＣ）の上昇中は、所々のサンプルタイミング（時刻）で電圧ＶＣ特性線に接するが、その他の時刻では電圧ＶＣ特性線の下側に位置し、電圧ＶＡ特性線とは交差していない。一方、電圧ＶＡ（又は電圧ＶＣ）の下降中は、サンプル・ホールド電圧ＶＢ２特性線は、所々のサンプルタイミングで（時刻において）電圧ＶＣ特性線に接するが、その他の時刻では電圧ＶＣ特性線の上側に位置し、電圧ＶＡ特性線と複数回交差している。

図５の上から４番目は、比較器ＯＰ２から出力される電圧ＶＤ２のタイミングチャートである
比較器ＯＰ２は、電圧ＶＡと、サンプル・ホールド電圧ＶＢ２との大小関係を比較演算してその結果を電圧ＶＤ２として出力する。電圧ＶＡと、サンプル・ホールド電圧ＶＢ２との大小関係が変化する毎に、電圧ＶＤ２が反転する（ＨレベルとＬレベルとが反転する）。
比較器ＯＰ２がこのように動作するため、電圧ＶＡが上昇中の期間には、電圧ＶＡとサンプル・ホールド電圧ＶＢ２とが交差する（大小関係が逆転する）ことがないから比較器ＯＰ２から出力されるＶＤ２はＬレベルのまま変化しない、
一方、電圧ＶＡが下降中の期間には、電圧ＶＡとサンプル・ホールド電圧ＶＢ２とが交差する（大小関係が逆転する）ため、それに伴い、比較器ＯＰ２から出力されるＶＤ２は反転する。
この様子を図５下部（「Ｌ２拡大」図）に拡大して示した。

図５の上から５番目に示すのは、カウンタ部ＣＮＴから出力される電圧ＶＥのタイミングチャートである。
図４に示すように、比較器ＯＰ２から出力されるＶＤ２は、カウンタ部ＣＮＴに入力されるが、カウンタ部ＣＮＴは、電圧ＶＤ２がＨレベルからＬレベルになる立下りを検出するとリセットしてカウントを開始する(時刻ｔ２１)。カウンタ部ＣＮＴには所定の時間Ｔ２１が予め設定されている。カウンタ部ＣＮＴは、時刻ｔ２１からカウントを開始した後で電圧ＶＤ２に何も変化がない場合には、時刻ｔ２１から所定の時間Ｔ２１に到達した時刻ｔ２３に出力の電圧ＶＥをＬレベルからＨレベルにして放電用のスイッチＳＤをオンさせ、ＸコンデンサＣ１００に蓄積された電荷を放電させる。
カウンタ部ＣＮＴから出力される電圧ＶＥ（Ｈレベルの電圧）は放電指令信号であり、時刻ｔ２３に放電指令信号が出る（電圧ＶＥがＨレベルになる）と、放電用のスイッチＳＤがオン（導通）し、ＸコンデンサＣ１００に蓄積された電荷が放電されるのに伴い、電圧ＶＡ及び電圧ＶＣは徐々に降下する。

このように、実施形態２ではＸコンデンサＣ１００の電圧の下降の変化状態を検出し、当該変化状態からＸコンデンサＣ１００に蓄積された電荷を放電するように放電を制御する。

［実施形態３］
実施形態１がＸコンデンサＣ１００の電圧の上昇の変化状態を検出する実施形態で、実施形態２がＸコンデンサＣ１００の電圧の下降の変化状態を検出する実施形態であるのに対し、実施形態３はＸコンデンサＣ１００の電圧の上昇及び下降の双方の変化状態を検出する実施形態である。
実施形態３の回路は、実施形態１の回路と実施形態２の回路とを組み合わせた回路となっており、その作用効果は実施形態１と実施形態２の作用効果を合わせたのと同様の作用効果を奏する。

以下、詳しく説明する。
図６は、実施形態３に係る電源装置１０３（及びその制御回路１３）の回路構成を説明するための図である。図７は、実施形態３に係る電源装置１０３（及びその制御回路１３）における動作タイミングを説明するための図である。
実施形態３に係る制御回路１３等は、図６に示すように、実施形態１のサンプル・ホールド回路ＳＨ１及び比較器ＯＰ１（図１参照）、実施形態２のサンプル・ホールド回路ＳＨ２及び比較器ＯＰ２（図４参照）、並びに、比較器ＯＰ１から出力される電圧ＶＤ１と比較器ＯＰ２から出力される電圧ＶＤ２との論理和をとる論理和素子ＯＲ１等で構成されている。
なお、論理和素子ＯＲ１から出力される電圧ＶＤ３はカウンタ部ＣＮＴに入力されるが、カウンタ部ＣＮＴが放電用の電圧ＶＥを出力する点は実施形態１及び２と同様である。
サンプル・ホールド回路ＳＨ１及び比較器ＯＰ１、並びに、サンプル・ホールド回路ＳＨ２及び比較器ＯＰ２については、これらの回路構成、サンプル・ホールド回路ＳＨ１及びＳＨ２への入力（接続）等は実施形態１、２と同様であり説明を省略する（図１及び図４参照）。

図６のような回路構成にすると、電圧ＶＡが上昇中のときは、図７の「上昇の変化状態検出」に示されるように、電圧ＶＡ、ＶＢ１及びＶＣは実施形態１と同様な波形を描き、比較器ＯＰ１からは実施形態１と同様な電圧ＶＤ１が出力される。
また、電圧ＶＡが下降中のときは、図７の「下降の変化状態検出」に示されるように、電圧ＶＡ、ＶＢ２及びＶＣは実施形態２と同様な波形を描き、比較器ＯＰ２からは実施形態２と同様な電圧ＶＤ２が出力される。

論理和素子ＯＲ１から出力される電圧ＶＤ３は、電圧ＶＤ１と電圧ＶＤ２の論理和の電圧（ＶＤ１+ＶＤ２）であるため（図６参照）、比較器ＯＰ１から出力される電圧ＶＤ１と、比較器ＯＰ２から出力される電圧ＶＤ２のどちらかがＨレベルになると、電圧ＶＤ３がＨレベルになり、図７の「上昇及び下降の変化状態検出」に示されるように、電圧ＶＤ３は、「上昇の変化状態検出」に示す電圧ＶＤ１と、「下降の変化状態検出」に示す電圧ＶＤ２との双方から出力される電圧の論理和の電圧となる。ここで論理和とは、複数入力のいずれかがＨレベルのときＨレベルの出力をし、いずれの入力もＬレベルのときＬレベルの出力をする論理演算をいう。
論理和素子ＯＲ１から出力される電圧ＶＤ３は、カウンタ部ＣＮＴに入力されるが、カウンタ部ＣＮＴは、電圧ＶＤ３がＨレベルからＬレベルになる立下りを検出するとリセットしてカウントを開始する(時刻ｔ３１)。カウンタ部ＣＮＴでは所定の時間Ｔ３１が予め設定されており、時刻ｔ３１からカウントを開始した後、電圧ＶＤ３に何も変化がない場合には、時刻ｔ３１から所定時間Ｔ３１に到達した時刻ｔ３３に電圧ＶＥをＬレベルからＨレベルにして放電用のスイッチＳＤをオンさせ、ＸコンデンサＣ１００に蓄積された電荷を放電させる。
カウンタ部ＣＮＴから出力される電圧ＶＥ（Ｈレベルの電圧）は放電指令信号であり、時刻ｔ２３に放電指令信号が出る（電圧ＶＥがＨレベルになる）と、放電用のスイッチＳＤがオン（導通）し、ＸコンデンサＣ１００に蓄積された電荷が放電されるのに伴い、電圧ＶＡ及び電圧ＶＣは徐々に降下する。

このようにすると、ＸコンデンサＣ１００の電圧の上昇又は下降の少なくとも一方の変化状態の検出により変化状態を検出できるため、交流ＡＣ入力の遮断を、より一層確実に検知でき、上昇が止まったときと下降が止まったときのカウントの時間差を低減し、より一層確実に放電信号を出力することが可能となる。

［実施形態４］
実施形態４は実施形態３同様にＸコンデンサＣ１００の電圧の上昇及び下降の双方の変化状態を検出する実施形態であるが、回路を極力兼用して上記電圧の上昇及び下降の双方の変化状態を検出するようにした実施形態である。
そのため、実施形態４では、図８に示されるように、スイッチＳＷ４１、ＳＷ４２及びＳＷ４３を用いることにより、サンプル・ホールド回路ＳＨ４及び比較器ＯＰ４を電圧の上昇及び下降双方の変化状態の検出に兼用するようにして、実施形態３（図５参照）において、ＸコンデンサＣ１００の電圧の上昇の変化状態の検出用のサンプル・ホールド回路ＳＨ１及び比較器ＯＰ１、下降の変化状態の検出用のサンプル・ホールド回路ＳＨ２及び比較器ＯＰ２を備えたように、上昇用と下降用にそれぞれ専用の回路を備えることが不要であり、制御回路１４のように簡略化される。

以下、詳しく説明する。
図８は、実施形態４に係る電源装置１０４（及びその制御回路１４）の回路構成を説明するための図である。
実施形態４では、図８に示すように、電圧ＶＡ及び電圧ＶＣを取り出す抵抗Ｒ１、Ｒ２等を有する分圧回路、電圧ＶＡ等のサンプル・ホールド回路ＳＨ４、比較器ＯＰ４、サンプル・ホールド回路ＳＨ４及び比較器ＯＰ４への入力を切り替えるスイッチ（ＳＷ４１、ＳＷ４２及びＳＷ４３）、カウンタ部ＣＮＴ、放電用のスイッチＳＤ等を有する。
サンプル・ホールド回路ＳＨ４は、サンプル・ホールド回路ＳＨ１（図１、図６等参照）等と同様の回路で、スイッチＳＷ４とサンプル・ホールド用のコンデンサＣ４を有する。スイッチＳＷ４の一方の側がサンプル・ホールド回路ＳＨ４の入力部で、他方の側がコンデンサＣ４の一方の側に接続され、出力部となる。コンデンサＣ４の他方の側は接地されている。
スイッチＳＷ４１、ＳＷ４２及びＳＷ４３は、ＸコンデンサＣ１００の電圧の上昇時と下降時でスイッチ接続を切り替えることにより、回路構成を変更して上昇時と下降時双方の変化状態を検出するようにしたスイッチである。いずれのスイッチも図８の右側を支点として左上と左下の接点のいずれかを接続することにより接続状態を切り替えるように構成されている。

ＸコンデンサＣ１００の電圧の上昇の変化状態の検出
図８に示すスイッチＳＷ４１、ＳＷ４２及びＳＷ４３の接続状態は、ＸコンデンサＣ１００の電圧の上昇の変化状態を検出する場合の接続状態を示す。
この場合（上昇の変化状態を検出する場合）、抵抗Ｒ１・Ｒ２接続部の電圧ＶＡはスイッチＳＷ４１を介してサンプル・ホールド回路ＳＨ４に入力され、サンプル・ホールド回路ＳＨ４から出力された電圧ＶＢ１がスイッチ４２を介して比較器ＯＰ４の反転入力端子（－）に入力される。抵抗Ｒ２・Ｒ３接続部の電圧ＶＣはスイッチＳＷ４３を介して比較器ＯＰ４の非反転入力端子（＋）に入力される。比較器ＯＰ４では、電圧ＶＢ１と電圧ＶＣとを比較演算しその比較演算結果を電圧ＶＤ４として出力する。

このように、ＸコンデンサＣ１００の電圧の上昇の変化状態を検出する場合、スイッチＳＷ１、ＳＷ４２及びＳＷ４３が上記のようになっているが、この回路は、図１（又は図６）に示す実施形態１（又は実施形態３）のＸコンデンサＣ１００の電圧の上昇の変化状態を検出する場合の回路（サンプル・ホールド回路ＳＨ１、比較器ＯＰ１等で構成される回路）と同様の回路構成となっており、同様の作用効果を奏する。
従って、図１に示す実施形態１（又は実施形態３）と同様に、ＸコンデンサＣ１００の電圧の上昇の変化状態を検出できる。

ＸコンデンサＣ１００の電圧の下降の変化状態の検出
ＸコンデンサＣ１００の電圧の下降の変化状態を検出する場合には、スイッチＳＷ４１、ＳＷ４２及びＳＷ４３の接続を図８に示すのと反対の接続状態とする。
具体的には、スイッチＳＷ４２は図８に示す接続とは逆に左上の接点を接続し、スイッチＳＷ４１は、図８に示す接続とは逆に左下の接点を接続する。これにより、抵抗Ｒ１・抵抗Ｒ２の接続部の電圧ＶＡが比較器ＯＰ４の反転入力端子（－）に入力される。
スイッチＳＷ４１は、図８に示す接続とは逆に左下の接点を接続するから、抵抗Ｒ２・Ｒ３接続部の電圧ＶＣはスイッチＳＷ４１を介してサンプル・ホールド回路ＳＨ４に入力される。スイッチＳＷ４３は、図８に示す接続とは逆に左上の接点を接続するから、サンプル・ホールド回路ＳＨ４から出力された電圧ＶＢ２は比較器ＯＰ４の非反転入力端子（＋）に入力される。
そして、比較器ＯＰ４は、反転入力端子（－）に入力された電圧ＶＡと非反転入力端子（＋）に入力された電圧ＶＢ２とを比較演算しその比較演算結果を電圧ＶＤ４として出力する。カウンタ部ＣＮＴは比較器ＯＰ４の電圧ＶＤ４を入力して、電圧ＶＥを出力する。

このように、ＸコンデンサＣ１００の電圧の下降の変化状態を検出する場合、スイッチＳＷ１、ＳＷ４２及びＳＷ４３が上記したように図８に示す接続状態とは逆になるが、この回路は、図４（又は図６）に示す実施形態２（又は実施形態３）のＸコンデンサＣ１００の電圧の２降の変化状態を検出する場合の回路（サンプル・ホールド回路ＳＨ２、比較器ＯＰ２等で構成される回路）と同様の回路構成となっており、同様の作用効果を奏する。
従って、図４に示す実施形態１（あるいは実施形態３）と同様に、ＸコンデンサＣ１００の電圧の下降の変化状態を検出できる。

なお、スイッチＳＷ４１、ＳＷ４２及びＳＷ４３のスイッチ切替は、例えば、ＸコンデンサＣ１００の電圧（又は電圧ＶＡ等）の上昇、下降を検知して、それに合わせて切り替えればよい。
あるいは、ＸコンデンサＣ１００の電圧（又は電圧ＶＡ等）の周期を計測し、電圧ＶＡが最低電圧になった時刻（図２、図７等で電圧ＶＡの山状の波形の間で谷になった時刻）にスイッチを切り替え、その後に半周期（（１／２）・Ｔ）経過後に再びスイッチを切り替えるようにすればよい。

このように、実施形態４では、比較器ＯＰ４の出力電圧ＶＤ４は、ＸコンデンサＣ１００の電圧（又は電圧ＶＡ等）の上昇時には実施形態１又は実施形態３で説明したのと同様な電圧ＶＤ１が出力され、下降時には実施形態２又は実施形態３で説明したのと同様な電圧ＶＤ２が出力される。
電圧ＶＡ、電圧ＶＢ１、電圧ＶＢ２、電圧ＶＣ、電圧ＶＤ３、電圧ＶＥ等の波形は、実施形態１（図２、図３参照）、実施形態２（図５参照）又は実施形態３（図７参照）と同様であり、説明を省略する。

実施形態４のようにすると、スイッチＳＷ４１、ＳＷ４２及びＳＷ４３を用いることにより、ＸコンデンサＣ１００の電圧の上昇及び下降の双方の変化状態を検出するのにサンプル・ホールド回路ＳＨ４及び比較器ＯＰ４を兼用することができ、制御回路のより一層の簡略化、小型化が可能となる。

［実施形態５］
実施形態５は、実施形態１を変形した実施形態である。電圧ＶＡ等の生成の仕方、回路を高度化した点等で実施形態１と異なる。

以下、詳しく説明する。
図９は、実施形態５に係る電源装置１０５（及びその制御回路１５）の回路構成を説明するための図である。図１０は、実施形態５に係る電源装置１０５（及びその制御回路１５）における動作タイミングを説明するための図である。
実施形態５に係る制御回路１５等は、基本的には、実施形態１に係る制御回路１１等と同様であるが、図９に示す実施形態５に係る制御回路１５等では、電圧ＶＡ等の生成の仕方、回路を高度化した点等で実施形態１と異なる。

実施形態５に係る制御回路１５は、抵抗Ｒ１及びＲ１０を有する分圧回路、オペアンプＯＰ５１、サンプル・ホールド回路ＳＨ５、電圧のレベルシフト回路ＬＳ、比較器ＯＰ５、カウンタ部ＣＮＴ等を備える。

まず、抵抗Ｒ１及びＲ１０を有する分圧回路について説明すると、実施形態１（図１参照）では、ダイオード１と２のカソード・ＧＮＤ間に抵抗Ｒ１、Ｒ２及びＲ３を直列に接続して分圧し、抵抗Ｒ１・Ｒ２接続部の電圧を電圧ＶＡ（第１の電圧）、抵抗Ｒ２・Ｒ３接続部の電圧を電圧ＶＣ（第２の電圧）としたが、実施形態５では、図９に示すように、ダイオード１と２のカソード・ＧＮＤ間に抵抗Ｒ１及びＲ１０を直列に接続して分圧し、抵抗Ｒ１・Ｒ１０接続部から電圧ＶＡ５を取り出す点が異なる。実施形態５では、電圧ＶＡ５をＸコンデンサＣ１００の電圧の変化状態を検出する際の基準の電圧としている。
なお、ダイオード１と２のカソード・ＧＮＤ間には、抵抗Ｒ１－Ｒ１０－ＧＮＤの経路と並列に、図１等と同様に抵抗Ｒ２０－スイッチＳＤ－ＧＮＤの経路が設けられている。

次に、オペアンプＯＰ５１及びサンプル・ホールド回路ＳＨ５について説明すると、実施形態５では、分圧部（抵抗Ｒ１・Ｒ１０接続部）とサンプル・ホールド回路（ＳＨ５）との間に、オペアンプＯＰ５１を設けた点が実施形態１～４と異なる。
オペアンプＯＰ５１について説明すると、抵抗Ｒ１・Ｒ１０の接続部はオペアンプＯＰ５１の非反転入力端子（＋）に接続されている。オペアンプＯＰ５１の反転入力端子（－）はオペアンプＯＰ５１の出力端子に接続されている。オペアンプＯＰ５１は入力電圧ＶＡ５と同じ電圧ＶＡ５′が出力される所謂ボルテージフォロア回路を構成しバッファーの働きをさせている。オペアンプＯＰ５１から出力された電圧ＶＡ５′はサンプル・ホールド回路ＳＨ５に入力される。
サンプル・ホールド回路ＳＨ５は、サンプル・ホールド回路ＳＨ１（図１参照）等と同様の回路で、スイッチＳＷ５とコンデンサＣ５を有する。スイッチＳＷ５の一方の側がサンプル・ホールド回路ＳＨ５の入力部で、他方の側がコンデンサＣ５の一方の側に接続され、サンプル・ホールド回路ＳＨ５の出力部となる。コンデンサＣ５の他方の側は接地されている。サンプル・ホールド回路ＳＨ５は、スイッチＳＷ５をオンしてオペアンプＯＰ５１の出力電圧ＶＡ５′をサンプルし、スイッチＳＷ５をオフしサンプルした電圧をコンデンサＣ５にホールドしてサンプル・ホールド電圧ＶＢ５として出力する。

次に、実施形態５ではレベルシフト回路ＬＳを設けた点が実施形態１～４と異なる。
レベルシフト回路ＬＳについて説明すると、レベルシフト回路ＬＳは、抵抗Ｒ１・Ｒ１０の接続部と、比較器ＯＰ５の非反転入力端子（＋）との間に設けられている。レベルシフト回路ＬＳは、抵抗Ｒ１・Ｒ１０の接続部の電圧ＶＡ５を入力し、レベルシフトした電圧ＶＣ５として出力する。即ち、入力した電圧ＶＡ５を、（ＶＡ５－ＶＪ）分、降下（レベルシフト）させた電圧ＶＣ５として出力する（ＶＪは基準電圧又は定電圧）。
レベルシフト回路ＬＳは、オペアンプＯＰ５２と抵抗Ｒ２１、Ｒ２２、Ｒ２３及びＲ２４（Ｒ２１～Ｒ２４は同じ抵抗値）とを有する。
オペアンプＯＰ５２の反転入力端子（－）には抵抗Ｒ２１及び抵抗Ｒ２２の一方の側が接続され、抵抗Ｒ２１の他方の側はオペアンプＯＰ５２の出力端子に接続されている。抵抗Ｒ２２の他方の側は基準電圧（定電圧）ＶＪによりバイアスされている。オペアンプＯＰ５２の出力端子はレベルシフト回路ＬＳの出力部となっている。
オペアンプＯＰ５２の非反転入力端子（＋）には抵抗Ｒ２３及びＲ２４の一方の側が接続されている。抵抗Ｒ２３の他方の側は接地されている（ＧＮＤに接続）。抵抗Ｒ２４の他方の側は、レベルシフト回路ＬＳの入力部を構成し、抵抗Ｒ１・Ｒ１０接続部に接続されている（電圧ＶＡ５を入力）。

比較器ＯＰ５について説明すると、比較器ＯＰ５の反転入力端子（－）は、サンプル・ホールド回路ＳＨ５の出力部（コンデンサＣ５のＧＮＤと反対側）に接続され、サンプル・ホールド回路ＳＨ５から出力された電圧ＶＢ５が入力される。
比較器ＯＰ５の非反転入力端子（＋）は、レベルシフト回路ＬＳの出力部（オペアンプＯＰ５２の出力端子）に接続され、レベルシフト回路ＬＳから出力された電圧ＶＣ５が入力される。
比較器ＯＰ５は、反転入力端子（－）のサンプル・ホールド電圧ＶＢ５と、非反転入力端子（＋）の電圧ＶＣ５とを比較演算することにより、電圧ＶＡ５の変化を検出する。非反転入力端子（＋）の電圧ＶＣ５が反転入力端子（－）のＶＢ５より大きいときは、比較器ＯＰ５から出力される電圧ＶＤ５はＨレベル（ハイレベル）、その逆のときはＬレベル（ローレベル）となる。
比較器ＯＰ５から出力された電圧ＶＤ５はカウンタ部ＣＮＴに入力される。カウンタ部ＣＮＴは実施形態１～４と同様に電圧ＶＤ５に一定時間変化がないと電圧ＶＥをＬレベルからＨレベルに変化させてスイッチＳＤをオンしＸコンデンサＣ１００に蓄積された電荷を放電する。

図１０は、実施形態５に係る電源装置１０５（及びその制御回路１５）における動作タイミングを説明するための図である。
図１０には、上から順に、電圧ＶＡ５のタイミングチャート、クロックパルスＣＰのタイミングチャート、電圧ＶＡ５・電圧ＶＢ５・電圧ＶＣ５を重ねて描いたタイミングチャート、電圧ＶＤ５のタイミングチャート、電圧ＶＥのタイミングチャート等が記載されている。
図１０の下部には、図１０の上から３番目の電圧ＶＡ５等を重ねて描いたタイミングチャート中で「Ｌ５」と示された箇所を「Ｌ５拡大」（図）として図示している。
図１０のタイミングチャートは図１等のタイミングチャートと重複する点が多いので説明を省略する。

［実施形態６］
実施形態６は実施形態５を変形した実施形態である。
実施形態５ではサンプル・ホールド回路ＳＨ５から出力された電圧ＶＢ５を比較器ＯＰ５の反転入力端子（－）に入力し、レベルシフト回路ＬＳから出力された電圧ＶＣ５を比較器ＯＰ５の非反転入力端子（＋）に入力し、比較器ＯＰ５でそれらの大小関係を比較演算してその比較演算結果を電圧ＶＤ５として出力しカウンタ部ＣＮＴに入力する（図９参照）のに対し、実施形態６ではサンプル・ホールド回路ＳＨ５の後段に減算回路２０１を設け、比較器ＯＰ６２の非反転入力端子（＋）に減算回路２０１から出力される電圧ＶＧ（＝ＶＡ５－ＶＢ５）を入力し、比較器ＯＰ６２の反転入力端子（－）に一定の電圧（基準電圧）ＶＫを入力（印加、バイアス）し、比較器ＯＰ６２でそれらの大小関係を比較演算してその比較演算結果を電圧ＶＤ６として出力しカウンタ部ＣＮＴに入力する（図１１参照）点が異なる。

図１１は、実施形態６に係る電源装置１０６（及びその制御回路１６）の回路構成を説明するための図である。図１１で図９等と同じ符号は同じ構成を意味し同様の作用効果を奏するので重複する説明は極力省略する。
実施形態６の制御回路１６は、オペアンプＯＰ５１等よりなるボルテージフォロア回路、その後段のサンプル・ホールド回路ＳＨ５、その後段の減算回路２０１、その後段の比較器ＯＰ６２、その後段のカウンタ部ＣＮＴ等を有する。減算回路２０１にはサンプル・ホールド回路ＳＨ５から出力された電圧ＶＢ５と抵抗Ｒ１・Ｒ１０の接続部の電圧ＶＡ５とが入力され、両者の電圧差が電圧ＶＧ（＝ＶＡ５－ＶＢ５）として減算回路２０１から出力される。

減算回路２０１について説明すると、減算回路２０１は、オペアンプＯＰ６１、並びに、抵抗Ｒ３１、Ｒ３２、Ｒ３３及びＲ３４（Ｒ３１～Ｒ３４は同じ抵抗値）で構成されている。
減算回路２０１を構成するオペアンプＯＰ６１の反転入力端子（－）には抵抗Ｒ３３及び抵抗Ｒ３４の一方の側が接続され、抵抗Ｒ３４の他方の側はオペアンプＯＰ６１の出力端子に接続されている。オペアンプＯＰ６１の出力端子は減算回路２０１の出力部を構成する。抵抗Ｒ３３の他方の側は減算回路２０１の２つの入力部のうちの１つを構成し、サンプル・ホールド回路ＳＨ５の出力部（コンデンサＣ５の一方の側）に接続され、電圧ＶＢ５が入力される。
オペアンプＯＰ６１の非反転入力端子（＋）には抵抗Ｒ３１とＲ３２の一方の側が接続されている。抵抗Ｒ３２の他方の側は接地（ＧＮＤ）されている。
抵抗Ｒ３１の他方の側は減算回路２０１の２つの入力部のうちの他の１つを構成し、
抵抗Ｒ１・Ｒ１０接続部に接続され、電圧ＶＡ５が入力される。
このように構成された減算回路２０１には電圧ＶＢ５と電圧ＶＡ５が入力され、それらの差の電圧ＶＧ（＝ＶＡ５－ＶＢ５）が出力される（比較器ＯＰ６２から出力される）。

次に比較器ＯＰ６２について説明すると、比較器ＯＰ６２の非反転入力端子（＋）には減算回路２０１から出力される電圧ＶＧ（＝ＶＡ５－ＶＢ５）が入力され、反転入力端子（－）には一定の電圧（基準電圧）ＶＫが入力されている。比較器ＯＰ６２は、電圧ＶＧ（＝ＶＡ５－ＶＢ５）と一定の電圧（基準電圧）ＶＫとを比較演算してその比較演算結果を電圧ＶＤ６として出力する。
比較器ＯＰ６２から出力される電圧ＶＤ６はカウンタ部ＣＮＴに入力され、カウンタ部ＣＮＴからＨレベルの電圧ＶＥが出力されるとスイッチＳＤがオンし、ＸコンデンサＣ１００に蓄積された電荷が放電される。

図１２は、実施形態６に係る電源装置１０６（及びその制御回路１６）における動作タイミングを説明するための図である。図１３は、図１２の一部（符号Ｌ６で示された箇所）を拡大して説明するための図である。
図１２及び図１３のタイミングチャートは図１等と重複する点が多く、重複する点については説明を極力省略する。
図１２には、上から順に、電圧ＶＡ５のタイミングチャート、クロックパルスＣＰのタイミングチャート、電圧ＶＡ５・電圧ＶＢ５を重ねて描いたタイミングチャート、電圧ＶＧ（＝ＶＡ５－ＶＢ５）のタイミングチャート、電圧ＶＤ６のタイミングチャート、電圧ＶＥのタイミングチャート等が記載されている。

電圧ＶＧ（＝ＶＡ５－ＶＢ５）のタイミングチャートについて説明すると、電圧ＶＧは抵抗Ｒ１・Ｒ１０接続部の電圧ＶＡ５と、電圧ＶＡ５′をサンプル・ホールドした電圧ＶＢ５とを減算回路２０１で減算した電圧であるため、その電圧波形は図１２及び図１３に示すようなノコギリ歯形状の波形となっている。
比較器ＯＰ６２の非反転入力端子（＋）には減算回路２０１から出力される電圧ＶＧが入力されるが、反転入力端子（－）には一定の電圧（基準電圧）ＶＫが入力されるため、比較器ＯＰ６２は、電圧ＶＧと電圧ＶＫとを比較演算してその比較演算結果を電圧ＶＤ６として出力する（図１２及び図１３参照）。
なお、電圧ＶＫは電圧ＶＧ（電圧ＶＡ５と電圧ＶＢ５との差）との大小関係を比較する基準となる電圧であり、容易に変更することが可能である。例えば、電圧ＶＫを小さくすると電圧ＶＧ（電圧ＶＡ５と電圧ＶＢ５との差）が小さくても比較・検出できる、逆に電圧ＶＫを大きくすると電圧ＶＧ（電圧ＶＡ５と電圧ＶＢ５との差）が一定の大きさ以上の場合の比較・検出が可能となるためノイズの影響を受け難い、等の効果がある。
比較器ＯＰ６２から出力される電圧ＶＤ６はカウンタ部ＣＮＴに入力される。カウンタ部ＣＮＴは実施形態１～５と同様に電圧ＶＤ６に一定時間変化がないと電圧ＶＥをＬレベルからＨレベルに変化させてスイッチＳＤをオンしＸコンデンサＣ１００に蓄積された電荷を放電する。

以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。

（１）上記実施形態１～６では、スイッチ（ＳＤ、ＳＷ１、ＳＷ２等）にＭＯＳＦＥＴ素子を用いたが、ＭＯＳＦＥＴ素子の代わりにＩＧＢＴ素子等の他の半導体を用いる。
（２）上記実施形態１～６では図１等に示す制御回路１１等を用いたが、これをマイクロプロセッサに置き換える。これにより、ハードウエアを変更せずソフトウエアを変更することにより制御条件を変更し柔軟な放電制御が可能となる。

１１、１２、１３、１４、１５、１６…制御回路、１０１、１０２、１０３、１０４、１０５、１０６…電源装置、ＡＣ…交流、ＤＣ…直流、ＡＣ１、ＡＣ２…入力端子、ＯＵＴ…出力、ＯＵＴ１、ＯＵＴ２…出力端子、Ｃ２１…（平滑用）コンデンサ、Ｃ１、Ｃ２、Ｃ４、Ｃ５…（サンプル・ホールド用）コンデンサ、Ｃ１００…コンデンサ（Ｘコンデンサ）、ＣＯＶ…ＤＣ－ＤＣコンバーター、５１…ＡＣ－ＤＣコンバーター、ＲＥＣ…整流回路、Ｄ１、Ｄ２、Ｄ２１、Ｄ２２、Ｄ２３、Ｄ２４…ダイオード、Ｒ１、Ｒ２、Ｒ３、Ｒ１０…（分圧用）抵抗、Ｒ２０…（放電用）抵抗、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４…抵抗、ＳＷ１、ＳＷ２、ＳＷ４、ＳＷ５…（サンプル・ホールド用）スイッチ、ＳＷ４１、ＳＷ４２、ＳＷ４３…（回路切替用）スイッチ、ＳＤ…（放電用）スイッチ、ＳＨ１、ＳＨ２、ＳＨ４、ＳＨ５…サンプル・ホールド回路、ＯＰ１、ＯＰ２、ＯＰ４、ＯＰ５，ＯＰ６２…比較器、ＯＰ５１、ＯＰ５２、ＯＰ６１…オペアンプ、ＣＮＴ…カウンタ部、ＯＲ１…論理和素子、ＬＳ…レベルシフト回路、２０１…減算回路、ＣＰ…クロックパルス、ＶＡ…抵抗Ｒ１・Ｒ２接続部の電圧、ＶＣ…抵抗Ｒ２・Ｒ３接続部の電圧、Ｖ１０…抵抗Ｒ１・Ｒ１０接続部と抵抗Ｒ２・Ｒ３接続部の電圧差、ＶＡ５…抵抗Ｒ１・Ｒ１０接続部の電圧、ＶＡ５´…オペアンプＯＰ５１から出力される電圧、ＶＢ１…抵抗Ｒ１・Ｒ２接続部（電圧ＶＡ）のサンプル・ホールド電圧、ＶＢ２…抵抗Ｒ２・Ｒ３接続部（電圧ＶＣ）のサンプル・ホールド電圧、ＶＢ５…オペアンプＯＰ５１の出力電圧（電圧ＶＡ５′）のサンプル・ホールド電圧、ＶＣ５…レベルシフト回路ＬＳから出力される電圧、ＶＤ１…比較器ＯＰ１から出力される電圧、ＶＤ２…比較器ＯＰ２から出力される電圧、ＶＤ３…論理和素子ＯＲ１から出力される電圧、ＶＤ４…比較器ＯＰ４から出力される電圧、ＶＤ５…比較器ＯＰ５から出力される電圧、ＶＤ６…比較器ＯＰ６２から出力される電圧、ＶＥ…カウンタ部ＣＮＴから出力される電圧（放電指令用）、ｔ１１、ｔ１２、ｔ１３、ｔ２１、ｔ２２、ｔ２３…時刻、Ｔ…周期、Ｔ１１、Ｔ２１…放電開始までの所定の時間、Ｔ１０…サンプル・ホールド周期、ＶＪ、ＶＫ…基準電圧（一定の電圧）

Claims (11)

1. 交流を入力し直流に変換して出力するＡＣ－ＤＣコンバーターの前記交流の異極電源ライン間に接続されたコンデンサの放電を制御する制御回路であって、
   前記制御回路は、前記コンデンサの電圧の変化状態を検出し、前記変化状態に基づいて前記コンデンサに蓄積された電荷を放電するように、前記放電を制御する制御回路であり、
   前記制御回路は、前記コンデンサの電圧の変化状態の検出を、
   前記コンデンサの電圧をレベルシフトした第１の電圧と、前記第１の電圧を増減した第２の電圧とを設定し、前記第１又は前記第２の電圧を一定時間毎にサンプル・ホールドした電圧と、サンプル・ホールドしない前記第１又は前記第２の電圧とを比較演算することによりおこなうことを特徴とする制御回路。
2. 請求項１に記載の制御回路において、
   前記制御回路の前記比較演算は、前記サンプル・ホールドした電圧と、前記サンプル・ホールドしない電圧の大小関係を比較検出する比較演算、もしくは電圧差を出力する比較演算であることを特徴とする制御回路。
3. 請求項１又は２に記載の制御回路において、
   前記制御回路は、前記コンデンサの電圧の変化状態の検出を、
   前記第１の電圧、前記第２の電圧、及び、前記第１又は前記第２の電圧の一方の電圧をサンプル・ホールドした電圧、の電圧値をそれぞれ時間経過に沿って表した第１の電圧特性線、第２の電圧特性線及びサンプル・ホールド電圧特性線としたときに、前記サンプル・ホールド電圧特性線と、前記第１又は前記第２の電圧のうちサンプル・ホールドしない電圧の電圧特性線との交差を検出することによりおこなうことを特徴とする制御回路。
4. 交流を入力し直流に変換して出力するＡＣ－ＤＣコンバーターの前記交流の異極電源ライン間に接続されたコンデンサの放電を制御する制御回路であって、
   前記制御回路は、前記コンデンサの電圧の変化状態を検出し、前記変化状態に基づいて前記コンデンサに蓄積された電荷を放電するように、前記放電を制御する制御回路であり、
   前記制御回路は、前記コンデンサの電圧の変化状態の検出を、
   前記コンデンサの電圧をレベルシフトした第１の電圧をサンプル・ホールドした電圧と、サンプル・ホールドしない前記第１の電圧と、を比較演算した出力を基準電圧と比較することによりおこなうことを特徴とする制御回路。
5. 請求項１～４のいずれか１項に記載の制御回路において、
   前記制御回路は、前記変化状態に変化がない状態が一定期間継続したことを検知した場合に、前記コンデンサに蓄積された電荷を放電するように、前記放電を制御することを特徴とする制御回路。
6. 請求項５に記載の制御回路において、
   前記制御回路は、前記変化状態に変化がない状態が一定期間継続したことの検知は、前記変化状態に変化がない状態の時間を計時することによりおこなうことを特徴とする制御回路。
7. 請求項１～６のいずれか１項に記載の制御回路において、
   前記制御回路は、前記コンデンサの電圧の上昇又は下降の少なくとも一方の変化状態を検出し、前記変化状態に基づいて前記コンデンサに蓄積された電荷を放電するように、前記放電を制御することを特徴とする制御回路。
8. 請求項７に記載の制御回路において、
   前記制御回路は、前記コンデンサの電圧の上昇の変化状態を検出し、前記変化状態に基づいて前記コンデンサに蓄積された電荷を放電するように、前記放電を制御することを特徴とする制御回路。
9. 請求項１に記載の制御回路において、
   前記制御回路は、
   前記異極電源ライン間に接続された前記コンデンサの電圧をレベルシフトした前記第１の電圧を生成する前記第１の電圧の生成手段と、
   前記第１の電圧より小さな第２の電圧を生成する前記第２の電圧の生成手段と、
   前記第１又は前記第２の電圧のサンプル・ホールド用コンデンサと、前記第１又は前記第２の電圧の生成手段と前記サンプル・ホールド用コンデンサとの間に設けられたサンプル・ホールド用スイッチと、を有する前記第１又は前記第２の電圧のサンプル・ホールド手段と、
   前記第１又は前記第２の電圧のうち前記サンプル・ホールド手段によりサンプル・ホールドされたサンプル・ホールド電圧と、前記第１又は前記第２の電圧のうちサンプル・ホールドされない電圧とを比較演算して前記変化状態を検出する比較演算手段と、
   前記の検出された変化状態に基づいて前記異極電源ライン間に接続された前記コンデンサに蓄積された電荷を放電する放電手段と、
   を備えることを特徴とする制御回路。
10. 請求項４に記載の制御回路において、
    前記制御回路は、
    前記異極電源ライン間に接続された前記コンデンサの電圧をレベルシフトした前記第１の電圧を生成する前記第１の電圧の生成手段と、
    前記第１の電圧のサンプル・ホールド用コンデンサと、前記第１の電圧の生成手段と前記サンプル・ホールド用コンデンサとの間に設けられたサンプル・ホールド用スイッチと、を有する前記第１の電圧のサンプル・ホールド手段と、
    前記第１の電圧の前記サンプル・ホールド手段によりサンプル・ホールドされた前記第１の電圧のサンプル・ホールド電圧と、前記サンプル・ホールド手段によりサンプル・ホールドされない前記第１の電圧とで演算された出力を基準電圧と比較して前記変化状態を検出する比較演算手段と、
    前記の検出された変化状態に基づいて前記異極電源ライン間に接続された前記コンデンサに蓄積された電荷を放電する放電手段と、
    を備えることを特徴とする制御回路。
11. 交流を入力し直流を出力するＡＣ－ＤＣコンバーターと、
    前記交流の異極電源ライン間に接続されたコンデンサと、
    前記コンデンサの放電を制御する請求項１～１０のいずれかの制御回路と、
    を備えることを特徴とする電源装置

Images