JP7224545B1 - パワー半導体装置及びその製造方法 - Google Patents

パワー半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7224545B1
JP7224545B1 JP2022521970A JP2022521970A JP7224545B1 JP 7224545 B1 JP7224545 B1 JP 7224545B1 JP 2022521970 A JP2022521970 A JP 2022521970A JP 2022521970 A JP2022521970 A JP 2022521970A JP 7224545 B1 JP7224545 B1 JP 7224545B1
Authority
JP
Japan
Prior art keywords
resin layer
semiconductor chip
semiconductor device
stress relaxation
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022521970A
Other languages
English (en)
Other versions
JPWO2022259289A5 (ja
JPWO2022259289A1 (ja
Inventor
麻緒 澤川
仁崇 宮路
裕基 塩田
厚 山竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022259289A1 publication Critical patent/JPWO2022259289A1/ja
Application granted granted Critical
Publication of JP7224545B1 publication Critical patent/JP7224545B1/ja
Publication of JPWO2022259289A5 publication Critical patent/JPWO2022259289A5/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

パワー半導体装置の半導体チップ(1)の周辺は高電界になるため、電界を緩和するための絶縁樹脂層(14)を設けて、全体を封止材(10)によって封止しているが、絶縁樹脂層(14)と封止材(10)との間が剥離するという問題があった。そのため、半導体チップ(1)の表面から絶縁樹脂層(14)の表面と半導体チップ(1)の端面とにかけて覆う応力緩和樹脂層(15)と、半導体チップ(1)の表面から応力緩和樹脂層(15)の表面全体を覆う接着樹脂層(16)とを、絶縁樹脂層(14)と封止材(10)との間に設け、絶縁樹脂層(14)と封止材(10)との間の応力緩和を行うようにしたことを特徴とするものである。

Description

本願は、パワー半導体装置及びその製造方法に関するものである。
パワー半導体装置として、半導体チップを樹脂によって封止する構造が採用されている。ここで使用されている封止材には、耐熱性、耐圧性が求められている。
特に、半導体チップの周辺は、パワー半導体装置の内部において最も高電界となる所である。そのため、耐圧を確保するために半導体チップの端面側のターミネーション領域(半導体チップの外周に形成された電界を緩和するための領域)に電界緩和構造を持っている。
電解緩和構造を備えたパワー半導体装置において、樹脂封止の信頼性を向上させるため、様々な取り組みが行われている。例えば、特許文献1においては、半導体チップの端部における樹脂の剥離を防止するために、シリコーンゲルによって封止される半導体チップのターミネーション領域を耐高電界樹脂層で覆い、更に耐高電界樹脂層の表面から半導体チップの端面の表面にかけて密着樹脂層によって覆う構造が提案されている。
この特許文献1において提案されている構成によれば、シリコーンゲルにかかる電界が耐高電界樹脂層によって有効に緩和されると共に、密着樹脂層によって耐高電界樹脂層の剥離が防止されるので、半導体チップの高電圧阻止特性の信頼性が向上する。
特開2017-143185号公報
しかしながら、特許文献1に示された構成においては、耐高電界樹脂層の材料として、ポリアミドイミド、ポリエーテルアミドイミド、ポリエーテルアミドの内の一種、あるいは複数種の複合体などを適用することが示され、また、密着樹脂層の材料としては、密着性を向上するために、ポリイミド、ポリアミドイミドの内の一種、あるいは両方の複合体などを適用することが示され、線膨張係数が半導体チップの線膨張係数に近い硬質な材質の絶縁性樹脂を使用することが提案されている。
パワー半導体装置においては、特に構成部材の接合界面の応力緩和が重要である。構成部材の接合界面の応力を緩和しないと、パワー半導体装置の動作時のパワーサイクル(通電加熱から冷却の繰り返し)の過程によって封止材が剥離する可能性があるという問題が生じる。
本願は、上述の問題を解決するためになされたもので、封止材の剥離を防ぐことのできるパワー半導体装置を提供することを目的とするものである。
本願に開示されるパワー半導体装置は、配線基板に搭載された半導体チップ、前記半導体チップのターミネーション領域を覆う絶縁樹脂層、および前記半導体チップと前記絶縁樹脂層とを封止する封止材を備えたパワー半導体装置において、前記半導体チップの表面から前記絶縁樹脂層の表面と前記半導体チップの端面にかけて覆う応力緩和樹脂層と、前記半導体チップの表面から前記応力緩和樹脂層の表面全体を覆う接着樹脂層とを前記絶縁樹脂層と前記封止材との間に設けたことを特徴とするものである。
本願のパワー半導体装置においては、応力緩和樹脂層と接着樹脂層とを絶縁樹脂層と封止材との間に設けることによって応力緩和を行い、封止材の剥離を防ぐことができるという効果がある。
実施の形態1のパワー半導体装置の構成を示す平面図である。 実施の形態1のパワー半導体装置の構成を示す断面図である。 実施の形態1のパワー半導体装置の部分断面図である。 実施の形態2の製作工程を示すフローチャートである。 実施の形態3のパワー半導体装置の部分断面図である。
実施の形態1
図1は、実施の形態1のパワー半導体装置の構成を示す平面図である。図2は、図1のA-A線における断面図である。また、図3は、図2の領域Bの部分の拡大図である。なお、以後の図中の同一符号は、各々同一または相当部分を示している。
図1および図2に示すように、パワー半導体装置における半導体チップ1は、配線基板100の上に実装されている。配線基板100は、第1の電極2と、主絶縁3と、第2の電極4とによって構成されている。配線基板100における第2の電極4は、はんだ5によって放熱ベース板6に接続されている。半導体チップ1への電力の供給は第1のバスバー7によって行われる。そのため、第1のバスバー7は、第1の電極2に接続されている。
半導体チップ1に供給される制御信号は、第2のバスバー8を通じて供給される。そのため、第2のバスバー8は、ワイヤ9によって半導体チップ1に接続されている。半導体チップ1には、第1の電極2に接続される下部電極12と、この下部電極12の反対の表面に上部電極13が設けられ、第1のバスバー7は、第1の電極2を通じて下部電極12に接続され、ワイヤ9は上部電極13に接続されている。なお、下部電極12と上部電極13との双方は、アルミニュームなどの金属材料が使用されている。
第1の電極2は、熱伝導率の高い金属(例えば、銅)によって板状に形成されている。主絶縁3は、絶縁材料によって形成された板状部材である。第2の電極4は、熱伝導率の高い金属(例えば、銅)によって形成されている。放熱ベース板6は、熱伝導率の高い金属(例えば、銅)によって形成されている。
ケース11の材料としては、PPS、LCP、エポキシ樹脂など半導体装置の駆動温度範囲内で体積抵抗率1010Ω・cm以上、かつ、比誘電率10以下の絶縁性樹脂で形成される。半導体装置を設置する外部環境の塵あるいは汚水などが付着しケース11の外部で放電する可能性があるため、表面状態はより滑らかであることが好ましい。
封止材10はシリコーンゲル、エポキシ樹脂といった半導体装置の駆動温度範囲内で体積抵抗率1010Ω・cm以上、かつ、比誘電率10以下となる材料で形成される。それ以外の材料として、絶縁性樹脂に絶縁性フィラー(窒化ホウ素、シリカ等)を混入したコンパウンド樹脂が使用される。
また、ケース11と封止材10は、金型などを用いて注型することでケース11と封止材10の双方の役割を果たす樹脂層を形成した構造、および第2の電極4と放熱ベース板6を一体化させた構造も一般的な構造のバリエーションである。
配線基板100に搭載された半導体チップ1は、図3に示すように、端部のターミネーション領域を耐高電界樹脂層に相当する絶縁樹脂層14によって覆われ、半導体チップ1の表面から絶縁樹脂層14を経て半導体チップ1の端面にかけて応力緩和樹脂層15によって覆われ、更に半導体チップ1の表面から応力緩和樹脂層15の全体の表面を接着樹脂層16によって覆われている。
ここで、応力緩和樹脂層15は、接合界面の応力緩和するもので、接合界面に生じる応力は、各構成部材の有する線膨張率と弾性率に依存することから、ここでは、半導体チップ1および絶縁樹脂層14の変形に追従して変形できる材料が選定されている。すなわち、応力緩和樹脂層15は、伸び率の高い絶縁性樹脂で形成され、半導体チップ1の駆動温度範囲内で体積抵抗率が1×1010Ω・cm以上、比誘電率が10以下であって、且つ少なくとも伸び率が10%以上、望ましくは伸び率が100%以上の樹脂から選定される。
応力緩和樹脂層15の材料としては、例えば、シリコーンゴム、ウレタンゴムなど熱硬化性エラストマーが挙げられる。それ以外の材料として、絶縁性樹脂に絶縁性フィラー(窒化ホウ素、シリカ等)が混入されたコンパウンド樹脂が挙げられる。一般に、パワー半導体装置は、装置駆動中の熱サイクルによる部材の変形量の違いにより、半導体チップ1の上面に配置する絶縁樹脂層14と封止材10との間に剥離が発生する。
この時の各部材の熱による変形量ΔX[m]は線膨張係数α[10-6/℃]と温度変化ΔT[℃]と元の大きさX[m]との積によって計算できるので、封止材10の変形量を計算し、その変形量により破断しない伸び率を有し、且つ十分な厚みで成型できる絶縁性樹脂材料より選定し、望ましい厚みを設計する。
例えば、応力緩和樹脂層15の材料としては、線膨張係数が10[10-6/℃]以上で、且つヤング率が30GPa以下の樹脂であることが望ましい。特に、ヤング率が15GPa以下の樹脂が好ましい。
接着樹脂層16は、封止材10に対して接着性の高い絶縁性樹脂によって形成される。接着樹脂層は、半導体チップ1の駆動温度範囲内で体積抵抗率が1×1010Ω・cm以上で、比誘電率が10以下で、かつ、封止材10に対して接着性が高い材料から選定される。さらに、線膨張係数が封止材10に近い材料を選定すると封止材10との剥離を防止することができ、より高い効果を発揮する。例えば、封止材10がエポキシ樹脂である場合には、接着樹脂層16の材料として、エポキシ、ポリイミド、ポリアミドなどが挙げられる。接着樹脂層16に用いる樹脂を選定する場合の条件としては、線膨張係数が10[10-6/℃]もしくはそれ以上となる。
この実施の形態1では、絶縁樹脂層14には半導体チップ1と線膨張率の近いポリイミドなどの硬質の絶縁性樹脂を使用している。応力緩和樹脂層15には半導体チップ1と絶縁樹脂層14の変形に追従できるシリコーンゴムを使用している。また、接着樹脂層16にはポリイミドを使用している。そして、接着樹脂層16に覆われた半導体チップ1はケース11内に収容され、シリコーンゲルの封止材10によって封止されている。
この構成によれば、応力緩和樹脂層15によって半導体チップ1の外周部の応力が緩和され、接着樹脂層16によって封止材10と応力緩和樹脂層15との剥離を防ぐことができ、絶縁信頼性の高いパワー半導体装置を提供することができる。
実施の形態2
次にパワー半導体装置の製造方法について、図4のフローチャートを用いて説明する。
まず、図4に示すように、ウエハ上に形成した複数の半導体チップ1のそれぞれに絶縁樹脂層14を形成し(ステップS1)、ウエハ状態でそれぞれの半導体チップ1の特性検査を行う(ステップS2)。
次に、ウエハをダイシングして個別の半導体チップ1に切り分け(ステップS3)、チップ状態で特性検査を行い(ステップS4)、良い特性の半導体チップ1を第1の電極2の上にはんだあるいは銀ロウを用いてマウントする(ステップS5)。次に、応力緩和樹脂層15を半導体チップ1および絶縁樹脂層14の上に塗布し、硬化させ、表面処理を行う(ステップS6)。次に、接着樹脂層16を、半導体チップ1および応力緩和樹脂層15の上に塗布し、硬化させ、表面処理を行う(ステップS7)。
次に、第2の電極4を放熱ベース板6にはんだ5によって接合する(ステップS8)。半導体チップ1の上部電極13にワイヤ9または第2のバスバー8を接合し(ステップS9)、放熱ベース板6にケース11を接着剤によって固定し(ステップS10)、その後、ケース11内を封止材10によって封止する(ステップS11)。
ステップS6とステップS7とによって、絶縁樹脂層14と封止材10との間に、応力緩和樹脂層15と接着樹脂層16との二重の層を設けることになる。絶縁樹脂層14に接して応力緩和樹脂層15を配置し、応力緩和樹脂層15と封止材10との間に接着樹脂層16を設けることによって、絶縁樹脂層14と封止材10との間の接合界面の応力が緩和され、剥離を防ぐことができる。
なお、第2の電極4と放熱ベース板6とが予め一体として構成されている構造体を使用する場合には、ステップS8を省略することができる。また、ケース11と封止材10とが一体化されている構造においては、ケース11の接合(ステップS10)および封止材10による封止(ステップS11)に代わり、金型を用いた注型の工程が行われる。
以上の工程により、本願による半導体装置が完成する。
また、ステップS6およびステップS7の樹脂層形成については、半導体チップ1を第1の電極2の上にマウントするステップS5以降で、封止を行うステップS11以前であって、ステップS6とステップS7の前後関係に変化がない範囲であれば、工程順序を変更することが可能である。
実施の形態3
応力緩和樹脂層15と接着樹脂層16との接着性を向上させるための構成について説明する。図5に示すように、応力緩和樹脂層15の断面形状に凹凸を設け、この表面に予め定めた厚さの接着樹脂層16を設けている。この構造を製作するには、半導体チップ1の上部電極13の一部から絶縁樹脂層14の表面および半導体チップ1の外周端部を含んで、第1の電極2の表面までの領域に、凹凸形状の応力緩和樹脂層15を作成し、この応力緩和樹脂層15の表面に接着樹脂層16を塗布、硬化させる。この時、応力緩和樹脂層15と接着樹脂層16とが剥離し難いようにアンカー効果を得るための形状を設定する。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
1 半導体チップ、2 第1の電極、3 主絶縁、4 第2の電極、5 はんだ、6 放熱ベース板、7 第1のバスバー、8 第2のバスバー、9 ワイヤ、10 封止材、11 ケース、12 下部電極、13 上部電極、14 絶縁樹脂層、15 応力緩和樹脂層、16 接着樹脂層、100 配線基板

Claims (9)

  1. 配線基板に搭載された半導体チップ、前記半導体チップのターミネーション領域を覆う絶縁樹脂層、および前記半導体チップと前記絶縁樹脂層とを封止する封止材を備えたパワー半導体装置において、前記半導体チップの表面から前記絶縁樹脂層の表面と前記半導体チップの端面にかけて覆う応力緩和樹脂層と、前記半導体チップの表面から前記応力緩和樹脂層の表面全体を覆う接着樹脂層とを、前記絶縁樹脂層と前記封止材との間に設けたことを特徴とするパワー半導体装置。
  2. 前記応力緩和樹脂層の樹脂は、伸び率10%以上の伸び率の絶縁性樹脂であることを特徴とする請求項1に記載のパワー半導体装置。
  3. 前記応力緩和樹脂層の樹脂は、線膨張係数が10[10-6/℃]以上で、且つヤング率が30GPa以下の樹脂であることを特徴とする請求項1に記載のパワー半導体装置。
  4. 前記応力緩和樹脂層の樹脂は、線膨張係数が10[10-6/℃]以上で、且つヤング率が15GPa以下の樹脂であることを特徴とする請求項1に記載のパワー半導体装置。
  5. 前記応力緩和樹脂層および前記接着樹脂層の樹脂は、体積抵抗率が1×1010 [Ω・cm]以上で、且つ比誘電率が10以下の樹脂であることを特徴とする請求項1に記載のパワー半導体装置。
  6. 前記応力緩和樹脂層の材料が熱硬化性エラストマーまたはコンパウンド樹脂であって、前記封止材の材料がシリコーンゲル、エポキシ樹脂、コンパウンド樹脂のいずれかであって、前記接着樹脂層の材料がエポキシ、ポリイミド、ポリアミドのいずれかであることを特徴とする請求項1に記載のパワー半導体装置。
  7. 前記応力緩和樹脂層が表面に凹凸構造を有していることを特徴とする請求項1から6のいずれか1項に記載のパワー半導体装置。
  8. ターミネーション領域が絶縁樹脂層によって覆われた半導体チップを配線基板上にマウントし、前記半導体チップおよび前記絶縁樹脂層を封止材によって封止されるパワー半導体装置の製造方法であって、前記半導体チップおよび前記絶縁樹脂層の表面に応力緩和樹脂層を形成し、前記応力緩和樹脂層の表面に接着樹脂層を形成した後に前記封止材によって封止するようにしたことを特徴とするパワー半導体装置の製造方法。
  9. 前記応力緩和樹脂層を形成し、前記応力緩和樹脂層の表面を凹凸形状に加工した後に、前記接着樹脂層を形成したことを特徴とする請求項8に記載のパワー半導体装置の製造方法。
JP2022521970A 2021-06-07 2021-06-07 パワー半導体装置及びその製造方法 Active JP7224545B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/021499 WO2022259289A1 (ja) 2021-06-07 2021-06-07 パワー半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JPWO2022259289A1 JPWO2022259289A1 (ja) 2022-12-15
JP7224545B1 true JP7224545B1 (ja) 2023-02-17
JPWO2022259289A5 JPWO2022259289A5 (ja) 2023-05-23

Family

ID=84424953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022521970A Active JP7224545B1 (ja) 2021-06-07 2021-06-07 パワー半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP7224545B1 (ja)
WO (1) WO2022259289A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105471A (ja) * 1988-10-13 1990-04-18 Nec Corp 光結合型半導体装置
JPH0870067A (ja) * 1994-08-26 1996-03-12 Nippon Steel Corp 半導体装置
JP2004296906A (ja) * 2003-03-27 2004-10-21 Denso Corp 樹脂封止型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105471A (ja) * 1988-10-13 1990-04-18 Nec Corp 光結合型半導体装置
JPH0870067A (ja) * 1994-08-26 1996-03-12 Nippon Steel Corp 半導体装置
JP2004296906A (ja) * 2003-03-27 2004-10-21 Denso Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
WO2022259289A1 (ja) 2022-12-15
JPWO2022259289A1 (ja) 2022-12-15

Similar Documents

Publication Publication Date Title
US9171773B2 (en) Semiconductor device
JP5602095B2 (ja) 半導体装置
JP4177571B2 (ja) 半導体装置
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
JP6309112B2 (ja) パワーモジュール
US9578754B2 (en) Metal base substrate, power module, and method for manufacturing metal base substrate
JP2007184315A (ja) 樹脂封止型パワー半導体モジュール
JP6266168B2 (ja) 半導体装置
JP6877561B2 (ja) 半導体装置およびこれを備えた電力変換装置
CN103426837B (zh) 半导体封装及形成半导体封装的方法
JP5983249B2 (ja) 半導体モジュールの製造方法
US9305829B2 (en) Semiconductor package with an indented portion and manufacturing method thereof
JP2015130457A (ja) 半導体装置
WO2013141154A1 (ja) 放熱フィン付き半導体モジュール
JP6360035B2 (ja) 半導体装置
JP2010050395A (ja) 半導体装置およびその製造方法
JP4906650B2 (ja) パワー半導体モジュール及びその製法
JP7224545B1 (ja) パワー半導体装置及びその製造方法
JP2001118961A (ja) 樹脂封止型電力用半導体装置及びその製造方法
TWI521654B (zh) 半導體裝置及製造半導體裝置的方法
JP2008211168A (ja) 半導体装置および半導体モジュール
JP2007027261A (ja) パワーモジュール
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP2004289017A (ja) 樹脂封止型半導体装置
JP2003218291A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220412

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230207

R151 Written notification of patent or utility model registration

Ref document number: 7224545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151