JP7202557B2 - ステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイス - Google Patents

ステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイス Download PDF

Info

Publication number
JP7202557B2
JP7202557B2 JP2021555522A JP2021555522A JP7202557B2 JP 7202557 B2 JP7202557 B2 JP 7202557B2 JP 2021555522 A JP2021555522 A JP 2021555522A JP 2021555522 A JP2021555522 A JP 2021555522A JP 7202557 B2 JP7202557 B2 JP 7202557B2
Authority
JP
Japan
Prior art keywords
stencil
opening
electronic component
design
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021555522A
Other languages
English (en)
Other versions
JP2022524877A (ja
Inventor
▲継▼▲碩▼ ▲劉▼
久▲軒▼ ▲劉▼
勇▲強▼ 宋
永建 瞿
▲勝▼杰 ▲銭▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vayo Shanghai Technology Co Ltd
Original Assignee
Vayo Shanghai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vayo Shanghai Technology Co Ltd filed Critical Vayo Shanghai Technology Co Ltd
Publication of JP2022524877A publication Critical patent/JP2022524877A/ja
Application granted granted Critical
Publication of JP7202557B2 publication Critical patent/JP7202557B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225Screens or stencils; Holders therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Programmable Controllers (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、エレクトロニクス製造の技術分野に属し、設計方法及びシステムに関するものであり、特に、ステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイスに関する。
現在、エレクトロニクス製造業界では、いずれもガーバーファイルを用いてステンシル段差の設計を行っており、ほとんどが手作業での設計となっている。具体的な製造過程は、CircuitCAMを用いてガーバーのはんだペースト層をインポートするステップ1と、備考データに基づいて、すべてのパッドのステンシル開口に関して段差の作製が必要か否かを肉眼で探索及び確認した後に、手作業で選択し、ソフトウエアのパターンツールを用いて段差領域を手作業でプロットするステップ2と、PCB上の全ての段差設計が完了するまでステップ2を繰り返すステップ3とを含んでいる。
上記より、従来の手作業によるステンシル段差の設計方法を用いた場合には、操作過程が非常に煩雑になることがわかる。N個の段差が必要な場合にはN回の操作が必要となり、また、肉眼での探索が十分でなかった場合には、漏れ又はミスが発生してしまう。且つ、上記の方法は、操作過程で段差の範囲を手作業で計算する必要があり、オペレータは繰り返し修正及び確認を行わねばならないため、オペレータ個人の能力に対する要求が高くなる。
業界内では、エレクトロニクス製品の発展に伴って、スマート製造の試みがすでに開始されており、中国版インダストリー4.0やインターネットプラス、スマートファクトリーといった理念が製造業全体に知られるようになっている。また、一方で、加工精度や設計効率がますます重視されるようにもなっている。したがって、業界では、ステンシル段差の作製を一括で完了する機能を実現可能な方法を模索し始めている。
そこで、操作過程で段差の範囲を手作業で計算しなければならず、オペレータが繰り返し修正及び確認を行う必要があるため、オペレータ個人の能力に対する要求が高くなる等の従来技術における欠点を解決し、如何にしてステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイスを提供するかが、当業者にとって早急に解決を要する技術的課題となっている。
上記の従来技術の欠点に鑑みて、本発明の目的は、操作過程で段差の範囲を手作業で計算せねばならず、オペレータが繰り返し修正及び確認を行う必要があるため、オペレータ個人の能力に対する要求が高くなる等の従来技術における課題を解決するために、ステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイスを提供することである。
上記の目的及びその他関連の目的を実現するために、本発明は、まず、ステンシル段差の設計方法を提供する。当該設計方法は、取得モジュールが、回路基板における電子部品のステンシル開口データを取得し、処理モジュールが、電子部品のステンシル開口を1つずつ識別して、段差の作製が必要か否かを判断し、段差の作製が必要な場合には、電子部品のステンシル開口に一対一で対応する予め定められた段差ルールに基づき、段差の作製が必要なステンシル開口について段差を設計し、段差が設計されたステンシル段差設計ファイルを形成し、出力モジュールを通じて当該ステンシル段差設計ファイルを出力する一方、段差の作製が不要な場合には、段差式ステンシルの設計を終了し、開口設計ファイルを出力することを含んでいる。
本発明の一実施例は、前記ステンシル段差の設計方法において、回路基板における電子部品のステンシル開口データを取得するステップの前に、読取モジュールが、回路基板のCADファイルを読み取り、回路基板のCADファイルをCADグラフィックデータに変換して保存し、回路基板のCADファイル内のパッケージ情報及び関連の開口属性情報を対応するCAD部品層にロードし、処理モジュールが、CADグラフィックデータに対応するステンシル開口ガーバーデータが存在するか否かを判断し、存在する場合には、ステンシル開口ガーバーデータと前記CADグラフィックデータについて座標位置の較正を行った後に、CAD部品層における関連の開口属性情報をステンシル開口ガーバーデータにおける対応するステンシル開口に追加することによってステンシル開口層を生成する一方、ステンシル開口ガーバーデータが存在しない場合には、CADグラフィックデータから変換対象のステンシル開口はんだペースト層を抽出し、対応するステンシル開口層を生成することを更に含んでいる。
本発明の一実施例は、前記ステンシル段差の設計方法において、回路基板における電子部品のステンシル開口データを取得するステップの後に、処理モジュールが、電子部品のステンシル開口データを記憶するステンシル開口データベースが予め構築されているか否かを検索し、構築されている場合には、ステンシル開口データベースにおいて、電子部品のステンシル開口の段差厚属性を自動でマッチングする一方、構築されていない場合には、ステンシル開口データのうち段差の作製が必要なステンシル開口に電子部品のステンシル開口の段差厚属性を追加することを更に含んでいる。
本発明の一実施例は、上記の電子部品のステンシル開口を1つずつ識別して段差の作製が必要か否かを判断するステップは、処理モジュールが、前記段差厚属性に基づいて、電子部品のステンシル開口の予め定められたステンシルベース厚みを検索し、予め定められたステンシルベース厚みに基づき、電子部品のステンシル開口の段差厚値が前記予め定められたステンシルベース厚みと等しいか否かを判断し、等しい場合には、電子部品のステンシル開口に段差の作製は不要であると識別する一方、等しくない場合には、電子部品のステンシル開口に段差の作製が必要であると識別することを含んでいる。
本発明の一実施例は、上記の電子部品のステンシル開口に一対一で対応する予め定められた段差ルールには、電子部品のステンシル開口における段差厚の差が予め定められた厚み差の閾値であること、電子部品の段差のサイドフレームから内側のステンシル開口までの距離が第1の予め定められた距離の範囲に位置すること、及び/又は、電子部品の段差のサイドフレームから外側のステンシル開口までの距離が第2の予め定められた距離の範囲に位置することを含んでいる。
本発明の一実施例は、上記の予め定められた段差ルールに基づき、段差の作製が必要なステンシル開口について段差を設計するステップは、処理モジュールが、前記第1の予め定められた距離の範囲及び/又は前記第2の予め定められた距離の範囲に基づいて、当該電子部品のステンシル開口の段差領域を算出し、前記段差領域の段差の中央に、当該電子部品のステンシル開口における段差厚及び段差面情報が含まれる段差表記を追加することを含んでいる。
本発明の一実施例は、前記ステンシル段差の設計方法において、段差が設計されたステンシル段差設計ファイルを形成した後に、処理モジュールが、形成したステンシル段差設計ファイルが合格か否かをリアルタイム検出し、合格の場合には、出力モジュールが、前記ステンシル段差設計ファイルを出力し、不合格の場合には当該ステンシル段差設計ファイルに対する修正命令を出力することを更に含んでいる。
他方、本発明は、ステンシル段差の設計システムを提供する。当該システムは、回路基板における電子部品のステンシル開口データを取得する取得モジュールと、電子部品のステンシル開口を1つずつ識別して、段差の作製が必要か否かを判断し、段差の作製が必要な場合には、電子部品のステンシル開口に一対一で対応する予め定められた段差ルールに基づき、段差の作製が必要なステンシル開口について段差を設計するとともに、段差が設計されたステンシル段差設計ファイルを形成し、出力モジュールを通じて当該ステンシル段差設計ファイルを出力する一方、段差の作製が不要な場合には、段差式ステンシルの設計を終了し、前記出力モジュールを通じて開口設計ファイルを出力する処理モジュールを含んでいる。
また、本発明は、コンピュータ可読記憶媒体を提供する。当該記憶媒体にはコンピュータプログラムが記憶されており、当該プログラムは、プロセッサにより実行される際に前記ステンシル段差の設計方法を実現している。
さらに、本発明は、デバイスを提供する。当該デバイスは、プロセッサ及びメモリを含んでいる。前記メモリはコンピュータプログラムを記憶するために用いられ、前記プロセッサは、前記メモリに記憶されているコンピュータプログラムを実行することにより、前記デバイスに前記ステンシル段差の設計方法を実行させるために用いられる。
上述したように、本発明で記載するステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイスは以下の有益な効果を有している。
本発明で記載するステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイスは、現在の業界における方法と比較して、90%以上の段差の設計を自動で完了させることができ、且つ、当該設計は加工要求を満たすものである。これにより、工程への人為的介入が省略され、いくつかの簡単なステップで設計を完了させることができる。したがって、60~80%以上の時間を節約可能となり、ステンシル段差の設計ミスの確率も低下する。且つ、本発明は、設計者の技能や知識の把握度合に対する要求が高くないため、一般的なオペレータでも完了させることができる。これにより、該当現場の人員の流動が企業にもたらすリスクを大幅に低下させることができるため、企業の人件費削減の一助とすることができる。
図1は、本発明に係るステンシル段差の設計方法の一実施例におけるフローチャートを示す。 図2は、本発明における予め定められた段差ルールに基づいて自動設計された段差事例の概略図を示す。 図3は、本発明に係るステンシル段差の設計システムの一実施例における原理構造の概略図を示す。 図4は、本発明に係るデバイスの一実施例における原理構造の概略図を示す。
以下に、特定の具体的実施例によって本発明の実施形態につき説明する。なお、当業者であれば、本明細書で開示する内容から本発明のその他の利点及び効果を容易に理解可能である。更に、本発明は、その他の異なる具体的実施形態によっても実施又は応用可能である。また、本明細書における各詳細事項は、異なる視点及び応用に基づき、本発明の精神を逸脱しないことを前提に各種の補足又は変形を加えてもよい。説明すべき点として、矛盾が生じなければ、以下の実施例及び実施例の特徴は互いに組み合わせることが可能である。
説明すべき点として、以下の実施例で提示する図面は本発明の基本思想を概略的に説明したものにすぎない。図面には、本発明に関連するアセンブリのみを示しているが、実際に実施する際のアセンブリの数、形状及びサイズに基づき記載しているわけではない。よって、実際に実施する際の各アセンブリの形態、数及び比率は任意に変更可能であり、これらのアセンブリのレイアウトや形態が更に複雑となる場合もある。
本発明で提供するステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイスの技術原理は以下の通りである。
PCB CADを入力する。このとき、ガーバーファイルを選択してもよく、あるいは、BOMファイルを選択してもよい。
各パッケージに対応するステンシル開口及び開口の厚み等のデータを記憶する。
ステンシル開口データベースが構築されている場合には、データベースとのマッチングにより対応する開口の厚みを取得可能である。また、ステンシル開口データベースが構築されていない場合には、まず、入力したCADデータをデバイスのパッケージ名に基づき区分及び整理してデバイスパッケージリストを作成する。続いて、段差の作製を必要とするデバイスパッケージに対応するステンシル開口に厚み属性を追加する。
ステンシルベース厚みを設定し、設定したステンシルベース厚みから、どの開口が段差の作製を必要とする開口であるかを識別する。例えば、ベース厚みをaとすると、厚み値がaと等しくない全ての開口が段差の作製を必要とするステンシル開口となり、対応する厚み値が段差厚値となる。
1.ステンシル設計の段差仕様から生成された対応する段差ルールを利用して、段差領域を自動的に算出するとともに、自動で設計する。もし全てのルールを満たすことができない場合には、重要なルールを優先して段差設計を行う。
2.設計の完了後、段差の中央に、一般的に段差厚及び段差面情報を含む段差表記を追加する。
ソフトウエアが自動的に開設した段差が要求を満たし得ない場合には、ユーザ自身でステンシル段差を設計することができる。当該モジュールは、円形や矩形等の一般的な段差の設計を完了可能なだけでなく、従来の段差の収縮、拡張、回転、結合等の操作を完了することも可能である。
段差式ステンシルが自動的に開設された後に、自動的に段差ルール(ステンシルの自動開設に用いた段差ルールと同じ)を用いてステンシル開口を検査し、段差が不適切な項目を列挙して、デバイスパッケージリスト内の段差の図面上におけるハイライトの不合格部分を選択するようサポートする。
そして、例えば、DXF、ガーバー等のステンシル加工データを出力する。
[実施例1]
本実施例は、ステンシル段差の設計方法を提供する。当該設計方法は以下を含んでいる。
回路基板における電子部品のステンシル開口データを取得し、電子部品のステンシル開口を1つずつ識別して、段差の作製が必要か否かを判断する。
段差の作製が必要な場合には、電子部品のステンシル開口に一対一で対応する予め定められた段差ルールに基づき、段差の作製が必要なステンシル開口について段差を設計する。そして、段差が設計されたステンシル段差設計ファイルを形成し、当該ステンシル段差設計ファイルを出力する。一方、段差の作製が不要な場合には、段差式ステンシルの設計を終了し、開口設計ファイルを出力する。
以下に、図面を組み合わせて、本実施例で提供するステンシル段差の設計方法について詳細に述べる。ここで、ステンシル段差の設計方法の一実施例におけるフローチャートを示す図1を参照する。図1に示すように、前記ステンシル段差の設計方法は、具体的に以下のいくつかのステップを含んでいる。
ステップS11において、回路基板のCADファイルを読み取り、回路基板のCADファイルをCADグラフィックデータに変換して保存する。そして、CADファイル内のパッケージ情報及び関連の開口属性情報を対応するCAD部品層にロードする。本実施例では、CADファイル内のパッケージ情報及び関連の開口属性情報を対応するCAD部品層にロードするため、段差を自動的に開設する際に、いずれの開口が1つのパッケージに属しているのかを明確に知ることができる。
ステップS12において、CADグラフィックデータに対応するステンシル開口ガーバーデータが存在するか否かを判断し、存在する場合にはステップS13を実行する。即ち、ステンシル開口ガーバーデータと前記CADグラフィックデータについて座標位置の較正を行う(実施例において、「ステンシル開口ガーバーデータと前記CADグラフィックデータについて座標位置の較正を行う」とは、ステンシル開口ガーバーデータと前記CADグラフィックデータを整列させることをいう)。そして、CAD部品層における関連の開口属性情報をステンシル開口ガーバーデータにおける対応するステンシル開口に追加することによってステンシル開口層を生成し、ステップS15に進む。一方、ステンシル開口ガーバーデータが存在しない場合には、ステップS14を実行する。即ち、CADグラフィックデータから変換対象のステンシル開口はんだペースト層を抽出し、ステンシル開口層を生成して、ステップS15に進む。
ステップS15において、前記回路基板における電子部品のステンシル開口データを取得する。本実施例において、回路基板における電子部品のステンシル開口データには、電子部品の座標、電子部品のパッケージ、電子部品の部品コード等が含まれている。
ステップS16において、ステンシル開口データを記憶するステンシル開口データベースが予め構築されているか否かを検索し、構築されている場合にはステップS16’を実行する。即ち、ステンシル開口データベースにおいて、電子部品のステンシル開口の段差厚属性を検索する。一方、構築されていない場合には、ステップS16’’を実行する。即ち、ステンシル開口データのうち段差の作製が必要なステンシル開口に段差厚属性を追加する。
ステップS17において、電子部品のステンシル開口を1つずつ識別して、段差の作製が必要か否かを判断し、作製が必要な場合にはステップS18を実行する。一方、段差の作製が不要な場合にはステップS10を実行する。即ち、段差式ステンシルの設計を終了し、元の開口設計ファイルを出力する。
具体的に、前記ステップS17は以下を含んでいる。
ステンシル開口データベースにおいて、電子部品のステンシル開口の予め定められたステンシルベース厚みを自動でマッチングする。
予め定められたステンシルベース厚みに基づき、電子部品のステンシル開口の段差厚値が前記予め定められたステンシルベース厚みと等しいか否かを判断し、等しい場合には、電子部品のステンシル開口に段差の作製は不要であると識別する。一方、等しくない場合には、電子部品のステンシル開口に段差の作製が必要であると識別する。
例えば、予め定められたステンシルベース厚みをaとすると、電子部品のステンシル開口の段差厚値がaと等しい場合には、当該電子部品のステンシル開口に段差を作製する必要はない。しかし、電子部品のステンシル開口の段差厚値がaと等しくない場合には、当該電子部品のステンシル開口に段差を作製する必要がある。
例えば、予め定められたベース厚みをgとし、電子部品のステンシル開口の段差厚値をhとすると、hがgよりも大きい場合には、ステンシル開口を増厚させる必要があり、且つ段差厚の差はh-gとなる。また、hがgよりも小さい場合には、ステンシル開口を減厚させる必要があり、且つ段差厚の差はg-hとなる。
ステップS18において、電子部品のステンシル開口に一対一で対応する予め定められた段差ルールに基づき、段差の作製が必要なステンシル開口について段差を設計するとともに、段差が設計されたステンシル段差設計ファイルを形成する。本実施例において、上記の電子部品のステンシル開口に一対一で対応する予め定められた段差ルールには、電子部品のステンシル開口における段差厚の差が予め定められた厚み差の閾値であること、電子部品の段差のサイドフレームから内側のステンシル開口までの距離が第1の予め定められた距離の範囲に位置すること、及び/又は、電子部品の段差のサイドフレームから外側のステンシル開口までの距離が第2の予め定められた距離の範囲に位置すること、が含まれている。
予め定められた段差ルールに基づいて自動設計された段差事例の概略図を示す図2を参照する。図2に示すように、電子部品のステンシル開口に一対一で対応する予め定められた段差ルールが、段差厚の差を0.3とし、電子部品の段差のサイドフレームから段差の内側のステンシル開口までの距離cをeよりも大きくし、電子部品の段差のサイドフレームから段差の外側のステンシル開口までの距離dをfよりも大きくする(e及びfは、対応する予め定められた段差ルールで要求される寸法値である)ことを要求している場合、自動的に開設される段差は、c>e及びd>fを満たす必要があり(c及びdは、段差のサイドフレームから段差の内外の開口までの実際の距離を表す)、2つの条件を同時に満たせない場合には、優先的にc>eを満たすようにする。
前記段差領域の段差の中央に段差表記を追加する。前記段差表記には、当該電子部品のステンシル開口における段差厚及び段差面情報が含まれる。
例えば、段差の設計が完了した後に、表記ST=0.15を自動で追加する(段差面がスキージ面であり、段差厚が0.15であることを表す)。
ステップS19において、段差が設計されたステンシル段差設計ファイルを形成し、形成したステンシル段差設計ファイルが合格か否かをリアルタイム検出する。そして、合格の場合にはステップS10を実行して段差式ステンシルの設計を終了し、開口設計ファイルを出力する。一方、不合格の場合には、ステップS10’を実行し、ステンシル段差設計ファイルを手作業で修正するよう指示するとともに、検査レポートが合格となるまで、ステンシル段差設計ファイルが合格か否かのリアルタイム検出を繰り返す。本実施例では、修正命令を出力すると、オペレータが、手作業による拡張、収縮又は手作業による再設計によって、ステンシル段差設計ファイルが合格するまでステンシル段差設計ファイルを修正し直す。本実施例において、前記合格したステンシル段差設計ファイルは、DXF、ガーバー等のフォーマットの設計ファイルを含んでいる。
本実施例は、コンピュータプログラムが記憶されたコンピュータ可読記憶媒体を提供する。当該プログラムは、プロセッサにより実行される際に前記ステンシル段差の設計方法を実現する。
当業者であれば理解可能なように、上記各方法の実施例における全部又は一部のステップは、コンピュータプログラムに関連するハードウエアによって実現可能である。また、上記のコンピュータプログラムは、コンピュータ可読記憶媒体に記憶可能である。当該プログラムを実行する際には、上記各方法の実施例を含むステップが実行される。また、上記の記憶媒体には、ROM、RAM、磁気ディスク又は光ディスク等のプログラムコードを記憶可能な各種媒体が含まれる。
本実施例における前記ステンシル段差の設計方法は、現在の業界における方法と比較して、90%以上の段差の設計を自動で完了させることができ、且つ、当該設計は加工要求を満たすものである。これにより、工程への人為的介入が省略され、いくつかの簡単なステップで設計を完了させることができる。したがって、60~80%以上の時間を節約可能となり、ステンシル段差の設計ミスの確率も低下する。且つ、本方法は、設計者の技能や知識の把握度合に対する要求が高くないため、一般的なオペレータでも完了させることができる。これにより、該当現場の人員の流動が企業にもたらすリスクを大幅に低下させることができるため、企業の人件費削減の一助とすることができる。
[実施例2]
本実施例は、ステンシル段差の設計システムを提供する。当該設計システムは、回路基板における電子部品のステンシル開口データを取得する取得モジュールと、電子部品のステンシル開口を1つずつ識別して、段差の作製が必要か否かを判断し、段差の作製が必要な場合には、電子部品のステンシル開口に一対一で対応する予め定められた段差ルールに基づき、段差の作製が必要なステンシル開口について段差を設計するとともに、段差が設計されたステンシル段差設計ファイルを形成し、出力モジュールを通じて当該ステンシル段差設計ファイルを出力する一方、段差の作製が不要な場合には、段差式ステンシルの設計を終了し、前記出力モジュールを通じて開口設計ファイルを出力する処理モジュールと、を含んでいる。
以下に、図面を組み合わせて、本実施例で提供するステンシル段差の設計システムについて詳細に述べる。ここで、ステンシル段差の設計システムの一実施例における原理構造の概略図を示す図3を参照する。図3に示すように、前記ステンシル段差の設計システム3は、読取モジュール31、処理モジュール32、取得モジュール33及び出力モジュール34を含んでいる。
前記読取モジュール31は、回路基板のCADファイルを読み取り、回路基板のCADファイルをCADグラフィックデータに変換して保存する。そして、CADファイル内のパッケージ情報及び関連の開口属性情報を対応するCAD部品層にロードする。本実施例では、CADファイル内のパッケージ情報及び関連の開口属性情報を対応するCAD部品層にロードするため、段差を自動的に開設する際に、どの開口が1つのパッケージに属しているのかを明確に知ることができる。
前記読取モジュール31に連結される処理モジュール32は、CADグラフィックデータに対応するステンシル開口ガーバーデータが存在するか否かを判断し、存在する場合には、ステンシル開口ガーバーデータと前記CADグラフィックデータについて座標位置の較正を行う(実施例では、「処理モジュール32が座標位置の較正を行う」とは、ステンシル開口ガーバーデータと前記CADグラフィックデータを整列させることをいう)。そして、CAD部品層における関連の開口属性情報をステンシル開口ガーバーデータにおける対応するステンシル開口に追加することによってステンシル開口層を生成し、前記取得モジュール33を呼び出す。一方、ステンシル開口ガーバーデータが存在しない場合には、CADグラフィックデータから変換対象のステンシル開口はんだペースト層を抽出し、ステンシル開口層を生成して、前記取得モジュール33を呼び出す。
前記読取モジュール31及び処理モジュール32に連結される取得モジュール33は、前記回路基板における電子部品のステンシル開口データを取得する。本実施例において、回路基板における電子部品のステンシル開口データには、電子部品の座標、電子部品のパッケージ、電子部品の部品コード等が含まれている。
前記処理モジュール32は、ステンシル開口データを記憶するステンシル開口データベースが予め構築されているか否かを検索し、構築されている場合には、ステンシル開口データベースにおいて、電子部品のステンシル開口の段差厚属性を自動でマッチングする。一方、構築されていない場合には、ステンシル開口データのうち段差の作製が必要なステンシル開口に段差厚属性を追加する。
前記処理モジュール32は、更に、電子部品のステンシル開口を1つずつ識別して、段差の作製が必要か否かを判断する。そして、段差の作製が必要な場合には、電子部品のステンシル開口に一対一で対応する予め定められた段差ルールに基づき、段差の作製が必要なステンシル開口について段差を設計するとともに、段差が設計されたステンシル段差設計ファイルを形成する。一方、段差の作製が不要な場合には、段差が設計されたステンシル段差設計ファイルを形成する。また、形成したステンシル段差設計ファイルが合格か否かをリアルタイム検出し、合格の場合には、前記出力モジュール34を呼び出して、前記ステンシル段差設計ファイルを出力する。一方、不合格の場合には、ステンシル段差設計ファイルを手作業で修正するよう指示するとともに、検査レポートが合格となるまで、ステンシル段差設計ファイルが合格か否かのリアルタイム検出を繰り返す。そして、前記出力モジュール34を呼び出して、合格したステンシル段差設計ファイルを出力する。
前記処理モジュール32は、具体的に、前記段差厚属性に基づいて、即ち、前記予め定められたステンシルベース厚みに基づいて、電子部品のステンシル開口の予め定められたステンシルベース厚みを検索する。そして、予め定められたステンシルベース厚みに基づき、電子部品のステンシル開口の段差厚値が前記予め定められたステンシルベース厚みと等しいか否かを判断し、等しい場合には、電子部品のステンシル開口に段差の作製は不要であると識別する。一方、等しくない場合には、電子部品のステンシル開口に段差の作製が必要であると識別する。
本実施例において、上記の電子部品のステンシル開口に一対一で対応する予め定められた段差ルールには、電子部品のステンシル開口における段差厚の差が予め定められた厚み差の閾値であること、電子部品の段差のサイドフレームから内側のステンシル開口までの距離が第1の予め定められた距離の範囲に位置すること、及び/又は、電子部品の段差のサイドフレームから外側のステンシル開口までの距離が第2の予め定められた距離の範囲に位置すること、が含まれている。
説明すべき点として、上記設計システムにおける各モジュールの区分は論理機能の区分にすぎず、実際に実現する際には、全部又は一部を1つの物理的実体に集積してもよく、あるいは、物理的に切り離してもよい。且つ、これらのモジュールは、全てを処理デバイスによりソフトウエアを呼び出す形式で実現してもよく、全てをハードウエア形式で実現してもよく、あるいは、一部のモジュールを処理デバイスによりソフトウエアを呼び出す形式で実現し、且つ一部のモジュールをハードウエア形式で実現してもよい。例えば、xモジュールは、単独で設けられた処理デバイスとしてもよく、あるいは、上記設計システムのいずれかのチップに集積して実現してもよい。また、xモジュールは、プログラムコード形式で上記設計システムのメモリに記憶され、上記設計システムのいずれかの処理デバイスによって上記xモジュールの機能を呼び出して実行してもよい。その他のモジュールの実現についてもこれと同様である。これらのモジュールは、全部又は一部を一体的に集積してもよく、あるいは、個別に実現してもよい。また、ここで記載する処理デバイスは、信号処理能力を有する集積回路とすることができる。実現過程において、上記方法の各ステップ又は上記の各モジュールは、プロセッサ部材におけるハードウエアの集積論理回路又はソフトウエア形式の命令により完成可能である。上述したモジュールは、上記方法を実施する1又は複数の集積回路として配置可能である。例えば、1又は複数の特定用途向け集積回路(Application Specific Integrated Circuit,ASICと略称)、1又は複数のマイクロプロセッサ(Digital Singnal Processor,DSPと略称)、1又は複数のフィールドプログラマブルゲートアレイ(Field Programmable Gate Array,FPGAと略称)等として配置可能である。上記いずれかのモジュールが、処理デバイスによりプログラムコードを呼び出すことによって実現される場合、当該処理デバイスは、中央処理装置(Central Processing Unit,CPUと略称)のような汎用プロセッサや、プログラムコードを呼び出し可能なその他のプロセッサとすることができる。これらのモジュールは、一体的に集積することにより、システムオンチップ(System-on-a-chip,SOCと略称)の形式で実現可能である。
[実施例3]
本実施例は、デバイスを提供する。ここで、デバイスの一実施例における原理構造の概略図を示す図4を参照する。図4に示すように、前記デバイス4は、プロセッサ41、メモリ42、送受信装置43、通信インターフェース44又は/及び通信バス45を含んでいる。メモリ42及び通信インターフェース44は、通信バス45を介してプロセッサ41及び送受信装置43に接続されており、相互の通信を可能とする。メモリ42は、コンピュータプログラムを記憶するために用いられ、通信インターフェース44はその他のデバイスとの通信に用いられる。また、プロセッサ43と送受信装置43は、コンピュータプログラムを実行し、デバイス4に上述したステンシル段差の設計方法における各ステップを実行させるために用いられる。
上記で言及した通信バスは、ペリフェラルコンポーネントインターコネクト(Peripheral Component Interconnect,PCIと略称)バス、又はイーアイサ(Extended Industry Standard Architecture,EISAと略称)バス等とすることができる。また、当該通信バスは、アドレスバス、データバス、制御バス等に分けられる。なお、図示の都合上、図中では1本の太線のみを用いて示しているが、1本のバス又は1種類のバスしか存在しないことを意味するものではない。通信インターフェースは、データベースアクセス装置とその他のデバイス(例えば、クライアント、リーダ/ライタライブラリ及び読取専用ライブラリ)との通信を実現するために用いられる。また、メモリは、ランダムアクセスメモリ(Random Access Memory,RAMと略称)を含むこともあれば、不揮発性メモリ(non-volatile memory)を含む場合もあり、例えば少なくとも1つの磁気ディスクメモリを含んでいる。
前記プロセッサは、中央処理装置(Central Processing Unit,CPUと略称)、ネットワークプロセッサ(Network Processor,NPと略称)等を含む汎用プロセッサとしてもよく、デジタルシグナルプロセッサ(Digital Signal Processing,DSPと略称)、特定用途向け集積回路(Application Specific Integrated Circuit,ASICと略称)、フィールドプログラマブルゲートアレイ(Field Programmable Gate Array,FPGAと略称)、又は、その他のプログラマブルロジックデバイス、ディスクリートゲート、又はトランジスター論理デバイス、ディスクリートハードウエアアセンブリとしてもよい。
本発明で記載するステンシル段差の設計方法の保護範囲は、本実施例で列挙したステップの実行順に限らず、本発明の原理に基づき実施される従来技術のステップの増減やステップの置き換えよって実現される方法は、いずれも本発明の保護範囲に含まれる。
本発明は、更に、ステンシル段差の設計システムを提供する。前記ステンシル段差の設計システムは、本発明で記載するステンシル段差の設計方法を実現可能である。しかし、本発明で記載するステンシル段差の設計方法を実現する装置は、本実施例で列挙したステンシル段差の設計システムの構造を含むがこれに限らず、本発明の原理に基づき実施される従来技術の構造の変更及び置き換えは、いずれも本発明の保護範囲に含まれる。
以上述べたように、本発明で記載するステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイスは、現在の業界における方法と比較して、90%以上の段差の設計を自動で完了させることができ、且つ、当該設計は加工要求を満たすものである。これにより、工程への人為的介入が省略され、いくつかの簡単なステップで設計を完了させることができる。したがって、60~80%以上の時間を節約可能となり、ステンシル段差の設計ミスの確率が低下する。且つ、本発明は、設計者の技能や知識の把握度合に対する要求が高くないため、一般的なオペレータでも完了させることができる。これにより、該当現場の人員の流動が企業にもたらすリスクを大幅に低下させられることができるため、企業の人件費削減の一助とすることができる。本発明は、従来技術における様々な欠点を効果的に解消するものであり、高度な産業上の利用価値を有する。
上記の実施例は本発明の原理と効果を例示的に説明するものにすぎず、本発明を制限するものではない。本技術を熟知する者であれば、本発明の精神及び範疇を逸脱しないことを前提に、上記の実施例を補足又は変形することが可能である。従って、当業者が本発明で開示する精神及び技術思想を逸脱することなく完了するあらゆる等価の補足又は変形は、依然として本発明の特許請求の範囲に含まれる。
3 ステンシル段差の設計システム
31 読取モジュール
32 処理モジュール
33 取得モジュール
34 出力モジュール
4 デバイス
41 プロセッサ
42 メモリ
43 送受信装置
44 通信インターフェース
45 通信バス
S11~S10 ステップ

Claims (10)

  1. 取得モジュールが、回路基板における電子部品のステンシル開口データを取得し、
    処理モジュールが、電子部品のステンシル開口を1つずつ識別して、段差の作製が必要か否かを判断し、
    前記段差の作製が必要な場合には、前記電子部品のステンシル開口に一対一で対応する予め定められた段差ルールに基づき、段差の作製が必要なステンシル開口について段差を設計するとともに、段差が設計されたステンシル段差設計ファイルを形成し、出力モジュールを通じて当該ステンシル段差設計ファイルを出力する一方、前記段差の作製が不要な場合には、段差式ステンシルの設計を終了し、開口設計ファイルを出力すること、を含むことを特徴とするステンシル段差の設計方法。
  2. 前記回路基板における電子部品のステンシル開口データを取得するステップの前に、
    読取モジュールが、前記回路基板のCADファイルを読み取り、前記回路基板のCADファイルをCADグラフィックデータに変換して保存するとともに、前記回路基板のCADファイル内のパッケージ情報及び関連の開口属性情報を対応するCAD部品層にロードし、
    前記処理モジュールが、前記CADグラフィックデータに対応するステンシル開口ガーバーデータが存在するか否かを判断し、存在する場合には、前記ステンシル開口ガーバーデータと前記CADグラフィックデータについて座標位置の較正を行った後に、前記CAD部品層における前記関連の開口属性情報を前記ステンシル開口ガーバーデータにおける対応するステンシル開口に追加することによってステンシル開口層を生成する一方、前記ステンシル開口ガーバーデータが存在しない場合には、前記CADグラフィックデータから変換対象のステンシル開口はんだペースト層を抽出し、対応するステンシル開口層を生成すること、を更に含むことを特徴とする請求項1に記載のステンシル段差の設計方法。
  3. 前記回路基板における電子部品のステンシル開口データを取得するステップの後に、
    前記処理モジュールが、前記電子部品のステンシル開口データを記憶するステンシル開口データベースが予め構築されているか否かを検索し、構築されている場合には、前記ステンシル開口データベースにおいて、前記電子部品のステンシル開口の段差厚属性を自動でマッチングする一方、構築されていない場合には、前記ステンシル開口データのうち段差の作製が必要なステンシル開口に前記電子部品のステンシル開口の段差厚属性を追加すること、を更に含むことを特徴とする請求項2に記載のステンシル段差の設計方法。
  4. 前記電子部品のステンシル開口を1つずつ識別して段差の作製が必要か否かを判断するステップは、
    前記処理モジュールが、前記段差厚属性に基づいて、前記電子部品のステンシル開口の予め定められたステンシルベース厚みを検索し、
    前記予め定められたステンシルベース厚みに基づき、前記電子部品のステンシル開口の段差厚値が前記予め定められたステンシルベース厚みと等しいか否かを判断し、等しい場合には、前記電子部品のステンシル開口に段差の作製は不要であると識別する一方、等しくない場合には、前記電子部品のステンシル開口に段差の作製が必要であると識別すること、を含むことを特徴とする請求項3に記載のステンシル段差の設計方法。
  5. 前記電子部品のステンシル開口に一対一で対応する予め定められた前記段差ルールには、
    前記電子部品のステンシル開口における段差厚の差が予め定められた厚み差の閾値であること、
    前記電子部品の段差のサイドフレームから内側のステンシル開口までの距離が第1の予め定められた距離の範囲に位置すること、及び/又は、
    前記電子部品の段差のサイドフレームから外側のステンシル開口までの距離が第2の予め定められた距離の範囲に位置すること、が含まれることを特徴とする請求項4に記載のステンシル段差の設計方法。
  6. 前記予め定められた段差ルールに基づき、段差の作製が必要なステンシル開口について段差を設計するステップは、
    前記処理モジュールが、前記第1の予め定められた距離の範囲及び/又は前記第2の予め定められた距離の範囲に基づいて、前記電子部品のステンシル開口の段差領域を算出し、
    前記段差領域の段差の中央に、前記電子部品のステンシル開口における段差厚及び段差面情報が含まれる段差表記を追加すること、を含むことを特徴とする請求項5に記載のステンシル段差の設計方法。
  7. 前記段差が設計されたステンシル段差設計ファイルを形成した後に、
    前記処理モジュールが、形成した前記ステンシル段差設計ファイルが合格か否かをリアルタイム検出し、合格の場合には、前記出力モジュールが、前記ステンシル段差設計ファイルを出力し、不合格の場合には当該ステンシル段差設計ファイルに対する修正命令を出力すること、を更に含むことを特徴とする請求項6に記載のステンシル段差の設計方法。
  8. 回路基板における電子部品のステンシル開口データを取得する取得モジュールと、
    前記電子部品のステンシル開口を1つずつ識別して、段差の作製が必要か否かを判断し、前記段差の作製が必要な場合には、前記電子部品のステンシル開口に一対一で対応する予め定められた段差ルールに基づき、前記段差の作製が必要なステンシル開口について前記段差を設計するとともに、前記段差が設計されたステンシル段差設計ファイルを形成し、出力モジュールを通じて当該ステンシル段差設計ファイルを出力する一方、前記段差の作製が不要な場合には、段差式ステンシルの設計を終了し、前記出力モジュールを通じて開口設計ファイルを出力する処理モジュールと、を含むことを特徴とするステンシル段差の設計システム。
  9. コンピュータプログラムが記憶されたコンピュータ可読記憶媒体であって、
    当該プログラムは、プロセッサにより実行される際に、請求項1乃至請求項7のいずれか1項に記載のステンシル段差の設計方法を実現することを特徴とするコンピュータ可読記憶媒体。
  10. プロセッサ及びメモリを含み、
    前記メモリはコンピュータプログラムを記憶するために用いられ、前記プロセッサは、前記メモリに記憶されているコンピュータプログラムを実行することにより、デバイスに請求項1乃至請求項7のいずれか1項に記載のステンシル段差の設計方法を実行させるために用いられることを特徴とするデバイス。
JP2021555522A 2019-03-19 2019-12-18 ステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイス Active JP7202557B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910209598.8A CN109977518B (zh) 2019-03-19 2019-03-19 网板阶梯的设计方法、系统、计算机可读存储介质及设备
CN201910209598.8 2019-03-19
PCT/CN2019/126332 WO2020186850A1 (zh) 2019-03-19 2019-12-18 网板阶梯的设计方法、系统、计算机可读存储介质及设备

Publications (2)

Publication Number Publication Date
JP2022524877A JP2022524877A (ja) 2022-05-10
JP7202557B2 true JP7202557B2 (ja) 2023-01-12

Family

ID=67079506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021555522A Active JP7202557B2 (ja) 2019-03-19 2019-12-18 ステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイス

Country Status (5)

Country Link
US (1) US12073164B2 (ja)
EP (1) EP3923153A4 (ja)
JP (1) JP7202557B2 (ja)
CN (1) CN109977518B (ja)
WO (1) WO2020186850A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109977518B (zh) 2019-03-19 2021-02-12 上海望友信息科技有限公司 网板阶梯的设计方法、系统、计算机可读存储介质及设备
CN112232014B (zh) * 2020-09-16 2022-07-29 上海望友信息科技有限公司 钢网避让设计方法、设计装置、电子设备及存储介质
CN112579532B (zh) * 2020-12-18 2023-07-28 德中(天津)技术发展股份有限公司 一种钢网开口库自动建库方法及系统
CN113573477B (zh) * 2021-06-21 2022-06-03 广州添利电子科技有限公司 Pcb制作指示、生产系数生成方法、预涨系统、介质和设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040089413A1 (en) 2002-08-08 2004-05-13 Michael Murphy System and method for modifying electronic design data
JP2016112864A (ja) 2014-12-18 2016-06-23 富士通株式会社 メタルマスクデータ出力装置および出力方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3044905B2 (ja) * 1992-03-31 2000-05-22 松下電器産業株式会社 メタルマスクの開孔部の設計方法
US6321591B1 (en) * 1999-02-22 2001-11-27 Electronic Controls Design, Inc. Method and apparatus for measuring spray from a liquid dispensing system
CN101452497A (zh) * 2007-12-05 2009-06-10 英业达股份有限公司 自动安装槽孔元件的方法与电脑可读取存储媒体
CN102291947B (zh) * 2011-07-29 2013-01-30 杭州华三通信技术有限公司 Pcb板上阶梯结构处通孔焊盘的制作方法以及pcb板
US11176635B2 (en) * 2013-01-25 2021-11-16 Cyberoptics Corporation Automatic programming of solder paste inspection system
CN108629103B (zh) * 2015-04-08 2022-02-11 上海望友信息科技有限公司 Smt贴片制造及smt网板制作方法和系统
CN105260569A (zh) * 2015-11-09 2016-01-20 浪潮集团有限公司 一种基于CadenceAllegro自动打地孔的方法
CN106227946B (zh) * 2016-07-26 2019-03-12 上海望友信息科技有限公司 一种pcb网板制作方法及系统
CN106649219B (zh) * 2016-11-21 2019-05-24 中国空间技术研究院 一种通信卫星设计文件自动生成方法
CN109977518B (zh) 2019-03-19 2021-02-12 上海望友信息科技有限公司 网板阶梯的设计方法、系统、计算机可读存储介质及设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040089413A1 (en) 2002-08-08 2004-05-13 Michael Murphy System and method for modifying electronic design data
JP2016112864A (ja) 2014-12-18 2016-06-23 富士通株式会社 メタルマスクデータ出力装置および出力方法

Also Published As

Publication number Publication date
CN109977518A (zh) 2019-07-05
EP3923153A1 (en) 2021-12-15
US20220147684A1 (en) 2022-05-12
JP2022524877A (ja) 2022-05-10
US12073164B2 (en) 2024-08-27
CN109977518B (zh) 2021-02-12
WO2020186850A1 (zh) 2020-09-24
EP3923153A4 (en) 2022-11-16

Similar Documents

Publication Publication Date Title
JP7202557B2 (ja) ステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイス
JP6754889B2 (ja) プリント基板メタルマスク製造システム
WO2020073631A1 (zh) 3d仿真数据的生成方法、系统、计算机存储介质及设备
EP3951632A9 (en) System-in-package technology-based process design method and system, medium and device
EP3816811A1 (en) Eda pad package library updating/application method and system, medium and terminal
CN112270146B (zh) 工艺设计工具包开发方法、装置、电子设备及存储介质
WO2020186851A1 (zh) 光学基准点的选取方法、系统、计算机存储介质及设备
US11330705B2 (en) Method, system and apparatus for detecting polarity of component, and computer-readable storage medium
CN112417569B (zh) 一种Revit图元标注方法、装置、设备及储存介质
CN108052771B (zh) 光学基准点识别方法、系统、计算机可读存储介质及设备
CN116127908A (zh) 电路版图的布线方法、装置、设备及存储介质
CN113408224A (zh) 利用网表局部再综合实现布局合法化的fpga布局方法
JPH06274568A (ja) 階層図形データの展開方法
CN116881515B (zh) 对不同算法求解的电容结果进行比较的方法及电子设备
CN117077599B (zh) 一种现场可编程逻辑门阵列视图生成方法及装置
CN110414123B (zh) 一种基于坐标对图形数据进行元件封装的方法及设备
CN116756082A (zh) 一种可配置的功能模块文件的生成方法及系统
US10628623B2 (en) Non-transitory computer-readable recording medium recording detour wiring check program, detour wiring check method, and information processing apparatus
CN115796111A (zh) 一种适用于agf文件处理方法、计算机设备、可读存储介质
US20060138634A1 (en) Method for determining the arrangement of contact surfaces on the active upper face of a semiconductor chip
US20130212547A1 (en) Method of extracting block binders and an application in block placement for an integrated circuit
CN114004190A (zh) 基于物理版图的多层级信息获取及可扩展操作的方法
CN115879410B (zh) 一种掩模版图违例自动修复方法、数据库训练方法、系统及计算机设备
CN114140059A (zh) 产品管理系统、方法、设备及计算机可读存储介质
CN113495700B (zh) 图纸的批量打印方法、系统、设备及计算机可读存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221215

R150 Certificate of patent or registration of utility model

Ref document number: 7202557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150