JP7202557B2 - ステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイス - Google Patents
ステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイス Download PDFInfo
- Publication number
- JP7202557B2 JP7202557B2 JP2021555522A JP2021555522A JP7202557B2 JP 7202557 B2 JP7202557 B2 JP 7202557B2 JP 2021555522 A JP2021555522 A JP 2021555522A JP 2021555522 A JP2021555522 A JP 2021555522A JP 7202557 B2 JP7202557 B2 JP 7202557B2
- Authority
- JP
- Japan
- Prior art keywords
- stencil
- opening
- electronic component
- design
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims description 123
- 238000000034 method Methods 0.000 title claims description 60
- 238000003860 storage Methods 0.000 title claims description 16
- 238000012545 processing Methods 0.000 claims description 36
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 238000012986 modification Methods 0.000 claims description 4
- 230000004048 modification Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000011897 real-time detection Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
- H05K3/1225—Screens or stencils; Holders therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Programmable Controllers (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本実施例は、ステンシル段差の設計方法を提供する。当該設計方法は以下を含んでいる。
本実施例は、ステンシル段差の設計システムを提供する。当該設計システムは、回路基板における電子部品のステンシル開口データを取得する取得モジュールと、電子部品のステンシル開口を1つずつ識別して、段差の作製が必要か否かを判断し、段差の作製が必要な場合には、電子部品のステンシル開口に一対一で対応する予め定められた段差ルールに基づき、段差の作製が必要なステンシル開口について段差を設計するとともに、段差が設計されたステンシル段差設計ファイルを形成し、出力モジュールを通じて当該ステンシル段差設計ファイルを出力する一方、段差の作製が不要な場合には、段差式ステンシルの設計を終了し、前記出力モジュールを通じて開口設計ファイルを出力する処理モジュールと、を含んでいる。
本実施例は、デバイスを提供する。ここで、デバイスの一実施例における原理構造の概略図を示す図4を参照する。図4に示すように、前記デバイス4は、プロセッサ41、メモリ42、送受信装置43、通信インターフェース44又は/及び通信バス45を含んでいる。メモリ42及び通信インターフェース44は、通信バス45を介してプロセッサ41及び送受信装置43に接続されており、相互の通信を可能とする。メモリ42は、コンピュータプログラムを記憶するために用いられ、通信インターフェース44はその他のデバイスとの通信に用いられる。また、プロセッサ43と送受信装置43は、コンピュータプログラムを実行し、デバイス4に上述したステンシル段差の設計方法における各ステップを実行させるために用いられる。
31 読取モジュール
32 処理モジュール
33 取得モジュール
34 出力モジュール
4 デバイス
41 プロセッサ
42 メモリ
43 送受信装置
44 通信インターフェース
45 通信バス
S11~S10 ステップ
Claims (10)
- 取得モジュールが、回路基板における電子部品のステンシル開口データを取得し、
処理モジュールが、電子部品のステンシル開口を1つずつ識別して、段差の作製が必要か否かを判断し、
前記段差の作製が必要な場合には、前記電子部品のステンシル開口に一対一で対応する予め定められた段差ルールに基づき、段差の作製が必要なステンシル開口について段差を設計するとともに、段差が設計されたステンシル段差設計ファイルを形成し、出力モジュールを通じて当該ステンシル段差設計ファイルを出力する一方、前記段差の作製が不要な場合には、段差式ステンシルの設計を終了し、開口設計ファイルを出力すること、を含むことを特徴とするステンシル段差の設計方法。 - 前記回路基板における電子部品のステンシル開口データを取得するステップの前に、
読取モジュールが、前記回路基板のCADファイルを読み取り、前記回路基板のCADファイルをCADグラフィックデータに変換して保存するとともに、前記回路基板のCADファイル内のパッケージ情報及び関連の開口属性情報を対応するCAD部品層にロードし、
前記処理モジュールが、前記CADグラフィックデータに対応するステンシル開口ガーバーデータが存在するか否かを判断し、存在する場合には、前記ステンシル開口ガーバーデータと前記CADグラフィックデータについて座標位置の較正を行った後に、前記CAD部品層における前記関連の開口属性情報を前記ステンシル開口ガーバーデータにおける対応するステンシル開口に追加することによってステンシル開口層を生成する一方、前記ステンシル開口ガーバーデータが存在しない場合には、前記CADグラフィックデータから変換対象のステンシル開口はんだペースト層を抽出し、対応するステンシル開口層を生成すること、を更に含むことを特徴とする請求項1に記載のステンシル段差の設計方法。 - 前記回路基板における電子部品のステンシル開口データを取得するステップの後に、
前記処理モジュールが、前記電子部品のステンシル開口データを記憶するステンシル開口データベースが予め構築されているか否かを検索し、構築されている場合には、前記ステンシル開口データベースにおいて、前記電子部品のステンシル開口の段差厚属性を自動でマッチングする一方、構築されていない場合には、前記ステンシル開口データのうち段差の作製が必要なステンシル開口に前記電子部品のステンシル開口の段差厚属性を追加すること、を更に含むことを特徴とする請求項2に記載のステンシル段差の設計方法。 - 前記電子部品のステンシル開口を1つずつ識別して段差の作製が必要か否かを判断するステップは、
前記処理モジュールが、前記段差厚属性に基づいて、前記電子部品のステンシル開口の予め定められたステンシルベース厚みを検索し、
前記予め定められたステンシルベース厚みに基づき、前記電子部品のステンシル開口の段差厚値が前記予め定められたステンシルベース厚みと等しいか否かを判断し、等しい場合には、前記電子部品のステンシル開口に段差の作製は不要であると識別する一方、等しくない場合には、前記電子部品のステンシル開口に段差の作製が必要であると識別すること、を含むことを特徴とする請求項3に記載のステンシル段差の設計方法。 - 前記電子部品のステンシル開口に一対一で対応する予め定められた前記段差ルールには、
前記電子部品のステンシル開口における段差厚の差が予め定められた厚み差の閾値であること、
前記電子部品の段差のサイドフレームから内側のステンシル開口までの距離が第1の予め定められた距離の範囲に位置すること、及び/又は、
前記電子部品の段差のサイドフレームから外側のステンシル開口までの距離が第2の予め定められた距離の範囲に位置すること、が含まれることを特徴とする請求項4に記載のステンシル段差の設計方法。 - 前記予め定められた段差ルールに基づき、段差の作製が必要なステンシル開口について段差を設計するステップは、
前記処理モジュールが、前記第1の予め定められた距離の範囲及び/又は前記第2の予め定められた距離の範囲に基づいて、前記電子部品のステンシル開口の段差領域を算出し、
前記段差領域の段差の中央に、前記電子部品のステンシル開口における段差厚及び段差面情報が含まれる段差表記を追加すること、を含むことを特徴とする請求項5に記載のステンシル段差の設計方法。 - 前記段差が設計されたステンシル段差設計ファイルを形成した後に、
前記処理モジュールが、形成した前記ステンシル段差設計ファイルが合格か否かをリアルタイム検出し、合格の場合には、前記出力モジュールが、前記ステンシル段差設計ファイルを出力し、不合格の場合には当該ステンシル段差設計ファイルに対する修正命令を出力すること、を更に含むことを特徴とする請求項6に記載のステンシル段差の設計方法。 - 回路基板における電子部品のステンシル開口データを取得する取得モジュールと、
前記電子部品のステンシル開口を1つずつ識別して、段差の作製が必要か否かを判断し、前記段差の作製が必要な場合には、前記電子部品のステンシル開口に一対一で対応する予め定められた段差ルールに基づき、前記段差の作製が必要なステンシル開口について前記段差を設計するとともに、前記段差が設計されたステンシル段差設計ファイルを形成し、出力モジュールを通じて当該ステンシル段差設計ファイルを出力する一方、前記段差の作製が不要な場合には、段差式ステンシルの設計を終了し、前記出力モジュールを通じて開口設計ファイルを出力する処理モジュールと、を含むことを特徴とするステンシル段差の設計システム。 - コンピュータプログラムが記憶されたコンピュータ可読記憶媒体であって、
当該プログラムは、プロセッサにより実行される際に、請求項1乃至請求項7のいずれか1項に記載のステンシル段差の設計方法を実現することを特徴とするコンピュータ可読記憶媒体。 - プロセッサ及びメモリを含み、
前記メモリはコンピュータプログラムを記憶するために用いられ、前記プロセッサは、前記メモリに記憶されているコンピュータプログラムを実行することにより、デバイスに請求項1乃至請求項7のいずれか1項に記載のステンシル段差の設計方法を実行させるために用いられることを特徴とするデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910209598.8A CN109977518B (zh) | 2019-03-19 | 2019-03-19 | 网板阶梯的设计方法、系统、计算机可读存储介质及设备 |
CN201910209598.8 | 2019-03-19 | ||
PCT/CN2019/126332 WO2020186850A1 (zh) | 2019-03-19 | 2019-12-18 | 网板阶梯的设计方法、系统、计算机可读存储介质及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022524877A JP2022524877A (ja) | 2022-05-10 |
JP7202557B2 true JP7202557B2 (ja) | 2023-01-12 |
Family
ID=67079506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021555522A Active JP7202557B2 (ja) | 2019-03-19 | 2019-12-18 | ステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US12073164B2 (ja) |
EP (1) | EP3923153A4 (ja) |
JP (1) | JP7202557B2 (ja) |
CN (1) | CN109977518B (ja) |
WO (1) | WO2020186850A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109977518B (zh) | 2019-03-19 | 2021-02-12 | 上海望友信息科技有限公司 | 网板阶梯的设计方法、系统、计算机可读存储介质及设备 |
CN112232014B (zh) * | 2020-09-16 | 2022-07-29 | 上海望友信息科技有限公司 | 钢网避让设计方法、设计装置、电子设备及存储介质 |
CN112579532B (zh) * | 2020-12-18 | 2023-07-28 | 德中(天津)技术发展股份有限公司 | 一种钢网开口库自动建库方法及系统 |
CN113573477B (zh) * | 2021-06-21 | 2022-06-03 | 广州添利电子科技有限公司 | Pcb制作指示、生产系数生成方法、预涨系统、介质和设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040089413A1 (en) | 2002-08-08 | 2004-05-13 | Michael Murphy | System and method for modifying electronic design data |
JP2016112864A (ja) | 2014-12-18 | 2016-06-23 | 富士通株式会社 | メタルマスクデータ出力装置および出力方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3044905B2 (ja) * | 1992-03-31 | 2000-05-22 | 松下電器産業株式会社 | メタルマスクの開孔部の設計方法 |
US6321591B1 (en) * | 1999-02-22 | 2001-11-27 | Electronic Controls Design, Inc. | Method and apparatus for measuring spray from a liquid dispensing system |
CN101452497A (zh) * | 2007-12-05 | 2009-06-10 | 英业达股份有限公司 | 自动安装槽孔元件的方法与电脑可读取存储媒体 |
CN102291947B (zh) * | 2011-07-29 | 2013-01-30 | 杭州华三通信技术有限公司 | Pcb板上阶梯结构处通孔焊盘的制作方法以及pcb板 |
US11176635B2 (en) * | 2013-01-25 | 2021-11-16 | Cyberoptics Corporation | Automatic programming of solder paste inspection system |
CN108629103B (zh) * | 2015-04-08 | 2022-02-11 | 上海望友信息科技有限公司 | Smt贴片制造及smt网板制作方法和系统 |
CN105260569A (zh) * | 2015-11-09 | 2016-01-20 | 浪潮集团有限公司 | 一种基于CadenceAllegro自动打地孔的方法 |
CN106227946B (zh) * | 2016-07-26 | 2019-03-12 | 上海望友信息科技有限公司 | 一种pcb网板制作方法及系统 |
CN106649219B (zh) * | 2016-11-21 | 2019-05-24 | 中国空间技术研究院 | 一种通信卫星设计文件自动生成方法 |
CN109977518B (zh) | 2019-03-19 | 2021-02-12 | 上海望友信息科技有限公司 | 网板阶梯的设计方法、系统、计算机可读存储介质及设备 |
-
2019
- 2019-03-19 CN CN201910209598.8A patent/CN109977518B/zh active Active
- 2019-12-18 US US17/438,895 patent/US12073164B2/en active Active
- 2019-12-18 JP JP2021555522A patent/JP7202557B2/ja active Active
- 2019-12-18 EP EP19920274.8A patent/EP3923153A4/en active Pending
- 2019-12-18 WO PCT/CN2019/126332 patent/WO2020186850A1/zh unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040089413A1 (en) | 2002-08-08 | 2004-05-13 | Michael Murphy | System and method for modifying electronic design data |
JP2016112864A (ja) | 2014-12-18 | 2016-06-23 | 富士通株式会社 | メタルマスクデータ出力装置および出力方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109977518A (zh) | 2019-07-05 |
EP3923153A1 (en) | 2021-12-15 |
US20220147684A1 (en) | 2022-05-12 |
JP2022524877A (ja) | 2022-05-10 |
US12073164B2 (en) | 2024-08-27 |
CN109977518B (zh) | 2021-02-12 |
WO2020186850A1 (zh) | 2020-09-24 |
EP3923153A4 (en) | 2022-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7202557B2 (ja) | ステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイス | |
JP6754889B2 (ja) | プリント基板メタルマスク製造システム | |
WO2020073631A1 (zh) | 3d仿真数据的生成方法、系统、计算机存储介质及设备 | |
EP3951632A9 (en) | System-in-package technology-based process design method and system, medium and device | |
EP3816811A1 (en) | Eda pad package library updating/application method and system, medium and terminal | |
CN112270146B (zh) | 工艺设计工具包开发方法、装置、电子设备及存储介质 | |
WO2020186851A1 (zh) | 光学基准点的选取方法、系统、计算机存储介质及设备 | |
US11330705B2 (en) | Method, system and apparatus for detecting polarity of component, and computer-readable storage medium | |
CN112417569B (zh) | 一种Revit图元标注方法、装置、设备及储存介质 | |
CN108052771B (zh) | 光学基准点识别方法、系统、计算机可读存储介质及设备 | |
CN116127908A (zh) | 电路版图的布线方法、装置、设备及存储介质 | |
CN113408224A (zh) | 利用网表局部再综合实现布局合法化的fpga布局方法 | |
JPH06274568A (ja) | 階層図形データの展開方法 | |
CN116881515B (zh) | 对不同算法求解的电容结果进行比较的方法及电子设备 | |
CN117077599B (zh) | 一种现场可编程逻辑门阵列视图生成方法及装置 | |
CN110414123B (zh) | 一种基于坐标对图形数据进行元件封装的方法及设备 | |
CN116756082A (zh) | 一种可配置的功能模块文件的生成方法及系统 | |
US10628623B2 (en) | Non-transitory computer-readable recording medium recording detour wiring check program, detour wiring check method, and information processing apparatus | |
CN115796111A (zh) | 一种适用于agf文件处理方法、计算机设备、可读存储介质 | |
US20060138634A1 (en) | Method for determining the arrangement of contact surfaces on the active upper face of a semiconductor chip | |
US20130212547A1 (en) | Method of extracting block binders and an application in block placement for an integrated circuit | |
CN114004190A (zh) | 基于物理版图的多层级信息获取及可扩展操作的方法 | |
CN115879410B (zh) | 一种掩模版图违例自动修复方法、数据库训练方法、系统及计算机设备 | |
CN114140059A (zh) | 产品管理系统、方法、设备及计算机可读存储介质 | |
CN113495700B (zh) | 图纸的批量打印方法、系统、设备及计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7202557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |