JP7199617B1 - 半導体光利得素子及び光半導体装置 - Google Patents

半導体光利得素子及び光半導体装置 Download PDF

Info

Publication number
JP7199617B1
JP7199617B1 JP2022560307A JP2022560307A JP7199617B1 JP 7199617 B1 JP7199617 B1 JP 7199617B1 JP 2022560307 A JP2022560307 A JP 2022560307A JP 2022560307 A JP2022560307 A JP 2022560307A JP 7199617 B1 JP7199617 B1 JP 7199617B1
Authority
JP
Japan
Prior art keywords
layer
optical gain
semiconductor optical
semiconductor
gain element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022560307A
Other languages
English (en)
Other versions
JPWO2024009502A5 (ja
Inventor
弘介 篠原
智志 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7199617B1 publication Critical patent/JP7199617B1/ja
Publication of JPWO2024009502A5 publication Critical patent/JPWO2024009502A5/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Lasers (AREA)

Abstract

半導体光利得素子（１）は、基板（１０）と、活性部（２）と、受動部（３）とを備える。活性部（２）は、活性層（１２）を含む。受動部（３）は、第１コア層（２３）と、反射部（３０）と、頂面（２７）とを含む。第１コア層（２３）に、第１グレーティングカプラ（２４）が形成されている。第１グレーティングカプラ（２４）は、活性層（１２）から出力された光（１７）を回折して、第１回折光（１８）と、第２回折光（１９）とを生成する。反射部（３０）は、第１グレーティングカプラ（２４）と基板（１０）との間に配置されており、第２回折光（１９）を受動部（３）の頂面（２７）に向けて反射し、かつ、少なくとも一つの空気層（３１）を含む。

Description

本開示は、半導体光利得素子及び光半導体装置に関する。
米国特許出願公開第２０２１／０１８１４２７号明細書（特許文献１）は、集積グレーティングカプラシステムを開示している。集積グレーティングカプラシステムは、第１光学チップと、第２光学チップとを備える。第１光学チップは、ＩｎＰ基板と、ＩｎＰ基板上に形成されたＩｎＧａＡｓＰ導波路層と、ＩｎＧａＡｓＰ導波路層上に形成されたＩｎＰクラッド層とを含む。ＩｎＧａＡｓＰ導波路層に、第１グレーティングカプラが形成されている。第２光学チップは、Ｓｉ基板と、Ｓｉ基板上に形成された埋め込みＳｉＯ２層と、埋め込みＳｉＯ２層上に形成されたＳｉ導波路層と、Ｓｉ導波路層上に形成されたＳｉＯ２クラッド層とを含む。Ｓｉ導波路層に、第２グレーティングカプラが形成されている。
第１光学チップは、第２光学チップに実装されている。第１光学チップのＩｎＰ基板は第２光学チップに面している。第１グレーティングカプラは、長周期グレーティングであり、第１光学チップのＩｎＧａＡｓＰ導波路層を伝搬する光を、ＩｎＰ基板側にのみ回折する。第２グレーティングカプラは、第１グレーティングカプラに光学的に結合している。第１グレーティングカプラで回折された光は、第２グレーティングカプラに結合されて、Ｓｉ導波路を伝搬する。
米国特許出願公開第２０２１／０１８１４２７号明細書
しかしながら、ＩｎＰ基板は、第１光学チップのうち最も厚い部材であり、第１光学チップのうち最も厚さのばらつきが大きい部材である。ＩｎＰ基板の厚さがばらつくと、第１光学チップからの光の出射位置がばらつく。そのため、特許文献１に開示された集積グレーティングカプラシステムでは、第２光学チップに対する第１光学チップの実装精度を向上させる必要がある。
本開示は、上記の課題を鑑みてなされたものであり、その目的は、光導波路チップに対する実装精度の緩和と光導波路チップへの光結合効率の向上とを可能にする半導体光利得素子及び光半導体装置を提供することである。
本開示の半導体光利得素子は、基板と、基板上に形成されている活性部と、基板上に形成されている受動部とを備える。活性部は、活性層を含む。受動部は、活性層に光学的に結合されている第１コア層と、反射部と、第１コア層に対して基板とは反対側にある頂面とを含む。第１コア層に、第１グレーティングカプラが形成されている。第１グレーティングカプラは、活性層から出力された光を回折して、第１グレーティングカプラから頂面に向かう第１回折光と、第１グレーティングカプラから基板に向かう第２回折光とを生成する。反射部は、第１グレーティングカプラと基板との間に配置されており、第２回折光を受動部の頂面に向けて反射し、かつ、少なくとも一つの空気層を含む。
本開示の光半導体装置は、本開示の半導体光利得素子と、受動部の頂面に面して配置される光導波路チップとを備える。光導波路チップは、第２コア層を含む。第２コア層に、第１グレーティングカプラに光学的に結合する第２グレーティングカプラが形成されている。
半導体光利得素子からの第１回折光及び第２回折光の出射位置のばらつきが小さくなる。光導波路チップに対する半導体光利得素子の実装精度が緩和され得る。また、半導体光利得素子から光導波路チップへの光結合効率が向上し得る。
実施の形態１の半導体光利得素子の概略断面図である。 実施の形態１の半導体光利得素子の、図１に示される領域ＩＩＡの概略部分拡大断面図である。 実施の形態１の半導体光利得素子の反射部の第１変形例を示す概略部分拡大断面図である。 実施の形態１の半導体光利得素子の反射部の第２変形例を示す概略部分拡大断面図である。 実施の形態１の半導体光利得素子の受動部の製造方法の一工程を示す概略部分拡大断面図である。 実施の形態１の半導体光利得素子の受動部の製造方法の一工程を示す概略部分拡大断面図である。 実施の形態１の半導体光利得素子の受動部の製造方法における、図３及び図４に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態１の半導体光利得素子の受動部の製造方法における、図３及び図４に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態１の半導体光利得素子の受動部の製造方法における、図５及び図６に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態１の半導体光利得素子の受動部の製造方法における、図５及び図６に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態１の半導体光利得素子の受動部の製造方法における、図７及び図８に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態１の半導体光利得素子の受動部の製造方法における、図７及び図８に示される工程の次工程を示す概略部分拡大断面図である。 比較例の半導体光利得素子の反射部の反射率を表すグラフを示す図である。 第１実施例、第２実施例及び第３実施例の半導体光利得素子の反射部の反射率を表すグラフを示す図である。 実施の形態２の半導体光利得素子の概略断面図である。 実施の形態２の半導体光利得素子の、図１３に示される領域ＸＩＶの概略部分拡大断面図である。 実施の形態２の半導体光利得素子の反射部の概略部分拡大平面図である。 実施の形態２の半導体光利得素子の受動部の製造方法の一工程を示す概略部分拡大断面図である。 実施の形態２の半導体光利得素子の受動部の製造方法の一工程を示す概略部分拡大断面図である。 実施の形態２の半導体光利得素子の受動部の製造方法における、図１６及び図１７に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態２の半導体光利得素子の受動部の製造方法における、図１６及び図１７に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態２の半導体光利得素子の受動部の製造方法における、図１８及び図１９に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態２の半導体光利得素子の受動部の製造方法における、図１８及び図１９に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態２の半導体光利得素子の受動部の製造方法における、図２０及び図２１に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態２の半導体光利得素子の受動部の製造方法における、図２０及び図２１に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態２の半導体光利得素子の受動部の製造方法における、図２２及び図２３に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態２の半導体光利得素子の受動部の製造方法における、図２２及び図２３に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の概略断面図である。 実施の形態３の半導体光利得素子の、図２６に示される断面線ＸＸＶＩ－ＸＸＶＩにおける概略部分拡大断面図である。 実施の形態３の半導体光利得素子の、図２７に示される断面線ＸＸＶＩＩＩ－ＸＸＶＩＩＩにおける概略部分拡大断面図である。 実施の形態３の半導体光利得素子の、図２７に示される断面線ＸＸＩＸ－ＸＸＩＸにおける概略部分拡大断面図である。 実施の形態３の半導体光利得素子の、図２７に示される断面線ＸＸＸ－ＸＸＸにおける概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法の一工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法の一工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法の一工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法における、図３１から図３３に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法における、図３１から図３３に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法における、図３１から図３３に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法における、図３４から図３６に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法における、図３４から図３６に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法における、図３４から図３６に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法における、図３７から図３９に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法における、図３７から図３９に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法における、図３７から図３９に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法における、図４０から図４２に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法における、図４０から図４２に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態３の半導体光利得素子の受動部の製造方法における、図４０から図４２に示される工程の次工程を示す概略部分拡大断面図である。 実施の形態４の光半導体装置の概略断面図である。
以下、本開示の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
実施の形態１．
図１及び図２Ａを参照して、実施の形態１の半導体光利得素子１を説明する。半導体光利得素子１は、基板１０と、活性部２と、受動部３とを備える。
図１を参照して、基板１０は、例えば、ＩｎＰまたはＧａＡｓなどのような化合物半導体で形成されている半導体基板である。基板１０は、主面１０ａと、主面１０ａとは反対側の主面１０ｂとを含む。主面１０ａ及び主面１０ｂは、各々、ｘ方向と、ｘ方向に垂直なｙ方向とに延在している。主面１０ａの法線方向及び主面１０ｂの法線方向は、各々、ｘ方向及びｙ方向に垂直なｚ方向である。
図１を参照して、活性部２は、基板１０上に形成されている。活性部２は、光１７を出力する。活性部２からの光１７の出射方向はｘ方向であり、活性部２の幅方向はｙ方向である。活性部２は、下部クラッド層１１と、活性層１２と、上部クラッド層１３と、電極１４，１５とを含む。下部クラッド層１１は、例えばエピタキシャル成長によって、基板１０の主面１０ａ上に形成される。活性層１２は、例えばエピタキシャル成長によって、下部クラッド層１１上に形成される。上部クラッド層１３は、例えばエピタキシャル成長によって、活性層１２上に形成される。電極１４は、例えば蒸着によって、基板１０の主面１０ｂ上に形成される。電極１５は、例えば蒸着によって、上部クラッド層１３上に形成される。
活性層１２は、下部クラッド層１１及び上部クラッド層１３よりも、高い屈折率と小さなバンドギャップエネルギーとを有している。活性層１２は、例えば、ＡｌＧａＩｎＡｓまたはＩｎＧａＡｓＰなどのような化合物半導体で形成されている。下部クラッド層１１及び上部クラッド層１３は、例えば、ＩｎＰまたはＧａＡｓなどのような化合物半導体で形成されている。電極１４，１５から電流を注入すると、活性層１２において誘導放出現象が生じる。活性層１２から光１７が出力される。活性部２は、レーザダイオードまたは半導体光増幅器（ＳＯＡ）である。
図１及び図２Ａを参照して、受動部３は、基板１０の主面１０ａ上に形成されている。受動部３における光伝搬方向はｘ方向であり、受動部３の幅方向はｙ方向である。受動部３は、下部クラッド層２０と、第１コア層２３と、上部クラッド層２５と、絶縁層２６と、反射部３０とを含む。
下部クラッド層２０は、例えばエピタキシャル成長によって、基板１０の主面１０ａ上に形成される。下部クラッド層２０は、第１コア層２３と基板１０との間に配置されている。下部クラッド層２０は、第１下部クラッド部分層２１と、第２下部クラッド部分層２２とを含む。第１下部クラッド部分層２１は、反射部３０と基板１０との間に配置されている。第２下部クラッド部分層２２は、反射部３０と第１コア層２３との間に配置されている。
第１コア層２３は、例えばエピタキシャル成長によって、下部クラッド層２０上（より具体的には、第２下部クラッド部分層２２上）に形成される。第１コア層２３の長手方向はｘ方向であり、第１コア層２３の幅方向はｙ方向である。第１コア層２３は、活性層１２に光学的に結合されている。活性層１２から出力された光１７は、第１コア層２３に結合して、第１コア層２３を伝搬する。受動部３は、受動導波路を含む。
上部クラッド層２５は、例えばエピタキシャル成長によって、第１コア層２３上に形成される。絶縁層２６は、例えば化学気相成長（ＣＶＤ）またはスパッタなどによって、上部クラッド層２５上に形成される。絶縁層２６は、酸化シリコン層（ＳｉＯ２層）である。絶縁層２６は、受動部３の頂面２７を含む。受動部３の頂面２７は、受動部３の表面のうち、第１コア層２３に対して基板１０とは反対側にある表面である。受動部３の頂面２７は、ｘ方向とｙ方向とに延在している。受動部３の頂面２７の法線方向は、ｚ方向である。
第１コア層２３は、下部クラッド層２０（より具体的には、第２下部クラッド部分層２２）及び上部クラッド層２５よりも高い屈折率を有している。第１コア層２３は、活性層１２よりも大きなバンドギャップエネルギーを有している。第１コア層２３は、活性層１２から出力される光１７のエネルギーよりも大きなバンドギャップエネルギーを有している。第１コア層２３は、例えば、ＡｌＧａＩｎＡｓまたはＩｎＧａＡｓＰなどのような化合物半導体で形成されている。下部クラッド層２０及び上部クラッド層２５は、例えば、ＩｎＰまたはＧａＡｓなどのような化合物半導体で形成されている。下部クラッド層２０は、下部クラッド層１１と同じ材料で形成されてもよい。上部クラッド層２５は、上部クラッド層１３と同じ材料で形成されてもよい。
第１コア層２３に、第１グレーティングカプラ２４が形成されている。第１グレーティングカプラ２４は、活性層１２から出力された光１７を回折して、第１グレーティングカプラ２４から受動部３の頂面２７に向かう第１回折光１８と、第１グレーティングカプラ２４から基板１０（または反射部３０）に向かう第２回折光１９とを生成する。
第１グレーティングカプラ２４のグレーティングピッチは、反射部３０で反射された第２回折光１９が受動部３の頂面２７から半導体光利得素子１の外部に出射されるように、すなわち、反射部３０で反射された第２回折光１９が受動部３の頂面２７で全反射されないように、設定される。第１グレーティングカプラ２４のグレーティングピッチは光１７の波長よりも短く、第１グレーティングカプラ２４は短周期グレーティングである。例えば、反射部３０への第２回折光１９の入射角は１８°未満であり、第１グレーティングカプラ２４のグレーティングピッチは０．５８μｍ未満である。本明細書において、反射部３０への第２回折光１９の入射角は、反射部３０への第２回折光１９の入射方向と反射部３０の法線（ｚ方向）とのなす角度として定義される。
反射部３０は、第１グレーティングカプラ２４と基板１０との間に配置されている。反射部３０は、下部クラッド層２０中に配置されている。具体的には、反射部３０は、第１下部クラッド部分層２１上に形成されており、第１下部クラッド部分層２１と第２下部クラッド部分層２２との間に配置されている。反射部３０は、第１グレーティングカプラ２４によって生成された第２回折光１９を、受動部３の頂面２７に向けて反射する。そのため、活性層１２から出力された光１７のうち第１グレーティングカプラ２４によって回折された光（第１回折光１８及び第２回折光１９）は、受動部３の頂面２７から半導体光利得素子１の外部に出射される。
図１及び図２Ａに示されるように、反射部３０は、例えば、低屈折率層としての空気層３１と高屈折率層としての半導体層３２とが交互に積層された多層反射膜である。反射部３０は、例えば、分布ブラッグ反射器（ＤＢＲ）である。反射部３０に含まれる空気層３１の数は、二つ以上に限られず、図２Ｂ及び図２Ｃに示されるように一つであってもよい。すなわち、反射部３０は、少なくとも一つの空気層３１を含んでいればよい。反射部３０に含まれる空気層３１の数が一つである場合、図２Ｂに示されるように一つの空気層３１は二つの半導体層３２の間に配置されてもよいし、図２Ｃに示されるように反射部３０に半導体層３２が含まれておらず、一つの空気層３１は第１下部クラッド部分層２１と第２下部クラッド部分層２２との間に配置されてもよい。反射部３０に含まれる空気層３１の数が二つである場合、反射部３０に含まれる半導体層３２の数は一つ以上である。反射部３０に含まれる空気層３１の数が三つ以上である場合、反射部３０は複数の半導体層３２を含む。
半導体層３２は、下部クラッド層２０と同じ材料で形成されてもよい。半導体層３２は、第１下部クラッド部分層２１と同じ材料で形成されてもよいし、第２下部クラッド部分層２２と同じ材料で形成されてもよい。半導体層３２は、例えば、ＩｎＰまたはＧａＡｓなどのような化合物半導体で形成されている。半導体層３２は、例えば、下部クラッド層１１によって支持されている。
空気層３１の厚さと半導体層３２の厚さとは、例えば、第２回折光１９に対する反射部３０の反射率が最大となるように設定される。半導体層３２の厚さは、第２回折光１９に対する反射部３０の反射率が最大となる半導体層３２の厚さである基準厚さより大きくてもよい。そのため、反射部３０の機械的強度が向上して、半導体光利得素子１の機械的強度が向上する。
半導体光利得素子１の活性部２は、公知の方法によって製造される。図３から図１０を参照して、本実施の形態の半導体光利得素子１の受動部３の製造方法の一例を説明する。
図３及び図４を参照して、エピタキシャル成長によって、基板１０の主面１０ａ上に第１下部クラッド部分層２１を形成する。第１下部クラッド部分層２１は、例えば、ＩｎＰまたはＧａＡｓなどのような化合物半導体で形成されている。
図３及び図４を参照して、エピタキシャル成長によって、基板１０の主面１０ａ上に多層膜３３を形成する。多層膜３３は、半導体層３２と犠牲層３４とを交互に積層することによって形成される。犠牲層３４は、図９及び図１０に示されるエッチング工程に使用されるエッチャントに対して、半導体層３２よりも高いエッチングレートを有する材料で形成されている。例えば、半導体層３２は、例えば、ＩｎＰまたはＧａＡｓなどのような化合物半導体で形成されている。犠牲層３４は、例えば、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓまたはＡｌＩｎＡｓなどのような化合物半導体で形成されている。
図５及び図６を参照して、エピタキシャル成長によって、多層膜３３上に第２下部クラッド部分層２２を形成する。第２下部クラッド部分層２２は、例えば、第１下部クラッド部分層２１と同じ材料で形成されている。第２下部クラッド部分層２２は、例えば、ＩｎＰまたはＧａＡｓなどのような化合物半導体で形成されている。エピタキシャル成長によって、下部クラッド層２０上に第１コア層２３を形成する。第２下部クラッド部分層２２及び第１コア層２３をエッチングすることによって、第２下部クラッド部分層２２及び第１コア層２３にメサ構造を形成する。第１コア層２３をエッチングすることによって、第１コア層２３に第１グレーティングカプラ２４を形成する。エピタキシャル成長によって、第２下部クラッド部分層２２及び第１コア層２３上に、上部クラッド層２５を形成する。メサ構造は、上部クラッド層２５で埋め込まれる。
図７及び図８を参照して、上部クラッド層２５、第２下部クラッド部分層２２、多層膜３３及び第１下部クラッド部分層２１をエッチングすることによって、第１コア層２３の両側に溝４０を形成する。溝４０において、多層膜３３の一部が露出する。溝４０に代えて孔が形成されてもよい。
図９及び図１０を参照して、溝４０にエッチャント（例えば、エッチング液）を流入させて、エッチャントによって多層膜３３のうち犠牲層３４を選択的にエッチングする。半導体層３２は、犠牲層３４よりもエッチャントに対して低いエッチングレートを有しているため、エッチャントによってほとんどエッチングされない。犠牲層３４は空気層３１になり、多層膜３３は反射部３０になる。化学気相成長（ＣＶＤ）またはスパッタなどによって、上部クラッド層２５上に絶縁層２６を形成する。こうして、半導体光利得素子１の受動部３が得られる。
半導体光利得素子１の動作を説明する。電極１４，１５から活性層１２に電流を注入すると、活性層１２において誘導放出現象が生じる。活性層１２から光１７が出力される。光１７は、第１コア層２３に結合して、第１コア層２３を伝搬する。第１グレーティングカプラ２４は、光１７を回折して、第１回折光１８と、第２回折光１９とを生成する。反射部３０は、第２回折光１９を、受動部３の頂面２７に向けて反射する。第１回折光１８及び第２回折光１９は、受動部３の頂面２７から出射される。
半導体光利得素子１の作用を説明する。
第１回折光１８は、上部クラッド層２５を通って、半導体光利得素子１から出射される。第２回折光１９は、第２下部クラッド部分層２２、第１コア層２３及び上部クラッド層２５を通って、半導体光利得素子１から出射される。上部クラッド層２５の厚さ、第１コア層２３の厚さ、及び、第２下部クラッド部分層２２の厚さは、各々、基板１０の厚さよりも十分に小さい。そのため、上部クラッド層２５の厚さのばらつき、第１コア層２３の厚さのばらつき、及び、第２下部クラッド部分層２２の厚さのばらつきは、各々、基板１０の厚さのばらつきよりも十分に小さい。第１回折光１８及び第２回折光１９は、半導体光利得素子１のうち最も厚さのばらつきが大きい基板１０を通らずに、半導体光利得素子１から出射される。半導体光利得素子１からの第１回折光１８及び第２回折光１９の出射位置のばらつきが小さくなる。光導波路チップ６（図４６を参照）に対する半導体光利得素子１の実装精度が緩和され得る。
また、反射部３０は少なくとも一つの空気層３１を含むため、第２回折光１９に対する反射部３０の反射率が増加する。そのため、半導体光利得素子１から光導波路チップ６への光結合効率が向上し得る。
図１１及び図１２を参照して、比較例の半導体光利得素子と本実施の形態の半導体光利得素子１の例である第１実施例から第３実施例の半導体光利得素子１とを対比しながら、本実施の形態における半導体光利得素子１から光導波路チップ６への光結合効率の向上について説明する。
比較例の半導体光利得素子は、本実施の形態の半導体光利得素子１と同様に構成されているが、反射部３０の構成が異なっている。比較例の半導体光利得素子では、反射部３０は、高屈折率層としてのＩｎＧａＡｓＰ層と低屈折率層としてのＩｎＰ層とが交互に積層された多層反射膜である。比較例の反射部３０は、低屈折率層として、空気層３１を含んでいない。比較例の反射部３０は、三十層構造である。第２回折光１９の波長を１３００ｎｍとし、ＩｎＧａＡｓＰ層の屈折率を３．４１とし、ＩｎＰ層の屈折率を３．２１とし、反射部３０への第２回折光１９の入射角を１２．７°とする。第２回折光１９に対する反射部３０の反射率が最大となるように、ＩｎＧａＡｓＰ層の厚さ及びＩｎＰ層の厚さを設定する。図１１に示されるように、第２回折光１９に対する比較例の反射部３０の反射率は、約５５％である。
これに対し、第１実施例の半導体光利得素子１では、反射部３０は、高屈折率層（半導体層３２）としてのＩｎＰ層と低屈折率層としての空気層３１と高屈折率層（半導体層３２）としてのＩｎＰ層とが積層された多層反射膜である。すなわち、第１実施例の反射部３０に含まれる空気層３１は一層であり、第１実施例の反射部３０に含まれるＩｎＰ層（半導体層３２）は二層であり、第１実施例の反射部３０は三層構造である。
第２実施例の半導体光利得素子１及び第３実施例の半導体光利得素子１では、反射部３０は、高屈折率層（半導体層３２）としてのＩｎＰ層と低屈折率層としての空気層３１とが交互に積層された多層反射膜である。第２実施例の反射部３０に含まれる空気層３１は二層であり、第２実施例の反射部３０に含まれるＩｎＰ層（半導体層３２）は三層であり、第２実施例の反射部３０は五層構造である。第３実施例の反射部３０に含まれる空気層３１は三層であり、第３実施例の反射部３０に含まれるＩｎＰ層（半導体層３２）は四層であり、第３実施例の反射部３０は七層構造である。
第１実施例から第３実施例の各々において、第２回折光１９の波長を１３００ｎｍとし、空気層３１の屈折率を１．００とし、ＩｎＰ層の屈折率を３．２１とし、反射部３０への第２回折光１９の入射角を１２．７°とする。第２回折光１９に対する反射部３０の反射率が最大となるように、空気層３１の厚さ及びＩｎＰ層（半導体層３２）の厚さを設定する。図１２に示されるように、第２回折光１９に対する第１実施例の反射部３０の反射率は、約８１．５％であり、第２回折光１９に対する第２実施例の反射部３０の反射率は、約９８．９％であり、第２回折光１９に対する第３実施例の反射部３０の反射率は、約９９．９％である。
第１実施例から第３実施例と比較例とから、反射部３０が少なくとも一つの空気層３１を含むことによって、第２回折光１９に対する反射部３０の反射率が大きく向上することが分かる。その理由は、第１実施例から第３実施例の各々における、反射部３０の低屈折率層（空気層３１）と低屈折率層に隣り合う層（例えば、反射部３０の高屈折率層（半導体層３２）である反射部３０のＩｎＰ層）との間の屈折率差が、比較例における反射部３０の低屈折率層（例えば、ＩｎＰ層）と低屈折率層に隣り合う層（反射部３０の高屈折率層である反射部３０のＩｎＧａＡｓＰ層）との間の屈折率差よりも大きいためである。そのため、半導体光利得素子１から光導波路チップ６（図４６を参照）への光結合効率は向上する。
また、第１実施例から第３実施例と比較例とから、反射部３０が複数の空気層３１を含むことによって、第２回折光１９に対する反射部３０の反射率がさらに向上することが分かる。そのため、半導体光利得素子１から光導波路チップ６（図４６を参照）への光結合効率はさらに向上する。
本実施の形態の半導体光利得素子１の効果を説明する。
本実施の形態の半導体光利得素子１は、基板１０と、基板１０上に形成されている活性部２と、基板１０上に形成されている受動部３とを備える。活性部２は、活性層１２を含む。受動部３は、活性層１２に光学的に結合されている第１コア層２３と、反射部３０と、第１コア層２３に対して基板１０とは反対側にある頂面２７とを含む。第１コア層２３に、第１グレーティングカプラ２４が形成されている。第１グレーティングカプラ２４は、活性層１２から出力された光１７を回折して、第１グレーティングカプラ２４から頂面２７に向かう第１回折光１８と、第１グレーティングカプラ２４から基板１０に向かう第２回折光１９とを生成する。反射部３０は、第１グレーティングカプラ２４と基板１０との間に配置されており、第２回折光１９を受動部３の頂面２７に向けて反射し、かつ、少なくとも一つの空気層３１を含む。
半導体光利得素子１は反射部３０を含むため、第１回折光１８だけでなく第２回折光１９も受動部３の頂面２７から出射される。第１回折光１８及び第２回折光１９は、半導体光利得素子１のうち最も厚さのばらつきが大きい基板１０を通らずに、半導体光利得素子１から出射される。そのため、半導体光利得素子１からの第１回折光１８及び第２回折光１９の出射位置のばらつきが小さくなる。光導波路チップ６に対する半導体光利得素子１の実装精度が緩和され得る。また、反射部３０は少なくとも一つの空気層３１を含むため、第２回折光１９に対する反射部３０の反射率が増加する。そのため、半導体光利得素子１から光導波路チップ６への光結合効率が向上し得る。
本実施の形態の半導体光利得素子１では、少なくとも一つの空気層３１は、複数の空気層３１である。反射部３０は、複数の空気層３１と少なくとも一つの半導体層３２とを含む多層反射膜である。
反射部３０は複数の空気層３１を含むため、第２回折光１９に対する反射部３０の反射率がさらに増加する。そのため、半導体光利得素子１から光導波路チップ６への光結合効率がさらに向上し得る。
本実施の形態の半導体光利得素子１では、反射部３０は、分布ブラッグ反射器である。
そのため、光導波路チップ６に対する半導体光利得素子１の実装精度が緩和され得るとともに、半導体光利得素子１から光導波路チップ６への光結合効率が向上し得る。
本実施の形態の半導体光利得素子１では、第１グレーティングカプラ２４は、０．５８μｍ未満のグレーティングピッチを有する。
そのため、第２回折光１９は受動部３の頂面２７で全反射されることなく、半導体光利得素子１の外部へ出射される。半導体光利得素子１から光導波路チップ６への光結合効率が向上し得る。
実施の形態２．
図１３及び図１４を参照して、実施の形態２の半導体光利得素子１ｂを説明する。本実施の形態の半導体光利得素子１ｂは、実施の形態１の半導体光利得素子１と同様の構成を備えるが、主に以下の点で異なる。
半導体光利得素子１ｂでは、受動部３は、支持部材３６をさらに含む。支持部材３６は、空気層３１を貫通して第１下部クラッド部分層２１から第２下部クラッド部分層２２まで延在している。支持部材３６は、第２下部クラッド部分層２２と半導体層３２とを支持している。図１５に示されるように、受動部３の頂面２７の平面視において、支持部材３６は、反射部３０の中に配置されている。具体的には、反射部３０に孔３７が形成されている。支持部材３６が孔３７内に形成されている。孔３７に代えて溝が多層膜３３に形成されてもよく、支持部材３６が溝内に形成されてもよい。支持部材３６は、例えば、支持柱または支持壁である。
支持部材３６は、例えば、半導体で形成されている。支持部材３６は、半導体層３２と同じ材料で形成されてもよい。支持部材３６は、下部クラッド層２０と同じ材料で形成されてもよい。支持部材３６は、例えば、第１下部クラッド部分層２１と同じ材料で形成されてもよいし、第２下部クラッド部分層２２と同じ材料で形成されてもよい。支持部材３６は、例えば、ＩｎＰまたはＧａＡｓなどのような化合物半導体で形成されている。
反射部３０に含まれる空気層３１の数は、二つ以上に限られず、一つであってもよい。すなわち、反射部３０は、少なくとも一つの空気層３１を含んでいればよい。反射部３０に含まれる空気層３１の数が一つである場合、反射部３０に半導体層３２が含まれていなくてもよく、支持部材３６は第２下部クラッド部分層２２を支持してもよい。
図１６から図２５を参照して、本実施の形態の半導体光利得素子１ｂの受動部３の製造方法の一例を説明する。本実施の形態の半導体光利得素子１ｂの受動部３の製造方法は、実施の形態１の半導体光利得素子１の受動部３の製造方法と同様の工程を備えるが、以下の点で実施の形態１の半導体光利得素子１の受動部３の製造方法と異なっている。
図１６及び図１７を参照して、実施の形態１の半導体光利得素子１の受動部３の製造方法のうち図３及び図４に示される工程と同様の工程によって、基板１０の主面１０ａ上に第１下部クラッド部分層２１と多層膜３３とを形成する。
図１８及び図１９を参照して、多層膜３３をエッチングして、多層膜３３に孔３７を形成する。孔３７内に、例えばエピタキシャル成長によって、支持部材３６を形成する。孔３７に代えて溝を多層膜３３に形成してもよく、支持部材３６を溝内に形成してもよい。支持部材３６は、多層膜３３の中に形成される。支持部材３６は、図２４及び図２５に示されるエッチング工程に使用されるエッチャントに対して、犠牲層３４よりも低いエッチングレートを有する材料で形成されている。支持部材３６は、例えば、ＩｎＰまたはＧａＡｓなどのような化合物半導体で形成されている。
図２０及び図２１を参照して、実施の形態１の半導体光利得素子１の受動部３の製造方法のうち図５及び図６に示される工程と同様の工程によって、多層膜３３及び支持部材３６上に、第２下部クラッド部分層２２と、第１コア層２３と、上部クラッド層２５とを形成する。第１コア層２３に、第１グレーティングカプラ２４が形成される。
図２２及び図２３を参照して、実施の形態１の半導体光利得素子１の受動部３の製造方法のうち図７及び図８に示される工程と同様の工程によって、第１コア層２３の両側に溝４０を形成する。溝４０に代えて、孔が形成されてもよい。溝４０において、多層膜３３の一部が露出する。
図２４及び図２５を参照して、実施の形態１の半導体光利得素子１の受動部３の製造方法のうち図９及び図１０に示される工程と同様の工程によって、溝４０にエッチャント（例えば、エッチング液）を流入させて、エッチャントによって多層膜３３のうち犠牲層３４を選択的にエッチングする。半導体層３２及び支持部材３６は、犠牲層３４よりも、エッチャントに対して低いエッチングレートを有しているため、エッチャントによってほとんどエッチングされない。犠牲層３４は空気層３１になり、多層膜３３は反射部３０になる。化学気相成長（ＣＶＤ）またはスパッタなどによって、上部クラッド層２５上に絶縁層２６を形成する。こうして、半導体光利得素子１ｂの受動部３が得られる。
本実施の形態の半導体光利得素子１ｂの効果は、実施の形態１の半導体光利得素子１の効果に加えて、以下の効果を奏する。
本実施の形態の半導体光利得素子１ｂでは、受動部３は、第１コア層２３と基板１０との間に配置されている下部クラッド層２０と、支持部材３６とを含む。下部クラッド層２０は、反射部３０と基板１０との間に配置されている第１下部クラッド部分層２１と、反射部３０と第１コア層２３との間に配置されている第２下部クラッド部分層２２とを含む。支持部材３６は、第１下部クラッド部分層２１から第２下部クラッド部分層２２まで延在し、第２下部クラッド部分層２２を支持し、かつ、受動部３の頂面２７の平面視において反射部３０の中に配置されている。
支持部材３６によって、反射部３０の機械的強度が向上する。そのため、半導体光利得素子１ｂの製造時に半導体光利得素子１ｂが破損することが防止され得る。半導体光利得素子１ｂの製造歩留まりが向上する。また、半導体光利得素子１ｂを長期間使用している間に、半導体光利得素子１ｂに印加される熱応力によって半導体光利得素子１ｂが破損することが防止され得る。半導体光利得素子１ｂの寿命が伸びる。
本実施の形態の半導体光利得素子１ｂでは、受動部３は、第１コア層２３と基板１０との間に配置されている下部クラッド層２０と、支持部材３６とを含む。下部クラッド層２０は、反射部３０と基板１０との間に配置されている第１下部クラッド部分層２１と、反射部３０と第１コア層２３との間に配置されている第２下部クラッド部分層２２とを含む。支持部材３６は、第１下部クラッド部分層２１から第２下部クラッド部分層２２まで延在し、第２下部クラッド部分層２２と少なくとも一つの半導体層３２とを支持し、かつ、受動部３の頂面２７の平面視において反射部３０の中に配置されている。
支持部材３６によって、反射部３０の機械的強度が向上する。そのため、半導体光利得素子１ｂの製造時に半導体光利得素子１ｂが破損することが防止され得る。半導体光利得素子１ｂの製造歩留まりが向上する。また、半導体光利得素子１ｂを長期間使用している間に、半導体光利得素子１ｂに印加される熱応力によって半導体光利得素子１ｂが破損することが防止され得る。半導体光利得素子１ｂの寿命が伸びる。
実施の形態３．
図２６から図３０を参照して、実施の形態３の半導体光利得素子１ｃを説明する。本実施の形態の半導体光利得素子１ｃは、実施の形態１の半導体光利得素子１と同様の構成を備えるが、主に以下の点で異なる。
半導体光利得素子１ｃでは、受動部３の頂面２７の平面視において、反射部３０は、受動部３の頂面２７よりも小さい。受動部３の頂面２７の平面視において、反射部３０は、上部クラッド層２５よりも小さい。例えば、反射部３０は、受動部３の頂面２７の平面視において、第２回折光１９が分布する領域に選択的に形成されている。
受動部３は、支持部材３６をさらに含む。支持部材３６は、第１下部クラッド部分層２１から第２下部クラッド部分層２２まで延在している。支持部材３６は、第２下部クラッド部分層２２と半導体層３２とを支持している。図２７に示されるように、支持部材３６は、受動部３の頂面２７の平面視において、反射部３０の周りに配置されている。支持部材３６に、反射部３０の空気層３１に連通する穴３８が設けられている。例えば、支持部材３６は、例えば、壁であり、穴３８は壁に設けられている。反射部３０を構成する空気層３１及び半導体層３２は、穴３８内にもある。
支持部材３６は、例えば、半導体で形成されてもよい。支持部材３６は、例えば、半導体層３２と同じ材料で形成されてもよい。支持部材３６は、例えば、下部クラッド層２０と同じ材料で形成されてもよい。支持部材３６は、例えば、第１下部クラッド部分層２１と同じ材料で形成されてもよいし、第２下部クラッド部分層２２と同じ材料で形成されてもよい。支持部材３６は、例えば、ＩｎＰまたはＧａＡｓなどのような化合物半導体で形成されている。
反射部３０に含まれる空気層３１の数は、二つ以上に限られず、一つであってもよい。すなわち、反射部３０は、少なくとも一つの空気層３１を含んでいればよい。反射部３０に含まれる空気層３１の数が一つである場合、反射部３０に半導体層３２が含まれていなくてもよく、支持部材３６は第２下部クラッド部分層２２を支持してもよい。
図３１から図４５を参照して、本実施の形態の半導体光利得素子１ｃの受動部３の製造方法の一例を説明する。図３２、図３５、図３８、図４１及び図４４は、受動部３のうち、図２９に対応する部分の概略部分拡大断面図である。図３３、図３６、図３９、図４２及び図４５は、受動部３のうち、図３０に対応する部分の概略部分拡大断面図である。本実施の形態の半導体光利得素子１ｃの受動部３の製造方法は、実施の形態１の半導体光利得素子１の受動部３の製造方法と同様の工程を備えるが、以下の点で実施の形態１の半導体光利得素子１の受動部３の製造方法と異なっている。
図３１から図３３を参照して、実施の形態１の半導体光利得素子１の受動部３の製造方法のうち図３及び図４に示される工程と同様の工程によって、基板１０の主面１０ａ上に第１下部クラッド部分層２１と多層膜３３とを形成する。
図３４から図３６を参照して、多層膜３３をエッチングする。多層膜３３の周りに、例えばエピタキシャル成長によって、支持部材３６を形成する。支持部材３６は、多層膜３３の周りに形成される。支持部材３６に穴３８（図２７を参照）が設けられており、多層膜３３は穴３８内にもある。支持部材３６は、図４３から図４５に示されるエッチング工程に使用されるエッチャントに対して、犠牲層３４よりも低いエッチングレートを有する材料で形成されている。支持部材３６は、例えば、ＩｎＰまたはＧａＡｓなどのような化合物半導体で形成されている。
図３７から図３９を参照して、実施の形態１の半導体光利得素子１の受動部３の製造方法のうち図５及び図６に示される工程と同様の工程によって、多層膜３３及び支持部材３６上に、第２下部クラッド部分層２２と、第１コア層２３と、上部クラッド層２５とを形成する。第１コア層２３に、第１グレーティングカプラ２４が形成される。
図４０から図４２を参照して、実施の形態１の半導体光利得素子１の受動部３の製造方法のうち図７及び図８に示される工程と同様に、上部クラッド層２５、第２下部クラッド部分層２２、多層膜３３、支持部材３６及び第１下部クラッド部分層２１をエッチングすることによって、第１コア層２３の両側に溝４０を形成する。第１コア層２３の両側に形成された溝４０は、支持部材３６の穴３８につながっている。溝４０において、多層膜３３の一部が露出する。溝４０に代えて、孔が形成されてもよい。
図４３から図４５を参照して、実施の形態１の半導体光利得素子１の受動部３の製造方法のうち図９及び図１０に示される工程と同様の工程によって、溝４０にエッチャント（例えば、エッチング液）を流入させて、エッチャントによって多層膜３３のうち犠牲層３４を選択的にエッチングする。エッチャントは、犠牲層３４をエッチングしながら、支持部材３６の穴３８から支持部材３６の内側に流入する。半導体層３２及び支持部材３６は、犠牲層３４よりもエッチャントに対して低いエッチングレートを有しているため、エッチャントによってほとんどエッチングされない。犠牲層３４は空気層３１になり、多層膜３３は反射部３０になる。空気層３１は、穴３８及び溝４０に連通する。化学気相成長（ＣＶＤ）またはスパッタなどによって、上部クラッド層２５上に絶縁層２６を形成する。こうして、半導体光利得素子１ｃの受動部３が得られる。
本実施の形態の半導体光利得素子１ｃの効果は、実施の形態１の半導体光利得素子１の効果に加えて、以下の効果を奏する。
本実施の形態の半導体光利得素子１ｃでは、受動部３は、第１コア層２３と基板１０との間に配置されている下部クラッド層２０と、支持部材３６とを含む。下部クラッド層２０は、反射部３０と基板１０との間に配置されている第１下部クラッド部分層２１と、反射部３０と第１コア層２３との間に配置されている第２下部クラッド部分層２２とを含む。支持部材３６は、第１下部クラッド部分層２１から第２下部クラッド部分層２２まで延在し、第２下部クラッド部分層２２を支持し、かつ、受動部３の頂面２７の平面視において反射部３０の周りに配置されている。
支持部材３６によって、反射部３０の機械的強度が向上する。そのため、半導体光利得素子１ｃの製造時に半導体光利得素子１ｃが破損することが防止され得る。半導体光利得素子１ｃの製造歩留まりが向上する。また、半導体光利得素子１ｃを長期間使用している間に、半導体光利得素子１ｃに印加される熱応力によって半導体光利得素子１ｃが破損することが防止され得る。半導体光利得素子１ｃの寿命が伸びる。
本実施の形態の半導体光利得素子１ｃでは、受動部３は、第１コア層２３と基板１０との間に配置されている下部クラッド層２０と、支持部材３６とを含む。下部クラッド層２０は、反射部３０と基板１０との間に配置されている第１下部クラッド部分層２１と、反射部３０と第１コア層２３との間に配置されている第２下部クラッド部分層２２とを含む。支持部材３６は、第１下部クラッド部分層２１から第２下部クラッド部分層２２まで延在し、第２下部クラッド部分層２２と少なくとも一つの半導体層３２とを支持し、かつ、受動部３の頂面２７の平面視において反射部３０の周りに配置されている。
支持部材３６によって、反射部３０の機械的強度が向上する。そのため、半導体光利得素子１ｃの製造時に半導体光利得素子１ｃが破損することが防止され得る。半導体光利得素子１ｃの製造歩留まりが向上する。また、半導体光利得素子１ｃを長期間使用している間に、半導体光利得素子１ｃに印加される熱応力によって半導体光利得素子１ｃが破損することが防止され得る。半導体光利得素子１ｃの寿命が伸びる。
本実施の形態の半導体光利得素子１ｃでは、支持部材３６に、少なくとも一つの空気層３１に連通する穴３８が設けられている。
そのため、受動部３の頂面２７の平面視において支持部材３６が反射部３０の周りに配置されていても、エッチャントは、犠牲層３４をエッチングしながら、支持部材３６の穴３８から支持部材３６の内側に流入する。空気層３１を含む反射部３０の製造が容易になる。
実施の形態４．
図４６を参照して、実施の形態４に係る光半導体装置５を説明する。光半導体装置５は、実施の形態１の半導体光利得素子１と、光導波路チップ６と、接合部材５０とを備える。
光導波路チップ６は、基板４３と、下部クラッド層４４と、第２コア層４５と、上部クラッド層４７と、頂面４８とを含む。
基板４３は、例えば、Ｓｉ基板のような半導体基板である。基板４３は、基板１０と異なる材料で形成されてもよい。
下部クラッド層４４は、例えば化学気相成長（ＣＶＤ）またはスパッタなどによって、基板４３上に形成される。下部クラッド層４４は、第２コア層４５と基板４３との間に配置されている。下部クラッド層４４は、例えば、酸化シリコン層（ＳｉＯ２層）である。
第２コア層４５は、例えば化学気相成長（ＣＶＤ）またはスパッタなどによって、下部クラッド層４４上に形成される。第２コア層４５は、下部クラッド層４４及び上部クラッド層４７よりも、高い屈折率を有している。第２コア層４５は、例えば、第１コア層２３と異なる材料で形成されている。第２コア層４５は、例えば、シリコン（Ｓｉ）または窒化シリコン（Ｓｉ３Ｎ４）で形成されている。例えば、第２コア層４５と上部クラッド層４７との間の屈折率差、及び、第２コア層４５と下部クラッド層４４との間の屈折率差は、各々、第１コア層２３と上部クラッド層２５との間の屈折率差よりも大きく、かつ、第１コア層２３と下部クラッド層２０との間の屈折率差よりも大きい。光導波路チップ６における第２コア層４５への光の閉じ込めは、受動部３チップにおける第１コア層２３への光の閉じ込めより強くてもよい。
上部クラッド層４７は、例えば化学気相成長（ＣＶＤ）またはスパッタなどによって、第２コア層４５上に形成される。上部クラッド層４７は、例えば、酸化シリコン層（ＳｉＯ２層）である。光導波路チップ６の頂面４８は、光導波路チップ６の表面のうち基板４３とは反対側の表面である。上部クラッド層４７は、頂面４８を含む。
第２コア層４５に、第１グレーティングカプラ２４に光学的に結合する第２グレーティングカプラ４６が形成されている。第２グレーティングカプラ４６は、例えば、第２コア層４５をエッチングすることによって形成される。第１回折光１８及び第２回折光１９は、第２グレーティングカプラ４６に結合して、第２コア層４５を伝搬する。
半導体光利得素子１ｃは、接合部材５０を用いて、光導波路チップ６に対してフリップチップ実装されている。具体的には、受動部３の頂面２７は、光導波路チップ６（より具体的には、頂面４８）に面して配置される。接合部材５０は、例えば、Ａｕバンプまたははんだである。
光半導体装置５の動作を説明する。電極１４，１５から活性層１２に電流を注入すると、活性層１２において誘導放出現象が生じる。活性層１２から光１７が出力される。光１７は、第１コア層２３に結合して、第１コア層２３を伝搬する。第１グレーティングカプラ２４は、光１７を回折して、第１回折光１８と、第２回折光１９とを生成する。反射部３０は、第２回折光１９を、受動部３の頂面２７に向けて反射する。第１回折光１８及び第２回折光１９は、受動部３の頂面２７から出射される。第１回折光１８及び第２回折光１９は、第２グレーティングカプラ４６に結合して、第２コア層４５を伝搬する。
本実施の形態の変形例では、光半導体装置５は、実施の形態１の半導体光利得素子１に代えて、実施の形態２の半導体光利得素子１ｂまたは実施の形態３の半導体光利得素子１ｃを備えてもよい。
本実施の形態の光半導体装置５の効果を説明する。
本実施の形態の光半導体装置５は、半導体光利得素子１，１ｂ，１ｃと、受動部３の頂面２７に面して配置される光導波路チップ６とを備える。光導波路チップ６は、第２コア層４５を含む。第２コア層４５に、第１グレーティングカプラ２４に光学的に結合する第２グレーティングカプラ４６が形成されている。
そのため、光導波路チップ６に対する半導体光利得素子１，１ｂ，１ｃの実装精度が緩和され得るとともに、半導体光利得素子１，１ｂ，１ｃから光導波路チップ６への光結合効率が向上し得る。
本実施の形態の光半導体装置５では、第１コア層２３は、化合物半導体で形成されている。第２コア層４５は、シリコン（Ｓｉ）または窒化シリコン（Ｓｉ３Ｎ４）で形成されている。
そのため、第２コア層４５が第１コア層２３とは別の材料で形成されていても、光導波路チップ６に対する半導体光利得素子１，１ｂ，１ｃの実装精度が緩和され得るとともに、半導体光利得素子１，１ｂ，１ｃから光導波路チップ６への光結合効率が向上し得る。
今回開示された実施の形態１－４はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１－４の少なくとも２つを組み合わせてもよい。本開示の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
１，１ｂ，１ｃ 半導体光利得素子、２ 活性部、３ 受動部、５ 光半導体装置、６ 光導波路チップ、１０ 基板、１０ａ，１０ｂ 主面、１１ 下部クラッド層、１２ 活性層、１３ 上部クラッド層、１４，１５ 電極、１７ 光、１８ 第１回折光、１９ 第２回折光、２０ 下部クラッド層、２１ 第１下部クラッド部分層、２２ 第２下部クラッド部分層、２３ 第１コア層、２４ 第１グレーティングカプラ、２５ 上部クラッド層、２６ 絶縁層、２７ 頂面、３０ 反射部、３１ 空気層、３２ 半導体層、３３ 多層膜、３４ 犠牲層、３６ 支持部材、３７ 孔、３８ 穴、４０ 溝、４３ 基板、４４ 下部クラッド層、４５ 第２コア層、４６ 第２グレーティングカプラ、４７ 上部クラッド層、４８ 頂面、５０ 接合部材。

Claims (11)

  1. 基板と、
    前記基板上に形成されている活性部と、
    前記基板上に形成されている受動部とを備え、
    前記活性部は、電極と、活性層を含み、前記電極から前記活性層に電流が注入され、
    前記受動部は、前記活性層に光学的に結合されている第１コア層と、反射部と、前記第１コア層に対して前記基板とは反対側にある頂面とを含み、
    前記第１コア層に、第１グレーティングカプラが形成されており、
    前記第１グレーティングカプラは、前記活性層から出力された光を回折して、前記第１グレーティングカプラから前記頂面に向かう第１回折光と、前記第１グレーティングカプラから前記基板に向かう第２回折光とを生成し、
    前記反射部は、前記受動部のみに形成されており、前記第１グレーティングカプラと前記基板との間に配置されており、前記第２回折光を前記頂面に向けて反射し、かつ、少なくとも一つの空気層を含む、半導体光利得素子。
  2. 前記少なくとも一つの空気層は、複数の空気層であり、
    前記反射部は、前記複数の空気層と少なくとも一つの半導体層とを含む多層反射膜である、請求項１に記載の半導体光利得素子。
  3. 前記反射部は、分布ブラッグ反射器である、請求項２に記載の半導体光利得素子。
  4. 前記受動部は、前記第１コア層と前記基板との間に配置されている下部クラッド層と、支持部材とを含み、
    前記下部クラッド層は、前記反射部と前記基板との間に配置されている第１下部クラッド部分層と、前記反射部と前記第１コア層との間に配置されている第２下部クラッド部分層とを含み、
    前記支持部材は、前記第１下部クラッド部分層から前記第２下部クラッド部分層まで延在し、前記第２下部クラッド部分層を支持し、かつ、前記頂面の平面視において前記反射部の中に配置されている、請求項１に記載の半導体光利得素子。
  5. 前記受動部は、前記第１コア層と前記基板との間に配置されている下部クラッド層と、支持部材とを含み、
    前記下部クラッド層は、前記反射部と前記基板との間に配置されている第１下部クラッド部分層と、前記反射部と前記第１コア層との間に配置されている第２下部クラッド部分層とを含み、
    前記支持部材は、前記第１下部クラッド部分層から前記第２下部クラッド部分層まで延在し、前記第２下部クラッド部分層と前記少なくとも一つの半導体層とを支持し、かつ、前記頂面の平面視において前記反射部の中に配置されている、請求項２に記載の半導体光利得素子。
  6. 前記受動部は、前記第１コア層と前記基板との間に配置されている下部クラッド層と、支持部材とを含み、
    前記下部クラッド層は、前記反射部と前記基板との間に配置されている第１下部クラッド部分層と、前記反射部と前記第１コア層との間に配置されている第２下部クラッド部分層とを含み、
    前記支持部材は、前記第１下部クラッド部分層から前記第２下部クラッド部分層まで延在し、前記第２下部クラッド部分層を支持し、かつ、前記頂面の平面視において前記反射部の周りに配置されている、請求項１に記載の半導体光利得素子。
  7. 前記受動部は、前記第１コア層と前記基板との間に配置されている下部クラッド層と、支持部材とを含み、
    前記下部クラッド層は、前記反射部と前記基板との間に配置されている第１下部クラッド部分層と、前記反射部と前記第１コア層との間に配置されている第２下部クラッド部分層とを含み、
    前記支持部材は、前記第１下部クラッド部分層から前記第２下部クラッド部分層まで延在し、前記第２下部クラッド部分層と前記少なくとも一つの半導体層とを支持し、かつ、前記頂面の平面視において前記反射部の周りに配置されている、請求項２に記載の半導体光利得素子。
  8. 前記支持部材に、前記少なくとも一つの空気層に連通する穴が設けられている、請求項６に記載の半導体光利得素子。
  9. 前記第１グレーティングカプラは、０．５８μｍ未満のグレーティングピッチを有する、請求項１に記載の前記半導体光利得素子。
  10. 請求項１から請求項９のいずれかに記載の前記半導体光利得素子と、
    前記頂面に面して配置される光導波路チップとを備え、
    前記光導波路チップは、第２コア層を含み、
    前記第２コア層に、前記第１グレーティングカプラに光学的に結合する第２グレーティングカプラが形成されている、光半導体装置。
  11. 前記第１コア層は、化合物半導体で形成されており、
    前記第２コア層は、シリコンまたは窒化シリコンで形成されている、請求項１０に記載の光半導体装置。
JP2022560307A 2022-07-08 2022-07-08 半導体光利得素子及び光半導体装置 Active JP7199617B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/027114 WO2024009502A1 (ja) 2022-07-08 2022-07-08 半導体光利得素子及び光半導体装置

Publications (2)

Publication Number Publication Date
JP7199617B1 true JP7199617B1 (ja) 2023-01-05
JPWO2024009502A5 JPWO2024009502A5 (ja) 2024-06-11

Family

ID=84784189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022560307A Active JP7199617B1 (ja) 2022-07-08 2022-07-08 半導体光利得素子及び光半導体装置

Country Status (2)

Country Link
JP (1) JP7199617B1 (ja)
WO (1) WO2024009502A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358403A (ja) * 2000-06-12 2001-12-26 Nippon Telegr & Teleph Corp <Ntt> 面発光レーザ
US20140003458A1 (en) * 2012-06-28 2014-01-02 Yale University Lateral electrochemical etching of iii-nitride materials for microfabrication
US20150260913A1 (en) * 2012-08-17 2015-09-17 Oracle International Corporation Grating coupler for inter-chip optical coupling
US20180081118A1 (en) * 2014-07-14 2018-03-22 Biond Photonics Inc. Photonic integration by flip-chip bonding and spot-size conversion
US20180180807A1 (en) * 2016-12-22 2018-06-28 Alcatel-Lucent Usa Inc. Optical Grating Coupler With Back-Side Reflector
JP2019500753A (ja) * 2015-12-17 2019-01-10 フィニサー コーポレイション 表面結合システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358403A (ja) * 2000-06-12 2001-12-26 Nippon Telegr & Teleph Corp <Ntt> 面発光レーザ
US20140003458A1 (en) * 2012-06-28 2014-01-02 Yale University Lateral electrochemical etching of iii-nitride materials for microfabrication
US20150260913A1 (en) * 2012-08-17 2015-09-17 Oracle International Corporation Grating coupler for inter-chip optical coupling
US20180081118A1 (en) * 2014-07-14 2018-03-22 Biond Photonics Inc. Photonic integration by flip-chip bonding and spot-size conversion
JP2019500753A (ja) * 2015-12-17 2019-01-10 フィニサー コーポレイション 表面結合システム
US20180180807A1 (en) * 2016-12-22 2018-06-28 Alcatel-Lucent Usa Inc. Optical Grating Coupler With Back-Side Reflector

Also Published As

Publication number Publication date
WO2024009502A1 (ja) 2024-01-11

Similar Documents

Publication Publication Date Title
JP5387671B2 (ja) 半導体レーザ及び集積素子
JP5692387B2 (ja) 半導体光素子
US5703989A (en) Single-mode waveguide structure for optoelectronic integrated circuits and method of making same
JP3329764B2 (ja) 半導体レーザー及び半導体光増幅器
US8358892B2 (en) Connection structure of two-dimensional array optical element and optical circuit
JP3244115B2 (ja) 半導体レーザー
JPH08211342A (ja) 半導体光機能素子
KR20130085763A (ko) 광 집적 회로용 혼성 레이저 광원
JP2004117706A (ja) 光集積素子、光集積素子の製造方法、及び光源モジュール
JPH1012959A (ja) 半導体発光素子、発光素子モジュールおよび半導体発光素子の製造方法
US20020003824A1 (en) Surface-emitting laser devices with integrated beam-shaping optics and power-monitoring detectors
JP2008060445A (ja) 発光素子
JPWO2007080891A1 (ja) 半導体レーザ、モジュール、及び、光送信機
JP6717733B2 (ja) 半導体光集積回路
JPH1168242A (ja) 半導体レーザー
JP6961621B2 (ja) 光集積素子および光送信機モジュール
JP6257544B2 (ja) 半導体レーザー
JP3666729B2 (ja) 半導体光増幅装置及びその製造方法
JP7199617B1 (ja) 半導体光利得素子及び光半導体装置
US20040136414A1 (en) Wavelength-tunable semiconductor optical device
JP7026854B1 (ja) グレーティングカプラ
JP6730583B2 (ja) 光半導体装置及びその製造方法
JP3329765B2 (ja) 半導体レーザー及び半導体光増幅器
JP5609168B2 (ja) 半導体レーザ、半導体レーザ装置および半導体レーザの製造方法
JPH0832102A (ja) フォトディテクタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221003

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221220

R150 Certificate of patent or registration of utility model

Ref document number: 7199617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150