JP7195121B2 - インバータ装置及び非接触給電システムの送電装置 - Google Patents

Description

本発明は、インバータ装置及び非接触給電システムの送電装置に関する。

フルブリッジ型のインバータ回路を制御する方式の一つに、インバータ回路を構成する各スイッチング素子に入力する駆動信号の位相を調整して制御する位相シフト制御がある。位相シフト制御では、電流の位相が電圧の位相よりも進む進み位相（容量性負荷）になると、スイッチング素子を切り替える際にエネルギー損失が発生するハードスイッチングとなり、スイッチング損失が増大する。下記特許文献１には、電流信号の位相が電圧信号の位相よりも遅れる遅れ位相（誘導性負荷）の状態を維持するように制御するフルブリッジ型のインバータ回路が開示されている。このインバータ回路は、フルブリッジを構成する先行アームと追従アームのうち、追従アームにおける電圧と電流との位相差が所定の位相差よりも小さくならないように、駆動信号の位相を制御している。

特開２０１６－１５８３３２号公報

特許文献１に記載の位相シフト制御は、スイッチング周波数がコイルの共振周波数よりも高いことが前提となっている。したがって、例えばコイルの共振状態が変動した場合に、スイッチング周波数がコイルの共振周波数よりも低くなり、進み位相になることも起こり得る。進み位相になるとハードスイッチングとなり、スイッチング損失が発生してしまう。

そこで、本発明は、進み位相になった場合でもスイッチング損失の発生を抑えることができるインバータ装置及び非接触給電システムの送電装置を提供することを目的とする。

本発明の一態様によるインバータ装置は、ダイオードが逆並列接続された２つの半導体スイッチング素子を直列接続した２つのアーム回路が並列に接続されたインバータ回路と、半導体スイッチング素子の駆動信号の位相を調整してインバータ回路の出力を制御する制御回路と、インバータ回路と並列に接続された補助コンデンサと、直流電力を出力する直流電源回路と補助コンデンサ及びインバータ回路との間の接続をオンオフする補助スイッチング素子と、を備え、制御回路は、何れかの半導体スイッチング素子をオンにしてから所定の遅れ時間が経過した時に、補助スイッチング素子をオンにする。

この態様によれば、何れかの半導体スイッチング素子をオンにしてから所定の遅れ時間が経過するまでは、補助スイッチング素子をオフのまま維持することができるため、インバータ回路への電力供給元を、直流電源回路ではなく、補助コンデンサにすることができる。したがって、アーム回路にある２つの半導体スイッチング素子のうち何れか一方がオフからオンに切り替わるときに、他方のダイオードに流れている電流が転流しても、補助コンデンサが電力供給元であるため、アーム回路に流れる電流が過電流にならないように抑制することができる。それゆえ、進み位相になった場合でもスイッチング損失の発生を抑えることが可能となる。

上記態様において、２つのアーム回路は、先行アーム回路及び追従アーム回路であり、制御回路は、追従アーム回路にある何れかの半導体スイッチング素子をオンにしてから、遅れ時間が経過した時に、補助スイッチング素子をオンにすることとしてもよい。

この態様によれば、進み位相になり易い追従アーム回路にある２つの半導体スイッチング素子の何れか一方がオフからオンに切り替わるときに、補助コンデンサを電力供給元にすることができるため、追従アーム回路が進み位相になったとしても、追従アーム回路に流れる電流が過電流にならないように抑制することが可能となる。

上記態様において、制御回路は、電流信号の位相が電圧信号の位相よりも遅れる遅れ位相の状態である場合に、補助スイッチング素子をオンのまま保持させることとしてもよい。

この態様によれば、遅れ位相の状態である場合には、アーム回路にある２つの半導体スイッチング素子の何れか一方がオフからオンに切り替わるときに、直流電源回路を電力供給元にすることができるため、補助コンデンサを電力供給元にする場合に比べ、安定かつ十分な電力をインバータ回路に供給することが可能となる。

上記態様において、補助コンデンサのキャパシタンスは、オンにした半導体スイッチング素子を含むインバータ回路に対し、少なくとも遅れ時間が経過するまでは電力を供給できる容量とすることとしてもよい。

この態様によれば、遅れ時間が経過するまでの間に、インバータ回路への供給に必要となる電力を補助コンデンサに蓄えることが可能となる。

上記態様において、補助コンデンサのキャパシタンスは、当該キャパシタンスをＣとし、直流電源回路からの入力電力をＶ_inとし、半導体スイッチング素子に流れる電流をｉ_dとし、遅れ時間をｄｔとした場合に、下記式

により算出することとしてもよい。

この態様によれば、式（１）を用いることで、遅れ時間の間に流れる電流に基づいてキャパシタンスを算出し、そのキャパシタンスに対応する電力を補助コンデンサに蓄えることが可能となる。

上記態様において、遅れ時間は、ダイオードの逆回復時間を２倍乃至５倍した時間であることとしてもよい。

この態様によれば、電流や電圧の変動に応じて生ずる逆回復時間の変動分を含めた遅れ時間を設定することができる。

本発明の他の態様による非接触給電システムの送電装置は、上記インバータ装置を備える。

この態様によれば、非接触給電システムの送電装置が、上記インバータ装置の作用効果を奏することができる。例えば磁界共鳴方式の非接触給電システムでは、送電装置の送電コイルと受電装置の受電コイルとの間の距離を短くしていくと、進み位相となり、効率が低下することとなるが、上記インバータ装置を備えることで、進み位相でもスイッチング損失の発生を抑えることが可能となる。したがって、非接触給電システムの送電装置の送電コイルと受電装置の受電コイルとの間の距離をさらに縮めることが可能となる。

本発明によれば、進み位相になった場合でもスイッチング損失の発生を抑えることができるインバータ装置及び非接触給電システムの送電装置を提供することができる。

実施形態における非接触給電システムの送電装置の回路構成を例示する図である。 図１に示す制御回路が各スイッチング素子に対して出力する駆動信号のタイミングを例示するチャートである。 図１に示す送電装置における電子回路のシミュレーション結果を例示するグラフである。 図３に示す波線で囲まれた部分ＩＶの波形を拡大表示したグラフである。

添付図面を参照して、本発明の好適な実施形態について説明する。実施形態におけるインバータ装置を含む非接触給電システムは、磁界共鳴方式により、送電装置から受電装置に数ｋＨｚ～数百ｋＨｚの高周波電力を非接触で伝送するシステムである。

図１は、実施形態における非接触給電システムの送電装置の回路構成を例示する図である。同図に示すように、送電装置１は、例えば、直流電源回路２と、インバータ回路３と、補助コンデンサＣ２と、補助スイッチング素子ＴＲ５、ＴＲ６と、制御回路４と、送電コイル部５とを含む。これらの構成要素のうち、インバータ回路３、補助コンデンサＣ２、補助スイッチング素子ＴＲ５、ＴＲ６、及び制御回路４が、インバータ装置を構成する。

直流電源回路２は、直流電力を出力する回路であり、例えば、商用電源から供給される三相の交流電力を整流する整流回路ＤＲ及び出力を滑らかにする平滑コンデンサＣ１を備える。なお、直流電源回路２は、交流電力を直流電力に変換して出力するものに限られず、例えば、燃料電池、蓄電池、太陽電池などの直流電力を出力するものであってもよい。

インバータ回路３は、フルブリッジ型のインバータ回路であり、４つのスイッチング素子ＴＲ１～ＴＲ４を備える。本実施形態では、スイッチング素子ＴＲ１～ＴＲ４として、例えば、ＳｉＣ－ＭＯＳＦＥＴやＳｉ－ＭＯＳＦＥＴなどのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いて説明するが、スイッチング素子はこれに限定されない。例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等、他の半導体スイッチング素子を用いることとしてもよい。

各スイッチング素子ＴＲ１～ＴＲ４には、それぞれ還流ダイオードＤ１～Ｄ４が、スイッチング素子とは逆向きに並列接続（逆並列接続）されている。還流ダイオードＤ１～Ｄ４は、各スイッチング素子ＴＲ１～ＴＲ４に逆方向の電流が流れ込まないように、迂回させるために設けられる。還流ダイオードＤ１～Ｄ４に電流が流れることで、スイッチング素子ＴＲ１～ＴＲ４は短絡状態となる。

スイッチング素子ＴＲ１とスイッチング素子ＴＲ２とは、スイッチング素子ＴＲ１のソース端子とスイッチング素子ＴＲ２のドレイン端子とが接続され、直列接続される。スイッチング素子ＴＲ１のドレイン端子は直流電源回路２の正極側に接続され、スイッチング素子ＴＲ２のソース端子は直流電源回路２の負極側に接続され、ブリッジ構造を形成する。

同様に、スイッチング素子ＴＲ３とスイッチング素子ＴＲ４とが直列接続され、ブリッジ構造を形成する。以下において、スイッチング素子ＴＲ１とスイッチング素子ＴＲ２とで形成されるブリッジ構造を先行アーム（先行アーム回路）と称し、スイッチング素子ＴＲ３とスイッチング素子ＴＲ４とで形成されるブリッジ構造を追従アーム（追従アーム回路）と称する。

先行アームにあるスイッチング素子ＴＲ１とスイッチング素子ＴＲ２との接続点ａと、追従アームにあるスイッチング素子ＴＲ３とスイッチング素子ＴＲ４との接続点ｂとの間に、出力ラインが接続され、その出力ラインに送電コイル部５が接続される。各スイッチング素子ＴＲ１～ＴＲ４のゲート端子には、制御回路４から出力される駆動信号（ゲート信号）が入力される。

補助コンデンサＣ２は、直流電源回路２に対し、インバータ回路３と並列に接続される。補助コンデンサＣ２のキャパシタンス（静電容量）は、直流電源回路２からインバータ回路３に電力が供給されないときに、少なくとも後述する所定の遅れ時間の間、インバータ回路３に電力を供給できる容量にすることが好ましい。また、補助コンデンサＣ２から放電される電力が、短絡状態のスイッチング素子ＴＲ１～ＴＲ４を含むインバータ回路３に供給された場合であっても、スイッチング素子ＴＲ１～ＴＲ４に過電流が流れることがない範囲で、キャパシタンスを設定することが好ましい。補助コンデンサＣ２のキャパシタンスの具体例については、後述する。

２つの補助スイッチング素子ＴＲ５、ＴＲ６は、並列回路を構成し、直流電源回路２と補助コンデンサＣ２及びインバータ回路３との間に接続される。補助スイッチング素子ＴＲ５、ＴＲ６は、直流電源回路２と補助コンデンサＣ２及びインバータ回路３との間の接続をオンオフする。補助スイッチング素子ＴＲ５、ＴＲ６のオンオフにより、直流電源回路２からの電力供給は、以下のように制御される。

補助スイッチング素子ＴＲ５、ＴＲ６の双方がオフのとき、直流電源回路２からの電力は、補助コンデンサＣ２及びインバータ回路３に供給されない。このとき、補助コンデンサＣ２から放電される電力がインバータ回路３に供給される。

他方、補助スイッチング素子ＴＲ５、ＴＲ６の少なくともいずれか一方がオンのとき、直流電源回路２からの電力は、補助コンデンサＣ２及びインバータ回路３に供給される。

制御回路４は、例えば、ＲＯＭ、ＲＡＭ、ＣＰＵなどを備えるマイクロコンピュータやＦＰＧＡ（field-programmable gate array）などで構成される。制御回路４は、位相シフト制御によりインバータ回路３を制御する。具体的に、制御回路４は、各スイッチング素子ＴＲ１～ＴＲ４のオンオフを制御するための駆動信号の位相を調整することで、インバータ回路３から出力される高周波電力を制御する。

制御回路４は、追従アームにあるスイッチング素子ＴＲ３及びスイッチング素子ＴＲ４の何れかをオンにしてから経過した時間を計測し、その計測した時間が所定の遅れ時間に達したときに、補助スイッチング素子ＴＲ５及び補助スイッチング素子ＴＲ６の何れかをオンにする。遅れ時間は、スイッチング周波数が高くなるほど、及び／又は補助コンデンサＣ２のキャパシタンスが小さくなるほど、短い時間となるように設定することが好ましい。遅れ時間の詳細については、後述する。

送電コイル部５は、インバータ回路３から出力される高周波電力を、非接触給電システムの受電装置に非接触で伝送する。送電コイル部５は、例えば、複数ターンのソレノイドコイルからなる送電コイルＬ１と、その送電コイルＬ１に直列に接続された共振コンデンサＣ３との直列共振回路により構成される。

送電コイル部５における直列共振回路の共振周波数は、インバータ回路３のスイッチング周波数以下となるように設定する。その共振周波数ｆは、送電コイルＬ１の自己インダクタンスＬと、共振コンデンサＣ３のキャパシタンスＣとを用いて以下の式（２）により算出することができる。
ｆ＝１／｛２π・√（Ｌ・Ｃ）｝ … （２）

次に、図２を参照し、前述した遅れ時間について説明する。図２は、制御回路４が、各スイッチング素子ＴＲ１～ＴＲ６に出力する駆動信号のタイミングを例示するチャートである。図２（Ａ）は、スイッチング素子ＴＲ１への駆動信号であり、図２（Ｂ）は、スイッチング素子ＴＲ２への駆動信号であり、図２（Ｃ）は、スイッチング素子ＴＲ３への駆動信号であり、図２（Ｄ）は、スイッチング素子ＴＲ４への駆動信号である。図２（Ｅ）は、スイッチング素子ＴＲ５への駆動信号であり、図２（Ｆ）は、スイッチング素子ＴＲ６への駆動信号である。タイミングチャートの横軸は、時間ｔである。

先行アームを形成するスイッチング素子ＴＲ１とスイッチング素子ＴＲ２とが交互にオン状態となり、追従アームを形成するスイッチング素子ＴＲ３とスイッチング素子ＴＲ４とが交互にオン状態となる。制御回路４は、先行アーム側の駆動信号の位相と追従アーム側の駆動信号の位相とを調整しながら、インバータ回路３から出力される高周波電力を制御する。

時刻ｔ１において、スイッチング素子ＴＲ４の駆動信号がオフ状態からオン状態に切り替わる（図２（Ｄ））。このとき、スイッチング素子ＴＲ３の還流ダイオードＤ３に電流が流れていると、追従アームが短絡状態となり、還流ダイオードＤ３に流れている電流がスイッチング素子ＴＲ４に転流し、追従アームに過電流が流れるおそれがある。追従アームに過電流が流れると、スイッチング損失が増大してしまう。

本実施形態における送電装置１では、時刻ｔ１において、補助スイッチング素子ＴＲ５、ＴＲ６の双方をオフにしている（図２（Ｅ）、（Ｆ））。したがって、インバータ回路３には、直流電源回路２からの電力は供給されず、補助コンデンサＣ２からの電力が供給されることになる。前述したように、補助コンデンサＣ２のキャパシタンスは、補助コンデンサＣ２から放電される電力によって、スイッチング素子ＴＲ１～ＴＲ４に過電流が流れることがない範囲で設定されている。それゆえ、追従アームに過電流が流れることを回避することができ、スイッチング損失の発生を抑えることが可能となる。

時刻ｔ２において、補助スイッチング素子ＴＲ５の駆動信号がオフ状態からオン状態に切り替わる（図２（Ｅ））。これにより、直流電源回路２からの電力がインバータ回路３に供給されるようになる。

時刻ｔ１から時刻ｔ２までの時間が、前述した遅れ時間Ｔｄとなる。遅れ時間Ｔｄは、例えば、スイッチング素子ＴＲ４をオンにしてから、還流ダイオードＤ３に電流が流れている時間（逆回復時間）よりも長くなるように設定し、かつ、スイッチング素子ＴＲ４をオンにしてから、補助コンデンサＣ２の電力が不足状態になるまでの時間よりも短くなるように設定することが好ましい。遅れ時間Ｔｄ及び補助コンデンサＣ２のキャパシタンスの具体例について、以下に説明する。

遅れ時間Ｔｄは、例えば、還流ダイオードの逆回復時間を用いて算定することができる。逆回復時間は、還流ダイオードの規格として予め定められており、例えばスイッチング素子のデータシートに記載されている。還流ダイオードの逆回復時間は、回路の電流や電圧に応じて変動する。したがって、このような変動により生ずるマージン分を考慮して、逆回復時間の２倍～５倍程度の時間を遅れ時間Ｔｄとして設定することが好ましい。

遅れ時間Ｔｄを算定する際に、遅れ時間Ｔｄとスイッチング素子のデッドタイムとを加算した時間が、スイッチング周波数の周期の１／２の１０％～１５％の範囲に収まるように、遅れ時間Ｔｄを算定することが好ましい。デッドタイムは、同じアームにある２つのスイッチング素子を両方ともオフにする期間であり、ターンオフ遅れ時間とターンオフ後の下降時間とを加算することで算出することができる。ターンオフ遅れ時間及びターンオフ後の下降時間は、スイッチング素子の規格として予め定められており、例えばスイッチング素子のデータシートに記載されている。

また、補助コンデンサＣ２のキャパシタンスＣは、上記遅れ時間Ｔｄを用いて以下の式（３）により算出することができる。式（３）のＶ_inは直流電源回路２からの入力電圧であり、ｉ_dはスイッチング素子（還流ダイオードを含む）に流れる電流であり、ｄｔは上記遅れ時間Ｔｄである。

例示的に、入力電圧Ｖ_inが２８２[Ｖ]であり、電流ｉ_dが５０[Ａ]であり、遅れ時間ｄｔが（４５[ｎｓ]×５）である場合における補助コンデンサＣ２のキャパシタンスＣを、式（３）を用いて算出すると、以下のように、約４０[ｎＦ]となる。
Ｃ＝｛５０×（４５×１０^-9×５｝｝／２８２＝３９．９×１０^-9≒４０[ｎＦ]

ここで、遅れ時間ｄｔに設定した（４５[ｎｓ]×５）は、還流ダイオードの逆回復時間が４５[ｎｓ]であり、その逆回復時間を５倍にしたことを表しており、遅れ時間ｄｔに逆回復時間の変動マージン分を含ませた場合の一例となる。

この例示では、スイッチング素子のデッドタイムを０．５[μｓ]とし、スイッチング周波数を８５[ｋＨｚ]としている。この場合、遅れ時間Ｔｄとスイッチング素子のデッドタイムとを加算した時間は、（０．０４５[μｓ]×５）＋０．５[μｓ]＝０．７２５[μｓ]となる。また、スイッチング周波数の周期の１／２は、１１．７６[μｓ]／２＝５．８８[μｓ]となる。

したがって、遅れ時間Ｔｄとスイッチング素子のデッドタイムとを加算した時間が、スイッチング周波数の周期の１／２に対して占める割合は、０．７２５[μｓ]／５．８８[μｓ]×１００＝１２．３％となる。換言すると、遅れ時間Ｔｄとスイッチング素子のデッドタイムとを加算した時間は、スイッチング周波数の周期の１／２の１２．３％となる。

この場合、遅れ時間Ｔｄとスイッチング素子のデッドタイムとを加算した時間は、スイッチング周波数の周期の１／２の１０％～１５％の範囲に収まることになる。したがって、この例示において遅れ時間ｄｔを（４５[ｎｓ]×５）に設定したことは、許容条件の範囲内にあると判定することできる。

図２の説明に戻る。前述した時刻ｔ１から時刻ｔ２までと同様に、時刻ｔ３から時刻ｔ４までの時間も、前述した遅れ時間Ｔｄとなる。時刻ｔ３から時刻ｔ４までの動作を以下に説明する。

時刻ｔ３において、スイッチング素子ＴＲ３の駆動信号がオフ状態からオン状態に切り替わる（図２（Ｃ））。このとき、スイッチング素子ＴＲ４の還流ダイオードＤ４に電流が流れていると、追従アームが短絡状態となり、還流ダイオードＤ４に流れている電流がスイッチング素子ＴＲ３に転流し、追従アームに過電流が流れるおそれがある。追従アームに過電流が流れると、スイッチング損失が増大してしまう。

本実施形態における送電装置１では、時刻ｔ３おいて、補助スイッチング素子ＴＲ５、ＴＲ６の双方をオフにしている（図２（Ｅ）、（Ｆ））。したがって、インバータ回路３には、直流電源回路２からの電力は供給されず、補助コンデンサＣ２からの電力が供給されることになる。それゆえ、追従アームに過電流が流れることを回避することができ、スイッチング損失の発生を抑えることが可能となる。

時刻ｔ４において、補助スイッチング素子ＴＲ６の駆動信号がオフ状態からオン状態に切り替わる（図２（Ｆ））。これにより、直流電源回路２からの電力がインバータ回路３に供給されるようになる。

図３及び図４を参照し、本実施形態における送電装置１において進み位相になった場合でもスイッチング損失の発生を抑止できることについて説明する。

図３は、図１に示す送電装置１における電子回路のシミュレーション結果を例示するグラフであり、図４は、図３に示す波線で囲まれた部分ＩＶの波形を拡大表示したグラフである。

図３（Ａ）及び図４（Ａ）は、スイッチング素子ＴＲ１、ＴＲ２への駆動信号であり、図３（Ｂ）及び図４（Ｂ）は、スイッチング素子ＴＲ３、ＴＲ４への駆動信号である。図３（Ｃ）及び図４（Ｃ）は、スイッチング素子ＴＲ５、ＴＲ６への駆動信号（一つの駆動信号としてまとめて表示している）である。図３（Ｄ）及び図４（Ｄ）は、スイッチング素子ＴＲ１における電圧信号Ｖ_TR1及び電流信号Ｉ_TR1であり、図３（Ｅ）及び図４（Ｅ）は、スイッチング素子ＴＲ２における電圧信号Ｖ_TR2及び電流信号Ｉ_TR2である。図３（Ｆ）及び図４（Ｆ）は、スイッチング素子ＴＲ３における電圧信号Ｖ_TR3及び電流信号Ｉ_TR3であり、図３（Ｇ）及び図４（Ｇ）は、スイッチング素子ＴＲ４における電圧信号Ｖ_TR4及び電流信号Ｉ_TR4である。

図３（Ｈ）及び図４（Ｈ）は、送電コイル部５における電圧信号Ｖ_out及び電流信号Ｉ_outであり、図３（Ｉ）及び図４（Ｉ）は、補助スイッチング素子ＴＲ５、ＴＲ６における電圧信号Ｖ_TR5及び電流信号Ｉ_TR5（一つの電圧信号及び電流信号としてまとめて表示している）である。図３（Ｊ）及び図４（Ｊ）は、インバータ回路３に入力される電流信号Ｉ_DR、及び補助コンデンサＣ２に流れる電流信号Ｉ_C2である。

グラフの横軸は時間であり、縦軸は電圧値又は電流値である。縦軸の電圧値は１／１０の値で表している。また、直流電源回路２の電圧を２４０[Ｖ]に設定し、補助コンデンサＣ２のキャパシタンスを３０[ｎＦ]に設定してシミュレーションを行っている。さらに、進み位相を再現しやすくするために、送電コイル部５における直列共振回路の共振周波数とインバータ回路３のスイッチング周波数とを同値に設定している。

図３に示すように、先行アームを形成するスイッチング素子ＴＲ１及びスイッチング素子ＴＲ２では、電流信号の位相が電圧信号の位相よりも遅れる遅れ位相になっている（図３（Ａ）、（Ｄ）、（Ｅ））。他方、追従アームを形成するスイッチング素子ＴＲ３及びスイッチング素子ＴＲ４では、電流信号の位相が電圧信号の位相よりも進む進み位相になっている（図３（Ｂ）、（Ｆ）、（Ｇ））。

進み位相の場合、補助コンデンサＣ２及び補助スイッチング素子ＴＲ５、ＴＲ６を備えていないと、スイッチング素子ＴＲ３及びスイッチング素子ＴＲ４の何れか一方がオフからオンに切り替わるときに、他方の還流ダイオードに流れている電流が転流し、追従アームに過電流が流れ、スイッチング損失が発生することになる。

本実施形態における送電装置１では、補助コンデンサＣ２及び補助スイッチング素子ＴＲ５、ＴＲ６を備えることで、追従アームに過電流が流れることを回避している。図４を参照して、具体的に説明する。

時刻ｔ１において、スイッチング素子ＴＲ４がオフからオンに切り替わる（図４（Ｂ））と、スイッチング素子ＴＲ３の還流ダイオードＤ３に流れている電流（図４（Ｆ））がスイッチング素子ＴＲ４に転流し（図４（Ｇ））、スイッチング素子ＴＲ３の電圧が上昇する（図４（Ｆ））。このとき、補助スイッチング素子ＴＲ５、ＴＲ６がオフになっている（図４（Ｃ））ため、直流電源回路２からの電力は供給されず、補助コンデンサＣ２から電力が供給されることになる。スイッチング素子ＴＲ３の還流ダイオードＤ３は、逆電圧が印加されることでオフになる（図４（Ｆ））。

その後、補助コンデンサＣ２の放電に伴ない（図４（Ｊ））、スイッチング素子ＴＲ３の電圧は徐々に低下する（図４（Ｆ））。そして、時刻ｔ１から遅れ時間Ｔｄが経過した時刻ｔ２に、補助スイッチング素子ＴＲ５をオフからオンに切り替える（図４（Ｃ））。

図４（Ｆ）、（Ｇ）に示されるように、時刻ｔ１以降に、スイッチング素子ＴＲ３及びスイッチング素子ＴＲ４の電流は突出しておらず、スイッチング素子ＴＲ３及びスイッチング素子ＴＲ４に過電流が流れていないことを確認できる。

このように、実施形態における非接触給電システムの送電装置１によれば、追従アームにあるスイッチング素子ＴＲ３及びスイッチング素子ＴＲ４の何れかをオンにしてから遅れ時間Ｔｄが経過するまでは、補助スイッチング素子ＴＲ５、ＴＲ６の双方をオフのまま維持することができる。したがって、インバータ回路３への電力供給元を、直流電源回路２ではなく、補助コンデンサＣ２にすることができる。

これにより、追従アームにあるスイッチング素子ＴＲ３及びスイッチング素子ＴＲ４のうち何れか一方がオフからオンに切り替わるときに、他方のダイオードに流れている電流が転流しても、補助コンデンサＣ２が電力供給元であるため、追従アームに流れる電流が過電流にならないように抑制することができる。

それゆえ、実施形態における非接触給電システムの送電装置１によれば、進み位相になった場合でもスイッチング損失の発生を抑えることができる。

ここで、磁界共鳴方式の非接触給電システムでは、送電装置の送電コイルと受電装置の受電コイルとの間の距離を短くしていくと、インバータ回路の出力が絞られることとなり、その結果、進み位相となり、効率が低下するという問題がある。しかし、実施形態における非接触給電システムの送電装置１によれば、進み位相でもスイッチング損失の発生を抑えることができるため、非接触給電システムの送電装置の送電コイルと受電装置の受電コイルとの間の距離をさらに縮めることが可能となる。

［変形例］
以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。実施形態が備える各要素並びにその配置、材料、条件、形状及びサイズ等は、例示したものに限定されるわけではなく適宜変更することができる。

前述した実施形態では、制御回路４が、追従アームにあるスイッチング素子ＴＲ３及びスイッチング素子ＴＲ４の何れかをオンにしてから遅れ時間が経過するまで、補助スイッチング素子ＴＲ５及び補助スイッチング素子ＴＲ６の双方をオフのまま維持させているが、補助スイッチング素子ＴＲ５及び補助スイッチング素子ＴＲ６のオンオフ制御は、これに限定されない。例えば、遅れ位相である場合に、制御回路４は、補助スイッチング素子ＴＲ５及び補助スイッチング素子ＴＲ６のうち少なくとも何れか一方をオンのまま保持させることとしてもよい。

この場合、制御回路４は、遅れ位相であることを検知している間は、補助スイッチング素子ＴＲ５及び補助スイッチング素子ＴＲ６をオフにせずに、オンのまま保持させることとすればよい。遅れ位相である場合には、スイッチング損失への影響が少ないことから、直流電源回路２を電力供給元として動作させた方が、安定かつ十分な電力をインバータ回路に供給することが可能となる。

また、前述した実施形態では、二つの補助スイッチング素子ＴＲ５、ＴＲ６を備える場合について説明しているが、補助スイッチング素子は二つであることに限定されず、一つであってもよいし、三つ以上であってもよい。複数の補助スイッチング素子を並列に接続することで、補助スイッチング素子のスイッチング回数を減らすことができるため、補助スイッチング素子の寿命を延ばすことが可能となる。

また、前述した実施形態では、追従アームにあるスイッチング素子ＴＲ３及びスイッチング素子ＴＲ４の何れかがオンになった場合に、遅れ時間待機させてから、補助スイッチング素子ＴＲ５又は補助スイッチング素子ＴＲ６の何れかをオンにしているが、遅れ時間を設けるタイミングはこれに限定されない。実施形態では、追従アームが進み位相になり易いことを勘案し、追従アームにあるスイッチング素子がオンになった場合に、遅れ時間待機させてから、補助スイッチング素子をオンにする態様について説明している。しかしながら、先行アームが進み位相になることも想定され得る。したがって、先行アームが進み位相になる場合には、先行アームにあるスイッチング素子がオンになった場合に、遅れ時間待機させ、その後補助スイッチング素子をオンにすることとしてもよい。

さらに、前述した実施形態では、インバータ装置を、非接触給電システムの送電装置１に適用した場合について説明しているが、インバータ装置を適用するシステムはこれに限定されず、インバータ回路を有するあらゆるシステムに対して適用することができる。

１…送電装置、２…直流電源回路、３…インバータ回路、４…制御回路、Ｃ２…補助コンデンサ、Ｄ１、Ｄ２、Ｄ３、Ｄ４…還流ダイオード、ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４…スイッチング素子、ＴＲ５、ＴＲ６…補助スイッチング素子

Claims (7)

1. ダイオードが逆並列接続された２つの半導体スイッチング素子を直列接続した２つのアーム回路が並列に接続されたインバータ回路と、
   前記半導体スイッチング素子の駆動信号の位相を調整して前記インバータ回路の出力を制御する制御回路と、
   前記インバータ回路と並列に接続された補助コンデンサと、
   直流電力を出力する直流電源回路と、前記補助コンデンサ及び前記インバータ回路との間の接続をオンオフする補助スイッチング素子と、を備え、
   前記制御回路は、何れかの前記半導体スイッチング素子をオンにしてから所定の遅れ時間が経過した時に、前記補助スイッチング素子をオンにする、
   インバータ装置。
2. ２つのアーム回路は、先行アーム回路及び追従アーム回路であり、
   前記制御回路は、前記追従アーム回路にある何れかの前記半導体スイッチング素子をオンにしてから、前記遅れ時間が経過した時に、前記補助スイッチング素子をオンにする、
   請求項１記載のインバータ装置。
3. 前記制御回路は、電流信号の位相が電圧信号の位相よりも遅れる遅れ位相の状態である場合に、前記補助スイッチング素子をオンのまま保持させる、
   請求項１又は２記載のインバータ装置。
4. 前記補助コンデンサのキャパシタンスは、オンにした前記半導体スイッチング素子を含むインバータ回路に対し、少なくとも前記遅れ時間が経過するまでは電力を供給できる容量とする、
   請求項１から３のいずれか一項に記載のインバータ装置。
5. 前記補助コンデンサのキャパシタンスは、当該キャパシタンスをＣとし、前記直流電源回路からの入力電力をＶ_inとし、前記半導体スイッチング素子に流れる電流をｉ_dとし、前記遅れ時間をｄｔとした場合に、下記式
   

   

   により算出することができる、
   請求項１から４のいずれか一項に記載のインバータ装置。
6. 前記遅れ時間は、前記ダイオードの逆回復時間を２倍乃至５倍した時間である、
   請求項１から５のいずれか一項に記載のインバータ装置。
7. 請求項１から６のいずれか一項に記載のインバータ装置を備える非接触給電システムの送電装置。

Images