JP7186708B2 - データ受信装置 - Google Patents
データ受信装置 Download PDFInfo
- Publication number
- JP7186708B2 JP7186708B2 JP2019540808A JP2019540808A JP7186708B2 JP 7186708 B2 JP7186708 B2 JP 7186708B2 JP 2019540808 A JP2019540808 A JP 2019540808A JP 2019540808 A JP2019540808 A JP 2019540808A JP 7186708 B2 JP7186708 B2 JP 7186708B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- serial data
- circuit
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007704 transition Effects 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 11
- 230000000630 rising effect Effects 0.000 claims description 10
- 238000011084 recovery Methods 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 102
- 238000011144 upstream manufacturing Methods 0.000 description 46
- 238000012545 processing Methods 0.000 description 38
- 238000010586 diagram Methods 0.000 description 37
- 230000008054 signal transmission Effects 0.000 description 27
- 238000004891 communication Methods 0.000 description 23
- 238000005516 engineering process Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000008929 regeneration Effects 0.000 description 4
- 238000011069 regeneration method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000011324 bead Substances 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- 230000018199 S phase Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
- H04L5/06—Channels characterised by the type of signal the signals being represented by different frequencies
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
1.第1の実施の形態
1.1.概要
1.2.構成例
2.第2の実施の形態
2.1.概要
2.2.構成例
3.まとめ
[1.1.概要]
本開示の第1の実施形態について詳細に説明する前に、本開示の第1の実施形態に至る概要を説明する。
図4は、本実施形態に係るシリアルデータ受信装置100の構成例を示す説明図である。以下、図4を用いて本実施形態に係るシリアルデータ受信装置100の構成例について説明する。図4に示したシリアルデータ受信装置100は、例えば、シリアルデータ伝送技術を用いたデジタル映像・音声データの送受信を行うシステムで用いられる装置である。シリアルデータ受信装置100は、例えば、デジタル映像・音声データとして、24ビット階調VGA(Video Graphics Array)、WVGA(Wide VGA)、SVGA(Super VGA)、XGA(eXtended Graphics Array)、WXGA(Wide XGA)、SXGA(Super XGA)、UXGA(Ultra XGA)等の動画像を受信する。
[2.1.概要]
続いて、本開示の第2の実施形態について詳細に説明する前に、本開示の第2の実施形態に至る概要を説明する。
図14は、本開示の第2の実施形態に係るシリアルデータ送受信システム200の構成例を示す説明図である。以下、図14を用いて本開示の第2の実施形態に係るシリアルデータ送受信システム200の構成例について説明する。なお、図14では、シリアルデータ送受信システム200のデータ送信側の機器(ソース機器300)およびデータ受信側の機器(シンク機器400)においてデータの伝送に係わる機能構成のみを示し、その他は省略して示す。
伝送路500を介してシンク機器400に供給する。
以上説明したように本開示の第1の実施の形態によれば、シリアルデータを受信するデータ受信装置において、動作速度の向上や消費電力の低減などを図ることにより、通信品質を向上させることが可能なシリアルデータ受信装置100が提供される。
(1)
受信したシリアルデータから、該シリアルデータの立ち上がりのタイミングで値が反転する第1の信号と、該シリアルデータの立ち下がりのタイミングで値が反転する第2の信号と、を生成する信号生成部と、
前記信号生成部が生成した前記第1の信号および前記第2の信号を用いてクロック再生を行うクロック再生部と、
を備える、データ受信装置。
(2)
前記クロック再生部は、前記第1の信号及び前記第2の信号のそれぞれに対して個別に位相検出を行う位相検出部を備える、前記(1)に記載のデータ受信装置。
(3)
各前記位相検出部は、前記第1の信号または前記第2の信号を入力するフリップフロップ回路を備え、
前記フリップフロップ回路は、前記第1の信号または前記第2の信号と、クロック信号とを入力する第1のDラッチ回路と、前記クロック信号を所定時間遅延させる遅延器と、前記第1のDラッチ回路の出力と、前記遅延器との出力を入力する第2のDラッチ回路と、を備える、前記(2)に記載のデータ受信装置。
(4)
各前記位相検出部は、前記シリアルデータの符号が遷移するタイミングで前記第1のDラッチ回路及び前記第2のDラッチ回路のリセットを解除するリセット解除回路をさらに備える、前記(3)に記載のデータ受信装置。
(5)
各前記位相検出部による位相検出の結果に基づいて駆動するチャージポンプをさらに備える、前記(2)~(4)のいずれかに記載のデータ受信装置。
(6)
前記チャージポンプの出力に応じて電圧制御発振器の駆動電圧を生成するループフィルタをさらに備える、前記(5)に記載のデータ受信装置。
(7)
前記シリアルデータは映像データである、前記(1)~(6)のいずれかに記載のデータ受信装置。
(8)
第1のデジタル信号と、前記第1のデジタル信号と逆方向に伝送される、前記第1のデジタル信号と異なる周波数帯域を有する第2のデジタル信号とが伝送される同一の伝送路からの前記第1のデジタル信号を受信する受信回路と、
前記第2のデジタル信号を送信する送信回路と、
前記第2のデジタル信号を減衰させるフィルタ回路と、
を備える、データ送受信装置。
(9)
前記送信回路は、前記第1のデジタル信号と同相信号である前記第2のデジタル信号を送信する、前記(8)に記載のデータ送受信装置。
(10)
前記送信回路は、前記第1のデジタル信号と差動信号である前記第2のデジタル信号を送信する、前記(8)に記載のデータ送受信装置。
(11)
前記第1のデジタル信号及び前記第2のデジタル信号は固定の伝送レートで伝送される、前記(8)~(10)のいずれかに記載のデータ送受信装置。
(12)
前記送信回路は、前記第2のデジタル信号のデューティ比を略50%で伝送する、前記(8)~(11)のいずれかに記載のデータ送受信装置。
(13)
前記送信回路は、前記第2のデジタル信号の送信に先立って所定の充電パターンを送信する、前記(8)に記載のデータ送受信装置。
(14)
前記受信回路は、正相側に直流成分のオフセットを付与する、前記(8)~(13)のいずれかに記載のデータ送受信装置。
(15)
前記伝送路で伝送されるデータは映像データである、前記(8)~(14)のいずれかに記載のデータ送受信装置。
(16)
前記映像データの送信元の装置である、前記(15)に記載のデータ送受信装置。
(17)
前記映像データの受信先の装置である、前記(15)に記載のデータ送受信装置。
200 シリアルデータ送受信システム
300 ソース機器
400 シンク機器
Claims (7)
- 受信したシリアルデータから、該シリアルデータの立ち上がりのタイミングで値が反転する第1の信号と、該シリアルデータの立ち下がりのタイミングで値が反転する第2の信号と、を生成する信号生成部と、
前記信号生成部が生成した前記第1の信号および前記第2の信号のそれぞれに対して個別に位相検出を行う位相検出部を備えてクロック再生を行うクロック再生部と、
を備え、
各前記位相検出部は、前記第1の信号または前記第2の信号を入力するフリップフロップ回路を備え、
前記フリップフロップ回路は、前記第1の信号または前記第2の信号とクロック信号とを入力する第1のDラッチ回路と、前記クロック信号を所定時間遅延させる遅延器と、前記第1のDラッチ回路の出力と前記遅延器の出力とを入力するとともに前記第1のDラッチ回路とは異なる方向のクロック信号の遷移において前記第1のDラッチ回路の出力を取り込む第2のDラッチ回路と、を備える、
データ受信装置。 - 前記信号生成部は、前記シリアルデータの立ち上がりのタイミングで自身の出力を反転させて前記第1の信号を生成する第3のDラッチ回路と、前記シリアルデータの立ち下がりのタイミングで自身の出力を反転させて前記第2の信号を生成する第4のDラッチ回路と、を備える、請求項1に記載のデータ受信装置。
- 前記シリアルデータの符号が遷移しないタイミングで前記第3のDラッチ回路及び前記第4のDラッチ回路のリセットを解除するリセット解除回路をさらに備える、請求項2に記載のデータ受信装置。
- 各前記位相検出部のそれぞれの前記フリップフロップ回路の出力信号の排他的論理和演算を行って前記クロック信号に同期した前記シリアルデータを生成する排他的論理和回路を更に備える、請求項1に記載のデータ受信装置。
- 各前記位相検出部による位相検出の結果に基づいて駆動するチャージポンプをさらに備える、請求項1に記載のデータ受信装置。
- 前記チャージポンプの出力に応じて電圧制御発振器の駆動電圧を生成するループフィルタをさらに備える、請求項5に記載のデータ受信装置。
- 前記シリアルデータは映像データである、請求項1に記載のデータ受信装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017174289 | 2017-09-11 | ||
JP2017174289 | 2017-09-11 | ||
PCT/JP2018/027208 WO2019049524A1 (ja) | 2017-09-11 | 2018-07-20 | データ受信装置及びデータ送受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019049524A1 JPWO2019049524A1 (ja) | 2020-10-15 |
JP7186708B2 true JP7186708B2 (ja) | 2022-12-09 |
Family
ID=65633762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019540808A Active JP7186708B2 (ja) | 2017-09-11 | 2018-07-20 | データ受信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11212074B2 (ja) |
JP (1) | JP7186708B2 (ja) |
WO (1) | WO2019049524A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113364452B (zh) * | 2020-03-05 | 2024-07-12 | 瑞昱半导体股份有限公司 | 时钟数据恢复装置与时钟数据恢复方法 |
WO2023037607A1 (ja) | 2021-09-08 | 2023-03-16 | ソニーセミコンダクタソリューションズ株式会社 | データ伝送装置およびデータ伝送システム |
WO2023178432A1 (en) * | 2022-03-23 | 2023-09-28 | Nicoya Lifesciences, Inc. | Optical analysis on digital microfluidic (dmf) cartridges |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111487A (ja) | 1999-10-12 | 2001-04-20 | Matsushita Electric Ind Co Ltd | 光伝送装置および信号受信方法 |
JP2002044063A (ja) | 2000-07-31 | 2002-02-08 | Nikon Corp | クロック信号再生装置 |
JP2004135318A (ja) | 2002-10-09 | 2004-04-30 | Agilent Technol Inc | 改善されたタイミングマージンを有する位相検出器 |
JP2012080337A (ja) | 2010-10-01 | 2012-04-19 | Sony Corp | 位相比較器およびクロックデータリカバリ回路 |
JP2012507204A5 (ja) | 2009-10-23 | 2012-11-29 | ||
JP2016092445A (ja) | 2014-10-29 | 2016-05-23 | 株式会社リコー | シリアル通信システム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5313492A (en) | 1991-02-12 | 1994-05-17 | Nec Corporation | Data modulator/demodulator |
JP2723735B2 (ja) * | 1991-02-12 | 1998-03-09 | 日本電気株式会社 | データ変復調装置 |
JPH05259945A (ja) * | 1992-03-12 | 1993-10-08 | Fujitsu Ltd | ディジタル加入者線伝送方式 |
KR100813010B1 (ko) | 2006-11-09 | 2008-03-13 | (주)링스텔레콤 | 반이중 방식으로 영상 신호를 송신하고 전이중 방식으로음성 및 데이터 신호를 전송하는 방법 및 그 방법을 이용한신호 전송용 모뎀 |
US20100104029A1 (en) | 2008-10-27 | 2010-04-29 | Inyeol Lee | Independent link(s) over differential pairs using common-mode signaling |
JP5385718B2 (ja) * | 2009-07-28 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | クロックデータリカバリ回路 |
JP6003102B2 (ja) * | 2012-03-06 | 2016-10-05 | ソニー株式会社 | データ受信回路、データ送信回路、データ送受信装置、データ伝送システムおよびデータ受信方法 |
US8664983B1 (en) * | 2012-03-22 | 2014-03-04 | Altera Corporation | Priority control phase shifts for clock signals |
KR101327221B1 (ko) * | 2012-07-06 | 2013-11-11 | 주식회사 실리콘웍스 | 클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법 |
-
2018
- 2018-07-20 WO PCT/JP2018/027208 patent/WO2019049524A1/ja active Application Filing
- 2018-07-20 US US16/643,635 patent/US11212074B2/en active Active
- 2018-07-20 JP JP2019540808A patent/JP7186708B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111487A (ja) | 1999-10-12 | 2001-04-20 | Matsushita Electric Ind Co Ltd | 光伝送装置および信号受信方法 |
JP2002044063A (ja) | 2000-07-31 | 2002-02-08 | Nikon Corp | クロック信号再生装置 |
JP2004135318A (ja) | 2002-10-09 | 2004-04-30 | Agilent Technol Inc | 改善されたタイミングマージンを有する位相検出器 |
JP2012507204A5 (ja) | 2009-10-23 | 2012-11-29 | ||
JP2012080337A (ja) | 2010-10-01 | 2012-04-19 | Sony Corp | 位相比較器およびクロックデータリカバリ回路 |
JP2016092445A (ja) | 2014-10-29 | 2016-05-23 | 株式会社リコー | シリアル通信システム |
Also Published As
Publication number | Publication date |
---|---|
JPWO2019049524A1 (ja) | 2020-10-15 |
US11212074B2 (en) | 2021-12-28 |
US20200213076A1 (en) | 2020-07-02 |
WO2019049524A1 (ja) | 2019-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9036755B2 (en) | Circuits and methods for time-average frequency based clock data recovery | |
US8074125B2 (en) | Apparatus and method for transmitting and receiving data bits | |
US10291241B2 (en) | Referenceless clock and data recovery circuits | |
US7307558B1 (en) | Dual shift register data serializer | |
JP7186708B2 (ja) | データ受信装置 | |
US10009166B2 (en) | Hybrid clock data recovery circuit and receiver | |
US8170168B2 (en) | Clock data recovery circuit | |
JP4438857B2 (ja) | 通信システム、受信装置、および受信方法 | |
US20120105115A1 (en) | Clock and data recovery circuit | |
US10419204B2 (en) | Serializer-deserializer with frequency doubler | |
US10476707B2 (en) | Hybrid half/quarter-rate DFE | |
CN109857692B (zh) | 驱动器和数据传输方法 | |
JP2012044446A (ja) | クロックデータリカバリ回路 | |
US9467092B1 (en) | Phased locked loop with multiple voltage controlled oscillators | |
US7664215B2 (en) | Signal alignment based on data signal | |
KR20110025442A (ko) | 클럭 정보 및 데이터 정보를 포함하는 신호를 수신하는 수신기 및 클럭 임베디드 인터페이스 방법 | |
KR101002242B1 (ko) | 쿼터-레이트 선형 위상 검출기를 이용한 듀얼 레이트 클록 및 데이터 복원 회로 | |
US10396803B2 (en) | Clock and data recovery of sub-rate data | |
JP2007053685A (ja) | 半導体集積回路装置 | |
JP2013183271A (ja) | クロックデータリカバリ回路 | |
JP5177905B2 (ja) | Cdr回路 | |
CN108599759B (zh) | 基于内嵌时钟位的时钟cdr电路及控制装置 | |
JP6945198B2 (ja) | クロックリカバリシステム | |
US7864912B1 (en) | Circuits, architectures, a system and methods for improved clock data recovery | |
KR20080051662A (ko) | 데이터 속도의 1/4 주파수 클럭을 사용하는 고속의 클럭 및데이터 복원 회로 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7186708 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |