JP7166876B2 - 電源装置及び医用画像診断装置 - Google Patents

電源装置及び医用画像診断装置 Download PDF

Info

Publication number
JP7166876B2
JP7166876B2 JP2018207957A JP2018207957A JP7166876B2 JP 7166876 B2 JP7166876 B2 JP 7166876B2 JP 2018207957 A JP2018207957 A JP 2018207957A JP 2018207957 A JP2018207957 A JP 2018207957A JP 7166876 B2 JP7166876 B2 JP 7166876B2
Authority
JP
Japan
Prior art keywords
circuit
periodic pulse
gate signal
power supply
superimposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018207957A
Other languages
English (en)
Other versions
JP2020078102A (ja
Inventor
光一 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Medical Systems Corp
Original Assignee
Canon Medical Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Medical Systems Corp filed Critical Canon Medical Systems Corp
Priority to JP2018207957A priority Critical patent/JP7166876B2/ja
Publication of JP2020078102A publication Critical patent/JP2020078102A/ja
Application granted granted Critical
Publication of JP7166876B2 publication Critical patent/JP7166876B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Description

本発明の実施形態は、電源装置及び医用画像診断装置に関する。
磁気共鳴イメージング装置、X線CT装置、X線診断装置、光線治療装置等の医用画像診断装置では、インバータ回路を内蔵した電源装置が用いられることが多い。この種の電源装置では、インバータ回路のパワーデバイスのスイッチング動作に起因したノイズにより、インバータ回路を駆動するためのゲート信号を中継するゲートドライブ回路に異常が発生する場合がある。スイッチング動作に起因したノイズには、コモンモード電流やサージ電圧等が含まれる。
主な異常として、ゲートドライブ回路を構成するCMOS(Complementary Metal Oxide Semiconductor)素子内に存在する寄生サイリスタによるラッチアップがある。ラッチアップが発生すると、ゲートドライブ回路の出力が高電位又は低電位にはりついてしまい、インバータ回路を正常に駆動できなくなる。従って、ゲートドライブ回路におけるラッチアップを早期に判定し、インバータ回路を速やかに停止させる必要がある。
特開2000-235405号公報 特開平1-246642号公報
しかしながら、従来の電源装置では、ラッチアップの発生の判定に漏れが生じる場合があった。
本発明が解決しようとする課題は、ラッチアップの発生を適切に判定することである。
実施形態に係る電源装置は、判定回路を備える。前記判定回路は、インバータ回路を駆動するためのゲート信号を中継するゲートドライブ回路におけるラッチアップの発生を、前記ゲート信号に重畳させた既知の周期性パルスの有無により判定する。
図1は、一実施形態に係る医用画像診断装置とその内部の電源装置の例を示す図である。 図2は、電源装置の構成例を示すブロック図である。 図3は、電源装置内の各部の信号変化の例を示す図(1)である。 図4は、電源装置内の各部の信号変化の例を示す図(2)である。 図5は、比較例を示す図(1)である。 図6は、比較例を示す図(2)である。
以下、図面を参照して、電源装置及び医用画像診断装置の各実施形態を説明する。なお、実施形態は、以下の内容に限られるものではない。また、1つの実施形態や変形例に記載された内容は、原則として他の実施形態や変形例にも同様に適用される。
図1は、一実施形態に係る医用画像診断装置1とその内部の電源装置2の例を示す図である。図1において、医用画像診断装置1は、例えば、磁気共鳴イメージング装置、X線CT装置、X線診断装置、光線治療装置等である。
医用画像診断装置1の内部には、医用画像診断装置1の各部に電源を供給するための電源装置2が設けられている。電源装置2にはインバータ回路が内蔵されており、電源装置2は所望の電圧又は電流の電源を医用画像診断装置1の各部に対して供給する。なお、電源装置2は、所定の波形の電圧又は電流を供給する場合と、直流の電圧又は電流を供給する場合とがある。所定の波形の電圧又は電流を供給する場合としては、例えば、磁気共鳴イメージング装置の傾斜磁場電源として、撮像空間に印加される傾斜磁場の波形に応じた電圧又は電流を傾斜磁場コイルに出力するのに用いられる。また、直流の電圧又は電流を供給する場合としては、例えば、X線CT装置のX線管に印加する高電圧を生成するのに用いられる。
図2は、電源装置2の構成例を示すブロック図である。図2において、電源装置2は、コントローラ21と、1次側ゲートドライブ回路22と、絶縁トランス23と、2次側ゲートドライブ回路24と、インバータ回路25とを備えている。コントローラ21、1次側ゲートドライブ回路22、絶縁トランス23、2次側ゲートドライブ回路24、インバータ回路25は、一つの筐体内に設けられるものでもよいし、複数の筐体に分けられて医用画像診断装置1内に設けられるものでもよい。
コントローラ21は、インバータ回路25を制御するためのゲート信号を生成して次段の1次側ゲートドライブ回路22に対して出力する機能を有している。コントローラ21は、例えば、終段のインバータ回路25から得た出力電流又は出力電圧等のフィードバック信号と内部の基準電圧等とを比較し、終段のインバータ回路25の出力電流又は出力電圧等が所望の値になるようにゲート信号のオン期間とオフ期間を変化させる。なお、コントローラ21は、電源装置2における制御以外の、医用画像診断装置1の一部の制御を兼ねる場合もある。
1次側ゲートドライブ回路22は、コントローラ21から出力されたゲート信号を中継する機能を有しており、ノイズの発生源であるインバータ回路25から離れ、コントローラ21側に近い位置に設けられている。1次側ゲートドライブ回路22は、周期性パルス重畳回路221と、周期性パルス生成回路222とを備えている。周期性パルス重畳回路221は、重畳回路の一例である。
周期性パルス生成回路222は、ラッチアップ検知用の既知の周期性パルスを発生する機能を有している。周期性パルス重畳回路221は、コントローラ21から入力されたゲート信号に対して、周期性パルス生成回路222で生成された周期性パルスを重畳する機能を有している。なお、周期性パルスの重畳には、ゲート信号に対して周期性パルスを単純に加算又は減算する場合と、ゲート信号を周期性パルスにより変調する場合とがある。変調には、振幅変調(AM:Amplitude Modulation)や周波数変調(FM:Frequency Modulation)等がある。
絶縁トランス23は、一次巻線と二次巻線とが絶縁されている変圧器であり、ノイズの影響を排除すべき1次側ゲートドライブ回路22より上流と、2次側ゲートドライブ回路24より下流とを直流的に分離する機能を有している。絶縁トランス23により阻止されるのは直流成分であるため、周期性パルスが重畳されたゲート信号の通過に支障はない。
2次側ゲートドライブ回路24は、絶縁トランス23を通過してきたゲート信号を中継し、インバータ回路25にゲート信号を供給する機能を有している。2次側ゲートドライブ回路24は、ラッチアップ判定回路241と、ラッチアップ判定回路241内の周期性パルス除去回路242と、ゲート信号遮断回路243と、バックゲートバイアス生成回路244とを備えている。ラッチアップ判定回路241は、判定回路の一例である。周期性パルス除去回路242は、除去回路の一例である。ゲート信号遮断回路243は、遮断回路の一例である。
ラッチアップ判定回路241の周期性パルス除去回路242は、絶縁トランス23を通して入力された、周期性パルスが重畳されたゲート信号から周期性パルスを除去するとともに、周期性パルスが重畳されているか否かを判定して、周期性パルスが重畳されているか否かを示す周期性パルス存否信号を出力する機能を有している。周期性パルスが重畳されているか否かを示す周期性パルス存否信号の生成は、例えば、単安定マルチバイブレータやハイパスフィルタ(High Pass Filter)等により行われる。周期性パルスの除去は、例えば、ゲート信号のパルスの周波数帯を通過させ、周期性パルスの周波数帯を減衰させて通過させないローパスフィルタ(Low Pass Filter)等により行われる。
単安定マルチバイブレータによる場合、周期性パルスにより単安定マルチバイブレータにトリガがかけられて非安定状態に移行し、単安定マルチバイブレータの非安定状態から安定状態への復帰時間が周期性パルスの周期よりも若干長めに設定されることで、周期性パルスが連続して到来している場合には単安定マルチバイブレータの出力が一定となり、周期性パルスが途切れると単安定マルチバイブレータの出力が反転することで、周期性パルスが重畳されているか否かを示す周期性パルス存否信号が生成される。ハイパスフィルタによる場合、ゲート信号のパルスの周波数帯を減衰させ、周期性パルスの周波数帯を通過させることで、通過した信号のレベルが高い場合は周期性パルスが存在することを示し、通過した信号のレベルが低い場合は周期性パルスが存在しないことを示すものとすることができる。
ゲート信号遮断回路243は、ラッチアップ判定回路241の周期性パルス除去回路242からの周期性パルス存否信号が周期性パルスの存在を示している場合には、周期性パルス除去回路242から入力された周期性パルスの除去後のゲート信号を後続のインバータ回路25に出力する機能を有している。また、ゲート信号遮断回路243は、周期性パルス存否信号が周期性パルスの存在を示していない場合、すなわち、ラッチアップの発生により周期性パルスが消失している場合には、周期性パルス除去回路242からのゲート信号のインバータ回路25への供給を停止し、バックゲートバイアス生成回路244から入力されたバックゲートバイアスをインバータ回路25に出力する機能を有している。なお、ラッチアップの発生により周期性パルスが消失している場合には、ゲート信号の基本的なパルスも消失し、高電位又は低電位にはりついてしまっている場合がほとんどである。
バックゲートバイアス生成回路244は、ラッチアップの発生時にインバータ回路25のパワーデバイス251の停止を促進するためのバックゲートバイアスを出力する機能を有している。バックゲートバイアスは、例えば、インバータ回路25のパワーデバイス251が正の電圧により駆動されるものである場合には、バックゲートバイアスを負の電圧とすることで、パワーデバイス251のゲート又はベースに滞留する電荷を急速に消失させ、スイッチング動作を急速に停止させる。
なお、インバータ回路25内のパワーデバイス251等の構成によっては、ラッチアップが検知された時点でパワーデバイス251等を即座に停止させてしまうと不都合が生ずる場合があるため、バックゲートバイアス生成回路244は、インバータ回路25から内部の動作状態を示すタイミング信号を取得し、望ましいタイミングでバックゲートバイアスを出力するようにしている。例えば、インバータ回路25内においてパワーデバイス251等がオン又はオフした際の過渡的な電流が流れている途中での急激な停止は好ましくない。また、インバータ回路25内においてパワーデバイス251等がインバータブリッジを構成している場合、入力段のパワーデバイス251をオフさせる動作が、内部の他のパワーデバイスをオンさせる動作にもなるため、単純に入力段のパワーデバイス251をオフさせる方向の動作が安全とはいえない。また、インバータ回路25内の動作の遅延からも、単純に入力段のパワーデバイス251をオフさせる方向の動作が安全とはいえない。そのため、インバータ回路25は、内部での処理において安全に停止できる期間を示すタイミング信号を出力することで、安全な状態で停止させるようにすることができる。
インバータ回路25は、2次側ゲートドライブ回路24のゲート信号遮断回路243からゲート信号が与えられて駆動するパワーデバイス251を有している。パワーデバイス251はスイッチング素子であり、IGBT(Insulated Gate Bipolar Transistor)やFWD(Free Wheeling Diode)等を有する。なお、インバータ回路25は、直流の電圧又は電流を供給する場合には、変圧、整流、平滑等の機能も備えている。
図3は、電源装置2内の各部の信号変化の例を示す図であり、ラッチアップが発生していない正常時の波形を示している。図3において、上段から、コントローラ21から出力されるゲート信号、1次側ゲートドライブ回路22の周期性パルス生成回路222から出力される周期性パルス、1次側ゲートドライブ回路22の周期性パルス重畳回路221から出力される、周期性パルスが重畳されたゲート信号、2次側ゲートドライブ回路24の周期性パルス除去回路242から出力され、ゲート信号遮断回路243を介してインバータ回路25のパワーデバイス251に供給される、周期性パルスが除去されたゲート信号、がそれぞれ示されている。なお、図では周期性パルスの周期が誇張して描かれているが、ゲート信号のパルスが数10kHzのオーダーであるのに対し、周期性パルスは数MHzのオーダーであり、ゲート信号のパルスに対して周期性パルスは2桁程度の短い周期である。
図3に示された状態では、周期性パルスが除去されたゲート信号がインバータ回路25のパワーデバイス251に供給され、正常に電源の供給が行われる。
図4は、電源装置2内の各部の信号変化の例を示す図であり、正常状態からラッチアップが発生して異常状態となった場合の波形を示している。図4において、上段から、コントローラ21から出力されるゲート信号、1次側ゲートドライブ回路22の周期性パルス生成回路222から出力される周期性パルス、1次側ゲートドライブ回路22の周期性パルス重畳回路221から出力される、周期性パルスが重畳されたゲート信号、2次側ゲートドライブ回路24の周期性パルス除去回路242から出力され、ゲート信号遮断回路243を介してインバータ回路25のパワーデバイス251に供給される、周期性パルスが除去されたゲート信号、がそれぞれ示されている。
ここで、周期性パルスが重畳されたゲート信号の波形に対して記入された時刻t1においてラッチアップが発生したとすると、周期性パルスが重畳されたゲート信号は、例えば、図示のように高電位側に固定される。そのため、本来は周期性パルスの周期によりレベル変化があるはずの時刻t2においてレベル変化が生じないため、周期性パルス除去回路242により周期性パルスが存在しないと判断され、ラッチアップが判定される。これにより、続く時刻t3において、ゲート信号遮断回路243によりインバータ回路25のパワーデバイス251へのゲート信号の供給が停止される。なお、インバータ回路25のパワーデバイス251には、バックゲートバイアス生成回路244からのバックゲートバイアスが印加される。
このように、ラッチアップが発生してから、周期性パルスの周期程度の時間内にラッチアップが判定され、インバータ回路25へのゲート信号の供給が停止され、バックゲートバイアスによりパワーデバイス251等の停止が促進されることとなり、インバータ回路25の損傷等を防止することができる。なお、ラッチアップが発生したことは、電源装置2を収容する医用画像診断装置1にもラッチアップ判定回路241から報知され、電源装置2のリセット動作等の後処理が行われる。
図5及び図6は、比較例を示す図である。図5において、ゲートドライブ回路31と、異常検知回路32と、ゲート信号遮断回路33と、インバータ回路34とが設けられている。ゲート信号を中継するゲートドライブ回路31とは独立に異常検知回路32が設けられ、異常検知回路32によりゲート信号遮断回路33を制御し、異常検知時にゲートドライブ回路31からインバータ回路34へのゲート信号を遮断するようにしている。
異常検知回路32は、ゲートドライブ回路31に入力されるのと同じゲート信号を入力しており、ゲート信号に異常が発生すると異常を検知する。また、ゲートドライブ回路31と異常検知回路32とが同時にラッチアップした場合にも異常を検知する。すなわち、異常検知回路32は自身がラッチアップした際にも、異常を検知するよう構成されている。
図6は、図5におけるゲートドライブ回路31及び異常検知回路32の具体的な構成例を示しており、ゲートドライブ回路31の一部がCMOS IC35の回路素子36により構成され、異常検知回路32の一部が同じCMOS IC35の回路素子37により構成されている。ラッチアップはインバータ回路34からのノイズが印加されることで発生することから、同じCMOS IC35内の回路素子36と回路素子37とが同時にラッチアップする可能性が高い。なお、異常検知回路32がゲートドライブ回路31の出力信号等を直接に監視して異常を検知する構成をとっていないのは、異常検知回路32から見てゲートドライブ回路31は独立した他の回路であって、出力信号等に不用意に回路素子を接続することは、信号の干渉を招き、動作に微妙な影響を及ぼして誤動作を生じさせるおそれがあるためである。
しかし、図5及び図6において、ゲートドライブ回路31や回路素子36にラッチアップが発生しても、必ずしも異常検知回路32や回路素子37においてラッチアップが発生するとは限らず、そのような場合はラッチアップの検知漏れにつながる。
上記の比較例に対し、図2に示した実施形態では、ゲート信号を処理するラッチアップ判定回路241の周期性パルス除去回路242の中で周期性パルスの存在の有無を判定するようにしているため、ラッチアップの発生の判定漏れが発生することはなくなる。すなわち、ゲート信号の処理とラッチアップの判定とを同一の信号系の回路で処理することができるため、別回路を追加する場合のような干渉を考慮する必要がなく、回路の本来の処理機能としてラッチアップの発生の判定を実現することができる。また、インバータ回路25の直前の2次側ゲートドライブ回路24においてゲート信号に周期性パルスが存在するか否かによりラッチアップの有無を判定しているため、インバータ回路25より前段のほぼ全ての回路部分におけるラッチアップを監視することができる。また、周期性パルスの周期と同等の時間内にラッチアップの発生を判定することができるため、インバータ回路25のパワーデバイス251を迅速に遮断することが可能となり、パワーデバイス251の損傷等を有効に防止することができる。前述したように、ゲート信号のパルスが数10kHzのオーダーであるのに対し、周期性パルスは数MHzのオーダーであり、ラッチアップの発生から極めて短時間に判定することができる。
以上説明された少なくとも1つの実施形態によれば、ラッチアップの発生を適切に判定することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1 医用画像診断装置
2 電源装置
21 コントローラ
22 1次側ゲートドライブ回路
221 周期性パルス重畳回路
222 周期性パルス生成回路
23 絶縁トランス
24 2次側ゲートドライブ回路
241 ラッチアップ判定回路
242 周期性パルス除去回路
243 ゲート信号遮断回路
244 バックゲートバイアス生成回路
25 インバータ回路
251 パワーデバイス

Claims (8)

  1. インバータ回路を駆動するためのゲート信号を中継するゲートドライブ回路におけるラッチアップの発生を、前記ゲート信号に重畳させた既知の周期性パルスの有無により判定する判定回路、
    を備える電源装置。
  2. 前記ゲート信号に対して前記周期性パルスを重畳させる重畳回路と、
    前記周期性パルスが重畳されたゲート信号に前記周期性パルスが重畳されているか否かを判断し、前記周期性パルスを除去したゲート信号を生成する除去回路と、
    を備える請求項1に記載の電源装置。
  3. 前記周期性パルスが重畳されている場合に、前記周期性パルスが除去されたゲート信号を前記インバータ回路に供給し、前記周期性パルスが重畳されていない場合に、前記インバータ回路へのゲート信号の供給を停止する遮断回路、
    を備える請求項2に記載の電源装置。
  4. 前記遮断回路は、前記周期性パルスが重畳されていない場合に、前記インバータ回路に所定のバイアスを出力する、
    請求項3に記載の電源装置。
  5. 絶縁トランスを介して接続された1次側ゲートドライブ回路と2次側ゲートドライブ回路とを備え、
    前記重畳回路は前記1次側ゲートドライブ回路に設けられ、
    前記除去回路及び前記遮断回路は前記2次側ゲートドライブ回路に設けられる、
    請求項3に記載の電源装置。
  6. 前記周期性パルスは、前記ゲート信号に加算されることで重畳される、
    請求項1~5のいずれか一つに記載の電源装置。
  7. 前記周期性パルスは、前記ゲート信号に重畳される、
    請求項1~5のいずれか一つに記載の電源装置。
  8. インバータ回路を駆動するためのゲート信号を中継するゲートドライブ回路におけるラッチアップの発生の判定を、前記ゲート信号に重畳させた既知の周期性パルスの有無により判定する回路を有する電源装置
    を備える医用画像診断装置。
JP2018207957A 2018-11-05 2018-11-05 電源装置及び医用画像診断装置 Active JP7166876B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018207957A JP7166876B2 (ja) 2018-11-05 2018-11-05 電源装置及び医用画像診断装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018207957A JP7166876B2 (ja) 2018-11-05 2018-11-05 電源装置及び医用画像診断装置

Publications (2)

Publication Number Publication Date
JP2020078102A JP2020078102A (ja) 2020-05-21
JP7166876B2 true JP7166876B2 (ja) 2022-11-08

Family

ID=70724549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018207957A Active JP7166876B2 (ja) 2018-11-05 2018-11-05 電源装置及び医用画像診断装置

Country Status (1)

Country Link
JP (1) JP7166876B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5615470B1 (ja) 2014-03-17 2014-10-29 三菱電機株式会社 電力供給制御装置、及びプログラマブルロジックコントローラ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715949A (ja) * 1993-06-28 1995-01-17 Fuji Electric Co Ltd 電力変換装置のゲート駆動回路
US5541547A (en) * 1995-05-03 1996-07-30 Sun Microsystems, Inc. Test generator system for controllably inducing power pin latch-up and signal pin latch-up in a CMOS device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5615470B1 (ja) 2014-03-17 2014-10-29 三菱電機株式会社 電力供給制御装置、及びプログラマブルロジックコントローラ

Also Published As

Publication number Publication date
JP2020078102A (ja) 2020-05-21

Similar Documents

Publication Publication Date Title
WO2012117893A1 (ja) 電力変換装置
US9906163B2 (en) Device and method for safe control of a semiconductor switch of an inverter
JP2007259533A (ja) 半導体素子の保護回路
TWI571031B (zh) 保護裝置、系統及維持閘極驅動器端子上的穩定輸出的方法
JP2016533157A (ja) ソリッドステート限流器内のゲート駆動回路に絶縁電力を供給するシステム及び方法
JP6099776B2 (ja) 電力変換装置
JP5880494B2 (ja) スイッチング制御回路
KR20150062047A (ko) 인버터 시스템의 스위칭 소자 고장 검출 장치 및 방법
US9900009B2 (en) Level shift circuit
JP7166876B2 (ja) 電源装置及び医用画像診断装置
JP6208024B2 (ja) 電力変換装置および電力変換装置の制御方法
EP2860538A1 (en) Locating loose connections in an electrical circuit
JP4947897B2 (ja) 保護されたデュアルボルテージ超小形電子回路の電源構成
JP5876938B2 (ja) コンバータ回路の少なくとも1つの相電圧源によって励振されるアークを除去するための方法
WO2015104921A1 (ja) 車載用電子制御装置
US8305080B2 (en) Power supply for magnetic resonance imaging system
JP2017085895A (ja) 電力変換装置の駆動回路
JP7331582B2 (ja) 電源装置
JP2019192715A (ja) レーザ装置およびその電源装置
JP2018147951A (ja) 高周波電源用の電源制御装置および高周波電源の制御方法、ならびにレーザ加工システム用の光源
US10480811B1 (en) Safety gas valve relay driving circuits
JP2016005344A (ja) 保護回路
JP2016115951A (ja) モータ駆動装置およびそれを備えた電動機
BR102023000824A2 (pt) Sistema de acionamento por motor, e, método de aterramento de uma unidade de acionador de porta incluída em um sistema de acionamento por motor
JPH02164223A (ja) インバータの接地保護装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221026

R150 Certificate of patent or registration of utility model

Ref document number: 7166876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150