JP7159891B2 - 半導体装置 - Google Patents

Description

本開示は、半導体装置に関するものである。

一対の電極（バスバー）を備える半導体装置が知られている（例えば、特許文献１および特許文献２参照）。一対の電極は、それぞれ屈曲した平板状の形状を有する。平坦部が互いに対向するように、一対の電極は配置されている。

特開２０１２－１０５３８２号公報 特開２０１２－２４９４５３号公報

上記一対の電極の位置関係は、インダクタンスの大きさに影響する。適切な位置関係に上記電極を配置することにより、インダクタンスを低減することができる。適切な位置関係に対する上記電極の配置のばらつきは、インダクタンスのばらつきを招く。そこで、インダクタンスのばらつきを抑制することが可能な半導体装置を提供することを目的の１つとする。

本開示に従った半導体装置は、第１主面を有する放熱板と、第１主面上に配置され、放熱板の板厚方向において第１主面が位置する側と反対側に位置する第２主面を有する回路基板と、放熱板に固定され、第１主面に交差する方向に立ち上がり、回路基板の外周を取り囲むケースと、回路基板と電気的に接続される第１部分、平面状の第１面を有しケースによって取り囲まれる空間に位置する第２部分およびケースの外周面からケースの外周面と交差する方向に突出する第３部分を含む第１電極と、回路基板と電気的に接続される第４部分、第１面に対向する平面状の第２面を有し放熱板の板厚方向において回路基板と第２部分との間であってケースによって取り囲まれる空間に位置する第５部分およびケースの外周面からケースの外周面と交差する方向に突出する第６部分を含む第２電極と、を備える。回路基板およびケースのうちの少なくともいずれか一方は、放熱板の板厚方向において第２部分と接触することにより、放熱板の板厚方向における第２部分の位置を規制する第１規制部を含む。回路基板およびケースのうちの少なくともいずれか一方は、放熱板の板厚方向において第５部分と接触することにより、放熱板の板厚方向における第５部分の位置を規制する第２規制部を含む。

上記半導体装置は、インダクタンスのばらつきを抑制することができる。

実施の形態１の半導体装置を放熱板の板厚方向に見た平面図である。 図１に示す半導体装置の側面図であり、図１における矢印ＩＩの方向に見た状態を示す。 図１に示す半導体装置の側面図であり、図１における矢印ＩＩＩの方向に見た状態を示す。 実施の形態１の半導体装置のうちの蓋を取り除いた状態を示す図である。 図４に示す半導体装置のケース内の部品を破線で示す側面図である。 実施の形態１の第１電極を放熱板の板厚方向に見た平面図である。 実施の形態１の第２電極を放熱板の板厚方向に見た平面図である。 第１突出部の一部を示す側面図である。 第１貫通孔および第２貫通孔に第１突出部を差し込んだ状態を示す側面図である。 実施の形態２の半導体装置を放熱板の板厚方向に見た平面図である。 図１０に示す半導体装置のケース内の部品を破線で示す側面図である。 図１０に示す半導体装置をＸＩＩ－ＸＩＩで切断した状態を示す概略断面図である。 図１０に示す半導体装置において第１電極および第２電極を取り除いた状態を示す平面図である。 第２突出部の概略斜視図である。 第２電極を配置した状態を示す概略斜視図である。 第２電極および第１電極を配置した状態を示す概略斜視図である。 実施の形態３の半導体装置に備えられる第２突出部および第２電極を示す概略斜視図である。 第１切り欠きを第２突出部に嵌め込んだ状態を示す概略斜視図である。 第２電極および第１電極を配置した状態を示す概略斜視図である。 実施の形態４の半導体装置に備えられる第２突出部、第１電極および第２電極を示す概略斜視図である。 実施の形態５の半導体装置において第１電極および第２電極を取り除いた状態を示す平面図である。 図２１に示す半導体装置のケース内の部品を破線で示す側面図である。 図２１において第２電極を配置した状態を示す平面図である。 図２３に示す半導体装置のケース内の部品を破線で示す側面図である。 図２１において第２電極および第１電極を配置した状態を示す平面図である。 図２５に示す半導体装置のケース内の部品を破線で示す側面図である。 実施の形態６の半導体装置を放熱板の板厚方向に見た平面図である。 図２７に示す半導体装置のケース内の部品を破線で示す側面図である。 図２７に示す半導体装置において第１電極および第２電極を取り除いた状態を示す平面図である。 図２９に示す半導体装置のケース内の部品を破線で示す側面図である。 実施の形態６の第２電極を放熱板の板厚方向に見た平面図である。 実施の形態６の第１電極を放熱板の板厚方向に見た平面図である。 図２９において第２電極を配置した状態を示す平面図である。 図３３に示す半導体装置のケース内の部品を破線で示す側面図である。 図２９において第２電極および第１電極を配置した状態を示す平面図である。 図３５に示す半導体装置のケース内の部品を破線で示す側面図である。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。本開示に係る半導体装置は、第１主面を有する放熱板と、第１主面上に配置され、放熱板の板厚方向において第１主面が位置する側と反対側に位置する第２主面を有する回路基板と、放熱板に固定され、第１主面に交差する方向に立ち上がり、回路基板の外周を取り囲むケースと、回路基板と電気的に接続される第１部分、平面状の第１面を有しケースによって取り囲まれる空間に位置する第２部分およびケースの外周面からケースの外周面と交差する方向に突出する第３部分を含む第１電極と、回路基板と電気的に接続される第４部分、第１面に対向する平面状の第２面を有し放熱板の板厚方向において回路基板と第２部分との間であってケースによって取り囲まれる空間に位置する第５部分およびケースの外周面からケースの外周面と交差する方向に突出する第６部分を含む第２電極と、を備える。回路基板およびケースのうちの少なくともいずれか一方は、放熱板の板厚方向において第２部分と接触することにより、放熱板の板厚方向における第２部分の位置を規制する第１規制部を含む。回路基板およびケースのうちの少なくともいずれか一方は、放熱板の板厚方向において第５部分と接触することにより、放熱板の板厚方向における第５部分の位置を規制する第２規制部を含む。

本開示の半導体装置は、放熱板の板厚方向に間隔をあけて第１電極の平面状の第１面と第２電極の平面状の第２面とが対向して配置される。このようにすることにより、半導体装置のインダクタンスの低減を図ることができる。

上記半導体装置においては、第１規制部は、放熱板の板厚方向において第２部分と接触することにより、放熱板の板厚方向における第２部分の位置を規制する。第２規制部は、放熱板の板厚方向において第５部分と接触することにより、放熱板の板厚方向における第５部分の位置を規制する。放熱板の板厚方向において第２部分および第５部分の位置をそれぞれ規制して、第１面と第２面とを精度よく位置決めすることができる。これにより、第２部分と第５部分との位置関係のばらつきを低減することができる。その結果、インダクタンスのばらつきを抑制することができる。

上記半導体装置において、回路基板には、ケースによって取り囲まれる空間に配置され、第２主面から放熱板の板厚方向に突出する第１突出部が設けられてもよい。第１突出部は、第２部分を支持する第１支持部と、放熱板の板厚方向において第２主面と第１支持部との間に位置し、第５部分を支持する第２支持部とを含んでもよい。第１支持部は、第１面と接触して第２部分の位置を規制する第１規制部であってもよい。第２支持部は、放熱板の板厚方向において第５部分のうちの回路基板と対向する面と接触して第５部分の位置を規制する第２規制部であってもよい。このようにすることにより、回路基板に設けられた第１突出部を利用して、より安定して第２部分および第５部分の位置をそれぞれ規制することができる。その結果、インダクタンスのばらつきを抑制することができる。

上記半導体装置において、第１突出部は、第２主面から突出する棒状の形状を有する端子と、端子の外周を覆う絶縁部材と、を含んでもよい。絶縁部材は、第１支持部および第２支持部を含んでもよい。サーミスタの制御やゲート電圧の制御のために、回路基板には、第２主面から突出する端子が配置される。回路基板に配置される端子を第１突出部の一部として利用して、第２部分の位置および第５部分の位置をそれぞれ規制することができる。

上記半導体装置において、絶縁部材は、円筒状であって、第１領域、放熱板の板厚方向において第１領域よりも第２主面が位置する側に配置され第１領域よりも径方向の厚みの厚い第２領域および放熱板の板厚方向において第２領域よりも第２主面が位置する側に配置され第２領域よりも径方向の厚みの厚い第３領域を含んでもよい。第２部分には、放熱板の板厚方向に貫通し、放熱板の板厚方向において第２主面とは反対側の第１突出部の端部および第１領域を差し込み可能な第１貫通孔が形成されてもよい。第５部分には、放熱板の板厚方向に貫通し、端部、第１領域および第２領域を差し込み可能な第２貫通孔が形成されてもよい。第１支持部は、第１領域と第２領域とを接続する面であってもよい。第２支持部は、第２領域と第３領域とを接続する面であってもよい。このようにすることにより、第１貫通孔および第２貫通孔に第１突出部を差し込んで、第２部分および第５部分の位置をそれぞれ規制することができる。この場合、第１貫通孔を規定する壁面および第２貫通孔を規定する壁面により、放熱板の板厚方向に交差する面に沿う方向への第２部分および第５部分の移動も規制することができる。したがって、半導体装置のインダクタンスの低減を図ることが容易になる。

上記半導体装置において、放熱板の板厚方向に見た平面視において、第１領域の外縁、第２領域の外縁および第３領域の外縁は、それぞれ円形状であってもよい。第１貫通孔および第２貫通孔は、円形の孔であってもよい。第１領域の外縁の直径をＤ_１、第２領域の外縁の直径をＤ_２、第３領域の外縁の直径をＤ_３、第１貫通孔の直径をＤ_ｘ、第２貫通孔の直径をＤ_ｙとすると、Ｄ_１＜Ｄ_ｘ＜Ｄ_２＜Ｄ_ｙ＜Ｄ_３の関係が成立してもよい。このように上記寸法の関係を成立させることにより、より確実に第１貫通孔および第２貫通孔に第１突出部を差し込んだ状態で、第１支持部により第２部分を支持し、第２支持部により第５部分を支持することができる。したがって、より確実に第２部分および第５部分の位置をそれぞれ規制することができる。

上記半導体装置において、第２主面には、複数の第１突出部が設けられてもよい。複数の第１貫通孔が、各複数の第１突出部に対応する位置に形成されてもよい。複数の第２貫通孔が、各複数の第１突出部に対応する位置に形成されてもよい。このようにすることにより、複数の第１突出部、第１貫通孔および第２貫通孔によって、第２部分および第５部分の位置を規制することができる。したがって、複数の箇所で第２部分および第５部分の位置を規制することができる。その結果、より確実にインダクタンスのばらつきを抑制することができる。

上記半導体装置において、ケースの内周面には、内周面に交差する方向に突出する第２突出部が設けられてもよい。第２突出部は、第２部分を支持する第３支持部と、放熱板の板厚方向において第２主面と第３支持部との間に位置し、第５部分を支持する第４支持部とを含んでもよい。第３支持部は、第１面と接触して第２部分の位置を規制する第１規制部であってもよい。第４支持部は、放熱板の板厚方向において第５部分のうちの回路基板と対向する面と接触して第５部分の位置を規制する第２規制部であってもよい。このような構造を採用することにより、ケースを製造する際にケースの内周面に第２突出部を併せて設けることができる。そして、第２突出部に含まれる第３支持部によって第２部分の位置を規制することができる。また、第２突出部に含まれる第４支持部によって第５部分の位置を規制することができる。

上記半導体装置において、第５部分には、第５部分の外縁から凹んで第２突出部を受け入れる第１切り欠きが形成されてもよい。このようにすることにより、第２電極の第５部分に形成された第１切り欠きに第２突出部を嵌め込んで、放熱板の板厚方向における第５部分の位置をより確実に規制することができる。また、放熱板の板厚方向において、第１電極が位置する側への第２電極の移動を規制することができる。したがって、より確実に第５部分の位置を規制することができる。

上記半導体装置において、第２突出部には、第２部分および第５部分のうちの少なくともいずれか一方を受け入れる形状に凹む第２切り欠きが形成されてもよい。このようにすることにより、第２突出部に形成された第２切り欠きに第２部分および第５部分のうちの少なくともいずれか一方を嵌め込んで、より確実に位置を規制することができる。

上記半導体装置において、ケースは、複数の第２突出部を含んでもよい。このようにすることにより、複数の第２突出部で第２部分および第５部分の位置を規制することができる。したがって、複数の箇所で第２部分および第５部分の位置をそれぞれ規制することができ、より確実にインダクタンスのばらつきを抑制することができる。

上記半導体装置において、ケースの内周面には、それぞれ放熱板の板厚方向に延びる第１溝および第２溝が形成されてもよい。第２部分は、第１溝に向かって突出し、第１溝に収容可能な第３突出部を含んでもよい。第５部分は、第２溝に向かって突出し、第２溝に収容可能な第４突出部を含んでもよい。ケースは、第１溝の内部に配置され、第１溝の延びる方向に交差する壁面である第５支持部と、第２溝の内部に配置され、第２溝の延びる方向に交差する壁面である第６支持部と、を含んでもよい。第５支持部は、第１溝に第３突出部を収容した状態で第１面と接触して第２部分の位置を規制する第１規制部であってもよい。第６支持部は、第２溝に第４突出部を収容した状態で放熱板の板厚方向において第５部分のうちの回路基板と対向する面と接触して第５部分の位置を規制する第２規制部であってもよい。

このようにすることにより、第１溝に第３突出部を収容した状態とし、第２溝に第４突出部を収容した状態として、放熱板の板厚方向において第２部分および第５部分の位置をそれぞれ規制することができる。その結果、インダクタンスのばらつきの抑制を図ることができる。また、第１溝を規定する壁面および第２溝を規定する壁面により、放熱板の板厚方向に交差する面に沿う第２部分および第５部分の移動も規制することができる。したがって、半導体装置のインダクタンスの低減を図ることが容易になる。

上記半導体装置において、放熱板の板厚方向に見て、第１溝と第２溝とは、異なる位置に形成されてもよい。このようにすることにより、第１溝と第３突出部との組合せおよび第２溝と第４突出部との組合せを間違えるおそれを低減することができる。したがって、より確実に第２部分および第５部分の位置をそれぞれ規制して、インダクタンスのばらつきを抑制することができる。

上記半導体装置において、放熱板の板厚方向に見て、第１溝は、第２部分を挟んで一対形成されてもよい。このようにすることにより、第２部分を挟んで一対形成される第１溝のそれぞれに第３突出部を収容させて第２部分の位置を規制することができる。したがって、第２部分の位置をより確実に規制することができ、インダクタンスのばらつきを抑制することができる。

上記半導体装置において、放熱板の板厚方向に見て、第２溝は、第５部分を挟んで一対形成されてもよい。このようにすることにより、第５部分を挟んで一対形成される第２溝のそれぞれに第４突出部を収容させて第５部分の位置を規制することができる。したがって、第５部分の位置をより確実に規制することができ、インダクタンスのばらつきを抑制することができる。

［本開示の実施形態の詳細］
次に、本開示の半導体装置の実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。

（実施の形態１）
本開示の実施の形態１における半導体装置の構成について説明する。図１は、実施の形態１の半導体装置を放熱板の板厚方向に見た平面図である。図２は、図１に示す半導体装置の側面図であり、図１における矢印ＩＩの方向に見た状態を示す。図３は、図１に示す半導体装置の側面図であり、図１における矢印ＩＩＩの方向に見た状態を示す。図４は、実施の形態１の半導体装置のうちの蓋を取り除いた状態を示す図である。図５は、図４に示す半導体装置のケース内の部品を破線で示す側面図である。

なお、図１～図５において、後述する第１突出部の構成を簡略化して図示している。また、図１以降において、Ｘ方向は、後述する第１壁部２４ａおよび第２壁部２４ｂが対向する方向を示し、Ｙ方向は、後述する第３壁部２４ｃおよび第４壁部２４ｄが対向する方向を示す。また、Ｚ方向は、ケースが後述する放熱板から立ち上がる方向を示す。

図１～図５を参照して、実施の形態１における半導体装置１１ａは、放熱板１２ａと、回路基板１３ａと、ケース１４ａと、第１電極１５ａと、第２電極１６ａと、第３電極１７ａと、を備える。

図５を参照して、放熱板１２ａは、金属製である。具体的には、放熱板１２ａは、例えば銅製である。放熱板１２ａの板厚方向に見た平面視において、放熱板１２ａの外形形状は、Ｘ方向の長さがＹ方向の長さよりも長い長方形状である。

放熱板１２ａは、一方の主面である第１主面２１ａを有する。第１主面２１ａ上に、回路基板１３ａが配置される。放熱板１２ａの他方の主面２１ｂには、例えば、放熱を効率的に行う放熱フィン（図示しない）等が取り付けられる場合がある。

回路基板１３ａは、放熱板１２ａの板厚方向において第１主面２１ａが位置する側と反対側に位置する第２主面２２ａを有する。回路基板１３ａの一方の主面である第２主面２２ａには、例えば銅板から構成される図示しない回路パターンが形成される。回路パターン上には、図示しない半導体チップが配置される。回路基板１３ａは、回路基板１３ａの他方の主面２２ｂと第１主面２１ａとが接触するよう配置される。

第２主面２２ａには、放熱板１２ａの板厚方向に突出する複数、本実施形態においては１０本の第１突出部２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ，２３ｆ，２３ｇ，２３ｈ，２３ｉ，２３ｊが設けられる。第１突出部２３ａ～２３ｊは、ケース１４ａによって取り囲まれる空間Ｓからその一部が突出するように配置される。第１突出部２３ａ～２３ｊは、互いに間隔をあけて設けられる。具体的には、第１突出部２３ａ～２３ｅは、Ｙ方向の位置は同じで、Ｘ方向に等間隔に並べて設けられる。第１突出部２３ｆ～２３ｊは、Ｙ方向の位置は同じで、Ｘ方向に等間隔に並べて設けられる。第１突出部２３ａ～２３ｊの形状は、同じである。第１突出部２３ａの具体的な構成については、後に詳述する。

ケース１４ａは、例えば絶縁性を有する樹脂製である。本実施形態において、ケース１４ａは、四角筒状である。ケース１４ａは、第１主面２１ａに交差する方向、本実施形態においては、第１主面２１ａに垂直な方向に立ち上がる形状である。ケース１４ａは、第１壁部２４ａと、第２壁部２４ｂと、第３壁部２４ｃと、第４壁部２４ｄとから構成される。第１壁部２４ａと第２壁部２４ｂとは、対となってＸ方向において対向して配置される。第３壁部２４ｃと第４壁部２４ｄとは、対となってＹ方向において対向して配置される。

ケース１４ａは、放熱板１２ａ上に配置される。ケース１４ａは、放熱板１２ａに固定される。具体的には、ケース１４ａのうちの放熱板１２ａ側に位置する面２５ａと第１主面２１ａとが接触して配置される。ケース１４ａの外周面２５ｂと放熱板１２ａの外周面２１ｃとが同一面を構成するように配置される。ケース１４ａは、回路基板１３ａの外周を取り囲む。

第１電極１５ａ、第２電極１６ａおよび第３電極１７ａはそれぞれ、一般にバスバーと呼ばれる部材である。第１電極１５ａ、第２電極１６ａおよび第３電極１７ａはそれぞれ、導電性を有する平板状の部材を複数回屈曲した形状である。第１電極１５ａ、第２電極１６ａおよび第３電極１７ａにより、半導体装置１１ａと外部との電気的な接続が確保される。

第１電極１５ａの構成について説明する。図６は、実施の形態１の第１電極１５ａを放熱板１２ａの板厚方向に見た平面図である。図６を併せて参照して、第１電極１５ａは、第１部分３１ａと、第２部分３２ａと、第３部分３３ａとを含む。第１部分３１ａと第３部分３３ａとの間に、第２部分３２ａが位置する。第１部分３１ａおよび第２部分３２ａは、ケース１４ａに取り囲まれる空間Ｓに位置する。第３部分３３ａは、空間Ｓの外に位置する。

第１部分３１ａは、Ｙ方向に間隔をあけて配置される２つの領域で構成される。第１部分３１ａは、第１電極１５ａを放熱板１２ａの板厚方向に見た平面視において、第２部分３２ａと重ならないように形成される。第１部分３１ａは、回路基板１３ａと電気的に接続される。第１電極１５ａは、第１部分３１ａにおいて回路基板１３ａと接続される。

図５を参照して、第２部分３２ａは、平面状の第１面４１ａを有する。第１面４１ａは、放熱板１２ａの板厚方向において、第２電極１６ａの第５部分３５ａと対向するように配置される。なお、第１面４１ａと放熱板１２ａの板厚方向において反対側に位置する面４１ｂについても平面状である。第２部分３２ａは、ケース１４ａによって取り囲まれる空間Ｓにおいて、回路基板１３ａと放熱板１２ａの板厚方向に間隔をあけて配置される。

第２部分３２ａには、放熱板１２ａの板厚方向において第１突出部２３ａ～２３ｊの第２主面２２ａとは反対側の端部４６ｂおよび後述する第１領域４８ａを差し込み可能な複数、本実施形態においては１０個の第１貫通孔４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｅ，４３ｆ，４３ｇ，４３ｈ，４３ｉ，４３ｊが形成される。第１貫通孔４３ａ～４３ｊは、いずれも放熱板１２ａの板厚方向に貫通しており、丸孔状である。第１貫通孔４３ａ～４３ｊは、第１突出部２３ａ～２３ｊが形成される位置に対応して形成される。

第３部分３３ａには、放熱板１２ａの板厚方向に貫通する丸孔状の貫通孔４０ａが形成される。第３部分３３ａは、ケース１４ａの外周面２５ｂからケース１４ａの外周面２５ｂと交差する方向、本実施形態においては、外周面２５ｂに垂直な方向に突出する。すなわち、第３部分３３ａは、第２壁部２４ｂの外周面２５ｂからＸ方向において第１壁部２４ａが位置する側と反対側に突出するよう形成される。

次に、第２電極１６ａの構成について説明する。図７は、実施の形態１の第２電極１６ａを放熱板１２ａの板厚方向に見た平面図である。図７を併せて参照して、第２電極１６ａは、第４部分３４ａと、第５部分３５ａと、第６部分３６ａとを含む。第４部分３４ａと第６部分３６ａとの間に、第５部分３５ａが位置する。第４部分３４ａおよび第５部分３５ａは、ケース１４ａに取り囲まれる空間Ｓに位置する。第６部分３６ａは、空間Ｓの外に位置する。

第４部分３４ａは、Ｙ方向に間隔をあけて配置される２つの領域で構成される。第４部分３４ａは、第２電極１６ａを放熱板１２ａの板厚方向に見た平面視において、第５部分３５ａと重なるよう形成される。第４部分３４ａは、回路基板１３ａと電気的に接続される。第２電極１６ａは、第４部分３４ａにおいて回路基板１３ａと接続される。

図５を参照して、第５部分３５ａは、平面状の第２面４２ａを有する。第２面４２ａは、放熱板１２ａの板厚方向において、第１電極１５ａの第２部分３２ａ、具体的には、第２部分３２ａの第１面４１ａと対向するように配置される。第１面４１ａと第２面４２ａとは、ケース１４ａに取り囲まれる空間Ｓにおいて、Ｚ方向に間隔をあけて配置される。第１面４１ａと第２面４２ａとは、平行に配置される。なお、第２面４２ａと放熱板１２ａの板厚方向において反対側に位置する面４２ｂも平面状である。面４２ｂと第２主面２２ａとが対向する。

第５部分３５ａには、上記した端部４６ｂ、後述する第１領域４８ａおよび第２領域４８ｂを差し込み可能な複数、本実施形態においては１０個の第２貫通孔４４ａ，４４ｂ，４４ｃ，４４ｄ，４４ｅ，４４ｆ，４４ｇ，４４ｈ，４４ｉ，４４ｊが形成される。第２貫通孔４４ａ～４４ｊは、いずれも放熱板１２ａの板厚方向に貫通しており、丸孔状である。第２貫通孔４４ａ～４４ｊは、第１突出部２３ａ～２３ｊが形成される位置に対応して形成される。第２電極１６ａを放熱板１２ａの板厚方向に見た平面視において、第２貫通孔４４ａ～４４ｊの直径はそれぞれ、第１貫通孔４３ａ～４３ｊの直径よりも大きい。これについては、後述する。

第６部分３６ａには、放熱板１２ａの板厚方向に貫通する丸孔状の貫通孔４０ｂが形成される。第６部分３６ａは、ケース１４ａの外周面２５ｂからケース１４ａの外周面２５ｂと交差する方向、本実施形態においては、外周面２５ｂに垂直な方向に突出する。すなわち、第６部分３６ａは、第２壁部２４ｂの外周面２５ｂからＸ方向において第１壁部２４ａが位置する側と反対側に突出するよう形成される。

図３を参照して、第６部分３６ａは、第１電極１５ａの第３部分３３ａと、Ｙ方向およびＺ方向に間隔をあけて配置される。具体的には、第６部分３６ａは、放熱板１２ａの板厚方向であるＺ方向において第３部分３３ａと放熱板１２ａとの間に配置される。第６部分３６ａは、Ｙ方向において第３壁部２４ｃと第３部分３３ａとの間に配置される。

次に、第３電極１７ａの構成について説明する。図４および図５を参照して、第３電極１７ａは、第７部分３７ａと、第８部分３８ａと、第９部分３９ａとを含む。第７部分３７ａと第９部分３９ａとの間に、第８部分３８ａが位置する。第７部分３７ａおよび第８部分３８ａは、ケース１４ａに取り囲まれる空間Ｓに位置する。第９部分３９ａは、空間Ｓの外に位置する。

第７部分３７ａは、第１電極１５ａおよび第２電極１６ａの場合と異なり、１つの領域で構成される。第７部分３７ａは、第３電極１７ａを放熱板１２ａの板厚方向に見た平面視において、第８部分３８ａと重ならないよう形成される。第７部分３７ａは、回路基板１３ａと電気的に接続される。第３電極１７ａは、第７部分３７ａにおいて、回路基板１３ａと接続される。第９部分３９ａには、放熱板１２ａの板厚方向に貫通する丸孔状の貫通孔４０ｃが形成される。第９部分３９ａは、ケース１４ａの外周面２５ｂからケース１４ａの外周面２５ｂと交差する方向、本実施形態においては、外周面２５ｂに垂直な方向に突出する。すなわち、第９部分３９ａは、第１壁部２４ａの外周面２５ｂからＸ方向において第２壁部２４ｂが位置する側と反対側に突出するよう形成される。

半導体装置１１ａの動作時においては、第１電極１５ａに流れる電流の向きと第２電極１６ａに流れる電流の向きとは、逆となる。このようにすることにより、第１電極１５ａおよび第２電極１６ａに電流が流れる際に、それぞれの電極に発生する電界が打ち消し合う。その結果、半導体装置１１ａのインダクタンスの低減を図ることができる。

次に、回路基板１３ａに設けられる第１突出部２３ａの構成について、詳述する。図８は、第１突出部２３ａの一部を示す側面図である。図９は、第１貫通孔４３ａおよび第２貫通孔４４ａに第１突出部２３ａを差し込んだ状態を示す側面図である。なお、第１突出部２３ｂ～２３ｊの構成については、第１突出部２３ａの構成と同様であるため、それらの説明を省略する。

図８および図９を併せて参照して、第１突出部２３ａは、第２主面２２ａから突出する棒状の形状を有する端子４６ａと、端子４６ａの外周を覆う筒状の絶縁部材４７ａと、を含む。端子４６ａは、半導体装置１１ａの外部と電気的に接続される。端子４６ａは、例えば、プレスフィットピンから構成されていてもよい。端子４６ａは、円柱状の形状を有する。

サーミスタの制御やゲート電圧の制御のために、回路基板１３ａには、第２主面２２ａから突出する端子４６ａが形成される。本実施形態においては、回路基板１３ａに形成される端子４６ａを第１突出部２３ａ～２３ｊの一部として利用する。

第１突出部２３ａは、端子４６ａの外周を覆う絶縁部材４７ａを含む。絶縁部材４７ａは、円筒状である。絶縁部材４７ａは、内径側に端子４６ａを嵌め込むことができる。絶縁部材４７ａは、径方向にそれぞれ厚みの異なる第１領域４８ａ、第２領域４８ｂおよび第３領域４８ｃを含む。具体的には、絶縁部材４７ａは、第１領域４８ａ、放熱板１２ａの板厚方向において第１領域４８ａよりも第２主面２２ａが位置する側に配置され第１領域４８ａよりも径方向の厚みの厚い第２領域４８ｂおよび放熱板１２ａの板厚方向において第２領域４８ｂよりも第２主面２２ａが位置する側に配置され第２領域４８ｂよりも径方向の厚みの厚い第３領域４８ｃを含む。第１領域４８ａ、第２領域４８ｂおよび第３領域４８ｃは、放熱板１２ａの板厚方向において、第２主面２２ａ側から第３領域４８ｃ、第２領域４８ｂ、第１領域４８ａの順に配置される。第３領域４８ｃの厚みが最も厚く、次に第２領域４８ｂの厚みが厚く、第１領域４８ａの厚みが最も薄い。第３領域４８ｃは、回路基板１３ａの第２主面２２ａと接触するよう配置される。第１突出部２３ａの第２主面２２ａとは反対側の端部である端子４６ａの端部４６ｂは、第１領域４８ａから露出している。第１領域４８ａと第２領域４８ｂとは、径方向の厚みの差により生ずる段差を構成する面２７ａによって接続される。第２領域４８ｂと第３領域４８ｃとは、径方向の厚みの差により生ずる段差を構成する面２７ｂによって接続される。面２７ａ，２７ｂはそれぞれ、第２主面２２ａと平行である。

放熱板１２ａの板厚方向に見た平面視において、端子４６ａの外縁２８ａ、第１領域４８ａの外縁２９ａ、第２領域４８ｂの外縁２９ｂおよび第３領域４８ｃの外縁２９ｃは、それぞれ円形状である。端子４６ａの直径をＤ_０、第１領域４８ａの外縁２９ａの直径をＤ_１、第２領域４８ｂの外縁２９ｂの直径をＤ_２、第３領域４８ｃの外縁２９ｃの直径をＤ_３とすると、Ｄ_０＜Ｄ_１＜Ｄ_２＜Ｄ_３の関係が成立する。ここで、第１貫通孔４３ａの直径をＤ_ｘ、第２貫通孔４４ａの直径をＤ_ｙとすると、Ｄ_１＜Ｄ_ｘ＜Ｄ_２＜Ｄ_ｙ＜Ｄ_３の関係が成立する。

第２電極１６ａをケース１４ａに取り囲まれた空間Ｓに配置する際に、第２貫通孔４４ａに第１突出部２３ａを差し込む。この場合、Ｄ_２＜Ｄ_ｙ＜Ｄ_３の関係が成立しているため、第２領域４８ｂと第３領域４８ｃとを接続する面２７ｂで第５部分３５ａが引っ掛かることになる。この段差を構成する面２７ｂによって、第２電極１６ａの第５部分３５ａを支持する。面２７ｂが、第５部分３５ａを支持する第２支持部４９ｂとなる。第１突出部２３ａは、第５部分３５ａを支持する第２支持部４９ｂを含む。この場合、第２支持部４９ｂは、放熱板１２ａの板厚方向において第５部分３５ａと接触することにより、第５部分３５ａの位置を規制する第２規制部となる。他の第２貫通孔４４ｂ～４４ｊについて第１突出部２３ｂ～２３ｊを差し込む場合も同様である。

次に、第１電極１５ａをケース１４ａに取り囲まれた空間Ｓに配置する際に、第１貫通孔４３ａに第１突出部２３ａを差し込む。この場合、Ｄ_１＜Ｄ_ｘ＜Ｄ_２の関係が成立しているため、第１領域４８ａと第２領域４８ｂとを接続する面２７ａで第２部分３２ａが引っ掛かることになる。この段差を構成する面２７ａによって、第１電極１５ａの第２部分３２ａを支持する。面２７ａが、第２部分３２ａを支持する第１支持部４９ａとなる。第１突出部２３ａは、第２部分３２ａを支持する第１支持部４９ａを含む。この場合、第１支持部４９ａは、放熱板１２ａの板厚方向において第２部分３２ａと接触することにより、第２部分３２ａの位置を規制する第１規制部となる。他の第１貫通孔４３ｂ～４３ｊについて第１突出部２３ｂ～２３ｊを差し込む場合も同様である。

上記半導体装置１１ａにおいては、第１規制部である第１支持部４９ａは、放熱板１２ａの板厚方向において第２部分３２ａと接触することにより、放熱板１２ａの板厚方向における第２部分３２ａの位置を規制する。第２規制部である第２支持部４９ｂは、放熱板１２ａの板厚方向において第５部分３５ａと接触することにより、放熱板１２ａの板厚方向における第５部分３５ａの位置を規制する。放熱板１２ａの板厚方向において第２部分３２ａおよび第５部分３５ａの位置をそれぞれ規制して、第１面４１ａと第２面４２ａとを精度よく位置決めすることができる。これにより、第２部分３２ａと第５部分３５ａとの位置関係のばらつきを低減することができる。その結果、インダクタンスのばらつきを抑制することができる。

本実施形態においては、第１支持部４９ａおよび第２支持部４９ｂは共に絶縁部材４７ａに含まれるため、第１電極１５ａおよび第２電極１６ａの双方と端子４６ａとの電気的な接触を回避することができる。

本実施形態においては、第２主面２２ａには、ケース１４ａによって取り囲まれる空間Ｓに配置され、放熱板１２ａの板厚方向に突出する第１突出部２３ａ～２３ｊが設けられている。第１突出部２３ａ～２３ｊは、第２部分３２ａを支持する第１支持部４９ａと、放熱板１２ａの板厚方向において第２主面２２ａと第１支持部４９ａとの間に位置し、第５部分３５ａを支持する第２支持部４９ｂとを含む。第１支持部４９ａは、第１面４１ａと接触して第２部分３２ａの位置を規制する第１規制部である。第２支持部４９ｂは、放熱板１２ａの板厚方向において第５部分３５ａのうちの回路基板１３ａと対向する面４２ｂと接触して第５部分３５ａの位置を規制する第２規制部である。したがって、回路基板１３ａに設けられた第１突出部２３ａを利用して、より安定して第２部分３２ａおよび第５部分３５ａの位置をそれぞれ規制することができる。その結果、インダクタンスのばらつきを抑制することができる。

本実施形態においては、第１突出部２３ａは、第２主面２２ａから突出する棒状の形状を有する端子４６ａと、端子４６ａの外周を覆う絶縁部材４７ａと、を含む。絶縁部材４７ａは、第１支持部４９ａおよび第２支持部４９ｂを含む。サーミスタの制御やゲート電圧の制御のために、回路基板１３ａには、第２主面２２ａから突出する端子４６ａが配置される。回路基板１３ａに配置される端子４６ａを第１突出部２３ａの一部として利用して、第２部分３２ａの位置および第５部分３５ａの位置をそれぞれ規制することができる。

本実施形態においては、絶縁部材４７ａは、円筒状であって、第１領域４８ａ、放熱板１２ａの板厚方向において第１領域４８ａよりも第２主面２２ａが位置する側に配置され第１領域４８ａよりも径方向の厚みの厚い第２領域４８ｂおよび放熱板１２ａの板厚方向において第２領域４８ｂよりも第２主面２２ａが位置する側に配置され第２領域４８ｂよりも径方向の厚みの厚い第３領域４８ｃを含む。第２部分３２ａには、放熱板１２ａの板厚方向に貫通し、放熱板１２ａの板厚方向において第２主面２２ａとは反対側の第１突出部２３ａの端部４６ｂおよび第１領域４８ａを差し込み可能な第１貫通孔４３ａ～４３ｊが形成されている。第５部分３５ａには、放熱板１２ａの板厚方向に貫通し、端部４６ｂ、第１領域４８ａおよび第２領域４８ｂを差し込み可能な第２貫通孔４４ａ～４４ｊが形成されている。第１支持部４９ａは、第１領域４８ａと第２領域４８ｂとを接続する面２７ａである。第２支持部４９ｂは、第２領域４８ｂと第３領域４８ｃとを接続する面２７ｂである。したがって、第１貫通孔４３ａ～４３ｊおよび第２貫通孔４４ａ～４４ｊに第１突出部２３ａ～２３ｊを差し込んで、第２部分３２ａおよび第５部分３５ａの位置をそれぞれ規制することができる。この場合、第１貫通孔４３ａ～４３ｊを規定する壁面５０ａおよび第２貫通孔４４ａ～４４ｊを規定する壁面５０ｂにより、放熱板１２ａの板厚方向に交差する面に沿う方向への第２部分３２ａおよび第５部分３５ａの移動も規制することができる。したがって、半導体装置１１ａのインダクタンスの低減を図ることが容易になる。

本実施形態においては、放熱板１２ａの板厚方向に見た平面視において、第１領域４８ａの外縁２９ａ、第２領域４８ｂの外縁２９ｂおよび第３領域４８ｃの外縁２９ｃは、それぞれ円形状である。第１貫通孔４３ａおよび第２貫通孔４４ａは、円形の孔である。第１領域４８ａの外縁２９ａの直径をＤ_１、第２領域４８ｂの外縁２９ｂの直径をＤ_２、第３領域４８ｃの外縁２９ｃの直径をＤ_３、第１貫通孔４３ａの直径をＤ_ｘ、第２貫通孔４４ａの直径をＤ_ｙとすると、Ｄ_１＜Ｄ_ｘ＜Ｄ_２＜Ｄ_ｙ＜Ｄ_３の関係が成立する。したがって、より確実に第１貫通孔４３ａおよび第２貫通孔４４ａに第１突出部２３ａを差し込んだ状態で、第１支持部４９ａにより第２部分３２ａを支持し、第２支持部４９ｂにより第５部分３５ａを支持することができる。したがって、より確実に第２部分３２ａおよび第５部分３５ａの位置をそれぞれ規制することができる。

本実施形態においては、第２主面２２ａには、複数の第１突出部２３ａ～２３ｊが設けられる。複数の第１貫通孔４３ａ～４３ｊが、各複数の第１突出部２３ａ～２３ｊに対応する位置に設けられる。複数の第２貫通孔４４ａ～４４ｊが、各複数の第１突出部２３ａ～２３ｊに対応する位置に設けられる。よって、複数の第１突出部２３ａ～２３ｊ、第１貫通孔４３ａ～４３ｊおよび第２貫通孔４４ａ～４４ｊによって、第２部分３２ａおよび第５部分３５ａの位置を規制することができる。したがって、複数の箇所で第２部分３２ａおよび第５部分３５ａの位置を規制することができ、より確実にインダクタンスのばらつきを抑制することができる。

（実施の形態２）
次に、他の実施の形態である実施の形態２について説明する。図１０は、実施の形態２の半導体装置を放熱板の板厚方向に見た平面図である。図１１は、図１０に示す半導体装置のケース内の部品を破線で示す側面図である。図１２は、図１０に示す半導体装置をＸＩＩ－ＸＩＩで切断した状態を示す概略断面図である。図１３は、図１０に示す半導体装置において第１電極および第２電極を取り除いた状態を示す平面図である。実施の形態２は、回路基板、ケース、第１電極および第２電極の構造において実施の形態１の場合とは異なっている。

図１０～図１３を参照して、実施の形態２における半導体装置１１ｂに備えられる回路基板１３ｂには、１０本の端子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈ，２６ｉ，２６ｊが形成されている。実施の形態１の場合と異なり、端子２６ａ～２６ｊの外周には、絶縁部材が配置されていない。すなわち、１０本の端子２６ａ～２６ｊが回路基板１３ｂの第２主面２２ａから突出して形成されている。端子２６ａ～２６ｊは、放熱板１２ａの板厚方向に見た平面視において、第１電極１５ｂ、第２電極１６ｂおよび第３電極１７ａと重ならない位置に形成される。実施の形態２における半導体装置１１ｂに備えられる第１電極１５ｂには、第１貫通孔が形成されていない。実施の形態２における半導体装置１１ｂに備えられる第２電極１６ｂには、第２貫通孔が形成されていない。また、第２電極１６ｂのＹ方向の長さは、第１電極１５ｂのＹ方向の長さよりも短い（特に図１２参照）。

実施の形態２における半導体装置１１ｂに備えられるケース１４ｂの内周面２５ｃには、内周面２５ｃに交差する方向に複数、本実施形態においては４つの第２突出部５１ａ，５１ｂ，５１ｃ，５１ｄが形成される。本実施形態においては、内周面２５ｃに交差する方向は、内周面２５ｃに垂直な方向である。第２突出部５１ａ，５１ｂは、ケース１４ｂを構成する第４壁部２４ｄの内周面２５ｃから対向する第３壁部２４ｃに向かって突出するよう形成される。第２突出部５１ａ，５１ｂは、Ｘ方向に並べて配置される。第２突出部５１ｃ，５１ｄは、ケース１４ｂを構成する第３壁部２４ｃの内周面２５ｃから第４壁部２４ｄに向かって突出するよう形成される。第２突出部５１ａ，５１ｃは、Ｙ方向に間隔をあけて配置される。第２突出部５１ｃ，５１ｄは、Ｘ方向に並べて配置される。

図１４は、第２突出部５１ａの概略斜視図である。第２突出部５１ｂ～５１ｄの構成は、第２突出部５１ａの構成と同様であるため、それらの説明を省略する。図１４を併せて参照して、第２突出部５１ａは、Ｘ方向を板厚方向とする板状である。第２突出部５１ａは、突出する長さの異なる第４領域５２ａ、第５領域５３ａおよび第６領域５４ａを含む。第４領域５２ａ、第５領域５３ａおよび第６領域５４ａは、放熱板１２ａの板厚方向において、第２主面２２ａから第６領域５４ａ、第５領域５３ａ、第４領域５２ａの順に配置される。第６領域５４ａは、第２主面２２ａと接触するよう配置される。

第４領域５２ａ、第５領域５３ａおよび第６領域５４ａは、第６領域５４ａ、第５領域５３ａ、第４領域５２ａの順に突出する長さが長い。すなわち、第６領域５４ａのＹ方向へ突出する長さは、第５領域５３ａのＹ方向へ突出する長さよりも長い。第５領域５３ａのＹ方向へ突出する長さは、第４領域５２ａのＹ方向へ突出する長さよりも長い。第４領域５２ａと第５領域５３ａとの間には、段差が形成される。また、第５領域５３ａと第６領域５４ａとの間にも、段差が形成される。

図１５は、第２電極１６ｂを配置した状態を示す概略斜視図である。図１５を併せて参照して、第２電極１６ｂをケース１４ｂに取り囲まれた空間Ｓに配置する際に、第６領域５４ａ上に載置するようにして配置する。具体的には、放熱板１２ａの板厚方向において第５部分３５ｂのうちの回路基板１３ａと対向する面４２ｂと段差を構成する面とが接触するようにして配置される。この段差を構成する面によって、第２電極１６ｂの第５部分３５ｂを支持する。この段差を構成する面が、第５部分３５ｂを支持する第４支持部５６ａとなる。第２突出部５１ａは、第５部分３５ｂを支持する第４支持部５６ａを含む。この場合、第４支持部５６ａは、放熱板１２ａの板厚方向において第５部分３５ｂと接触することにより、第５部分３５ｂの位置を規制する第２規制部となる。他の第２突出部５１ｂ～５１ｄについても同様である。

図１６は、第２電極１６ｂおよび第１電極１６ｂを配置した状態を示す概略斜視図である。図１６を併せて参照して、第１電極１５ｂをケース１４ｂに取り囲まれた空間Ｓに配置する際に、第５領域５３ａ上に載置するようにして配置する。具体的には、放熱板１２ａの板厚方向において第２部分３５ｂの第１面４１ａと段差を構成する面とが接触するようにして配置される。この段差を構成する面によって、第１電極１５ｂの第２部分３２ｂを支持する。この段差を構成する面が、第２部分３２ｂを支持する第３支持部５５ａとなる。第２突出部５１ａは、第２部分３２ｂを支持する第３支持部５５ａを含む。この場合、第３支持部５５ａは、放熱板１２ａの板厚方向において第２部分３５ｂと接触することにより、第２部分３２ｂの位置を規制する第１規制部となる。他の第２突出部５１ｂ～５１ｄについても同様である。

上記半導体装置１１ｂによれば、ケース１４ｂを製造する際にケース１４ｂの内周面２５ｃに第２突出部５１ａ～５１ｄを併せて形成することができる。そして、第２突出部５１ａに含まれる第３支持部５５ａによって第２部分３２ａの位置を規制することができ、第２突出部５１ａ～５１ｄに含まれる第４支持部５６ａによって第５部分３５ａの位置を規制することができる。

本実施形態によれば、４つの第２突出部５１ａ～５１ｄによって第２部分３２ａおよび第５部分３５ａを支持しているため、安定して支持することができる。したがって、複数の箇所で第２部分３２ａおよび第５部分３５ａの位置をそれぞれ規制することができ、より確実にインダクタンスのばらつきを抑制することができる。

（実施の形態３）
次に、さらに他の実施の形態である実施の形態３について説明する。図１７は、実施の形態３の半導体装置に備えられる第２突出部および第２電極を示す概略斜視図である。実施の形態３は、第２電極１６ｃの構造において実施の形態２の場合とは異なっている。

図１７を参照して、第２電極１６ｃの第５部分３５ｃには、第５部分３５ｃの外縁から凹んで第２突出部５１ａを受け入れる第１切り欠き４５ａが形成される。第１切り欠き４５ａは、第５部分３５ｃを板厚方向に貫通するよう形成される。第１切り欠き４５ａのＸ方向の幅は、第２突出部５１ａの板厚よりもやや長い。

図１８は、第１切り欠き４５ａを第２突出部５１ａに嵌め込んだ状態を示す概略斜視図である。併せて図１８を参照して、第２電極１６ｃをケース１４ｂに取り囲まれる空間Ｓに配置する際に、第２突出部５１ａに第１切り欠き４５ａを嵌め込むようにして配置する。具体的には、第２突出部５１ａに含まれる第５領域５３ａを第１切り欠き４５ａに嵌め込む。他の第２突出部５１ｂ～５１ｄについても同様に行う。その後、図１９に示すように、第３支持部５５ａに第１電極１５ｂの第２部分３２ｂを載置するように配置する。図１９は、第２電極および第１電極を配置した状態を示す概略斜視図である。このようにして半導体装置１１ｃを製造する。

このようにすることにより、第２電極１６ｃの第５部分３５ｃに形成された第１切り欠き４５ａに第２突出部５１ａを嵌め込んで、放熱板１２ａの板厚方向における第５部分３５ｃの位置をより確実に規制することができる。また、放熱板１２ａの板厚方向において、第１電極１５ｂが位置する側への第２電極１６ｃの移動を規制することができる。したがって、より確実に第５部分３５ｃの位置を規制することができる。

（実施の形態４）
次に、さらに他の実施の形態である実施の形態４について説明する。図２０は、実施の形態４の半導体装置に備えられる第２突出部、第１電極および第２電極を示す概略斜視図である。実施の形態４は、第２突出部５１ｅの構造において実施の形態３の場合とは異なっている。

図２０を参照して、第２突出部５１ｅは、Ｘ方向を板厚方向とする板状である。第２突出部５１ｅは、突出する長さの異なる第４領域５２ｅ、第５領域５３ｅおよび第６領域５４ｅを含む。第４領域５２ｅ、第５領域５３ｅおよび第６領域５４ｅは、放熱板１２ａの板厚方向において、第２主面２２ａから第６領域５４ｅ、第５領域５３ｅ、第４領域５２ｅの順に配置される。第６領域５４ｅは、第２主面２２ａと接触するよう配置される。なお、第２突出部５１ｅは、実施の形態３に示す第２突出部５１ａと同じ位置に形成される。

第４領域５２ｅ、第５領域５３ｅおよび第６領域５４ｅは、第６領域５４ｅ、第５領域５３ｅ、第４領域５２ｅの順に突出する長さが長い。すなわち、第６領域５４ｅのＹ方向へ突出する長さは、第５領域５３ｅのＹ方向へ突出する長さよりも長い。第５領域５３ｅのＹ方向へ突出する長さは、第４領域５２ｅのＹ方向へ突出する長さよりも長い。第４領域５２ｅおよび第５領域５３ｅの第３壁部２４ｃに対向する壁面５７ｅ，５８ｅ、すなわち、第４領域５２ｅおよび第５領域５３ｅのＹ方向の壁面５７ｅ，５８ｅはいずれも、平面状であって傾斜している。具体的には、第１主面２１ａに近づくに従い、第４領域５２ｅおよび第５領域５３ｅのＹ方向の長さが長くなる。

第４領域５２ｅと第５領域５３ｅとの間には、第２切り欠き５９ｅが形成される。第２切り欠き５９ｅは、第２部分３２ｂの外縁を含む領域を受け入れる形状に凹む。また、第５領域５３ｅと第６領域５４ｅとの間にも、第２切り欠き６０ｅが形成される。第２切り欠き６０ｅは、第５部分３５ｃの外縁を含む領域を受け入れる形状に凹む。第２切り欠き５９ｅ，６０ｅは共に、板状の第２突出部５１ｅの板厚方向に貫通するよう形成される。また、第２電極１６ｃの第５部分３５ｃには、実施の形態３に示す場合と同様に、第５部分３５ｃの外縁から凹んで第２突出部５１ａを受け入れる第１切り欠き４５ａが形成される。第１切り欠き４５ａは、第５部分３５ｃを板厚方向に貫通するよう形成される。第１切り欠き４５ａのＸ方向の幅は、第２突出部５１ｅの板厚よりもやや長い。

このようにすることにより、第２突出部５１ｅに形成された第２切り欠き５９ｅ，６０ｅに第２部分３２ｂおよび第５部分３５ｃをそれぞれ嵌め込んで、放熱板１２ａの板厚方向における第２部分３２ｂまたは第５部分３５ｃの位置をより確実に規制することができる。

なお、第２切り欠き５９ｅ，６０ｅについては、いずれか一方が形成されていてもよいい。すなわち、第２突出部５１ｅには、第２部分３２ｂおよび第５部分３５ｃのうちの少なくともいずれか一方を受け入れる形状に凹む第２切り欠きが形成されてもよい。このようにすることにより、第２突出部５１ｅに形成された第２切り欠きに第２部分３２ｂおよび第５部分３５ｃのうちの少なくともいずれか一方を嵌め込んで、より確実に位置を規制することができる。

（実施の形態５）
次に、さらに他の実施の形態である実施の形態５について説明する。図２１は、実施の形態５の半導体装置において第１電極および第２電極を取り除いた状態を示す平面図である。図２２は、図２１に示す半導体装置のケース内の部品を破線で示す側面図である。図２２は、図２１中の破線で囲んだ領域を示している。実施の形態５は、ケースおよび第２電極の構造において実施の形態２の場合とは異なっている。

図２１および図２２を参照して、ケース１４ｄの内周面２５ｃには、８つの第２突出部６１ａ，６１ｂ，６１ｃ，６１ｄ，６２ａ，６２ｂ，６２ｃ，６２ｄが形成される。８つの第２突出部６１ａ～６１ｄ，６２ａ～６２ｄは、それぞれ異なる位置に形成される。８つの第２突出部６１ａ～６１ｄ，６２ａ～６２ｄのＹ方向に突出する長さは、それぞれ同じである。第２突出部６１ａ，６１ｂは、Ｘ方向に間隔をあけて第４壁部２４ｄの内周面２５ｃから突出するように形成される。第２突出部６１ｃ，６１ｄは、Ｘ方向に間隔をあけて第３壁部２４ｃの内周面２５ｃから突出するように形成される。４つの第２突出部６１ａ，６１ｂ，６１ｃ，６１ｄはそれぞれ、第２部分３２ｂを支持する第３支持部６３ａ，６３ｂ，６３ｃ，６３ｄを含む。

第２突出部６２ａ，６２ｂは、Ｘ方向に間隔をあけて第４壁部２４ｄの内周面２５ｃから突出するように形成される。第２突出部６２ｃ，６２ｄは、Ｘ方向に間隔をあけて第３壁部２４ｃの内周面２５ｃから突出するように形成される。第２突出部６１ａと第２突出部６１ｂとの間に、第２突出部６２ａが配置される。第２突出部６２ａと第２突出部６２ｂとの間に、第２突出部６１ｂが配置される。第２突出部６１ｃと第２突出部６１ｄとの間に、第２突出部６２ｃが配置される。第２突出部６２ｃと第２突出部６２ｄとの間に、第２突出部６１ｃが配置される。４つの第２突出部６２ａ，６２ｂ，６２ｃ，６２ｄはそれぞれ、第５部分３５ｃを支持する第４支持部６４ａ，６４ｂ，６４ｃ，６４ｄを含む。放熱板１２ａの板厚方向において、第４支持部６４ａ～６４ｄは、第３支持部６３ａ～６３ｄよりも放熱板１２ａに近い位置に形成される。なお、放熱板１２ａの板厚方向に見た平面視において、後述する第２電極１６ｄの第５部分３５ｄには、第３支持部６３ａ～６３ｄが形成される位置に相当する領域に、切り欠きが形成される。

このような半導体装置１１ｅにおいては、まず、第２電極１６ｄが配置される。図２３は、図２１において第２電極を配置した状態を示す平面図である。図２４は、図２３に示す半導体装置のケース内の部品を破線で示す側面図である。図２３および図２４を併せて参照して、第２電極１６ｄの第５部分３５ｄが、第２突出部６２ａ～６２ｄに形成された第４支持部６４ａ～６４ｄ上に配置される。その後、第１電極１５ｂが配置される。図２５は、図２１において第２電極および第１電極を配置した状態を示す平面図である。図２６は、図２５に示す半導体装置のケース内の部品を破線で示す側面図である。図２５および図２６を併せて参照して、第１電極１５ｂの第２部分３２ｂが、第２突出部６１ａ～６１ｄに形成された第３支持部６３ａ～６３ｄ上に配置される。

上記半導体装置１１ｅによれば、ケース１４ｄを製造する際にケース１４ｄの内周面２５ｃに第２突出部６１ａ～６１ｄ，６２ａ～６２ｄを併せて形成することができる。そして、第２突出部６１ａ～６１ｄに含まれる第３支持部６３ａ～６３ｄによって第２部分３２ｂの位置を規制することができる。また、第２突出部６２ａ～６２ｄに含まれる第４支持部６４ａ～６４ｄによって第５部分３５ｄの位置を規制することができる。したがって、より確実にインダクタンスのばらつきの抑制を図ることができる。

（実施の形態６）
次に、さらに他の実施の形態である実施の形態６について説明する。図２７は、実施の形態６の半導体装置を放熱板の板厚方向に見た平面図である。図２８は、図２７に示す半導体装置のケース内の部品を破線で示す側面図である。図２９は、図２７に示す半導体装置において第１電極および第２電極を取り除いた状態を示す平面図である。図３０は、図２９に示す半導体装置のケース内の部品を破線で示す側面図である。実施の形態６は、回路基板、ケース、第１電極および第２電極の構造において実施の形態２の場合とは異なっている。

図２７～図３０を参照して、実施の形態６における半導体装置１１ｆに備えられるケース１４ｅの内周面２５ｃには、それぞれ放熱板１２ａの板厚方向に延びる複数、本実施形態においては４つの第１溝７１ａ，７１ｂ，７１ｃ，７１ｄおよび複数、本実施形態においては４つの第２溝７２ａ，７２ｂ，７２ｃ，７２ｄが形成される。４つの第１溝７１ａ～７１ｄおよび４つの第２溝７２ａ～７２ｄは、放熱板１２ａの板厚方向に見て、それぞれ異なる位置に形成される。４つの第１溝７１ａ～７１ｄおよび４つの第２溝７２ａ～７２ｄのＹ方向へ凹む長さは、それぞれ同じである。第１溝７１ａ，７１ｂは、Ｘ方向に間隔をあけて第４壁部２４ｄの内周面２５ｃから凹むように形成される。第１溝７１ｃ，７１ｄは、Ｘ方向に間隔をあけて第３壁部２４ｃの内周面２５ｃから凹むように形成される。ケース１４ｅは、第１溝７１ａ～７１ｄの延びる方向に交差する方向に延び、第１溝７１ａ～７１ｄを取り囲む壁面の一部を構成する第５支持部７３ａ，７３ｂ，７３ｃ，７３ｄをそれぞれ含む。第１溝７１ａ～７１ｄは、第２部分を挟んで二対形成される。

第２溝７２ａ，７２ｂは、Ｘ方向に間隔をあけて第４壁部２４ｄの内周面２５ｃから凹むように形成される。第２溝７２ｃ，７２ｄは、Ｘ方向に間隔をあけて第３壁部２４ｃの内周面２５ｃから凹むように形成される。第１溝７１ａと第１溝７１ｂとの間に、第２溝７２ａが配置される。第２溝７２ａと第２溝７２ｂとの間に、第１溝７１ｂが配置される。第１溝７１ｃと第１溝７１ｄとの間に、第２溝７２ｃが配置される。第２溝７２ｃと第２溝７２ｄとの間に、第１溝７１ｃが配置される。ケース１４ｅは、第２溝７２ａ～７２ｄの延びる方向に交差する方向に延び、第２溝７２ａ～７２ｄを取り囲む壁面の一部を構成する第６支持部７４ａ，７４ｂ，７４ｃ，７４ｄをそれぞれ含む。放熱板１２ａの板厚方向において、第６支持部７４ａ～７４ｄは、第５支持部７３ａ～７３ｄよりも放熱板１２ａに近い位置に形成される。第２溝７２ａ～７２ｄは、第２部分を挟んで二対形成される。

次に、実施の形態６における半導体装置１１ｆに備えられる第２電極１６ｅの構成について説明する。図３１は、実施の形態６の第２電極を放熱板の板厚方向に見た平面図である。図３１を併せて参照して、第２電極１６ｅは、第４部分３４ａと、第４部分３４ａに接続される第５部分３５ｅと、第５部分３５ｅに接続される第６部分３６ａとを含む。第４部分３４ａおよび第６部分３６ａについては、実施の形態１の場合と同様であるため、これらの説明を省略する。

第５部分３５ｅは、平面状の第２面４２ａが配置される位置において、第２溝７２ａ～７２ｄに向かってそれぞれ突出し、第２溝７２ａ～７２ｄに収容可能な４つの第４突出部１９ａ，１９ｂ，１９ｃ，１９ｄを含む。第４突出部１９ａ～１９ｄはそれぞれ、Ｙ方向に突出している。

次に、実施の形態６における半導体装置１１ｆに備えられる第１電極１５ｄの構成について説明する。図３２は、実施の形態６の第１電極を放熱板の板厚方向に見た平面図である。図３２を併せて参照して、第１電極１５ｄは、第１部分３１ａと、第１部分３１ａに接続される第２部分３２ｄと、第２部分３５ｄに接続される第３部分３３ａとを含む。第１部分３１ａおよび第３部分３３ａについては、実施の形態１の場合と同様であるため、これらの説明を省略する。

第２部分３５ｄは、平面状の第１面４１ａが配置される位置において、第１溝７１ａ～７１ｄに向かってそれぞれ突出し、第１溝７１ａ～７１ｄに収容可能な４つの第３突出部１８ａ，１８ｂ，１８ｃ，１８ｄを含む。第３突出部１８ａ～１８ｄはそれぞれ、Ｙ方向に突出している。

このような半導体装置１１ｆにおいては、まず、第２電極１６ｅが配置される。図３３は、図２９において第２電極を配置した状態を示す平面図である。図３４は、図３３に示す半導体装置のケース内の部品を破線で示す側面図である。図３３および図３４を併せて参照して、第２電極１６ｅの第４突出部１９ａ～１９ｄが、ケース１４ｅの内周面２５ｃに形成された第２溝７２ａ～７２ｄに嵌め込まれる。そして、第４突出部１９ａ～１９ｄが、第６支持部７４ａ～７４ｄ上に配置される。その後、第１電極１５ｄが配置される。図３５は、図２９において第２電極および第１電極を配置した状態を示す平面図である。図３６は、図３５に示す半導体装置のケース内の部品を破線で示す側面図である。図３５および図３６を併せて参照して、第１電極１５ｃの第３突出部１８ａ～１８ｄが、ケース１４ｅの内周面２５ｃに形成された第１溝７１ａ～７１ｄに嵌め込まれる。そして、第３突出部１８ａ～１８ｄが、第５支持部７３ａ～７３ｄ上に配置される。

ここで、第５支持部７３ａ～７３ｄは、第１溝７１ａ～７１ｄに第３突出部１８ａ～１８ｄを嵌め込んだ状態で第１面４１ａと接触して第２部分３２ｅの位置を規制する第１規制部である。第６支持部７４ａ～７４ｄは、第２溝７２ａ～７２ｄに第４突出部１９ａ～１９ｄを嵌め込んだ状態で放熱板１２ａの板厚方向において第５部分３５ｅのうちの回路基板１３ａと対向する面４２ｂと接触して第５部分３５ｅの位置を規制する第２規制部である。

このようにすることにより、第１溝７１ａ～７１ｄに第３突出部１８ａ～１８ｄを収容した状態とし、第２溝７２ａ～７２ｄに第４突出部１９ａ～１９ｄを収容した状態として、放熱板１２ａの板厚方向において第２部分および第５部分の位置をそれぞれ規制することができる。その結果、インダクタンスのばらつきの抑制を図ることができる。また、第１溝７１ａ～７１ｄを規定する壁面および第２溝７２ａ～７２ｄを規定する壁面により、放熱板１２ａの板厚方向に交差する面に沿う第２部分および第５部分の移動も規制することができる。したがって、半導体装置１１ｆのインダクタンスの低減を図ることが容易になる。

本実施形態において、放熱板１２ａの板厚方向に見て、第１溝７１ａ～７１ｄと第２溝７２ａ～７２ｄとは、異なる位置に形成される。したがって、第１溝７１ａ～７１ｄと第３突出部１８ａ～１８ｄとの組合せおよび第２溝７２ａ～７２ｄと第４突出部１９ａ～１９ｄとの組合せを間違えるおそれを低減することができる。したがって、より確実に第２部分および第５部分の位置をそれぞれ規制して、インダクタンスのばらつきを抑制することができる。

本実施形態において、放熱板１２ａの板厚方向に見て、第１溝７１ａ～７１ｄは、第２部分を挟んで二対形成される。このようにすることにより、第２部分を挟んで二対形成される第１溝７１ａ～７１ｄのそれぞれに第３突出部１８ａ～１８ｄを収容させて第２部分の位置を規制することができる。したがって、第２部分の位置をより確実に規制することができ、インダクタンスのばらつきを抑制することができる。なお、第１溝７１ａ～７１ｄは、第２部分を挟んで一対形成されていてもよい。

本実施形態において、放熱板１２ａの板厚方向に見て、第２溝７２ａ～７２ｄは、第５部分を挟んで二対形成される。このようにすることにより、第５部分を挟んで二対形成される第２溝７２ａ～７２ｄのそれぞれに第４突出部１９ａ～１９ｄを収容させて第５部分の位置を規制することができる。したがって、第５部分の位置をより確実に規制することができ、インダクタンスのばらつきを抑制することができる。なお、第２溝７２ａ～７２ｄは、第５部分を挟んで一対形成されていてもよい。

（他の実施の形態）
なお、上記の実施の形態においては、半導体装置は、第１規制部を複数備えることとしたが、これに限らず、半導体装置は、１つの第１規制部を備えてもよい。半導体装置は、第２規制部を複数備えることとしたが、これに限らず、半導体装置は、１つの第２規制部を備えてもよい。

今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本開示の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本開示の半導体装置は、インダクタンスのばらつきの抑制が求められる場合に特に有利に適用され得る。

１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ 半導体装置
１２ａ 放熱板
１３ａ，１３ｂ 回路基板
１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ ケース
１５ａ，１５ｂ，１５ｃ，１５ｄ 第１電極
１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ 第２電極
１７ａ 第３電極
１８ａ，１８ｂ，１８ｃ，１８ｄ 第３突出部
１９ａ，１９ｂ，１９ｃ，１９ｄ 第４突出部
２１ａ，２１ｂ，２２ａ，２２ｂ 主面
２１ｃ，２５ｂ 外周面
２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ，２３ｆ，２３ｇ，２３ｈ，２３ｉ，２３ｊ 第１突出部
２４ａ 第１壁部
２４ｂ 第２壁部
２４ｃ 第３壁部
２４ｄ 第４壁部
２５ａ，４１ａ，４２ｂ 面
２５ｃ 内周面
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈ，２６ｉ，２６ｊ，４６ａ 端子
２８ａ，２９ａ，２９ｂ，２９ｃ 外縁
３１ａ 第１部分
３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ 第２部分
３３ａ 第３部分
３４ａ 第４部分
３５ａ，３５ｂ，３５ｃ，３５ｄ，３５ｅ 第５部分
３６ａ 第６部分
３７ａ 第７部分
３８ａ 第８部分
３９ａ 第９部分
４０ａ，４０ｂ，４０ｃ 貫通孔
４１ａ 第１面
４２ａ 第２面
４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｅ，４３ｆ，４３ｇ，４３ｈ，４３ｉ，４３ｊ 第１貫通孔
４４ａ，４４ｂ，４４ｃ，４４ｄ，４４ｅ，４４ｆ，４４ｇ，４４ｈ，４４ｉ，４４ｊ 第２貫通孔
４５ａ 第１切り欠き
４６ｂ 端部
４７ａ 絶縁部材
４８ａ 第１領域
４８ｂ 第２領域
４８ｃ 第３領域
４９ａ 第１支持部
４９ｂ 第２支持部
５０ａ，５０ｂ 壁面
５１ａ，５１ｂ，５１ｃ，５１ｄ，５１ｅ，６１ａ，６１ｂ，６１ｃ，６１ｄ，６２ａ，６２ｂ，６２ｃ，６２ｄ 第２突出部
５２ａ 第４領域
５３ａ 第５領域
５４ａ 第６領域
５５ａ，６３ａ，６３ｂ，６３ｃ，６３ｄ 第３支持部
５６ａ，６４ａ，６４ｂ，６４ｃ，６４ｄ 第４支持部
５７ｅ，５８ｅ 壁面
５９ｅ，６０ｅ 第２切り欠き
７１ａ，７１ｂ，７１ｃ，７１ｄ 第１溝
７２ａ，７２ｂ，７２ｃ，７２ｄ 第２溝
７３ａ，７３ｂ，７３ｃ，７３ｄ 第５支持部
７４ａ，７４ｂ，７４ｃ，７４ｄ 第６支持部

Claims (12)

1. 第１主面を有する放熱板と、
   前記第１主面上に配置され、前記放熱板の板厚方向において前記第１主面が位置する側と反対側に位置する第２主面を有する回路基板と、
   前記放熱板に固定され、前記第１主面に交差する方向に立ち上がり、前記回路基板の外周を取り囲むケースと、
   前記回路基板と電気的に接続される第１部分、平面状の第１面を有し前記ケースによって取り囲まれる空間に位置する第２部分および前記ケースの外周面から前記ケースの外周面と交差する方向に突出する第３部分を含む第１電極と、
   前記回路基板と電気的に接続される第４部分、前記第１面に対向する平面状の第２面を有し前記放熱板の板厚方向において前記回路基板と前記第２部分との間であって前記ケースによって取り囲まれる空間に位置する第５部分および前記ケースの外周面から前記ケースの外周面と交差する方向に突出する第６部分を含む第２電極と、を備え、
   前記回路基板および前記ケースのうちの少なくともいずれか一方は、前記放熱板の板厚方向において前記第２部分と接触することにより、前記放熱板の板厚方向における前記第２部分の位置を規制する第１規制部を含み、
   前記回路基板および前記ケースのうちの少なくともいずれか一方は、前記放熱板の板厚方向において前記第５部分と接触することにより、前記放熱板の板厚方向における前記第５部分の位置を規制する第２規制部を含み、
   前記回路基板には、前記ケースによって取り囲まれる空間に配置され、前記第２主面から前記放熱板の板厚方向に突出する第１突出部が設けられており、
   前記第１突出部は、
   前記第２部分を支持する第１支持部と、
   前記放熱板の板厚方向において前記第２主面と前記第１支持部との間に位置し、前記第５部分を支持する第２支持部とを含み、
   前記第１支持部は、前記第１面と接触して前記第２部分の位置を規制する前記第１規制部であり、
   前記第２支持部は、前記放熱板の板厚方向において前記第５部分のうちの前記回路基板と対向する面と接触して前記第５部分の位置を規制する前記第２規制部である、半導体装置。
2. 前記第１突出部は、
   前記第２主面から突出する棒状の形状を有する端子と、
   前記端子の外周を覆う絶縁部材と、を含み、
   前記絶縁部材は、前記第１支持部および前記第２支持部を含む、請求項１に記載の半導体装置。
3. 前記絶縁部材は、円筒状であって、第１領域、前記放熱板の板厚方向において前記第１領域よりも前記第２主面が位置する側に配置され前記第１領域よりも径方向の厚みの厚い第２領域および前記放熱板の板厚方向において前記第２領域よりも前記第２主面が位置する側に配置され前記第２領域よりも径方向の厚みの厚い第３領域を含み、
   前記第２部分には、前記放熱板の板厚方向に貫通し、前記放熱板の板厚方向において前記第２主面とは反対側の前記第１突出部の端部および前記第１領域を差し込み可能な第１貫通孔が形成され、
   前記第５部分には、前記放熱板の板厚方向に貫通し、前記端部、前記第１領域および前記第２領域を差し込み可能な第２貫通孔が形成され、
   第１支持部は、前記第１領域と前記第２領域とを接続する面であり、
   第２支持部は、前記第２領域と前記第３領域とを接続する面である、請求項２に記載の半導体装置。
4. 放熱板の板厚方向に見た平面視において、
   前記第１領域の外縁、前記第２領域の外縁および前記第３領域の外縁は、それぞれ円形状であり、
   前記第１貫通孔および前記第２貫通孔は、円形の孔であり、
   前記第１領域の外縁の直径をＤ_１、前記第２領域の外縁の直径をＤ_２、前記第３領域の外縁の直径をＤ_３、前記第１貫通孔の直径をＤ_ｘ、前記第２貫通孔の直径をＤ_ｙとすると、
   Ｄ_１＜Ｄ_ｘ＜Ｄ_２＜Ｄ_ｙ＜Ｄ_３の関係が成立する、請求項３に記載の半導体装置。
5. 前記第２主面には、複数の前記第１突出部が設けられ、
   複数の前記第１貫通孔が、各前記複数の第１突出部に対応する位置に形成され、
   複数の前記第２貫通孔が、各前記複数の第１突出部に対応する位置に形成される、請求項３または請求項４に記載の半導体装置。
6. 第１主面を有する放熱板と、
   前記第１主面上に配置され、前記放熱板の板厚方向において前記第１主面が位置する側と反対側に位置する第２主面を有する回路基板と、
   前記放熱板に固定され、前記第１主面に交差する方向に立ち上がり、前記回路基板の外周を取り囲むケースと、
   前記回路基板と電気的に接続される第１部分、平面状の第１面を有し前記ケースによって取り囲まれる空間に位置する第２部分および前記ケースの外周面から前記ケースの外周面と交差する方向に突出する第３部分を含む第１電極と、
   前記回路基板と電気的に接続される第４部分、前記第１面に対向する平面状の第２面を有し前記放熱板の板厚方向において前記回路基板と前記第２部分との間であって前記ケースによって取り囲まれる空間に位置する第５部分および前記ケースの外周面から前記ケースの外周面と交差する方向に突出する第６部分を含む第２電極と、を備え、
   前記回路基板および前記ケースのうちの少なくともいずれか一方は、前記放熱板の板厚方向において前記第２部分と接触することにより、前記放熱板の板厚方向における前記第２部分の位置を規制する第１規制部を含み、
   前記回路基板および前記ケースのうちの少なくともいずれか一方は、前記放熱板の板厚方向において前記第５部分と接触することにより、前記放熱板の板厚方向における前記第５部分の位置を規制する第２規制部を含み、
   前記ケースの内周面には、前記内周面に交差する方向に突出する第２突出部が設けられており、
   前記第２突出部は、
   前記第２部分を支持する第３支持部と、
   前記放熱板の板厚方向において前記第１主面と前記第３支持部との間に位置し、前記第５部分を支持する第４支持部とを含み、
   前記第３支持部は、前記第１面と接触して前記第２部分の位置を規制する前記第１規制部であり、
   前記第４支持部は、前記放熱板の板厚方向において前記第５部分のうちの前記回路基板と対向する面と接触して前記第５部分の位置を規制する前記第２規制部であり、
   前記第２突出部には、前記第２部分および前記第５部分のうちの少なくともいずれか１一方を受け入れる形状に凹む第２切り欠きが形成される、半導体装置。
7. 前記第５部分には、前記第５部分の外縁から凹んで前記第２突出部を受け入れる第１切り欠きが形成される、請求項６に記載の半導体装置。
8. 前記ケースは、複数の前記第２突出部を含む、請求項６または請求項７に記載の半導体装置。
9. 第１主面を有する放熱板と、
   前記第１主面上に配置され、前記放熱板の板厚方向において前記第１主面が位置する側と反対側に位置する第２主面を有する回路基板と、
   前記放熱板に固定され、前記第１主面に交差する方向に立ち上がり、前記回路基板の外周を取り囲むケースと、
   前記回路基板と電気的に接続される第１部分、平面状の第１面を有し前記ケースによって取り囲まれる空間に位置する第２部分および前記ケースの外周面から前記ケースの外周面と交差する方向に突出する第３部分を含む第１電極と、
   前記回路基板と電気的に接続される第４部分、前記第１面に対向する平面状の第２面を有し前記放熱板の板厚方向において前記回路基板と前記第２部分との間であって前記ケースによって取り囲まれる空間に位置する第５部分および前記ケースの外周面から前記ケースの外周面と交差する方向に突出する第６部分を含む第２電極と、を備え、
   前記回路基板および前記ケースのうちの少なくともいずれか一方は、前記放熱板の板厚方向において前記第２部分と接触することにより、前記放熱板の板厚方向における前記第２部分の位置を規制する第１規制部を含み、
   前記回路基板および前記ケースのうちの少なくともいずれか一方は、前記放熱板の板厚方向において前記第５部分と接触することにより、前記放熱板の板厚方向における前記第５部分の位置を規制する第２規制部を含み、
   前記ケースの内周面には、それぞれ前記放熱板の板厚方向に延びる第１溝および第２溝が形成され、
   前記第２部分は、前記第１溝に向かって突出し、前記第１溝に収容可能な第３突出部を含み、
   前記第５部分は、前記第２溝に向かって突出し、前記第２溝に収容可能な第４突出部を含み、
   前記ケースは、
   前記第１溝の内部に配置され、前記第１溝の延びる方向に交差する壁面である第５支持部と、
   前記第２溝の内部に配置され、前記第２溝の延びる方向に交差する壁面である第６支持部と、を含み、
   前記第５支持部は、前記第１溝に前記第３突出部を収容した状態で前記第１面と接触して前記第２部分の位置を規制する前記第１規制部であり、
   前記第６支持部は、前記第２溝に前記第４突出部を収容した状態で前記放熱板の板厚方向において前記第５部分のうちの前記回路基板と対向する面と接触して前記第５部分の位置を規制する前記第２規制部である、半導体装置。
10. 前記放熱板の板厚方向に見て、前記第１溝と前記第２溝とは、異なる位置に形成される、請求項９に記載の半導体装置。
11. 前記放熱板の板厚方向に見て、前記第１溝は、前記第２部分を挟んで一対形成される、請求項９または請求項１０に記載の半導体装置。
12. 前記放熱板の板厚方向に見て、前記第２溝は、前記第５部分を挟んで一対形成される、請求項９から請求項１１のいずれか１項に記載の半導体装置。

Images