JP7154655B2 - 接合構造体の製造方法、及び接合構造体 - Google Patents

接合構造体の製造方法、及び接合構造体 Download PDF

Info

Publication number
JP7154655B2
JP7154655B2 JP2021522850A JP2021522850A JP7154655B2 JP 7154655 B2 JP7154655 B2 JP 7154655B2 JP 2021522850 A JP2021522850 A JP 2021522850A JP 2021522850 A JP2021522850 A JP 2021522850A JP 7154655 B2 JP7154655 B2 JP 7154655B2
Authority
JP
Japan
Prior art keywords
silver
bonding
semiconductor element
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021522850A
Other languages
English (en)
Other versions
JPWO2020241739A1 (ja
Inventor
克昭 菅沼
伝▲とう▼ 陳
政 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaka University NUC
Original Assignee
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka University NUC filed Critical Osaka University NUC
Publication of JPWO2020241739A1 publication Critical patent/JPWO2020241739A1/ja
Application granted granted Critical
Publication of JP7154655B2 publication Critical patent/JP7154655B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29394—Base material with a principal constituent of the material being a liquid not provided for in groups H01L2224/293 - H01L2224/29391
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/83487—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)

Description

本発明は、半導体モジュールの少なくとも一部を構成する接合構造体の製造方法、及び接合構造体に関する。
半導体モジュールの構成部材として、ＤＢＡ（登録商標）基板が知られている。ＤＢＡ基板は、電気的絶縁性のセラミックス基材の少なくとも一方の主面に、半導体素子が搭載されるダイアタッチ部を含むアルミニウム製回路層が形成されている。
ＤＢＡ基板のダイアタッチ部の表層は、通常、アルミナ層（詳しくは、アルミニウムが空気中の酸素で酸化されることにより形成されたアルミナ層）である。半導体素子とＤＢＡ基板のダイアタッチ部とを、銀ペーストを用いて直接接合する場合は、ダイアタッチ部の表層（アルミナ層）が銀ペーストの構成成分である銀の拡散を妨げるため、半導体素子とダイアタッチ部との接合強度を高めることが困難となる。
よって、ＤＢＡ基板等のダイアタッチ部の表層がアルミナ層である基板（以下、アルミニウム系基板と記載することがある）と半導体素子とを、銀ペーストを用いて接合する場合は、通常、アルミナ層の表面に金属層を形成した後、銀ペーストによる接合工程が行なわれる。
例えば、特許文献１では、アルミニウム系基板のダイアタッチ部上に、めっき又はスパッタリングにより銀等からなる下地金属層（以下、メタライズ層と記載することがある）を形成した後、メタライズ層と半導体素子とを、銀ペーストを用いて接合している。メタライズ層が形成されたダイアタッチ部と半導体素子とを、銀ペーストを用いて接合すると、銀ペーストの構成成分である銀がメタライズ層中に拡散されるため、半導体素子とダイアタッチ部との接合強度（以下、単に「接合強度」と記載することがある）を高めることができる。
特開２０１８－１１６９９５号公報
しかしながら、特許文献１に記載の製造方法では、メタライズ層の形成工程を別途設ける必要があるため、製造コストの低減が困難である。
本発明は上記の課題に鑑みてなされたものであり、その目的は、半導体素子とアルミニウム系基板とを接合する接合工程を備えつつも、製造コストを低減できる上、高い接合強度を確保できる接合構造体の製造方法を提供することである。また、本発明の別の目的は、高い接合強度を確保できる接合構造体を提供することである。
本発明に係る接合構造体の製造方法は、半導体モジュールの少なくとも一部を構成する接合構造体の製造方法である。本発明に係る接合構造体の製造方法は、半導体素子と基板とを、銀ペーストを用いて接合する接合工程を少なくとも備える。前記基板は、前記半導体素子が接合されるダイアタッチ部を有する。前記ダイアタッチ部における前記半導体素子との接合面側の表層は、アルミナ層である。前記銀ペーストは、Ｘ線回折法を用いて測定される残留ひずみが５．０％以上の銀粒子と、溶媒とを含む。
ある実施形態では、前記銀粒子の体積基準における５０％累積径は、１００ｎｍ以上５０μｍ以下である。
ある実施形態では、前記銀ペースト中の前記銀粒子の含有率は、前記銀ペーストの全質量に対して、８５質量％以上９５質量％以下である。
ある実施形態では、前記銀粒子は、Ｘ線回折法を用いて測定される残留ひずみが２０．０％以下である。
ある実施形態では、前記銀粒子は、フレーク状銀粒子である。
ある実施形態では、前記半導体素子は、前記基板と接合させるためのメタライズ層を有しない。
ある実施形態では、前記接合工程は、塗布工程と積層体形成工程と加熱工程とを含む。前記塗布工程では、前記基板の前記ダイアタッチ部上に前記銀ペーストを塗布する。前記積層体形成工程では、前記半導体素子と前記ダイアタッチ部とを、前記銀ペーストを介して重ね合わせることにより、積層体を形成する。前記加熱工程では、前記積層体を加熱する。
ある実施形態では、前記加熱工程において、前記積層体を加圧せずに加熱する。
ある実施形態では、前記加熱工程において、１５０℃以上３５０℃以下の温度で前記積層体を加熱する。
本発明に係る接合構造体は、半導体モジュールの少なくとも一部を構成する接合構造体である。本発明に係る接合構造体は、半導体素子、基板、及び前記半導体素子と前記基板とを接合する接合層を備える。前記基板は、前記半導体素子が接合されるダイアタッチ部を有する。前記ダイアタッチ部における前記半導体素子との接合面側の表層は、アルミナ層である。前記接合層は、多孔質銀焼結体と、個数平均一次粒子径１ｎｍ以上２０ｎｍ以下の銀ナノ粒子とを含む。少なくとも一部の前記銀ナノ粒子は、前記アルミナ層と接合している。
本発明に係る接合構造体の製造方法によれば、半導体素子とアルミニウム系基板とを接合する接合工程を備えつつも、製造コストを低減できる上、高い接合強度を確保できる。また、本発明に係る接合構造体によれば、高い接合強度を確保できる。
（ａ）、（ｂ）、（ｃ）及び（ｄ）は、本発明の第１実施形態に係る接合構造体の製造方法の一例を示す工程別断面図である。 本発明の第１実施形態に係る製造方法により得られた接合構造体の一例を示す部分断面図である。 フレーク状銀粒子の一例を示す走査電子顕微鏡写真である。 球状銀粒子の一例を示す走査電子顕微鏡写真である。 フレーク状銀粒子の一例を示す透過電子顕微鏡写真である。 実施例１の接合構造体の接合箇所の断面を示す走査電子顕微鏡写真である。 （ａ）は、図６に示す断面のうちダイアタッチ部と接合層との接合箇所を拡大した走査電子顕微鏡写真であり、（ｂ）は、図６に示す断面のうち半導体素子と接合層との接合箇所を拡大した走査電子顕微鏡写真である。 実施例１の接合構造体の接合箇所の断面を示す透過電子顕微鏡写真である。 実施例１の接合構造体の剪断強度を測定した後のダイアタッチ部を、銀ペーストを塗布した側から撮影した走査電子顕微鏡写真である。
以下、本発明の好適な実施形態について説明する。ただし、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能である。なお、説明が重複する箇所については、適宜説明を省略する場合がある。
まず、本明細書中で使用される用語について説明する。「フレーク状銀粒子」は、球状とは異なる形状を有する銀粒子であり、例えば平板状（より具体的には、葉片状、鱗片状等）の銀粒子である。なお、「球状」には、真球状、及び真球状以外の球状（より具体的には、扁球状等）が含まれる。
「多孔質銀焼結体」とは、銀粒子の集合体を、銀粒子の融点よりも低い温度で焼結させて得られる多孔質の焼結体を指す。
「体積基準における５０％累積径」は、体積基準の粒度分布（体積粒度分布）における、小粒径側からの頻度の累積が５０％になる粒子径である。以下、体積基準における５０％累積径を、「体積中位径（Ｄ50）」と記載することがある。粒子（詳しくは、粒子の粉体）の体積中位径（Ｄ50）の測定値は、何ら規定していなければ、ゼータ電位・粒径測定システム（大塚電子株式会社製「ＥＬＳＺ－１０００ＺＳ」）を用いて測定されたメディアン径である。粒子の個数平均一次粒子径の測定値は、何ら規定していなければ、透過電子顕微鏡（日本電子株式会社製「ＪＥＭ－２１００」、加速電圧：２００ｋＶ）を用いて測定した、１００個の一次粒子の断面の円相当径（一次粒子の断面の面積と同じ面積を有する円の直径）の個数平均値である。
材料の「主成分」は、何ら規定していなければ、質量基準で、その材料に最も多く含まれる成分を意味する。
以下、Ｘ線回折法を用いて測定される残留ひずみを、単に「残留ひずみ」と記載することがある。また、本明細書中では、溶媒も分散媒も、「溶媒」と記載する。
＜第１実施形態：接合構造体の製造方法＞
以下、図面を参照して、本発明の第１実施形態に係る接合構造体（詳しくは、半導体モジュールの少なくとも一部を構成する接合構造体）の製造方法を説明する。なお、参照する図面は、理解しやすくするために、それぞれの構成要素を主体に模式的に示しており、図示された各構成要素の大きさ、個数、形状等は、図面作成の都合上から実際とは異なる場合がある。
まず、第１実施形態に係る接合構造体の製造方法の概要について、図１（ａ）～（ｄ）を参照しながら説明する。図１（ａ）～（ｄ）は、第１実施形態に係る接合構造体の製造方法の一例を示す工程別断面図である。第１実施形態に係る接合構造体の製造方法は、基板準備工程、及び半導体素子３０（図１（ｃ）参照）と基板１０（図１（ａ）参照）とを、銀ペーストを用いて接合する接合工程を備える。また、第１実施形態では、接合工程が、塗布工程と、積層体形成工程と、加熱工程とを含む。
基板準備工程では、図１（ａ）に示すように、基板１０を準備する。基板１０は、電気的絶縁性の基材１１と、基材１１の一方の主面に形成されたダイアタッチ部１２及び表面金属層１３とを含む。ダイアタッチ部１２には、後述する半導体素子３０（図１（ｃ）参照）が接合される。また、基板１０は、基材１１におけるダイアタッチ部１２側とは反対側の主面に形成された裏面金属層１４を更に含む。
ダイアタッチ部１２は、基材１１上に形成されたダイアタッチ本体部１５と、ダイアタッチ本体部１５における基材１１側とは反対側の主面に存在するアルミナ層１６とを含む。つまり、ダイアタッチ部１２における半導体素子３０（図１（ｃ）参照）との接合面側の表層は、アルミナ層１６である。ダイアタッチ本体部１５とアルミナ層１６との界面は、明確に特定可能であってもよく、明確に特定できなくてもよい。なお、ダイアタッチ部１２における半導体素子３０との接合面（アルミナ層１６におけるダイアタッチ本体部１５側とは反対側の主面）は、銀ペーストが塗布される面である。
塗布工程では、図１（ｂ）に示すように、基板１０のダイアタッチ部１２（詳しくは、アルミナ層１６）上に銀ペーストを塗布し、銀ペーストからなる塗布膜２０を形成する。アルミナ層１６上に塗布する銀ペーストは、Ｘ線回折法を用いて測定される残留ひずみが５．０％以上の銀粒子と、溶媒とを含む。銀粒子の残留ひずみの測定方法は、後述する実施例と同じ方法又はそれに準ずる方法である。以下、Ｘ線回折法を用いて測定される残留ひずみが５．０％以上の銀粒子を、特定銀粒子と記載することがある。
塗布工程後かつ積層体形成工程前に、塗布膜２０中の溶媒の少なくとも一部を除去するために、塗布膜２０を加熱する工程を設けてもよい。
積層体形成工程では、図１（ｃ）に示すように、半導体素子３０とダイアタッチ部１２とを、銀ペーストからなる塗布膜２０を介して重ね合わせることにより、積層体４０を形成する。
加熱工程では、積層体形成工程で得られた積層体４０を加熱する。積層体４０を加熱することにより、塗布膜２０（図１（ｃ）参照）中の特定銀粒子同士が焼結し、半導体素子３０とダイアタッチ部１２とを接合する接合層５０（図１（ｄ）参照）が形成される。これにより、図１（ｄ）に示す接合構造体１００が得られる。
次に、第１実施形態に係る接合構造体の製造方法が備える各工程について詳述する。
［基板準備工程］
基板準備工程で準備される基板１０は、電気的絶縁性の基材１１を有する。基材１１の構成材料としては、電気的絶縁性の材料である限り、特に限定されず、例えば、ガラス、シリコン、樹脂及びセラミックスが挙げられる。第１実施形態の製造方法で得られた接合構造体１００をパワー半導体モジュール（電力の制御を行う半導体モジュール）に使用する場合、放熱性を高めるためには、基材１１の構成材料としては、セラミックスが好ましく、シリコンナイトライド及びアルミニウムナイトライドからなる群より選択される一種以上がより好ましい。基材１１の厚さは、例えば、０．１ｍｍ以上１０ｍｍ以下である。
基材１１の一方の主面に形成されたダイアタッチ本体部１５の構成材料としては、例えば、純度９９．００質量％以上のアルミニウム（所謂２Ｎアルミニウム）、純度９９．９０質量％以上のアルミニウム（所謂３Ｎアルミニウム）、純度９９．９９質量％以上のアルミニウム（所謂４Ｎアルミニウム）、及びアルミニウム合金が挙げられる。ダイアタッチ本体部１５の厚さは、例えば、０．１ｍｍ以上５ｍｍ以下である。
ダイアタッチ本体部１５の一方の主面に存在するアルミナ層１６は、例えば、ダイアタッチ本体部１５の表面に存在するアルミニウムが空気中の酸素により酸化（自然酸化）されて得られる酸化膜である。アルミナ層１６の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。なお、アルミナ層１６は、空気中においてダイアタッチ本体部１５の表面を加熱することにより、意図的に形成した酸化膜であってもよい。
アルミナ層１６には、アルミナ以外の成分（より具体的には、水等）が含まれていてもよい。ただし、ダイアタッチ本体部１５の腐食を抑制するためには、アルミナ層１６中のアルミナの含有率は、アルミナ層１６の全質量に対して、６０質量％以上であることが好ましく、８０質量％以上であることがより好ましく、９０質量％以上であることが更に好ましく、１００質量％であることが特に好ましい。
基材１１の一方の主面に形成された表面金属層１３の構成材料としては、例えば、アルミニウム、アルミニウム合金、銅、銀、金、パラジウム、及びニッケルが挙げられる。表面金属層１３の構成材料は、ダイアタッチ本体部１５の構成材料と同じであっても、異なっていてもよい。表面金属層１３の構成材料がアルミニウム又はアルミニウム合金である場合、表面金属層１３における基材１１側とは反対側の表層は、通常、アルミナ層（不図示）である。表面金属層１３の厚さは、例えば、０．１ｍｍ以上５ｍｍ以下である。
基材１１におけるダイアタッチ部１２側とは反対側の主面に形成された裏面金属層１４の構成材料としては、例えば、アルミニウム、アルミニウム合金、銅、銀、金、パラジウム、及びニッケルが挙げられる。裏面金属層１４の構成材料は、ダイアタッチ本体部１５の構成材料と同じであっても、異なっていてもよい。裏面金属層１４の構成材料がアルミニウム又はアルミニウム合金である場合、裏面金属層１４における基材１１側とは反対側の表層は、通常、アルミナ層（不図示）である。裏面金属層１４の厚さは、例えば、０．１ｍｍ以上５ｍｍ以下である。
第１実施形態では、基板１０として、例えば公知の方法により作製した基板１０を使用してもよく、市販品を使用してもよい。基板１０の市販品としては、例えば、ＤＢＡ基板が挙げられる。
［塗布工程］
塗布工程で使用される銀ペーストは、特定銀粒子と、溶媒とを含む。特定銀粒子の体積中位径（Ｄ50）は、１００ｎｍ以上５０μｍ以下であることが好ましく、１．０μｍ以上１０．０μｍ以下であることがより好ましく、１．０μｍ以上５．０μｍ以下であることが更に好ましい。特定銀粒子の体積中位径（Ｄ50）が１００ｎｍ以上である場合、特定銀粒子の残留ひずみを５．０％以上の範囲に容易に調整できる。また、特定銀粒子の体積中位径（Ｄ50）が５０μｍ以下である場合、接合強度をより高めることができる。
印刷法によりダイアタッチ部１２上に銀ペーストを塗布する場合、ダイアタッチ部１２上に塗布膜２０を容易に形成するためには、銀ペースト中の特定銀粒子の含有率は、銀ペーストの全質量に対して、８５質量％以上９５質量％以下であることが好ましく、９０質量％以上９５質量％以下であることがより好ましい。なお、銀ペーストには、特定銀粒子以外の銀粒子が含まれていてもよい。ただし、接合強度をより高めるためには、銀ペースト中の特定銀粒子の含有率は、銀ペースト中の銀粒子の全質量に対して、５０質量％以上であることが好ましく、８０質量％以上であることがより好ましく、１００質量％であることが特に好ましい。
接合強度をより高めるためには、特定銀粒子の残留ひずみは、１０．０％以上であることが好ましい。また、銀ペースト中において、特定銀粒子の結晶構造を安定して維持するためには、特定銀粒子の残留ひずみは、２０．０％以下であることが好ましく、１５．０％以下であることがより好ましい。
接合強度を更に高めるためには、特定銀粒子の残留ひずみが１０．０％以上１５．０％以下であり、かつ特定銀粒子の体積中位径（Ｄ50）が１．０μｍ以上５．０μｍ以下であることが好ましく、特定銀粒子の残留ひずみが１１．０％以上１４．０％以下であり、かつ特定銀粒子の体積中位径（Ｄ50）が２．０μｍ以上４．０μｍ以下であることがより好ましい。
特定銀粒子としては、例えば、フレーク状銀粒子が挙げられる。残留ひずみを有するフレーク状銀粒子は、例えば、銀化合物（より具体的には、銀塩等）を還元剤により還元して得られた球状銀粒子を、攪拌装置（より具体的には、ボールミル等）で攪拌することにより得られる。フレーク状銀粒子の残留ひずみ及び体積中位径（Ｄ50）は、例えば、上記攪拌装置により攪拌する際の攪拌条件（より具体的には、攪拌速度、攪拌時間等）を変更することにより調整できる。
銀ペーストに含まれる溶媒としては、例えば、エーテル結合を有する溶媒（以下、エーテル系溶媒と記載することがある）、及びアルコールが挙げられる。エーテル系溶媒としては、例えば、エーテル、及びグリコールエーテルが挙げられる。銀ペーストに含まれる溶媒として、一種の溶媒を単独で使用してもよく、二種以上の溶媒を組み合わせて使用してもよい。
銀ペーストの溶媒としてエーテルを使用する場合、使用可能なエーテルとしては、例えば、ジイソプロピルエーテル、テトラヒドロフラン、及び１，４－ジオキサンが挙げられる。
銀ペーストの溶媒としてグリコールエーテルを使用する場合、使用可能なグリコールエーテルとしては、例えば、エチレングリコールモノメチルエーテル、ジエチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、ジエチレングリコールモノエチルエーテル、エチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテル、プロピレングリコールモノメチルエーテル、ジプロピレングリコールモノメチルエーテル、ジエチレングリコールモノヘキシルエーテル、及びジエチレングリコールモノ２－エチルヘキシルエーテルが挙げられる。
銀ペーストの溶媒としてアルコールを使用する場合、使用可能なアルコールとしては、例えば、１－プロパノール、２－プロパノール、１－ブタノール、２－メチル－１－プロパノール、２－ブタノール、２－メチル－２－プロパノール、１－ペンタノール、１－オクタノール、及び２－オクタノールが挙げられる。
なお、塗布工程で使用される銀ペーストは、特定銀粒子及び溶媒以外の成分（他の成分）を更に含んでもよい。他の成分としては、例えば、銀ペースト中における特定銀粒子の分散性を高めるための分散剤が挙げられる。
ダイアタッチ部１２上に銀ペーストを塗布する方法としては、特に限定されないが、例えば、印刷法及びポッティング法が挙げられる。ダイアタッチ部１２上に塗布膜２０を容易に形成するためには、ダイアタッチ部１２上に銀ペーストを塗布する方法としては、印刷法（より具体的には、スクリーン印刷法等）が好ましい。
［積層体形成工程］
積層体形成工程で使用される半導体素子３０としては、例えば、シリコンを主成分として含む半導体素子（以下、Ｓｉ半導体素子と記載することがある）、シリコンカーバイドを主成分として含む半導体素子、ガリウムナイトライドを主成分として含む半導体素子、シリコンナイトライドを主成分として含む半導体素子、及びアルミニウムナイトライドを主成分として含む半導体素子が挙げられる。
製造コストをより低減するためには、半導体素子３０は、基板１０と接合させるためのメタライズ層を有しないことが好ましい。第１実施形態では、特定銀粒子を含む銀ペーストを用いて、半導体素子３０と基板１０とを接合するため、半導体素子３０がメタライズ層を有しなくても、半導体素子３０と基板１０との間の接合強度を高めることができる。
［加熱工程］
加熱工程において積層体４０を加熱する方法としては、例えば、積層体４０をホットプレートで加熱する方法、及び積層体４０を加熱炉で加熱する方法が挙げられる。
積層体４０を加熱する際の加熱温度は、塗布膜２０中の特定銀粒子同士が焼結する温度である限り、特に限定されず、例えば、１００℃以上４００℃以下である。接合強度をより高めるためには、積層体４０を加熱する際の加熱温度は、１５０℃以上３５０℃以下であることが好ましい。なお、加熱温度に到達するまでの昇温速度は、例えば１０℃／分以上２０℃／分以下である。また、接合強度をより高めるためには、積層体４０を加熱する際の加熱時間（加熱温度を維持する時間）は、１５分以上５時間以下であることが好ましく、３０分以上３時間以下であることがより好ましい。
積層体４０の加熱は、大気圧下で行われてもよいし、減圧下で行われてもよい。また、積層体４０の加熱は、空気中で行われてもよいし、不活性ガス（より具体的には、アルゴン、窒素等）雰囲気下で行われてもよい。
加熱工程では、積層体４０を加圧せずに加熱してもよいし、積層体４０に圧力を印加しながら積層体４０を加熱してもよい。半導体素子３０の破損を抑制するためには、加熱工程において積層体４０を加圧せずに加熱することが好ましい。第１実施形態では、特定銀粒子を含む銀ペーストを用いて、半導体素子３０と基板１０とを接合するため、加熱工程において積層体４０を加圧しなくても、半導体素子３０と基板１０との間の接合強度を高めることができる。
加熱工程において塗布膜２０中の特定銀粒子同士が焼結することにより得られる接合層５０の厚さは、例えば、１μｍ以上１００μｍ以下である。接合層５０の厚さは、例えば、塗布工程で使用する銀ペースト中の特定銀粒子の含有率を変更することにより調整できる。
第１実施形態に係る接合構造体の製造方法では、アルミナ層１６上にメタライズ層を設けずに半導体素子３０と基板１０（アルミニウム系基板）とを接合するため、メタライズ層の形成工程が不要となる。よって、第１実施形態に係る接合構造体の製造方法によれば、製造コストを低減できる。
また、第１実施形態に係る接合構造体の製造方法によれば、高い接合強度を確保できる。その理由は、以下のように推測される。
第１実施形態では、加熱工程において塗布膜２０中の特定銀粒子の残留ひずみが緩和される。特定銀粒子の残留ひずみが緩和される際に、特定銀粒子の結晶中の転位箇所（結晶欠陥部位）から微小な銀ナノ粒子が生成する。
以下、特定銀粒子の転位箇所から生成した銀ナノ粒子について、図２を参照しながら説明する。図２は、加熱工程を経て得られた接合構造体１００の一例を示す部分断面図（詳しくは、接合構造体１００の接合箇所の一例を示す部分断面図）である。図２に示すように、接合層５０は、加熱工程において特定銀粒子同士が焼結することによって形成された多孔質銀焼結体５１と、特定銀粒子の転位箇所から生成した銀ナノ粒子５２とを含む。
銀ナノ粒子５２の個数平均一次粒子径は、例えば１ｎｍ以上２０ｎｍ以下であり、好ましくは５ｎｍ以上１５ｎｍ以下であり、より好ましくは、８ｎｍ以上１２ｎｍ以下である。生成した銀ナノ粒子５２は、特定銀粒子に比べて表面自由エネルギーが高いため、多孔質銀焼結体５１とアルミナ層１６とを接着させる接着剤として機能する。これにより、接合層５０とアルミナ層１６との接合強度を高めることができる。従って、第１実施形態に係る接合構造体の製造方法によれば、高い接合強度を確保できる。
第１実施形態の製造方法により得られた接合構造体１００は、例えば、半導体素子３０と表面金属層１３とを電気的に接続する工程、及び裏面金属層１４と放熱部材（不図示）とを接合する工程を経て、半導体モジュールに加工される。なお、第１実施形態の製造方法により得られた接合構造体１００を、半導体モジュールとして使用してもよい。
以上、第１実施形態に係る接合構造体の製造方法について説明したが、本発明の接合構造体の製造方法は、上述した第１実施形態に限定されない。
例えば、図１（ａ）～（ｄ）を参照して説明したように、第１実施形態に係る接合構造体の製造方法は、接合工程が、塗布工程と、積層体形成工程と、加熱工程とを含むが、本発明の接合構造体の製造方法において、接合工程は、上述した特定の銀ペーストを用いて半導体素子と基板とを接合する限り、特に限定されない。
また、第１実施形態に係る接合構造体の製造方法は基板準備工程を含むが、予め基板が準備された状態から本発明の接合構造体の製造方法を実施する場合は、基板準備工程は必要ない。
＜第２実施形態：接合構造体＞
次に、図１（ａ）～（ｄ）及び図２を参照して、本発明の第２実施形態に係る接合構造体（詳しくは、半導体モジュールの少なくとも一部を構成する接合構造体）を説明する。第２実施形態に係る接合構造体は、例えば上述した第１実施形態に係る接合構造体の製造方法により得られる接合構造体である。以下、上述した第１実施形態と重複する内容については、説明を省略する。
第２実施形態に係る接合構造体１００（図１（ｄ）参照）は、半導体素子３０（図１（ｃ）参照）、基板１０（図１（ａ）参照）、及び半導体素子３０と基板１０とを接合する接合層５０（図１（ｄ）参照）を備える。
基板１０は、半導体素子３０が接合されるダイアタッチ部１２を有する（図１（ａ）参照）。また、ダイアタッチ部１２における半導体素子３０との接合面側の表層は、アルミナ層１６である。
図２に示すように、接合層５０は、塗布膜２０（図１（ｂ）参照）中の特定銀粒子同士が焼結することによって形成された多孔質銀焼結体５１と、個数平均一次粒子径１ｎｍ以上２０ｎｍ以下の銀ナノ粒子５２とを含む。そして、少なくとも一部の銀ナノ粒子５２は、アルミナ層１６と接合している。
銀ナノ粒子５２の個数平均一次粒子径は、１ｎｍ以上２０ｎｍ以下である。より高い接合強度を確保するためには、銀ナノ粒子５２の個数平均一次粒子径は、５ｎｍ以上１５ｎｍ以下であることが好ましく、８ｎｍ以上１２ｎｍ以下であることがより好ましい。銀ナノ粒子５２の個数平均一次粒子径は、例えば、特定銀粒子の体積中位径（Ｄ50）を変更することにより調整できる。
銀ナノ粒子５２は、特定銀粒子に比べて表面自由エネルギーが高いため、多孔質銀焼結体５１とアルミナ層１６とを接着させる接着剤として機能する。これにより、接合層５０とアルミナ層１６との接合強度を高めることができる。従って、第２実施形態に係る接合構造体によれば、高い接合強度を確保できる。
以下、本発明の実施例について説明するが、本発明は実施例の範囲に何ら限定されるものではない。なお、走査電子顕微鏡（ＳＥＭ）写真は、いずれもＳＥＭ（株式会社日立ハイテクノロジーズ製「ＳＵ８０２０」）を用いて、加速電圧５ｋＶの条件で撮影した。また、透過電子顕微鏡（ＴＥＭ）写真は、いずれもＴＥＭ（日本電子株式会社製「ＪＥＭ－２１００」）を用いて、加速電圧２００ｋＶの条件で撮影した。
また、銀粒子（詳しくは、後述するフレーク状銀粒子ＦＰ及び球状銀粒子ＳＰのいずれか）の残留ひずみは、Ｘ線回折法を用いて銀粒子（粉体）の結晶格子の面間隔を得た後、得られた結晶格子の面間隔から求めた。残留ひずみの測定方法の詳細を、以下に示す。
＜銀粒子の残留ひずみの測定方法＞
まず、湾曲ＩＰＸ線回折装置（株式会社リガク製「ＲＩＮＴ（登録商標） ＲＡＰＩＤＩＩ」）を用いて、以下に示す測定条件で銀粒子の粉体（試料）のＸ線回折スペクトルを測定した。
特性Ｘ線：Ｃｕ－Ｋα線（λ＝１．５４１８Å）
管電圧：４０ｋＶ
管電流：３０ｍＡ
測定範囲（２θ）：０°以上１６０°以下
走査速度：１°／秒
次いで、得られたＸ線回折スペクトルに基づいて、統合粉末Ｘ線解析ソフトウェア（株式会社リガク製「ＰＤＸＬ Ｖｅｒ．２．０」）を用いて、試料の結晶格子の（１１１）面、（２００）面及び（２２０）面のそれぞれの面間隔を算出した。以下、得られた（１１１）面の面間隔をｄ１と記載し、得られた（２００）面の面間隔をｄ２と記載し、得られた（２２０）面の面間隔をｄ３と記載する。
次いで、ｄ１と、残留ひずみがない銀の結晶の（１１１）面の面間隔（以下、ｄ１0と記載する）とから、下記式（１）に基づいて残留ひずみε１（単位：％）を算出した。また、ｄ２と、残留ひずみがない銀の結晶の（２００）面の面間隔（以下、ｄ２0と記載する）とから、下記式（２）に基づいて残留ひずみε２（単位：％）を算出した。また、ｄ３と、残留ひずみがない銀の結晶の（２２０）面の面間隔（以下、ｄ３0と記載する）とから、下記式（３）に基づいて残留ひずみε３（単位：％）を算出した。
残留ひずみε１＝１００×（ｄ１－ｄ１0）／ｄ１0・・・（１）
残留ひずみε２＝１００×（ｄ２－ｄ２0）／ｄ２0・・・（２）
残留ひずみε３＝１００×（ｄ３－ｄ３0）／ｄ３0・・・（３）
次いで、残留ひずみε１、残留ひずみε２及び残留ひずみε３の算術平均を算出し、得られた平均値を試料の残留ひずみ（単位：％）とした。
＜銀粒子の準備＞
後述する銀ペーストに使用する銀粒子として、フレーク状銀粒子ＦＰ（福田金属箔粉工業株式会社製「シルコート（登録商標）ＡｇＣ－２３９」、体積中位径（Ｄ50）：３．０μｍ、残留ひずみ：１２．５％）、及び球状銀粒子ＳＰ（大研化学工業株式会社製「Ｓ２１１Ａ－１０」、体積中位径（Ｄ50）：３２０ｎｍ、残留ひずみ：０％）を準備した。図３に、フレーク状銀粒子ＦＰのＳＥＭ写真を示す。また、図４に、球状銀粒子ＳＰのＳＥＭ写真を示す。なお、フレーク状銀粒子ＦＰの体積中位径（Ｄ50）及び残留ひずみは、いずれも、後述する接合構造体ＳＡ－１の作製に使用した銀ペーストから溶媒を除去して得られたフレーク状銀粒子ＦＰの粉体を、測定対象として測定した場合も、同じ結果が得られた。同様に、球状銀粒子ＳＰの体積中位径（Ｄ50）及び残留ひずみは、いずれも、後述する接合構造体ＳＢ－１の作製に使用した銀ペーストから溶媒を除去して得られた球状銀粒子ＳＰの粉体を、測定対象として測定した場合も、同じ結果が得られた。
また、フレーク状銀粒子ＦＰについては、ＴＥＭを用いて観察した。図５に、フレーク状銀粒子ＦＰのＴＥＭ写真を示す。図５に示すように、フレーク状銀粒子ＦＰは、転位箇所（転位線ＤＬ）を有していた。
＜接合構造体の作製＞
以下、実施例１の接合構造体（以下、接合構造体ＳＡ－１と記載することがある）、実施例２の接合構造体（以下、接合構造体ＳＡ－２と記載することがある）及び比較例１の接合構造体（以下、接合構造体ＳＢ－１と記載することがある）の作製方法を説明する。なお、接合構造体ＳＡ－１、ＳＡ－２及びＳＢ－１のいずれの作製方法においても、接合させる対象物として、３ｍｍ×３ｍｍのＳｉ半導体素子（メタライズ層を有しないＳｉ半導体素子）と、１０ｍｍ×１０ｍｍのＤＢＡ基板とを用いた。
［接合構造体ＳＡ－１の作製］
（銀ペーストの調製工程）
フレーク状銀粒子ＦＰと、エーテル系溶媒（株式会社ダイセル製「ＣＥＬＴＯＬ（登録商標）ＩＡ」）とを、質量比（フレーク状銀粒子ＦＰ：エーテル系溶媒）が１２：１となるように混合し、銀ペーストを得た。
（接合工程）
ＤＢＡ基板のダイアタッチ部上に、厚さ１００μｍのマスクを用いて、スクリーン印刷法により銀ペースト（上述した調製工程により得られた銀ペースト）を塗布した（塗布工程）。次いで、印刷された銀ペーストからなる塗布膜にＳｉ半導体素子を載置して、積層体を得た（積層体形成工程）。次いで、得られた積層体をホットプレートにより加熱した（加熱工程）。加熱工程では、大気圧下、ホットプレートの加熱部に積層体を載置した状態で、室温（温度２５℃）から加熱温度である２５０℃まで１５℃／分の昇温速度でホットプレートの加熱部を昇温させた後、加熱部の温度を２５０℃に６０分間維持した。なお、加熱工程では、積層体を、加圧せずに加熱した。以上説明した作製方法により、接合構造体ＳＡ－１を得た。
［接合構造体ＳＡ－２の作製］
銀ペーストの調製工程を、以下に示すとおりに変更したこと以外は、接合構造体ＳＡ－１の作製と同じ方法で接合構造体ＳＡ－２を得た。
（接合構造体ＳＡ－２を作製する際の銀ペーストの調製工程）
フレーク状銀粒子ＦＰと、球状銀粒子ＳＰと、エーテル系溶媒（株式会社ダイセル製「ＣＥＬＴＯＬ（登録商標）ＩＡ」）とを、質量比（フレーク状銀粒子ＦＰ：球状銀粒子ＳＰ：エーテル系溶媒）が６：６：１となるように混合し、銀ペーストを得た。
［接合構造体ＳＢ－１の作製］
銀ペーストの調製工程を、以下に示すとおりに変更したこと以外は、接合構造体ＳＡ－１の作製と同じ方法で接合構造体ＳＢ－１を得た。
（接合構造体ＳＢ－１を作製する際の銀ペーストの調製工程）
球状銀粒子ＳＰと、エーテル系溶媒（株式会社ダイセル製「ＣＥＬＴＯＬ（登録商標）ＩＡ」）とを、質量比（球状銀粒子ＳＰ：エーテル系溶媒）が１２：１となるように混合し、銀ペーストを得た。
＜接合構造体の電子顕微鏡による観察＞
［ＳＥＭによる観察］
得られた接合構造体ＳＡ－１をＳＥＭにより観察した。図６は、接合構造体ＳＡ－１の接合箇所の断面を示すＳＥＭ写真である。図６に示すように、接合構造体ＳＡ－１では、Ｓｉ半導体素子６０とダイアタッチ部１２とが接合層５０を介して接合されていた。また、図６に示す断面のうち、ダイアタッチ部１２と接合層５０との接合箇所を拡大したＳＥＭ写真である図７（ａ）に示すように、ダイアタッチ部１２と接合層５０との接合性は良好であった。また、図６に示す断面のうち、Ｓｉ半導体素子６０と接合層５０との接合箇所を拡大したＳＥＭ写真である図７（ｂ）に示すように、Ｓｉ半導体素子６０と接合層５０との接合性は良好であった。
［ＴＥＭによる観察］
得られた接合構造体ＳＡ－１をＴＥＭにより観察した。図８は、接合構造体ＳＡ－１の接合箇所の断面を示すＴＥＭ写真である。図８に示すように、接合構造体ＳＡ－１は、ダイアタッチ本体部１５上に形成されたアルミナ層１６に接合する銀ナノ粒子５２を含んでいた。また、接合構造体ＳＡ－１に含まれる銀ナノ粒子５２は、個数平均一次粒子径が１０ｎｍであった。
なお、図示はしないが、接合構造体ＳＡ－２も、アルミナ層１６に接合する銀ナノ粒子５２を含んでいた。また、接合構造体ＳＡ－２に含まれる銀ナノ粒子５２は、個数平均一次粒子径が１０ｎｍであった。一方、接合構造体ＳＢ－１は、個数平均一次粒子径１ｎｍ以上２０ｎｍ以下の銀ナノ粒子５２を含んでいなかった。
＜接合構造体の剪断強度の測定＞
［接合構造体ＳＡ－１の剪断強度の測定］
剪断試験機（Ｎｏｒｄｓｏｎ ＤＡＧＥ社製「ＸＤ－７５００」）を用いて、接合構造体ＳＡ－１の剪断強度（Ｓｉ半導体素子６０とダイアタッチ部１２との間の剪断強度）を測定した。詳しくは、上記剪断試験機を用いて、Ｓｉ半導体素子６０とダイアタッチ部１２とに対して剪断力を加えて、剪断強度（剪断破壊が起きたときの剪断応力）を測定した。その結果、３４．７ＭＰａの剪断強度が得られた。なお、剪断強度が大きいほど、接合構造体の接合強度が高いことを示す。
図９は、接合構造体ＳＡ－１の剪断強度を測定した後のダイアタッチ部１２を、銀ペーストを塗布した側から撮影したＳＥＭ写真である。図９に示すように、ダイアタッチ部１２の表面には、多孔質銀焼結体５１が残存していた。つまり、接合構造体ＳＡ－１では、上記剪断試験機により剪断力を加えても、多孔質銀焼結体５１の一部がダイアタッチ部１２と接合していた。
［接合構造体ＳＡ－２の剪断強度の測定］
上述した接合構造体ＳＡ－１の剪断強度の測定と同じ条件で、接合構造体ＳＡ－２の剪断強度を測定した。その結果、２２．７ＭＰａの剪断強度が得られた。
［接合構造体ＳＢ－１の剪断強度の測定］
上述した接合構造体ＳＡ－１の剪断強度の測定と同じ条件で、接合構造体ＳＢ－１の剪断強度を測定した。その結果、１．０ＭＰａの剪断強度が得られた。
接合構造体ＳＡ－１、ＳＡ－２及びＳＢ－１の剪断強度の測定結果から、本発明によれば、高い接合強度を確保できる接合構造体を提供できることが示された。
本発明に係る接合構造体の製造方法は、半導体モジュールの少なくとも一部を構成する接合構造体を製造するために利用することができる。また、本発明に係る接合構造体は、半導体モジュールの少なくとも一部を構成する接合構造体として利用することができる。
１０ ：基板
１２ ：ダイアタッチ部
１６ ：アルミナ層
３０ ：半導体素子
４０ ：積層体
５０ ：接合層
５１ ：多孔質銀焼結体
５２ ：銀ナノ粒子
１００ ：接合構造体

Claims (10)

  1. 半導体モジュールの少なくとも一部を構成する接合構造体の製造方法であって、
    半導体素子と基板とを、銀ペーストを用いて接合する接合工程を少なくとも備え、
    前記基板は、前記半導体素子が接合されるダイアタッチ部を有し、
    前記ダイアタッチ部における前記半導体素子との接合面側の表層は、アルミナ層であり、
    前記銀ペーストは、Ｘ線回折法を用いて測定される残留ひずみが５．０％以上の銀粒子と、溶媒とを含む、接合構造体の製造方法。
  2. 前記銀粒子の体積基準における５０％累積径は、１００ｎｍ以上５０μｍ以下である、請求項１に記載の接合構造体の製造方法。
  3. 前記銀ペースト中の前記銀粒子の含有率は、前記銀ペーストの全質量に対して、８５質量％以上９５質量％以下である、請求項１又は２に記載の接合構造体の製造方法。
  4. 前記銀粒子は、Ｘ線回折法を用いて測定される残留ひずみが２０．０％以下である、請求項１～３のいずれか一項に記載の接合構造体の製造方法。
  5. 前記銀粒子は、フレーク状銀粒子である、請求項１～４のいずれか一項に記載の接合構造体の製造方法。
  6. 前記半導体素子は、前記基板と接合させるためのメタライズ層を有しない、請求項１～５のいずれか一項に記載の接合構造体の製造方法。
  7. 前記接合工程は、
    前記基板の前記ダイアタッチ部上に前記銀ペーストを塗布する塗布工程と、
    前記半導体素子と前記ダイアタッチ部とを、前記銀ペーストを介して重ね合わせることにより、積層体を形成する積層体形成工程と、
    前記積層体を加熱する加熱工程と
    を含む、請求項１～６のいずれか一項に記載の接合構造体の製造方法。
  8. 前記加熱工程において、前記積層体を加圧せずに加熱する、請求項７に記載の接合構造体の製造方法。
  9. 前記加熱工程において、１５０℃以上３５０℃以下の温度で前記積層体を加熱する、請求項７又は８に記載の接合構造体の製造方法。
  10. 半導体モジュールの少なくとも一部を構成する接合構造体であって、
    半導体素子、基板、及び前記半導体素子と前記基板とを接合する接合層を備え、
    前記基板は、前記半導体素子が接合されるダイアタッチ部を有し、
    前記ダイアタッチ部における前記半導体素子との接合面側の表層は、アルミナ層であり、
    前記接合層は、多孔質銀焼結体と、個数平均一次粒子径１ｎｍ以上２０ｎｍ以下の銀ナノ粒子とを含み、
    少なくとも一部の前記銀ナノ粒子は、前記アルミナ層と接合している、接合構造体。
JP2021522850A 2019-05-29 2020-05-28 接合構造体の製造方法、及び接合構造体 Active JP7154655B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019100287 2019-05-29
JP2019100287 2019-05-29
PCT/JP2020/021086 WO2020241739A1 (ja) 2019-05-29 2020-05-28 接合構造体の製造方法、及び接合構造体

Publications (2)

Publication Number Publication Date
JPWO2020241739A1 JPWO2020241739A1 (ja) 2020-12-03
JP7154655B2 true JP7154655B2 (ja) 2022-10-18

Family

ID=73552627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021522850A Active JP7154655B2 (ja) 2019-05-29 2020-05-28 接合構造体の製造方法、及び接合構造体

Country Status (3)

Country Link
US (1) US12094850B2 (ja)
JP (1) JP7154655B2 (ja)
WO (1) WO2020241739A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200039007A1 (en) * 2017-02-23 2020-02-06 Osaka University Bonding member, method for producing bonding member and method for producing bonding structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001131499A (ja) 1999-11-09 2001-05-15 Toray Ind Inc 半導体装置用接着剤シートおよびそれを用いた部品ならびに半導体装置
JP2017157599A (ja) 2016-02-29 2017-09-07 三菱マテリアル株式会社 半導体装置
JP2018116995A (ja) 2017-01-17 2018-07-26 三菱マテリアル株式会社 パワーモジュールの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10165080B4 (de) * 2000-09-20 2015-05-13 Hitachi Metals, Ltd. Siliciumnitrid-Pulver und -Sinterkörper sowie Verfahren zu deren Herstellung und Leiterplatte damit
US7915533B2 (en) * 2005-04-28 2011-03-29 Hitachi Metals, Ltd. Silicon nitride substrate, a manufacturing method of the silicon nitride substrate, a silicon nitride wiring board using the silicon nitride substrate, and semiconductor module
US7911117B2 (en) * 2007-11-08 2011-03-22 Ngk Insulators, Ltd. Piezoelectric/electrostrictive body, and piezoelectric/electrostrictive element
WO2009148168A1 (ja) * 2008-06-06 2009-12-10 三菱マテリアル株式会社 パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
JP5637221B2 (ja) * 2010-12-28 2014-12-10 宇部興産株式会社 多結晶シリコンインゴット鋳造用鋳型及びその製造方法並びに多結晶シリコンインゴット鋳造用鋳型の離型材用窒化珪素粉末及びそれを含有したスラリー
EP2832817A4 (en) * 2012-03-29 2015-12-09 Ube Industries LUMINOPHORE POWDER BASED ON OXYNITRIDE
JP5664625B2 (ja) * 2012-10-09 2015-02-04 三菱マテリアル株式会社 半導体装置、セラミックス回路基板及び半導体装置の製造方法
KR20150140281A (ko) * 2013-03-29 2015-12-15 우베 고산 가부시키가이샤 산질화물 형광체 분말 및 그 제조 방법
KR102208961B1 (ko) * 2013-10-29 2021-01-28 삼성전자주식회사 반도체소자 패키지 및 그 제조방법
CN107735854B (zh) * 2014-12-26 2020-12-15 汉高股份有限及两合公司 可烧结粘合材料及使用其的半导体装置
EP3424877A4 (en) * 2016-02-29 2019-11-13 Tokyo Institute of Technology SILVER-CONTAINING CALCIUM PHOSPHATE BODY AND PROCESS FOR PRODUCING SAME
US10639719B2 (en) * 2016-09-28 2020-05-05 General Electric Company Grain boundary engineering for additive manufacturing
US20200039007A1 (en) * 2017-02-23 2020-02-06 Osaka University Bonding member, method for producing bonding member and method for producing bonding structure
KR102033545B1 (ko) * 2017-06-05 2019-10-17 대주전자재료 주식회사 은 입자 및 이의 제조방법
JP7120096B2 (ja) * 2018-03-28 2022-08-17 三菱マテリアル株式会社 銀多孔質焼結膜および接合体の製造方法
JP6845444B1 (ja) * 2019-10-15 2021-03-17 千住金属工業株式会社 接合材、接合材の製造方法及び接合体
TW202129021A (zh) * 2019-11-29 2021-08-01 日商三菱綜合材料股份有限公司 銅合金、銅合金塑性加工材、電子／電氣機器用零件、端子、匯流條、散熱基板
US20230260946A1 (en) * 2020-06-11 2023-08-17 Amogreentech Co., Ltd. Ag paste composition and bonding film produced using same
WO2022202038A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 電子部品およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001131499A (ja) 1999-11-09 2001-05-15 Toray Ind Inc 半導体装置用接着剤シートおよびそれを用いた部品ならびに半導体装置
JP2017157599A (ja) 2016-02-29 2017-09-07 三菱マテリアル株式会社 半導体装置
JP2018116995A (ja) 2017-01-17 2018-07-26 三菱マテリアル株式会社 パワーモジュールの製造方法

Also Published As

Publication number Publication date
WO2020241739A1 (ja) 2020-12-03
US20220230988A1 (en) 2022-07-21
JPWO2020241739A1 (ja) 2020-12-03
US12094850B2 (en) 2024-09-17

Similar Documents

Publication Publication Date Title
JP5757359B2 (ja) Ｃｕ／セラミックス接合体、Ｃｕ／セラミックス接合体の製造方法、及び、パワーモジュール用基板
EP2930744B1 (en) Substrate for power modules, substrate with heat sink for power modules and power module
CN113632217A (zh) 氮化硅基板、氮化硅-金属复合体、氮化硅电路基板及半导体封装件
JP2010103570A (ja) セラミックス回路基板
JP6724481B2 (ja) セラミック基板及びその製造方法
JP3629783B2 (ja) 回路基板
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
CN108666297B (zh) 一种低温电子互连材料及其制备方法和低温电子互连方法
JP2012072044A (ja) 炭化ホウ素含有セラミックス接合体及び該接合体の製造方法
JP6072117B2 (ja) 銅微粒子ペースト及びその製造方法
KR20080093594A (ko) 세라믹스 기판과 금속 박막의 접합방법
JP7154655B2 (ja) 接合構造体の製造方法、及び接合構造体
TW202216339A (zh) 電路基板用層積體
WO2015029152A1 (ja) 半導体装置
WO2017150096A1 (ja) 半導体装置
WO2017135139A1 (ja) Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP2022023954A (ja) セラミックス／アルミニウム接合体、絶縁回路基板、ｌｅｄモジュール、セラミックス部材
WO2016052392A1 (ja) Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
CN116353153A (zh) 陶瓷-铜复合体、陶瓷-铜复合体的制造方法、陶瓷电路基板及功率模块
JP7492256B2 (ja) 接合構造体及びその製造方法
TW201626511A (zh) 附有Ａｇ基材層之功率模組用基板及功率模組
JP2001217362A (ja) 積層放熱部材、および同放熱部材を用いたパワー半導体装置、並びにそれらの製造方法
WO2021039874A1 (ja) 低温焼結性接合ペースト及び接合構造体
WO2012147610A1 (ja) 放熱基板
JP2006120973A (ja) 回路基板および回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220928

R150 Certificate of patent or registration of utility model

Ref document number: 7154655

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150