JP7122422B2 - プラズマ処理システム - Google Patents

プラズマ処理システム Download PDF

Info

Publication number
JP7122422B2
JP7122422B2 JP2021034064A JP2021034064A JP7122422B2 JP 7122422 B2 JP7122422 B2 JP 7122422B2 JP 2021034064 A JP2021034064 A JP 2021034064A JP 2021034064 A JP2021034064 A JP 2021034064A JP 7122422 B2 JP7122422 B2 JP 7122422B2
Authority
JP
Japan
Prior art keywords
processing system
plasma
frequency power
plasma processing
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021034064A
Other languages
English (en)
Other versions
JP2021093548A (ja
Inventor
ジョンクイ・タン
チアン・フー
イン・ウー
チン・スー
ホワ・シアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2021093548A publication Critical patent/JP2021093548A/ja
Application granted granted Critical
Publication of JP7122422B2 publication Critical patent/JP7122422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Description

本発明は、半導体デバイスの製造に関する。
現代の半導体チップ製造プロセスの多くは、プラズマの生成を含み、生成されたプラズマから、プラズマを浴びる基板の表面に直接的に又は間接的に変化を及ぼすために使用されるイオン成分及び／又はラジカル成分が導出される。例えば、基板表面から材料をエッチングするために、又は基板表面上に材料を堆積させるために、又は基板表面上に既に存在する材料を改質するために、プラズマをベースにした様々なプロセスが使用できる。プラズマは、多くの場合、制御された環境内でプロセスガスに高周波数（ＲＦ）電力を供給することによって生成され、プロセスガスは、活性化されて所望のプラズマに変化する。プラズマの特性は、数あるなかでも特に、プロセスガスの材料組成、プロセスガスの流量、プラズマ発生領域及び周辺構造の幾何学的特徴、プロセスガス及び周辺材料の温度、投入されるＲＦ電力の周波数及び振幅、並びにプラズマの荷電成分を基板に引き付けるために供給されるバイアス電力などが挙げられるがこれらに限定はされない多くのプロセスパラメータによって影響される。生成されたプラズマがどのように基板と相互作用するかに影響を及ぼしえる幾つかのプロセスパラメータを理解して制御することに、関心が持たれている。本発明が起きるのは、この状況下である。
代表的な一実施形態では、半導体製造において標的材料をプラズマエッチングするための方法が開示される。この方法は、プロセスモジュール内で基板ホルダの上に基板を配置する動作（ａ）を含む。基板は、標的材料を覆うマスク材料を含み、標的材料の少なくとも一部分は、マスク材料内の開口を通して露出している。方法は、また、基板を覆っているプラズマ生成領域に二様態プロセスガス組成を供給するための動作（ｂ）も含む。方法は、また、基板に浴びせるプラズマを生成するために、第１の期間にわたり、プラズマ生成領域内の二様態プロセスガス組成に第１の高周波数電力が供給される動作（ｃ）を含む。第１の高周波数電力の供給を通じて生成されたプラズマは、エッチング優位の効果を基板に対して引き起こす。方法は、また、基板に浴びせるプラズマを生成するために、第１の期間の終了後の第２の期間にわたり、プラズマ生成領域内の二様態プロセスガス組成に第２の高周波数電力が供給される動作（ｄ）を含む。第２の高周波数電力は、第１の高周波数電力に代わって供給される。第２の高周波数電力の供給を通じて生成されたプラズマは、堆積優位の効果を基板に対して引き起こす。方法は、また、基板上で露出している標的材料を所要の量だけ除去するために必要とされる全期間にわたり、動作（ｃ）と動作（ｄ）とを交互に且つ連続して繰り返すための動作（ｅ）も含む。
実施形態の一例では、半導体製造において標的材料をプラズマエッチングするための方法が開示される。この方法は、プロセスモジュール内で基板ホルダの上に基板を配置する動作（ａ）を含む。基板は、標的材料を覆うマスク材料を含み、標的材料の少なくとも一部分は、マスク材料内の開口を通して露出している。方法は、また、基板を覆うプラズマ生成領域に二様態プロセスガス組成を供給するための動作（ｂ）も含む。方法は、また、基板に浴びせるプラズマを生成するために、第１の期間にわたり、プラズマ生成領域内の二様態プロセスガス組成に第１の高周波数電力が供給される動作（ｃ）を含む。第１の高周波数電力の供給を通じて生成されたプラズマは、エッチング優位の効果を基板に対して引き起こす。また、動作（ｃ）の最中は、高バイアス電圧レベルに対応する第１のバイアス電圧設定で、基板ホルダにおいてバイアス電圧が供給される。方法は、また、基板に浴びせるプラズマを生成するために、第１の期間の終了後の第２の期間にわたり、プラズマ生成領域内の二様態プロセスガス組成に第２の高周波数電力が供給される動作（ｄ）を含む。第２の高周波数電力は、第１の高周波数電力に代わって供給される。第２の高周波数電力の供給を通じて生成されたプラズマは、堆積優位の効果を基板に対して引き起こす。また、動作（ｄ）では、基板ホルダにおけるバイアス電圧が、低いバイアス電圧レベルに対応する第２のバイアス電圧設定に引き下げられる。方法は、また、基板上で露出している標的材料を所要の量だけ除去するために必要とされる全期間にわたり、動作（ｃ）と動作（ｄ）とを交互に且つ連続して繰り返すための動作（ｅ）も含む。
例を挙げて本発明を説明している添付の図面に併せた以下の詳細な説明から、本発明のその他の態様及び利点が更に明らかになる。
本発明の一部の実施形態にしたがった、プラズマエッチングプロセスのために用意された基板の例の一部分の垂直断面を示した図である。
プラズマエッチングプロセスの実施後における、図１Ａからの基板の例の一部分の垂直断面を示した図である。
本発明の様々な実施形態にしたがった、基板プロセスモジュールの例を示した図である。
本発明の一部の実施形態にしたがった、低い主要プラズマ電力ではエッチング優位な効果を及び高い主要プラズマ電力では堆積優位の効果を提供するように構成された二様態プロセスガス組成の例における堆積種及びエッチャント種について、主要プラズマ電力に対して解離速度を記したグラフである。
本発明の一部の実施形態にしたがった、高い主要プラズマ電力ではエッチング優位な効果を及び低い主要プラズマ電力では堆積優位の効果を提供するように構成された二様態プロセスガス組成の例における堆積種及びエッチャント種について、主要プラズマ電力に対して解離速度を記したグラフである。
本発明の一部の実施形態にしたがった、標的材料のプラズマエッチングで二様態プロセスガス組成を使用するための方法のフローチャートである。
本発明の一部の実施形態にしたがった、図４Ａの方法にしたがった供給主要プラズマ電力を時間の関数として記したグラフである。
本発明の一部の実施形態にしたがった、バイアス電圧の使用と併せて標的材料のプラズマエッチングで二様態プロセスガス組成を使用するための方法のフローチャートである。
本発明の一部の実施形態にしたがった、図５Ａの方法にしたがった供給主要プラズマ電力を時間の関数として示したグラフである。
本発明の一部の実施形態にしたがった、様々な供給主要プラズマ電力に応じて印加バイアス電圧の関数としてブランケット酸化物エッチング速度を示したグラフの一例である。
以下の説明では、提示された実施形態の完全な理解を可能にするために、数々の具体的詳細が特定されている。しかしながら、当業者にならば、本発明がこれらの具体的詳細の一部又は全部を伴わずに実施されてもよいことが明らかである。また、本発明を不必要に不明瞭にしないために、周知のプロセス動作の詳細な説明は省略される。
本明細書では、半導体デバイス製造プロセスにおける基板からの材料のプラズマエッチングの向上のための、方法及びシステムが開示される。実施形態の例において、本明細書で使用される基板という用語は、半導体ウエハを指している。しかしながら、他の実施形態では、本明細書で使用される基板という用語は、サファイヤ、ＧａＮ、若しくはＳｉＣ、又はその他の基板材料で形成された基板を指すことができ、ガラスパネル／基板、金属箔、金属シート、ポリマ材料などといったものを含むことができる。また、様々な実施形態において、本明細書で言う基板は、形態、形状、及び／又は大きさが様々であってよい。例えば、一部の実施形態では、本明細書で言う基板は、２００ｍｍ（ミリメートル）半導体ウエハ、３００ｍｍ半導体ウエハ、又は４５０ｍｍ半導体ウエハに相当してよい。また、一部の実施形態では、本明細書で言う基板は、数あるなかでも特に、フラットパネルディスプレイのための矩形の基板などといった、非円形の基板に相当してよい。
図１Ａは、本発明の一部の実施形態にしたがった、プラズマエッチングプロセスのために一例として用意された基板１０１の一部分の垂直断面を示している。基板１０１は、トランジスタデバイスとこれらのトランジスタデバイスの様々な端子及びゲートを接続するワイヤとを形成して所定の集積回路を形成するために、特定の形状を有する様々な導体材料及び絶縁体／誘電体材料の層を複数枚積み重ねたものであると理解されるべきである。説明を容易にするために、基板１０１の基部１０１Ａは、追加の構造がそこから形成されることになる特定の地点まで様々な材料層を複数枚積み重ねたこの集合体を表すものとする。
図１Ａは、基板１０１の基部１０１Ａの上に配置された標的材料１５２の層と、標的材料１５２の層の上に配置されたマスク材料１５４の層とを示している。下の標的材料１５２の一領域を露出させるために、マスク材料１５４に開口１５６が形成される。この構成によって、開口１５６の底で露出している部分の標的材料１５２を除去するために、プラズマエッチングプロセスが実施される。
図１Ｂは、プラズマエッチングプロセスの実施後における、図１Ａからの基板の例１０１の一部分の垂直断面を示している。図１Ｂは、開口１５６を通してプラズマエッチングプロセスを受けた標的材料１５２の部分の除去を示している。標的材料１５２の除去部分に対応する開口は、マスク材料１５４及び標的材料１５２の両方にわたる全体の開口高さ１６０と、開口幅１５８とを有する。開口幅１５８は、集積回路レイアウトの臨界寸法（ＣＤ）に相当してよい。開口高さ１６０対開口幅１５８の比率は、開口のアスペクト比を定めている。
現代の半導体デバイス製造では、高アスペクト比（ＨＡＲ）エッチングが大きな課題になっている。例えば、導体エッチングプロセスでは、炭素のＨＡＲエッチングが特に課題であるが、これは、現存する多くのＨＡＲ関連の課題のうちの１つに過ぎない。ＨＡＲエッチングプロセスでは、一般に、標的材料１５２のエッチング速度と、標的材料１５２を覆っているマスク材料１５４に対する標的材料１５２のエッチング選択性との間で妥協がなされる。より具体的に言うと、標的材料１５２のエッチング速度を高めるためには、上を覆っているマスク材料１５４に対する標的材料１５２のエッチング選択性を幾分犠牲にする必要があるだろう。また、一部のエッチングプロセスでは、標的材料１５２のエッチング速度を更に速くして、それに相応して標的材料１５２のアスペクト比依存エッチング（ＡＲＤＥ）を更に優れたものにするために、基板１０１レベルに更に高いバイアス電圧が印加され、プラズマからの例えばイオンなどの荷電成分を更に直接的に基板１０１に向かって引き付ける。しかしながら、一部のプロセスでは、基板１０１レベルに印加されるバイアス電圧の増加に伴って、マスク材料１５４に対する標的材料１５２のエッチング選択性が急激に低下し、それによって、上を覆っているマスク材料の急激な喪失が引き起こされる恐れがある。
本明細書では、各プロセス状態においてプラズマの生成のために同じプロセスガス組成を使用しつつ、プラズマの生成のために供給されるＲＦ電力の変動にしたがってプラズマプロセスがエッチング優位のプロセス状態と堆積優位のプロセス状態とで切り替わる方法が開示される。この意味で、プロセスガス組成は、二様態プロセスガス組成と称される。エッチング優位のプロセス状態で動作しているときは、標的材料１５２はエッチングされ、マスク材料１５４も除去される。堆積優位のプロセス状態で動作しているときは、マスク材料１５４を修復する／再構築するために、マスク材料１５４の上に新しい材料（一例としてポリマ材料など）が堆積される。堆積優位のプロセス状態にある最中は、一部の標的材料１５２がエッチングされるかもしれないが、標的材料１５２のエッチングの大半は、エッチング優位のプロセス状態で生じる。
図２は、本発明の様々な実施形態にしたがった、基板プロセスモジュール１００の例を示している。プロセスモジュール１００は、プラズマ１０４が中で生成されるプラズマ生成領域１０４Ａに面して基板１０１を保持するように構成された基板ホルダ１０２を含む。本開示は、主に、標的材料１５２を覆っているマスク材料１５４を損なうことなく標的材料１５２のＨＡＲエッチングを向上させるために、バイアス電力、主要プラズマ電力、及びバイアス電圧ＲＦ信号周波数の１つ以上のプロセスパラメータが体系的に制御される、装置、システム、並びに方法に関する。背景の例を提供するために、プロセスモジュール１００は、誘導結合プラズマ（ＩＣＰ）プロセスモジュールとして描かれている。しかしながら、その他の実施形態では、プロセスモジュール１００は、半導体製造で使用されるその他のタイプのプロセスモジュールとして定義できることが理解されるべきである。
プロセスモジュール１００は、所定の制御方式で基板１０１の特性を改質するために、基板１０１にプラズマベースの処理動作を受けさせるように構成される。プロセスモジュール１００は、１つ以上の壁構造１０３Ａと、ボトム構造１０３Ｂと、トップ構造１０３Ｃとを含む周囲構造によって画定されるチャンバ１０３を含む。一部の実施形態では、トップ構造１０３Ｃは、数あるなかでも特に、石英又はセラミックなどの、ＲＦ信号を伝搬可能な材料で形成される。チャンバ１０３は、導電性材料で形成でき、基準地電位１０６への電気的接続を有する。
プロセスモジュール１００は、トップ構造１０３Ｃの上方に配置されるコイルアセンブリ１０５を含む。コイルアアセンブリ１０５には、ＲＦ電力（ＲＦ信号）を供給するために、接続１０９を通じてＲＦ電源１０７が接続される。コイルアセンブリ１０５に供給されるＲＦ電力は、本明細書では、主要プラズマ電力と称される。様々な実施形態において、主要プラズマ電力は、約６０００ワット（Ｗ）又は更に高くに達することができる。様々な実施形態において、ＲＦ電源１０７は、コイルアセンブリ１０５へのＲＦ電力の適切な伝達を提供するために、１つ以上のＲＦ生成器とそれに関係付けられたインピーダンス整合回路網とを含む。
様々な実施形態において、ＲＦ電源１０７は、１つ以上の周波数で動作する１つ以上のＲＦ信号生成器を含むことができる。複数のＲＦ信号周波数が、同時にコイルアセンブリ１０５に供給できる。一部の実施形態では、ＲＦ電源１０７によって出力される信号周波数は、１ｋＨｚ（キロヘルツ）から１００ＭＨｚ（メガヘルツ）に及ぶ範囲内に設定される。一部の実施形態では、ＲＦ電源１０７によって出力される信号周波数は、４００ｋＨｚから６０ＭＨｚに及び範囲内に設定される。一部の実施形態では、ＲＦ電源１０７は、２ＭＨｚ、２７Ｍｚ、及び６０ＭＨｚの周波数でＲＦ信号を生成するように設定される。一部の実施形態では、ＲＦ電源１０７は、約１ＭＨｚから約６０ＭＨｚに及ぶ周波数範囲内で１つ以上の高周波数ＲＦ信号を生成するように及び約１００ｋＨｚから約１ＭＨｚに及ぶ周波数範囲内で１つ以上の低周波数ＲＦ信号を生成するように設定される。上で言及されたＲＦ信号周波数は、例として提供されていることが理解されるべきである。実際は、ＲＦ電源１０７は、プラズマ生成領域１０４Ａ内でプラズマ１０４を生成するための必要に応じ、基本的にあらゆる周波数の基本的にあらゆるＲＦ信号を生成するように構成できる。また、ＲＦ電源１０７は、指定のＲＦ信号周波数がコイルアセンブリ１０５に伝達されることを保証するために、周波数をベースにしたフィルタリング、即ち、ハイパスフィルタリング及び／又はローパスフィルタリングを含むことができる。
一部の実施形態では、プロセスモジュール１００は、基板１０１を移送してチャンバ１０３に入れる又はチャンバ１０３から出するために通すことができる、ゲート弁又はその他のコンポーネントなどの開閉式のアクセスポート１１１を含む。プロセスモジュール１００は、また、基板ホルダ１０２を覆っているチャンバ１０３の内部領域に１つ以上のプロセスガス組成を供給するために通すことができる、複数のプロセスガス供給ポート１１３Ａ、１１３Ｂ、１１３Ｃを含む。動作中は、プロセスガス供給部１１５が、１つ以上のプロセスガス組成を１本以上の接続ライン１１７Ａ、１１７Ｂ、１１７Ｃを通してプロセスガス供給ポート１１３Ａ、１１３Ｂ、１１３Ｃにそれぞれ送るように動作し、ＲＦ電力は、それがトップ構造１０３Ｃの下方で基板ホルダ１０２を覆っているプラズマ生成領域内に電磁場を生成し、プラズマ生成領域１０４Ａ内の１つ以上のプロセスガス組成をプラズマ１０４に変換できるように、ＲＦ電源１０７からコイルアセンブリ１０５に供給される。次いで、イオン及び／又はラジカルなどのプラズマ１０４の反応性成分が、基板１０１の露出表面の部分と相互作用する。プロセスモジュール１００は、ガス及び副生成物材料が排出ポート１２１へ流れるために通ることができる複数の側方通気構造１１９を含み、排出ポート１２１は、チャンバ１０３の内部に負の圧力を印加して使用済みプロセスガス及び副生成物材料の排出を促すように構成された排出モジュール１２３に接続される。
また、一部の実施形態では、基板ホルダ１０２は、プラズマ１０４からのイオンを基板ホルダ１０２に向かって及びその上に保持されている基板１０１に向かって引き付けるために、接続１２７を通じてバイアスＲＦ電源１２５からバイアスＲＦ電力を受け取って、基板ホルダ１０２にかかるバイアス電圧を生成するように構成される。様々な実施形態において、基板ホルダ１０２にかかる生成バイアス電圧は、約５０００ワット（Ｖ）又は更に高くに達することができる。様々な実施形態において、ＲＦ電源１２５は、基板ホルダ１０２へのＲＦ電力の適切な伝達を提供するために、１つ以上のＲＦ生成器とそれに関係付けられたインピーダンス整合回路網とを含む。
様々な実施形態において、ＲＦ電源１２５は、１つ以上の周波数で動作する１つ以上のＲＦ信号生成器を含むことができる。複数のＲＦ信号周波数が、同時に基板ホルダ１０２に供給できる。一部の実施形態では、ＲＦ電源１２５によって出力される信号周波数は、１ｋＨｚ（キロヘルツ）から１００ＭＨｚ（メガヘルツ）に及ぶ範囲内に設定される。一部の実施形態では、ＲＦ電源１２５によって出力される信号周波数は、４００ｋＨｚから６０ＭＨｚに及び範囲内に設定される。一部の実施形態では、ＲＦ電源１２５は、２ＭＨｚ、２７Ｍｚ、及び６０ＭＨｚの周波数でＲＦ信号を生成するように設定される。一部の実施形態では、ＲＦ電源１２５は、約１ＭＨｚから約６０ＭＨｚに及ぶ周波数範囲内で１つ以上の高周波数ＲＦ信号を生成するように及び約１００ｋＨｚから約１ＭＨｚに及ぶ周波数範囲内で１つ以上の低周波数ＲＦ信号を生成するように設定される。上で言及されたＲＦ信号周波数は、例として提供されていることが理解されるべきである。実際は、ＲＦ電源１２５は、基板１０１において所定のバイアス電圧を生成するための必要に応じ、基本的にあらゆる周波数の基本的にあらゆるＲＦ信号を生成するように構成できる。また、ＲＦ電源１２５は、指定のＲＦ信号周波数が基板ホルダ１０２に伝達されることを保証するために、周波数をベースにしたフィルタリング、即ち、ハイパスフィルタリング及び／又はローパスフィルタリングを含むことができる。
プロセスモジュール１００は、ＩＣＰプロセスモジュールの一例を示しているが、様々な実施形態において、プロセスモジュール１００は、半導体デバイス製造に使用される基本的にあらゆるタイプのプロセスモジュールであることができる。例えば、一部の実施形態では、プロセスモジュール１００は、容量結合プラズマ（ＣＣＰ）プロセスモジュールであることができ、このようなＣＣＰプロセスモジュールでは、ＩＣＰプロセスモジュールで使用されるコイルアセンブリ１０５に代わり、チャンバ１０３内に１つ以上の電極が配置され、これらの電極にＲＦ電力が送られる。ＣＣＰプロセスモジュールでは、１つ以上の電極は、トップ電極（例えば、数あるなかでも特に、シャワーヘッド電極又は固体電極）、ボトム電極（例えば、数あるなかでも特に、静電チャック又は基板サポート）、及びサイド電極（例えば、数あるなかでも特に、周辺のリング状電極）の１つ以上を含むことができ、トップ電極、ボトム電極、及びサイド電極は、プラズマ生成領域を取り巻くように構成される。ＣＣＰプロセスモジュールの１つ以上の電極に送られるＲＦ電力は、１つ以上の電極から、プラズマ生成領域内に存在する１つ以上のプロセスガス組成を経て、基準地電位に伝達され、その際に、プラズマ生成領域１０４Ａ内の１つ以上のプロセスガス組成をプラズマ１０４に変換する。したがって、ＣＣＰプロセスモジュールの１つ以上の電極に送られるＲＦ電力は、本明細書で言うところの主要プラズマ電力である。
上で言及されたＩＣＰプロセスモジュール及びＣＣＰプロセスモジュールの例は、説明を容易にするために、わかりやすく説明されていることが理解されるべきである。実際は、プロセスモジュール１００は、ＩＣＰであれ、ＣＣＰであれ、又は何らかのその他のタイプであれ、本明細書で説明されていない多くのコンポーネントを含む複合システムである。しかしながら、本説明の場合は、プロセスモジュール１００が、そのタイプにかかわらず、基板１０１の処理を可能にして特定の結果を得るためにプラズマ１０４に面して基板１０１を固定方式で保持するように構成された基板ホルダ１０２を含むことが理解されるべきである。プロセスモジュール１００によって実施されてよいプラズマ処理動作の例として、数あるなかでも特に、エッチング動作、堆積動作、及びアッシング動作が挙げられる。
新しい集積回路技術の開発に伴って、ＨＡＲエッチング用途が更に増え、ＡＲＤＥがいっそう大きな課題になっている。ＨＡＲエッチングでは、アスペクト比の増加に伴って、イオンの開放移動のために利用できる立体角が減少することから、ＨＡＲ特徴の底でエッチングが進行している箇所であるエッチングフロントに到達できるイオンが減少する。また、ＨＡＲエッチングでは、アスペクト比の増加に伴って、イオンがＨＡＲ特徴の底のエッチングフロントに到達する前に散乱相互作用を通じて失うエネルギが増加する。その結果、ＨＡＲエッチングにおけるアスペクト比の増加に伴って、ＨＡＲ特徴の底のエッチングフロントに到達するイオンのうち、そのエネルギが標的材料の活性化を引き起こすのに十分ではなくそれゆえにエッチングに寄与できないイオンが増加する。従来のプラズマエッチングプロセスのなかには、アスペクト比が１０：１を超えるとＨＡＲエッチング用途におけるエッチング速度の大幅な喪失を見せるものがある。
ＨＡＲエッチングにおけるＡＲＤＥの問題に対処するための手法は、１つには、基板レベルに印加されるバイアス電圧を引き上げて、基板に向かうイオンの指向性を上げるとともに基板に入射するイオンエネルギを増加させ、それによって、ＨＡＲ特徴の底のエッチングフロントに到達するイオンの数及びエネルギの両方を増加させる手法である。しかしながら、バイアス電圧の引き上げは、より高エネルギのイオンをＨＡＲ特徴の底のエッチングフロントに到達させる働きをする一方で、より高エネルギのイオンによるマスク材料１５４のスパッタリングの増加を原因として、標的材料１５２を覆っているマスク材料１５４の喪失の増加も招く。したがって、マスク材料１５４に対する標的材料１５２のエッチング選択性は、基板１０１レベルに印加されるバイアス電圧の引き上げとともに急速に降下する恐れがある。
一部のエッチング用途では、マスク材料１５４に対する標的材料１５２のエッチング選択性を高めるために、高電圧バルスパルシング（ＨＶＢＰ）エッチングプロセスが、例えばゼロバイアス電圧の印加に対して基板１０１レベルにおける高バイアス電圧の印加が５０％未満であるなどの低デューティーサイクルで実施される。しかしながら、実験が示すところによると、ＨＡＲの幾何学的形状の場合、標的材料１５２のエッチング速度は、基板１０１レベルにゼロバイアス電圧が存在するときはアスペクト比の増加に伴って非常に低くなる（ゼロに近づくことすらある）。また、標的材料１５２のエッチング速度と、マスク材料１５４に対する標的材料１５２のエッチング選択性との間の妥協の他にも、プロフィール制御の難しさ、ホールの歪み、及び／又はトップの詰まりなど、ＨＶＢＰエッチングプロセス及び／又は連続波（ＣＷ）エッチングプロセスに関係するその他の問題があることもある。例えば、次世代三次元ＮＡＮＤデバイスのための、マスク材料層の厚さの増加及び臨界寸法の減少に伴って、数あるなかでも特に、エッチングの速度、標的材料対マスク材料の選択性、プロフィールの制御、ホールの歪み、及び／又はトップの詰まりに関するプロセス仕様を満たすために、本明細書で説明されるような改良された方法及びシステムが必要とされている。
別の手法では、混合モードパルシング（ＭＭＰ）が使用される。この混合モードパルシングでは、或るパルスでは、プロセスガス組成が標的材料のエッチングを促すように調合され、次のパルスでは、プロセスガス組成が更なるマスク材料の堆積を促すように調合され、次のパルスでは、プロセスガス組成が標的材料のエッチングを促すように調合され、以下同様に続くように、連続するパルスとパルスとの間でプロセスガス組成が変更される。しかしながら、ＭＭＰ手法における、パルス間でのプロセスガス組成の変更は、多くのシステムリソースを必要とし、プロセス全体の複雑性を増加させ、基板の処理を完了させるために必要とされる時間を増加させる恐れがある。
本明細書では、エッチングプロセスのためのプラズマを生成するために１つの二様態プロセスガス組成が適用される方法が開示される。この方法では、二様態プロセスガス組成は、プラズマを生成するために供給されるＲＦ電力の変動にしたがって、即ち主要プラズマ電力にしたがって、エッチング優位のプロセス状態と堆積優位のプロセス状態との間での推移を可能にするように構成される。ここでは、二様態プロセスガス組成は、ポリマの堆積が少なくエッチングの優位性が強い、つまりエッチングにより対象が浸食される傾向（以下、痩せ傾向）の化学剤の組成である。一部の実施形態では、二様態プロセスガス組成の痩せ傾向の化学剤は、また、主要プラズマ電力がエッチング優位のプロセス状態を引き起こすように設定されるときに、エッチングフロントにおける活性化エネルギを引き下げて、エッチングを更に速くする。二様態プロセスガス組成は、プラズマが或る主要プラズマ電力レベルでは基板に対してエッチング優位の効果を示し、別の主要プラズマ電力レベルでは基板に対して堆積優位の効果を示すように、プラズマに供給される主要プラズマ電力の関数の形で様々な解離速度応答を有する１種以上のエッチャント種と１種以上の堆積種との組み合わせを含む。
例えば、一部の実施形態では、二様態プロセスガス組成は、フッ素ベースのエッチャント種と、炭素ベースの堆積種とを含むことができる。これらの実施形態の例では、二様態プロセスガス組成の痩せ傾向は、その炭素対フッ素の比率によって表すことができ、フッ素の多さは、痩せ傾向の強さ及びエッチングの多さに相当し、炭素の多さは、痩せ傾向の弱さ及び堆積の多さに相当する。しかしながら、その他の実施形態では、二様態プロセスガス組成は、それぞれフッ素及び炭素ではないエッチャント種及び堆積種を含むことができることが理解されるべきである。例えば、一部の実施形態では、二様態プロセスガス組成は、酸素ベースのエッチャント種と、ケイ素ベースの堆積種とを含むことができる。総じて、二様態プロセスガス組成は、対応するプラズマが或る主要プラズマ電力レベルでは基板に対して堆積優位の効果を示し、別の（異なる）主要プラズマ電力レベルでは基板に対してエッチング優位の効果を示す限り、尚且つプラズマを生成するのに適していて基板１０１上のマスク材料１５４及び標的材料のそれぞれと所定の形で反応できる限り、任意のタイプのエッチャント種と、任意のタイプの堆積種とを含むことができる。
図３Ａは、本発明の一部の実施形態にしたがった、低い主要プラズマ電力ではエッチング優位な効果を及び高い主要プラズマ電力では堆積優位の効果を提供するように構成された二様態プロセスガス組成の例における堆積種及びエッチャント種について、主要プラズマ電力に対して解離速度を記したグラフを示している。図３Ａに示されるように、低い主要プラズマ電力におけるエッチャント種及び堆積種の相対解離速度は、対応するプラズマが、領域３０１で示されるように、基板に対してエッチング優位の効果を見せるような速度である。また、高い主要プラズマ電力におけるエッチャント種及び堆積種の相対解離速度は、対応するプラズマが、領域３０３によって示されるように、基板に対して堆積優位の効果を見せるような速度である。したがって、低い主要プラズマ電力レベルでは、二様態プロセスガス組成を使用して生成されたプラズマは、標的材料１５２をエッチングする働きをする。そして、高い主要プラズマ電力レベルでは、二様態プロセスガス組成を使用して生成されたプラズマは、マスク材料１５４を修復／再構築し、低い主要プラズマ電力レベルでの標的材料１５２のエッチング中に生じたマスク材料１５４の喪失を補うことができるように、マスク材料１５４の上に材料を堆積する働きをする。
図３Ｂは、本発明の一部の実施形態にしたがった、高い主要プラズマ電力ではエッチング優位な効果を及び低い主要プラズマ電力では堆積優位の効果を提供するように構成された二様態プロセスガス組成の例における堆積種及びエッチャント種について、主要プラズマ電力に対して解離速度を記したグラフを示している。図３Ｂに示されている解離速度の振る舞いは、基本的に、図３Ａに示されているものの逆である。図３Ｂは、低い主要プラズマ電力におけるエッチャント種及び堆積種の相対解離速度が、対応するプラズマが、領域３０５で示されるように、基板に対して堆積優位の効果を見せるような速度であることを示している。また、高い主要プラズマ電力におけるエッチャント種及び堆積種の相対解離速度は、対応するプラズマが、領域３０７によって示されるように、基板に対してエッチング優位の効果を見せるような速度である。したがって、高い主要プラズマ電力レベルでは、二様態プロセスガス組成を使用して生成されたプラズマは、標的材料１５２をエッチングする働きをする。そして、低い主要プラズマ電力レベルでは、二様態プロセスガス組成を使用して生成されたプラズマは、マスク材料１５４を修復／再構築し、高い主要プラズマ電力レベルでの標的材料１５２のエッチング中に生じたマスク材料１５４の喪失を補うことができるように、マスク材料１５４の上に材料を堆積する働きをする。
図４Ａは、本発明の一部の実施形態にしたがった、標的材料のプラズマエッチングで二様態プロセスガス組成を使用するための方法のフローチャートである。図２を参照し、方法は、基板１０１がプラズマエッチングプロセスを受けるためにプロセスモジュール１００内で基板ホルダ１０２の上に配置される動作４０１を含む。図１Ａに例示されるように、基板１０１は、標的材料１５２を覆って配置されたマスク材料１５４を含み、標的材料１５２は、マスク材料１５４内の開口を通して部分的に露出している。方法は、また、基板１０１を覆っているプラズマ生成領域１０４Ａに二様態プロセスガス組成を供給するための動作４０２を含む。方法は、また、第１の期間にわたり、基板１０１を覆っているプラズマ生成領域１０４Ａ内の二様態プロセスガス組成に低い主要プラズマ電力（ＲＦ電力）を供給することによって、基板１０１に浴びせるプラズマを生成するための、動作４０３を含む。一部の実施形態では、動作４０３の最中に供給される低主要プラズマ電力は、約１００Ｗから約１０００Ｗに及ぶ範囲内である。一部の実施形態では、動作４０３の最中に供給される低主要プラズマ電力は、約３００Ｗから約６００Ｗに及ぶ範囲内である。一部の実施形態では、動作４０３の最中に供給される低主要プラズマ電力は、約５００Ｗである。また、一部の実施形態では、第１の期間の持続時間は、約０．１ミリ秒（ｍｓ）から約１０００ｍｓに及ぶ範囲内である。
動作４０３は、標的材料１５２がエッチングされるエッチング優位のプロセス状態である第１のプロセス状態に対応する。動作４０３のエッチング優位のプロセス状態では、マスク材料１５４に対する標的材料１５２のエッチング選択性が低めであるゆえに、一部のマスク材料１５４が除去される可能性が高い。一部の実施形態では、二様態プロセスガス組成は、動作４０３の最中に、エッチングフロント、即ち露出した標的材料１５２における活性化エネルギが基本的にゼロであるように構成される。
動作４０３の完了後、方法は、第２の期間にわたり、基板１０１を覆っているプラズマ生成領域１０４Ａ内の二様態プロセスガス組成に高い主要プラズマ電力（ＲＦ電力）を供給することによって、基板１０１に浴びせるプラズマを生成するための、動作４０５に続く。なお、動作４０５で存在する二様態プロセスガス組成は、動作４０３で存在する二様態プロセスガス組成と同じであることが理解されるべきである。したがって、図４Ａの方法は、プロセスガス組成がプロセスパルス間で変更されるＭＭＰ方法ではない。一部の実施形態では、動作４０５の最中に供給される高主要プラズマ電力は、約７５０Ｗから約６０００Ｗに及ぶ範囲内である。一部の実施形態では、動作４０５の最中に供給される高主要プラズマ電力は、約１０００Ｗから約４０００Ｗに及ぶ範囲内である。一部の実施形態では、動作４０５の最中に供給される高主要プラズマ電力は、約２５００Ｗである。また、一部の実施形態では、第２の期間の持続時間は、約０．１ｍｓから約１０００ｍｓに及ぶ範囲内である。
動作４０５は、動作４０３のエッチング優位のプロセス状態中に除去されたマスク材料１５４を修復／再構築するためにマスク材料１５４の上に材料が堆積される堆積優位のプロセス状態である、第２のプロセス状態に対応する。一部の実施形態では、二様態プロセスガス組成は、動作４０５の最中に、エッチングフロント、即ち露出した標的材料１５２における活性化エネルギが動作４０３中におけるその値と比べて増加するように構成される。動作４０５から、方法は、基板１０１を覆っているプラズマ生成領域１０４Ａ内の二様態プロセスガス組成に再び低い主要プラズマ電力（ＲＦ電力）を供給し、標的材料１５２がエッチングされるエッチング優位のプロセス状態に基板１０１を曝すために、矢印４１１によって示されるように、動作４０３に戻る。終結動作４０９に向かう矢印４０７によって示されるように、プラズマエッチングプロセスは、標的材料１５２の所望のエッチングが達成されたときに、動作４０３の最中、又は動作４０３の終了時、又は動作４０５の最中、又は動作４０５の終了時のいずれかの任意の時点で終結できる。
図４Ｂは、本発明の一部の実施形態にしたがった、図４Ａの方法にしたがって供給主要プラズマ電力を時間の関数として記したグラフである。グラフは、動作４０３が実施され、プラズマがエッチング優位のプロセス状態である第１のプロセス状態にある、第１の期間の持続時間を示している。グラフは、また、動作４０５が実施され、プラズマが堆積優位のプロセス状態である第２のプロセス状態にある、第２の期間の持続時間も示している。この特定の例では、エッチング優位のプロセス状態に対応する第１の期間は、堆積優位のプロセス状態に対応する第２の期間よりも短い。このタイプのエッチング対堆積デューティーサイクルは、エッチング優位のプロセス状態時に基板レベルにバイアス電圧が印加されるときのように、マスク材料１５４の除去速度がエッチング優位のプロセス状態時に大きい処理用途で利用できる。幾つかの例の実施形態では、エッチング優位のプロセス状態に対応する第１の期間は、堆積優位のプロセス状態に対応する第２の期間の約３分の１であってよい。しかしながら、その他の実施形態では、エッチング優位のプロセス状態に対応する第１の期間及び堆積優位のプロセス状態に対応する第２の期間のそれぞれの持続時間は、十分な量のマスク材料１５４を保存／維持して標的材料１５２に対して所望のエッチング結果を実現するために必要とされる基本的にあらゆる形に設定できる。
図５Ａは、本発明の一部の実施形態にしたがった、バイアス電圧の使用と併せて標的材料のプラズマエッチングで二様態プロセスガス組成を使用するための方法のフローチャートを示している。図２を参照にし、方法は、基板１０１がプラズマエッチングプロセスを受けるためにプロセスモジュール１００内で基板ホルダ１０２の上に配置される動作５０１を含む。図１Ａに例示したように、基板１０１は、標的材料１５２を覆って配置されたマスク材料１５４を含み、標的材料１５２は、マスク材料１５４内の開口を通して部分的に露出している。方法は、また、基板１０１を覆っているプラズマ生成領域１０４Ａに二様態プロセスガス組成を供給するための動作５０２を含む。方法は、また、第１の期間にわたり、基板１０１を覆っているプラズマ生成領域１０４Ａ内の二様態プロセスガス組成に低い主要プラズマ電力（ＲＦ電力）を供給することによって、基板１０１に浴びせるプラズマを生成するための、動作５０３を含む。また、動作５０３は、第１の期間にわたり、低い主要プラズマ電力を二様態プロセスガス組成に供給することと併せて、基板１０１レベルにバイアス電圧を印加することも含む。一部の実施形態では、バイアス電圧は、動作５０３において、最大で約５０００Ｖに及ぶ電圧範囲内で印加される。一部の実施形態では、バイアス電圧は、動作５０３において、最大で約３０００Ｖに及ぶ電圧範囲内で印加される。一部の実施形態では、バイアス電圧は、動作５０３において、約１００Ｖから約５０００Ｖに及ぶ電圧範囲内で印加される。一部の実施形態では、バイアス電圧は、動作５０３において、約２００Ｖから約３０００Ｖに及ぶ電圧範囲内で印加される。動作５０３で印加されるバイアス電圧は、プラズマのイオン／荷電成分を更に直接的に基板１０１に向かって引き付ける働きをする、及びプラズマから基板１０１に移動するイオン／荷電成分の運動エネルギを増加させる働きをする、及び基板１０１近くにおけるプラズマ内のイオン／荷電成分の密度を増加させる働きをする。
一部の実施形態では、動作５０３の最中に供給される低主要プラズマ電力は、約１００Ｗから約１０００Ｗに及ぶ範囲内である。一部の実施形態では、動作５０３の最中に供給される低主要プラズマ電力は、約３００Ｗから約６００Ｗに及ぶ範囲内である。一部の実施形態では、動作５０３の最中に供給される低主要プラズマ電力は、約５００Ｗである。また、一部の実施形態では、第１の期間の持続時間は、約０．１ｍｓから約１０００ｍｓに及ぶ範囲内である。動作５０３は、標的材料１５２がエッチングされるエッチング優位のプロセス状態である第１のプロセス状態に対応する。動作５０３のエッチング優位のプロセス状態では、マスク材料１５４に対する標的材料１５２のエッチング選択性が低めであるゆえに、及び基板１０１レベルにバイアス電圧が印加されるゆえに、一部のマスク材料１５４が除去される可能性が高い。一部の実施形態では、二様態プロセスガス組成は、動作５０３の最中に、エッチングフロント、即ち露出した標的材料１５２における活性化エネルギが基本的にゼロであるように構成される。
動作５０３の完了後、方法は、第２の期間にわたり、基板１０１を覆っているプラズマ生成領域１０４Ａ内の二様態プロセスガス組成に高い主要プラズマ電力（ＲＦ電力）を供給することによって、基板１０１に浴びせるプラズマを生成するための、動作５０５に続く。また、動作５０５は、第２の期間にわたり、高い主要プラズマ電力を二様態ガス組成に供給することと併せて、基板１０１レベルにおけるバイアス電圧を引き下げる／排除することも含む。一部の実施形態では、動作５０５において基板レベルに印加されるバイアス電圧は、マスク材料１５４の除去に必要とされる閾値バイアス電圧未満である。一部の実施形態では、動作５０５において基板レベルに印加されるバイアス電圧は、ゼロである。なお、動作５０５で存在する二様態プロセスガス組成は、動作５０３で存在する二様態プロセスガス組成と同じであることが理解されるべきである。したがって、図５Ａの方法は、プロセスガス組成がプロセスパルス間で変更されるＭＭＰ方法ではない。一部の実施形態では、動作５０５の最中に供給される高主要プラズマ電力は、約７５０Ｗから約６０００Ｗに及ぶ範囲内である。一部の実施形態では、動作５０５の最中に供給される高主要プラズマ電力は、約１０００Ｗから約４０００Ｗに及ぶ範囲内である。一部の実施形態では、動作５０５の最中に供給される高主要プラズマ電力は、約２５００Ｗである。また、一部の実施形態では、第２の期間の持続時間は、約０．１ｍｓから約１０００ｍｓに及ぶ範囲内である。
動作５０５は、動作５０３のエッチング優位のプロセス状態中に除去されたマスク材料１５４を修復／再構築するためにマスク材料１５４の上に材料が堆積される堆積優位のプロセス状態である、第２のプロセス状態に対応する。一部の実施形態では、二様態プロセスガス組成は、動作５０５の最中に、エッチングフロント、即ち露出した標的材料１５２における活性化エネルギが動作５０３の最中におけるその値と比べて増加するように構成される。動作５０５から、方法は、基板１０１を覆っているプラズマ生成領域１０４Ａ内の二様態プロセスガス組成に再び低い主要プラズマ電力（ＲＦ電力）を供給し、標的材料１５２がエッチングされるエッチング優位のプロセス状態に基板１０１を曝すために、矢印５１１によって示されるように、動作５０３に戻る。終結動作５０９に向かう矢印５０７によって示されるように、プラズマエッチングプロセスは、標的材料１５２の所望のエッチングが達成されたときに、動作５０３の最中、又は動作５０３の終了時、又は動作５０５の最中、又は動作５０５の終了時のいずれかの任意の時点で終結できる。
図５Ｂは、本発明の一部の実施形態にしたがった、図５Ａの方法にしたがって供給主要プラズマ電力を時間の関数として記したグラフである。グラフは、動作５０３が実施され、プラズマがエッチング優位のプロセス状態である第１のプロセス状態にあり、基板レベルにバイアス電圧が印加される、第１の期間の持続時間を示している。グラフは、また、動作５０５が実施され、プラズマが堆積優位のプロセス状態である第２のプロセス状態にあり、バイアス電圧が引き下げられる／排除される、第２の期間の持続時間も示している。この特定の例では、エッチング優位のプロセス状態に対応する第１の期間は、堆積優位のプロセス状態に対応する第２の期間未満である。このタイプのエッチング対堆積デューティーサイクルは、動作５０３のエッチング優位のプロセス状態時に基板レベルにバイアス電圧が印加されるときのように、マスク材料１５４の除去速度がエッチング優位のプロセス状態時に大きい処理用途で利用できる。幾つかの例の実施形態では、エッチング優位のプロセス状態に対応する第１の期間は、堆積優位のプロセス状態に対応する第２の期間の約３分の１であってよい。しかしながら、その他の実施形態では、エッチング優位のプロセス状態に対応する第１の期間及び堆積優位のプロセス状態に対応する第２の期間のそれぞれの持続時間は、十分な量のマスク材料１５４を保存／維持して標的材料１５２に対して所望のエッチング結果を実現するために必要とされる基本的にあらゆる形に設定できる。
実施形態の一例では、図５Ａの方法は、ｓｃｃｍを標準立方センチメートル毎分流量として、８０ｓｃｃｍＣＨＦ3＋２０ｓｃｃｍＮＦ3の二様態プロセスガス組成を使用して適用される。この二様態プロセスガス組成の例によって、プラズマは、低い主要プラズマ電力ではエッチング優位の効果及び高いプラズマ電力では堆積優位の効果を見せる。より具体的に言うと、低い主要プラズマ電力では、ＮＦ3成分の解離速度が高く、したがって、ＮＦ3が支配的であり、基板に対する支配的な効果はエッチングである。そして、高い主要プラズマ電力では、ＣＨＦ3成分の解離速度が高く、したがって、ＣＨＦ3が支配的であり、基板に対する支配的な効果は堆積である。
図５Ｃは、本発明の一部の実施形態にしたがった、様々な供給主要プラズマ電力に応じて印加バイアス電圧の関数としてブランケット酸化物エッチング速度を示したグラフの一例を示している。図５Ｃの例のグラフを作成するために使用されたプラズマは、８０ｓｃｃｍＣＨＦ3＋２０ｓｃｃｍＮＦ3の二様態プロセスガス組成を使用して、１０ミリトールで生成された。動作５０３で供給された低主要プラズマ電力は、５００Ｗであり、対応するエッチング速度対バイアス電圧応答は、５００Ｗ ＴＣＰ曲線で示された。動作５０５で供給された高主要プラズマ電力は、２５００Ｗであり、対応するエッチング速度対バイアス電圧応答は、２５００Ｗ ＴＣＰ曲線で示された。図５Ｃは、動作５０３において低い主要プラズマ電力が供給されると、ゼロの印加バイアス電圧でエッチングが発生することを示している。したがって、動作５０３において低い主要プラズマ電力が供給されると、所要の活性化エネルギはゼロであり、酸化物はプラズマの存在下で自然発生的にエッチングされ、バイアス電圧の印加によって更にもっとエッチングされる。この意味で、８０ｓｃｃｍＣＨＦ3＋２０ｓｃｃｍＮＦ3の二様態プロセスガス組成は、低い主要プラズマ電力において痩せ傾向の化学剤を表している。しかしながら、動作５０５において高い主要プラズマ電力が供給されると、エッチングが発生するために約３３Ｖの活性化閾値が必要である。この約３３Ｖの活性化閾値未満では、エッチングは発生せず、したがって、堆積の発生が可能になる。この意味では、８０ｓｃｃｍＣＨＦ3＋２０ｓｃｃｍＮＦ3の二様態プロセスガス組成は、高い主要プラズマ電力において非痩せ傾向の化学剤を表している。
図５Ｃの例では、動作５０３において主要プラズマ電力が低いときは、ブランケット酸化物のエッチングが発生し、バイアス電圧は、エッチングの指向性を高めるために印加される。次いで、動作５０５において主要プラズマ電力が高いときは、ブランケット酸化物上に材料の堆積が発生し、バイアス電圧は、材料堆積との干渉を回避するためにオフにされる。したがって、図５Ｃは、適切な構成の二様態プロセスガス組成を使用すれば、動作５０３のような、バイアス電圧の引き上げと併せた低主要プラズマ電力の使用によって、ＡＲＤＥを向上できることを示している。そして、動作５０５のような、低い／ゼロのバイアス電圧と併せた高主要プラズマ電力の使用は、マスク材料１５４を修復／再構築するためにマスク材料１５４上に材料（ポリマ材料など）を堆積させることができる。なお、図５Ｃに関連して開示されたような、８０ｓｃｃｍＣＨＦ3＋２０ｓｃｃｍＮＦ3の二様態プロセスガス組成は、例として提供されたものであり、本明細書で開示される方法を制限するとみなされるべきではないことが理解されるべきである。
様々な実施形態において、二様態プロセスガス組成は、結果として得られるプラズマが、或る主要プラズマ電力レベルではエッチング優位の効果を見せる一方で、別の異なる主要プラズマ電力レベルでは堆積優位の効果を見せる限り、基本的にあらゆる組成として調合して利用できる。また、図４Ｂ及び図５Ｂの例は、プラズマが、低い主要プラズマ電力レベルではエッチング優位の効果を及び高い主要プラズマ電力レベルでは堆積優位の効果を見せることを示しているが、この関係は、他の二様態プロセスガス組成では逆転してもよいことが理解されるべきである。具体的に言うと、二様態プロセスガス組成によっては、プラズマが、高い主要プラズマ電力レベルではエッチング優位の効果を及び低い主要プラズマ電力レベルでは堆積優位の効果を見せるものがある。例えば、１０ｓｃｃｍＳｉＣｌ4＋１０００ｓｃｃｍＯ2の二様態プロセスガス組成を使用して生成されたプラズマは、約１００Ｗの低い主要プラズマ電力レベルでは堆積優位の効果を見せ、約３０００Ｗの高い主要プラズマ電力レベルではエッチング優位の効果を見せる。繰り返し述べるが、ここで言及された１０ｓｃｃｍＳｉＣｌ4＋１０００ｓｃｃｍＯ2の二様態プロセスガス組成は、例として提供されたものであり、本明細書で開示される方法を制限するとみなされるべきではないことが理解されるべきである。
本明細書で開示される方法は、１つの二様態プロセスガス組成が、第１の主要プラズマ電力レベルでは痩せ傾向の化学剤（ゼロ活性化エネルギ）のプラズマの生成を提供し、第１の主要プラズマ電力レベルとは異なる第２の主要プラズマ電力レベルではそのプラズマを重合化学剤（非ゼロ活性化エネルギ）に推移させる、プラズマエッチングプロセスを提供する。一部の実施形態では、第１の主要プラズマ電力レベルが、低い主要プラズマ電力レベルであり、第２の主要プラズマ電力レベルが、高い主要プラズマ電力レベルである。一部の実施形態では、第１の主要プラズマ電力レベルが、高い主要プラズマ電力レベルであり、第２の主要プラズマ電力レベルが、低い主要プラズマ電力レベルである。第１の主要プラズマ電力レベルと第２の主要プラズマ電力レベルとの間での高速切り替えは、エッチング優位のプラズマ状態と堆積優位のプラズマ状態との間での高速切り替えを可能にする。なお、本明細書で開示される方法にしたがうと、エッチング優位のプラズマ状態と堆積優位のプラズマ状態との間での推移は、同じ二様態プロセスガス組成を使用しつつ、供給される主要プラズマ電力を変化させることによって、プラズマ状態の推移を引き起こすためにプロセスガス組成が変更されるＭＭＰプロセスを使用して可能であるもっとずっと遅い推移能力と比較して、非常に高速になされえる。したがって、ＭＭＰ手法と比較して、本明細書で開示される方法は、基板処理のスループットを高めることができる。また、本明細書で開示される方法は、例えば図２及び図５Ｂに関連して論じられたように、ＲＦ電源１０７及び１２５を使用して主要プラズマ電力をパルス方式で印加バイアス電圧レベルに同期させることによって、更に優れたプロセス制御を提供できる。
本明細書で開示される方法は、複数の異なるプロセスガス組成を使用する必要なくマスク保護を提供することによって、上を覆っているマスク材料１５４に対する標的材料１５２のエッチング選択性に関係する問題に対処している。本明細書で開示される方法は、また、主要プラズマ電力レベル及びバイアス電圧レベルを同期方式で切り替えることによって、既存の「痩せ傾向」又は「ポリマに富む」プロセスによる自然な選択性向上も見せている。本明細書で開示される方法は、エッチングフロントにおけるイオンエネルギが減少する及び最終的にはイオンエネルギがＨＡＲ特徴の底のエッチングを活性化するのに十分でなくなることを原因として、通常のエッチング化学剤（選択性が限られ、非常に重合作用が強い）がエッチングを減速させる又は停止するような、非常にＨＡＲである特徴（例えば、３０：１又は３０：１を上回るアスペクト比を有する特徴）のエッチングにおいて、利益をもたらす。しかしながら、本明細書で開示される方法は、ＨＡＲ特徴のエッチングに限られず、プラズマエッチングプロセス中にマスク材料１５４を修復／再構築することが関心を持たれている／必要とされている基本的にあらゆるプラズマエッチング用途において、利益をもたらすことができる。
以上の実施形態は、理解を明確にする目的で幾分詳細に説明されてきたが、添付の特許請求の範囲内で特定の変更及び修正がなされえることが明らかである。したがって、これらの実施形態は、例示的であって限定的ではないと見なされ、本発明は、本明細書で与えられた詳細に限定されず、説明された実施形態の範囲内及び均等物の範囲内で変更されてよい。例えば以下の適用例として実施可能である。
［適用例１］半導体製造において標的材料をプラズマエッチングするための方法であって、
（ａ）標的材料を覆うマスク材料を含み、前記標的材料の少なくとも一部分は、前記マスク材料内の開口を通して露出している基板を、プロセスモジュール内で基板ホルダの上に配置し、
（ｂ）前記基板を覆っているプラズマ生成領域に二様態プロセスガス組成を供給し、
（ｃ）前記基板に浴びせるプラズマを生成するために、第１の期間にわたり、前記プラズマ生成領域内の前記二様態プロセスガス組成に第１の高周波数電力を、前記第１の高周波数電力の供給を通じて生成されたプラズマが、エッチング優位の効果を前記基板に対して引き起こすように、供給し、
（ｄ）前記基板に浴びせるプラズマを生成するために、前記第１の期間の終了後の第２の期間にわたり、前記プラズマ生成領域内の前記二様態プロセスガス組成に供給される第２の高周波数電力であって、前記第２の高周波数電力を、前記第１の高周波数電力に代わって、前記第２の高周波数電力の供給を通じて生成されたプラズマが、堆積優位の効果を前記基板に対して引き起こすように、供給し、
（ｅ）前記基板上で露出している前記標的材料を所要の量だけ除去するために必要とされる全期間にわたり、動作（ｃ）と動作（ｄ）とを交互に且つ連続して繰り返す、
方法。
［適用例２］適用例１に記載の方法であって、
前記二様態プロセスガス組成は、エッチャント種と堆積種とを含み、前記エッチャント種は、動作（ｃ）の前記第１の期間中に前記エッチング優位の効果を前記基板に対して提供するように構成され、前記堆積種は、動作（ｄ）の前記第２の期間中に前記堆積優位の効果を前記基板に対して提供するように構成される、方法。
［適用例３］適用例２に記載の方法であって、
前記二様態プロセスガス組成は、動作（ｃ）の前記第１の期間中は前記エッチャント種の解離速度が前記堆積種の解離速度よりも高いように構成され、前記二様態プロセスガス組成は、動作（ｄ）の前記第２の期間中は前記堆積種の解離速度が前記エッチャント種の解離速度よりも高いように構成される、方法。
［適用例４］適用例１に記載の方法であって、
動作（ｃ）の前記第１の期間中に供給される前記第１の高周波数電力は、動作（ｄ）の前記第２の期間中に供給される前記第２の高周波数電力よりも小さい、方法。
［適用例５］適用例１に記載の方法であって、
動作（ｃ）の前記第１の期間中に供給される前記第１の高周波数電力は、動作（ｄ）の前記第２の期間中に供給される前記第２の高周波数電力よりも大きい、方法。
［適用例６］適用例１に記載の方法であって、
前記第１の高周波数電力及び前記第２の高周波数電力のうちの低い方は、約１００ワット（Ｗ）から約１０００Ｗに及ぶ範囲内である、又は約３００Ｗから約６００Ｗに及ぶ範囲内である、又は約５００Ｗである、方法。
［適用例７］適用例６に記載の方法であって、
前記第１の高周波数電力及び前記第２の高周波数電力のうちの高い方は、約７５０ワット（Ｗ）から約６０００Ｗに及ぶ範囲内である、又は約１０００Ｗから約４０００Ｗに及ぶ範囲内である、又は約２５００Ｗである、方法。
［適用例８］適用例１に記載の方法であって、
前記第１の期間の持続時間は、前記第２の期間の持続時間よりも短い、方法。
［適用例９］適用例１に記載の方法であって、
前記第１の期間の持続時間は、前記第２の期間の持続時間の約３分の１である、方法。
［適用例１０］適用例１に記載の方法であって、
前記プラズマへの前記第１の高周波数電力の供給によって引き起こされる前記基板に対する前記エッチング優位の効果は、前記マスク材料内の前記開口を通して露出している前記標的材料の前記少なくとも一部分のエッチングと、前記マスク材料の一部の除去とを含み、前記プラズマへの前記第２の高周波数電力の供給によって引き起こされる前記基板に対する前記堆積優位の効果は、前記マスク材料上へのポリマ材料の堆積を含む、方法。
［適用例１１］半導体製造において標的材料をプラズマエッチングするための方法であって、
（ａ）標的材料を覆うマスク材料を含み、前記標的材料の少なくとも一部分は、前記マスク材料内の開口を通して露出している基板を、プロセスモジュール内で基板ホルダの上に配置し、
（ｂ）前記基板を覆っているプラズマ生成領域に二様態プロセスガス組成を供給し、
（ｃ）前記基板に浴びせるプラズマを生成するために、第１の期間にわたり、前記プラズマ生成領域内の前記二様態プロセスガス組成に第１の高周波数電力を供給し、かつ高いバイアス電圧レベルに対応する第１のバイアス電圧設定で、前記基板ホルダにバイアス電圧を印加することで、前記第１の高周波数電力の供給を通じて生成されたプラズマが、エッチング優位の効果を前記基板に対して引き起こすようにし、
（ｄ）前記基板に浴びせるプラズマを生成するために、前記第１の期間の終了後の第２の期間にわたり、前記プラズマ生成領域内の前記二様態プロセスガス組成に第２の高周波数電力を供給し、かつ前記基板ホルダにおける前記バイアス電圧を、低いバイアス電圧レベルに対応する第２のバイアス電圧設定に引き下げることにより、前記第２の高周波数電力が、前記第１の高周波数電力に代わって供給されて、前記第２の高周波数電力の供給を通じて生成されたプラズマが、堆積優位の効果を前記基板に対して引き起こすようにし、
（ｅ）前記基板上で露出している前記標的材料を所要の量だけ除去するために必要とされる全期間にわたり、動作（ｃ）と動作（ｄ）とを交互に且つ連続して繰り返す
方法。
［適用例１２］適用例１１に記載の方法であって、
前記高いバイアス電圧レベルに対応する前記第１のバイアス電圧設定は、最大で約５０００ボルト（Ｖ）に及ぶ範囲内である、又は最大で約３０００Ｖに及ぶ範囲内である、又は約１００Ｖから約５０００Ｖに及ぶ範囲内である、又は約２００Ｖから約３０００Ｖに及ぶ範囲内である、方法。
［適用例１３］適用例１２に記載の方法であって、
前記低いバイアス電圧レベルに対応する前記第２のバイアス電圧設定は、前記マスク材料の除去に必要とされる閾値バイアス電圧未満である、方法。
［適用例１４］適用例１２に記載の方法であって、
前記低いバイアス電圧レベルに対応する前記第２のバイアス電圧設定は、ゼロである、方法。
［適用例１５］適用例１１に記載の方法であって、更に、
前記二様態プロセスガス組成は、エッチャント種と堆積種とを含み、前記エッチャント種は、動作（ｃ）の前記第１の期間中に前記エッチング優位の効果を前記基板に対して提供するように構成され、前記堆積種は、動作（ｄ）の前記第２の期間中に前記堆積優位の効果を前記基板に対して提供するように構成される、方法。
［適用例１６］適用例１５に記載の方法であって、
前記二様態プロセスガス組成は、動作（ｃ）の前記第１の期間中は前記エッチャント種の解離速度が前記堆積種の解離速度よりも高いように構成され、前記二様態プロセスガス組成は、動作（ｄ）の前記第２の期間中は前記堆積種の解離速度が前記エッチャント種の解離速度よりも高いように構成される、方法。
［適用例１７］適用例１１に記載の方法であって、
動作（ｃ）の前記第１の期間中に供給される前記第１の高周波数電力は、動作（ｄ）の前記第２の期間中に供給される前記第２の高周波数電力よりも小さい、方法。
［適用例１８］適用例１１に記載の方法であって、
動作（ｃ）の前記第１の期間中に供給される前記第１の高周波数電力は、動作（ｄ）の前記第２の期間中に供給される前記第２の高周波数電力よりも大きい、前記方法。
［適用例１９］適用例１１に記載の方法であって、
前記第１の期間の持続時間は、前記第２の期間の持続時間よりも短い、方法。
［適用例２０］適用例１１に記載の方法であって、
前記プラズマへの前記第１の高周波数電力の供給によって引き起こされる前記基板に対する前記エッチング優位の効果は、前記マスク材料内の前記開口を通して露出している前記標的材料の前記少なくとも一部分のエッチングと、前記マスク材料の一部の除去とを含み、前記プラズマへの前記第２の高周波数電力の供給によって引き起こされる前記基板に対する前記堆積優位の効果は、前記マスク材料上へのポリマ材料の堆積を含む、方法。

Claims (20)

  1. 半導体デバイス製造のためのプラズマ処理システムであって、
    処理チャンバ内に設置された基板ホルダであって、前記基板ホルダは、前記処理チャンバ内のプラズマ生成領域に面して基板を保持するように構成された基板サポート面を含み、前記プラズマ生成領域は、二様態プロセスガス組成を受け取るように構成される、基板ホルダと、
    前記二様態プロセスガス組成を含むプロセスガス供給部であって、前記プロセスガス供給部は、前記二様態プロセスガス組成を前記処理チャンバ内の前記プラズマ生成領域に送るように接続され、前記二様態プロセスガス組成は、エッチャント種及び堆積種を含み、前記エッチャント種は、前記二様態プロセスガス組成が第１の高周波数電力を浴びるときにエッチング優位の効果を前記基板に提供するように構成され、ここで前記二様態プロセスガス組成は、前記二様態プロセスガス組成が前記第１の高周波数電力に曝されたときに、前記基板上のエッチングフロントでの第１の活性化エネルギが基本的にゼロであるようように構成されており、前記堆積種は、前記二様態プロセスガス組成が第２の高周波数電力を浴びるときに堆積優位の効果を前記基板に提供するように構成され、ここで前記二様態プロセスガス組成は、前記二様態プロセスガス組成が第２の高周波数電力に曝されたときに、前記基板上の前記エッチングフロントに前記第１の活性化エネルギよりも大きい第２の活性化エネルギが提供されるように構成されており、プロセスガス供給部と、
    高周波数電源であって、前記プラズマ生成領域内で前記基板にエッチング優位の効果を引き起こさせるプラズマを生成するために、前記プラズマ生成領域内に存在するときに第１の期間にわたり前記第１の高周波数電力を前記二様態プロセスガス組成に供給するように構成され、前記プラズマ生成領域内で前記基板に堆積優位の効果を引き起こさせるプラズマを生成するために、前記プラズマ生成領域内に存在するときに第２の期間にわたり前記第２の高周波数電力を前記二様態プロセスガス組成に供給するように構成され、前記第１の高周波数電力に代わって前記第２の高周波数電力を供給するように構成され、前記第１の期間にわたる前記第１の高周波数電力の供給と、前記第２の期間にわたる前記第２の高周波数電力の供給とを、指定の全期間にわたり交互にかつ連続して繰り返すように構成される、高周波数電源と、
    を備える、プラズマ処理システム。
  2. 請求項１に記載のプラズマ処理システムであって、
    前記第１の期間中に供給される前記第１の高周波数電力は、前記第２の期間中に供給される第２の高周波数電力よりも小さい、プラズマ処理システム。
  3. 請求項１に記載のプラズマ処理システムであって、
    前記第１の期間中に供給される前記第１の高周波数電力は、前記第２の期間中に供給される第２の高周波数電力よりも大きい、プラズマ処理システム。
  4. 請求項１に記載のプラズマ処理システムであって、
    前記第１の高周波数電力及び前記第２の高周波数電力のうちの低い方は、約１００ワット（Ｗ）から約１０００Ｗに及ぶ範囲内である、又は約３００Ｗから約６００Ｗに及ぶ範囲内である、又は約５００Ｗである、プラズマ処理システム。
  5. 請求項４に記載のプラズマ処理システムであって、
    前記第１の高周波数電力及び前記第２の高周波数電力のうちの高い方は、約７５０ワット（Ｗ）から約６０００Ｗに及ぶ範囲内である、又は約１０００Ｗから約４０００Ｗに及ぶ範囲内である、又は約２５００Ｗである、プラズマ処理システム。
  6. 請求項１に記載のプラズマ処理システムであって、
    前記第１の期間の持続時間は、前記第２の期間の持続時間よりも短い、プラズマ処理システム。
  7. 請求項１に記載のプラズマ処理システムであって、
    前記第１の期間の持続時間は、前記第２の期間の持続時間の約３分の１である、プラズマ処理システム。
  8. 請求項１に記載のプラズマ処理システムであって、更に、
    高周波数信号に対して実質的に透明な構造によって前記プラズマ生成領域から分離されたコイルアセンブリであって、前記高周波数電源は、前記コイルアセンブリを通じて前記第１の高周波数電力及び前記第２の高周波数電力を前記プラズマ生成領域に供給するように接続される、コイルアセンブリを備える、プラズマ処理システム。
  9. 請求項１に記載のプラズマ処理システムであって、更に、
    前記プラズマ生成領域に面して配置された電極であって、前記高周波数電源は、前記電極を通じて前記第１の高周波数電力及び前記第２の高周波数電力を前記プラズマ生成領域に供給するように接続される、電極を備える、プラズマ処理システム。
  10. 請求項１に記載のプラズマ処理システムであって、更に、
    バイアス高周波数電源であって、前記第１の期間にわたり第１のバイアス電圧を前記基板ホルダに供給するように構成され、前記第２の期間にわたり第２のバイアス電圧を前記基板ホルダに供給するように構成されるバイアス高周波数電源、を備える、プラズマ処理システム。
  11. 請求項１０に記載のプラズマ処理システムであって、
    前記第１のバイアス電圧は、最大で約５０００ボルト（Ｖ）に及ぶ範囲内である、又は最大で約３０００Ｖに及ぶ範囲内である、又は約１００Ｖから約５０００Ｖに及ぶ範囲内である、又は約２００Ｖから約３０００Ｖに及ぶ範囲内である、プラズマ処理システム。
  12. 請求項１１に記載のプラズマ処理システムであって、
    前記第２のバイアス電圧は、前記第１のバイアス電圧よりも小さい、プラズマ処理システム。
  13. 請求項１２に記載のプラズマ処理システムであって、
    前記第１の期間の持続時間は、前記第２の期間の持続時間よりも短い、プラズマ処理システム。
  14. 請求項１２に記載のプラズマ処理システムであって、
    前記第１の期間の持続時間は、前記第２の期間の持続時間の約３分の１である、プラズマ処理システム。
  15. 請求項１１記載のプラズマ処理システムであって、
    前記第２のバイアス電圧は、前記プラズマ生成領域内の前記プラズマの生成中に前記基板からのマスク材料の除去を引き起こすために必要とされる閾値バイアス電圧未満である、プラズマ処理システム。
  16. 請求項１１記載のプラズマ処理システムであって、
    前記第２のバイアス電圧は、ゼロである、プラズマ処理システム。
  17. 請求項１に記載のプラズマ処理システムであって、
    前記二様態プロセスガス組成は、フッ素ベースのエッチャント種及び炭素ベースの堆積種を含む、プラズマ処理システム。
  18. 請求項１に記載のプラズマ処理システムであって、
    前記二様態プロセスガス組成は、酸素ベースのエッチャント種及びケイ素ベースの堆積種を含む、プラズマ処理システム。
  19. 請求項１に記載のプラズマ処理システムであって、
    前記高周波数電源は、１ｋＨｚ（キロヘルツ）から１００ＭＨｚ（メガヘルツ）に及ぶ範囲内、又は４００ｋＨｚから６０ＭＨｚに及ぶ範囲内、又は約１ＭＨｚから約６０ＭＨｚに及ぶ範囲内、又は約１００ｋＨｚから約１ＭＨｚに及ぶ範囲内の１つ以上の周波数を有する高周波数信号の生成を通じて、前記第１の高周波数電力及び前記第２の高周波数電力を供給するように構成される、プラズマ処理システム。
  20. 請求項１に記載のプラズマ処理システムであって、
    前記エッチャント種及び前記堆積種は、前記二様態プロセスガス組成に供給される高周波数電力の関数の形で異なる解離速度応答を有する、プラズマ処理システム。
JP2021034064A 2015-11-04 2021-03-04 プラズマ処理システム Active JP7122422B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/932,265 2015-11-04
US14/932,265 US9691625B2 (en) 2015-11-04 2015-11-04 Methods and systems for plasma etching using bi-modal process gas composition responsive to plasma power level

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016150938A Division JP6849339B2 (ja) 2015-11-04 2016-08-01 プラズマ電力レベルに応じて二様態プロセスガス組成を使用するプラズマエッチングのための方法

Publications (2)

Publication Number Publication Date
JP2021093548A JP2021093548A (ja) 2021-06-17
JP7122422B2 true JP7122422B2 (ja) 2022-08-19

Family

ID=58635195

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016150938A Active JP6849339B2 (ja) 2015-11-04 2016-08-01 プラズマ電力レベルに応じて二様態プロセスガス組成を使用するプラズマエッチングのための方法
JP2021034064A Active JP7122422B2 (ja) 2015-11-04 2021-03-04 プラズマ処理システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016150938A Active JP6849339B2 (ja) 2015-11-04 2016-08-01 プラズマ電力レベルに応じて二様態プロセスガス組成を使用するプラズマエッチングのための方法

Country Status (5)

Country Link
US (2) US9691625B2 (ja)
JP (2) JP6849339B2 (ja)
KR (1) KR20170054280A (ja)
CN (2) CN106653550B (ja)
TW (1) TW201727737A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256075B2 (en) * 2016-01-22 2019-04-09 Applied Materials, Inc. Gas splitting by time average injection into different zones by fast gas valves
US10009028B2 (en) * 2016-09-30 2018-06-26 Lam Research Corporation Frequency and match tuning in one state and frequency tuning in the other state
JP7041269B2 (ja) * 2017-12-13 2022-03-23 アプライド マテリアルズ インコーポレイテッド 電荷損傷を防止するためのパルス状プラズマによる空間的原子層堆積チャンバ
KR20210011974A (ko) * 2018-05-17 2021-02-02 에바텍 아크티엔게젤샤프트 기판 처리 방법 및 진공 증착 장치
US10593518B1 (en) * 2019-02-08 2020-03-17 Applied Materials, Inc. Methods and apparatus for etching semiconductor structures
JP2022140924A (ja) * 2021-03-15 2022-09-29 東京エレクトロン株式会社 基板処理方法および基板処理装置
JPWO2022255472A1 (ja) 2021-06-03 2022-12-08
JP7250895B2 (ja) * 2021-06-22 2023-04-03 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP7257088B1 (ja) * 2022-03-24 2023-04-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム
CN117080062B (zh) * 2023-10-13 2024-01-26 无锡邑文微电子科技股份有限公司 碗状刻蚀的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133638A (ja) 1998-10-22 2000-05-12 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
JP2000164571A (ja) 1998-11-27 2000-06-16 Sony Corp コンタクトホール形成方法およびプラズマエッチング方法
JP2000323454A (ja) 1999-04-21 2000-11-24 Alcatel 基板の異方性エッチング方法
JP2013239757A (ja) 2010-07-12 2013-11-28 Spp Technologies Co Ltd エッチング方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE177877T1 (de) * 1986-12-19 1999-04-15 Applied Materials Inc Bromine-ätzverfahren für silizium
JPH02260424A (ja) * 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd ドライエッチング方法
JP2728011B2 (ja) * 1995-03-15 1998-03-18 株式会社日立製作所 プラズマ処理方法
EP1357584A3 (en) * 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US20010045354A1 (en) * 1997-06-02 2001-11-29 Yiqiong Wang Method of etching high aspect ratio openings in silicon
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
WO1999067817A1 (en) * 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
JP2001168086A (ja) * 1999-12-09 2001-06-22 Kawasaki Steel Corp 半導体装置の製造方法および製造装置
TW465112B (en) * 2000-07-24 2001-11-21 Hannstar Display Corp A process to form thin film transistor and the improvement method thereof
US7901545B2 (en) * 2004-03-26 2011-03-08 Tokyo Electron Limited Ionized physical vapor deposition (iPVD) process
US6905626B2 (en) * 2002-07-24 2005-06-14 Unaxis Usa Inc. Notch-free etching of high aspect SOI structures using alternating deposition and etching and pulsed plasma
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US20050112891A1 (en) * 2003-10-21 2005-05-26 David Johnson Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation
CN100492598C (zh) * 2003-10-21 2009-05-27 优利讯美国有限公司 使用交替淀积/蚀刻工序蚀刻衬底中特征的方法和设备
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction
JP5818159B2 (ja) * 2011-02-03 2015-11-18 三菱マテリアル株式会社 硬質被覆層がすぐれた耐チッピング性、耐欠損性を備える表面被覆切削工具
US8598675B2 (en) * 2011-02-10 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure profile for gap filling
US9679751B2 (en) * 2012-03-15 2017-06-13 Lam Research Corporation Chamber filler kit for plasma etch chamber useful for fast gas switching
US9236305B2 (en) * 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US20150001180A1 (en) * 2013-06-28 2015-01-01 Applied Materials, Inc. Process kit for edge critical dimension uniformity control
US9576773B2 (en) * 2013-07-30 2017-02-21 Corporation For National Research Initiatives Method for etching deep, high-aspect ratio features into glass, fused silica, and quartz materials
JP6334369B2 (ja) * 2014-11-11 2018-05-30 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133638A (ja) 1998-10-22 2000-05-12 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
JP2000164571A (ja) 1998-11-27 2000-06-16 Sony Corp コンタクトホール形成方法およびプラズマエッチング方法
JP2000323454A (ja) 1999-04-21 2000-11-24 Alcatel 基板の異方性エッチング方法
JP2013239757A (ja) 2010-07-12 2013-11-28 Spp Technologies Co Ltd エッチング方法

Also Published As

Publication number Publication date
KR20170054280A (ko) 2017-05-17
US20170271166A1 (en) 2017-09-21
US10177003B2 (en) 2019-01-08
CN110010463B (zh) 2023-06-27
CN110010463A (zh) 2019-07-12
CN106653550A (zh) 2017-05-10
TW201727737A (zh) 2017-08-01
JP6849339B2 (ja) 2021-03-24
CN106653550B (zh) 2019-01-08
US20170125253A1 (en) 2017-05-04
JP2017112350A (ja) 2017-06-22
US9691625B2 (en) 2017-06-27
JP2021093548A (ja) 2021-06-17

Similar Documents

Publication Publication Date Title
JP7122422B2 (ja) プラズマ処理システム
US20210193474A1 (en) Methods and Systems for Advanced Ion Control for Etching Processes
JP6719602B2 (ja) 材料改質とｒｆパルスを用いた選択的エッチング
US9053908B2 (en) Method and apparatus for controlling substrate DC-bias and ion energy and angular distribution during substrate etching
EP2991103A1 (en) Etching method
KR20160113983A (ko) 전원 시스템, 플라즈마 처리 장치 및 전원 제어 방법
TW201118943A (en) Plasma processing apparatus and plasma processing method
JPWO2014046083A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI704593B (zh) 用以控制半導體製程中的電漿的方法
TW202147925A (zh) 電漿處理裝置及電漿處理方法
US20230081352A1 (en) Pulsed Capacitively Coupled Plasma Processes
JP7263676B2 (ja) プロセスプラズマにおけるイオンエネルギー分布を制御するための方法
WO2022244638A1 (ja) プラズマ処理装置及びｒｆシステム
CN116420430A (zh) 基板处理方法和基板处理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220808

R150 Certificate of patent or registration of utility model

Ref document number: 7122422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150