JP7113086B2 - 設計支援装置、設計支援方法およびプログラム - Google Patents
設計支援装置、設計支援方法およびプログラム Download PDFInfo
- Publication number
- JP7113086B2 JP7113086B2 JP2020551676A JP2020551676A JP7113086B2 JP 7113086 B2 JP7113086 B2 JP 7113086B2 JP 2020551676 A JP2020551676 A JP 2020551676A JP 2020551676 A JP2020551676 A JP 2020551676A JP 7113086 B2 JP7113086 B2 JP 7113086B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- design
- grouping
- unit
- related information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims description 151
- 238000000034 method Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005259 measurement Methods 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 5
- 238000013473 artificial intelligence Methods 0.000 claims description 3
- 238000013135 deep learning Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 9
- 238000011960 computer-aided design Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Claims (24)
- 回路素子が配置された基板の設計を支援する設計支援装置であって、
前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け部と、
前記グループ分け部によってグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御部と、を備え、
前記グループ分け部は、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
前記エラー関連情報は、デザインルールチェックにおける計測対象の実測値を含み、
前記実測値は、エラーを発生させる2つのオブジェクトの間の最小距離の計測結果を示す距離に関する実測値を含む、
ことを特徴とする設計支援装置。 - 回路素子が配置された基板の設計を支援する設計支援装置であって、
前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け部と、
前記グループ分け部によってグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御部と、を備え、
前記グループ分け部は、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
前記エラー関連情報は、エラーを発生させる2つのオブジェクトのそれぞれの種類を示す種類情報を含む、
ことを特徴とする設計支援装置。 - 回路素子が配置された基板の設計を支援する設計支援装置であって、
前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け部と、
前記グループ分け部によってグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御部と、を備え、
前記グループ分け部は、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
前記エラー関連情報は、エラーを発生させる2つのオブジェクトの間の最小距離に関する設計制約を示す制約情報を含む、
ことを特徴とする設計支援装置。 - 回路素子が配置された基板の設計を支援する設計支援装置であって、
前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け部と、
前記グループ分け部によってグループ分けされた各グループを複数のサブグループにグループ分けするサブグループ分け部と、
前記グループ分け部によってグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御部と、を備え、
前記グループ分け部は、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
前記表示制御部は、前記グループ分け部によってグループ分けされた前記複数のグループを相互に識別可能に前記表示部に表示させ、
前記表示制御部は、各グループについて、前記サブグループ分け部によってグループ分けされた前記複数のサブグループを相互に識別可能に前記表示部に表示させる、
ことを特徴とする設計支援装置。 - 回路素子が配置された基板の設計を支援する設計支援装置であって、
前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け部と、
前記グループ分け部によってグループ分けされた各グループを複数のサブグループにグループ分けするサブグループ分け部と、
前記グループ分け部によってグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御部と、
ユーザによる操作に基づいて前記複数のサブグループの少なくとも1つを選択し、選択されたサブグループに属するエラー箇所を前記複数のエラー箇所で構成されるリストから削除するエラー編集部と、を備え、
前記表示制御部は、前記グループ分け部によってグループ分けされた前記複数のグループを相互に識別可能に前記表示部に表示させ、
前記表示制御部は、各グループについて、前記サブグループ分け部によってグループ分けされた前記複数のサブグループを相互に識別可能に前記表示部に表示させる、
ことを特徴とする設計支援装置。 - 前記サブグループ分け部は、ディープラーニングを経た人工知能によって各グループを前記複数のサブグループにグループ分けする、
ことを特徴とする請求項4又は5に記載の設計支援装置。 - 前記表示制御部は、前記複数のエラー箇所にそれぞれ対応する複数のエラー関連情報をグループ毎に集合させて前記表示部に表示させるモードを有する、
ことを特徴とする請求項1乃至6のいずれか1項に記載の設計支援装置。 - 前記表示制御部は、各グループについて、少なくも1つのエラー関連情報を前記表示部に表示させるモードを有する、
ことを特徴とする請求項1乃至7のいずれか1項に記載の設計支援装置。 - ユーザによる操作に基づいて前記複数のグループの少なくとも1つを選択し、選択されたグループに属するエラー箇所を前記複数のエラー箇所で構成されるリストから削除するエラー編集部を更に備える、
ことを特徴とする請求項1乃至8のいずれか1項に記載の設計支援装置。 - 前記表示制御部は、前記複数のグループにそれぞれ割り当てられた複数のグループ識別子を前記表示部に表示させ、前記エラー編集部は、前記複数のグループ識別子の少なくとも1つがユーザによって選択されることに応じて、選択されたグループ識別子が割り当てられたグループを選択する、
ことを特徴とする請求項9に記載の設計支援装置。 - 前記グループ分け部は、複数の前記エラー関連情報の間の類似度に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けする、
ことを特徴とする請求項1乃至10のいずれか1項に記載の設計支援装置。 - 前記エラー関連情報は、エラーを発生させるオブジェクトの種類を示す種類情報を含む、
ことを特徴とする請求項1乃至11のいずれか1項に記載の設計支援装置。 - 前記エラー関連情報は、エラーを発生させるオブジェクトが属する層を示す層情報を含む、
ことを特徴とする請求項1乃至12のいずれか1項に記載の設計支援装置。 - 前記エラー関連情報は、エラーを発生させるオブジェクトに割り当てられた電圧および信号名の少なくとも1つを含む信号線属性情報を含む、
ことを特徴とする請求項1乃至13のいずれか1項に記載の設計支援装置。 - 前記エラー関連情報は、エラーを発生させるオブジェクトに接続されたオブジェクトを示す部品情報を含む、
ことを特徴とする請求項1乃至14のいずれか1項に記載の設計支援装置。 - 前記エラー関連情報は、エラー箇所を示す画像情報を含む、
ことを特徴とする請求項1乃至15のいずれか1項に記載の設計支援装置。 - 前記デザインルールチェックを行うDRC部を更に備える、
ことを特徴とする請求項1乃至16のいずれか1項に記載の設計支援装置。 - 回路素子が配置された基板の設計を支援するようにコンピュータによって実行される設計支援方法であって、
前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け工程と、
前記グループ分け工程でグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御工程と、を含み、
前記グループ分け工程では、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
前記エラー関連情報は、デザインルールチェックにおける計測対象の実測値を含み、
前記実測値は、エラーを発生させる2つのオブジェクトの間の最小距離の計測結果を示す距離に関する実測値を含む、
ことを特徴とする設計支援方法。 - 回路素子が配置された基板の設計を支援するようにコンピュータによって実行される設計支援方法であって、
前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け工程と、
前記グループ分け工程でグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御工程と、を含み、
前記グループ分け工程では、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
前記エラー関連情報は、エラーを発生させる2つのオブジェクトのそれぞれの種類を示す種類情報を含む、
ことを特徴とする設計支援方法。 - 回路素子が配置された基板の設計を支援するようにコンピュータによって実行される設計支援方法であって、
前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け工程と、
前記グループ分け工程でグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御工程と、を含み、
前記グループ分け工程では、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
前記エラー関連情報は、エラーを発生させる2つのオブジェクトの間の最小距離に関する設計制約を示す制約情報を含む、
ことを特徴とする設計支援方法。 - 回路素子が配置された基板の設計を支援するようにコンピュータによって実行される設計支援方法であって、
前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け工程と、
前記グループ分け工程でグループ分けされた各グループを複数のサブグループにグループ分けするサブグループ分け工程と、
前記グループ分け工程でグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御工程と、を含み、
前記グループ分け工程では、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
前記表示制御工程では、前記グループ分け工程でグループ分けされた前記複数のグループを相互に識別可能に前記表示部に表示させ、
前記表示制御工程では、各グループについて、前記サブグループ分け工程でグループ分けされた前記複数のサブグループを相互に識別可能に前記表示部に表示させる、
ことを特徴とする設計支援方法。 - 回路素子が配置された基板の設計を支援するようにコンピュータによって実行される設計支援方法であって、
前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け工程と、
前記グループ分け工程でグループ分けされた各グループを複数のサブグループにグループ分けするサブグループ分け工程と、
前記グループ分け工程でグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御工程と、
ユーザによる操作に基づいて前記複数のサブグループの少なくとも1つを選択し、選択されたサブグループに属するエラー箇所を前記複数のエラー箇所で構成されるリストから削除するエラー編集工程と、を含み、
前記表示制御工程では、前記グループ分け工程でグループ分けされた前記複数のグループを相互に識別可能に前記表示部に表示させ、
前記表示制御工程では、各グループについて、前記サブグループ分け工程でグループ分けされた前記複数のサブグループを相互に識別可能に前記表示部に表示させる、
ことを特徴とする設計支援方法。 - コンピュータに請求項18乃至22のいずれか1項に記載の設計支援方法を実行させるためのコンピュータプログラム。
- コンピュータに請求項18乃至22のいずれか1項に記載の設計支援方法を実行させるためのンピュータプログラムを格納したコンピュータ可読メモリ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/038850 WO2020079809A1 (ja) | 2018-10-18 | 2018-10-18 | 設計支援装置、設計支援方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020079809A1 JPWO2020079809A1 (ja) | 2021-09-09 |
JP7113086B2 true JP7113086B2 (ja) | 2022-08-04 |
Family
ID=70284625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020551676A Active JP7113086B2 (ja) | 2018-10-18 | 2018-10-18 | 設計支援装置、設計支援方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7113086B2 (ja) |
WO (1) | WO2020079809A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009516832A (ja) | 2005-11-18 | 2009-04-23 | ケーエルエー−テンカー テクノロジィース コーポレイション | 検査データと組み合わせて設計データを使用するための方法及びシステム |
JP6275402B2 (ja) | 2013-07-03 | 2018-02-07 | 株式会社フルタイムシステム | 施解錠装置、扉付き構造物、配送物収納装置及びその施解錠装置を解錠する鍵 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06274502A (ja) * | 1993-03-19 | 1994-09-30 | Toppan Printing Co Ltd | 構造物データおよび建築データ処理装置 |
JP2764517B2 (ja) * | 1993-03-24 | 1998-06-11 | ローム株式会社 | チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法 |
JP2001014362A (ja) * | 1999-06-29 | 2001-01-19 | Fujitsu Ltd | 図形検証方法、図形検証装置、及び記録媒体 |
JP3735587B2 (ja) * | 2002-05-30 | 2006-01-18 | 株式会社東芝 | 配線ガイドラインチェックシステム |
-
2018
- 2018-10-18 WO PCT/JP2018/038850 patent/WO2020079809A1/ja active Application Filing
- 2018-10-18 JP JP2020551676A patent/JP7113086B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009516832A (ja) | 2005-11-18 | 2009-04-23 | ケーエルエー−テンカー テクノロジィース コーポレイション | 検査データと組み合わせて設計データを使用するための方法及びシステム |
JP6275402B2 (ja) | 2013-07-03 | 2018-02-07 | 株式会社フルタイムシステム | 施解錠装置、扉付き構造物、配送物収納装置及びその施解錠装置を解錠する鍵 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020079809A1 (ja) | 2021-09-09 |
WO2020079809A1 (ja) | 2020-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6829754B1 (en) | Method and system for checking for power errors in ASIC designs | |
EP2702519A1 (en) | Systems and methods for airplane electrical system connection routing and visualization with topology determination | |
US9122384B1 (en) | System and method for maintaining dynamic visual cue for associated circuitry of schematic object | |
US9304981B1 (en) | System and method for providing an inter-application overlay to communicate information between users and tools in the EDA design flow | |
JP2018160191A (ja) | ハードウェア試験装置及びハードウェア試験方法 | |
JP2005202928A (ja) | レイアウト処理装置、レイアウト処理方法、及びプログラム | |
JP7113086B2 (ja) | 設計支援装置、設計支援方法およびプログラム | |
JP2008310573A (ja) | Cad図面の表示方法 | |
US8769466B2 (en) | Implementation design support method and apparatus | |
JP2007233464A (ja) | 回路図作成装置及び回路図作成プログラム | |
JP6433159B2 (ja) | 情報処理装置、方法及びプログラム | |
US10198547B2 (en) | Support apparatus, design support method, program, and memory medium | |
JP4993742B2 (ja) | 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体 | |
US8813002B2 (en) | Circuit board design support program, design support method, and design support apparatus | |
JP4648194B2 (ja) | プリント基板設計指示支援方法およびその装置 | |
US6807657B2 (en) | Inter-signal proximity verification in an integrated circuit | |
JP4278610B2 (ja) | 数値解析支援装置,数値解析支援方法,数値解析支援プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 | |
US20200192992A1 (en) | Information processing apparatus and pull-up and pull-down resistor verification method | |
JP5300992B2 (ja) | 関連テスト項目提示装置 | |
US8584077B1 (en) | User-controllable connectivity engine for electronic design automation tools | |
JP4489468B2 (ja) | プリント基板の設計装置におけるクリアランス距離測定方法、プリント基板の設計装置におけるクリアランス距離測定装置、プログラムおよびコンピューター読み取り可能な記録媒体 | |
JP2011198028A (ja) | 回路設計支援装置およびプログラム | |
US20080028346A1 (en) | Method and system for determining required quantity of testing points on a circuit layout diagram | |
TWI651541B (zh) | 板件元件檢核裝置、檢核裝置執行方法與檢核系統執行方法 | |
JPWO2020079810A1 (ja) | 設計支援装置、設計支援方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210310 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7113086 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |