JP7113086B2 - 設計支援装置、設計支援方法およびプログラム - Google Patents

設計支援装置、設計支援方法およびプログラム Download PDF

Info

Publication number
JP7113086B2
JP7113086B2 JP2020551676A JP2020551676A JP7113086B2 JP 7113086 B2 JP7113086 B2 JP 7113086B2 JP 2020551676 A JP2020551676 A JP 2020551676A JP 2020551676 A JP2020551676 A JP 2020551676A JP 7113086 B2 JP7113086 B2 JP 7113086B2
Authority
JP
Japan
Prior art keywords
error
design
grouping
unit
related information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020551676A
Other languages
English (en)
Other versions
JPWO2020079809A1 (ja
Inventor
浩彦 松沢
勝義 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zuken Inc
Original Assignee
Zuken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zuken Inc filed Critical Zuken Inc
Publication of JPWO2020079809A1 publication Critical patent/JPWO2020079809A1/ja
Application granted granted Critical
Publication of JP7113086B2 publication Critical patent/JP7113086B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/12Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、設計支援装置、設計支援方法およびプログラムに関する。
回路素子が配置されたプリント回路基板等の基板は、CAD(Computer Aided Design)装置を用いて設計されうる。CAD装置は、典型的にはデザインルールチェック(DRC;Design Rule Check)機能を有し、このデザインルールチェック機能によって、設計された基板がデザインルールを満たしているかどうかがチェックされる。しかし、デザインルールチェック機能は、許容可能な部分についてもエラーとして判定を行うことがある。このようなエラーは、疑似エラーと呼ばれる。DRC機能によって判定されたエラーが疑似エラーであるかどうか、即ち無視してもよいエラーであるかどうかは、設計者が個別に判断する必要がある。
特許文献1には、疑似エラーデータをライブラリーサーバーに登録する機能を有する疑似エラー登録方法が記載されている。
特開2007-179227号公報
DRC機能によって提供されるエラーの個数は、例えば、数百あるいは数千といった膨大な個数となりうる。膨大な個数のエラーの中に多数の疑似エラーが混在していると、真のエラーを判別し、その真のエラーに係る部分を修正することは難しい。そこで、設計者は、エラーが疑似エラーであると判断した場合、エラーリストの中からその疑似エラーを削除することを望むであろう。しかし、多数の同種のエラーが存在する場合において、それらを個々に確認して疑似エラーであるかどうかを判断し、疑似エラーを除去する作業は、著しく煩わしいものである。
本発明は、デザインルールチェックによって判定されたエラーから疑似エラーを除去する作業を効率化するために有利な技術を提供することを目的とする。
本発明の第1の側面は、回路素子が配置された基板の設計を支援する設計支援装置に係り、前記設計支援装置は、前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け部と、前記グループ分け部によってグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御部と、を備える。
本発明の第2の側面は、回路素子が配置された基板の設計を支援する設計支援方法に係り、前記設計支援方法は、前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け工程と、前記グループ分け工程でグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御工程と、を含む。
本発明の第3の側面は、コンピュータに前記第2の側面に係る設計支援方法を実行させるためのコンピュータプログラムを対象とする。
本発明の第4の側面は、コンピュータに前記第2の側面に係る設計支援方法を実行させるためのコンピュータプログラムを格納したコンピュータ可読メモリを対象とする。
本発明によれば、デザインルールチェックによって判定されたエラーから疑似エラーを除去する作業を効率化するために有利な技術が提供される。
本発明の好適な実施形態の設計支援装置の構成を示す図。 本発明の好適な実施形態の設計支援装置の動作(設計支援方法)を示す図。 表示制御部が表示部の表示画面(表示スクリーン)に表示させるエラー関連情報のリスト(展開モード)を例示する図。 表示制御部によるリストの表示モードを設定するための設定画面を例示する図。 表示制御部が表示部の表示画面(表示スクリーン)に表示させるエラー関連情報のリスト(サブグループ折り畳みモード)を例示する図。 表示制御部が表示部の表示画面(表示スクリーン)に表示させるエラー関連情報のリスト(グループ折り畳みモード)を例示する図。
以下、添付図面を参照しながら本発明をその好適な実施形態を通して説明する。
図1には、本発明の好適な実施形態の設計支援装置1の構成が示されている。設計支援装置1は、回路素子が配置された基板(例えば、プリント回路基板)の設計データに対してデザインルールチェック(DRC)を行うDRC機能を有しうる。設計支援装置1は、回路素子が配置された基板を編集する基板編集機能を有しうる。設計支援装置1は、例えば、メモリ101、CPU102、表示部103および入力部104を備えるコンピュータ100によって構成されうる。
メモリ101は、1又は複数のメモリデバイスで構成されうる。該複数のメモリデバイスは、1種類のメモリデバイスで構成されてもよいし、複数種類のメモリデバイスで構成されてもよい。メモリ101には、設計支援プログラム110が格納されうる。設計支援プログラム110は、コンピュータによって読み込まれ、コンピュータによって実行される形式で記述されたコンピュータプログラムである。設計支援プログラム110を格納したメモリ101は、コンピュータ可読メモリの一例である。設計支援プログラム110は、コンピュータ100から分離可能なメモリに格納されてもよい。設計支援プログラム110は、通信回線を介してコンピュータ100に提供され、メモリ101に格納されてもよい。
設計支援プログラム110は、例えば、DRC部111、グループ分け部112、表示制御部113、エラー編集部114、サブグループ分け部115および基板編集部116をそれぞれ構成するサブプログラムを含みうる。設計支援装置1は、DRC部111、グループ分け部112、表示制御部113、エラー編集部114、サブグループ分け部115および基板編集部116を備える装置として理解されうる。一例において、DRC部111、エラー編集部114、サブグループ分け部115および基板編集部116は、任意的な構成要素である。メモリ101は、DRC部111から提供されるエラーデータ120、および、基板編集部116から提供される設計データ130を格納しうる。エラーデータ120は、他の設計支援装置等の装置から提供されてもよい。また、設計データ130についても、他の設計支援装置等の装置から提供されてもよい。
設計支援プログラム110によって実行される動作は、設計支援方法として理解され、該設計支援方法は、例えば、グループ分け部112および表示制御部113にそれぞれ対応するグループ分け工程および表示制御工程を含みうる。あるいは、該設計支援方法は、DRC部111、グループ分け部112、表示制御部113、エラー編集部114、サブグループ分け部115および基板編集部116にそれぞれ対応するDRC工程、グループ分け工程、表示制御工程、エラー編集工程、サブグループ分け工程および基板編集工程を含みうる。
CPU102は、設計支援プログラム110に従って動作し、コンピュータ100を設計支援装置1として動作させる。表示部103は、設計支援プログラム110の実行によって生成される設計データ130を視覚化したデータを表示(ユーザ(設計者)に提供)するユーザインターフェースを構成する。入力部104は、ユーザ(設計者)からの指示を取り込むユーザインターフェースを構成する。入力部104は、例えば、キーボードおよびポインティングデバイス(例えば、マウス)を含みうる。
DRC部111は、基板の設計データ130に対してデザインルールチェック(DRC)を行いうる。DRC部111は、例えば、幾何学的な計算によって基板の設計データ130に対してデザインルールチェックを行いうる。幾何学的な計算は、例えば、2つのオブジェクト(例えば、ラインと端子、または、ラインとライン)間の距離の計算、オブジェクトの寸法(例えば、太さ、長さ)の計算等を含みうる。
グループ分け部112は、基板の設計データ130に対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けしうる。より具体的には、グループ分け部112は、基板の設計データ130に対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所に関する情報を含むエラーデータ120を取り込み、該複数のエラー箇所を複数のグループにグループ分けしうる。エラーデータ120は、デザインルールチェックによって判定された複数のエラー箇所にそれぞれ対応する複数のエラー関連情報を含みうる。
エラー関連情報は、エラーを発生させるオブジェクトの種類を示す種類情報、または、エラーを発生させる2つのオブジェクトのそれぞれの種類を示す種類情報を含みうる。また、エラー関連情報は、デザインルールチェックにおける計測対象の実測値、例えば、エラーを発生させる2つのオブジェクトの間の最小距離の計測結果を示す距離に関する実測値を含みうる。また、エラー関連情報は、エラーを発生させる2つのオブジェクトの間の最小距離(間隔)に関する設計制約を示す制約情報(例えば、遵守すべき規定値)を含みうる。また、エラー関連情報は、エラーを発生させるオブジェクトが属する層を示す層情報を含みうる。また、エラー関連情報は、エラーを発生させるオブジェクトに割り当てられた電圧および信号名の少なくとも1つを含む信号線属性情報を含みうる。なお、信号線には、電源線およびグランド線が含まれまれうる。また、エラー関連情報は、エラーを発生させるオブジェクト(例えば、導体ライン)が接続されているオブジェクト(例えば、IC)に関する接続部品情報を含みうる。
グループ分け部112は、複数のエラー関連情報の間の類似度に基づいて複数のエラー箇所を複数のグループにグループ分けしうる。例えば、オブジェクトの種類、実測値、制約情報(規定値)、層情報、接続部品情報等の相互の類似度を評価する評価関数等によって、複数のエラー関連情報の間の類似度を求めることができる。
表示制御部113は、エラーデータ120を表示部103に表示させうる。表示制御部113は、エラーデータ120をスクロール可能に表示部103に表示させうる。表示制御部113は、例えば、複数のエラー箇所にそれぞれ対応する複数のエラー関連情報を含むリストの形式でエラーデータ120を表示部103に表示させうる。
表示制御部113は、グループ分け部112によってグループ分けされた各グループについて、1又は複数のエラー関連情報を表示部103に表示させうる。表示制御部113は、例えば、複数のエラー箇所にそれぞれ対応する複数のエラー関連情報をグループ毎に集合させて表示部103に表示させるモードを有しうる。また、表示制御部113は、各グループについて、そのグループを代表する少なくも1つのエラー関連情報を表示部103に表示させるモードを有しうる。
エラー編集部114は、ユーザ(設計者)による操作に基づいて複数のグループの少なくとも1つを選択し、選択されたグループに属するエラー箇所を、複数のエラー箇所(複数のエラー関連情報)で構成されるリストあるいはエラーデータ120から削除しうる。ここで、リストあるいはエラーデータ120から削除されるエラー箇所(エラー関連情報)は、ユーザ(設計者)によって疑似エラーであると判定されたエラー箇所(エラー関連情報)であろう。
サブグループ分け部115は、各グループを複数のサブグループにグループ分けしうる。サブグループ分け部115は、例えば、ディープラーニングを経た人工知能によって各グループを複数のサブグループにグループ分けしうる。そのようなサブグループ分け部115は、例えば、エラー箇所の画像情報の相互の類似性に基づいて、各グループを複数のサブグループにグループ分けしうる。サブグループ分け部115が設けられる場合、エラー編集部114は、ユーザ(設計者)による操作に基づいて複数のサブグループの少なくとも1つを選択し、選択されたサブグループに属するエラー箇所(エラー関連情報)を複数のエラー箇所で構成されるリストあるいはエラーデータ120から削除しうる。
また、グループ分け部112およびサブグループ分け部115が設けられる場合、表示制御部113は、グループ分け部112によってグループ分けされた複数のグループを相互に識別可能に表示部103に表示させ、また、各グループについて、サブグループ分け部115によってグループ分けされた複数のサブグループを相互に識別可能に表示部103に表示させうる。基板編集部116は、入力部104を操作するユーザ(設計者)からの指示にしたがって基板の設計データを編集しうる。
図2には、設計支援装置1の動作(設計支援方法)が例示的に示されている。DRC部111は、基板の設計データ130を取り込んで、設計データ130に対してデザインルールチェックを行って、そのデザインルールチェックの結果をエラーデータ120として出力しうる。グループ分け部112は、エラーデータ120を取り込み、該複数のエラー箇所にそれぞれ対応するエラー関連情報を複数のグループにグループ分けしうる。サブグループ分け部115は、グループ分け部112によってグループ分けされた各グループを複数のサブグループにグループ分けしうる。表示制御部113は、グループ分け部112によってグループ分けされた各グループ、および、サブグループ分け部115によってグループ分けされた各サブグループについて、エラー関連情報を表示部103に表示させうる。エラー編集部114は、複数のエラー箇所で構成されるリストからユーザ(設計者)によって選択されたエラー箇所を削除しうる。
図3には、表示制御部113が表示部103の表示画面(表示スクリーン)1031に表示させるエラー関連情報のリスト300が例示されている。1つのエラー関連情報は、1つのエラー箇所に対応する。エラー関連情報は、例えば、識別子(ID)301、オブジェクト種類情報302、実測値303、規定値304、層情報305、信号線属性情報306、接続部品情報307、模式画像308を含みうる。
識別子301は、エラー箇所を識別(特定)する情報である。オブジェクト種類情報302は、エラー箇所を構成するオブジェクトの種類を示す情報であり、例えば、ラインとラインとの最小距離(間隔)に関するエラーである場合は、ラインとラインとの組み合わせである。実測値303は、エラーを発生させる箇所の実測値であり、例えば、エラーを発生させる2つのオブジェクトの間の最小距離(間隔)の計測結果を示す。規定値304は、設計制約を示す制約情報(例えば、遵守すべき規定値)であり、例えば、エラーを発生させる2つのオブジェクトの間の最小距離(間隔)に関する設計制約を示す制約情報である。
層情報305は、エラーを発生させるオブジェクトが属する層を示す層情報である。信号線属性情報306は、エラーを発生させる信号線の属性を示す属性情報であり、例えば、エラーを発生させる信号線に割り当てられた電圧および信号名の少なくとも1つに関する情報を含みうる。接続部品情報307は、エラーを発生させるオブジェクトが接続されているオブジェクトに関する情報であり、例えば、エラーを発生させる導体ラインが接続されているIC等の電子部品に関する情報を含みうる。模式画像308は、エラー箇所を示す画像情報を含みうる。
リスト300には、エラー箇所(エラー関連情報)が属するグループ、即ち、グループ分け部112によってグループ分けされたグループを示すグループ情報309が付加されうる。また、リスト300には、エラー箇所(エラー関連情報)が属するサブグループ、即ち、サブグループ分け部115によってグループ分けされたサブグループを示すサブグループ情報310が付加されうる。図3の例では、識別子(ID)が1~6のエラー箇所(エラー関連情報)が1つのグループG1を構成し、これらのうち、識別子(ID)が1~4のエラー箇所(エラー関連情報)が1つのサブグループSG1を構成し、識別子(ID)が5、6のエラー箇所(エラー関連情報)が1つのサブグループSG2を構成する。また、識別子(ID)が7~10のエラー箇所(エラー関連情報)が1つのグループG2を構成し、これらのうち、識別子(ID)が7、8のエラー箇所(エラー関連情報)が1つのサブグループSG3を構成し、識別子(ID)が9、10のエラー箇所(エラー関連情報)が1つのサブグループSG4を構成する。また、識別子(ID)が11~14のエラー箇所(エラー関連情報)が1つのグループG3を構成し、これらは、1つのサブグループSG5を構成する。G1、G2、G3は、グループを識別するためのグループ識別子であり、SG1、SG2、SG3は、サブグループを識別するためのサブグループ識別子である。
グループ分け部112は、例えば、オブジェクト種類情報302、実測値303、規定値304、層情報305、信号線属性情報306および接続部品情報307の全部または一部の共通性または類似度に基づいて複数のエラー関連情報をグループ分けしうる。図3の例では、グループ分け部112は、オブジェクト種類情報302、実測値303、規定値304、層情報305、信号線属性情報306および接続部品情報307の全部が共通する(全部が一致する)エラー関連情報を1つのグループとしてグループ分けを行いうる。一例において、サブグループ分け部115は、模式画像308の相互の類似度に基づいて各グループを複数のサブグループにグループ分けしうる。サブグループ分け部115は、例えば、ディープラーニングを経た人工知能によって、模式画像308の相互の類似度を評価することによって、各グループを複数のサブグループにグループ分けしうる。あるいは、サブグループ分け部115は、パターマッチングの手法によって模式画像308の相互の類似度を評価することによって、各グループを複数のサブグループにグループ分けしうる。
図4には、表示制御部113によるリスト300の表示モードを設定するための設定画面400が例示されている。表示モードは、例えば、展開モード、サブグループ折り畳みモード、および、グループ折り畳みモードを含みうる。設定画面400は、展開モードを指定するボタン401、サブグループ折り畳みモードを指定するためのボタン402、および、グループ折り畳みモードを指定するためのボタン403を含みうる。
展開モードでは、図3に例示されるように、グループまたはサブグループを構成する個々のエラー関連情報が表示画面1031に表示される。展開モードは、ユーザが個々のエラー箇所を確認するために有利である。展開モードでは、ユーザは、エラー箇所(エラー関連情報)を個別に選択することができ、エラー編集部114は、ユーザによって選択されたエラー箇所(エラー関連情報)をリスト300(エラーデータ120)から削除する。ユーザは、例えば、エラー関連情報、グループ識別子およびサブグループ識別子のいずれか、または、それらの組み合わせに基づいて、エラー箇所(エラー関連情報)を個別、または、グループ単位、または、サブグループ単位で選択し、その選択したエラー箇所(エラー関連情報)をエラー編集部114に削除させることができる。これにより、デザインルールチェックによって判定されたエラーから疑似エラーを除去する作業が効率化されうる。
サブグループ折り畳みモードでは、図5に例示されるように、1つのサブグループについて、それを代表する1つのエラー関連情報が表示される。サブグループ折り畳みモードは、ユーザがサブグループ単位でエラー箇所を確認するために有利である。サブグループ折り畳みモードでは、表示制御部113は、図5に例示されるように、複数のサブグループにそれぞれ割り当てられた複数のサブグループ識別子SG1、SG2、SG3、SG4、SG5を表示部103の表示画面1031に表示させうる。エラー編集部114は、複数のサブグループ識別子の少なくとも1つがユーザによって選択されることに応じて、選択されたサブグループ識別子が割り当てられたサブグループを選択し、そのサブグループに属するエラー箇所(エラー関連情報)をリスト300(エラーデータ120)から削除しうる。ユーザは、エラー箇所(エラー関連情報)をグループ単位、または、サブグループ単位で選択し、その選択したエラー箇所(エラー関連情報)を一括してエラー編集部114に削除させることができる。これは、類似した多数のエラー箇所が存在する場合に有利である。
グループ折り畳みモードでは、図6に例示されるように、1つのグループについて、それを代表する1つのエラー関連情報が表示される。グループ折り畳みモードは、ユーザがグループ単位でエラー箇所を確認するために有利である。グループ折り畳みモードでは、表示制御部113は、図6に例示されるように、複数のグループにそれぞれ割り当てられた複数のグループ識別子G1、G2、G3を表示部103の表示画面1031に表示させうる。エラー編集部114は、複数のグループ識別子の少なくとも1つがユーザによって選択されることに応じて、選択されたグループ識別子が割り当てられたグループを選択し、そのグループに属するエラー箇所(エラー関連情報)をリスト300(エラーデータ120)から削除しうる。ユーザは、エラー箇所(エラー関連情報)をグループ単位で選択し、その選択したエラー箇所(エラー関連情報)を一括してエラー編集部114に削除させることができる。これは、類似した多数のエラー箇所が存在する場合に有利である。図6の例では、模式画像308が表示されているが、模式画像308は表示されなくてもよい。あるいは、各グループを構成する複数のエラー関連情報において模式画像308の相互の類似度が基準値より高い場合には、各グループを代表する模式画像308が表示され、該類似度が該基準値より低い場合には、模式画像308が表示されなくてもよい。

Claims (24)

  1. 回路素子が配置された基板の設計を支援する設計支援装置であって、
    前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け部と、
    前記グループ分け部によってグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御部と、を備え、
    前記グループ分け部は、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
    前記エラー関連情報は、デザインルールチェックにおける計測対象の実測値を含み、
    前記実測値は、エラーを発生させる2つのオブジェクトの間の最小距離の計測結果を示す距離に関する実測値を含む、
    ことを特徴とする設計支援装置。
  2. 回路素子が配置された基板の設計を支援する設計支援装置であって、
    前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け部と、
    前記グループ分け部によってグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御部と、を備え、
    前記グループ分け部は、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
    前記エラー関連情報は、エラーを発生させる2つのオブジェクトのそれぞれの種類を示す種類情報を含む、
    ことを特徴とする設計支援装置。
  3. 回路素子が配置された基板の設計を支援する設計支援装置であって、
    前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け部と、
    前記グループ分け部によってグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御部と、を備え、
    前記グループ分け部は、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
    前記エラー関連情報は、エラーを発生させる2つのオブジェクトの間の最小距離に関する設計制約を示す制約情報を含む、
    ことを特徴とする設計支援装置。
  4. 回路素子が配置された基板の設計を支援する設計支援装置であって、
    前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け部と、
    前記グループ分け部によってグループ分けされた各グループを複数のサブグループにグループ分けするサブグループ分け部と、
    前記グループ分け部によってグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御部と、を備え、
    前記グループ分け部は、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
    前記表示制御部は、前記グループ分け部によってグループ分けされた前記複数のグループを相互に識別可能に前記表示部に表示させ、
    前記表示制御部は、各グループについて、前記サブグループ分け部によってグループ分けされた前記複数のサブグループを相互に識別可能に前記表示部に表示させる、
    ことを特徴とする設計支援装置。
  5. 回路素子が配置された基板の設計を支援する設計支援装置であって、
    前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け部と、
    前記グループ分け部によってグループ分けされた各グループを複数のサブグループにグループ分けするサブグループ分け部と、
    前記グループ分け部によってグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御部と、
    ユーザによる操作に基づいて前記複数のサブグループの少なくとも1つを選択し、選択されたサブグループに属するエラー箇所を前記複数のエラー箇所で構成されるリストから削除するエラー編集部と、を備え、
    前記表示制御部は、前記グループ分け部によってグループ分けされた前記複数のグループを相互に識別可能に前記表示部に表示させ、
    前記表示制御部は、各グループについて、前記サブグループ分け部によってグループ分けされた前記複数のサブグループを相互に識別可能に前記表示部に表示させる、
    ことを特徴とする設計支援装置。
  6. 前記サブグループ分け部は、ディープラーニングを経た人工知能によって各グループを前記複数のサブグループにグループ分けする、
    ことを特徴とする請求項4又は5に記載の設計支援装置。
  7. 前記表示制御部は、前記複数のエラー箇所にそれぞれ対応する複数のエラー関連情報をグループ毎に集合させて前記表示部に表示させるモードを有する、
    ことを特徴とする請求項1乃至6のいずれか1項に記載の設計支援装置。
  8. 前記表示制御部は、各グループについて、なくも1つのエラー関連情報を前記表示部に表示させるモードを有する、
    ことを特徴とする請求項1乃至7のいずれか1項に記載の設計支援装置。
  9. ユーザによる操作に基づいて前記複数のグループの少なくとも1つを選択し、選択されたグループに属するエラー箇所を前記複数のエラー箇所で構成されるリストから削除するエラー編集部を更に備える、
    ことを特徴とする請求項1乃至8のいずれか1項に記載の設計支援装置。
  10. 前記表示制御部は、前記複数のグループにそれぞれ割り当てられた複数のグループ識別子を前記表示部に表示させ、前記エラー編集部は、前記複数のグループ識別子の少なくとも1つがユーザによって選択されることに応じて、選択されたグループ識別子が割り当てられたグループを選択する、
    ことを特徴とする請求項9に記載の設計支援装置。
  11. 前記グループ分け部は、複数の前記エラー関連情報の間の類似度に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けする、
    ことを特徴とする請求項1乃至10のいずれか1項に記載の設計支援装置。
  12. 前記エラー関連情報は、エラーを発生させるオブジェクトの種類を示す種類情報を含む、
    ことを特徴とする請求項1乃至11のいずれか1項に記載の設計支援装置。
  13. 前記エラー関連情報は、エラーを発生させるオブジェクトが属する層を示す層情報を含む、
    ことを特徴とする請求項1乃至12のいずれか1項に記載の設計支援装置。
  14. 前記エラー関連情報は、エラーを発生させるオブジェクトに割り当てられた電圧および信号名の少なくとも1つを含む信号線属性情報を含む、
    ことを特徴とする請求項1乃至13のいずれか1項に記載の設計支援装置。
  15. 前記エラー関連情報は、エラーを発生させるオブジェクトに接続されたオブジェクトを示す部品情報を含む、
    ことを特徴とする請求項1乃至14のいずれか1項に記載の設計支援装置。
  16. 前記エラー関連情報は、エラー箇所を示す画像情報を含む、
    ことを特徴とする請求項1乃至15のいずれか1項に記載の設計支援装置。
  17. 前記デザインルールチェックを行うDRC部を更に備える、
    ことを特徴とする請求項1乃至16のいずれか1項に記載の設計支援装置。
  18. 回路素子が配置された基板の設計を支援するようにコンピュータによって実行される設計支援方法であって、
    前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け工程と、
    前記グループ分け工程でグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御工程と、を含み、
    前記グループ分け工程では、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
    前記エラー関連情報は、デザインルールチェックにおける計測対象の実測値を含み、
    前記実測値は、エラーを発生させる2つのオブジェクトの間の最小距離の計測結果を示す距離に関する実測値を含む、
    ことを特徴とする設計支援方法。
  19. 回路素子が配置された基板の設計を支援するようにコンピュータによって実行される設計支援方法であって、
    前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け工程と、
    前記グループ分け工程でグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御工程と、を含み、
    前記グループ分け工程では、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
    前記エラー関連情報は、エラーを発生させる2つのオブジェクトのそれぞれの種類を示す種類情報を含む、
    ことを特徴とする設計支援方法。
  20. 回路素子が配置された基板の設計を支援するようにコンピュータによって実行される設計支援方法であって、
    前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け工程と、
    前記グループ分け工程でグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御工程と、を含み、
    前記グループ分け工程では、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
    前記エラー関連情報は、エラーを発生させる2つのオブジェクトの間の最小距離に関する設計制約を示す制約情報を含む、
    ことを特徴とする設計支援方法。
  21. 回路素子が配置された基板の設計を支援するようにコンピュータによって実行される設計支援方法であって、
    前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け工程と、
    前記グループ分け工程でグループ分けされた各グループを複数のサブグループにグループ分けするサブグループ分け工程と、
    前記グループ分け工程でグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御工程と、を含み、
    前記グループ分け工程では、前記エラー関連情報に基づいて前記複数のエラー箇所を前記複数のグループにグループ分けし、
    前記表示制御工程では、前記グループ分け工程でグループ分けされた前記複数のグループを相互に識別可能に前記表示部に表示させ、
    前記表示制御工程では、各グループについて、前記サブグループ分け工程でグループ分けされた前記複数のサブグループを相互に識別可能に前記表示部に表示させる、
    ことを特徴とする設計支援方法。
  22. 回路素子が配置された基板の設計を支援するようにコンピュータによって実行される設計支援方法であって、
    前記基板の設計データに対するデザインルールチェックによってエラーが存在すると判定された複数のエラー箇所を複数のグループにグループ分けするグループ分け工程と、
    前記グループ分け工程でグループ分けされた各グループを複数のサブグループにグループ分けするサブグループ分け工程と、
    前記グループ分け工程でグループ分けされた各グループについて、前記デザインルールチェックによって判定されたエラー箇所に関連するエラー関連情報を表示部に表示させる表示制御工程と、
    ユーザによる操作に基づいて前記複数のサブグループの少なくとも1つを選択し、選択されたサブグループに属するエラー箇所を前記複数のエラー箇所で構成されるリストから削除するエラー編集工程と、を含み、
    前記表示制御工程では、前記グループ分け工程でグループ分けされた前記複数のグループを相互に識別可能に前記表示部に表示させ、
    前記表示制御工程では、各グループについて、前記サブグループ分け工程でグループ分けされた前記複数のサブグループを相互に識別可能に前記表示部に表示させる、
    ことを特徴とする設計支援方法。
  23. コンピュータに請求項18乃至22のいずれか1項に記載の設計支援方法を実行させるためのコンピュータプログラム。
  24. コンピュータに請求項18乃至22のいずれか1項に記載の設計支援方法を実行させるためのンピュータプログラムを格納したコンピュータ可読メモリ。
JP2020551676A 2018-10-18 2018-10-18 設計支援装置、設計支援方法およびプログラム Active JP7113086B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/038850 WO2020079809A1 (ja) 2018-10-18 2018-10-18 設計支援装置、設計支援方法およびプログラム

Publications (2)

Publication Number Publication Date
JPWO2020079809A1 JPWO2020079809A1 (ja) 2021-09-09
JP7113086B2 true JP7113086B2 (ja) 2022-08-04

Family

ID=70284625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020551676A Active JP7113086B2 (ja) 2018-10-18 2018-10-18 設計支援装置、設計支援方法およびプログラム

Country Status (2)

Country Link
JP (1) JP7113086B2 (ja)
WO (1) WO2020079809A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516832A (ja) 2005-11-18 2009-04-23 ケーエルエー−テンカー テクノロジィース コーポレイション 検査データと組み合わせて設計データを使用するための方法及びシステム
JP6275402B2 (ja) 2013-07-03 2018-02-07 株式会社フルタイムシステム 施解錠装置、扉付き構造物、配送物収納装置及びその施解錠装置を解錠する鍵

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06274502A (ja) * 1993-03-19 1994-09-30 Toppan Printing Co Ltd 構造物データおよび建築データ処理装置
JP2764517B2 (ja) * 1993-03-24 1998-06-11 ローム株式会社 チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法
JP2001014362A (ja) * 1999-06-29 2001-01-19 Fujitsu Ltd 図形検証方法、図形検証装置、及び記録媒体
JP3735587B2 (ja) * 2002-05-30 2006-01-18 株式会社東芝 配線ガイドラインチェックシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516832A (ja) 2005-11-18 2009-04-23 ケーエルエー−テンカー テクノロジィース コーポレイション 検査データと組み合わせて設計データを使用するための方法及びシステム
JP6275402B2 (ja) 2013-07-03 2018-02-07 株式会社フルタイムシステム 施解錠装置、扉付き構造物、配送物収納装置及びその施解錠装置を解錠する鍵

Also Published As

Publication number Publication date
JPWO2020079809A1 (ja) 2021-09-09
WO2020079809A1 (ja) 2020-04-23

Similar Documents

Publication Publication Date Title
US6829754B1 (en) Method and system for checking for power errors in ASIC designs
EP2702519A1 (en) Systems and methods for airplane electrical system connection routing and visualization with topology determination
US9122384B1 (en) System and method for maintaining dynamic visual cue for associated circuitry of schematic object
US9304981B1 (en) System and method for providing an inter-application overlay to communicate information between users and tools in the EDA design flow
JP2018160191A (ja) ハードウェア試験装置及びハードウェア試験方法
JP2005202928A (ja) レイアウト処理装置、レイアウト処理方法、及びプログラム
JP7113086B2 (ja) 設計支援装置、設計支援方法およびプログラム
JP2008310573A (ja) Cad図面の表示方法
US8769466B2 (en) Implementation design support method and apparatus
JP2007233464A (ja) 回路図作成装置及び回路図作成プログラム
JP6433159B2 (ja) 情報処理装置、方法及びプログラム
US10198547B2 (en) Support apparatus, design support method, program, and memory medium
JP4993742B2 (ja) 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体
US8813002B2 (en) Circuit board design support program, design support method, and design support apparatus
JP4648194B2 (ja) プリント基板設計指示支援方法およびその装置
US6807657B2 (en) Inter-signal proximity verification in an integrated circuit
JP4278610B2 (ja) 数値解析支援装置,数値解析支援方法,数値解析支援プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体
US20200192992A1 (en) Information processing apparatus and pull-up and pull-down resistor verification method
JP5300992B2 (ja) 関連テスト項目提示装置
US8584077B1 (en) User-controllable connectivity engine for electronic design automation tools
JP4489468B2 (ja) プリント基板の設計装置におけるクリアランス距離測定方法、プリント基板の設計装置におけるクリアランス距離測定装置、プログラムおよびコンピューター読み取り可能な記録媒体
JP2011198028A (ja) 回路設計支援装置およびプログラム
US20080028346A1 (en) Method and system for determining required quantity of testing points on a circuit layout diagram
TWI651541B (zh) 板件元件檢核裝置、檢核裝置執行方法與檢核系統執行方法
JPWO2020079810A1 (ja) 設計支援装置、設計支援方法およびプログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220725

R150 Certificate of patent or registration of utility model

Ref document number: 7113086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150