JP7109482B2 - 半導体受光素子、及び、半導体リレー - Google Patents

半導体受光素子、及び、半導体リレー Download PDF

Info

Publication number
JP7109482B2
JP7109482B2 JP2019566457A JP2019566457A JP7109482B2 JP 7109482 B2 JP7109482 B2 JP 7109482B2 JP 2019566457 A JP2019566457 A JP 2019566457A JP 2019566457 A JP2019566457 A JP 2019566457A JP 7109482 B2 JP7109482 B2 JP 7109482B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
semiconductor
substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019566457A
Other languages
English (en)
Other versions
JPWO2019142763A1 (ja
Inventor
奈々子 平下
聡之 田村
大輔 柴田
信二 宇治田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2019142763A1 publication Critical patent/JPWO2019142763A1/ja
Application granted granted Critical
Publication of JP7109482B2 publication Critical patent/JP7109482B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H01L31/03048—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP comprising a nitride compounds, e.g. InGaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H01L31/1035—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

本開示は、光を受けることで内部の抵抗が変化しスイッチング制御が可能となる半導体受光素子、及び、これを備える半導体リレーに関する。
リレーは、外部から受けた信号に従って電気回路のオン状態とオフ状態を切り替える部品である。リレーは、機械的に電気回路の接点を開閉するメカニカルリレーと、半導体が用いられた半導体リレーに大きく分類することができ、家電などの民生機器、産業用機器、及び医療用機器などに広範に用いられている。
特に、半導体リレーは、信頼性が高いこと、長寿命であること、小型であること、動作速度が速いこと、動作音が小さいことなどの優れた特性を持つことから、精密機器や小型機器などに活用されている。例えば、特許文献１には、簡易なプロセスで作製できる構造を備えた半導体リレーが開示されている。
特開２０１３－１９１７０５号公報
本開示は、半導体層に効率的に光を照射することができる半導体受光素子を提供する。
本開示の一態様に係る半導体受光素子は、基板と、前記基板上に形成された、半絶縁性を有する直接遷移型の半導体層と、前記半導体層上の少なくとも一部に形成されたｐ型半導体層と、前記半導体層に電気的に接続され、前記ｐ型半導体層に接して形成された第１の電極と、前記第１の電極から離れた位置に、少なくとも一部が前記半導体層または前記基板のいずれかと接して形成された第２の電極とを備え、前記第１の電極には、第１の開口部が設けられている。
本開示によれば、半導体層に効率的に光を照射することができる半導体受光素子が実現される。
図１は、比較例に係る半導体リレーの模式断面図である。 図２は、実施の形態１に係る半導体リレーの模式断面図である。 図３は、実施の形態１に係る半導体受光素子の上面図である。 図４は、変形例１に係る半導体リレーの模式断面図である。 図５は、変形例１に係る半導体受光素子の上面図である。 図６は、変形例２に係る半導体リレーの模式断面図である。 図７は、変形例２に係る半導体受光素子の上面図である。 図８は、変形例３に係る半導体リレーの模式断面図である。 図９は、変形例３に係る半導体受光素子の上面図である。 図１０は、変形例４に係る半導体受光素子の上面図である。 図１１は、図１０のＸＩ－ＸＩ線における、変形例４に係る半導体受光素子の模式断面図である。 図１２は、図１０のＸＩＩ－ＸＩＩ線における、変形例４に係る半導体受光素子の模式断面図である。 図１３は、変形例５に係る半導体受光素子の上面図である。 図１４は、変形例６に係る半導体受光素子の第１の上面図である。 図１５は、変形例６に係る半導体受光素子の第２の上面図である。 図１６は、変形例６に係る半導体受光素子の第３の上面図である。 図１７は、第１の開口部の第１の変形例を説明するための、半導体受光素子の平面図である。 図１８は、第１の開口部の第２の変形例を説明するための、半導体受光素子の平面図である。 図１９は、横型デバイスとして実現された半導体受光素子の模式断面図である。 図２０は、横型デバイスとして実現された別の半導体受光素子の模式断面図である。 図２１は、積層方向における不純物濃度が異なる半導体リレーの第１の模式断面図である。 図２２は、積層方向における不純物濃度が異なる半導体リレーの第２の模式断面図である。
（本開示の基礎となった知見）
以下、本開示の基礎となった知見について、比較例に係る半導体リレーの構造を参照しながら説明する。図１は、比較例に係る半導体リレーの模式断面図である。
図１に示される比較例に係る半導体リレー１０ｚは、半絶縁性を有する直接遷移型の半導体を用いた半導体リレーである。半導体リレー１０ｚは、発光素子２０と、制御回路を兼ねた半導体受光素子３０ｚとを備える。半導体受光素子３０ｚは、基板３１と、基板３１上に形成された半絶縁性を有する直接遷移型の半導体層３２と、第１の電極３３と、第２の電極３４と、ｐ型半導体層３６と、出力端子５１と、出力端子５２とを備える。
発光素子２０の入力端子４１及び入力端子４２の間に電圧が印加されることにより、発光素子２０は、光を発する。発光素子２０から、半導体受光素子３０ｚの半導体層３２に半導体層３２のバンドギャップ以上のエネルギーを持つ光が照射されると、半導体層３２のうち当該光が照射された領域（言い換えれば、受光領域）の導電率が変化する。受光領域は、具体的には、低抵抗化する。これにより、半導体層３２のうち出力端子５１と出力端子５２の間の領域が導通し、出力端子５１及び出力端子５２の間に電流が流れる。
このような半導体層３２を用いた半導体リレー１０ｚは、一般的な半導体リレーと比べて小型化および低コスト化が容易になる。一般的な半導体リレーでは、光によるＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の直接駆動はできないため太陽電池のような光を電圧に変換する素子が必要になる。これに対し、半導体リレー１０ｚにおいては、太陽電池及びＭＯＳＦＥＴの役割を半導体受光素子３０ｚが単体で担うことができる。このため、半導体リレー１０ｚを構成する部品点数を減らすことができる。
また、一般的な半導体リレーでは、スイッチングに３つの動作を必要とするため高速動作が困難である。３つの動作は、具体的には、発光ダイオードに電圧を印加して発光させる動作と、太陽電池が発光ダイオードからの光を電圧に変換する動作と、太陽電池から出力される電流によってＭＯＳＦＥＴのゲートに電荷をチャージする動作である。特に、太陽電池から出力される電流によってＭＯＳＦＥＴのゲートに電荷をチャージする動作は時間を要するため、一般的な半導体リレーは、ｎｓ～μｓオーダーの高速スイッチング動作が困難である。
これに対し、半導体リレー１０ｚでは、太陽電池が発光ダイオードからの光を電圧に変換する動作（つまり、太陽電池を介したリレー動作）が必要ない。このため、スイッチング動作の高速化が可能である。
半導体受光素子３０ｚの半導体層３２には、ＩｎＡｌＧａＮを含む直接遷移型のワイドバンドギャップを有する半導体材料が用いられる。このような半導体材料は、一般的な半導体リレーに用いられているＳｉに比べて絶縁破壊電界強度が高い。したがって、半導体層３２を直接遷移型のワイドバンドギャップを有する半導体材料によって形成することにより、半導体リレー１０ｚの絶縁耐圧を高めることができる。また、更なる高耐圧化・リーク電流低減を目的として、半導体受光素子３０ｚでは、ｐ型半導体層３６を第１の電極３３の下に形成している。以下、ｐ型半導体層３６によって得られる効果について説明する。
発光素子２０が消灯しているときには、出力端子５１に対して出力端子５２に高電圧が印加される。その際、ｐ型半導体層３６及び半導体層３２のｐｎ接合に対して逆方向電圧が印加され、ｐ型半導体層３６から空乏層が広がる。このため半導体受光素子３０ｚの絶縁耐圧を向上させることができる。また、リーク電流低減が可能となる。
一方、電極３３ｚは、発光素子２０が点灯している際に、半導体層３２とオーミック接合となる材料から構成される。そのため、発光素子２０からの光を吸収して半導体層３２が低抵抗化することにより、半導体層３２と電極３３ｚの接触部を通じて出力端子間をオン電流が流れる。
半導体リレー１０ｚには、発光素子２０が消灯しているときのオフ時のリーク電流を抑制することと、発光素子が点灯しているときのオン電流を大電流化することが求められる。
発明者らが検討したところ、上記半導体リレー１０ｚは、電極３３ｚの外周部からしか光を取り込むことができないことがわかった。そのため、半導体層３２のうち電極３３ｚの下部に位置する部分を有効に低抵抗化できず、オン時の大電流化が困難であるという課題があった。
この課題を解決するための一つの手段として、電極３３ｚとして発光素子２０からの光に対して透明な電極材料を用いることが考えられる。しかしながら、電極材料検討の結果、発光素子２０からの光（例えば波長３６５ｎｍ）に対して高透過率を有しつつ、かつ半導体層３２と良好なオーミック接合を形成することは困難であることが判明した。
そこで発明者らは、発光素子２０が消灯しているときのリーク電流を抑制しつつ、発光素子２０が点灯しているときのオン電流を増加させる（つまり、大電流化を実現する）構成を見出した。
本開示の一態様に係る半導体受光素子は、基板と、前記基板上に形成された、半絶縁性を有する直接遷移型の半導体層と、前記半導体層上の少なくとも一部に形成されたｐ型半導体層と、前記半導体層に電気的に接続され、前記ｐ型半導体層に接して形成された第１の電極と、前記第１の電極から離れた位置に、少なくとも一部が前記半導体層または前記基板のいずれかと接して形成された第２の電極とを備え、前記第１の電極には、第１の開口部が設けられている。
このような第１の開口部によれば、半導体受光素子の受光面積を確保することができる。第１の開口部によれば、効率的に半導体層に光を照射することができ、半導体受光素子の大電流化が実現される。
また、例えば、前記ｐ型半導体層には、第２の開口部が設けられている。
このような第２の開口部によれば、第１の電極と、第２の開口部から露出した半導体層とを直接接触させる構成が可能となる。第１の電極及び半導体層が直接接することにより、半導体層が受光しているときのｐｎ接合のオン電圧を小さくすることができる。また、半導体受光素子の消費電力も低減される。
また、例えば、前記第１の開口部からは、前記ｐ型半導体層が露出する。
これにより、第１の開口部から露出したｐ型半導体層に光を照射することができる。
また、例えば、前記第１の開口部からは、前記半導体層が露出する。
これにより、第１の開口部から露出した半導体層に光を照射することができる。
また、例えば、前記第１の開口部からは、前記半導体層及び前記ｐ型半導体層の境界部が露出する。
これにより、第１の開口部から露出した半導体層及びｐ型半導体層に光を照射することができる。
また、例えば、前記第２の開口部は、第１方向に並んで配置された複数の開口を含み、前記複数の開口のそれぞれは、前記第１方向と交差する第２方向を長手方向とする長尺状であり、前記第２の開口部から露出した前記半導体層の露出部は、当該露出部上に前記第１の電極が形成されている第１領域、及び、当該露出部上に前記第１の電極が形成されていない第２領域を含み、前記第１領域及び前記第２領域は、前記第１方向において交互に位置している。
これにより、第１の電極と接した、電流に寄与する第１領域と光を取り込む第２領域とがバランスよく確保される。
また、例えば、前記第１の開口部は、各々が第１方向を長手方向とする長尺状の複数の第１開口を含み、前記第２の開口部は、各々が前記第１方向と交差する第２方向を長手方向とする長尺状の複数の第２開口を含み、前記複数の第１開口は、前記第１方向と交差する方向に並んで配置され、前記複数の第２開口は、前記第２方向と交差する方向に並んで配置され、前記複数の第１開口のそれぞれからは、前記半導体層及び前記ｐ型半導体層が露出する。
このような第１の開口部によれば、半導体層の受光面積がより均一に確保されるため、半導体層に効率的に光を照射することができる。
また、例えば、前記第１方向及び前記第２方向は、直交し、前記複数の第１開口は、前記第２方向に並んで配置され、前記複数の第２開口は、前記第１方向に並んで配置される。
このような第１の開口部によれば、半導体層の受光面積がより均一に確保され、半導体層に効率的に光を照射することができる。
また、例えば、前記第２の開口部は、各々が環状の複数の開口を含み、前記複数の開口は、同心配置され、前記第２の開口部から露出した前記半導体層の露出部は、当該露出部上に前記第１の電極が形成されている第１領域、及び、当該露出部上に前記第１の電極が形成されていない第２領域を含み、前記第１領域及び前記第２領域は、径方向において交互に存在している。
これにより、第１の電極と接した、電流に寄与する第１領域と光を取り込む第２領域とがバランスよく確保される。
また、例えば、前記半導体層の活性領域は、矩形である。
これにより、半導体層は、矩形の活性領域に光が照射されることで低抵抗化することができる。
また、例えば、前記半導体層の活性領域は、円形である。
これにより、半導体層は、円形の活性領域に光が照射されることで低抵抗化することができる。
また、例えば、前記第２の電極は、前記基板の下面に形成される。
これにより、半導体受光素子を縦型デバイスとして実現することができる。
また、例えば、前記第２の電極は、前記半導体層上の前記第１の電極から離れた位置に、少なくとも一部が前記半導体層に接して形成される。
これにより、半導体受光素子を横型デバイスとして実現することができる。
また、例えば、前記半導体層は、積層方向における不純物濃度が異なる。
これにより、第１の電極に接する部分の不純物濃度が比較的高ければ、半導体層に光が照射されていない場合のリーク電流が抑制される。
また、例えば、前記半導体層は、第１の半導体層、及び、前記第１の半導体層よりも前記基板側に位置する第２の半導体層を含み、前記第１の半導体層の不純物濃度は、前記第２の半導体層の不純物濃度よりも高い。
これにより、半導体層に光が照射されていない場合のリーク電流が抑制される。
また、例えば、前記半導体層は、積層方向における不純物濃度が連続的に変化する部分を含み、当該部分においては、最も上方の領域における不純物濃度が他の領域よりも高い。
これにより、半導体層に光が照射されていない場合のリーク電流が抑制される。
また、例えば、前記半導体層にドープされている不純物は、炭素である。
このように不純物として炭素がドープされた半導体層により、半絶縁性を実現することができる。
また、例えば、前記半導体層は、ＩｎｘＡｌｙＧａ（１－ｘ－ｙ）Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）によって形成される。
このような材料によって形成された半導体層により、半絶縁性を実現することができる。
また、例えば、前記基板は、ＧａＮ基板である。
これにより、ＧａＮ基板によって半導体受光素子を実現することができる。
また、本開示の一態様に係る半導体リレーは、前記半導体受光素子と、前記半導体受光素子に向けて光を発する発光素子とを備える。
このような半導体リレーが備える第１の開口部によれば、半導体受光素子の受光面積を確保することができる。第１の開口部によれば、効率的に半導体層に光を照射することができ、半導体リレーの大電流化が実現される。
以下、実施の形態について、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化される場合がある。
また、以下の実施の形態で説明に用いられる図面においては座標軸が示される場合がある。Ｚ軸方向は、縦方向または積層方向と表現され、Ｚ軸＋側は、上側（上方）と表現され、Ｚ軸－側は、下側（下方）と表現される場合がある。また、Ｘ軸方向及びＹ軸方向は、Ｚ軸方向に垂直な平面上において、互いに直交する方向である。Ｘ軸方向は、横方向と表現される場合がある。以下の実施の形態において、平面視形状とは、Ｚ軸方向から見た形状（基板の主面に垂直な方向から見た形状）を意味する。
（実施の形態１）
まず、実施の形態１に係る半導体リレーの構成について説明する。図２は、実施の形態１に係る半導体リレーの模式断面図である。図３は、実施の形態１に係る半導体受光素子の上面図である。
図２及び図３に示されるように、実施の形態１に係る半導体リレー１０は、発光素子２０と、発光素子２０に対向して配置された半導体受光素子３０とを備える。また、半導体リレー１０は、入力端子４１、入力端子４２、出力端子５１、及び、出力端子５２の４つの端子を備える。つまり、半導体リレー１０は、４端子の素子である。半導体リレー１０は、スイッチとして動作する。
発光素子２０は、半導体受光素子３０に向けて光を発する。発光素子２０は、例えば、窒化物半導体によって形成される。発光素子２０は、より具体的には、例えば、ｐ型のＩｎＡｌＧａＮ及びｎ型のＩｎＡｌＧａＮのｐｎ接合によって形成される発光ダイオードである。ｎ型層には入力端子４１が電気的に接続され、ｐ型層には入力端子４２が電気的に接続されている。
ｐ型ＩｎＡｌＧａＮとしては、例えば、Ｍｇのような不純物がドープされ、かつ、キャリア濃度が１Ｅ１７ｃｍ－３以上１Ｅ２０ｃｍ－３以下のｐ型ＩｎＡｌＧａＮが用いられる。また、ｎ型ＩｎＡｌＧａＮとしては、ＳｉまたはＯのような不純物がドープされ、かつ、不純物濃度が１Ｅ１６ｃｍ－３以上１Ｅ１９ｃｍ－３以下のｎ型ＩｎＡｌＧａＮが用いられる。
なお、発光素子２０は、ＩｎＡｌＧａＮ以外の直接遷移型の半導体材料によって形成されてもよい。例えば、発光素子２０は、ＧａＡｓまたはＺｎＳｅなどの材料によって形成されてもよい。
入力端子４１及び入力端子４２の間に、入力端子４２が入力端子４１よりも高い電位となるように、ｐｎ接合のビルトイン電圧以上の電圧が印加されると、発光素子２０に電流が流れ、発光素子２０は発光する。
半導体受光素子３０は、基板３１と、半導体層３２と、第１の電極３３と、第２の電極３４と、ｐ型半導体層３６とを備える。
基板３１は、半導体層３２が形成される板材である、基板３１の平面視形状は、例えば矩形であるが、円形などであってもよく、特に限定されない。基板３１は、例えば、ＧａＮによって形成されたＧａＮ基板である。なお、基板３１は、Ｓｉ、サファイア、ＳｉＣ、または、ＧａＡｓなどの材料によって形成されてもよい。実施の形態１では、基板３１は、導電性を有する材料によって形成される。
半導体層３２は、基板３１上に形成された、半絶縁性を有する直接遷移型の半導体層である。半導体層３２は、矩形の活性領域Ａを有する。半導体層３２は、例えば、窒化物半導体によって形成される。半導体層３２は、より具体的には、例えば、ＧａＮによって形成される。半導体層３２の厚みは、半導体受光素子３０に求められる耐圧によって決定され、膜厚が厚いほど高耐圧化が可能である。数十～数百Ｖの耐圧を実現する際には、半導体層３２の膜厚は例えば、２μｍ以上２０μｍ以下である。なお、半導体層３２は、ＧａＮ以外にも、例えばＡｌＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等を用いて形成されてもよく、複数の層から構成されていてもよい。なお、半絶縁性とは、絶縁性から導電性に変化する特性を意味しており、半導体層３２は、光を吸収することにより絶縁性から導電性に変化する。
ｐ型半導体層３６は、半導体層３２の活性領域Ａ上に形成された、ｐ型の半導体層である。ｐ型半導体層３６は、具体的には、例えば、ｐ型ＧａＮまたはｐ型ＩｎＡｌＧａＮなどによって形成される。
さらに具体的には、ｐ型半導体層３６には、例えば、Ｍｇのような不純物がドープされ、かつ、キャリア濃度が１Ｅ１７ｃｍ－３以上１Ｅ２０ｃｍ－３以下のｐ型ＧａＮが用いられる。ｐ型半導体層３６の厚みは、例えば、４００ｎｍである。
ｐ型半導体層３６には、第２の開口部１３６が設けられている。第２の開口部１３６は、具体的には、複数の第２開口２３６を含む。複数の第２開口２３６は、各々がＹ軸方向を長手方向とする長尺状であり、Ｙ軸方向と交差するＸ軸方向に並んで配置される。つまり、第２の開口部１３６は、ストライプ状に形成されている。Ｘ軸方向は、第１方向の一例であり、Ｙ軸方向は、第２方向の一例である。第２の開口部１３６からは、半導体層３２の上面が露出する。なお、第２の開口部１３６に含まれる複数の第２開口２３６の数は特に限定されない。
半導体受光素子３０において、第２の開口部１３６からは半導体層３２が露出している。つまり、複数の第２開口２３６のそれぞれからは、半導体層３２が露出している。第１の電極３３は、第２の開口部１３６を通じて半導体層３２に直接接することができる。
ｐ型半導体層３６は、例えば、以下のようにして形成される。まず、半導体層３２上に連続的なｐ型半導体層３６が形成される。次に、形成された連続的なｐ型半導体層３６がドライエッチング等で部分的に除去されることにより、第２の開口部１３６が形成される。
第１の電極３３は、半導体層３２に電気的に接続された電極である。第１の電極３３は、具体的には、半導体層３２（半絶縁性ＩｎＡｌＧａＮ層）上に形成されたｐ型半導体層３６を覆うように、半導体層３２及びｐ型半導体層３６に接して形成される。第１の電極３３は、出力端子５１に電気的に接続される。第１の電極３３は、具体的には、Ｔｉ／Ａｌ系の材料によって形成されるが、その他の材料によって形成されてもよい。第１の電極３３は、半導体層３２と接触した場合にオーミック性が得られる材料によって形成されればよい。
第１の電極３３には、第１の開口部１３３が設けられている。第１の開口部１３３は、具体的には、複数の第１開口２３３を含む。複数の第１開口２３３は、各々がＹ軸方向を長手方向とする長尺状であり、Ｙ軸方向と交差するＸ軸方向に並んで配置される。つまり、第１の開口部１３３は、ストライプ状である。このような第１の開口部１３３によれば、半導体層３２の受光面積を確保することができる。
半導体受光素子３０において、第１の開口部１３３からはｐ型半導体層３６が露出している。つまり、複数の第１開口２３３のそれぞれからは、ｐ型半導体層３６が露出している。このような第１の開口部１３３により、半導体層３２に効率的に光を照射することができる。
第２の電極３４は、半導体層３２に電気的に接続された電極である。第２の電極３４は、基板３１の下面に当該基板３１に接して形成される。第２の電極３４は、例えば、半導体層３２の下面の全面にわたって形成される。第２の電極３４は、具体的には、Ｔｉ／Ａｌ系の材料によって形成されるが、その他の材料によって形成されてもよい。第２の電極３４は、基板３１と接触した場合にオーミック性が得られる材料によって形成されればよい。
半導体層３２が光を吸収し低抵抗化すると、第１の電極３３と第２の電極３４とが導通する。このとき、第１の電極３３と第２の電極３４とは縦方向に並んでいるため、電流は縦方向に流れる。
［半導体層の詳細構成］
続いて、半導体層３２の詳細構成について説明する。半導体層３２（半絶縁性のＩｎＡｌＧａＮ層）には、深いアクセプター準位を形成するアクセプター型の第１不純物と、ドナー型の第２不純物とがドープされている。第１不純物は、例えば、Ｆｅ（鉄）またはＣ（炭素）であり、第２不純物は、例えば、Ｓｉ（ケイ素）またはＯ（酸素）などである。
ここで、深いアクセプター準位を形成する、Ｃのような元素（アクセプター型の第１不純物）は、ドナー型の第２不純物であるＳｉを補償することが分かっている。つまり、Ｃのような元素が不純物として用いられることによって、Ｃ濃度分のＳｉ濃度が補償される。
半導体層３２の半絶縁性を実現するために、深いアクセプター準位を形成するアクセプター型の第１不純物の濃度Ｎａの方がドナー型の第２不純物の濃度Ｎｄよりも高くなっている。
例えば、半導体層３２を形成する窒化物半導体には、アクセプター型の第１不純物の濃度Ｎａからドナー型の第２不純物の濃度Ｎｄを差し引いた濃度（濃度Ｎａ－濃度Ｎｄ）が０．５Ｅ１６ｃｍ－３以上１Ｅ１９ｃｍ－３以下の範囲になるように不純物がドープされればよい。また、半導体層３２を形成する窒化物半導体に、１Ｅ１６ｃｍ－３以上１Ｅ１８ｃｍ－３以下の範囲になるように不純物がドープされることにより、特性がより向上される。
半導体層３２の比抵抗は、半導体層３２が光を受けていない状態では、例えば、１×１０５Ωｃｍ以上となる。半導体層３２が発光素子２０からの光を受けているときには、半導体層３２の比抵抗は、半導体層３２が光を受けていないときよりも低抵抗化する。入射光強度が十分に大きい場合には、半導体層３２の比抵抗は０．０１Ωｃｍ以上１Ωｃｍ以下程度まで低下する。つまり、半導体層３２は、発光素子２０からの光を吸収することによって絶縁性から導電性に切り替わる。
なお、上記ＩｎＡｌＧａＮとは、４元混晶ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（ｘ、ｙは、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１を満たす任意の値）のことを表す。以下、多元混晶はそれぞれの構成元素記号の配列によって略記される。つまり、添え字の記載は省略される。
［動作］
次に、半導体リレー１０の動作について説明する。入力端子４１及び入力端子４２の間の電圧が０Ｖ、つまり、入力端子４１及び入力端子４２の間に電圧が印加されない場合、発光素子２０は、発光しない状態（消灯状態）となる。この状態においては、半導体層３２は、非常に高抵抗であり、出力端子５１及び出力端子５２の間には電流はほとんど流れない。
一方、入力端子４１及び入力端子４２の間にｐｎ接合に対して順バイアスとなる電圧が印加されると、発光素子２０は、発光（点灯）する。この状態においては、半導体層３２が光を吸収することにより、半導体層３２内で電子－正孔対が発生する。つまり、半導体層３２内で電子－正孔対が励起される。発生した電子－正孔対は、キャリアとして作用して半導体層３２のバンド構造が変調するため低抵抗化する。したがって、出力端子５１及び出力端子５２間に大きな電流が流れる。なお、半導体リレー１０は、双方向性を有しており、出力端子５１から出力端子５２、及び、出力端子５２から出力端子５１のどちらの方向にも電流を流すことが可能である。
なお、発光素子２０が発する光の波長は、半導体層３２（受光領域３５）の光の吸収波長以下でなければならない。発光素子２０が発する光の波長が、半導体層３２の光の吸収波長よりも長いと、光の吸収が起きないからである。
［ｐ型半導体層によって得られる効果］
次に、ｐ型半導体層３６によって得られる効果について説明する。半導体リレー１０においては、発光素子２０が消灯しているとき（つまり、半導体受光素子３０のオフ状態）にはｐ型半導体層３６と半導体層３２のｐｎ接合に対して逆方向電圧が印加され、ｐ型半導体層３６と半導体層３２の界面から空乏層が広がる。これにより、第１の電極３３と半導体層３２の界面にかかる電界を緩和することができる。このため、半導体受光素子３０の耐圧を向上させ、かつリーク電流を低減させることができる。なお、ｐ型半導体層３６の第２開口２３６の幅は小さいほど耐圧向上やリーク電流低減の効果が大きく、２μｍ以下が望ましい。
［第１の開口部によって得られる効果］
次に、第１の開口部１３３によって得られる効果について説明する。半導体受光素子３０は、光が照射されているときのみ半導体層３２が低抵抗化することにより電流が流れる。よって、半導体受光素子３０においては、半導体層３２の受光面積を大きくすることにより、大電流化が期待できる。
ここで、図１のように半導体層３２上を第１の電極３３で覆ってしまうと、半導体層３２の受光面積が減ってしまい、十分な電流を得ることができないという課題が生じる。一方で、半導体層３２内で発生したキャリアを直ちに電流として輸送するためには、第１の電極３３と半導体層３２とが接している必要がある。
そこで、半導体受光素子３０では、第１の電極３３には、ｐ型半導体層３６の上面を露出させる第１の開口部１３３が設けられている。これにより、半導体層３２は、第１の開口部１３３を介して受光することができる。
半導体層３２に入射された光は、半導体層３２内部で広がる。このため、第１の開口部１３３によれば、第１の電極３３の下部に位置する部分においても電子－正孔対を励起させることができる。ただし、第１の電極３３の幅が大きいと電子－正孔対が生成されない不活性な領域ができるため、第１の電極３３の幅は５μｍ以下が望ましい。
このように、第１の開口部１３３によれば、半導体受光素子３０の受光面積を確保することができる。このため効率的に半導体層３２に光が照射され、半導体層３２がより低抵抗化するため、半導体受光素子３０の大電流動作が実現される。
なお、第１の開口部１３３からは、ｐ型半導体層３６の上面が露出し、ｐ型半導体層３６のうち第２開口２３６を形成する内周面（図２における傾斜した側面）は、第１の電極３３に覆われている。つまり、第１の電極３３は、ｐ型半導体層３６に設けられた第２の開口部１３６を通じて半導体層３２に接しているだけでなく、ｐ型半導体層３６のうち第２開口２３６を形成する内周面にも接している。
これにより、半導体層３２及びｐ型半導体層３６によって形成されるｐｎ接合に電圧を印加することができる。上述したようにｐｎ接合に逆方向電圧が印加されることで空乏層が形成されるため、半導体受光素子３０の絶縁耐圧を向上することができる。また、リーク電流低減が可能となる。
［変形例１］
次に、変形例１に係る半導体リレーの構成について説明する。図４は、変形例１に係る半導体リレーの模式断面図である。図５は、変形例１に係る半導体受光素子の上面図である。なお、以下の変形例１の説明では、半導体リレー１０との相違点を中心に説明が行われ、既出事項の説明については適宜省略される。後述の変形例２～６なども同様である。
図４に示されるように、半導体リレー１０ａは、発光素子２０と、発光素子２０に対向して配置された半導体受光素子３０ａとを備える。また、半導体リレー１０ａは、入力端子４１、入力端子４２、出力端子５１、及び、出力端子５２の４つの端子を備える。
図４及び図５に示されるように、半導体受光素子３０ａは、基板３１と、半導体層３２と、第１の電極３３ａと、第２の電極３４と、ｐ型半導体層３６とを備える。
第１の電極３３ａには、第１の開口部１３３ａが設けられている。第１の開口部１３３ａは、具体的には、複数の第１開口２３３ａを含む。複数の第１開口２３３ａは、各々がＹ軸方向を長手方向とする長尺状であり、Ｙ軸方向と交差するＸ軸方向に並んで配置される。
平面視において、複数の第１開口２３３ａのそれぞれは、第２開口２３６内に位置している。この結果、複数の第１開口２３３ａのそれぞれからは、半導体層３２が露出している。このような第１の開口部１３３ａにより、半導体層３２の受光面積が確保され、半導体層３２に効率的に光を照射することができる。
なお、半導体受光素子３０ａにおいては、第１の電極３３ａは、ｐ型半導体層３６の上面、ｐ型半導体層３６のうち第２開口２３６を形成する内周面（図４における傾斜した側面）、及び、第２開口２３６から露出した半導体層３２の一部を覆っている。つまり、第１の電極３３ａは、半導体層３２及びｐ型半導体層３６の両方に接している。
これにより、半導体受光素子３０ａは、半導体層３２内で発生したキャリアを直ちに電流として輸送することができる。また、半導体層３２及びｐ型半導体層３６によって形成されるｐｎ接合に逆電圧が印加されることにより、半導体受光素子３０ａの絶縁耐圧を向上し、かつ、リーク電流を低減することができる。
［変形例２］
次に、変形例２に係る半導体リレーの構成について説明する。図６は、変形例２に係る半導体リレーの模式断面図である。図７は、変形例２に係る半導体受光素子の上面図である。
図６に示されるように、半導体リレー１０ｂは、発光素子２０と、発光素子２０に対向して配置された半導体受光素子３０ｂとを備える。また、半導体リレー１０ｂは、入力端子４１、入力端子４２、出力端子５１、及び、出力端子５２の４つの端子を備える。
図６及び図７に示されるように、半導体受光素子３０ｂは、基板３１と、半導体層３２と、第１の電極３３ｂと、第２の電極３４と、ｐ型半導体層３６とを備える。
第１の電極３３ｂには、第１の開口部１３３ｂが設けられている。第１の開口部１３３ｂは、具体的には、複数の第１開口２３３ｂを含む。複数の第１開口２３３ｂは、各々がＹ軸方向を長手方向とする長尺状であり、Ｙ軸方向と交差するＸ軸方向に並んで配置される。
第１の開口部１３３ｂからは、半導体層３２及びｐ型半導体層３６が露出している。つまり、複数の第１開口２３３ｂのそれぞれからは、半導体層３２及びｐ型半導体層３６が露出している。このような第１の開口部１３３ｂにより、半導体層３２の受光面積が確保され、半導体層３２に効率的に光を照射することができる。
なお、半導体受光素子３０ｂにおいては、第１の電極３３ｂは、ｐ型半導体層３６の上面の一部、及び、第２開口２３６から露出した半導体層３２の一部を覆っている。つまり、第１の電極３３ｂは、半導体層３２及びｐ型半導体層３６の両方に接している。
これにより、半導体受光素子３０ｂは、半導体層３２内で発生したキャリアを直ちに電流として輸送することができる。また、半導体層３２及びｐ型半導体層３６によって形成されるｐｎ接合に逆電圧が印加されることにより、半導体受光素子３０ｂの絶縁耐圧を向上し、かつ、リーク電流を低減することができる。
なお、図７に示されるように、第１の開口部１３３ｂからは、半導体層３２及びｐ型半導体層３６の境界部が露出している。具体的には、複数の第１開口２３３ｂのそれぞれからは、半導体層３２及びｐ型半導体層３６の境界部が露出している。つまり、ｐ型半導体層３６のうち第２開口２３６を形成する内周面（図６における傾斜した側面）は、第１の開口部１３３ｂから露出している。
ｐ型半導体層３６のうち、２つの第２開口２３６の間に位置する部分がメサ状である場合、半導体層３２及びｐ型半導体層３６の境界部は、電界集中により絶縁破壊がおきやすい。境界部が第１の開口部１３３ｂから露出していることにより、電界集中しやすい部分に第１の電極３３ｂが形成されないため、絶縁耐圧を向上することができる。
［変形例３］
次に、変形例３に係る半導体リレーの構成について説明する。図８は、変形例３に係る半導体リレーの模式断面図である。図９は、変形例３に係る半導体受光素子の上面図である。
図８に示されるように、半導体リレー１０ｃは、発光素子２０と、発光素子２０に対向して配置された半導体受光素子３０ｃとを備える。また、半導体リレー１０ｃは、入力端子４１、入力端子４２、出力端子５１、及び、出力端子５２の４つの端子を備える。
図８及び図９に示されるように、半導体受光素子３０ｃは、基板３１と、半導体層３２と、第１の電極３３ｃと、第２の電極３４と、ｐ型半導体層３６とを備える。
第１の電極３３ｃには、第１の開口部１３３ｃが設けられている。第１の開口部１３３ｃは、具体的には、Ｘ軸方向に並んで配置された複数の第１開口２３３ｃを含む。複数の第１開口２３３ｃは、各々がＹ軸方向を長手方向とする矩形状である。Ｘ軸方向は、第１方向の一例であり、Ｙ軸方向は、第２方向の一例である。
第２の開口部１３６から露出した半導体層３２の露出部は、露出部上に第１の電極３３ｃが形成されている第１領域、及び、露出部上に第１の電極３３ｃが形成されていない第２領域を含む。第１領域及び第２領域は、Ｘ軸方向において交互に位置している。
これにより、半導体受光素子３０ｃは、半導体層３２内で発生したキャリアを直ちに電流として輸送することができる。また、半導体層３２及びｐ型半導体層３６によって形成されるｐｎ接合に逆電圧が印加されることにより、半導体受光素子３０ｃの絶縁耐圧を向上し、かつ、リーク電流を低減することができる。
また、半導体受光素子３０ｃにおいては、第１の電極３３ｃと接した、電流に寄与する第１領域と光を取り込む第２領域とがバランスよく確保される。なお、第１領域と第２領域とは必ずしも交互に位置しなくてよい。２つの第２領域の間に第１領域が２つ以上並んで配置されていてもよい。
［変形例４］
次に、変形例４に係る半導体受光素子の構成について説明する。図１０は、変形例４に係る半導体受光素子の上面図である。図１１は、図１０のＸＩ－ＸＩ線における、変形例４に係る半導体受光素子の模式断面図である。図１２は、図１０のＸＩＩ－ＸＩＩ線における、変形例４に係る半導体受光素子の模式断面図である。
図１０～図１２に示されるように、半導体受光素子３０ｄは、基板３１と、半導体層３２と、第１の電極３３ｄと、第２の電極３４と、ｐ型半導体層３６とを備える。
第１の電極３３ｄには、第１の開口部１３３ｄが設けられている。第１の開口部１３３ｄは、具体的には、複数の第１開口２３３ｄを含む。複数の第１開口２３３ｄは、各々がＸ軸方向を長手方向とする長尺状であり、Ｘ軸方向と直交するＹ軸方向に並んで配置される。Ｘ軸方向は、第１方向の一例であり、Ｙ軸方向は、第２方向の一例である。
なお、上述のように、第２の開口部１３６は、各々がＸ軸方向と交差するＹ軸方向を長手方向とする長尺状の複数の第２開口２３６を含む。複数の第２開口２３６は、Ｙ軸方向と直交するＸ軸方向に並んで配置される。
平面視において、複数の第１開口２３３ｄは、複数の第２開口２３６と交差する。言い換えれば、第１の開口部１３３ｄのストライプ方向（つまり、Ｘ軸方向）、及び、第２の開口部１３６のストライプ方向（つまり、Ｙ軸方向）が角度をもって交わっている。この結果、第１開口２３３ｄそれぞれからは、半導体層３２及びｐ型半導体層３６が露出する。
このような第１の開口部１３３ｄにより、半導体層３２の受光面積がより均一に確保され、半導体層３２に効率的に光を照射することができる。
また、半導体受光素子３０ｄにおいては、第１の電極３３ｄが、半導体層３２及びｐ型半導体層３６を横断して形成される。これにより、ｐ型半導体層３６の形状、及び、第２の開口部１３６のストライプの間隔に左右されることなく第１の電極３３ｄを形成することができる。言い換えれば、デバイス作製上の自由度を増すことができる。
なお、第１の開口部１３３ｄのストライプ方向、及び、第２の開口部１３６のストライプ方向は、直交する必要はなく、角度をもって交わっていればよい。つまり、第１開口２３３ｄが第１方向を長手方向とする場合、第２開口２３６ｄは、第１方向と交差する第２方向を長手方向とすればよい。
［変形例５］
次に、変形例５に係る半導体受光素子の構成について説明する。図１３は、変形例５に係る半導体受光素子の上面図である。以下の変形例５の説明では、半導体受光素子３０との相違点を中心に説明が行われ、既出事項の説明については適宜省略される。
図１３に示されるように、半導体受光素子３０ｅは、基板３１（図示せず）と、半導体層３２と、第１の電極３３ｅと、第２の電極３４と、ｐ型半導体層３６とを備える。
第１の電極３３ｅには、第１の開口部１３３ｅが設けられている。第１の開口部１３３ｅは、具体的には、複数の第１開口２３３ｅを含む。複数の第１開口２３３ｅは、各々がＹ軸方向を長手方向とする長尺状であり、Ｙ軸方向と直交するＸ軸方向に並んで配置される。
第１の電極３３ｅは、パッド領域Ｂを有する。パッド領域Ｂは、出力端子５１及び第１の電極３３ｅ電気的に接続するためのワイヤをボンディングするための矩形の領域であり、平面視において活性領域Ａ内に位置する。パッド領域Ｂは、第１の電極３３ｅ内の比較的外側に設けられる。これにより、パッド領域Ｂが第１の開口部１３３ｅを通じた光の取り込みを妨げることが抑制される。つまり、第１の開口部１３３ｅを通じた光の取り込み量が向上される。
なお、パッド領域の形状、大きさ、及び、配置は、特に限定されない。例えば、パッド領域Ｂは、平面視において活性領域Ａの外側に設けられてもよい。これにより、パッド領域Ｂが第１の開口部１３３ｅを通じた光の取り込みを妨げることが抑制される。
［変形例６］
次に、変形例６に係る半導体受光素子の構成について説明する。図１４及び図１５は、変形例６に係る半導体受光素子の上面図である。図１４は、図１５から第３の電極３７を除いた平面図である。以下の変形例６の説明では、半導体受光素子３０との相違点を中心に説明が行われ、既出事項の説明については適宜省略される。
図１４及び図１５に示されるように、半導体受光素子３０ｆは、基板（図示せず）と、半導体層３２ｆと、第１の電極３３ｆと、第２の電極（図示せず）と、ｐ型半導体層３６ｆと、第３の電極３７とを備える。
半導体層３２ｆは、基板上に形成された、半絶縁性を有する直接遷移型の半導体層である。半導体層３２ｆは、円形の活性領域Ｃを有する。半導体層３２ｆの平面視形状は、略円形であり、パッド領域Ｄ用に一部が外側に突出している。
ｐ型半導体層３６ｆは、半導体層３２ｆの活性領域Ｃ上に形成された、ｐ型の半導体層である。平面視において、ｐ型半導体層３６ｆは、円形である。
ｐ型半導体層３６ｆには、第２の開口部１３６ｆが設けられている。第２の開口部１３６ｆは、具体的には、複数の第２開口２３６ｆを含む。複数の第２開口２３６ｆは、各々が環状であり、同心配置されている。
第１の電極３３ｆには、第１の開口部１３３ｆが設けられている。第１の開口部１３３ｆは、具体的には、複数の第１開口２３３ｆを含む。複数の第１開口２３３ｆは、各々が環状であり、同心配置されている。第１の開口部１３３ｆからはｐ型半導体層３６ｆが露出している。
第３の電極３７は、第１の電極３３ｆ上に位置し、第１の開口部１３３ｆによって分断された第１の電極３３ｆを電気的に接続する電極である。第３の電極３７は、パッド領域Ｄを有する。パッド領域Ｄは、出力端子５１及び第１の電極３３ｆを電気的に接続するためのワイヤをボンディングするための矩形の領域であり、平面視において活性領域Ｃ外に位置する。
このような略円形の半導体層３２ｆを有する半導体受光素子３０ｆにおいても、第１の開口部１３３ｆによって半導体層３２ｆの受光面積が確保され、半導体層３２ｆに効率的に光を照射することができる。
なお、半導体受光素子３０ｆでは、第１の電極３３ｆは、第２の開口部１３６ｆから露出した半導体層３２ｆ上に配置されているが、第２の開口部１３６ｆから露出した半導体層３２ｆ上には必ずしも第１の電極３３ｆが配置されていなくてもよい。図１６は、このような半導体受光素子３０ｇの上面図である。
半導体受光素子３０ｇにおいては、第２の開口部１３６ｆから露出した半導体層３２ｆの露出部は、露出部上に第１の電極３３ｇが形成されている第１領域、及び、露出部上に第１の電極３３ｇが形成されていない第２領域を含む。第１領域及び第２領域は、径方向において交互に位置している。これにより、上記半導体受光素子３０ｃと同様の効果が得られる。
なお、第１領域と第２領域とが交互に位置することは必須ではない。２つの第２領域の間に第１領域が２つ以上並んで配置されていてもよい。
また、半導体受光素子の平面視形状は、矩形または円形に限定されない。半導体受光素子の平面視形状は、多角形または長円形などであってもよい。また、例えば、矩形または円形の半導体受光素子を複数集積し、各素子が電気的に接続されていてもよい。
［第１の開口部の変形例］
なお、第１の開口部１３３を構成する第１開口２３３は、閉じた開口に限定されない。例えば、図１７に示される半導体受光素子３０ｈのように、第１の開口部１３３ｈを構成する複数の第１開口２３３ｈのそれぞれは、第１の電極３３ｈに設けられた切り欠きであってもよい。また、図１８に示される半導体受光素子３０ｉのように、第１の開口部１３３ｉを構成する複数の第１開口２３３ｉは、島状の第１の電極３３ｉの間の領域であってもよい。図１７及び図１８は、第１の開口部の変形例を説明するための半導体受光素子の平面図である。
このように、第１開口２３３は、閉じた開口に限定されない。なお、平面視において、第１の電極３３の面積に対する第１の開口部１３３の面積は、例えば、３０％以上７０％以下であればよい。
なお、半導体受光素子３０ｆと同様に、半導体受光素子３０ｉにおいては、島状の第１の電極３３ｉを電気的に接続する第３の電極が設けられる。
［横型デバイス］
上記実施の形態では、縦型デバイスとして実現された半導体受光素子について説明されたが、半導体受光素子は、横型デバイスとして実現されてもよい。図１９は、横型デバイスとして実現された半導体受光素子の模式断面図である。
図１９に示される半導体受光素子３０ｊが備える第２の電極３４は、半導体層３２の上面のうち第１の電極３３から離れた位置に形成されている。第２の電極３４は、半導体層３２の上面の一部を覆うように形成される。なお、第２の電極３４は、半導体層３２の一部がドライエッチングなどにより除去されることで露出した基板３１上に形成されてもよい。
半導体層３２に光が照射されると、半導体層３２は、第１の電極３３（出力端子５１）と第２の電極３４（出力端子５２）とを導通させる。このとき、第１の電極３３と第２の電極３４とは横方向に並んでいるため、電流は横方向に流れる。つまり、半導体受光素子３０ｊは、横型デバイスである。
このような半導体受光素子３０ｊにおいても、第１の開口部１３３によって半導体層３２の受光面積が確保され、半導体層３２に効率的に光を照射することができる。
また、第２の電極３４は、第１の電極３３と同様の構成であってもよい。図２０は、横型デバイスとして実現された別の半導体受光素子の模式断面図である。
図２０に示される半導体受光素子３０ｋが備えるｐ型半導体層３８は、半導体層３２上に形成されたｐ型の半導体層である。ｐ型半導体層３６と同様に、ｐ型半導体層３８には、第２の開口部が設けられている。第２の開口部は、ストライプ状に形成されている。
半導体受光素子３０ｋが備える第２の電極３４ｋは、ｐ型半導体層３８を覆うように、半導体層３２及びｐ型半導体層３６に接して形成される。第２の電極３４ｋには、第３の開口部１３３ｋが設けられている。第３の開口部１３３ｋは、ストライプ状である。このような第３の開口部１３３ｋによれば、半導体層３２の受光面積を確保することができる。また、第２の電極３４ｋの下方においてｐ型半導体層３８及び半導体層３２のｐｎ接合が形成されるため、半導体受光素子３０ｋは、良好な双方向性を有する。
なお、横型デバイスとして実現された半導体受光素子において、基板３１は、導電性を有していなくてもよい。基板３１、例えば、サファイア基板などであってもよい。
［リーク電流を抑制するための不純物濃度］
半導体リレーまたは半導体受光素子が縦型デバイスである場合、リーク電流は、半導体層内の不純物濃度を縦方向（言い換えれば、積層方向）において片寄らせることによっても抑制可能である。つまり、半導体層は、積層方向における不純物濃度が異なってもよい。図２１は、このような半導体リレーの模式断面図である。
図２１に示される半導体リレー１０ｌは、発光素子２０と、発光素子２０に対向して配置された半導体受光素子３０ｌとを備える。半導体受光素子３０ｌが備える半導体層３２ｌは、第１の半導体層３２ｌ１及び第２の半導体層３２ｌ２を含む。第２の半導体層３２ｌ２は、基板３１上に形成され、第１の半導体層３２ｌ１は、第２の半導体層３２ｌ２上に形成される。つまり、半導体層３２ｌは、第１の半導体層３２ｌ１、及び、第１の半導体層３２ｌ１よりも基板３１側に位置する第２の半導体層３２ｌ２を含む。
ここで、第１の半導体層３２ｌ１の不純物濃度は、第２の半導体層３２ｌ２の不純物濃度よりも高い。つまり、半導体層３２ｌのうち上面側（第１の電極３３側）ほど、不純物濃度が高い。
これにより、半導体受光素子３０ｌに光が照射されていない場合であって第１の電極３３と第２の電極３４との間に逆方向電圧が印加されている場合には、半導体層３２ｌ内で空乏層が広がりやすく絶縁耐圧を高く保つことができる。したがって、リーク電流を抑制することができる。
また、半導体受光素子３０ｌに光が照射されている場合には、第２の半導体層３２ｌ２も十分低抵抗化し電流が流れやすくなる。この結果、高オンオフ比が得られる半導体受光素子３０ｌを実現することができる。
なお、半導体層３２ｌは、２層構造であるが、３層以上の積層構造であってもよい。この場合も上面側ほど、不純物濃度が高ければ、リーク電流を抑制する効果が得られる。
また、半導体層は、積層方向における不純物濃度が連続的に変化する部分を含み、当該部分において、最も上方の領域における不純物濃度が他の領域よりも高くてもよい。例えば、単層の半導体層において、上面側ほど不純物濃度が高くてもよい。図２２は、このような半導体リレーの模式断面図である。
図２２に示される半導体リレー１０ｍは、発光素子２０と、発光素子２０に対向して配置された半導体受光素子３０ｍとを備える。半導体受光素子３０ｍにおいては、半導体層３２ｍが単層でありつつ、半導体層３２ｍ内で不純物濃度に偏りがある。具体的には、半導体層３２ｍ内では、上面側ほど不純物濃度が高い。なお、単層であるとは、例えば、当該半導体層３２ｍ内で積層方向に垂直な界面が形成されていないことを意味する。半導体層３２ｍにおいては、第１の電極３３に接する部分の不純物濃度が比較的高ければよい。つまり、半導体層３２ｍは、第１の電極３３に接する部分よりも下方に、当該第１の電極３３に接する部分よりも不純物濃度が低い領域を含めばよい。
これにより、半導体受光素子３０ｍに光が照射されていない場合であって第１の電極３３と第２の電極３４との間に逆方向電圧が印加されている場合には、半導体層３２ｍ内で空乏層が広がりやすく絶縁耐圧を高く保つことができる。したがって、リーク電流を抑制することができる。
また、半導体受光素子３０ｍに光が照射されている場合には、半導体層３２ｍの上面側の部分も十分低抵抗化し電流が流れやすくなる。この結果、高オンオフ比が得られる半導体受光素子３０ｍを実現することができる。
なお、半導体層３２ｍにおける不純物濃度の偏りは、例えば、半導体層３２ｍの結晶成長中に基板３１の温度を変更することにより実現される。また、半導体層３２ｍにおける不純物濃度の偏りは、不純物の注入または拡散などのプロセスによって実現されてもよい。
（その他の実施の形態）
以上、一つまたは複数の態様に係る半導体受光素子及び半導体リレーについて、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。
例えば、上記実施の形態における、第１の開口部に含まれる第１開口の数、及び、第１開口の形状などは一例であり、特に限定されるものではない。第２の開口部に含まれる第２開口の数、及び、第２開口の形状についても同様である。
また、上記実施の形態の模式断面図に示される積層構造は、一例であり、本開示は上記積層構造に限定されない。つまり、上記積層構造と同様に、本開示の特徴的な機能を実現できる積層構造も本開示に含まれる。例えば、上記積層構造と同様の機能を実現できる範囲で、上記積層構造の層間に別の層が設けられてもよい。
また、上記実施の形態では、積層構造の各層を構成する主たる材料について例示しているが、積層構造の各層には、上記積層構造と同様の機能を実現できる範囲で他の材料が含まれてもよい。
また、上記実施の形態では、半導体受光素子は、半導体リレーに用いられたが、発光ピーク波長が３６５ｎｍ付近の紫外光に反応するＵＶセンサーなど、他の用途に用いられてもよい。
その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態、または、本開示の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。例えば、本開示は、上記半導体リレーを有する集積回路などとして実現されてもよい。
本開示の半導体受光素子は、民生機器の電源回路等に用いられるパワーデバイス、または、紫外光に反応するＵＶセンサーとして有用である。
１０、１０ａ、１０ｂ、１０ｃ、１０ｌ、１０ｍ、１０ｚ 半導体リレー
２０ 発光素子
３０、３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆ、３０ｇ、３０ｈ、３０ｉ、３０ｊ、３０ｋ、３０ｌ、３０ｍ、３０ｚ 半導体受光素子
３１ 基板
３２、３２ｆ、３２ｌ、３２ｍ 半導体層
３２ｌ１ 第１の半導体層
３２ｌ２ 第２の半導体層
３３、３３ａ、３３ｂ、３３ｃ、３３ｄ、３３ｅ、３３ｆ、３３ｇ、３３ｈ、３３ｉ 第１の電極
３４、３４ｋ 第２の電極
３５ 受光領域
３６、３６ｆ、３８ ｐ型半導体層
３７ 第３の電極
４１、４２ 入力端子
５１、５２ 出力端子
１３３、１３３ａ、１３３ｂ、１３３ｃ、１３３ｄ、１３３ｅ、１３３ｆ、１３３ｈ、１３３ｉ 第１の開口部
１３３ｋ 第３の開口部
１３６、１３６ｆ 第２の開口部
２３３、２３３ａ、２３３ｂ、２３３ｃ、２３３ｄ、２３３ｅ、２３３ｆ、２３３ｈ、２３３ｉ 第１開口
２３６、２３６ｄ、２３６ｆ 第２開口
Ａ、Ｃ 活性領域
Ｂ、Ｄ パッド領域

Claims (20)

  1. 基板と、
    前記基板上に形成された、半絶縁性を有する直接遷移型の半導体層と、
    前記半導体層上の少なくとも一部に形成されたｐ型半導体層と、
    前記半導体層に電気的に接続され、前記ｐ型半導体層に接して形成された第１の電極と、
    前記第１の電極から離れた位置に、少なくとも一部が前記半導体層または前記基板のいずれかと接して形成された第２の電極とを備え、
    前記第１の電極には、第１の開口部が設けられており、
    前記第２の電極は、前記半導体層上の前記第１の電極から離れた位置に、少なくとも一部が前記半導体層に接して形成される
    半導体受光素子。
  2. 前記ｐ型半導体層には、第２の開口部が設けられている
    請求項１に記載の半導体受光素子。
  3. 前記第１の開口部からは、前記ｐ型半導体層が露出する
    請求項１または２に記載の半導体受光素子。
  4. 前記第１の開口部からは、前記半導体層が露出する
    請求項１または２に記載の半導体受光素子。
  5. 前記第１の開口部からは、前記半導体層及び前記ｐ型半導体層の境界部が露出する
    請求項１または２に記載の半導体受光素子。
  6. 基板と、
    前記基板上に形成された、半絶縁性を有する直接遷移型の半導体層と、
    前記半導体層上の少なくとも一部に形成されたｐ型半導体層と、
    前記半導体層に電気的に接続され、前記ｐ型半導体層に接して形成された第１の電極と
    、
    前記第１の電極から離れた位置に、少なくとも一部が前記半導体層または前記基板のいずれかと接して形成された第２の電極とを備え、
    前記第１の電極には、第１の開口部が設けられており、
    前記ｐ型半導体層には、第２の開口部が設けられており、
    前記第２の開口部は、第１方向に並んで配置された複数の開口を含み、
    前記複数の開口のそれぞれは、前記第１方向と交差する第２方向を長手方向とする長尺状であり、
    前記第２の開口部から露出した前記半導体層の露出部は、当該露出部上に前記第１の電極が形成されている第１領域、及び、当該露出部上に前記第１の電極が形成されていない第２領域を含み、
    前記第１領域及び前記第２領域は、前記第１方向において交互に位置している
    半導体受光素子。
  7. 基板と、
    前記基板上に形成された、半絶縁性を有する直接遷移型の半導体層と、
    前記半導体層上の少なくとも一部に形成されたｐ型半導体層と、
    前記半導体層に電気的に接続され、前記ｐ型半導体層に接して形成された第１の電極と、
    前記第１の電極から離れた位置に、少なくとも一部が前記半導体層または前記基板のいずれかと接して形成された第２の電極とを備え、
    前記第１の電極には、第１の開口部が設けられており、
    前記ｐ型半導体層には、第２の開口部が設けられており、
    前記第１の開口部は、各々が第１方向を長手方向とする長尺状の複数の第１開口を含み、
    前記第２の開口部は、各々が前記第１方向と交差する第２方向を長手方向とする長尺状の複数の第２開口を含み、
    前記複数の第１開口は、前記第１方向と交差する方向に並んで配置され、
    前記複数の第２開口は、前記第２方向と交差する方向に並んで配置され、
    前記複数の第１開口のそれぞれからは、前記半導体層及び前記ｐ型半導体層が露出する
    半導体受光素子。
  8. 前記第１方向及び前記第２方向は、直交し、
    前記複数の第１開口は、前記第２方向に並んで配置され、
    前記複数の第２開口は、前記第１方向に並んで配置される
    請求項７に記載の半導体受光素子。
  9. 基板と、
    前記基板上に形成された、半絶縁性を有する直接遷移型の半導体層と、
    前記半導体層上の少なくとも一部に形成されたｐ型半導体層と、
    前記半導体層に電気的に接続され、前記ｐ型半導体層に接して形成された第１の電極と、
    前記第１の電極から離れた位置に、少なくとも一部が前記半導体層または前記基板のいずれかと接して形成された第２の電極とを備え、
    前記第１の電極には、第１の開口部が設けられており、
    前記ｐ型半導体層には、第２の開口部が設けられており、
    前記第２の開口部は、各々が環状の複数の開口を含み、
    前記複数の開口は、同心配置され、
    前記第２の開口部から露出した前記半導体層の露出部は、当該露出部上に前記第１の電極が形成されている第１領域、及び、当該露出部上に前記第１の電極が形成されていない
    第２領域を含み、
    前記第１領域及び前記第２領域は、径方向において交互に存在している
    半導体受光素子。
  10. 前記半導体層の活性領域は、矩形である
    請求項１～９のいずれか１項に記載の半導体受光素子。
  11. 前記半導体層の活性領域は、円形である
    請求項１～９のいずれか１項に記載の半導体受光素子。
  12. 前記第２の電極は、前記基板の下面に形成される
    請求項６～９のいずれか１項に記載の半導体受光素子。
  13. 前記第２の電極は、前記半導体層上の前記第１の電極から離れた位置に、少なくとも一部が前記半導体層に接して形成される
    請求項６～９のいずれか１項に記載の半導体受光素子。
  14. 基板と、
    前記基板上に形成された、半絶縁性を有する直接遷移型の半導体層と、
    前記半導体層上の少なくとも一部に形成されたｐ型半導体層と、
    前記半導体層に電気的に接続され、前記ｐ型半導体層に接して形成された第１の電極と、
    前記第１の電極から離れた位置に、少なくとも一部が前記半導体層または前記基板のいずれかと接して形成された第２の電極とを備え、
    前記第１の電極には、第１の開口部が設けられており、
    前記半導体層は、積層方向における不純物濃度が異なる
    半導体受光素子。
  15. 基板と、
    前記基板上に形成された、半絶縁性を有する直接遷移型の半導体層と、
    前記半導体層上の少なくとも一部に形成されたｐ型半導体層と、
    前記半導体層に電気的に接続され、前記ｐ型半導体層に接して形成された第１の電極と、
    前記第１の電極から離れた位置に、少なくとも一部が前記半導体層または前記基板のいずれかと接して形成された第２の電極とを備え、
    前記第１の電極には、第１の開口部が設けられており、
    前記第２の電極は、前記基板の下面に形成され、
    前記半導体層は、第１の半導体層、及び、前記第１の半導体層よりも前記基板側に位置する第２の半導体層を含み、
    前記第１の半導体層の不純物濃度は、前記第２の半導体層の不純物濃度よりも高い
    半導体受光素子。
  16. 基板と、
    前記基板上に形成された、半絶縁性を有する直接遷移型の半導体層と、
    前記半導体層上の少なくとも一部に形成されたｐ型半導体層と、
    前記半導体層に電気的に接続され、前記ｐ型半導体層に接して形成された第１の電極と、
    前記第１の電極から離れた位置に、少なくとも一部が前記半導体層または前記基板のいずれかと接して形成された第２の電極とを備え、
    前記第１の電極には、第１の開口部が設けられており、
    前記第２の電極は、前記基板の下面に形成され、
    前記半導体層は、積層方向における不純物濃度が連続的に変化する部分を含み、
    当該部分においては、最も上方の領域における不純物濃度が他の領域よりも高い
    半導体受光素子。
  17. 前記半導体層にドープされている不純物は、炭素である
    請求項１４～１６のいずれか１項に記載の半導体受光素子。
  18. 前記半導体層は、ＩｎｘＡｌｙＧａ（１－ｘ－ｙ）Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）によって形成される
    請求項１～１７のいずれか１項に記載の半導体受光素子。
  19. 前記基板は、ＧａＮ基板である
    請求項１～１８のいずれか１項に記載の半導体受光素子。
  20. 請求項１～１９のいずれか１項に記載の半導体受光素子と、
    前記半導体受光素子に向けて光を発する発光素子とを備える
    半導体リレー。
JP2019566457A 2018-01-22 2019-01-15 半導体受光素子、及び、半導体リレー Active JP7109482B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018007775 2018-01-22
JP2018007775 2018-01-22
PCT/JP2019/000863 WO2019142763A1 (ja) 2018-01-22 2019-01-15 半導体受光素子、及び、半導体リレー

Publications (2)

Publication Number Publication Date
JPWO2019142763A1 JPWO2019142763A1 (ja) 2021-01-07
JP7109482B2 true JP7109482B2 (ja) 2022-07-29

Family

ID=67301322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019566457A Active JP7109482B2 (ja) 2018-01-22 2019-01-15 半導体受光素子、及び、半導体リレー

Country Status (3)

Country Link
US (1) US11329175B2 (ja)
JP (1) JP7109482B2 (ja)
WO (1) WO2019142763A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101105A (ja) 1998-09-18 2000-04-07 Mitsubishi Cable Ind Ltd 光導電素子
JP2000183373A (ja) 1998-12-11 2000-06-30 Mitsubishi Cable Ind Ltd 光導電素子
JP2004111763A (ja) 2002-09-20 2004-04-08 Fujitsu Quantum Devices Ltd 半導体受光装置
JP2013197357A (ja) 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
WO2016185645A1 (ja) 2015-05-21 2016-11-24 パナソニック株式会社 窒化物半導体装置
JP2017152543A (ja) 2016-02-24 2017-08-31 国立大学法人京都工芸繊維大学 光スイッチング素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982990A (ja) 1995-09-18 1997-03-28 Advantest Corp フォトコンダクタおよびその製造方法、ならびに光スイッチ
KR20010079856A (ko) 1998-09-18 2001-08-22 후지 하루노스케 반도체 수광소자
US6265727B1 (en) 1999-06-09 2001-07-24 Cree Lighting Company Solar blind photodiode having an active region with a larger bandgap than one or both if its surrounding doped regions
US9112115B2 (en) * 2011-04-21 2015-08-18 Soko Kagaku Co., Ltd. Nitride semiconductor ultraviolet light-emitting element
US20130095581A1 (en) * 2011-10-18 2013-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thick window layer led manufacture
JP2013191705A (ja) 2012-03-13 2013-09-26 Toshiba Corp 半導体装置及びその製造方法
JP2014127499A (ja) * 2012-12-25 2014-07-07 Sumitomo Electric Ind Ltd 受光デバイス、その製造法、およびセンシング装置
KR102264671B1 (ko) * 2014-09-30 2021-06-15 서울바이오시스 주식회사 자외선 발광소자
JP6518076B2 (ja) * 2015-02-16 2019-05-22 エイブリック株式会社 受光素子を有する光検出半導体装置
TWI551045B (zh) * 2015-12-16 2016-09-21 拓緯實業有限公司 光繼電器
CN110168745B (zh) 2017-01-05 2023-02-17 松下控股株式会社 半导体继电器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101105A (ja) 1998-09-18 2000-04-07 Mitsubishi Cable Ind Ltd 光導電素子
JP2000183373A (ja) 1998-12-11 2000-06-30 Mitsubishi Cable Ind Ltd 光導電素子
JP2004111763A (ja) 2002-09-20 2004-04-08 Fujitsu Quantum Devices Ltd 半導体受光装置
JP2013197357A (ja) 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
WO2016185645A1 (ja) 2015-05-21 2016-11-24 パナソニック株式会社 窒化物半導体装置
JP2017152543A (ja) 2016-02-24 2017-08-31 国立大学法人京都工芸繊維大学 光スイッチング素子

Also Published As

Publication number Publication date
JPWO2019142763A1 (ja) 2021-01-07
WO2019142763A1 (ja) 2019-07-25
US11329175B2 (en) 2022-05-10
US20200411706A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
US10593838B2 (en) Semiconductor device
JP5799124B2 (ja) 交流駆動型の発光ダイオード
JP6761872B2 (ja) 半導体リレー
US20170012173A1 (en) Light emitting diode having electrode pads
JP6980116B2 (ja) 酸化物半導体装置及びその製造方法
KR20180074198A (ko) 반도체 발광 소자
US20150179874A1 (en) Light emitting diode structure
JP2020194881A (ja) 半導体装置
US10847676B2 (en) Semiconductor device and semiconductor device package including same
JP7109482B2 (ja) 半導体受光素子、及び、半導体リレー
KR102426781B1 (ko) 반도체 소자 및 이를 구비한 발광 모듈
JP2010073744A (ja) トランジスタ及びその駆動方法、双方向スイッチ及びその駆動方法
KR102447089B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR101255003B1 (ko) 발광 소자 및 그 제조 방법
KR101201597B1 (ko) 발광 소자 및 그 제조 방법
US20220393058A1 (en) Optoelectronic Semiconductor Component
KR102552889B1 (ko) 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
JP4731706B2 (ja) 半導体素子
KR102085924B1 (ko) 발광소자 및 조명시스템
KR101096751B1 (ko) 반도체 발광소자
KR20160117979A (ko) 발광소자 및 발광소자 패키지
KR20170119193A (ko) 복수의 발광셀들을 갖는 발광 다이오드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220719

R151 Written notification of patent or utility model registration

Ref document number: 7109482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151