KR20170119193A - 복수의 발광셀들을 갖는 발광 다이오드 - Google Patents

복수의 발광셀들을 갖는 발광 다이오드 Download PDF

Info

Publication number
KR20170119193A
KR20170119193A KR1020160047054A KR20160047054A KR20170119193A KR 20170119193 A KR20170119193 A KR 20170119193A KR 1020160047054 A KR1020160047054 A KR 1020160047054A KR 20160047054 A KR20160047054 A KR 20160047054A KR 20170119193 A KR20170119193 A KR 20170119193A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting cell
electrode pad
semiconductor layer
layer
Prior art date
Application number
KR1020160047054A
Other languages
English (en)
Other versions
KR102519080B1 (ko
Inventor
이금주
이섬근
류용우
장미나
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020160047054A priority Critical patent/KR102519080B1/ko
Priority to DE102017205639.8A priority patent/DE102017205639A1/de
Priority to JP2017079180A priority patent/JP6317502B2/ja
Priority to US15/490,492 priority patent/US10181548B2/en
Priority to CN201910136019.1A priority patent/CN110061110B/zh
Priority to CN201710252668.9A priority patent/CN107305917B/zh
Publication of KR20170119193A publication Critical patent/KR20170119193A/ko
Priority to JP2018065684A priority patent/JP6928575B2/ja
Priority to US16/246,192 priority patent/US11239387B2/en
Priority to JP2021130337A priority patent/JP7203164B2/ja
Priority to US17/586,804 priority patent/US20220165914A1/en
Application granted granted Critical
Publication of KR102519080B1 publication Critical patent/KR102519080B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

복수의 발광셀들을 갖는 발광 다이오드가 제공된다. 이 발광 다이오드는 기판 상에 배치된 제1 내지 제4 발광셀들; 제1 전극 패드; 및 제2 전극 패드를 포함하되, 각 발광셀은 하부 반도체층, 활성층 및 상부 반도체층을 포함하고, 하부 반도체층은 서로 이격된 제1 하부 반도체층 및 제2 하부 반도체층을 포함한다. 또한, 제1 발광셀과 제2 발광셀은 제1 하부 반도체층을 공유하고, 제3 발광셀과 제4 발광셀은 제2 하부 반도체층을 공유하며, 제1 발광셀은 제3 발광셀에 직렬 연결되고, 제2 발광셀은 제4 발광셀에 직렬 연결된다. 나아가, 상기 제1 전극 패드는 제1 발광셀과 제2 발광셀의 상부 반도체층에 전기적으로 접속되고, 제2 전극 패드는 제3 발광셀과 제4 발광셀의 하부 반도체층에 전기적으로 접속된다. 이에 따라, 고효율의 발광 다이오드를 제공할 수 있다.

Description

복수의 발광셀들을 갖는 발광 다이오드{LIGHT EMITTING DIODE HAVING PLURALITY OF LIGHT EMITTING CELLS}
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 복수의 발광셀들을 갖는 발광 다이오드에 관한 것이다.
발광 다이오드(LED)는 전기적 에너지를 광으로 변환하는 고체 상태 발광 소자이다. 발광 다이오드는 백라이트 유닛, 조명 장치, 신호기, 대형 디스플레이 등에서 광원으로 폭넓게 이용되고 있다. 조명용 LED 시장이 확대되고 그 활용 범위가 고전류밀도, 고출력 분야로 확대됨에 따라, 고전류 구동 시 안정적인 구동을 위한 발광 다이오드의 특성 개선이 요구되고 있다.
일반적으로 발광 다이오드에 인가되는 전류 밀도를 증가시키면 발광 다이오드에서 방출되는 광량이 증가된다. 그러나 전류 밀도의 증가에 따라 외부 양자 효율이 감소하는 드룹(droop) 현상이 발생된다. 드룹 현상은 전류 밀도 증가에 따라 광이 손실되는 비율이 증가하는 것을 의미하며, lm/W로 표현되는 발광 효율(efficacy)을 높이는데 장애가 되고 있다.
본 발명이 해결하고자 하는 과제는, 고효율 발광 소자를 제공하기에 적합한 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 드룹 현상을 개선한 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따르면, 기판; 상기 기판 상에 배치된 제1 내지 제4 발광셀들; 제1 전극 패드; 및 제2 전극 패드를 포함하되, 각 발광셀은 하부 반도체층, 상부 반도체층 및 상기 하부 반도체층과 상부 반도체층 사이에 개재된 활성층을 포함하고, 상기 하부 반도체층은 서로 이격된 제1 하부 반도체층 및 제2 하부 반도체층을 포함하고, 상기 제1 발광셀과 제2 발광셀은 제1 하부 반도체층을 공유하고, 상기 제3 발광셀과 상기 제4 발광셀은 제2 하부 반도체층을 공유하고, 상기 제1 발광셀은 상기 제3 발광셀에 직렬 연결되고, 상기 제2 발광셀은 상기 제4 발광셀에 직렬 연결되며, 상기 제1 전극 패드는 상기 제1 발광셀과 상기 제2 발광셀의 상부 반도체층에 전기적으로 접속되고, 상기 제2 전극 패드는 상기 제3 발광셀과 상기 제4 발광셀의 하부 반도체층에 전기적으로 접속된 발광 다이오드가 제공된다.
발광셀들을 직렬 연결함으로써, 발광 다이오드의 구동 전류를 줄일 수 있으며, 이에 따라 전류 밀도를 감소시킬 수 있어 발광 효율을 개선할 수 있다. 나아가, 발광셀들을 병렬 연결함으로써, 발광셀들에 입력되는 전류를 발광셀들에 고르게 분산시킬 수 있어 드룹 현상을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 3은 도 1의 절취선 B-B를 따라 취해진 단면도이다.
도 4는 도 1의 절취선 C-C를 따라 취해진 단면도이다.
도 5는 도 1의 제1 전극 패드를 확대 도시한 평면도이다.
도 6은 도 1의 제2 전극 패드를 확대 도시한 평면도이다.
도 7은 본 발명의 일 실시예에 따른 발광 다이오드의 발광 패턴을 나타내는 사진이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치된 제1 내지 제4 발광셀들; 제1 전극 패드; 및 제2 전극 패드를 포함한다. 여기서, 각 발광셀은 하부 반도체층, 상부 반도체층 및 상기 하부 반도체층과 상부 반도체층 사이에 개재된 활성층을 포함하고, 상기 하부 반도체층은 서로 이격된 제1 하부 반도체층 및 제2 하부 반도체층을 포함하고, 상기 제1 발광셀과 제2 발광셀은 제1 하부 반도체층을 공유하고, 상기 제3 발광셀과 상기 제4 발광셀은 제2 하부 반도체층을 공유하고, 상기 제1 발광셀은 상기 제3 발광셀에 직렬 연결되고, 상기 제2 발광셀은 상기 제4 발광셀에 직렬 연결되며, 상기 제1 전극 패드는 상기 제1 발광셀과 상기 제2 발광셀의 상부 반도체층에 전기적으로 접속되고, 상기 제2 전극 패드는 상기 제3 발광셀과 상기 제4 발광셀의 하부 반도체층에 전기적으로 접속된다. 이에 따라, 직병렬 연결된 발광셀들을 가지는 발광 다이오드가 제공되며, 따라서, 구동을 위한 전류밀도를 낮출 수 있으며, 발광셀들에 전류를 고르게 분산시킬 수 있어 발광 효율을 개선할 수 있다.
더욱이, 제1 및 제2 발광셀들과 제3 및 제4 발광셀들이 제1 하부 반도체층 및 제2 하부 반도체층들을 공유하기 때문에, 제조 공정이 간편하고 발광셀 분리에 따른 발광 면적 감소를 최소화할 수 있다.
구체적으로, 상기 제1 하부 반도체층과 상기 제2 하부 반도체층은 상기 기판의 상면을 노출시키는 분리 홈에 의해 분리될 수 있으며, 상기 제1 발광셀과 상기 제2 발광셀, 및 상기 제3 발광셀과 상기 제4 발광셀은 각각 제1 하부 반도체층 및 제2 하부 반도체층을 노출시키는 메사 분리 홈에 의해 분리될 수 있다.
몇몇 실시예들에 있어서, 상기 발광 다이오드는, 상기 각 발광셀의 상부 반도체층 상에 배치된 투명 전극층을 더 포함할 수 있다.
또한, 상기 제1 전극 패드는 상기 메사 분리홈 상에 배치될 수 있으며, 나아가 상기 제1 발광셀과 제2 발광셀에 걸쳐서 배치될 수 있다. 이때, 상기 투명 전극층들은 각각 상기 제1 및 제2 발광셀과 상기 제1 전극 패드 사이에 배치될 수 있다.
또한, 상기 발광 다이오드는 상기 제1 전극 패드 하부에 배치된 전류 차단층을 더 포함할 수 있다. 상기 전류 차단층은 상기 제1 전극 패드가 상기 전류 차단층 상부에 한정되어 배치되도록 상기 제1 전극 패드보다 넓은 면적을 가질 수 있으며, 상기 전류 차단층의 일부는 상기 제1 발광셀 및 제2 발광셀과 상기 투명 전극층 사이에 배치될 수 있다.
상기 제1 발광셀 및 제2 발광셀 상의 투명 전극층들은 각각 상기 전류 차단층을 노출시키는 개구부를 가질 수 있으며, 상기 제1 전극 패드는 상기 개구부를 통해 상기 전류 차단층에 접할 수 있다.
상기 발광 다이오드는, 각 발광셀 상의 투명 전극층 상에 배치되어 상기 투명 전극층에 전기적으로 접속하는 상부 연장부들; 및 상기 상부 연장부들 하부에서 상기 투명 전극층들과 상기 발광셀들 사이에 배치된 전류 차단층들을 더 포함할 수 있다. 상기 전류 차단층들의 폭은 상기 상부 연장부들의 폭의 3배 미만일 수 있다. 상기 전류 차단층은 전류가 발광셀 영역에 고르게 분산되도록 돕는다. 또한, 전류 차단층의 폭을 제어함으로써, 전류차단층에 의한 광 손실을 줄일 수 있다.
상기 발광 다이오드는 또한, 각 발광셀의 하부 반도체층에 접속하는 하부 연장부들을 더 포함할 수 있다. 각각의 하부 연장부는 같은 방향으로 연장하는 직선 영역을 포함할 수 있으며, 상기 제1 발광셀의 하부 연장부의 직선 영역은 상기 제3 발광셀의 하부 연장부의 직선 영역과 나란하고, 상기 제2 발광셀의 하부 연장부의 직선 영역은 상기 제4 발광셀의 하부 연장부의 직선 영역과 나란할 수 있다.
상기 제1 발광셀 및 제2 발광셀의 투명 전극층들 상에 배치된 상부 연장부들은 제1 전극 패드에 전기적으로 접속되고, 상기 제3 발광셀 및 제4 발광셀의 하부 반도체층들에 접속된 하부 연장부들은 상기 제2 전극 패드에 전기적으로 접속된다. 따라서, 제1 전극 패드와 제2 전극 패드 사이에서 발광셀들이 직병렬 연결된다.
나아가, 각각의 상부 연장부는 대응하는 하부 연장부의 일부를 감싸는 형상을 갖는 주 상부 연장부와 상기 주 상부 연장부에서 돌출되는 보조 상부 연장부를 포함할 수 있다.
상기 제1 발광셀 및 제2 발광셀 상의 보조 연장부는 상기 주 상부 연장부를 상기 제1 전극 패드에 연결하도록 배치될 수 있으며, 상기 제3 발광셀 및 제4 발광셀 상의 보조 연장부들은 상기 제3 발광셀 및 제4 발광셀 상의 상기 주 상부 연장부들을 상기 제1 발광셀 및 제2 발광셀의 하부 연장부들에 각각 연결하도록 배치될 수 있다.
상기 제1 발광셀 및 제2 발광셀 상의 보조 상부 연장부들은 대응하는 하부 연장부보다 상기 메사 분리홈에 더 가까운 주 상부 연장부에 연결될 수 있다. 따라서, 보조 상부 연장부의 길이를 줄일 수 있다.
상기 발광 다이오드는 또한 상기 제1 및 제2 발광셀들의 하부 연장부들과 상기 제3 및 제4 발광셀들 상의 보조 상부 연장부를 각각 연결하는 연결부들을 더 포함할 수 있다. 나아가, 상기 발광 다이오드는 상기 연결부들을 상기 제3 발광셀 및 제4 발광셀의 제2 하부 반도체층으로부터 절연시키는 절연층을 더 포함할 수 있다.
또한, 상기 제3 발광셀 및 제4 발광셀의 하부 연장부들은 상기 직선 영역의 하부 연장부를 상기 제2 전극 패드에 연결하는 곡선 영역의 하부 연장부들을 더 포함할 수 있다. 나아가, 상기 제2 전극 패드는 상기 메사 분리 홈에 의해 노출된 제2 하부 반도체층 상에 배치될 수 있다.
상기 발광 다이오드는 또한 상기 제2 전극 패드 주위의 상부 반도체층 및 활성층의 측면을 덮는 절연층을 더 포함할 수 있다. 이 절연층에 의해 볼 본딩 공정에서 본딩 재료에 의해 단락이 발생되는 것을 방지할 수 있다.
상기 상부 반도체층 및 활성층의 측면을 덮는 절연층은 투명 전극층으로부터 이격될 수 있다.
몇몇 실시예들에 있어서, 상기 제1 전극 패드와 상기 제2 전극 패드는 서로 대향하여 배치될 수 있으며, 상기 제1 전극 패드는 상기 기판의 일측 가장자리 근처에 배치되고, 상기 제2 전극 패드는 상기 기판의 일측 가장자리에 대향하는 타측 가장자리 근처에 배치될 수 있다.
한편, 상기 제3 발광셀 및 제4 발광셀 상의 주 상부 연장부들은 각각 제3 발광셀의 하부 연장부와 제4 발광셀의 하부 연장부 사이에 배치되는 내측 단부, 및 상기 하부 연장부의 외측에 배치되는 외측 단부를 가질 수 있으며, 상기 하부 연장부의 외측 단부는 상기 내측 단부보다 상기 타측 가장자리에 더 가깝게 배치될 수 있다.
또한, 상기 발광 다이오드는 상기 제1 전극 패드 및 상기 제2 전극 패드를 지나는 선에 대해 대칭 구조를 가질 수 있다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이고, 도 3은 도 1의 절취선 B-B를 따라 취해진 단면도이며, 도 4는 도 1의 절취선 C-C를 따라 취해진 단면도이다. 또한, 도 5 및 도 6은 각각 도 1의 제1 및 제2 전극 패드들을 확대 도시한 평면도들이다.
우선, 도 1을 참조하면, 본 실시예에 따른 발광 다이오드는 기판(21) 상에 배치된 제1 발광셀(C1), 제2 발광셀(C2), 제3 발광셀(D1) 및 제4 발광셀(D2)을 포함한다. 또한, 상기 발광 다이오드는 제1 전극 패드(37) 및 제2 전극 패드(35)를 포함하며, 상부 연장부들(37a, 37b, 37c, 37d)과 하부 연장부들(35a, 35b), 연결부들(35c), 전류 차단층들(31a), 제1 절연층(31b), 제2 절연층(31c), 및 투명 전극층(33)을 포함한다. 또한, 각 발광셀(C1, C2, D1, D2)은 도 2 내지 도 4에 잘 도시되듯이, 하부 반도체층(23a 또는 23b), 활성층(25) 및 상부 반도체층(27)을 포함한다.
기판(21)은 질화갈륨계 반도체층을 성장시키기에 적합한 기판이면 특별히 한정되지 않는다. 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 질화갈륨 기판, 질화알루미늄 기판, 실리콘 기판 등일 수 있다. 특히, 본 실시예에 있어서, 기판(21)은 패터닝된 사파이어 기판(PSS)일 수 있다.
상기 하부 반도체층(23a, 23b), 활성층(25) 및 상부 반도체층(27)은 Ⅲ-Ⅴ 계열, 특히 질화갈륨계 화합물 반도체층일 수 있다. 이들 반도체층들은 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 하부 반도체층(23a, 23b)은 n형 불순물(예를 들어, Si)을 포함할 수 있고, 상부 반도체층(27)은 p형 불순물(예를 들어, Mg)을 포함할 수 있으나, 그 반대일 수도 있다. 활성층(25)은 다중양자우물 구조(MQW)를 가질 수 있으며, 원하는 피크 파장의 광을 방출하도록 그 조성비가 조절될 수 있다. 기판(21) 상에 하부 반도체층, 활성층 및 상부 반도체층을 차례로 성장시킨 후, 이들을 반도체층들을 패터닝함으로써, 제1 내지 제4 발광셀들(C1, C2, D1, D2)이 형성될 수 있다. 상기 반도체층들은 예를 들어 금속 유기화학 기상 성장법, 분자선 에피텍시, 수소화물 기상 성장법 등을 이용하여 성장될 수 있다.
한편, 제1 발광셀(C1)과 제2 발광셀(C2)은 분리 홈(30a)에 의해 제3 발광셀(D1) 및 제4 발광셀(D2)로부터 분리되며, 또한, 제1 발광셀(C1)과 제3 발광셀(D1)은 각각 메사 분리홈(27a)에 의해 제2 발광셀(C2) 및 제4 발광셀(D2)로부터 분리된다. 즉, 제1 및 제2 발광셀(C1, C2)은 기판(21)을 노출시키는 분리 홈(30a)을 형성하는 아이솔레이션 공정에 의해 서로 분리된다. 이에 반해, 제1 발광셀(C1)과 제2 발광셀(C2), 그리고 제3 발광셀(D1)과 제4 발광셀(D2)은 하부 반도체층(23a, 23b)을 노출시키는 메사 분리홈(27a)을 형성하는 메사 식각 공정에 의해 형성된다. 따라서, 제1 발광셀(C1)과 제2 발광셀(C2)은 제1 하부 반도체층(23a)을 공유하며, 제3 발광셀(D1)과 제4 발광셀(D2)은 제2 하부 반도체층(23b)을 공유한다. 또한, 제1 하부 반도체층(23a)과 제2 하부 반도체층(23b)은 분리 홈(30a)에 의해 서로 이격된다.
도 3을 참조하여 확인할 수 있듯이, 메사 분리홈(27a) 내에는 제1 전극 패드(37) 및 제2 전극 패드(35)를 제외한 다른 전극 부분들이 배치되지 않고, 하부 반도체층들(23a, 23b)이 노출될 수 있다.
제1 발광셀(C1)과 제2 발광셀(C2)은 동일한 형상을 가질 수 있으며, 제3 발광셀(D1)과 제4 발광셀(D2) 또한 동일한 형상을 가질 수 있다. 다만, 제2 전극 패드(35)가 배치됨에 따라, 제1 발광셀(C1) 및 제2 발광셀(C2)은 제3 발광셀(D1) 및 제4 발광셀(D2)과 그 형상이 약간 다를 수 있다. 이들 발광셀들(C1, C2, D1, D2)은 대체로 기다란 사각형 형상을 가질 수 있다.
한편, 제1 전극 패드(37)는 기판(21)의 일측 가장자리(21a) 근처에 배치되고, 제2 전극 패드(35)는 일측 가장자리에 대향하는 타측 가장자리(21b) 근처에 배치된다. 도 1에 도시한 바와 같이, 제1 전극 패드(37)와 제2 전극 패드(35)는 서로 대향하여 배치될 수 있다. 제1 전극 패드(37) 및 제2 전극 패드(35)는 메사 분리홈(27a) 상에 배치된다. 나아가, 제1 전극 패드(37)는 제1 발광셀(C1) 및 제2 발광셀(C2)에 걸쳐서 형성될 수 있다. 제1 전극 패드(37) 및 제2 전극 패드(35)에 대해서는 도 5 및 도 6을 참조하여 뒤에서 다시 설명된다.
투명 전극층(33)이 각 발광셀 상에 배치된다. 투명 전극층(33)은 상부 반도체층(27)에 접속한다. 투명 전극층(33)은 광 투과성 및 전기 도전성을 갖는 물질로 형성되며, 예를 들어, ITO, ZnO, IZO 등과 같은 도전성 산화물 또는 Ni/Au와 같은 광 투과성 금속층으로 형성될 수 있다. 투명 전극층(33)은 상부 반도체층(27)에 비해 면저항이 낮기 때문에 전류를 넓은 영역으로 분산시킨다. 또한, 상기 투명 전극층(33)은 상부 반도체층(27)에 오믹 콘택하여 상부 반도체층(27)으로 전류를 입력한다.
각 발광셀의 상부 반도체층(27) 및 활성층(25)을 통해 하부 반도체층(23a 또는 23b)이 노출되고, 노출된 하부 반도체층(23a 또는 23b) 상에 하부 연장부들(35a 또는 35b)이 배치된다. 하부 연장부들(35a, 35b)은 하부 반도체층(23a, 23b)에 전기적으로 접속된다.
하부 연장부(35a)는 제2 전극 패드(35)에 접속되며 직선 영역과 곡선 영역을 포함한다. 곡선 영역이 직선 영역과 제2 전극 패드(35)를 연결한다. 제3 발광셀(D1) 및 제4 발광셀(D4) 상의 직선 영역의 하부 연장부들은 서로 평행할 수 있다. 또한, 하부 연장부(35a)는 각 발광셀들(D1, D2)의 중심을 지날 수 있다.
한편, 제1 발광셀(C1) 및 제2 발광셀(C2)에 배치된 하부 연장부들(35b)은 직선 영역을 포함하며 서로 평행할 수 있다. 나아가, 도 1 및 도 4에 잘 도시되어 있듯이, 하부 연장부(35b)는 하부 연장부(35a)의 직선 영역과 나란할 수 있다.
한편, 상기 투명 전극층(33) 상에 상부 연장부들(37a, 37b, 37c, 37d)이 배치된다. 제1 및 제2 발광셀들(C1, C2) 상에 보조 상부 연장부(37a)와 주 상부 연장부(37a)가 배치되고, 제3 및 제4 발광셀들(D1, D2) 상에 보조 상부 연장부(37c)와 주 상부 연장부(37d)가 배치된다.
주 상부 연장부(37b)는 하부 연장부(35b)의 단부 및 측면 일부를 감싸도록 배치된다. 따라서, 주 상부 연장부(37b)의 일부는 하부 연장부(35b)의 외측에 배치되고, 또 다른 일부는 하부 연장부(35b)의 내측에 위치하며, 또 다른 일부는 하부 연장부(35b)의 단부와 기판(21)의 일측 가장자리(21a) 사이에 배치된다. 또한, 주 상부 연장부(37b)는 두개의 단부를 가지며 이들 단부들은 각각 하부 연장부(35b)의 내측 및 외측에 위치한다. 여기서, 하부 연장부(35b)의 내측은 하부 연장부(35b) 및 그것을 연장한 가상의 직선에 대해 메사 분리홈(27a)측을 의미하고, 외측은 상기 내측에 대향하는 측을 의미한다. 주 상부 연장부(37b)는 하부 연장부(35b)를 지나는 직선에 대해 대칭 구조를 가질 수 있다.
주 상부 연장부(37b)는 제1 전극 패드(37)가 배치된 기판(21)의 일측 가장자리(21a)측으로부터 제2 전극 패드(35)가 배치된 타측 가장자리(21b)측으로 연장한다. 도 1에 도시된 바와 같이, 주 상부 연장부(37b)와 하부 연장부(35b) 사이의 거리는 일정하지 않을 수 있는데, 주 상부 연장부(37b)의 연장 방향을 따라 멀어지다가 가까워질 수 있다. 하부 연장부(35b)로부터 주 상부 연장부(37b)까지의 거리는 대체로 주 상부 연장부(37b)로부터 제1 도전형 반도체층(23)의 가장자리까지 또는 메사 분리홈(27a)까지의 거리보다 길 수 있다. 다만, 상기 내측 단부 또는 외측 단부로부터 하부 연장부(35b)까지의 거리는 상기 외측 단부로부터 제1 도전형 반도체층(23)의 가장자리까지의 거리 또는 상기 내측 단부로부터 메사 분리홈(27a)까지의 거리보다 짧을 수 있다. 이에 따라, 제1 발광셀 또는 제2 발광셀의 모서리에 전류가 집중되는 것을 완화하면서 전류를 고르게 분산시킬 수 있다.
한편, 보조 상부 연장부(37a)는 제1 전극 패드(37)와 주 상부 연장부(37b)를 연결한다. 보조 상부 연장부(37a)는 직선 형상일 수 있으며, 일단은 제1 전극 패드(37)에 연결되고 타단은 주 상부 연장부(37b)에 연결된다. 보조 상부 연장부(37a)의 일단의 연결지점은 제1 전극 패드(37)의 중심보다 기판(21)의 일측 가장자리(21a)로부터 더 멀리 떨어질 수 있다. 또한, 상기 타단의 연결 지점은 하부 연장부(35b)의 내측에 위치할 수 있으며, 상기 하부 연장부(35b)의 단부보다 기판(21)의 일측 가장자리(21a)에 더 가까울 수 있다.
주 상부 연장부(37d)는 하부 연장부(35a)의 단부 및 측면 일부를 감싸도록 배치된다. 따라서, 주 상부 연장부(37d)의 일부는 하부 연장부(35a)의 외측에 배치되고, 또 다른 일부는 하부 연장부(35a)의 내측에 위치하며, 또 다른 일부는 하부 연장부(35a)의 단부와 분리홈(30a) 사이에 배치된다. 또한, 주 상부 연장부(37d)는 두개의 단부, 즉 내측 단부와 외측 단부를 가지며 이들 단부들은 각각 하부 연장부(35a)의 내측 및 외측에 위치한다. 여기서, 하부 연장부(35a)의 내측은 하부 연장부(35a) 및 그것을 연장한 가상의 직선에 대해 메사 분리홈(27a)측을 의미하고, 외측은 상기 내측에 대향하는 측을 의미한다.
주 상부 연장부(37d)는 분리 홈(30a)측으로부터 제2 전극 패드(35)가 배치된 기판(21)의 타측 가장자리(21b)측으로 연장한다. 도 1에 도시된 바와 같이, 주 상부 연장부(37d)와 하부 연장부(35b) 사이의 거리는 일정하지 않을 수 있는데, 주 상부 연장부(37d)의 연장 방향을 따라 멀어지다가 가까워질 수 있다.
주 상부 연장부(37d)는 하부 연장부(35b)의 직선 영역에 대해 대체로 대칭 구조를 가질 수 있으나, 하부 연장부(35a)의 외측 단부는 내측 단부보다 기판(21)의 타측 가장자리(21b)에 더 가깝게 위치한다. 즉, 도 1에 도시한 바와 같이, 하부 연장부(35a)의 외측에 위치하는 주 상부 연장부(37d)의 영역이 내측에 위치하는 영역보다 더 길며, 하부 연장부(35a)의 곡선 영역을 따라 굴곡질 수 있다.
한편, 보조 상부 연장부(37c)는 주 상부 연장부(37d)로부터 제1 발광셀(C1) 상의 하부 연장부(35b)를 향해 연장할 수 있다. 보조 상부 연장부(37c)는 직선 형상일 수 있으며, 하부 연장부(35b)와 나란할 수 있다. 보조 상부 연장부(37c)의 일단은 주 상부 연장부(37c)에 연결되고, 타단은 연결부(35c)에 연결된다.
도 1 및 도 4를 참조하면, 연결부(35c)는 보조 상부 연장부(37c)와 하부 연장부(35b)를 연결한다. 즉, 제1 발광셀(C1) 상의 하부 연장부(35b)는 연결부(35c)를 통해 제3 발광셀(D1) 상의 보조 상부 연장부(37c)에 연결되고, 제2 발광셀(C2) 상의 하부 연장부(35b)는 또 다른 연결부(35c)를 통해 제4 발광셀(D2) 상의 보조 상부 연장부(37c)에 연결될 수 있다. 이에 따라, 제1 발광셀(C1)은 제3 발광셀(D1)에, 제2 발광셀(C2)은 제4 발광셀(D2)에 직렬 연결될 수 있다. 한편, 제1 및 제3 발광셀(C1, D1)은 제2 및 제4 발광셀(C2, D2)에 병렬 연결된다. 한편, 연결부(35c)는 절연층(31b)에 의해 제3 및 제4 발광셀들(D1, D2)로부터 이격된다.
상기 제1 전극 패드(37), 제2 전극 패드(35), 상부 연장부들(37a, 37b, 37c, 37d), 하부 연장부들(35a, 35b) 및 연결부(35c)는 동일 재료를 이용하여 동일 공정에서 함께 형성될 수 있으며, 예를 들어, Cr/Al/Cr/Ni/Au의 다층 구조로 형성될 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 각 요소들이 서로 다른 재료를 이용하여 다른 공정에서 형성될 수도 있다.
한편, 상부 연장부들(37a, 37b, 37c, 37d), 하부 연장부들(35a, 35b) 및 연결부(35c)는 제1 전극 패드(37)와 제2 전극 패드(35)를 지나는 가상의 선에 대해 대칭 구조를 가질 수 있다. 나아가, 본 실시예에 따른 발광 다이오드가 제1 전극 패드(37)와 제2 전극 패드(35)를 지나는 가상의 선에 대해 대칭 구조를 가질 수 있다. 이에 따라, 전류가 균등하게 분배될 수 있다.
다시 도 1 내지 도 4를 참조하면, 상기 상부 연장부들(37a, 37b, 37c, 37d) 하부에 전류 차단층(31a)이 배치될 수 있다. 또한, 전류 차단층(31a)은 제1 전극 패드(37) 하부에 배치될 수 있다. 전류 차단층(31a)은 투명 전극층(33)과 발광셀들(C1, C2, D1, D4)의 상부 반도체층(27) 사이에 배치된다. 나아가, 전류 차단층(31a)은 연결부(35c) 하부에 위치하는 절연층(31b)과 연결될 수 있다.
전류 차단층(31a)은 절연 물질로 형성되며, 단일층 또는 다중층으로 형성될 수도 있다. 예를 들어, 전류차단층(130)은 SiOx 또는 SiNx을 포함할 수 있으며, 굴절률이 다른 절연성 물질층들이 적층된 분포 브래그 반사기를 포함할 수도 있다. 전류 차단층(31a)은 상기 상부 연장부들(37a, 37b, 37c, 37d)로부터 전류가 직접 발광셀들(C1, C2, D1, D4)로 집중되어 흐르는 것을 방지하여 발광셀들(C1, C2, D1, D4)의 넓은 영역으로 전류를 분산시킨다. 전류 차단층(31a)의 선폭은 상부 연장부들(37a, 37b, 37c, 37d)의 선폭보다 클 수 있는데, 너무 크면 발광셀들에서 방출되는 광을 흡수하여 광 손실을 유발할 수 있다. 따라서, 전류 차단층(31a)의 선폭은 상부 연장부들(37a, 37b, 37c, 37d) 선폭의 3배 미만인 것이 바람직하다.
또한, 제1 전극 패드(37) 하부에 위치하는 전류 차단층(31a)은 제1 전극 패드(37)를 제1 하부 반도체층(23a)으로부터 절연시킨다. 나아가, 전류 차단층(31a)은 제1 전극 패드(37)와 제1 및 제2 발광셀(C1, C2) 사이에도 개재될 수 있다. 이 경우, 전류 차단층(31a)은 투명 전극층(33)과 상부 반도체층(27) 사이에 개재된다.
도 5는 도 1의 제1 전극 패드(37) 부분을 확대 도시한 평면도이다.
도 5를 참조하면, 제1 전극 패드(37) 하부에 제1 전극 패드(37)보다 더 넓은 면적을 갖는 전류 차단층(31a)이 배치된다. 제1 전극 패드(37)는 전류 차단층(31a) 상부에 한정되어 위치한다. 제1 전극 패드(37)는 메사 분리홈(27a) 상에 위치하며, 제1 발광셀(C1) 및 제2 발광셀(C2)에 걸쳐서 배치된다. 이에 따라, 전류 차단층(31a)은 메사 분리홈(27a) 상에서 제1 전극 패드(37)와 제1 하부 반도체층(23a)을 절연시키며, 또한, 제1 및 제2 발광셀들(C1, C2) 상에서 투명 전극층(33)과 상부 반도체층(27) 사이에 개재된다. 한편, 투명 전극층(33)의 일부는 제1 전극 패드(37) 하부에 위치하며, 전류 차단층(31a)을 노출시키는 개구부(33a)를 갖는다. 제1 발광셀(C1) 및 제2 발광셀(C2) 상의 투명 전극층들(33)이 각각 개구부(33a)를 가지며, 이 개구부들(33a)은 메사 분리홈(27a)을 사이에 두고 서로 대칭으로 형성될 수 있다.
개구부(33a)는 도넛의 일부분과 같은 형상을 가질 수 있다. 즉, 개구부(33a)는 오목한 측벽과 볼록한 측벽을 포함할 수 있으며, 오목한 측벽과 볼록한 측벽을 연결하는 평평한 측벽을 포함할 수 있다. 투명 전극층(33)에 개구부(33a)를 형성함으로써, 제1 전극 패드(37)의 접착력이 증대된다. 본 실시예에서, 투명 전극층(33)에 개구부(33a)를 형성한 것에 대해 설명하지만, 상부 반도체층(27)을 노출시키도록 전류 차단층(31a)에 개구부가 형성될 수도 있다.
도 6은 도 1의 제2 전극 패드(35) 부분을 확대 도시한 평면도이다.
도 6을 참조하면, 제2 전극 패드(35)는 앞서 설명한 바와 같이 메사 분리홈(27a) 내에 배치되어 제2 하부 반도체층(23b)에 전기적으로 접속된다. 한편, 제3 발광셀(D1) 및 제4 발광셀(D2)이 제2 전극 패드(35)에 인접하여 위치한다.
절연층(31c)이 제3 발광셀(D1) 및 제4 발광셀(D2)의 측면을 덮는다. 도시한 바와 같이, 절연층(31c)은 하부 연장부(35a)가 지나가는 부분을 제외하고 제3 및 제4 발광셀들(D1, D2)의 측면을 덮을 수 있다. 절연층(31c)은 제2 전극 패드(35) 상에 와이어를 볼 본딩할 때, 본딩 물질이 제3 발광셀(D1) 또는 제4 발광셀(D2)의 상부 반도체층(27)에 접촉하여 단락이 발생되는 것을 방지한다.
절연층(31c)은 투명 전극층(33)으로부터 이격될 수 있으며, 따라서, 절연층(31c)의 면적을 상대적으로 매우 작게 형성할 수 있다. 이에 따라, 절연층(31c)에 의한 광 손실을 줄일 수 있다.
본 발명의 일 실시예에 따른 발광 다이오드는 직렬 연결된 발광셀들을 이용하여 상대적으로 고전압에서 동작할 수 있다. 따라서, 전체 구동 전류를 낮출 수 있다. 나아가, 발광셀들을 병렬 연결함과 아울러 하부 연장부 및 상부 연장부를 이용하여 전류를 고르게 분산시킬 수 있다. 또한, 상기 발광 다이오드는 종래의 통상의 공정을 통해 패키징될 수 있으며, 형광체를 함유하는 파장변환층이 발광 다이오드 상에 배치될 수 있다. 이에 따라, 백색광을 방출하는 발광 소자가 제공될 수 있다.
도 7은 본 발명의 일 실시예에 따른 발광 다이오드의 발광 패턴을 보여주는 사진이다. 이 발광 패턴은 발광 다이오드에 와이어를 본딩하여 패키징한 상태에서 촬영된 것이다.
도 7을 참조하면, 광이 발광셀들의 전체 영역에 걸쳐 고르게 방출되는 것을 확인할 수 있다. 일반적으로 단일 발광셀로 구성된 발광 다이오드에서는 모서리 부분에 전류를 고르게 분산시키는 것이 어렵기 때문에, 모서리 부분에서 광이 적게 발생된다. 그러나, 본 실시예에 따른 발광 다이오드는, 각 발광셀의 모서리 부분까지도 광이 고르게 방출된다.
한편, 칩 크기 1430㎛ × 760㎛인 발광 다이오드를 이용하여 패키지를 제작하고, 패키지의 발광 효율을 측정해 보았는데, 발광 효율은 210lm/W를 초과하였다.

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 제1 내지 제4 발광셀들;
    제1 전극 패드; 및
    제2 전극 패드를 포함하되,
    각 발광셀은 하부 반도체층, 상부 반도체층 및 상기 하부 반도체층과 상부 반도체층 사이에 개재된 활성층을 포함하고,
    상기 하부 반도체층은 서로 이격된 제1 하부 반도체층 및 제2 하부 반도체층을 포함하고,
    상기 제1 발광셀과 제2 발광셀은 제1 하부 반도체층을 공유하고,
    상기 제3 발광셀과 상기 제4 발광셀은 제2 하부 반도체층을 공유하고,
    상기 제1 발광셀은 상기 제3 발광셀에 직렬 연결되고,
    상기 제2 발광셀은 상기 제4 발광셀에 직렬 연결되며,
    상기 제1 전극 패드는 상기 제1 발광셀과 상기 제2 발광셀의 상부 반도체층에 전기적으로 접속되고,
    상기 제2 전극 패드는 상기 제3 발광셀과 상기 제4 발광셀의 하부 반도체층에 전기적으로 접속된 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 제1 하부 반도체층과 상기 제2 하부 반도체층은 상기 기판의 상면을 노출시키는 분리 홈에 의해 분리되고,
    상기 제1 발광셀과 상기 제2 발광셀, 및 상기 제3 발광셀과 상기 제4 발광셀은 각각 제1 하부 반도체층 및 제2 하부 반도체층을 노출시키는 메사 분리 홈에 의해 분리된 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 각 발광셀의 상부 반도체층 상에 배치된 투명 전극층을 더 포함하는 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 제1 전극 패드는 상기 메사 분리홈 상에 배치되되, 상기 제1 발광셀과 제2 발광셀에 걸쳐서 배치되고,
    상기 투명 전극층들은 각각 상기 제1 및 제2 발광셀과 상기 제1 전극 패드 사이에 배치된 발광 다이오드.
  5. 청구항 4에 있어서,
    상기 제1 전극 패드 하부에 배치된 전류 차단층을 더 포함하되,
    상기 전류 차단층은 상기 제1 전극 패드가 상기 전류 차단층 상부에 한정되어 배치되도록 상기 제1 전극 패드보다 넓은 면적을 갖고,
    상기 전류 차단층의 일부는 상기 제1 발광셀 및 제2 발광셀과 상기 투명 전극층 사이에 배치된 발광 다이오드.
  6. 청구항 5에 있어서,
    상기 제1 발광셀 및 제2 발광셀 상의 투명 전극층들은 각각 상기 전류 차단층을 노출시키는 개구부를 가지고,
    상기 제1 전극 패드는 상기 개구부를 통해 상기 전류 차단층에 접하는 발광 다이오드.
  7. 청구항 3에 있어서,
    각 발광셀 상의 투명 전극층 상에 배치되어 상기 투명 전극층에 전기적으로 접속하는 상부 연장부들; 및
    상기 상부 연장부들 하부에서 상기 투명 전극층들과 상기 발광셀들 사이에 배치된 전류 차단층들을 더 포함하되,
    상기 전류 차단층들의 폭은 상기 상부 연장부들의 폭의 3배 미만인 발광 다이오드.
  8. 청구항 7에 있어서,
    각 발광셀의 하부 반도체층에 접속하는 하부 연장부들을 더 포함하되,
    각각의 하부 연장부는 같은 방향으로 연장하는 직선 영역을 포함하고,
    상기 제1 발광셀의 하부 연장부의 직선 영역은 상기 제3 발광셀의 하부 연장부의 직선 영역과 나란하고, 상기 제2 발광셀의 하부 연장부의 직선 영역은 상기 제4 발광셀의 하부 연장부의 직선 영역과 나란한 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 제1 발광셀 및 제2 발광셀의 투명 전극층들 상에 배치된 상부 연장부들은 제1 전극 패드에 전기적으로 접속되고,
    상기 제3 발광셀 및 제4 발광셀의 하부 반도체층들에 접속된 하부 연장부들은 상기 제2 전극 패드에 전기적으로 접속된 발광 다이오드.
  10. 청구항 9에 있어서,
    각각의 상부 연장부는 대응하는 하부 연장부의 일부를 감싸는 형상을 갖는 주 상부 연장부와 상기 주 상부 연장부에서 돌출되는 보조 상부 연장부를 포함하는 발광 다이오드.
  11. 청구항 10에 있어서,
    상기 제1 발광셀 및 제2 발광셀 상의 보조 연장부는 상기 주 상부 연장부를 상기 제1 전극 패드에 연결하도록 배치되고,
    상기 제3 발광셀 및 제4 발광셀 상의 보조 연장부들은 상기 제3 발광셀 및 제4 발광셀 상의 상기 주 상부 연장부들을 상기 제1 발광셀 및 제2 발광셀의 하부 연장부들에 각각 연결하도록 배치된 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 제1 발광셀 및 제2 발광셀 상의 보조 상부 연장부들은 대응하는 하부 연장부보다 상기 메사 분리홈에 더 가까운 주 상부 연장부에 연결된 발광 다이오드.
  13. 청구항 11에 있어서,
    상기 제1 및 제2 발광셀들의 하부 연장부들과 상기 제3 및 제4 발광셀들 상의 보조 상부 연장부를 각각 연결하는 연결부들을 더 포함하는 발광 다이오드.
  14. 청구항 13에 있어서,
    상기 연결부들을 상기 제3 발광셀 및 제4 발광셀의 제2 하부 반도체층으로부터 절연시키는 절연층을 더 포함하는 발광 다이오드.
  15. 청구항 8에 있어서,
    상기 제3 발광셀 및 제4 발광셀의 하부 연장부들은 상기 직선 영역의 하부 연장부를 상기 제2 전극 패드에 연결하는 곡선 영역의 하부 연장부들을 더 포함하고,
    상기 제2 전극 패드는 상기 메사 분리 홈에 의해 노출된 제2 하부 반도체층 상에 배치된 발광 다이오드.
  16. 청구항 15에 있어서,
    상기 제2 전극 패드 주위의 상부 반도체층 및 활성층의 측면을 덮는 절연층을 더 포함하는 발광 다이오드.
  17. 청구항 16에 있어서,
    상기 상부 반도체층 및 활성층의 측면을 덮는 절연층은 투명 전극층으로부터 이격된 발광 다이오드.
  18. 청구항 15에 있어서,
    상기 제1 전극 패드와 상기 제2 전극 패드는 서로 대향하여 배치되되,
    상기 제1 전극 패드는 상기 기판의 일측 가장자리 근처에 배치되고, 상기 제2 전극 패드는 상기 기판의 일측 가장자리에 대향하는 타측 가장자리 근처에 배치된 발광 다이오드.
  19. 청구항 18에 있어서,
    상기 제3 발광셀 및 제4 발광셀 상의 주 상부 연장부들은 각각 제3 발광셀의 하부 연장부와 제4 발광셀의 하부 연장부 사이에 배치되는 내측 단부, 및 상기 하부 연장부의 외측에 배치되는 외측 단부를 가지며,
    상기 하부 연장부의 외측 단부는 상기 내측 단부보다 상기 타측 가장자리에 더 가깝게 배치된 발광 다이오드.
  20. 청구항 1 내지 19의 어느 한 항에 있어서,
    상기 제1 전극 패드 및 상기 제2 전극 패드를 지나는 선에 대해 대칭 구조를 갖는 발광 다이오드.
KR1020160047054A 2016-04-18 2016-04-18 복수의 발광셀들을 갖는 발광 다이오드 KR102519080B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020160047054A KR102519080B1 (ko) 2016-04-18 2016-04-18 복수의 발광셀들을 갖는 발광 다이오드
DE102017205639.8A DE102017205639A1 (de) 2016-04-18 2017-04-03 Lumineszenzdiode mit hoher Effizienz
JP2017079180A JP6317502B2 (ja) 2016-04-18 2017-04-12 高効率発光ダイオード
CN201910136019.1A CN110061110B (zh) 2016-04-18 2017-04-18 发光二极管
US15/490,492 US10181548B2 (en) 2016-04-18 2017-04-18 Light emitting diode with high efficiency
CN201710252668.9A CN107305917B (zh) 2016-04-18 2017-04-18 发光二极管
JP2018065684A JP6928575B2 (ja) 2016-04-18 2018-03-29 高効率発光ダイオード
US16/246,192 US11239387B2 (en) 2016-04-18 2019-01-11 Light emitting diode with high efficiency
JP2021130337A JP7203164B2 (ja) 2016-04-18 2021-08-06 発光ダイオード
US17/586,804 US20220165914A1 (en) 2016-04-18 2022-01-28 Light emitting diode with high efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160047054A KR102519080B1 (ko) 2016-04-18 2016-04-18 복수의 발광셀들을 갖는 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20170119193A true KR20170119193A (ko) 2017-10-26
KR102519080B1 KR102519080B1 (ko) 2023-04-06

Family

ID=60300862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160047054A KR102519080B1 (ko) 2016-04-18 2016-04-18 복수의 발광셀들을 갖는 발광 다이오드

Country Status (1)

Country Link
KR (1) KR102519080B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014500624A (ja) * 2010-11-18 2014-01-09 ソウル バイオシス カンパニー リミテッド 電極パッドを有する発光ダイオードチップ
US20140353692A1 (en) * 2012-12-21 2014-12-04 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
JP2016025341A (ja) * 2014-07-25 2016-02-08 日亜化学工業株式会社 半導体発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014500624A (ja) * 2010-11-18 2014-01-09 ソウル バイオシス カンパニー リミテッド 電極パッドを有する発光ダイオードチップ
US20140353692A1 (en) * 2012-12-21 2014-12-04 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
JP2016025341A (ja) * 2014-07-25 2016-02-08 日亜化学工業株式会社 半導体発光素子

Also Published As

Publication number Publication date
KR102519080B1 (ko) 2023-04-06

Similar Documents

Publication Publication Date Title
US9419180B2 (en) Light emitting diode having electrode pads
US10256387B2 (en) Light emitting diode
US8541806B2 (en) Light emitting diode having electrode pads
US9673355B2 (en) Light emitting diode having electrode pads
CN107256877B (zh) 发光二极管
US8525212B2 (en) Light emitting diode having electrode extensions
US20220165914A1 (en) Light emitting diode with high efficiency
US10172190B2 (en) Light emitting diode having improved current spreading efficiency, improved mechanical reliability, or some combination thereof
KR20120031473A (ko) 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9515121B2 (en) Light emitting diode and method of fabricating the same
KR20140117791A (ko) 발광 다이오드 및 그것을 제조하는 방법
US9123866B2 (en) Light emitting device having wide beam angle and method of fabricating the same
JP7203164B2 (ja) 発光ダイオード
KR102519080B1 (ko) 복수의 발광셀들을 갖는 발광 다이오드
KR102035630B1 (ko) 발광 장치
KR101381986B1 (ko) 커패시터를 구비하는 발광 다이오드
KR102641965B1 (ko) 고효율 발광 다이오드
KR20170045180A (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20240027671A (ko) 고효율 발광 다이오드
KR101769046B1 (ko) 발광 소자 및 발광 소자 패키지
KR20160026128A (ko) 발광 다이오드
KR20150111052A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR20140081638A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR20150020096A (ko) 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant