JP7106180B1 - コンピューティング装置及びその駆動方法 - Google Patents

コンピューティング装置及びその駆動方法 Download PDF

Info

Publication number
JP7106180B1
JP7106180B1 JP2022011008A JP2022011008A JP7106180B1 JP 7106180 B1 JP7106180 B1 JP 7106180B1 JP 2022011008 A JP2022011008 A JP 2022011008A JP 2022011008 A JP2022011008 A JP 2022011008A JP 7106180 B1 JP7106180 B1 JP 7106180B1
Authority
JP
Japan
Prior art keywords
femto
elements
computing device
clock
clocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022011008A
Other languages
English (en)
Other versions
JP2022187465A (ja
Inventor
チャン ソ、ビョン
Original Assignee
チャン ソ、ビョン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by チャン ソ、ビョン filed Critical チャン ソ、ビョン
Application granted granted Critical
Publication of JP7106180B1 publication Critical patent/JP7106180B1/ja
Publication of JP2022187465A publication Critical patent/JP2022187465A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06Clock generators producing several clock signals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0045Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Human Computer Interaction (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
  • Vehicle Body Suspensions (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】オーディオ用ミュージックサーバーなどのための超低ノイズ及び超精密クロックの使用が可能なコンピューティング装置及びその装置の駆動方法を提供すること。【解決手段】複数の素子が構成されたメインボードを含むコンピューティング装置であって、パワーサプライから提供された電圧を複数の素子で要求する相異なる大きさの電圧にそれぞれ変換して提供する複数のリニアレギュレータを含むリニアレギュレータ部、及び複数の素子の動作制御時にそれぞれ使用するように相異なる周波数のフェムト級クロックを発生する複数のフェムトクロック発生器を含むフェムトクロック発生部を含むことができる。【選択図】 図2

Description

本発明はコンピューティング装置及びその装置の駆動方法に係り、より詳しくは、例えば既存のコンピューターまたはサーバーなどのコンピューティング装置はノイズが多く、低品質のクロックが使われていて、高音質、高画質、高精密性が要求される使用個所に適しないため、オーディオ用ミュージックサーバーなどのための超低ノイズ及び超精密クロックの使用が可能なコンピューティング装置及びその装置の駆動方法に関する。
メインボード(mainboard)、マザーボード(motherboardまたはmobo)、主回路基板(main circuit board)、主基板(base board)、プラナーボード(planar board)またはシステムボード(system board)は、コンピューター、エレベーターなどのような電子的装置に主回路が内蔵されたボードである。コンピューターのような拡張可能な電子機器に使われる必須主要部品の一種として、各種ケーブルや配線を統合して連結する回路と入出力ポートが取り付けられている電子基板である。CPUやラムのようなシステムが作動されるための主要部品装着と、周辺装置を連結することができるインターフェースを提供する印刷回路基板(PCB)を意味する。アップルのマッキントッシュやアイフォンなどではロジックボード(logic board)という名で呼ばれることもある。
PC用マザーボードは、主にサウンドカード、ネットワークカードを内蔵している場合が多く、用途によってはCPU、ラム、格納装置までマザーボードに内蔵されている場合もある。
汎用コンピューター用はデスクトップコンピューター用主要部品の大部分を使用できるように製作された一般的な形態の基板で、普通メインボードと言うのはこのような製品を意味する。また、特殊目的用は特別な用途のために製作される基板で、汎用目的の基板と違って独自の構造を持っている。ノートパソコン、ゲーム機、携帯電話などがこのようなメインボードを使用する。
ところが、最近ではデジタル音楽再生メディアの変化(例:CD/DVD→デジタルストリングプレイ)や便利性を追求することによるミュージックサーバーの需要が発生して、既存のオーディオ用A/Vサーバー、医療用コンピューター、軍事用コンピューター、各種精密制御用コンピューター(例:3Dプリンティングなど)の場合、高画質、高音質、高精密制御などがとても制限的である。
言い換えれば、既存のコンピューターを上記環境のために使用する場合ノイズが多く、クロック(clock)の品質が低下する問題が発生する。
韓国登録特許公報第10‐2212177号(2021年01月29日) 韓国登録特許公報第10‐0390690号(2003年06月27日) 韓国登録特許公報第10‐0676698号(2007年01月25日) 韓国登録特許公報第10‐1370351号(2014年02月27日) 韓国公開特許公報第10‐2008‐0023544号(2008年03月14)
本発明の実施例は、例えば既存のコンピューターまたはサーバーなどのコンピューティング装置はノイズが多く、低品質クロックが使われていて、高音質、高画質、高精密性が要求される使用個所に適しないため、オーディオ用ミュージックサーバーなどのための超低ノイズ及び超精密クロックの使用が可能なコンピューティング装置及びその装置の駆動方法を提供することにその目的がある。
本発明の実施例によるコンピューティング装置は、複数の素子で構成されたメインボードを含むコンピューティング装置であって、パワーサプライから提供された電圧を前記複数の素子で要求する相異なる大きさの電圧でそれぞれ変換して提供する複数のリニア(linear)レギュレータを含むリニアレギュレータ部、及び前記複数の素子の動作を制御する時にそれぞれ使うように、相異なる周波数のフェムト(FEMTO)級クロックを発生させる複数のフェムトクロック発生器を含むフェムトクロック発生部を含む。
前記コンピューティング装置は前記複数のリニアレギュレータ及び前記複数のフェムトクロック発生器の具備によって放熱機能のファン(fan)は未構成することがある。
前記複数のリニアレギュレータは、前記メインボード上で直列連結され、一側から他側に行くほど前記パワーサプライから提供された電圧を順次電圧降下して前記複数の素子にそれぞれ提供することができる。
前記複数のフェムトクロック発生器は、前記複数の素子の個数と同一の個数で構成され、前記複数の素子に一対一で連結されて動作することができる。
前記複数のフェムトクロック発生器は、1秒当たり100MHz以内の範囲で相異なる周波数のクロックを発生させることができる。
前記複数のフェムトクロック発生器は前記メインボード上のプロセッサに連結され、前記プロセッサは前記複数のフェムトクロック発生器からそれぞれ発生するフェムトクロックを利用して前記複数の素子の動作を制御することができる。
また、本発明の実施例によるコンピューティング装置の駆動方法は、複数の素子で構成されたメインボードを含むコンピューティング装置の駆動方法であって、複数のリニアレギュレータを含むリニアレギュレータ部が、パワーサプライから提供された電圧を前記複数の素子で要求する相異なる大きさの電圧にそれぞれ変換して提供する段階、及び複数のフェムトクロック発生器を含むフェムトクロック発生部が、前記複数の素子の動作制御時にそれぞれ使用するように相異なる周波数のフェムト(FEMTO)級クロックを発生する段階を含む。
本発明の実施例によると、低ノイズによって隣接装備への影響がなく、高精密クロックで高画質、高音質、各種制御分野に活用する時、精密な結果を得ることができる。
また、本発明の実施例は単純にオーディオだけでなく汎用のウィンドウOSを活用することができる合理的価格の高音質コンピューターで製作して普及することができる。
本発明の実施例によるコンピューティング装置の構造を示す図面である。 図1のマザーボードの細部構造を例示したブロック図である。 図2のレギュレータ部の細部構造を例示した図面である。 図2のクロック発生部の細部構造を例示した図面である。 既存の電圧ノイズ及びジッタ品質の改善を説明するための図面である。 本発明の実施例による図1のコンピューティング装置の駆動過程を示す流れ図である。
本明細書または出願に開示されている本発明の実施例に対する特定の構造的ないし機能的説明は、単に本発明による実施例を説明するための目的として例示されたもので、本発明による実施例は多様な形態で実施されることができ、本明細書または出願に説明された実施例に限定されない。
本発明による実施例は多様な変更を加えることができるし、様々な形態を持つことができるので、特定の実施例を図面に例示し、本明細書または出願に詳細に説明する。しかし、これは本発明の概念による実施例を特定開示形態に対して限定することを意図せず、本発明の思想及び技術範囲に含まれる全ての変更、均等物ないし代替物を含む。
第1及び/または第2などの用語は多様な構成要素を説明するために使われることができるが、前記構成要素は前記用語によって限定されてはならない。前記用語は一つの構成要素を他の構成要素から区別する目的のみに、例えば本発明の概念による権利範囲から離脱されないまま、第1構成要素は第2構成要素と命名されることができるし、同様に第2構成要素は第1構成要素とも命名されることができる。
ある構成要素が他の構成要素に「連結されて」いたり「接続されて」いると言及された時は、その他の構成要素に直接連結されていたり、または接続されていてもよいが、中間に他の構成要素が存在する。ある構成要素が他の構成要素に「直接連結されて」いたり「直接接続されて」いると言及された時は、中間に他の構成要素が存在しない。構成要素の間の関係を説明する他の表現、すなわち「~間に」と「すなわち~間に」または「~に隣合う」と「~に直接隣合う」なども同様である。
本明細書で使用した用語は、単に特定実施例を説明するために使われたものであって、本発明を限定する意図ではない。単数の表現は文脈上明らかに違うことを意味しない限り、複数の表現を含む。本明細書において、「含む」または「持つ」などの用語は記載された特徴、数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものが存在することを指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものなどの存在または付加可能性を予め排除しない。
他に断りのない限り、技術的または科学的な用語を含んで、ここで使われる全ての用語は本発明が属する技術分野における通常の知識を有する者によって一般的に理解されるものと同様の意味を持っている。一般的に使われる辞典に定義されているような用語は、関連技術の文脈上持つ意味と一致する意味を持つものとして解釈しなければならず、本明細書で明確に定義しない限り、理想的や過度に形式的な意味で解釈されない。
以下、添付の図面を参照して本発明の好ましい実施例を説明することにより、本発明を詳しく説明する。各図面に提示された同一の参照符号は同一な部材を示す。
図1は本発明の実施例によるコンピューティング装置の構造を示す図面で、図2は図1のマザーボードの細部構造を例示したブロック図である。
図1に示されたように、本発明の実施例によるコンピューティング装置100は、例えばオーディオ用A/Vサーバー、医療用コンピューター、微細信号処理が必要な軍事用コンピューター、ひいては3Dプリンティングのように各種精密制御が要求されるコンピューターに使われるコンピューティング装置であって、保護回路部110、電圧供給部120及びマザーボード部130の一部または全部を含む。
ここで、「一部または全部を含む」と言うのは、保護回路部110や電圧供給部120のような一部構成要素が省略されて図1のコンピューティング装置100が構成されたり、保護回路部110や電圧供給部120のような一部構成要素がマザーボード部130のような他の構成要素に統合されて構成されることができることなどを意味するものであって、発明の十分な理解のために全部含むものとして説明する。
保護回路部110はコンピューティング装置100を構成するマザーボード部130上の多様な電子部品に対する電磁波障害などを防ぐための動作を遂行することができるし、また保護回路部110は電圧供給部120、すなわち本発明の実施例によるリニアパワーサプライで過電力、過電流、過電圧などの問題が発生しないようにしたり、発生時は製品や回路を保護するための動作をすることができる。代表的に、供給される電源を自動に遮断する、または一時的に遮断する動作がこれにあたることがある。保護回路部110は多様な形態で構成されて動作することができるので、本発明の実施例では、いずれか一つの形態に特に限定しない。
電圧供給部120は、例えばメインボード部130上に構成されるCPU、RAM、LANなどICチップの形態で構成される多様な素子の動作電源、または電源電圧(Vcc)を供給する。もちろん該当素子は、使用する電源の大きさが異なる。したがって、電圧供給部120はこのような多様な大きさの電圧が生成されて使用されるように構成される。何より本発明の実施例では、高音質、高精密などの効果を要求するので、各素子に電源印加時のノイズが伝達されないようにすることが何より重要である。よしたがって、本発明の実施例による電圧供給部120はメインボード部130上に構成されるリニアレギュレータに連結されて動作することができる。
電圧供給部120は通常220Vの常用電源の提供を受けて指定されたレベルのDC電圧に変換する。このための電圧供給部120は整流器や平滑回路などを含んでDC‐DCコンバータなどを含むことができる。これを通じてメインボード部130上に構成される素子の電源電圧の中で最もレベルが高い電圧を生成して提供することができる。例えば、最大の電圧がDC5Vであったら、5V電圧を生成して提供することができる。もちろん、本発明の実施例による電圧供給部120は多様な大きさの電圧を生成して並列構造の形態でレギュレータに連結されて電圧を提供することもできるので、いずれか一つの形態に特に限定しない。
マザーボード部130はメインボード部またはメイン回路部など多様に命名されることができる。コンピューティング装置100を動作させるCPUやMPU、ひいてはGPUなどのメイン回路を構成するPCB基板などを意味するといえる。もちろん通信モジュールやメモリーなどのその周辺の回路をさらに含むことができる。図2では、メイン基板上に(リニア)レギュレータ部200、ICチップなどの複数の素子211~214、そして(フェムト)クロック発生部220が構成されていることを示す。
もちろん図2で見る時、レギュレータ部200は図1の電圧供給部120に連結されて電圧の供給を受けることができる。レギュレータ部200はラム211、CPU212、ラン213などの素子で相異なるレベル、すなわち異なる大きさの電圧(例:5V、3.3V、1.2Vなど)をそれぞれ提供するための複数のレギュレータを含むことができる。より正確には、電源電圧を要する全ての素子ごとにそれぞれのリニアレギュレータを構成することができる。これを通じて各素子、例えばチップで必要な極低ノイズの電圧(例:<1mv)に変換して提供することができる。たとえば、SMPSレギュレータの場合は、スイッチング素子のスイッチング過程でノイズが多量発生し、相互連結される装置、すなわち素子に雑音を伝達することができるので本発明の実施例では好ましくなく、リニアレギュレータを使用することが好ましい。
もちろん、リニアレギュレータは電圧降下、すなわち直接電圧を下げる方式で、DC‐DCコンバータの一種と見られる。本発明の実施例では、回路が比較的に単純でノイズが少ないリニアレギュレータを使用する。また、複数のリニアレギュレータは互いに直列連結されて、以前のリニアレギュレータで使用した電圧の提供を受けて電圧を下げるなどの動作を遂行することができる。これを通じて超低ノイズを達成することで、たとえばSMPSを使用したコンピューターと比較する時、雑音が100倍以上減少して外部装備への影響を最小化することによって、オーディオ、医療、軍事、精密制御などの鋭敏な信号を取り扱う所に有利に適用することができる。もちろん、本発明の実施例では、ミュージックサーバーなどに適用する時とても有用である。リニアレギュレータと係わる内容は、以後もっと取り扱うことにする。
また、複数の素子211~214はメインボード部130を構成するメイン基板上にICチップの形態で構成される多様な素子を含むことができる。それぞれの素子211~214は素子の動作のために電源電圧(Vcc)あるいはバイアス電圧を要求し、したがってリニアレギュレータから低ノイズの電圧を提供してもらうことで、ノイズが少ない精密動作を遂行することができる。
メインボード部130は、ラム211、ラン213、USB214の素子に対する全般的な制御動作を遂行するCPU212、あるいはMPUやGPUなどのプロセッサを含む。例えば、CPU212はラン213や、USB214などを通じて提供されるデータをラム211に臨時格納した後、呼び出してデータ処理動作を遂行することができる。また、CPU212はレギュレータ部200を通じて提供される電圧がそれぞれの素子211~214に提供されるように制御動作を遂行することもできる。また、CPU212すなわち制御部は、クロック発生部220から発生されたクロック信号を利用して各素子211~214の同期化などの動作時に利用することができる。言い換えれば、発生されたクロック信号を利用して各素子211~214の同期化動作時に利用することができる。
さらに、メインボード部130はクロック発生のためのクロック発生部220を含む。クロック発生部220は本発明の実施例によって超精密クロックを発生させるためのフェムト級クロックを生成する。そのようなクロックを発生させるクロック発生器、例えばオシレーターを含むことができる。フェムト級クロックは1秒当たり500MHz以下の周波数を持つことを意味することができるが、本発明の実施例では100MHz以下の範囲で相異なる周波数を利用することができる。クロック発生部220は、例えばクリスタル(Crystal)クロック対比最小1000倍以上の精密なクロックを使用することによって高画質、高音質、高精密制御などを達成することができる。もちろん、クロック発生部220から生成されたクロックは、それぞれの素子211~214の動作を制御するために利用されることができるし、このためにクロック発生部220は多様な周波数を持つクロックを生成することができる。このために複数の素子211~214の個数に対比される数の分、クロック発生器あるいはオシレーターを構成することができる。もちろん本発明の実施例ではこのようなクロック発生器の場合は、リニア形態で構成することによって高周波のクロックを低周波のクロックに順次変換して使用する形態で構成することができる。周波数逓倍器の場合には周波数を2倍、3倍に増加させるが、増加させても減少させても多様な形態で使用されることができる。詳しい構成は、以後もっと取り扱うことにする。
前記の構成結果、本発明の実施例は例えばクリスタルクロック対比ジッタ、すなわち引き延ばし品質が高いクロックを各素子212~214に供給あるいは使うことができて、装置の超精密制御などができる。
また、本発明の実施例は図1のコンピューター装置100の構成時、それぞれ素子212~214に対応されるリニアレギュレータを構成することにより、レギュレータなどでの発熱を減らすためのクーラーなどの手段が不要である。通常、リニアレギュレータの場合は、放熱板をつけて熱を冷やすこともあり、また従来にはファン(fan)を構成して外部へ熱を排出しているが、このような構成が不要である。
図3は図2のレギュレータ部の細部構造を例示した図面で、図4は図2のクロック発生部の細部構造を例示した図面で、図5は既存の電圧ノイズ及びジッタ品質改善を説明するための図面である。
図3で見る時、図2のレギュレータ部200は複数のリニアレギュレータを含み、それぞれのリニアレギュレータは素子部210を構成する各素子211~214にそれぞれ連結されて構成される。
また、複数のリニアレギュレータの間にも互いに直列連結されて線形、すなわち線の形態で構成されている。このような構成は最大電圧を電圧供給部120から提供を受けた第1リニアレギュレータが、入力を受けた電圧を安定化させ、すなわちノイズを取り除いて、それに連結される素子(CHIP #N)に電圧を供給し、または第1リニアレギュレータに連結されている第2リニアレギュレータは第1リニアレギュレータの電圧を降下させて自分に連結されている素子(CHIP #3)に安定した電圧を提供する。もちろん本発明の実施例ではノイズが混ざった電圧からノイズを取り除くというよりは、ノイズのない電圧を生成して提供することがむしろ好ましい。このようにリニア形態で構成することにより、電圧降下の際に発生される電力消耗、またそれによる発熱を減らすことに有用である。例えば、5Vの電圧を3.3Vに降下する時と1.2Vに直ぐ降下する時のエネルギー、すなわち電力消耗量が相違する。したがって、それによって発熱がひどく発生することがあり、そういう面で図3のように順次電荷降下、すなわち降圧動作がなされるように構成することが好ましい。
無論、このような複数のリニアレギュレータでの信号は図2のCPU212に提供されて監視動作が行われることもあるので、本発明の実施例ではいずれか一つの形態に特に限定されない。逆に、CPU212はそれぞれリニアレギュレータに連結されて動作を制御することもいくらでも可能である。
一方、図4に示されたように、本発明の実施例による図2のクロック発生部220は複数のクロック発生器を含むことができるし、それぞれのクロック発生器は複数の素子211~214にそれぞれ連結されて動作することができる。
複数のクロック発生器はフェムト級(例:<500 femto sec)のクロックを発生させるクロック発生器が好ましく、発振器すなわちオシレーターを含むことができる。もちろん複数のクロック発生器は図2のCPU212の制御下で動作することができるし、CPU212はそれぞれのクロック発生器の制御動作を遂行することができる。それぞれのクロック発生器すなわちフェムトクロック発生器は、10MHz~100MHzの範囲で多様な周波数帯域のフェムトクロックを生成して各素子211~214の動作のために使用することができる。図3で複数のリニアレギュレータは互いに直列連結されることと違って、複数のフェムトクロック発生器は直列連結されないこともあるが、それに特に限定しない。
前記のような構成によってフェムト級クロックを使ってジッタ品質がとても高いクロックを供給することにより、オーディオ、医療、軍事分野などで高画質、高音質、高精密制御などの目的を達成することができる。
言い換えれば、本発明の実施例はデジタル音楽再生メディアの変化によるミュージックサーバーの需要に柔軟に対応することができるし、また既存コンピューターのノイズと低品質のクロックによる音質劣化、コンピューターとネットワークの間のプレイ時の音質劣化などの問題を改善することができる。
コンピューターは基本的にビットパーフェクト(bit perfect)であるが、リアルタイムで遂行する作業時に電源の品質とクロックの品質が遂行作業に影響を与えるので非常に重要な要素である。したがって、本発明の実施例はこのような重要な要素を改善するといえる。ここでビットパーフェクトはたとえば音源のビット深度/サンプリングレートと出力する機器(例:サウンドカードまたはDAC)のビット深度/サンプリングレートが同一であるように再生する技法を意味し、音楽感想において、音質を向上させるために使用する技法中の一つである。
図5の(a)は図3のリニアレギュレータの雑音と一般SMPSレギュレータ雑音を互いに比べるものであって、図5の(a)のように一般SMPSレギュレータ雑音は16.8mVであるが、本発明の実施例によるリニアレギュレータは0.1mV以下で反映することを示している。
また、図5の(b)はクロックによる波形歪曲、すなわちジッタを比べるものであって、図5の(b)のように一般クリスタルクロックを使用する場合は、ジッタ、すなわちクロックの遅延が発生することがある。もちろんこのような問題によって正確な同期化がなされないこともある。したがって、本発明の実施例では高精密フェムトクロックを使用し、このために各素子211~214に対応されるそれぞれのフェムトクロック発生器を構成することによってジッタの発生を改善することができる。ここで、ジッタは信号が基準点よりどれぐらい早く或いは遅く現われるのかを表現する値であって、理想的なエッジポインタと実際測定された波形との差を示す。
図6は本発明の実施例による図1のコンピューティング装置の駆動過程を示す流れ図である。
説明の便宜上、図6を図1と一緒に参照すれば、図1のコンピューティング装置100は複数のリニアレギュレータを含むリニアレギュレータ部が、パワーサプライから提供された電圧を複数の素子で要求する相異なる大きさの電圧にそれぞれ変換して提供する(S600)。例えば、コンピューティング装置100で使用する相異なる大きさの電圧の個数が10個であれば、複数のリニアレギュレータは10個が構成されることができる。または、複数のリニアレギュレータはメインボード上に構成されて電源電圧(Vcc)を利用するICチップなどの素子が10個である場合、それに相応して10個のリニアレギュレータを構成することができる。もちろん上記構成で複数の素子が同一の大きさの電圧を使用する場合は、共通連結を通じて使われるようにリニアレギュレータを構成することができるし、相異なるリニアレギュレータを使うように構成することもできる。これはシステム設計者の意図に応じて多様な形態で構成されることができるものなので、本発明の実施例ではいずれか一つの形態に特に限定しない。
また、コンピューティング装置100は複数のフェムトクロック発生器を含むフェムトクロック発生部が、複数の素子の動作制御時にそれぞれ使うように相異なる周波数のフェムト(FEMTO)級クロックを発生する(S610)。例えば、各素子に提供されるクロックは同期化のために使われることができるし、同期化は精密制御のために必ず要求されることができる。
前記内容以外にも図1のコンピューティング装置100は多様な動作を遂行することができるし、その他の詳細な内容は前に充分説明したため、その内容に代わる。
一方、本発明の実施例を構成する全ての構成要素が一つで結合したり、結合して動作すると説明されたとしても、本発明が必ずこのような実施例に限定されるものではない。すなわち、本発明の目的範囲内であれば、その全ての構成要素が一つ以上で選択的に結合して動作することもできる。また、その全ての構成要素がそれぞれ一つの独立的なハードウェアに具現されることができるが、各構成要素のその一部または全部が選択的に組み合わせられて一つまたは複数個のハードウェアで組み合わせられた一部または全部の機能を遂行するプログラムモジュールを持つコンピュータープログラムとして具現されることもできる。そのコンピュータープログラムを構成するコード及びコードセグメントは本発明の技術分野の当業者によって容易に推論されることができる。このようなコンピュータープログラムは、コンピューターが読み取ることができる持続的格納媒体(non‐transitory computer readable media)に格納されて、コンピューターによって読み込まれて実行されることにより、本発明の実施例を具現することができる。
ここで持続的読み取り可能記録媒体とは、レジスタ、キャッシュ(cache)、メモリなどのように短い瞬間のデータを格納する媒体ではなく、半永久的にデータを格納し、機器によって読み取り(reading)可能な媒体を意味する。具体的に、上述したプログラムは、CD、DVD、ハードディスク、ブルーレイディスク、USB、メモリカード、ROMなどのような持続的読み取り可能記録媒体に格納されて提供されることができる。
以上、本発明の好ましい実施例について図示して説明したが、本発明は上述した特定実施例に限定されず、請求範囲に請求する本発明の要旨を脱することなく、当該発明が属する技術分野における通常の知識を持つ者によって多様な変形実施が可能であることはもとより、このような変形実施は本発明の技術的思想や展望から限定されない。
110:保護回路部
120:電圧供給部
130:マザーボード部
200:(リニア)レギュレータ部
210:素子部
220:(フェムト)クロック発生部

Claims (5)

  1. 複数の素子が構成されたメインボードを含むコンピューティング装置であって、
    パワーサプライから提供された電圧を前記複数の素子で要求する相異なる大きさの電圧にそれぞれ変換して提供する複数のリニア(linear)レギュレータを含むリニアレギュレータ部;及び、
    前記複数の素子の動作制御時にそれぞれ使用するように相異なる周波数のフェムト(FEMTO)級クロックを発生する複数のフェムトクロック発生器を含むフェムトクロック発生部;を含み、
    前記複数のフェムトクロック発生器は前記メインボード上のプロセッサに連結され、
    前記プロセッサは前記複数のフェムトクロック発生器でそれぞれ発生されるフェムトクロックを利用して前記複数の素子の動作を制御し、
    前記複数のリニアレギュレータは、前記メインボード上で直列連結され、一側から他側に行くほど前記パワーサプライから提供された電圧を順次電圧降下して前記複数の素子にそれぞれ提供する
    ことを特徴とするコンピューティング装置。
  2. 前記コンピューティング装置は前記複数のリニアレギュレータ及び前記複数のフェムトクロック発生器の具備によって放熱機能のファン(fan)は未構成する
    請求項1に記載のコンピューティング装置。
  3. 前記複数のフェムトクロック発生器は前記複数の素子の個数と同一な個数で構成されて前記複数の素子に一対一で連結されて動作する
    請求項1に記載のコンピューティング装置。
  4. 前記複数のフェムトクロック発生器は1秒当たり100MHz以内の範囲で相異なる周波数のクロックを発生させる
    請求項1に記載のコンピューティング装置。
  5. 複数の素子が構成されたメインボードを含むコンピューティング装置の駆動方法であって、
    複数のリニアレギュレータを含むリニアレギュレータ部が、パワーサプライから提供された電圧を前記複数の素子で要求する相異なる大きさの電圧にそれぞれ変換して提供する段階;及び、
    複数のフェムトクロック発生器を含むフェムトクロック発生部が、前記複数の素子の動作制御時にそれぞれ使用するように相異なる周波数のフェムト(FEMTO)級クロックを発生する段階;を含み、
    前記複数のフェムトクロック発生器は前記メインボード上のプロセッサに連結され、
    前記プロセッサは前記複数のフェムトクロック発生器でそれぞれ発生されるフェムトクロックを利用して前記複数の素子の動作を制御し、
    前記複数のリニアレギュレータは、前記メインボード上で直列連結され、一側から他側に行くほど前記パワーサプライから提供された電圧を順次電圧降下して前記複数の素子にそれぞれ提供する
    ことを特徴とするコンピューティング装置の駆動方法。
JP2022011008A 2021-06-07 2022-01-27 コンピューティング装置及びその駆動方法 Active JP7106180B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210073459A KR102317086B1 (ko) 2021-06-07 2021-06-07 컴퓨팅 장치 및 그 장치의 구동방법
KR10-2021-0073459 2021-06-07

Publications (2)

Publication Number Publication Date
JP7106180B1 true JP7106180B1 (ja) 2022-07-26
JP2022187465A JP2022187465A (ja) 2022-12-19

Family

ID=78258521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022011008A Active JP7106180B1 (ja) 2021-06-07 2022-01-27 コンピューティング装置及びその駆動方法

Country Status (7)

Country Link
US (1) US11347258B1 (ja)
EP (1) EP4124927A4 (ja)
JP (1) JP7106180B1 (ja)
KR (1) KR102317086B1 (ja)
CN (1) CN116529692B (ja)
TW (1) TWI769123B (ja)
WO (1) WO2022260223A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102317086B1 (ko) * 2021-06-07 2021-10-25 서병찬 컴퓨팅 장치 및 그 장치의 구동방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003533754A (ja) 1999-07-02 2003-11-11 アドバンスド エナジー インダストリーズ, インコーポレイテッド Dcコンピュータ構成要素への電力送達を制御するシステム
JP2006209486A (ja) 2005-01-28 2006-08-10 Yokogawa Electric Corp 電源電圧監視システム
US20150006915A1 (en) 2013-06-27 2015-01-01 Baskaran Ganesan Apparatus And Method To Implement Power Management Of A Processor
US20150134999A1 (en) 2013-06-27 2015-05-14 Intel Corporation Method and apparatus for atomic frequency and voltage changes
WO2015077236A1 (en) 2013-11-21 2015-05-28 Qualcomm Incorporated Dynamic voltage adjust circuits and methods
JP2020532258A (ja) 2017-08-22 2020-11-05 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated 集積回路チップの電圧レギュレータ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920005306B1 (en) * 1989-10-05 1992-07-02 Winbond Electronics Corp Clock generating method for i/o card of pc
US6415388B1 (en) * 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
US6298448B1 (en) * 1998-12-21 2001-10-02 Siemens Information And Communication Networks, Inc. Apparatus and method for automatic CPU speed control based on application-specific criteria
EP1171946B1 (en) * 1999-03-23 2006-08-30 Advanced Energy Industries, Inc. High frequency switch-mode dc powered computer system
JP3474139B2 (ja) 2000-01-17 2003-12-08 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータの電源制御方法、電源制御装置及びコンピュータ
US6480367B2 (en) * 2001-01-09 2002-11-12 Winbond Electronics Corp. Dual-switching and dual-linear power controller chip
KR100676698B1 (ko) 2003-10-15 2007-01-31 삼성전자주식회사 컴퓨터 시스템
KR20080023544A (ko) 2006-09-11 2008-03-14 삼성전자주식회사 컴퓨터
KR101370351B1 (ko) 2006-11-20 2014-03-05 삼성전자 주식회사 컴퓨터 및 그 전원제어방법
KR101481162B1 (ko) * 2007-12-04 2015-01-09 엘지전자 주식회사 Cpu 및 메모리의 클럭 주파수 동기화 방법 및 이를이용한 장치
TW201209571A (en) * 2010-08-31 2012-03-01 Integrated Device Tech Systems, apparatuses and methods for dynamic voltage and frequency control of components used in a computer system
KR101052284B1 (ko) * 2010-10-25 2011-07-27 엘아이지넥스원 주식회사 파워 시퀀스/클록 타이밍 제어 장치
US8878513B2 (en) * 2011-02-16 2014-11-04 Mediatek Singapore Pte. Ltd. Regulator providing multiple output voltages with different voltage levels
US9236871B1 (en) * 2014-08-15 2016-01-12 Integrated Device Technology, Inc. Digital filter for phase-locked loop integrated circuits
CN106877860A (zh) * 2015-12-14 2017-06-20 姚秋丽 一种基于dp标准发射端扩颇时钟发生器电路
US10097091B1 (en) * 2017-10-25 2018-10-09 Advanced Micro Devices, Inc. Setting operating points for circuits in an integrated circuit chip
KR102212177B1 (ko) 2020-08-21 2021-02-04 잘만테크 주식회사 노이즈캔슬링 기능을 구비한 컴퓨터
KR102317086B1 (ko) * 2021-06-07 2021-10-25 서병찬 컴퓨팅 장치 및 그 장치의 구동방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003533754A (ja) 1999-07-02 2003-11-11 アドバンスド エナジー インダストリーズ, インコーポレイテッド Dcコンピュータ構成要素への電力送達を制御するシステム
JP2006209486A (ja) 2005-01-28 2006-08-10 Yokogawa Electric Corp 電源電圧監視システム
US20150006915A1 (en) 2013-06-27 2015-01-01 Baskaran Ganesan Apparatus And Method To Implement Power Management Of A Processor
US20150134999A1 (en) 2013-06-27 2015-05-14 Intel Corporation Method and apparatus for atomic frequency and voltage changes
WO2015077236A1 (en) 2013-11-21 2015-05-28 Qualcomm Incorporated Dynamic voltage adjust circuits and methods
JP2020532258A (ja) 2017-08-22 2020-11-05 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated 集積回路チップの電圧レギュレータ

Also Published As

Publication number Publication date
EP4124927A4 (en) 2023-08-02
CN116529692B (zh) 2024-02-02
JP2022187465A (ja) 2022-12-19
KR102317086B1 (ko) 2021-10-25
TW202248799A (zh) 2022-12-16
US11347258B1 (en) 2022-05-31
WO2022260223A1 (ko) 2022-12-15
EP4124927A1 (en) 2023-02-01
TWI769123B (zh) 2022-06-21
CN116529692A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US6163583A (en) Dynamic clocking apparatus and system for reducing power dissipation
US7900069B2 (en) Dynamic power reduction
US8095818B2 (en) Method and apparatus for on-demand power management
US7337335B2 (en) Method and apparatus for on-demand power management
US6785829B1 (en) Multiple operating frequencies in a processor
KR20130125036A (ko) 시스템 온 칩, 이의 동작 방법, 및 이를 포함하는 시스템
US20150378407A1 (en) Loading-Based Dynamic Voltage And Frequency Scaling
US5953237A (en) Power balancing to reduce step load
US8060761B2 (en) Electrical power sharing circuit has control unit for controlling performance of CPU and GPU based on a reference value
US7921318B2 (en) Techniques for integrated circuit clock management using pulse skipping
JP7106180B1 (ja) コンピューティング装置及びその駆動方法
US20200042034A1 (en) Using a stuttered clock signal to reduce self-induced voltage noise
CN114365065A (zh) 多复位和多时钟同步器以及同步多周期复位同步电路
US20150117126A1 (en) Pulse width modulation circuit
KR20080100562A (ko) 클럭 생성 회로 및 이를 이용한 반도체 메모리 장치
CN214427903U (zh) 一种数据转换器件的电源电路
KR20140070041A (ko) 반도체 집적회로와 그 동작 방법
US11962509B2 (en) Spread spectrum high-speed serial link
TWI467359B (zh) 伺服器
US7376855B1 (en) Fully stable clock domain synchronization technique for input/output data transmission
JP2005045172A (ja) 電源電圧制御回路及び半導体装置
KR20030083921A (ko) 시스템 온 칩의 피크(peak) 전력 소모를 줄이기 위한클럭 신호 발생 방법 및 장치
JP2002189527A (ja) 放射ノイズ低減装置及び放射ノイズ低減方法
KR20050050401A (ko) 시스템 온 칩에서 동적전압 제어를 위한 클럭 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220127

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220706

R150 Certificate of patent or registration of utility model

Ref document number: 7106180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150