CN106877860A - 一种基于dp标准发射端扩颇时钟发生器电路 - Google Patents

一种基于dp标准发射端扩颇时钟发生器电路 Download PDF

Info

Publication number
CN106877860A
CN106877860A CN201510914968.XA CN201510914968A CN106877860A CN 106877860 A CN106877860 A CN 106877860A CN 201510914968 A CN201510914968 A CN 201510914968A CN 106877860 A CN106877860 A CN 106877860A
Authority
CN
China
Prior art keywords
circuit
clock generator
quite
generator circuit
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510914968.XA
Other languages
English (en)
Inventor
姚秋丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201510914968.XA priority Critical patent/CN106877860A/zh
Publication of CN106877860A publication Critical patent/CN106877860A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Abstract

一种基于DP标准发射端扩颇时钟发生器电路，发射端扩颇时钟发生器电路由鉴频鉴相器电路、低压带隙基准电路、电荷泵电路和低压差线性稳压器组成。所述电荷泵电路由大摆幅电流镜及由上拉泵和下拉泵电路所构成的对称电荷泵所组成，属于全差分型电荷泵电路。采用外加滤波器对压控振荡器的控制电压进行三角波调制。该电路结构紧凑，反应速度快，适应性好，工作稳定，提高了工作效率。

Description

一种基于DP标准发射端扩颇时钟发生器电路
技术领域
本发明涉及一种基于DP标准发射端扩颇时钟发生器电路，适用于计算机领域。
背景技术
DP( DisplayPort )接口标准旨在寻求代替计算机的数字视频接口DVI，LCD显示器的低压差分信号LVDS(Low VoltageDifferential Signal)，作为设备间和设备内的工业标准，并在若干领域跃过DVI和高清晰多媒体接口HDMI这两种接口技术。DP利用目前交流耦合电压差分的PCI Express电气层，有1～4个工作速率为217 Gb/s的数据对(Lanes)，最高可获得4通道多达10.8 Gh/s的带宽。时钟不是分离的，而是内置于Lanes。传输命令和控制的辅助数据通道是双向的，最高传愉比特率可达1 Mb/so DP支持的最大传输距离为15m，而其工作电平比DVI更低。
伴随电子产品性能的不断提高，其微处理器的频率也在不断增加，由此产生的电磁干扰会影响电子产品的正常。为了抑制电磁于扰，人们先后研究出屏蔽、脉冲整形、滤波、低电压差分时钟、特殊版图布局、扩频时钟发生器等方法，其中扩频时钟发生器可有效减小峰值和谐波的功率，且可通过电路设计的广阔空间实现，因而得到广泛应用。因此设计一种基于DP标准采用W工艺的发射端扩频时钟发生器。合理设计锁相环路，采用外加滤波器对压控振荡器的控制电压进行三角波调制，得到所需的扩频时钟具有广阔的市场前景。
发明内容
本发明提供一种基于DP标准发射端扩颇时钟发生器电路，电路结构紧凑，反应速度快，适应性好，工作稳定，提高了工作效率。
本发明所采用的技术方案是：发射端扩颇时钟发生器电路由鉴频鉴相器电路、低压带隙基准电路、电荷泵电路和低压差线性稳压器组成。
所述鉴频鉴相器电路输出由输入信号的频率和相位决定，它比较两个输人信号的上升沿，当输入参考时钟信号Ref的上升沿超前反馈信号Fed的上升沿到达鉴领鉴相器时，鉴频鉴相器的输出UP为高，而此时DOWN保持为低电平，当Fed的上升沿也到来时，输出被复位；当信号Fed的上升沿超前参考信号Ref到来时，输出DOWN为高。当Ref的上升沿也到来时，鉴频鉴相器被复位。因此，鉴领鉴相器根据输人信号相位差来驱动后级电路，比较两个输人信号的相位差，然后将其转变成两个数字信号来控制电荷泵的工作状态。
所述低压带隙基准电路可工作在l.1-1.5V的低电源电压下，并具有14 ppm/℃的低温度系数，能够输出200 mV-1.25 V的宽范围电压，并使用与电源无关偏置以及带负反馈网络的二级运放，提高输出电压的精度，各MOS管都工作于饱和状态。电路中运算放大器采用二级结构，具有较高的低频增益。
所述电荷泵电路由大摆幅电流镜及由上拉泵和下拉泵电路所构成的对称电荷泵所组成，属于全差分型电荷泵电路。上拉泵和下拉泵均由差分输入对Vm1和Vm2，电流镜Vm3，偏置电流源人Ib和Ismall，以及弱上拉电流镜Vm4和Vm5所组成。
所述低压差线性稳压器采用折叠式共源共栅结构,可以设计输出管Vmp1工作在饱和区，但这就降低了低压差线性稳压器的效率(近似为输出电压与电源电压的比值)；另外也可通过增加Vmp1管的栅长来提高电源抑制。
本发明的有益效果是：电路结构紧凑，反应速度快，适应性好，工作稳定，提高了工作效率。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明的鉴颇鉴相器电路。
图2是本发明的低压带隙基准电路。
图3是本发明的低压差线性稳压器。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
如图1，鉴频鉴相器电路输出由输入信号的频率和相位决定，它比较两个输人信号的上升沿，当输人参考时钟信号Ref的上升沿超前反馈信号Fed的上升沿到达鉴领鉴相器时，鉴频鉴相器的输出UP为高，而此时DOWN保持为低电平，当Fed的上升沿也到来时，输出被复位；当信号Fed的上升沿超前参考信号Ref到来时，输出DOWN为高。当Ref的上升沿也到来时，鉴频鉴相器被复位。因此，鉴领鉴相器根据输人信号相位差来驱动后级电路，比较两个输人信号的相位差，然后将其转变成两个数字信号来控制电荷泵的工作状态。
如图2，低压带隙基准电路可工作在l.1-1.5V的低电源电压下，并具有14 ppm/℃的低温度系数，能够输出200 mV-1.25 V的宽范围电压，并使用与电源无关偏置以及带负反馈网络的二级运放，提高输出电压的精度，各MOS管都工作于饱和状态。电路中运算放大器采用二级结构，具有较高的低频增益。
电荷泵电路由大摆幅电流镜及由上拉泵和下拉泵电路所构成的对称电荷泵所组成，属于全差分型电荷泵电路。
如图3，低压差线性稳压器采用折叠式共源共栅结构,可以设计输出管Vmp1工作在饱和区，但这就降低了低压差线性稳压器的效率(近似为输出电压与电源电压的比值)；另外也可通过增加Vmp1管的栅长来提高电源抑制。

Claims (9)

1.一种基于DP标准发射端扩颇时钟发生器电路，其特征是：所述的发射端扩颇时钟发生器电路由鉴频鉴相器电路、低压带隙基准电路、电荷泵电路和低压差线性稳压器组成。
2.根据权利要求1所述的基于DP标准发射端扩颇时钟发生器电路，其特征是：所述鉴频鉴相器电路输出由输入信号的频率和相位决定，它比较两个输人信号的上升沿来确定是否复位。
3.根据权利要求1所述的基于DP标准发射端扩颇时钟发生器电路，其特征是：所述鉴频鉴相器电路中，当输入参考时钟信号Ref的上升沿超前反馈信号Fed的上升沿到达鉴领鉴相器时，鉴频鉴相器的输出UP为高。
4.根据权利要求1所述的基于DP标准发射端扩颇时钟发生器电路，其特征是：所述的鉴领鉴相器根据输人信号相位差来驱动后级电路，比较两个输人信号的相位差，然后将其转变成两个数字信号来控制电荷泵的工作状态。
5.根据权利要求1所述的基于DP标准发射端扩颇时钟发生器电路，其特征是：所述低压带隙基准电路可工作在l.1-1.5V的低电源电压下，并具有14 ppm/℃的低温度系数，能够输出200 mV-1.25 V的宽范围电压。
6.根据权利要求1所述的基于DP标准发射端扩颇时钟发生器电路，其特征是：所述低压带隙基准电路使用与电源无关偏置以及带负反馈网络的二级运放，提高输出电压的精度，各MOS管都工作于饱和状态。
7.根据权利要求1所述的基于DP标准发射端扩颇时钟发生器电路，其特征是：所述低压带隙基准电路中，运算放大器采用二级结构，具有较高的低频增益。
8.根据权利要求1所述的基于DP标准发射端扩颇时钟发生器电路，其特征是：所述电荷泵电路由大摆幅电流镜及由上拉泵和下拉泵电路所构成的对称电荷泵所组成，属于全差分型电荷泵电路。
9.根据权利要求1所述的基于DP标准发射端扩颇时钟发生器电路，其特征是：所述低压差线性稳压器采用折叠式共源共栅结构,令输出管Vmp1工作在饱和区。
CN201510914968.XA 2015-12-14 2015-12-14 一种基于dp标准发射端扩颇时钟发生器电路 Pending CN106877860A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510914968.XA CN106877860A (zh) 2015-12-14 2015-12-14 一种基于dp标准发射端扩颇时钟发生器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510914968.XA CN106877860A (zh) 2015-12-14 2015-12-14 一种基于dp标准发射端扩颇时钟发生器电路

Publications (1)

Publication Number Publication Date
CN106877860A true CN106877860A (zh) 2017-06-20

Family

ID=59237172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510914968.XA Pending CN106877860A (zh) 2015-12-14 2015-12-14 一种基于dp标准发射端扩颇时钟发生器电路

Country Status (1)

Country Link
CN (1) CN106877860A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108562373A (zh) * 2018-04-24 2018-09-21 电子科技大学 一种高精度的温度传感器电路
CN108572034A (zh) * 2018-04-24 2018-09-25 电子科技大学 一种内建时钟的温度传感器电路
CN110336559A (zh) * 2019-07-11 2019-10-15 福州大学 一种复位信号和采样时钟信号发生装置及其控制方法
CN116529692A (zh) * 2021-06-07 2023-08-01 徐丙赞 计算装置及其驱动方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108562373A (zh) * 2018-04-24 2018-09-21 电子科技大学 一种高精度的温度传感器电路
CN108572034A (zh) * 2018-04-24 2018-09-25 电子科技大学 一种内建时钟的温度传感器电路
CN108572034B (zh) * 2018-04-24 2020-11-13 电子科技大学 一种内建时钟的温度传感器电路
CN110336559A (zh) * 2019-07-11 2019-10-15 福州大学 一种复位信号和采样时钟信号发生装置及其控制方法
CN110336559B (zh) * 2019-07-11 2020-11-24 福州大学 一种复位信号和采样时钟信号发生装置及其控制方法
CN116529692A (zh) * 2021-06-07 2023-08-01 徐丙赞 计算装置及其驱动方法
CN116529692B (zh) * 2021-06-07 2024-02-02 徐丙赞 计算装置及其驱动方法

Similar Documents

Publication Publication Date Title
CN106877860A (zh) 一种基于dp标准发射端扩颇时钟发生器电路
CN107342699B (zh) 混合拓扑功率变换器的控制方法与装置
CN103399607A (zh) 集成摆率增强电路的高psr低压差线性稳压器
CN104617778B (zh) 宽输入电压范围高负载调整率的小电流输出高压电源电路
CN101985946A (zh) 风扇调速控制电路及其控制方法、电子设备
CN104079165A (zh) 一种具有抑制电磁干扰的显示屏
CN101425803B (zh) 环路压控振荡器
CN202475398U (zh) 一种用于频率合成器的超低相位噪声基准信号产生装置
CN208337436U (zh) 一种分数阶d类并联谐振逆变器
CN102645950B (zh) 一种应用于低压差调整器的缓冲器
CN103399608B (zh) 集成摆率增强电路的低压差线性稳压器
CN203706005U (zh) 稳压电路
CN204945542U (zh) 液晶显示模组的电压驱动电路、液晶显示模组及显示屏
CN204334318U (zh) 电容式电荷泵装置
CN103257665A (zh) 无电容型低压差线性稳压系统及其偏置电流调整电路
CN202533829U (zh) 无电容型低压差线性稳压系统及其偏置电流调整电路
CN101783510B (zh) 基于反馈的红外接收系统直流干扰抑制电路
CN105909551B (zh) 对旋风机两级叶轮等功率第二级叶轮变转速匹配方法
CN205232196U (zh) 环形振荡器
CN103391096A (zh) 基于相位同步用功率合成提高太赫兹波功率的方法和系统
CN107422773A (zh) 数字低压差稳压器
CN204065892U (zh) 一种改进型低压线性稳压器
CN102035471B (zh) 电压控制振荡器
CN103580608B (zh) 一种可调信号源电路
CN205123710U (zh) 一种频率合成器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170620

WD01 Invention patent application deemed withdrawn after publication