JP7076404B2 - 半導体モジュールおよび半導体パッケージ - Google Patents

半導体モジュールおよび半導体パッケージ Download PDF

Info

Publication number
JP7076404B2
JP7076404B2 JP2019112507A JP2019112507A JP7076404B2 JP 7076404 B2 JP7076404 B2 JP 7076404B2 JP 2019112507 A JP2019112507 A JP 2019112507A JP 2019112507 A JP2019112507 A JP 2019112507A JP 7076404 B2 JP7076404 B2 JP 7076404B2
Authority
JP
Japan
Prior art keywords
semiconductor module
control circuit
set value
memory
internal controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019112507A
Other languages
English (en)
Other versions
JP2020205702A (ja
Inventor
一浩 川原
宏一朗 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019112507A priority Critical patent/JP7076404B2/ja
Priority to US16/844,422 priority patent/US10998902B2/en
Priority to DE102020115419.4A priority patent/DE102020115419A1/de
Priority to CN202010535691.0A priority patent/CN112104250B/zh
Publication of JP2020205702A publication Critical patent/JP2020205702A/ja
Application granted granted Critical
Publication of JP7076404B2 publication Critical patent/JP7076404B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/602—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/30—Structural association with control circuits or drive circuits
    • H02K11/33—Drive circuits, e.g. power electronics
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/30—Structural association with control circuits or drive circuits
    • H02K11/35—Devices for recording or transmitting machine parameters, e.g. memory chips or radio transmitters for diagnosis
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
    • H02M1/0845—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system digitally controlled (or with digital control)
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H02P27/085—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation wherein the PWM mode is adapted on the running conditions of the motor, e.g. the switching frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Inverter Devices (AREA)

Description

本発明は半導体モジュールに関し、特に、パワートランジスタと、パワートランジスタを駆動する駆動回路とを内蔵した半導体モジュールに関する。
特許文献１には、ＰＷＭ（pulse width modulation）信号の生成機能を有するＭＰＵ（micro processing unit）を内蔵し、外部のコントローラからの信号に基づいて、スイッチングデバイスを制御するＰＷＭ信号を内部で生成する半導体モジュールが開示されている。
また、特許文献２においては、マイクロコントローラとＰＷＭ信号源を内蔵し、マイクロコントローラからのトリガ信号に基づいて、ＰＷＭ信号源がＰＷＭ信号を生成してスイッチングデバイスを制御する制御ユニットが開示されている。
特開２０００－９１４９９号公報 特開２００６－１０９６９２号公報
半導体モジュールがＰＷＭ信号を内部で生成する場合、そのためのＭＰＵまたはＰＷＭ信号源を内蔵しなければならず、モジュールを小型化できないと言う問題があった。また、半導体モジュールの動作特性を変更できるようにするには、外部のコントローラと内部のコントローラとの間で通信を行い、変更のためのデータを外部から受けると共に、変更のタイミングを規定するトリガ信号も外部から受ける必要があり、そのための端子が必要となって、モジュールを小型化できないと言う問題があった。
本発明は上記のような問題を解決するためになされたものであり、動作特性を変更できる小型化された半導体モジュールを提供することを目的とする。
本発明に係る半導体モジュールは、動作特性を変更できる半導体モジュールであって、第１の電位と前記第１の電位よりも低い第２の電位との間に直列に接続され、相補的に動作する第１および第２のトランジスタと、前記第１および第２のトランジスタを制御する制御回路と、外部に設けられたコントローラから動作特性の設定値を含むデータ信号を受信してメモリに格納した後、前記動作特性の設定値を前記制御回路に転送する内部コントローラと、を備え、前記データ信号は、前記動作特性の設定値、前記動作特性の設定値の前記制御回路への転送開始のタイミングを規定する特定のトリガ値の順に前記内部コントローラに送信され、前記内部コントローラは、前記メモリに前記特定のトリガ値が書き込まれたタイミングで、前記メモリに格納された前記動作特性の設定値を前記制御回路に転送し、前記制御回路は、前記第１および第２のトランジスタをそれぞれ駆動すると共に、前記半導体モジュールの動作特性を規定する第１および第２のドライバを有し、前記内部コントローラから転送された前記動作特性の設定値に基づいて前記第１および第２のドライバの設定を変更することで前記半導体モジュールの動作特性を変更する。
本発明に係る半導体モジュールによれば、データ信号に動作特性の設定値、動作特性の設定値の制御回路への転送開始のタイミングを規定する特定のトリガ値が含まれるので、トリガ信号を内部コントローラに送信するための専用の端子が不要となり、モジュールの端子数が低減され、動作特性を変更できる小型化された半導体モジュールを得ることができる。
本発明に係る実施の形態１の半導体モジュールの構成を示すブロック図である。 書き込み制御部の構成の一例を示す図である。 設定値保持部の構成の一例を示す図である。 下アームの駆動能力可変ドライバの構成の一例を示す図である。 本発明に係る実施の形態１の半導体モジュールの概略動作を説明するフローチャートである。 本発明に係る実施の形態１の半導体モジュールの動作を示すタイミングチャートである。 本発明に係る実施の形態２の半導体モジュールの構成を示すブロック図である。 本発明に係る実施の形態３の半導体モジュールの構成を示すブロック図である。 本発明に係る実施の形態４の半導体モジュールの構成を示すブロック図である。 設定値保持部の構成の一例を示す図である。 ３相電力を出力する半導体モジュールの回路図である。 半導体モジュールをリードフレーム上に搭載して樹脂封止した半導体パッケージの構成を示す図である。 半導体モジュールをリードフレーム上に搭載して樹脂封止した半導体パッケージの構成を示す図である。 半導体モジュールをリードフレーム上に搭載して樹脂封止した半導体パッケージの構成を示す図である。
＜実施の形態１＞
＜装置構成＞
図１は本発明に係る実施の形態１の半導体モジュール１００の構成を示すブロック図である。図１に示すように半導体モジュール１００は、外部のモータコントローラＭＣＵ１からＰＷＭ信号ＰＭＳと、通信信号としてクロック信号ＣＬＫ１（第１のクロック信号）およびデータ信号Ｄ１を受けて、モータＭＴを駆動するモジュールである。なお、図１では、半導体モジュール１００をモータＭＴの１相の電力を出力するモジュールとして示しているが、これは簡略化のためであり、２相、３相の電力を出力するモジュールとして構成することもできる。
図１に示すように、半導体モジュール１００は、内部コントローラＭＣＵ２と、内部コントローラＭＣＵ２によって制御される駆動ＩＣ（集積回路）１０と、駆動ＩＣ１０によって相補的に動作するパワートランジスタＱ１（第１のトランジスタ）およびパワートランジスタＱ２（第２のトランジスタ）を有している。
内部コントローラＭＣＵ２は、例えばＩ２Ｃ（Inter-Integrated Circuit）規格のような既存の通信規格で使用される通信信号（ＣＬＫ１、Ｄ１）を、モータコントローラＭＣＵ１から受ける。一方、内部コントローラＭＣＵ２と駆動ＩＣ１０との間の通信は、アドレスの指定もなく、フレームも設定せず、プロトコルも使わない通信、すなわち非通信規格での通信でクロック信号ＣＬＫ２（第２のクロック信号）およびデータ信号Ｄ２を授受する。
モータコントローラＭＣＵ１および内部コントローラＭＣＵ２は、例えば、マイコン（マイクロコントローラ）で構成することができる。
また、駆動ＩＣ１０はモータコントローラＭＣＵ１からＰＷＭ信号ＰＭＳを受け、パワートランジスタＱ１およびＱ２を制御する。パワートランジスタＱ１およびＱ２は、高電位（第１の電位）の主電源端子Ｐと低電位（第２の電位）の接地端子Ｎとの間に直列に接続されたスイッチングデバイスであり、図１では、ＩＧＢＴ（insulated gate bipolar transistor）の直列接続を例示している。なお、主電源端子Ｐ側を上アーム、接地端子Ｎ側を下アームと呼称する。
パワートランジスタＱ１およびＱ２の接続ノードが半導体モジュール１００の出力ノードとしてモータＭＴに接続される。
内部コントローラＭＣＵ２は、例えばＩ２Ｃ規格のような既存の通信規格に対応し、モータコントローラＭＣＵ１と通信する通信制御部１１、通信制御部１１とモータコントローラＭＣＵ１との間の通信で得られた設定値をメモリマップに格納するメモリＭＭ、メモリＭＭへのデータの書き込みを制限する書き込み制御部１２、メモリマップ上の特定のアドレス値のデータ値（トリガ値）をモニタするトリガモニタ１３、およびメモリマップに格納された設定値を取り出し、駆動ＩＣ１０にデータとして出力するデータ取得・転送部１４を有している。
なお、内部コントローラＭＣＵ２において、メモリＭＭ以外はプロセッサ上で実行されるプログラムによる処理機能として実現することができるが、専用のハードウェアによって実現することもできる。専用のハードウェアによって実現する場合には、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field-Programmable Gate Array）、またはこれらの組み合わせを適用することができる。
メモリＭＭのメモリマップには、例えば、駆動ＩＣ１０に備わるドライバの駆動能力を規定する設定値データに加え、トリガ信号に該当するデータ値（トリガ値）が格納される。図１の例では、ドライバの駆動能力の設定値データは、上アーム側のドライバ用のデータがアドレス０ｘ０２に格納され、下アーム側のドライバ用のデータがアドレス０ｘ０５に格納され、トリガ信号に該当するデータがアドレス０ｘ００に格納される。
なお、図１においては、ドライバの駆動能力以外に、その他の能力を規定する「その他１」も例示しているが、これについては本実施の形態では特定しない。
トリガモニタ１３は、メモリマップ内のトリガ信号に該当するデータ値（トリガ値）が格納されたアドレスを常に監視しており、トリガ値に応じて書き込み制御部１２およびデータ取得・転送部１４を制御する。
書き込み制御部１２は、トリガモニタ１３からの制御信号ＣＮＴに基づいて、モータコントローラＭＣＵ１との通信で得られるデータ信号Ｄ１を通信制御部１１に入力させるか、接地（ＧＮＤ）レベルに落として通信を禁止する。データ信号Ｄ１がＧＮＤレベルに落ちるとモータコントローラＭＣＵ１との通信がビジー状態となり、通信制御部１１はモータコントローラＭＣＵ１からのデータ通信を受け付けなくなる。これにより、内部コントローラＭＣＵ２から駆動ＩＣ１０へのデータ転送時に内部コントローラＭＣＵ２のデータが更新されることを防ぐことができる。
図２は、書き込み制御部１２の構成の一例を模式的に示す図である。図２に示されるように書き込み制御部１２は、データ信号Ｄ１が通る通信線ＣＬをＧＮＤレベルに接続するか、フローティングに保つかを切り替えるスイッチＳＷＸを有しており、スイッチＳＷＸはトリガモニタ１３からの制御信号ＣＮＴにより切り替え制御される。
より具体的には、制御信号ＣＮＴが“１”の場合には、通信線ＣＬを接地された端子Ｔ１に接続するように切り替えられ、制御信号ＣＮＴが“０”の場合には、通信線ＣＬをフローティングの端子Ｔ０に接続するように切り替えられる。
データ取得・転送部１４は、モータコントローラＭＣＵ１との通信がビジー状態となっている期間に、メモリマップから駆動ＩＣ１０に転送するための複数のデータを取得し、データを連結してデータ信号Ｄ２に変換した後、駆動ＩＣ１０にデータ転送（シフトアウト）する。
図１に示すように、駆動ＩＣ１０には駆動能力可変ドライバＶＤ１（第１のドライバ）および駆動能力可変ドライバＶＤ２（第２のドライバ）と設定値保持部２１を備えている。駆動能力可変ドライバＶＤ１およびＶＤ２は、それぞれパワートランジスタＱ１およびＱ２を駆動するドライバであり、駆動能力を変更することができる。なお、駆動能力可変ドライバＶＤ１およびＶＤ２には、モータコントローラＭＣＵ１からＰＷＭ信号ＰＭＳが入力され、また、設定値保持部２１から駆動能力を設定する設定値ＳＥＴ１およびＳＥＴ２がそれぞれ入力される。
図３は、設定値保持部２１の構成の一例を示す図であり、設定値保持部２１はシフトレジスタで構成することができる。すなわち、図３に示されるように、複数のフリップフロップＦＲをカスケード接続することでシフトレジスタが構成される。データ信号Ｄ２は、先頭のフリップフロップＦＲのＤ入力に入力され、クロック信号ＣＬＫ２は全てのフリップフロップＦＲのクロック入力に入力される。
各フリップフロップＦＲのＱ出力が駆動能力可変ドライバへの制御信号となる。図３の例では、前段の８ビット（ｂｉｔ）分のフリップフロップＦＲのＱ出力が上アームの駆動能力可変ドライバＶＤ１への設定値ＳＥＴ１となり、後段の８ビット分のフリップフロップＦＲのＱ出力が下アームの駆動能力可変ドライバＶＤ２への設定値ＳＥＴ２となる。
より具体的な例を図４に示す。図４は、下アームの駆動能力可変ドライバＶＤ２の構成の一例を示す図である。図４に示されるように、駆動能力可変ドライバＶＤ２は、パワートランジスタＱ２のゲートに対して複数並列に接続されたドライバＤＤを有している。複数のドライバＤＤのうち１つ以外は、全てスイッチＳＷを介してパワートランジスタＱ２のゲートに接続され、スイッチＳＷのオン、オフによりパワートランジスタＱ２のゲートへの接続および遮断が制御される。このスイッチＳＷのオン、オフの制御が、フリップフロップＦＲのＱ出力である設定値ＳＥＴ２によってなされ、フリップフロップＦＲのＱ出力から“１”が出力されることでスイッチＳＷがオンする。オン状態のスイッチＳＷ数が増えるとパワートランジスタＱ２を駆動するドライバＤＤ数を増やすことができ、駆動能力を高くすることができる。このように設定値ＳＥＴ２に応じて駆動能力を可変することができる。なお、図４では下アームの駆動能力可変ドライバＶＤ２の構成を示したが、上アームの駆動能力可変ドライバＶＤ１の構成も同様である。
＜動作＞
図５は、半導体モジュール１００の概略動作を説明するフローチャートである。半導体モジュール１００のユーザが、モータコントローラＭＣＵ１に対して複数の設定値を入力すると、モータコントローラＭＣＵ１は、データ信号Ｄ１およびクロック信号ＣＬＫ１を半導体モジュール１００の通信制御部１１に送信する。
この段階では、内部コントローラＭＣＵ２内のトリガ値は“０”であるので、書き込み制御部１２はメモリＭＭへのデータ信号Ｄ１の書き込みを禁止せず、データ信号Ｄ１はメモリマップの該当箇所に書き込まれ（ステップＳ０）、設定値が更新される。
設定値が更新されると、最後にメモリマップにトリガ値“１”を書き込み、書き込みを終了すると共に、メモリマップへのデータの書き込みを禁止する（ステップＳ１）。
データの書き込みが禁止されると、書き込まれた設定値がデータ取得・転送部１４によってメモリＭＭから読み出され、取得される（ステップＳ２）。
データ取得・転送部１４では、取得した複数のデータを連結してデータ信号Ｄ２に変換する（ステップＳ３）。
データ取得・転送部１４は、データ信号Ｄ２をクロック信号ＣＬＫ２と共に駆動ＩＣ１０に転送（シフトアウト）する（ステップＳ４）。
駆動ＩＣ１０へのデータ転送が終わると、トリガモニタ１３はメモリＭＭ内のトリガ値を“０”とし、メモリＭＭへのデータ信号Ｄ１の書き込み禁止を解除する（ステップＳ５）。以後、ステップＳ０以下の動作を繰り返す。
ステップＳ０～Ｓ５の動作は、モータコントローラＭＣＵ１からの設定値の更新があるごとに繰り替えされるが、設定値の更新がない場合はメモリマップに記憶された設定値、ここでは、駆動能力可変ドライバＶＤ１およびＶＤ２の駆動能力の設定値を用いて駆動能力可変ドライバＶＤ１およびＶＤ２の駆動能力が設定され、当該駆動能力でモータコントローラＭＣＵ１からのＰＷＭ信号ＰＭＳに基づいてパワートランジスタＱ１およびＱ２の駆動制御を行うこととなる。なお、駆動能力可変ドライバを用いたパワートランジスタの駆動制御は周知の技術であるので、説明は省略する。
図６は半導体モジュール１００の動作を示すタイミングチャートである。以下、図６を用いて半導体モジュール１００の動作の一例を説明する。
図６においては、上から順にＰＷＭ信号ＰＭＳ、クロック信号ＣＬＫ１、データ信号Ｄ１、トリガ値、上アームの駆動能力可変ドライバＶＤ１の設定値、下アームの駆動能力可変ドライバＶＤ２の設定値、トリガモニタ１３からの制御信号ＣＮＴ、クロック信号ＣＬＫ２、データ信号Ｄ２および駆動ＩＣ１０内の設定値保持部２１で保持される設定値ＳＥＴ１、ＳＥＴ２のタイミングチャートを示している。
半導体モジュール１００が３相出力である場合は、Ｕ相、Ｖ相、Ｗ相のそれぞれについてＰＷＭ信号ＰＭＳが与えられるが、図６においては便宜的に１相分だけを示しており、パルス幅も均一で、パルス間隔も均等な信号として示している。
データ信号Ｄ１は、識別デバイスＩＤ、所定のアドレスと、当該アドレスに格納されるドライバの駆動能力の設定値データおよびトリガ値が含まれている。すなわち、データ信号Ｄ１は、アドレス０ｘ０２に上アーム側のドライバ用のデータ０ｘ０７が格納され、アドレス０ｘ０５に下アーム側のドライバ用のデータ０ｘ０２が格納され、アドレス０ｘ００にトリガ値０ｘ０１が格納されるデータ構成となっている。
先に図５を用いて説明したように、ステップＳ０では、内部コントローラＭＣＵ２内のトリガ値が“０（０ｘ００）”である期間にはメモリＭＭへのデータ信号Ｄ１の書き込みができるので、当該期間に、書き込みが行われる。
すなわち、最初の通信フレームでアドレス０ｘ０２に上アーム側のドライバ用のデータ０ｘ０７が書き込まれ、次の通信フレームでアドレス０ｘ０５に下アーム側のドライバ用のデータ０ｘ０２が書き込まれ、最後の通信フレームでアドレス０ｘ００にトリガ値０ｘ０１（“１”）が書き込まれる。
メモリマップにトリガ値“１”が書き込まれると、メモリマップの設定値を駆動ＩＣ１０に転送するモードとなり、トリガモニタ１３からの制御信号ＣＮＴが“Ｌ”レベルから“Ｈ”レベルに立ち上がり、書き込み制御部１２によってメモリマップへのデータの書き込みが禁止される（ステップＳ１）。これにより内部コントローラＭＣＵ２から駆動ＩＣ１０へのデータ転送時のメモリ値の変化を防ぐ。
具体的には、トリガモニタ１３がメモリＭＭ内にトリガ値“１”を検出すると、書き込み制御部１２への制御信号ＣＮＴを“０”から“１”に変化させることで、書き込み制御部１２がモータコントローラＭＣＵ１との通信を疑似的にビジー状態とし、モータコントローラＭＣＵ１から内部コントローラＭＣＵ２へのデータ転送を阻止する。
内部コントローラＭＣＵ２へのデータ転送が禁止されると、メモリＭＭ内に書き込まれた設定値がデータ取得・転送部１４によって読み出され（ステップＳ２）、データを連結し（ステップＳ３）、駆動ＩＣ１０にシフトアウトする（ステップＳ４）。
本実施の形態１では、メモリＭＭ内のメモリマップの上アーム側のドライバ用のデータ０ｘ０７（１ｂｙｅｔ：８ｂｉｔ）と下アーム側のドライバ用のデータ０ｘ０２（１ｂｙｅｔ：８ｂｉｔ）を取得して連結し、２ｂｙｔｅのデータ転送用のビットストリームとしてデータ信号Ｄ２を作成し、クロックＣＬＫ２の出力タイミングで１ビットずつシフトアウトする。
駆動ＩＣ１０では、設定値保持部２１を構成するフリップフロップでこのデータ信号Ｄ２を受け、最初の１ｂｙｔｅ分を上アーム側の駆動能力可変ドライバＶＤ１の設定値とし、最後の１ｂｙｔｅを下アーム側の駆動能力可変ドライバＶＤ２の設定値として、それぞれ入力する。この設定値によって駆動能力可変ドライバＶＤ１およびＶＤ２の駆動能力が変更されることで、半導体モジュール１００の動作特性が変更されることとなる。
クロックＣＬＫ２の送信が終了して駆動ＩＣ１０へのデータ転送が終わると、データ取得・転送部からトリガモニタ１３へ転送完了信号が送られ、トリガモニタ１３がメモリＭＭ内のトリガ値を“０”とし、書き込み制御部１２への制御信号ＣＮＴを“１”から“０”に変化させることで、メモリＭＭへのデータ信号Ｄ１の書き込み禁止が解除され（ステップＳ５）、モータコントローラＭＣＵ１からの設定値の入力を受け付ける状態に戻る。
以上説明したように、本実施の形態１の半導体モジュール１００においては、モータコントローラＭＣＵ１と内部コントローラＭＣＵ２との間で通信を行い、半導体モジュール１００の動作特性を変更するためのデータをモータコントローラＭＣＵ１から受信して内部コントローラＭＣＵ２に格納する構成となっている。その際、格納したデータを内部コントローラＭＣＵ２のメモリＭＭから読み出して駆動ＩＣ１０にシフトアウトするタイミングを規定するトリガ値もモータコントローラＭＣＵ１からのデータ信号Ｄ１に含めて送信し、メモリマップの所定のアドレスに格納する。
このトリガ値が所定のアドレスに格納されると、半導体モジュール１００の動作特性を変更するためのデータがメモリＭＭから読み出されて駆動ＩＣ１０にシフトアウトされる。このため、トリガ信号をモータコントローラＭＣＵ１から内部コントローラＭＣＵ２に送信するための専用の端子が不要となり、モジュールの端子数が低減され、動作特性を変更できる小型化された半導体モジュールを得ることができる。
また、本実施の形態１の半導体モジュール１００においては、モータコントローラＭＣＵ１からのデータ信号Ｄ１の送信に使用されるクロック信号ＣＬＫ１と、内部コントローラＭＣＵ２からのデータ信号Ｄ２の送信に使用されるクロックＣＬＫ２とではクロックの周波数に大きな違いがある。
すなわち、モータコントローラＭＣＵ１と内部コントローラＭＣＵ２との間のように、ＭＣＵ（Micro-Controller Unit）間は一般的に基板配線で接続されるためパワートランジスタのノイズを受けやすいことに加え、外部のＭＣＵはコスト低減のために安価なＭＣＵが使われる傾向にあり、ＭＣＵ間の通信に使用されるクロック信号ＣＬＫ１は１００ｋＨｚ程度になる。
一方、内部コントローラＭＣＵ２と駆動ＩＣ１０との間は、モジュール内部に集積されパワートランジスタのノイズを受けにくいので、クロック信号ＣＬＫ２が２００～５００ｋＨｚ程度でも通信が可能である。
このため、図６に示したタイミングチャートでは、クロック信号ＣＬＫ１の周波数は、Ｉ２Ｃ規格の１００ｋＨｚとし、クロック信号ＣＬＫ２の周波数は５００ｋＨｚ程度とし、クロック信号ＣＬＫ２の速度がクロック信号ＣＬＫ１の速度よりも大きくなるようにしている。クロック信号ＣＬＫ２の速度を速くすることで、動作特性を変更するためのデータの転送を素早く行うことが可能となる。
＜実施の形態２＞
図７は本発明に係る実施の形態２の半導体モジュール２００の構成を示すブロック図である。なお、図７においては、図１を用いて説明した半導体モジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図７に示すように半導体モジュール２００は、実施の形態１の半導体モジュール１００の駆動ＩＣ１０に代えて、駆動ＩＣ１０Ａを有している点で半導体モジュール１００と異なっている。
駆動ＩＣ１０Ａは、パワートランジスタＱ１を駆動する駆動能力可変ドライバＶＤ１の前段に可変遅延バッファＴＤを有し、モータコントローラＭＣＵ１からのＰＷＭ信号ＰＭＳは、可変遅延バッファＴＤに入力される。可変遅延バッファＴＤは、ＰＷＭ信号ＰＭＳがモジュールに入力されてから駆動能力可変ドライバＶＤ１に信号が伝達されるまでの時間を任意に設定できるバッファであり、設定値保持部２１から伝達遅延時間を設定する設定値ＳＥＴ３が入力される。可変遅延バッファＴＤによりＰＷＭ信号ＰＭＳの入力から可駆動能力可変ドライバＶＤ１までの信号伝達時間を調整することにより、パワートランジスタＱ１のオン、オフのタイミングが変更されることで、半導体モジュール２００の動作特性が変更されることとなる。
このように半導体モジュール２００では、可変遅延バッファＴＤを有するため、内部コントローラＭＣＵ２のメモリＭＭのメモリマップには、上アーム側のパワートランジスタＱ１のオン、オフのタイミングを設定する遅延設定値データ０ｘ０２がアドレス０ｘ０３に格納されている。
半導体モジュール２００では、駆動能力可変ドライバＶＤ１およびＶＤ２の駆動能力だけでなく、パワートランジスタＱ１のオン、オフのタイミングを可変にすることができ、変更できる動作特性を増やして、パワートランジスタＱ１およびＱ２の制御を、より的確に行うことができる。
また、変更できる動作特性を増やした場合でも、モータコントローラＭＣＵ１と内部コントローラＭＣＵ２との間の信号、および内部コントローラＭＣＵ２と駆動ＩＣ１０Ａとの間の信号は半導体モジュール１００と同様の構成で済む。
また、変更できる動作特性を増やす場合でも、トリガ信号などの信号の追加は不要であり、モジュールの端子数が増加することがなく、変更できる動作特性の追加によるモジュールの大型化を招くことがない。
＜実施の形態３＞
図８は本発明に係る実施の形態３の半導体モジュール３００の構成を示すブロック図である。なお、図８においては、図１を用いて説明した半導体モジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図８に示すように半導体モジュール３００は、実施の形態１の半導体モジュール１００の駆動ＩＣ１０に代えて、高電位側のＨＶＩＣ（High Voltage IC）１０Ｈ（第１の制御回路）と、低電位側のＬＶＩＣ（Low Voltage IC）１０Ｌ（第２の制御回路）との２つの駆動ＩＣを有している点で半導体モジュール１００と異なっている。
図８に示すように、ＨＶＩＣ１０Ｈは、駆動能力可変ドライバＶＤ１と設定値保持部２１１を備えており、駆動能力可変ドライバＶＤ１には、モータコントローラＭＣＵ１からＰＷＭ信号ＰＭＳが入力され、また、設定値保持部２１１から駆動能力を設定する設定値ＳＥＴ１が入力される。
また、ＬＶＩＣ１０Ｌは、駆動能力可変ドライバＶＤ２と設定値保持部２１２を備えており、駆動能力可変ドライバＶＤ２には、モータコントローラＭＣＵ１からＰＷＭ信号ＰＭＳが入力され、また、設定値保持部２１２から駆動能力を設定する設定値ＳＥＴ２が入力される。
駆動ＩＣをＨＶＩＣ１０ＨとＬＶＩＣ１０Ｌとに分けたので、内部コントローラＭＣＵ２のデータ取得・転送部１４は、メモリＭＭから読み出したデータをＨＶＩＣ１０ＨおよびＬＶＩＣ１０Ｌのそれぞれに転送することとなる。すなわち、ＬＶＩＣ１０Ｌにはアドレス０ｘ０５の下アーム側のドライバ用のデータ０ｘ０１をデータ信号Ｄ２としてクロック信号ＣＬＫ２を用いてシフトアウトし、ＨＶＩＣ１０Ｈにはアドレス０ｘ０２の上アーム側のドライバ用のデータ０ｘ０１をデータ信号Ｄ３としてクロック信号ＣＬＫ３を用いてシフトアウトする。
このように、駆動ＩＣをＨＶＩＣ１０ＨとＬＶＩＣ１０Ｌとに分けた場合でも、実施の形態１の半導体モジュール１００と同様に、動作特性を変更できる小型化された半導体モジュールを得ることができる。
また、駆動ＩＣをＨＶＩＣ１０ＨとＬＶＩＣ１０Ｌとに分けることで、ＨＶＩＣ１０ＨとＬＶＩＣ１０Ｌのそれぞれを個別の最適なプロセスで製造することができ、コストを最適化できるという利点がある。
すなわち、ＨＶＩＣ１０Ｈでは、１つのＩＣ内に低電圧領域と高電圧領域の電気的に絶縁された領域を有し、低電圧領域はＧＮＤを基準電位とし、高電圧領域は上アーム側のパワートランジスタＱ１のエミッタ電位を基準電位としている。なお、駆動能力可変ドライバＶＤ１および設定値保持部２１１は高電圧領域に設けられ、ＰＷＭ信号ＰＭＳ、データ信号Ｄ３およびクロック信号ＣＬＫ３は低電圧領域に入力され、低電圧領域から高電圧領域へは電圧レベル変換（レベルシフト回路）を介して信号伝達を行う。
このように１つのＩＣ内に低電圧領域と高電圧領域の電気的に絶縁された領域を設けるので、ＨＶＩＣ１０Ｈの製造には特殊なプロセスが必要となり、チップ単価が高くなる。一方、高電圧領域（絶縁領域）を必要としないＬＶＩＣ１０Ｌは、ＭＣＵなどの電源電圧１０Ｖ程度の弱電装置用途で広く利用される製造プロセスが利用でき、製造コストを抑えることができる。このように特殊なプロセスを必要とするＩＣとそうでないＩＣを分離することで、モジュールの製造コストを最適化できる。
＜実施の形態４＞
図９は本発明に係る実施の形態４の半導体モジュール４００の構成を示すブロック図である。なお、図９においては、図８を用いて説明した半導体モジュール３００と同一の構成については同一の符号を付し、重複する説明は省略する。
図９に示すように半導体モジュール４００は、実施の形態３の半導体モジュール３００と同様に、ＨＶＩＣ１０ＨおよびＬＶＩＣ１０Ｌを有しており、それぞれが設定値保持部２１１および２１２を備えているが、設定値保持部２１１と設定値保持部２１２とは直列に接続されており、設定値保持部２１２から設定値保持部２１１にデータ信号Ｄ３が与えられ、内部コントローラＭＣＵ２のデータ取得・転送部１４から出力されるクロック信号ＣＬＫ２は、設定値保持部２１１および２１２で共通に使用される。
図１０は、設定値保持部２１１および２１２の構成の一例を示す図であり、設定値保持部２１１および２１２はシフトレジスタで構成することができる。すなわち、図１０に示されるように、設定値保持部２１２は８ビット分のフリップフロップＦＲをカスケード接続して構成され、設定値保持部２１１は８ビット分のフリップフロップＦＲをカスケード接続して構成され、設定値保持部２１２の最後のフリップフロップＦＲのＱ出力と、設定値保持部２１１の先頭のフリップフロップＦＲのＤ入力とが接続されている。
データ信号Ｄ２は、設定値保持部２１２の先頭のフリップフロップＦＲのＤ入力に入力され、クロック信号ＣＬＫ２は全てのフリップフロップＦＲのクロック入力に入力される。図１０の例では、設定値保持部２１２の８ビット分のフリップフロップＦＲのＱ出力が下アームの駆動能力可変ドライバＶＤ２への設定値ＳＥＴ２となり、設定値保持部２１２の８ビット分のフリップフロップＦＲのＱ出力が上アームの駆動能力可変ドライバＶＤ１への設定値ＳＥＴ１となる。設定値保持部２１２の最後のフリップフロップＦＲのＱ出力がデータ信号Ｄ３となる。
半導体モジュール４００は、実施の形態３の半導体モジュール３００と同様に、ＨＶＩＣ１０ＨおよびＬＶＩＣ１０Ｌを有しているが、内部コントローラＭＣＵ２のデータ取得・転送部１４からは、クロック信号ＣＬＫ２およびデータ信号Ｄ２を出力すれば済むので、内部コントローラＭＣＵ２からの出力信号を増やすことなく複数の駆動ＩＣへ設定値を転送できる。
また、駆動ＩＣをＨＶＩＣ１０ＨとＬＶＩＣ１０Ｌとに分けることで、ＨＶＩＣ１０ＨとＬＶＩＣ１０Ｌのそれぞれを個別の最適なプロセスで製造することができ、コストを最適化できるという点でも実施の形態３の半導体モジュール３００と同様である。
＜実施の形態５＞
以上説明した本発明に係る実施の形態１～４の半導体モジュール１００～４００は、リードフレーム上に搭載して半導体パッケージとすることで低コストで製品化することができる。
＜半導体モジュール５００＞
本発明に係る実施の形態５として、図１に示した半導体モジュール１００をリードフレーム上に搭載して樹脂封止した半導体パッケージについて説明する。
図１１は、半導体モジュール１００を３相電力を出力する半導体モジュール５００として構成した場合の回路図である。
図１１に示すように半導体モジュール５００は、主電源端子Ｐと接地端子Ｎとの間に並列に接続された３相のインバータ回路ＩＶ１、ＩＶ２およびＩＶ３を有したインバータモジュールである。
インバータ回路ＩＶ１は、主電源端子Ｐと接地端子ＮＵとの間に直列に接続されたパワートランジスタＱ１１およびＱ２１と、パワートランジスタＱ１１およびＱ２１のそれぞれに逆並列に接続されたダイオードＤ１１およびＤ２１を有しており、パワートランジスタＱ１１およびＱ２１の接続ノードが半導体モジュール５００のＵ相の出力端子ＵとしてモータＭＴに接続される。
インバータ回路ＩＶ２は、主電源端子Ｐと接地端子ＮＶとの間に直列に接続されたパワートランジスタＱ１２およびＱ２２と、パワートランジスタＱ１２およびＱ２２のそれぞれに逆並列に接続されたダイオードＤ１２およびＤ２２を有しており、パワートランジスタＱ１２およびＱ２２の接続ノードが半導体モジュール５００のＶ相の出力端子ＶとしてモータＭＴに接続される。
インバータ回路ＩＶ３は、主電源端子Ｐと接地端子ＮＷとの間に直列に接続されたパワートランジスタＱ１３およびＱ２３と、パワートランジスタＱ１３およびＱ２３のそれぞれに逆並列に接続されたダイオードＤ１３およびＤ２３を有しており、パワートランジスタＱ１３およびＱ２３の接続ノードが半導体モジュール５００のＷ相の出力端子ＷとしてモータＭＴに接続される。
モータコントローラＭＣＵ１からは、駆動ＩＣ１０内の駆動能力可変ドライバＶＤ１１、ＶＤ１２およびＶＤ１３に対して、ＰＷＭ信号ＳＵ、ＳＶおよびＳＷが入力され、それぞれパワートランジスタＱ１１、Ｑ１２およびＱ１３を駆動する。
モータコントローラＭＣＵ１からは、駆動ＩＣ１０内の駆動能力可変ドライバＶＤ２１、ＶＤ２２およびＶＤ２３に対して、ＰＷＭ信号ＳＮＵ、ＳＮＶおよびＳＮＷが入力され、それぞれパワートランジスタＱ２１、Ｑ２２およびＱ２３を駆動する。
また、モータコントローラＭＣＵ１からは、クロック信号ＣＬＫ１およびデータ信号Ｄ１が出力されて内部コントローラＭＣＵ２に入力され、内部コントローラＭＣＵ２からはクロック信号ＣＬＫ２およびデータ信号Ｄ２が出力されて駆動ＩＣ１０内の設定値保持部２１に入力される。
設定値保持部２１から出力される設定値ＳＥＴ１は、駆動能力可変ドライバＶＤ１１～ＶＤ１３に入力され、設定値ＳＥＴ２は、駆動能力可変ドライバＶＤ２１～ＶＤ２３に入力される。なお、駆動能力可変ドライバＶＤ１１、ＶＤ２、ＶＤ１３は、基準電位がそれぞれパワートランジスタＱ１１、Ｑ１２、Ｑ１３のエミッタ電位となるように、パワートランジスタＱ１１、Ｑ１２、Ｑ１３のエミッタ電極に接続されている。
また、駆動ＩＣ１０および内部コントローラＭＣＵ２には外部から電源電圧ＶＤＤが供給される。
このような構成の半導体モジュール５００をリードフレーム上に搭載して樹脂封止して半導体パッケージとした構成を図１２に示す。図１２においては、内部構造が判るように便宜的に樹脂パッケージＰＧを破線で示している。
図１２に示すように、パッケージ化された半導体モジュール５００においては、樹脂パッケージＰＧの対向する２辺に複数の端子が設けられており、その内の一辺ＬＳにはＰＷＭ信号ＳＵ、ＳＶおよびＳＷが入力されるフレーム端子ＴＦ、ＰＷＭ信号ＳＮＵ、ＳＮＶおよびＳＮＷが入力されるフレーム端子ＴＦ、電源電圧ＶＤＤが供給されるフレーム端子ＴＦ、クロック信号ＣＬＫ１が入力されるフレーム端子ＴＦおよびデータ信号Ｄ１が入力されるフレーム端子ＴＦが設けられている。
駆動ＩＣ１０および内部コントローラＭＣＵ２は、フレームＦ１０に搭載され、フレームＦ１０の一部は辺ＬＳから突出するフレーム端子ＴＦとなって接地されている。
各フレーム端子ＦＴは、ワイヤＷＲによって駆動ＩＣ１０および内部コントローラＭＣＵ２に電気的に接続され、駆動ＩＣ１０と内部コントローラＭＣＵ２との間もワイヤＷＲによって接続され、クロック信号ＣＬＫ２およびデータ信号Ｄ２が駆動ＩＣ１０に入力される。
辺ＬＳとは反対側の辺ＲＳには、主電源端子Ｐ、接地端子ＮＵ、ＮＶ、ＮＷおよび出力端子Ｕ、Ｖ、Ｗが設けられている。
パワートランジスタＱ１１～Ｑ１３およびダイオードＤ１１～Ｄ１３は、フレームＦ１に搭載され、フレームＦ１の一部は辺ＲＳから突出する主電源端子Ｐとなっている。
パワートランジスタＱ２１およびダイオードＤ２１は、フレームＦＵに搭載され、フレームＦＵの一部は辺ＲＳから突出する出力端子Ｕとなっている。
パワートランジスタＱ２２およびダイオードＤ２２は、フレームＦＶに搭載され、フレームＦＶの一部は辺ＲＳから突出する出力端子Ｖとなっている。
パワートランジスタＱ２３およびダイオードＤ２３は、フレームＦＷに搭載され、フレームＦＷの一部は辺ＲＳから突出する出力端子Ｗとなっている。
パワートランジスタＱ１１、Ｑ１２、Ｑ１３の上面のエミッタ電極ＥＤとダイオードＤ１１、Ｄ１２、Ｄ１３の上面のアノード電極ＡＤとは、それぞれワイヤＷＲによって接続され、ダイオードＤ１１、Ｄ１２、Ｄ１３の上面のアノード電極ＡＤは、それぞれワイヤＷＲによって出力端子Ｕ、Ｖ、Ｗに接続されている。
また、パワートランジスタＱ２１、Ｑ２２、Ｑ２３の上面のエミッタ電極ＥＤとダイオードＤ２１、Ｄ２２、Ｄ２３の上面のアノード電極ＡＤとは、それぞれワイヤＷＲによって接続され、ダイオードＤ２１、Ｄ２２、Ｄ２３の上面のアノード電極ＡＤは、それぞれワイヤＷＲによってフレーム端子ＦＵ、ＦＶ、ＦＷに接続され、フレーム端子ＦＵ、ＦＶ、ＦＷの一部が接地端子ＮＵ、ＮＶ、ＮＷとなっている。
パワートランジスタＱ１１～Ｑ１３の上面のゲートパッドＧＰは、何れもワイヤＷＲによって駆動ＩＣ１０に接続され、パワートランジスタＱ１１～Ｑ１３の上面のエミッタ電極ＥＤは、何れもワイヤＷＲによって駆動ＩＣ１０に接続されている。
また、パワートランジスタＱ２１～Ｑ２３の上面のゲートパッドＧＰは、何れもワイヤＷＲによって駆動ＩＣ１０に接続されている。
このように、半導体モジュール５００をリードフレーム上に搭載して樹脂封止して半導体パッケージとすることで、ライン製造が可能となり、低コストで製品化することができる。
＜半導体モジュール６００＞
図１３は、実施の形態３の半導体モジュール３００を３相分の電力を出力する半導体モジュール６００として構成し、リードフレーム上に搭載して樹脂封止して半導体パッケージとした構成を示す図である。
図１３に示すように、パッケージ化された半導体モジュール６００においては、樹脂パッケージＰＧの対向する２辺のうち辺ＬＳには、ＰＷＭ信号ＳＵ、ＳＶおよびＳＷが入力されるフレーム端子ＴＦ、電源電圧ＶＤＤ２が供給されるフレーム端子ＴＦ、クロック信号ＣＬＫ１が入力されるフレーム端子ＴＦおよびデータ信号Ｄ１が入力されるフレーム端子ＴＦ、ＰＷＭ信号ＳＮＵ、ＳＮＶおよびＳＮＷが入力されるフレーム端子ＴＦ、電源電圧ＶＤＤ１が供給されるフレーム端子ＴＦが設けられている。
ＨＶＩＣ１０Ｈ、ＬＶＩＣ１０Ｌおよび内部コントローラＭＣＵ２は、フレームＦ１０に搭載され、フレームＦ１０の一部は辺ＬＳから突出するフレーム端子ＴＦとなって接地されている。なお、図１３においては、接地されるフレーム端子ＴＦが２カ所に設けられているが、１カ所だけとしても良い。
各フレーム端子ＦＴは、ワイヤＷＲによってＨＶＩＣ１０Ｈ、ＬＶＩＣ１０Ｌおよび内部コントローラＭＣＵ２に電気的に接続され、ＨＶＩＣ１０Ｈ、ＬＶＩＣ１０Ｌと駆動ＩＣ１０と内部コントローラＭＣＵ２との間もワイヤＷＲによって接続され、クロック信号ＣＬＫ２およびデータ信号Ｄ２がＬＶＩＣ１０Ｌに入力され、クロック信号ＣＬＫ３およびデータ信号Ｄ３がＨＶＩＣ１０Ｈに入力される。
辺ＬＳとは反対側の辺ＲＳには、主電源端子Ｐ、接地端子ＮＵ、ＮＶ、ＮＷおよび出力端子Ｕ、Ｖ、Ｗが設けられているが、これらの配置および構造は、図１２に示した半導体モジュール５００と同じである。
パワートランジスタＱ１１～Ｑ１３の上面のゲートパッドＧＰは、何れもワイヤＷＲによってＨＶＩＣ１０Ｈに接続され、パワートランジスタＱ１１～Ｑ１３の上面のエミッタ電極ＥＤは、何れもワイヤＷＲによってＨＶＩＣ１０Ｈに接続されている。
また、パワートランジスタＱ２１～Ｑ２３の上面のゲートパッドＧＰは、何れもワイヤＷＲによってＬＶＩＣ１０Ｌに接続されている。
このように、半導体モジュール６００をリードフレーム上に搭載して樹脂封止して半導体パッケージとすることで、ライン製造が可能となり、低コストで製品化することができる。
＜半導体モジュール７００＞
図１４は、実施の形態４の半導体モジュール４００を３相分の電力を出力する半導体モジュール７００として構成し、リードフレーム上に搭載して樹脂封止して半導体パッケージとした構成を示す図である。
図１４に示すように、パッケージ化された半導体モジュール７００においては、樹脂パッケージＰＧの対向する２辺のうち辺ＬＳには、ＰＷＭ信号ＳＵ、ＳＶおよびＳＷが入力されるフレーム端子ＴＦ、電源電圧ＶＤＤ２が供給されるフレーム端子ＴＦ、ＰＷＭ信号ＳＮＵ、ＳＮＶおよびＳＮＷが入力されるフレーム端子ＴＦ、電源電圧ＶＤＤ１が供給されるフレーム端子ＴＦ、クロック信号ＣＬＫ１が入力されるフレーム端子ＴＦおよびデータ信号Ｄ１が入力されるフレーム端子ＴＦが設けられている。
ＨＶＩＣ１０Ｈ、ＬＶＩＣ１０Ｌおよび内部コントローラＭＣＵ２は、フレームＦ１０に搭載され、フレームＦ１０の一部は辺ＬＳから突出するフレーム端子ＴＦとなって接地されている。なお、図１４においては、接地されるフレーム端子ＴＦが２カ所に設けられているが、１カ所だけとしても良い。
各フレーム端子ＦＴは、ワイヤＷＲによってＨＶＩＣ１０Ｈ、ＬＶＩＣ１０Ｌおよび内部コントローラＭＣＵ２に電気的に接続され、ＨＶＩＣ１０ＨとＬＶＩＣ１０Ｌとの間、およびＬＶＩＣ１０Ｌと内部コントローラＭＣＵ２との間もワイヤＷＲによって接続され、クロック信号ＣＬＫ２およびデータ信号Ｄ２がＬＶＩＣ１０Ｌに入力され、クロック信号ＣＬＫ２はＨＶＩＣ１０Ｈにも共通に入力され、ＨＶＩＣ１０ＨにはＬＶＩＣ１０Ｌからデータ信号Ｄ３が入力される。
辺ＬＳとは反対側の辺ＲＳには、主電源端子Ｐ、接地端子ＮＵ、ＮＶ、ＮＷおよび出力端子Ｕ、Ｖ、Ｗが設けられているが、これらの配置および構造は、図１２に示した半導体モジュール５００と同じである。
パワートランジスタＱ１１～Ｑ１３の上面のゲートパッドＧＰは、何れもワイヤＷＲによってＨＶＩＣ１０Ｈに接続され、パワートランジスタＱ１１～Ｑ１３の上面のエミッタ電極ＥＤは、何れもワイヤＷＲによってＨＶＩＣ１０Ｈに接続されている。
また、パワートランジスタＱ２１～Ｑ２３の上面のゲートパッドＧＰは、何れもワイヤＷＲによってＬＶＩＣ１０Ｌに接続されている。
このように、半導体モジュール７００をリードフレーム上に搭載して樹脂封止して半導体パッケージとすることで、ライン製造が可能となり、低コストで製品化することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１０ 駆動ＩＣ、１２ 書き込み制御部、１３ トリガモニタ、１４ データ取得・転送部、ＣＬＫ１，ＣＬＫ２ クロック信号、ＣＮＴ 制御信号、ＭＣＵ１ モータコントローラ、ＭＣＵ２ 内部コントローラ、ＭＭ メモリ、Ｑ１ 第１のパワートランジスタ、Ｑ２ 第２のパワートランジスタ、ＴＤ 可変遅延バッファ、ＶＤ１，ＶＤ２ 駆動能力可変ドライバ。

Claims (6)

  1. 動作特性を変更できる半導体モジュールであって、
    前記半導体モジュールは、
    第１の電位と前記第１の電位よりも低い第２の電位との間に直列に接続され、相補的に動作する第１および第２のトランジスタと、
    前記第１および第２のトランジスタを制御する制御回路と、
    外部に設けられたコントローラから動作特性の設定値を含むデータ信号を受信してメモリに格納した後、前記動作特性の設定値を前記制御回路に転送する内部コントローラと、を備え、
    前記データ信号は、
    前記動作特性の設定値、前記動作特性の設定値の前記制御回路への転送開始のタイミングを規定する特定のトリガ値の順に前記内部コントローラに送信され、
    前記内部コントローラは、
    前記メモリに前記特定のトリガ値が書き込まれたタイミングで、前記メモリに格納された前記動作特性の設定値を前記制御回路に転送し、
    前記制御回路は、
    前記第１および第２のトランジスタをそれぞれ駆動すると共に、前記半導体モジュールの動作特性を規定する第１および第２のドライバを有し、
    前記内部コントローラから転送された前記動作特性の設定値に基づいて前記第１および第２のドライバの設定を変更することで前記半導体モジュールの動作特性を変更する、半導体モジュール。
  2. 前記内部コントローラは、
    前記メモリ内に格納されたトリガ値をモニタし、前記コントローラから送信された前記特定のトリガ値に書き換えられたタイミングで特定の制御信号を出力するトリガモニタと、
    前記トリガモニタから前記特定の制御信号が入力された場合には、前記メモリへの前記データ信号の書き込みを禁止する書き込み制御部と、
    前記メモリへの前記データ信号の書き込みが禁止されている期間に、前記メモリに格納された前記動作特性の設定値を読み出して前記制御回路に転送する転送部と、を有し、
    前記トリガモニタは、
    前記動作特性の設定値の前記制御回路への転送が終了すると、前記メモリ内の前記特定のトリガ値を変更することで、前記書き込み制御部への前記特定の制御信号の入力を停止して前記メモリへの前記データ信号の書き込み禁止を解除する、請求項１記載の半導体モジュール。
  3. 前記コントローラと前記内部コントローラとの通信は、特定の通信規格による通信を行い、
    前記内部コントローラと前記制御回路との通信は、非通信規格による通信を行い、
    前記内部コントローラと前記制御回路との通信に使用される第２のクロック信号の周波数は、前記コントローラと前記内部コントローラとの通信に使用される第１のクロック信号の周波数よりも高く設定される、請求項１記載の半導体モジュール。
  4. 前記第１および第２のドライバの少なくとも一方は、
    前記半導体モジュールの複数の動作特性を変更可能とするように、可変遅延バッファおよびドライバを含み、
    前記可変遅延バッファおよび前記ドライバのそれぞれの設定を変更することで前記半導体モジュールの前記複数の動作特性を変更する、請求項１記載の半導体モジュール。
  5. 前記制御回路は、
    前記第１のトランジスタを制御する第１の制御回路と、
    前記第２のトランジスタを制御する第２の制御回路と、を含み、
    前記第１の制御回路は、前記第１のドライバを有し、
    前記第２の制御回路は、前記第２のドライバを有し、
    前記第１および第２の制御回路は、個別の集積回路として構成される、請求項１記載の半導体モジュール。
  6. 請求項１から請求項５の何れか１項に記載の半導体モジュールと、
    前記半導体モジュールを搭載するリードフレームと、
    前記半導体モジュールおよび前記リードフレームを封止する樹脂と、を備える、半導体パッケージ。
JP2019112507A 2019-06-18 2019-06-18 半導体モジュールおよび半導体パッケージ Active JP7076404B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019112507A JP7076404B2 (ja) 2019-06-18 2019-06-18 半導体モジュールおよび半導体パッケージ
US16/844,422 US10998902B2 (en) 2019-06-18 2020-04-09 Semiconductor module and semiconductor package
DE102020115419.4A DE102020115419A1 (de) 2019-06-18 2020-06-10 Halbleitermodul und Halbleiterbaugruppe
CN202010535691.0A CN112104250B (zh) 2019-06-18 2020-06-12 半导体模块及半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019112507A JP7076404B2 (ja) 2019-06-18 2019-06-18 半導体モジュールおよび半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2020205702A JP2020205702A (ja) 2020-12-24
JP7076404B2 true JP7076404B2 (ja) 2022-05-27

Family

ID=73654272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019112507A Active JP7076404B2 (ja) 2019-06-18 2019-06-18 半導体モジュールおよび半導体パッケージ

Country Status (4)

Country Link
US (1) US10998902B2 (ja)
JP (1) JP7076404B2 (ja)
CN (1) CN112104250B (ja)
DE (1) DE102020115419A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005143163A (ja) 2003-11-04 2005-06-02 Fuji Electric Fa Components & Systems Co Ltd インバータ装置の機能設定装置および機能設定方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325697B2 (ja) * 1994-01-20 2002-09-17 三菱電機株式会社 パワーデバイスの制御装置およびモータの駆動制御装置
JP3577847B2 (ja) * 1996-08-27 2004-10-20 富士電機デバイステクノロジー株式会社 電力変換装置のゲート駆動回路
JP3332810B2 (ja) * 1997-07-15 2002-10-07 株式会社日立製作所 インバータ制御装置
JP3674333B2 (ja) 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
DE10102940A1 (de) * 2001-01-23 2002-08-08 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Mikrocontroller, Schaltnetzteil, Vorschaltgerät zum Betrieb mindestens einer elektrischen Lampe und Verfahren zum Betreiben mindestens einer elektrischen Lampe
JP2005065364A (ja) * 2003-08-18 2005-03-10 Renesas Technology Corp 半導体集積回路および磁気ディスク記憶装置
DE102004048258A1 (de) 2004-10-04 2006-04-20 Trw Automotive Gmbh Verfahren und Schaltungsanordnung zur Ansteuerung eines Elektromotors für einen Gurtaufroller
JP2011087368A (ja) * 2009-10-14 2011-04-28 Panasonic Corp 電力変換モジュール及びそれを用いた電力変換装置あるいはモータ駆動装置あるいは空気調和機
JP2013051464A (ja) * 2011-08-30 2013-03-14 Elpida Memory Inc 半導体装置
US8917131B2 (en) * 2011-12-09 2014-12-23 Micron Technology, Inc. Slew rate modulation
JP6765358B2 (ja) * 2017-09-20 2020-10-07 三菱電機株式会社 パワーモジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005143163A (ja) 2003-11-04 2005-06-02 Fuji Electric Fa Components & Systems Co Ltd インバータ装置の機能設定装置および機能設定方法

Also Published As

Publication number Publication date
US10998902B2 (en) 2021-05-04
CN112104250A (zh) 2020-12-18
JP2020205702A (ja) 2020-12-24
CN112104250B (zh) 2023-11-07
US20200403612A1 (en) 2020-12-24
DE102020115419A1 (de) 2020-12-24

Similar Documents

Publication Publication Date Title
US6724237B2 (en) Semiconductor integrated circuit for multi-chip package with means to optimize internal drive capacity
JP6765358B2 (ja) パワーモジュール
US7928771B2 (en) Drive signal output circuit and multi-chip package
JP7076404B2 (ja) 半導体モジュールおよび半導体パッケージ
KR20030032842A (ko) 반도체장치
TWI277295B (en) High voltage switch circuit of semiconductor device
US6714047B2 (en) Semiconductor integrated circuit
US5764082A (en) Circuits, systems and methods for transferring data across a conductive line
KR102029594B1 (ko) 반도체 기억 장치, 그 제조 방법 및 데이터 스트로브 신호의 출력 방법
KR19980058197A (ko) 제어신호를 이용한 출력패드 회로
US6345365B1 (en) Semiconductor device with an external delay circuit that delays an internal clock
US6556485B2 (en) Output buffer capable of adjusting current drivability and semiconductor integrated circuit device having the same
JP5591594B2 (ja) 半導体デバイス
US6798236B2 (en) Output buffer circuit with power supply voltages different from a power supply voltage applied to an internal circuit
US6822921B2 (en) Semiconductor device having semiconductor memory
JP2001015680A (ja) 半導体集積回路装置
JP3797474B2 (ja) 半導体集積回路およびそれを用いた半導体装置
US6891771B2 (en) Circuit and method for selecting an operational voltage mode in a semiconductor memory device
US6229369B1 (en) Clock control circuit
JP2008258816A (ja) 半導体装置、半導体装置の駆動能力切り替え方法および半導体装置を含むシステム
CN219592385U (zh) 一种可选输出的集成钟振控制器
US6177833B1 (en) Integrated circuit module having reduced impedance and method of providing the same
JP2004259341A (ja) 半導体装置
US20150009764A1 (en) Output circuit and semiconductor storage device
JPH09181260A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220517

R150 Certificate of patent or registration of utility model

Ref document number: 7076404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150