JP7076046B2 - 多重デジタル復調器を使用してデジタル信号を復調するための方法 - Google Patents

多重デジタル復調器を使用してデジタル信号を復調するための方法 Download PDF

Info

Publication number
JP7076046B2
JP7076046B2 JP2021520464A JP2021520464A JP7076046B2 JP 7076046 B2 JP7076046 B2 JP 7076046B2 JP 2021520464 A JP2021520464 A JP 2021520464A JP 2021520464 A JP2021520464 A JP 2021520464A JP 7076046 B2 JP7076046 B2 JP 7076046B2
Authority
JP
Japan
Prior art keywords
sample
symbol
block
sequence
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021520464A
Other languages
English (en)
Other versions
JP2021525995A (ja
Inventor
トマ,アラン
ルボー,ジャン-マルク
オギャルド,スタニスラス
ブイッソン,エマニュエル
ガイ,アドリアン
Original Assignee
サフラン・データ・システムズ
サントル・ナシオナル・デテュドゥ・スパシアル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サフラン・データ・システムズ, サントル・ナシオナル・デテュドゥ・スパシアル filed Critical サフラン・データ・システムズ
Publication of JP2021525995A publication Critical patent/JP2021525995A/ja
Application granted granted Critical
Publication of JP7076046B2 publication Critical patent/JP7076046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/233Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2338Demodulator circuits; Receiver circuits using non-coherent demodulation using sampling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/06Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、信号のデジタル復調の分野に関する。
それ自体が知られている様式において、デジタル復調器は、入力としてデジタル信号サンプルを取り、これらのサンプルは、例えば、アナログ無線信号のデジタル化により得られる。
デジタル復調器は、ハードウェアまたはソフトウェア形態で実装され得る。
例えば、特定用途向け集積回路(ASIC)、さもなければプログラマブル論理回路(FPGAなど)が、ハードウェアデジタル復調器として使用され得る。これらの回路は両方が、復調に専用であるという性質を共有する。そのような回路によって、非常に高い復調スループットを達成することが可能である。しかしながら、これらの論理回路は多くの欠点を有し:論理回路は、立ち上げにおいて、および、更新の際に、少なからぬ開発および品質保証時間を要する専用のハードウェア構成を当然ながら要する。それらの論理回路のアーキテクチャは、入力においてサンプルの継続的なストリームを処理するように設計され、最大スループット特性を有する。「バースト」変調またはパイロットシンボル支援変調(pilot-symbol assisted modulation)の特別の場合を除いて、スループットを増大する目的のために、いくつかのハードウェアデジタル復調器を並列に稼働させることは、現在は可能でなく、より低いスループットのいくつかのキャリアを処理するために1つを共有することが可能であるにすぎない。
ソフトウェアデジタル復調器は、デジタル復調に専用のコンピュータプログラムであり、汎用(generic)プロセッサ、すなわち、このタスクに対して特に設計されないプロセッサにより実行されることができる。ソフトウェアデジタル復調器の知られている例は、GNU Radioである。
ハードウェアデジタル復調器によって遭遇される、実装に関する重い制約、「モジュール性」およびポーティングは、ソフトウェアデジタル復調器が使用されるときに除去される。
しかしながら、そのようなプログラムを実行する汎用プロセッサにより達成され得る最大復調スループットは、サンプルが逐次的に処理されるという事実を考え合わせると、そのプロセッサのクロック周波数に制限され、そのクロック周波数に比例する。かくして、単一のソフトウェア復調器により上回られ得ない最大スループットが依然として存する。
このスループット限度を上昇させるために、いくつかのソフトウェアデジタル復調器を並列に使用することが構想され得る。しかしながら、いくつかのデジタル復調器の使用は、ソフトウェアのものでさえ、新しい問題を出現させる。
この問題を理解するために、デジタル復調器は、復調されたシンボルをサンプルから作り出すことができる前に、デジタル復調器が入力として受信するデジタル信号サンプルを基にして、キャリアおよび/またはシンボルレートの同期を実施しなければならないということが想起されるべきである。そのような同期は、特定の実装において、位相ロックループ(PLL)を用いて実装される。選定される実装が何であれ、デジタル復調器が、入力として受信されるデジタル信号サンプルを復調されたシンボルへと変換することを開始することができるのは、一旦この同期が有効になってようやくのことである。さらにまた、デジタル復調器は、この同期を成功裏に完了するために、デジタル信号サンプルを消費しなければならない。かくして、同期が有効である前にデジタル復調器により消費されるデジタル信号サンプルに対応するシンボルは、必然的に失われ、または、少なくとも、準最適なエラー確率を伴うシンボルを作り出す。
単一のデジタル復調器を伴う従来のアーキテクチャにおいて、復調器自体を、その復調器が受信する入力サンプルに関して同期させるために、復調器によりとられる時間により引き起こされる、信号からの数個の最初のシンボルの損失は、あまり損害を与えるものではない。このことはなぜならば、一旦同期が有効になると、この損失は繰り返されないからである。
並列に作動するいくつかの独立したデジタル復調器を含むアーキテクチャにおいて、事態は非常に異なることになる。復調されることになるデジタル入力信号が、サンプルのブロックへと分割され、これらのブロックが、異なるデジタル復調器により並列に処理されるならば、各デジタル復調器が、それが受信する新しいブロックに関する新しい同期を実装することが必要であることになる。その結果、失われる信号シンボルの数は、並列に使用されるデジタル復調器の数とともに増大することになり、損失は、復調される各ブロックとともに繰り返されることになる。
当該の本発明は、並列計算パワーを保存しながら、この問題を解決することを提案する。
本発明の1つの目標は、シンボルの損失なしに、増大されたスループットによって信号をデジタル的に復調すること、または、より一般的には、所与のスループットにおいて要される計算パワーを最適化することである。
本発明の第1の態様によれば、少なくとも1つの変調されたアナログ信号から生じるデジタル信号サンプルのシーケンスを処理するための方法であって、サンプルシーケンスは、第1のサンプルサブシーケンスと、第1のサンプルサブシーケンスとは別個の第2のサンプルサブシーケンスとを含み、方法は:
・第1のサンプルサブシーケンスを含む第1のサンプルブロック、および、第2のサンプルサブシーケンスが後に続くヘッダサンプルを含む第2のサンプルブロックを形成するステップ、
・第1のシンボルブロックを作り出すように、第1のデジタル復調器により、デジタル信号サンプルの第1のブロックを復調するステップ、
・第2のシンボルブロックを作り出すように、第1のデジタル復調器から独立した第2のデジタル復調器により、デジタル信号サンプルの第2のブロックを復調するステップであって、第2のデジタル復調器は、ヘッダサンプルから開始して、キャリアおよび/またはシンボルレート同期を実装し、入力として第2のサンプルブロックを取り、ヘッダサンプルは、第2のデジタル復調器が第2のサンプルサブシーケンスを復調することを開始する前に同期が有効であるために適した数の同期サンプルを含む、ステップ、
・第1のシンボルブロックから生じるシンボルシーケンスを、第2のシンボルブロックから生じるシンボルシーケンスと連結することにより、出力シンボルシーケンスを復元するステップ
を含む、方法が、かくして提供される。
その上、第1のサンプルサブシーケンスは、第1のサンプルブロックの末尾(tail)サンプルを含み、第2のサンプルブロックのヘッダサンプルは、末尾サンプルに対応する。換言すれば、第1のデジタル復調器により処理される第1のサンプルブロックの終了と、第2のデジタル復調器により処理される第2のサンプルブロックの開始との間に重複が存する。第1のサンプルブロックの最後のサンプルと、第2のサンプルブロックのヘッダサンプルとの間の重複を使用する事実は、実装するのが特に簡単である利点を有する。
2つのデジタル復調器は独立しているので、それらは、それらに供給されるブロックを復調するために、並列に使用され得る。デジタル復調器を合わせて使用することは、それゆえに、単一の復調器のパワーを増大することによるよりも、より高価でない方法で、より高い復調器スループットを得ることを可能にする。
加えて、ヘッダサンプルの存在のせいで、第2のデジタル復調器が第2のサンプルブロック内に収容されるサンプルの第2のサブシーケンスを復調することを開始する前に、キャリアおよび/またはシンボルレート同期は有効である。このことは、特定のシンボルが、出力信号から、その出力信号が最終的に復元されるときに失われていることを回避することを可能にする。
本発明の第1の態様による方法は、単独で、または、組み合わせて取られる、以下の特徴を使用して完了されることが、このことが技術的に可能であるときに行われ得る。
ヘッダサンプルは、第2のサンプルブロック内に、同期サンプル(E6)と第2のサンプルサブシーケンス(E10-E14)との間に置かれるガードサンプル(E7-E9)をさらに含むことができ、ガードサンプルは、デジタル信号サンプルのシーケンスにおいてシンボルあたりのサンプルの最大の数より大きい数のものである。これらの特徴により提供される効果を理解するために、変調されたアナログ信号のサンプリングは非同期的である、すなわち、サンプリングのレートは送信器から独立したクロックにより支配されるということ、および、アナログ信号サンプルあたりのサンプルの数は(特に、アナログ信号が、送信器により送信され、次いで、送信器に対して相対的に動いている受信器により取得されたときのドップラー効果により)経時的に変動し得るということが想起されるべきである。その結果、同期により消費されるヘッダサンプルの数も変動し得る。ガードサンプルは、したがって、第2のサンプルセット内に収容されるシンボルが、これらの状況においてでさえ、ロックされる前にループにより消費されることにならないということを保証する効果を有する。
第2のサンプルブロックを受信した第2のデジタル復調器は、ヘッダサンプルが第2の復調器により消費されていない限り、シンボルを作り出さないように構成され得る。
方法は、第1のデジタル復調器による、第1のシンボルブロックに関係するメタデータの第1のセットの生成と、第2のデジタル復調器による、第2のシンボルブロックに関係するメタデータの第2のセットの生成とを含むことができ、復元が、メタデータの第1のセット、および、メタデータの第2のセットを使用して実装される。
方法は、メタデータの第1のセット、および、メタデータの第2のセットを使用して、第1のシンボルブロックの少なくとも1つのシンボルと、第2のシンボルブロックの少なくとも1つのシンボルとの間の冗長性を検出するステップと、冗長であると検出された2つのシンボルのうち1つのみを出力シーケンスにおいて保持するステップとをさらに含むことができる。これらのステップは、第1のデジタル復調器および第2のデジタル復調器それぞれにより処理されるサンプルブロックに対して選定されるサイズが何であれ、出力信号においての冗長なシンボルの出現を回避することを可能にする。
第1の変形例において、方法は、第1のシンボルブロックと関連付けられる信号対ノイズ比、および、第2のシンボルブロックと関連付けられる信号対ノイズ比の推定を含み、2つの冗長なシンボルのうち、出力信号において保持されるシンボルは、2つの推定された信号対ノイズ比のうち、最も高い信号対ノイズ比と関連付けられるシンボルブロックから生じるシンボルである。このことは、エラーが、含まれるシンボルにおいて存在することのリスクを最小化する効果を有する。
第2の変形例において、冗長であると検出された2つのシンボルのうち、出力シーケンスにおいて保持されるシンボルは、第1のシンボルブロックの冗長なシンボルであり、第2のシンボルブロックから生じるシンボルシーケンスは、出力シンボルシーケンスにおいて、第1のシンボルブロックから生じるシンボルシーケンスの後に続くということが理解される。
以下の特徴が、さらにまた提供され得る:
・メタデータの第1のセットは、第1の復調器により決定され、第1のサンプルブロック内で最終シンボルを位置特定することを可能にする、第1の位置を含み、
・メタデータの第2のセットは、第1の復調器により決定され、第2のサンプルブロック内で最初のシンボルを位置特定することを可能にする、第2の位置を含み、
・第1のシンボルブロックと第2のシンボルブロックとの間の冗長なブロックの数は、第1の位置と第2の位置との間の分離に応じて計算される。
方法は、第1のデジタル復調器による、第1のシンボルブロック、およびメタデータの第1のセットを含む第1のフレームの生成と、第2のデジタル復調器による、第2のシンボルブロック、およびメタデータの第2のセットを含む第2のフレームの生成とをさらに含むことができる。これらの位置を、復調されたシンボルを含むフレーム内に含む事実は、デジタル復調器から、出力信号の復元を実装する復元モジュールへのデータの単一のリンキングしか要さないという利点を有する。
メタデータの第1のセットは、第1のフレーム内の第1のシンボルブロックの後に続くサフィックスを形成することができ、メタデータの第2のセットは、第2のフレーム内の第2のシンボルブロックが後に続くプレフィックスを形成することができる。メタデータを、復調されたシンボルも含むフレームのプレフィックス内に、およびサフィックス内に配する事実は、復調を並列に実装することにより誘導されるレイテンシ現象を低減する利点を有する。出力信号を復元することを担当する復元モジュールは、特に、第2のフレームの全体を受信し終えることなく、第1のシンボルブロックと第2のシンボルブロックとの間のいかなる冗長性も検出する能力がある。
方法は、
・第1のデジタル復調器により、第1のシンボルブロックと関連付けられる第1の同期させられるキャリア位相を推定するステップ、
・第2のデジタル復調器により、第2のシンボルブロックと関連付けられる第2の同期させられるキャリア位相を推定するステップ、
・同期させられるキャリア同期の2つの位相が異なるならば、出力信号を復元する前に、この位相差を取り除くように、シンボルブロックのうちの一方を、他方のシンボルブロックとの関連で調整するステップ
をさらに含むことができる。
これらの特徴は、位相アンビギュイティを有するコンステレーションにより、前に変調された信号から生じるサンプルの、正しい復調を可能とする効果を有する。
第1の位相は、例えば、メタデータの第1のセット内に含まれ、第2の位相は、例えば、メタデータの第2のセット内に含まれる。
方法は、形成される第2のサンプルブロックに関係するメタデータの生成をさらに含むことができ、前記メタデータは、第2のデジタル復調器に送信され、第2のサンプルブロックのサンプルの総数、および/または、ブロックの同期サンプルの数、および/または、デジタル信号サンプルのシーケンスの中心周波数を含む。これらのメタデータのおかげで、第2のデジタル復調器は、セットから生じる最初のサンプルが、同期が有効である前に不当に消費されたかどうか、換言すれば、ヘッダサンプルが、復調器出力においてのシンボル損失を回避するのに十分な数においてのものであったかどうかを自律的に決定する能力がある。これらのメタデータは、それゆえに、第2のデジタル復調器が、それ自体が、適用可能な場合に、アラートを段階的に拡大する、または、任意の他の適切な方策をとる可能性を供する。
方法は、
・デジタル信号サンプルのシーケンスの中心周波数と、予想される中心周波数との間の周波数分離を決定するステップ、
・サンプルブロックを形成するステップを実装する前に、周波数分離によってデジタル信号サンプルのシーケンスを、サンプルシーケンスにおいてのこの分離を除去するために補正する、さもなければ、デジタル復調器のうちの1つにより、サンプルブロックのうちの1つを補正するステップ
を含むことができる。
補正は、サンプルブロックの形成の前になされるので、この補正は、処理されることになるサンプルブロックあたり単一の回数行われる。この解決策は、使用されるデジタル復調器の各々により行われる、周波数分離の決定、またはさらに、後続の補正を有することに本質がある解決策より、リソースに関して経済的である。
本発明の第2の態様によれば、プログラムコード命令であって、このプログラムが少なくとも1つのプロセッサにより実行されるとき、本発明の第1の態様による方法のステップを実行するためのプログラムコード命令を含む、コンピュータプログラム製品が、さらには提供される。
本発明の第3の態様によれば、少なくとも1つの変調されたアナログ信号から生じるデジタル信号サンプルのシーケンスを処理するためのデバイスであって、サンプルシーケンスは、第1のサンプルサブシーケンスと、第1のサンプルサブシーケンスとは別個の第2のサンプルサブシーケンスとを含み、処理デバイスは:
・第1のサンプルサブシーケンスを含む第1のサンプルブロックを形成するように、および、第2のサンプルサブシーケンスが後に続くヘッダサンプルを含む第2のサンプルブロックを形成するように構成されるディストリビュータ、
・第1のシンボルブロックを作り出すように、デジタル信号サンプルの第1のブロックを復調するように構成される第1のデジタル復調器、
・第1のデジタル復調器から独立した、および、第2のシンボルブロックを作り出すように、デジタル信号サンプルの第2のブロックを復調するように構成される、第2のデジタル復調器であって、ヘッダサンプルから開始して、キャリアおよび/またはシンボルレート同期を実装するように、ならびに、入力として第2のサンプルブロックを取るように構成され、ヘッダサンプルは、第2のデジタル復調器が第2のサンプルサブシーケンスを復調することを開始する前に同期が有効であるために適した数においての同期サンプルを含む、第2のデジタル復調器、
・第1のシンボルブロックから生じるシンボルシーケンスを、第2のブロックから生じるシンボルシーケンスと連結することにより、出力シンボルシーケンスを復元するように構成される復元モジュール
を含む、デバイスも提供される。
第1のサンプルサブシーケンスは、第1のサンプルブロックの末尾サンプルを含み、第2のサンプルブロックのヘッダサンプルは、末尾サンプルに対応する。
本発明の他の特徴、目標、および利点は、以下の説明から明らかになることになり、その説明は、純粋に例示的および非限定的であり、添付される図面を参照して読まれなければならない。
本発明の実施形態による、変調されたアナログ信号の受信器を概略的に例示する図である。 図1の受信器により実装されることができる、信号を処理するための方法のステップのブロック線図である。 そのブロック線図が図2において示される方法の異なる段階において生成される例データを例示する図である。 そのブロック線図が図2において示される方法の異なる段階において生成される例データを例示する図である。 そのブロック線図が図2において示される方法の異なる段階において生成される例データを例示する図である。 並列に使用される復調器の数に応じての、この方法を用いて得られるスループットを示す線図である。
すべての図において、同様の要素は、同一の参照番号をもつ。
1/ 変調されたアナログ信号の受信器
図1を参照すると、無線アンテナ2と結合される受信器1は、アナログ-デジタル変換器4と、デジタル信号サンプルを処理するためのデバイス6とを含む。
無線アンテナ2は、遠隔の送信器により、前に変調されたアナログ信号を取得することに適している。
アナログ-デジタル変換器4は、アンテナ2により取得された変調されたアナログ信号をデジタル化するように、すなわち、このアナログ信号を基にして、デジタル信号サンプルの継続的なストリームを作り出すように構成され、ストリームそれ自体は、サンプルのシーケンスへと継続的に分割されるストリームである。アナログ変換器は、あらかじめ決定されたサンプリング周波数において作動する。
処理デバイス6は、ディストリビュータ8と、複数のデジタル復調器10と、復元モジュール(または「シリアライザ」)12とを含む。
処理デバイス6は、また、好ましくはディストリビュータ8の上流に配置される、キャリア周波数検出および/または補正モジュール7を含むことができる。この検出モジュール7は、例えば、アナログ-デジタル変換器4によりデジタル化された信号のスペクトル分析により、中心周波数誤差を推定し、適用可能な場合に補正することの機能を有する(この処理は、当業者に知られている)。
ディストリビュータ8は、アナログ-デジタル変換器により作り出されるサンプルからサンプルブロックを形成することの機能を有する。
ディストリビュータ8は、かくして、信号サンプルおよびまたは信号サンプルブロックを記憶するための、1つ以上のバッファメモリと、ブロックの創出を実装するためのプロセッサとを含むことができる。
デジタル復調器10は、互いから独立しており、かくしてその結果、並列に動作することができる。
デジタル復調器10は、好ましくは「ソフトウェア」タイプのものである。換言すれば、各デジタル復調器は、デジタル復調プログラムを実行するように構成される、例えばプロセッサなどの実行ユニットを含む。
例えば、CPUまたはGPUが、デジタル復調器10として、または、いくつかのデジタル復調器10のセットとして使用され得る。1つ以上のプロセッサを取り除くように、各復調器が提供され得るものであり;全く同じプロセッサにより共有される時間期間において実行されるいくつかの並列タスクに対応するように、より多くのデジタル復調器が、また提供され得る。
デジタル復調器10は、同一である、または異なることがある。
各デジタル復調器10は、ディストリビュータ8により形成されるサンプルブロックを受信するように、および、このブロックからシンボルブロックを作り出すように配置される。慣例により、この本文において、用語「シンボル」は、復調されたデジタルデータを暗黙裡に指し、用語「サンプル」は、まだ復調されていないデジタルデータを暗黙裡に指す。
復元モジュール12は、異なるデジタル復調器により作り出されるシンボルブロックを受信するように配置される。この復元モジュール12の主な機能は、理想的には送信器による変調を経た元の信号に対応する、送信されたシンボルの継続的なシーケンスを復元することである。この目的のために、復元モジュール12は、例えば、少なくとも1つのプロセッサと、少なくとも1つのバッファメモリとを含む。
2/ 変調されたアナログ信号を処理するための方法
図2を参照すると、受信器1は、以下のステップを実装する。
無線アンテナ2は、前に変調されたアナログ信号を取得する(ステップ100)。
この取得された信号を基にして、アナログ-デジタル変換器4は、サンプルの継続的なストリームを作り出し、このストリームは、それ自体は、デジタル信号サンプルのシーケンスへと分割されることができる(ステップ102)。
以下の本文にあるのは、ストリーム内に収容される各サンプルシーケンスに対して実装され、繰り返されるステップの説明である。
周波数分離が、デジタル信号サンプルのシーケンスの中心周波数と、受信器1により予想される中心周波数との間で決定される。デジタル信号サンプルのシーケンスの補正が、次いで、サンプルシーケンスにおいてのこの分離を除去するためになされる(ステップ104)。実施形態において、この補正は、検出モジュール7においての周波数変換によりなされ、別の実施形態において、デジタル復調器10は、メタデータのアイテムにより、この中心周波数を通知され、例えば、PLLをこの値に初期化する。
シーケンスのサンプルは、シンボルシーケンスを得るように、復調を経ることを意図される。デジタル化機能4においてのサンプリングは、シンボルレートと同期的である必要はなく、シンボル期間内に含まれる瞬時サンプルの数は、E(Ts)とE(Ts)+1との間で変動することがあり、ここでTsは、サンプル期間で計数されるシンボル期間であり、Tsは整数ではなく、Eは整数部分を意味する。図3は、かくして、14個のサンプルE1からE14のシーケンスの例を示し、そのシーケンスを基にして、S1からS6と参照された6つのシンボルのみが、復調により得られ得る。特に、サンプルE2およびE3は、シンボルS1の期間内にあり、サンプルE11、E12、およびE13は、シンボルS6の期間内にある。この例シーケンスにおいて、シンボルあたりのサンプルの平均数は2.33である。
(何らかの周波数補正の後の)サンプルシーケンスは、ディストリビュータ8に供給される。
形式的に、サンプルシーケンスは、1からKの範囲のインデックスを伴うK個の異なるサンプルサブシーケンスの順序付けされたセットへと区分化され得る。慣例により、これらのインデックスは、シーケンスの読み出しの順序に対応し、すなわち、インデックス1のサブシーケンスは、シーケンスの頭に置かれ、インデックスKのサブシーケンスは、シーケンスの終了にある。単一のデジタル復調器が、完全なサンプルシーケンスを復調しなければならない(そのことは、下記でわかるように、本方法の間に実行されない)ならば、このデジタル復調器は、インデックス1のサブシーケンスを最初に読み出すことになり、インデックスKのサブシーケンスを読み出すことにより終えることになる。
ディストリビュータ8は、サンプルシーケンスからK個のサンプルブロックを形成する(ステップ106)。創出されるブロックの数Kは、引き続いて使用されることになる処理デバイスのデジタル復調器の数に等しい。
一般的な規則として、ディストリビュータ8により受信されるシーケンスの各サンプルは、ディストリビュータ8により形成される少なくとも1つのブロック内に見出される。
1からKの範囲の任意のiに対して、インデックスiのサンプルブロックは、ディストリビュータ8により受信されるサンプルシーケンスからとられるインデックスiのサンプルのサブシーケンスが後に続くヘッダサンプルを含む。
各サンプルブロックのヘッダサンプルそれら自体は、ディストリビュータ8により受信されるサンプルシーケンスから生じる。
ヘッダサンプルは、この順序で、同期サンプルと、ガードサンプルとを含む。同期およびガードサンプルの数は、あらかじめ決定される(下記で、これらの数が個別の方法で選定されるということを確かめることになる)。
インデックスiのサンプルサブシーケンスは、インデックスiのサンプルブロック内のガードサンプルのすぐ後に続く。
有利には、2からKの範囲の任意のiに対して、インデックスiのサンプルブロックのヘッダサンプルは、インデックスi-1のサンプルブロックの末尾サンプルに対応する。換言すれば、それぞれのインデックスiおよびi-1の2つのサンプルブロックの間に重複が存する。そのような重複は、それがディストリビュータ8によるブロックの形成の実装を大幅に単純化するので、特に有利である。
2つのブロック(K=2)が、図3において例示されるサンプルシーケンスを基にして形成される、図4において例示される例を取り上げる。この例において、ディストリビュータ8により形成される(図4の上部部分においての)インデックス1の第1のブロックは、9つのサンプルE1-E9を含み、ディストリビュータ8により形成される(図4の下部部分においての)インデックス2の第2のブロックは、9つのサンプルE6-14を含む。第2のサンプルブロックは、サンプルシーケンスE1-E14から生じる5つのサンプルのサブシーケンスE10-E14が後に続く、4つのヘッダサンプルE6からE9を含む。ヘッダサンプルE6-E9は、3つのガードサンプルE7-E9が後に続く、単一の同期サンプルE6を含む。前に説明された有利な変形例実施形態によれば、(インデックス2の)第2のサンプルブロックの4つのヘッダサンプルE6-E9は、(インデックス1の)第1のサンプルブロックの4つの末尾サンプルに対応するので、形成される2つのサンプルブロックの間に重複が存するということが認められる。この重複は、図4の2つの点線により例示される。
ディストリビュータ8により形成されるK個のブロックは、次いで、処理デバイス6のK個の異なるデジタル復調器10に送信される。慣例により、インデックスiのデジタル復調器は、インデックスiのサンプルブロックを受信する復調器に選ばれる。
1からKの範囲の任意のiに対して、インデックスiのデジタル復調器10は、以下のステップを実装する。
シンボルを作り出すことができる前に、インデックスiのデジタル復調器10は、それが入力として受信するデジタル信号サンプルを基にして、キャリアおよび/またはシンボルレート同期をなす。当業者に知られているこの同期は、例えば、位相ロックループ(PLL)を用いて、さもなければ、自動周波数制御(AFC)、または、例えばClassen-Meyrタイプの推定器などの推定器などの、任意の他の手段により実装される。
2つの連続的な期間が、インデックスiのサンプルブロックの、インデックスiのデジタル復調器10による処理の間に識別され得る:
・その間、復調器10により実装されるキャリアおよび/またはシンボルレート同期がまだ有効でない、および、その間、インデックスiのサンプルブロックのサンプルが、復調器10により、ただし、復調器が正しいシンボルを作り出すことなく消費される、取得の期間。
・同期が有効であると検出される時間から開始する、および、その間、復調器10が、入力としてインデックスiのサンプルブロックの他のサンプルを消費し、出力としてシンボルを作り出す、継続の期間。
取得期間の間、インデックスiのデジタル復調器10は、ヘッダサンプル、およびより詳しくは、同期サンプルを消費することにより開始する。
インデックスiのサンプルブロックの同期サンプルの数は、インデックスiのデジタル復調器10が、シンボルを作り出すために、ヘッダサンプルの後のブロック内に置かれる、インデックスiのサンプルサブシーケンスを消費することを開始する前に、同期が有効である - 換言すれば、取得期間が終えられる - ように選定される。このことは、元の信号の特定のシンボルが、インデックスiのこのサブシーケンスの特定のサンプルが取得期間の間に復調器により消費されるという事実に起因して、失われる、またはエラーを含むことを回避することを可能にする。
同期サンプルのこの数は、かくして、ディストリビュータ8に知られており、ディストリビュータ8により、インデックスiのサンプルブロックを形成するために使用される。同期サンプルのこの数は、ディストリビュータ8のメモリ内に、ディストリビュータ8の開始の前に記憶され得る。この数は、適用可能な場合に、アンテナ2により捕らえられるアナログ信号に応じてディストリビュータ8により修正され得る。
同期サンプルの数を決定するために、当業者は、例えば、2次のPLLによる同期の場合、以下のように進むことができ、当業者は、受信器1の入力においての、周波数の、および、予想される信号対ノイズ比(SNR)の所望される最大変動と適合する、利用可能な周波数ωのループ帯域を規定する。取得時間は、したがって2π/ωであり、ここでωは、シンボルレートに依存する(シンボルレートの百分率である)。ヘッダは、次いで、送信されたシンボルの数において計算され得る。Nseを、送信されたシンボルの数とする。発振器ドリフト、ドップラー効果、その他の後の、送信器対受信器クロックの比Pの形態での周波数分離の知識は、その周波数分離から、受信においてのレートRSに関する不確定度P*RSを推測することを可能にし、その周波数分離から、受信においてのサンプルの数Neにおいてのヘッダのサイズを推測することを可能にする。このことは、
Ne=E[P*Nse*オーバーサンプリング]+1
を与え、ここで「オーバーサンプリング」は、整数オーバーサンプリング因子である。
それら自体において、同期サンプルは、取得期間の不可避の存在により引き起こされるシンボル損失を回避するのに十分である。しかしながら、別の現象が、いずれのデジタル復調器によっても生成されないことになるシンボルの脱落を引き起こすことがある。このことは、デジタル復調器が、一旦ロックされると、シンボルを計算するために、最小の数の連続するサンプルを要するという事実を考慮に入れる間隔問題である。サンプリング期間に対するそのシンボルの相対的位置によって、この数は変動することがあり、Lですべてのシナリオに対するこの最大長さを意味する。
この問題を改善するために、ガードサンプルの数は、L個のサンプルのいかなる連続する群も、同期サンプルの除去の後に、少なくとも1つのブロックi内に存在するということを保証するように選定される。このことは、シンボルが、生成されることになる同期サンプルの使用を要さないということを保証することを可能にする。
ガードサンプルの数は、同期サンプルの数に類似して、ディストリビュータ8に知られており、後者により、サンプルブロックを形成するために使用される(ヘッダサンプルの数は、同期サンプルの数、および、ガードサンプルの数の総和である)。ガードサンプルの数は、ディストリビュータ8のメモリ内に、そのディストリビュータ8が使用される前に記憶され得る。この数は、適用可能な場合に、アンテナによりピックアップされたアナログ信号に応じてディストリビュータ8により修正され得る。
ガードサンプルの数を決定するために、当業者は、以下のように進むことができ:最小の数はL-1であり、ここでLは、復調器においてのカスケードにおいて使用されるすべてのフィルタを考慮に入れた、最も長い等価フィルタのサイズである。最も単純な復調器において、L=E(Ts)+1であり:フィルタは、少なくともシンボル持続期間に等しい。
復調器は、出力として、すべてのサンプルがブロックの終了までずっと消費されるまで、シンボルのシーケンスを供給する。3つの実施形態が、シンボルシーケンスの開始に対して構想される。第1の実施形態において、デジタル復調器10は、取得期間の間を含めて、ブロックのサンプルの消費の開始からシンボルを生成するが、この場合、準最適なエラー確率により影響を及ぼされて生成される最初のシンボルは、使用されないことになる。第2の実施形態において、デジタル復調器は、シンボルを、継続期間の間にのみ生成し、取得期間の間には生成せず;この場合、生成されるシンボルは使用可能であるが、最初のシンボルの位置は、ブロックの開始に対してランダムである。好ましい実施形態である(および、以後は「サイレントヘッダ」実施形態と呼称されることになる)第3の実施形態において、デジタル復調器10は、それがヘッダを消費する後にサブシーケンスに達する瞬間からシンボルを生成する。後者の場合、すべてのシンボルは正しく、最初に生成されるシンボルの位置不確定度は、最小に低減される。この後者の実施形態は、デジタル復調器がヘッダサンプルの数を知っているときに可能であるのみである。
しかしながら、インデックスiのデジタル復調器10に、インデックスiのサンプルブロックを処理させることは、そのデジタル復調器が、サンプルブロックが収容する同期またはガードサンプルの数の知識なしで可能である。変形例において、デジタル復調器10は、ディストリビュータ8と同じ方法で、それらのデジタル復調器の開始の前に、これらの2つの値によって構成される。好ましい別の変形例において、ディストリビュータ8は、異なる復調器に、ディストリビュータがそれらの復調器に送信しているブロックのサイズを通知する。かくして、ディストリビュータ8は、サンプルのK個のブロックのみではなく、ブロックに関係するメタデータのK個のセットも生成し、インデックスiのサンプルブロックに関係するメタデータの各セットは、以下のサイズ:
・インデックスiのサンプルブロックの同期サンプルの数、
・インデックスiのサンプルブロックのガードサンプルの数、
・インデックスiのサンプルブロックのヘッダサンプルの数(2つの前の数の総和)、
・インデックスiのサブシーケンスのサンプルの数、
・インデックスiのサンプルブロックのサンプルの総数(2つの前の数の総和)。
のうちの少なくとも1つを収容する。
復調器は、情報のこの後者のアイテムが、復調器に送信されることなく復調器に知られ得るように、ブロックのサンプルを計数することの可能性を有するということが、ここでは明記される。しかしながら、データのこのアイテムは、復調器にそのアイテムを確立するための追加的な動作の使用を要させたくない場合、一旦ブロックのサンプルが消費されるとようやく知られることになる。
かくして、何であれ何らかの理由のために、インデックスiのデジタル復調器10により実装される同期が、インデックスiのサンプルを消費するならば、そして、インデックスiのサンプルブロック内のヘッダサンプルの存在にもかかわらず、そのようにするならば、デジタル復調器10は、これらのメタデータのおかげで、この問題をはらむ状況を検出し、この場合、適切なアクション(アラート信号の送信、デジタル復調器10の停止、その他)を実装することの可能性を有する。そのような検出を実装するために、デジタル復調器10は、単純に、そのデジタル復調器が受信したインデックスiのサンプルブロック内の、そのデジタル復調器が消費するサンプルを計数し、一旦同期が有効になると、計数されたサンプルのこの数を、メタデータにおいてディストリビュータ8により、または、初期構成により、そのデジタル復調器に供給されている同期サンプルの数と比較することができる。
同じ方法で、サイレントヘッダ実施形態において、復調器は、サブシーケンスの最初のサンプルに達する前に、すなわち、すべてのヘッダサンプル、および、すぐ後に続く1つを消費する後に、何らのシンボルも生成しない。今回は、この配置を実装するために、復調器は、消費されたサンプルの数が、1を加算する後の、メタデータにおいてディストリビュータ8により(または、初期構成により)、復調器に供給されているヘッダサンプルの数にその時達していないならば、計算されたばかりのいかなるシンボルも棄却する。このことは、それゆえに、いかなる生成されるシンボルも、したがって、多くてもL個の最後のサンプルを使用して計算されていることになり、それらのサンプルのどれも、ガードの前にある同期サンプルから取り出されていないことになるということを保証する。
ディストリビュータ8は、また、メタデータにおいて:
・ディストリビュータの配置の順序でのブロックの番号
・ブロックの最初のサンプルの、シーケンスにおいての順序の番号
・(ヘッダの後の)サブシーケンスの最初のサンプルの、シーケンスにおいての順序の番号
などの番号付けインデックスを供給することにより、デジタル復調器10に通知することができる。
これらの組み合わされたデータのいくつかは、これから、減算により、ヘッダの、またはブロックのサイズを推測することを可能にし、そのことは、したがって、これらのメタデータの送信に関して節約をなすことを可能にする。下記でわかるように、これらの番号付けメタデータは、デジタル復調器10が、復元モジュール12による使用のためのメタデータを形成することを可能とする。
例えばデジタル信号サンプルのシーケンスの中心周波数などの他のデータが、メタデータにおいてデジタル復調器10に、ディストリビュータ8により容易に供給され得るものであり、そのことによって、これらのデジタル復調器は、キャリア同期の迅速な取得を可能とするために、デジタル復調器の局部発振器を事前配置できる。
上記で説明された原理を適用することにより、使用されるK個のデジタル復調器10は、それらが受信したK個のサンプルブロックを基にして、K個のシンボルブロックを作り出す。
図5は、図4において示されるサンプルブロック(K=2)を基にして得られるシンボルブロックを示す。(インデックス1の)第1の復調器は、シンボルS2からS4を含むシンボルの第1のブロックを作り出しており、(インデックス2の)第2の復調器は、シンボルS4からS6を含む第2のシンボルブロックを作り出している。
K個のシンボルブロックは、次いで、復元モジュール12に送信される。
復元モジュール12は、アナログ-デジタル変換器4により供給されるサンプルシーケンスにおいてサブシーケンスが出現した順序に対応する順序で、これらのK個のシンボルブロックを互いとともに集合させることにより、それらから出力信号を再構成する。
復元モジュール12が、シンボルブロックの集合体のこの個別の順序にしたがうように、処理デバイス6のデジタル復調器10の間の固定された順序関係を確立することが提供され得る。この場合、それは、復元モジュール12が、どのデジタル復調器10によりシンボルブロックが作り出されたかを知れば、他のシンボルブロックに対してのシンボルブロックの順序をそこから推測するには、十分である。この知識は、異なるデジタル復調器10と、復元モジュール12の異なる入力ポートとの間の独立したリンクにより確立され得る。変形例において、デジタル復調器により作り出される異なるシンボルブロックの集合体の順序を推測するように、ディストリビュータ8から順序付けデータを受信するように、復元モジュール12が提供され得る。最終的に、デジタル復調器10は、それら自体が分配モジュールから受信した順序番号付けメタデータを使用して、今度は復元モジュールにメタデータを返送することができる。
このことは、出力信号において、インデックス2のシンボルブロックから生じるシンボルのシーケンス、…インデックスKのシンボルブロックから生じるシンボルのシーケンスまでずっと、が後に続く、インデックス1のシンボルブロックから生じるシンボルのシーケンスを与える。
最適な状況において、連続的なインデックスi-1およびiの2つのシンボルブロックは、共通にシンボルを有さない。この状況において、これらの2つの連続的なシンボルブロックは、出力信号の復元の間に単純に連結される。
しかしながら、インデックスi-1のサンプルブロックを基にしてインデックスi-1のデジタル復調器10により最後に作り出されるものと、インデックスiのサンプルブロックからインデックスiのデジタル復調器10により最初に作り出されるものとの間に、数個のシンボルの冗長性が存在し得る。かくして、図5において例示される例において、第1のデジタル復調器10により作り出された最終シンボル(最後のシンボル)、および、第2のデジタル復調器により作り出された最初のシンボル(第1のシンボル)は、両方ともシンボルS4である。
このことが、復元モジュール12が、好ましくは、インデックスi-1のブロックの最後のシンボルと、インデックスiのブロックの最初のシンボルとの間の何らかの冗長性を検出するステップを実装する理由である。シンボルが冗長であるとき、復元モジュール12は、出力信号において2つのシンボルのうちの一方を保持するのみであり、他方を取り除く。
実施形態において、デジタル復調器10は、シンボルブロックを作り出すことに限定されるのではなく、復元モジュール12が、これらのシンボルを直接的に比較しようとすることなく、このシンボル冗長性検出ステップを成功裏に完了するのを助けることを可能にするメタデータも生成する。
かくして、インデックスi-1のデジタル復調器10は、インデックスi-1のブロック内でサンプルとの関連で最終シンボルを位置特定することを可能にする小数(fractional)位置を決定する。前にわかったように、シンボルはサンプルと同期的ではなく、シンボルのサンプリングの最適な時間は、それゆえに、一般的には、サンプルの時間と一致しない。このサンプル位置は、かくして、小数を定義する対
Figure 0007076046000001
であり得、ここで:

Figure 0007076046000002
は、最終シンボルの最適なサンプリング時間に直接先行する最後のサンプルの番号を指定する整数部分である。典型的には、当該のサンプルは、インデックスiのサンプルブロックのガードサンプルのうちの1つに対応する、インデックスi-1のサンプルブロックの末尾サンプルであり得る。

Figure 0007076046000003
は、サンプリング期間との関連で、区間[0,1[内の値を伴う小数部分である。この小数部分は、例えば最終シンボルの最適なサンプリング時間に直接先行するサンプルの開始と、最終シンボルの最適なサンプリング時間それ自体との間の相対的分離を測る。この値は、復調器の同期ループにより計算される。
図3から5における例において、
Figure 0007076046000004
は、基準サンプルE6とサンプルE7との間の(サンプルの数での)分離であり、サンプルE7は、第1のサンプルブロックの最終シンボルの作成の前にある最後のサンプルである。その上、最終シンボルの最適なサンプリング時間は、おおよそで、サンプルE7、および、後に続くサンプルE8の開始から半ばに置かれる。このことが、この場合、第1の復調器が、以下の値
Figure 0007076046000005
に行き着く理由である。
同じ方法で、インデックスiのデジタル復調器10は、インデックスiのブロック内でサンプルとの関連でシンボルを位置特定することを可能にする小数位置を決定する。この小数サンプル位置は、小数を定義する対
Figure 0007076046000006
であり得、ここで:

Figure 0007076046000007
は、最初のシンボルの最適なサンプリング時間に直接先行するサンプルの番号を指定する整数部分である。典型的には、当該のサンプルは、インデックスiのサンプルブロックのガードサンプルのうちの1つであり得る。

Figure 0007076046000008
は、サンプリング期間との関連で、区間[0,1[内の値を伴う小数部分である。この小数部分は、最初のシンボルの最適なサンプリング時間に直接先行するサンプルの開始と、最初のシンボルの最適なサンプリング時間それ自体との間の相対的分離を測る。この値は、復調器の同期ループにより計算される。
図3から5における例において、
Figure 0007076046000009
は、基準サンプルE7とサンプルE8との間の(サンプルの数での)分離であり、サンプルE8は、インデックス1の復調器が、一旦同期が有効になると、インデックス2のシンボルブロックの最初のシンボルを作り出すために使用した最初のサンプルである。その上、最初のシンボルの最適なサンプリング時間は、おおよそで、後に続くサンプルE8によりも、サンプルE7に少し近く置かれる。このことが、この場合、第2の復調器が、以下の値
Figure 0007076046000010
に行き着く理由である。
サンプルの順序番号との関連で、小数部分を伴う位置
Figure 0007076046000011
および
Figure 0007076046000012
が、インデックスiのデジタル復調器10により復元モジュール12に送信される。
それぞれのインデックスi-1およびiのシンボルブロックの間の何らかの冗長性の検出が、復元モジュール12により、供給された小数部分を伴うシンボルの2つの中心位置の間の分離を基にして実装される。
これらのシンボルの近傍において、ブロックiおよびi-1に関する2つのデジタル復調器においてレートの同期が有効になると直ちに、2つの小数時間の間の差は、必然的に、整数個の数のシンボル期間Tsに近く:
Figure 0007076046000013
であり、この等式に影響を及ぼす誤差は、Tsと比較して小さい。各値kと関連付けられる間隔の非常に単純な識別により(例えば、ナイキストサンプリング定理にしたがうためにTs>2であるので、位置不確定度しきい値を1に設定することが可能である)、この値、すなわち、ブロックi-1の終了シンボル、および、ブロックiの開始シンボルを分離する期間の数を、アンビギュイティなしに決定することが可能である。kが厳密に1より大きいならば、このことはなぜならば、シンボルが、2つのブロックの間で脱落されているからである。このことは、シンボルが復調されないことがあるということを意味するので、アラームがトリガさせられ得るものであり、原因は、おそらくは、復調器iが同期エラーを経ており、エラーが、復調器iがシンボルを適時に供給することを妨げたということである。kが1の値を有するならば、ブロックiの第1のシンボルは、ブロックi-1の最後の後に続き、ブロックiのシンボルのシーケンスを、直接的にブロックi-1のシンボルの後に連結することが可能である。kが0の値を有する、または負であるならば、1つ以上の冗長なシンボルが、数において1-k、必然として含まれる。2つのシーケンスのうちの1つに関する冗長なシンボルを、シーケンスを連結する前に棄却することが、したがって賢明である。
デジタル復調器10が、サブシーケンス内のサンプルの消費を始めた後にようやくシンボルを生成する、前記サイレントヘッダの作成において、したがってkは、0または1の値を有することのみができ、すなわち、冗長なシンボルは存しない、または、ただ1つの冗長なシンボルが存する。
冗長なシンボルは、それゆえに、2つのシンボルブロックの連結の前に削除される。この第2の場合は、図3から5において例示される例であり、なぜならば、|(1+0.48)-(1+0.38)|=0.1<1であるからである。かくして、1つのシンボルが冗長であり、シンボルS4が、インデックス2のシンボルブロックの開始において、または、インデックス1のシンボルブロックの終了においてのいずれかで取り除かれる。
好ましくは、2つの冗長なシンボルのうち、出力信号において保持されるシンボルは、復元モジュール12によりランダムに選定されない。デフォルトとして、第1の実施形態において、シーケンスiのシンボルは、シーケンスi-1のシンボルの方を選ぶことで削除されることになる。この実施形態は、反対のものより好ましいものであり、なぜならば、ブロックiに関する同期の残留位相誤差は、ブロックi-1の同期の残留位相誤差より大きいということが、より確からしいからであり、なぜならば、そのブロックiの取得が、より近時であるからである。これらのシンボルは、それゆえに、おそらくは、より高いエラー確率により影響を及ぼされる。
第2の実施形態において、インデックスi-1のデジタル復調器10は、それが作り出す最終シンボルと関連付けられる信号対ノイズ比を推定し、インデックスiのデジタル復調器10は、それが作り出す最初のシンボルと関連付けられる信号対ノイズ比を推定する。これらの信号対ノイズ比は、次いで、復元モジュール12に送信される。冗長性の際に、復元モジュール12は、出力信号において、インデックスi-1およびiの復調器によりその復元モジュール12に供給された、2つの信号対ノイズ比のうち、最も高い信号対ノイズ比と関連付けられる、冗長な1つ以上のシンボルを保つ。
第3の実施形態において、インデックスiのデジタル復調器10は、第1の期間(次のように、同期が有効になるときの瞬間、それから復調器がシンボルを作り出すことができる瞬間まで)の間に復調器が消費したサンプルの数をチェックする。すべての同期サンプルが、同期が有効である前にインデックスiのデジタル復調器10により消費されるならば、インデックスiのデジタル復調器10により作り出される最終シンボルは取り除かれる。そうでない場合、インデックスiのデジタル復調器10により作り出される最初のシンボルが、出力信号内に含まれ、インデックスi-1のデジタル復調器10により作り出される最終シンボルは取り除かれる。
それ自体が知られている様式において、位相を含む変調スキームの大部分と関連付けられるコンステレーション図は、一回りの何分の1かの回転により不変である。このことは、2π/Mの復調器出力においての位相アンビギュイティを結果的に生じさせ、ここでMは、アンビギュイティの次数(例えば、BPSKに対して2、QPSKに対して4)である。継続的に動作する従来の復調器において、この位相アンビギュイティは、同期ワードのおかげで、または、差分符号化により一掃される。しかしながら、処理デバイス6において、そのような同期ワードの使用は、異なる復調器10に、復調器自体の間で通信させることを要することになり、そのことは、容認可能な解決策ではなく、なぜならば、解決策は、異なる復調器10を互いに依存的にすることになるからである。
すべての場合、取得期間において、復調器10は、異なる位相状態へとランダムにロックし、このことは、これらの復調器により作り出された異なるシンボルブロックのコンステレーションの間の不定の位相回転を結果的に生じさせる。アンビギュイティを一掃するために、例えば、注目すべき知られているシーケンス(同期ワード)の第1の(または最後の、または第nの)シンボルのものなどの、復調器により識別可能な基準位相が、分離される。
同期ワードがない場合、異なる復調器10が、復調器の相対的位相状態を識別することができることが、少なくとも要され、そのことは、復元モジュール12が、アンビギュイティの一掃より前にこの差を補正することを可能とすることになる。このことが、無線アンテナにより取得される信号が、位相アンビギュイティを有するコンステレーションにより変調されたと判明したときに、インデックスiのデジタル復調器10が、その同期アルゴリズムの局部発振器と関連付けられるキャリアの位相を推定し、有利には、位相を復元モジュール12に、メタデータによって送信する理由である。インデックスiのデジタル復調器10がPLLを実装することがあれば、この位相は、このPLLの数値制御発振(NCO)の位相である。復元モジュールが、2つの連続するブロックの間の位相回転を補正することができるために、したがって、位相が、2つの同一の時間において、一度にブロックi-1およびブロックiにおいて測定されていることが十分である。このことのために、それゆえに、各ブロックにおいて、例えば、ガードの最後のサンプルに、および、ブロックの最後のサンプルに対応する時間において、同期させられるキャリアの位相の値を送信することが必要である。
ブロックi-1の最後のサンプルは、ブロックiのヘッダの最後のサンプルと同じである。確立されたレジーム(regime)のために、ブロックi-1およびブロックiに対する復調器10のキャリア周波数の同期PLLが、同じ瞬時周波数、および、2kπ/mだけ異なるのみであり得る位相によってロックされ、ここでmは、アンビギュイティの次数である。復調器iのOLの位相がφであり、ブロックi-1の復調器のOLの位相がφi-1であるならば、必然的にφ-φi-1≒2kπ/mを有し、ブロックiの復調器により復調されるシンボルは、ブロックi-1のシンボルに対して-2kπ/mの回転を経ている。kの値は、それゆえに、(φ-φi-1)/2πに最も近いk/mによって決定され、ブロックiから生じるシンボルに関する2kπ/mの回転を、シンボルをブロックi-1のシンボルに関してアライメントするために実行しなければならない。かくして、復元アルゴリズムは、ブロック0に対する補正をなし、次いで、隣接物から隣接物へと、ブロックiに由来するシンボルに関する回転を実施するのみであり、それは、ブロックiのヘッダの最後のサンプルと、ブロックi-1の最後のサンプルとの間の、上記で定義されたような位相差であるφ-φi-1に最も近い値、2kπ/mを伴い、ブロックi-1から生じるシンボルに関して前に実行された回転位相を累積する。
好ましくは、インデックスiのデジタル復調器10は、復調器がインデックスiのサンプルブロックを基にして作り出したシンボルブロックを収容するのみではなく、メタデータのセットを収容するフレームも生成する。メタデータのこのセットは:
・この復調器により作り出された最終シンボルと関連付けられる、サンプルとの関連での小数位置、および、信号対ノイズ比。好ましくは、これらのメタデータは、フレーム内のインデックスiのシンボルブロックの後に続くサフィックス内に含まれる。
・この復調器により作り出された最初のシンボルと関連付けられる、サンプルとの関連での小数位置、および、信号対ノイズ比。好ましくは、これらのメタデータは、フレーム内のインデックスiのシンボルブロックの前にあるプレフィックス内に含まれる。
・ガードの最後のサンプルの時間において、復調器により同期させられるキャリアの位相。
・ブロックの最後のサンプルの時間において、復調器により同期させられるキャリアの位相。
を含むことができる。
フレームは、次いで、復元モジュール12に送出される。かくして、復元モジュール12が出力信号を復元するのは、復元モジュール12が受信したK個のフレームの内容(メタデータおよびシンボル)を基にしてのことである。
当然ながら、復元モジュール12により実装されるすべての処理は、連続するインデックスi-1およびiのシンボルブロックの各対に対して、K-1回繰り返される。かくして、何らかの冗長性のK-1個の検出が、K-1個の連結、および、多くてもK-1個の位相調整と同じ方法で実装される。
すべての前述のステップが、アナログ-デジタル変換器4により作り出されるいくつかのサンプルシーケンスに対して経時的に繰り返され得る。特に、所与のサンプルシーケンスから構築されるインデックスKのシンボルブロック、および、後に続くサンプルシーケンスから構築されるインデックス1のシンボルブロックは、全く同じシーケンスの中での前に説明された論理と同じ論理によって集合させられるということが留意されるべきである。
本発明は、上記で詳述された実施形態だけに限定されない。
かくして、ディストリビュータ8により形成されるK個のサンプルブロックは、同一の、または異なるサイズのものであり、同一の、または異なる数においての同期サンプルを有し、および、同一の、または異なる数においてのガードサンプルを有することがある。
変形例実施形態において、復調器により復元モジュールに供給されるメタデータは、メタデータが、開始メタデータに対してヘッダの終了において、および、終了メタデータに対していずれのブロックの終了においても計算されており、変動領域が数個のシンボル期間のものであることができる限り、わずかにシフトされた時間において、または、経時的に可変でさえあるように計算され得る。この場合、(サンプル小数に対して正確な)ぴったりのタイムスタンピングが、メタデータの各アイテムに付随するということが重要である。メタデータを役立てたい復元モジュールは、次いで、メタデータを外挿するステップを完了して、それらを2つの連続するブロックに対して同一の時間において一致させなければならない。例えば、同期OLのキャリア周波数は徐々に変動するので、外挿により保存され、このキャリアの位相は、時間に対する変動の勾配としてキャリア周波数を使用して一次式により外挿され、シンボル中心の位置は、(復元モジュールにより知られている)1つのシンボル期間の加算または減算により、近接するシンボルにシフトされ得る。
サンプリングレート以外の、サンプルおよびメタデータのタイムスタンピングに対する別のタイムベース、すなわち、サンプルシーケンスにおいての順序番号および相対的小数部分を使用することが、また可能である。復調器から生じるメタデータは、その場合には、このタイムベースにおいてのメタデータのタイムスタンプが付随している。
この方法は、同じタイムベースにより遠隔で同期させられている、異なるハードウェアアイテムから生じるサンプルブロックの使用を構想することを可能にする。特に、動作の別のモードにおいて、入力としてディストリビュータ8に渡されるデジタル信号サンプルのシーケンスは、異なる無線アンテナにより、前に取得された、同じ変調されたアナログ信号を基にして、いくつかの独立したアナログ-デジタル変換器により作り出されていることがある。
3/ テスト結果
前述の方法が、2.00GHzの周波数において動作する2つのIntel Xeon 5130プロセッサを装備する処理デバイスによってテストされた。単一のデジタル復調器によって、10Mビット/sのスループットが達せられた。しかしながら、第2のデジタル復調器を、第1のものと並列に追加することにより、スループットは、増大され、16Mビット/sに達した(サンプルの総計の1/10の重複を伴う)。
この同じテストが、3.10GHzの周波数において動作するIntel Xeon E3-1220-v3プロセッサを装備するマシン上で実行された。
図6を参照すると、単一の復調器によって得られる性能と、並列での2つの復調器によって得られる性能との間に1.6の比が存する。復調器の数をさらに増大することにより、この比は、いっそう著しくなる。

Claims (16)

  1. 少なくとも1つの変調されたアナログ信号から生じるデジタル信号サンプルのシーケンスを処理するための方法であって、デジタル信号サンプルのシーケンスは、第1のサンプルサブシーケンス(E1-E9)と、第1のサンプルサブシーケンスとは異なる第2のサンプルサブシーケンス(E10-E14)とを含み、方法は、
    ・第1のサンプルサブシーケンス(E1-E9)を含む第1のサンプルブロック、および、第2のサンプルサブシーケンス(E10-E14)が後に続くヘッダサンプル(E6-E9)を含む第2のサンプルブロックを形成すること(106)、
    ・第1のシンボルブロック(S2-S4)を作り出すように、第1のデジタル復調器により、第1のサンプルブロックを復調すること(108)、
    ・第2のシンボルブロック(S4-S6)を作り出すように、第1のデジタル復調器から独立した第2のデジタル復調器により、第2のサンプルブロックを復調すること(108)であって、第2のデジタル復調器は、ヘッダサンプル(E6-E9)から開始して、キャリアおよび/またはシンボルレート同期を実装し、入力として第2のサンプルブロックを取り、ヘッダサンプルは、第2のデジタル復調器が第2のサンプルサブシーケンス(E10-E14)を復調することを開始する前に同期が有効であるために適した数においての同期サンプルを含む、こと(108)、
    ・第1のシンボルブロックから生じるシンボルシーケンスを、第2のシンボルブロックから生じるシンボルシーケンスと連結することにより、出力シンボルシーケンスを復元すること(114)
    を含み、
    第1のサンプルサブシーケンスは、第1のサンプルブロックの末尾サンプルを含み、第2のサンプルブロックのヘッダサンプルは、末尾サンプルに一致する、方法。
  2. ヘッダサンプルが、第2のサンプルブロック内に、同期サンプル(E6)と第2のサンプルサブシーケンス(E10-E14)との間に置かれるガードサンプル(E7-E9)をさらに含み、ガードサンプルが、デジタル信号サンプルのシーケンスにおいてシンボルあたりのサンプルの最大の数より大きい数のものである、請求項1に記載の方法。
  3. 第2のサンプルブロックを受信した第2のデジタル復調器が、ヘッダサンプルが第2の復調器により消費されていない限り、シンボルを作り出さない、請求項1または2に記載の方法。
  4. 第1のデジタル復調器により、第1のシンボルブロックに関係するメタデータの第1のセットを生成することと、第2のデジタル復調器により、第2のシンボルブロックに関係するメタデータの第2のセットを生成することとをさらに含み、復元が、メタデータの第1のセット、および、メタデータの第2のセットを使用して実装される、請求項1から3のいずれか一項に記載の方法。
  5. ・メタデータの第1のセット、および、メタデータの第2のセットを使用して、第1のシンボルブロックの少なくとも1つのシンボルと第2のシンボルブロックの少なくとも1つのシンボルとの間の冗長性を検出すること(110)と、
    ・冗長であると検出されたシンボルの少なくとも1つの対に対して、対の2つのシンボルのうち1つのみを出力シーケンスにおいて保持することと
    を含む、請求項4に記載の方法。
  6. 第1のシンボルブロックと関連付けられる信号対ノイズ比、および、第2のシンボルブロックと関連付けられる信号対ノイズ比を推定することを含み、2つの冗長なシンボルのうち、出力信号において保持されるシンボルが、推定された信号対ノイズ比の間の最も高い信号対ノイズ比と関連付けられるシンボルブロックから生じるシンボルである、請求項5に記載の方法。
  7. 第2のシンボルブロックから生じるシンボルシーケンスが、出力シンボルシーケンスにおいて、第1のシンボルブロックから生じるシンボルシーケンスの後に続き、冗長であると検出された2つのシンボルのうち、出力シーケンスにおいて保持されるシンボルが、第1のシンボルブロックの冗長なシンボルである、請求項5に記載の方法。
  8. ・メタデータの第1のセットが、第1の復調器により決定され、第1のサンプルブロック内で最終シンボルを位置特定する、第1の位置
    Figure 0007076046000014
    を含み、
    ・メタデータの第2のセットが、第1の復調器により決定され、第2のサンプルブロック内で最初のシンボルを位置特定する、第2の位置
    Figure 0007076046000015
    を含み、
    ・第1のシンボルブロックと第2のシンボルブロックとの間の冗長なブロックの数が、第1の位置と第2の位置との間の分離に応じて計算される、
    請求項4から7のいずれか一項に記載の方法。
  9. 第1のデジタル復調器により、第1のシンボルブロック、およびメタデータの第1のセットを含む第1のフレームを生成することと、第2のデジタル復調器により、第2のシンボルブロック、およびメタデータの第2のセットを含む第2のフレームを生成することとをさらに含む、請求項4から8のいずれか一項に記載の方法。
  10. メタデータの第1のセットが、第1のフレーム内の第1のシンボルブロックの後に続くサフィックスを形成し、メタデータの第2のセットが、第2のフレーム内の第2のシンボルブロックが後に続くプレフィックスを形成する、請求項9に記載の方法。
  11. ・第1のデジタル復調器により、第1のシンボルブロックと関連付けられる第1の同期させられるキャリア位相を推定するステップ、
    ・第2のデジタル復調器により、第2のシンボルブロックと関連付けられる第2の同期させられるキャリア位相を推定するステップ、
    ・同期させられるキャリア同期の2つの位相が、位相差だけ異なるならば、出力信号を復元する前に、位相差を取り除くように、第1のシンボルブロックおよび第2のシンボルブロックのうちの一方を、第1のシンボルブロックおよび第2のシンボルブロックのうちの他方との関連で調整するステップ
    をさらに含む、請求項4から10のいずれか一項に記載の方法。
  12. 第1の位相が、メタデータの第1のセット内に含まれ、第2の位相が、メタデータの第2のセット内に含まれる、請求項4と組み合わせて請求項11に記載の方法。
  13. 第2のサンプルブロックに関係するメタデータを生成することを含み、前記メタデータが、第2のデジタル復調器に送信され、第2のサンプルブロックのサンプルの総数、および/または、第2のサンプルブロックの同期サンプルの数、および/または、デジタル信号サンプルのシーケンスの中心周波数を含む、請求項1から12のいずれか一項に記載の方法。
  14. ・デジタル信号サンプルのシーケンスの中心周波数と、予想される中心周波数との間の周波数オフセットを決定することと、
    ・第1のサンプルブロックおよび第2のサンプルブロックを形成する前に、周波数オフセットからデジタル信号サンプルのシーケンスを、デジタル信号サンプルのシーケンスにおいての周波数オフセットを除去するために補正すること、さもなければ、第1のデジタル復調器および第2のデジタル復調器のうちの1つにより、第1のサンプルブロックおよび第2のサンプルブロックのうちの1つを補正することと
    をさらに含む、請求項1から13のいずれか一項に記載の方法。
  15. プログラムコード命令であって、このプログラムが少なくとも1つのプロセッサにより実行されるとき、請求項1から14のいずれか一項に記載の方法のステップを実行するためのプログラムコード命令を含む、コンピュータプログラム。
  16. 少なくとも1つの変調されたアナログ信号から生じるデジタル信号サンプルのシーケンスを処理するためのデバイス(6)であって、デジタル信号サンプルのシーケンスは、第1のサンプルサブシーケンス、および第1のサンプルサブシーケンスとは異なる第2のサンプルサブシーケンスを含み、処理デバイス(6)は、
    ・第1のサンプルサブシーケンスを含む第1のサンプルブロックを形成するように、および、第2のサンプルサブシーケンスが後に続くヘッダサンプルを含む第2のサンプルブロックを形成するように構成されるディストリビュータ(8)、
    ・第1のシンボルブロックを作り出すように、第1のサンプルブロックを復調するように構成される第1のデジタル復調器(10)、
    ・第1のデジタル復調器から独立した、および、第2のシンボルブロックを作り出すように、第2のサンプルブロックを復調するように構成される、第2のデジタル復調器(10)であって、ヘッダサンプルから開始して、キャリアおよび/またはシンボルレート同期を実装するように、ならびに、入力として第2のサンプルブロックを取るように構成され、ヘッダサンプルは、第2のデジタル復調器が第2のサンプルサブシーケンスを復調することを開始する前に同期が有効であるために適した数においての同期サンプルを含む、第2のデジタル復調器(10)、
    ・第1のシンボルブロックから生じるシンボルシーケンスを、第2のブロックから生じるシンボルシーケンスと連結することにより、出力シンボルシーケンスを復元するように構成される復元モジュール(12)
    を含み、
    第1のサンプルサブシーケンスは、第1のサンプルブロックの末尾サンプルを含み、第2のサンプルブロックのヘッダサンプルは、末尾サンプルに一致する、デバイス(6)。
JP2021520464A 2018-06-21 2019-06-21 多重デジタル復調器を使用してデジタル信号を復調するための方法 Active JP7076046B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1855496 2018-06-21
FR1855496A FR3082970B1 (fr) 2018-06-21 2018-06-21 Procede de demodulation d'un signal sur porteuse a l'aide de plusieurs demodulateurs numeriques
PCT/EP2019/066450 WO2019243565A1 (fr) 2018-06-21 2019-06-21 Procédé de démodulation de signaux numériques à l'aide de plusieurs démodulateurs numériques

Publications (2)

Publication Number Publication Date
JP2021525995A JP2021525995A (ja) 2021-09-27
JP7076046B2 true JP7076046B2 (ja) 2022-05-26

Family

ID=65031275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021520464A Active JP7076046B2 (ja) 2018-06-21 2019-06-21 多重デジタル復調器を使用してデジタル信号を復調するための方法

Country Status (8)

Country Link
US (1) US11343127B2 (ja)
EP (1) EP3811580B1 (ja)
JP (1) JP7076046B2 (ja)
CN (1) CN112840611B (ja)
CA (1) CA3104347C (ja)
FR (1) FR3082970B1 (ja)
IL (1) IL279619B (ja)
WO (1) WO2019243565A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3082970B1 (fr) 2018-06-21 2020-05-29 Zodiac Data Systems Procede de demodulation d'un signal sur porteuse a l'aide de plusieurs demodulateurs numeriques
US11470568B2 (en) * 2018-07-25 2022-10-11 Nokia Solutions And Networks Oy Synchronizing TSN master clocks in wireless networks
US10790920B2 (en) * 2018-12-21 2020-09-29 Kratos Integral Holdings, Llc System and method for processing signals using feed forward carrier and timing recovery
WO2022250647A1 (en) 2021-05-24 2022-12-01 Kratos Integral Holdings, Llc Systems and methods for post-detect combining of a plurality of downlink signals representative of a communication signal

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290485A (ja) 2001-03-22 2002-10-04 Mitsubishi Electric Corp 周波数誤差推定を行う受信機および周波数誤差の推定方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1292062A1 (en) * 2001-09-11 2003-03-12 Beta Research GmbH Multiple carrier demodulation with overlapping sample ranges
US8208579B2 (en) * 2005-09-16 2012-06-26 Panasonic Corporation Radio transmitting apparatus, radio receiving apparatus, and data placing method
JPWO2008132825A1 (ja) * 2007-04-20 2010-07-22 パナソニック株式会社 無線送信装置、無線受信装置およびブロック構成方法
US8837611B2 (en) * 2011-02-09 2014-09-16 Silicon Laboratories Inc. Memory-aided synchronization in a receiver
US8385305B1 (en) * 2012-04-16 2013-02-26 CBF Networks, Inc Hybrid band intelligent backhaul radio
US9231648B2 (en) * 2014-05-21 2016-01-05 Texas Instruments Incorporated Methods and apparatus for frequency offset estimation and correction prior to preamble detection of direct sequence spread spectrum (DSSS) signals
FR3034274B1 (fr) * 2015-03-27 2017-03-24 Stmicroelectronics Rousset Procede de traitement d'un signal analogique issu d'un canal de transmission, en particulier un signal vehicule par courant porteur en ligne
EP3522622B1 (en) * 2016-11-11 2023-04-26 Samsung Electronics Co., Ltd. Method for determining correction time in wireless communication system and apparatus therefor
FR3082970B1 (fr) 2018-06-21 2020-05-29 Zodiac Data Systems Procede de demodulation d'un signal sur porteuse a l'aide de plusieurs demodulateurs numeriques

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290485A (ja) 2001-03-22 2002-10-04 Mitsubishi Electric Corp 周波数誤差推定を行う受信機および周波数誤差の推定方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H. Kubo,A parallel blind demodulator in the presence of intersymbol interference,ICC 2001. IEEE International Conference on Communications. Conference Record (Cat. No. 01CH37240),2001年06月14日
J. Luecke,Programmable digital communications receiver architecture for high data rate avionics and ground applications,9th IEEE/AIAA/NASA Conference on Digital Avionics Systems,1990年10月18日

Also Published As

Publication number Publication date
CN112840611B (zh) 2022-07-01
FR3082970A1 (fr) 2019-12-27
CN112840611A (zh) 2021-05-25
EP3811580B1 (fr) 2022-05-18
US20210176103A1 (en) 2021-06-10
JP2021525995A (ja) 2021-09-27
CA3104347C (fr) 2023-01-03
IL279619A (en) 2021-03-01
US11343127B2 (en) 2022-05-24
EP3811580A1 (fr) 2021-04-28
IL279619B (en) 2022-02-01
FR3082970B1 (fr) 2020-05-29
WO2019243565A1 (fr) 2019-12-26
CA3104347A1 (fr) 2019-12-26

Similar Documents

Publication Publication Date Title
JP7076046B2 (ja) 多重デジタル復調器を使用してデジタル信号を復調するための方法
EP0812079B1 (en) Synchronizing apparatus
TWI650983B (zh) 數位無線電傳輸
KR101891679B1 (ko) 낮은 신호대 잡음 조건 하의 자동 주파수 제어
AU674965B2 (en) Demodulator for manchester-coded FM signals
CN101057470B (zh) 使用多个源的载波恢复方法和装置
US20100215135A1 (en) Synchronous processing apparatus, receiving apparatus and synchronous processing method
KR100582960B1 (ko) 적어도 하나의 데이터 패킷을 포함하는 데이터스트림으로부터의 데이터 추출을 제어하는 방법 및 장치
US7046743B2 (en) Demodulator for demodulating digital modulated signals
US6366574B1 (en) Method and device for recovering synchronization on a signal transmitted to a mobile-telephone receiver
US11310027B2 (en) Method of date-stamping telemetry signals
KR100327905B1 (ko) 보간 필터를 사용한 타이밍 복원 병렬 처리 방법 및 그 장치
JP4952488B2 (ja) 同期追従回路
JP3985644B2 (ja) 多値qam復調方法および装置
CN111163027A (zh) 同步检测方法及装置
JP3986234B2 (ja) ディジタル放送受信機
JP2001268047A (ja) ディジタル放送受信機
JP3086144B2 (ja) バースト復調器
JP4173048B2 (ja) 自動周波数制御装置
JP3792477B2 (ja) フレーム同期検出器
JP2001268040A (ja) Ofdm信号モード判定装置
US8488697B2 (en) Universal timing recovery circuit
JP2008072186A (ja) 同期追従回路
JPH1041994A (ja) 同期判定回路
JPS63217753A (ja) キヤリア再生回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210727

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220516

R150 Certificate of patent or registration of utility model

Ref document number: 7076046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150