JP7076046B2 - 多重デジタル復調器を使用してデジタル信号を復調するための方法 - Google Patents
多重デジタル復調器を使用してデジタル信号を復調するための方法 Download PDFInfo
- Publication number
- JP7076046B2 JP7076046B2 JP2021520464A JP2021520464A JP7076046B2 JP 7076046 B2 JP7076046 B2 JP 7076046B2 JP 2021520464 A JP2021520464 A JP 2021520464A JP 2021520464 A JP2021520464 A JP 2021520464A JP 7076046 B2 JP7076046 B2 JP 7076046B2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- symbol
- block
- sequence
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2338—Demodulator circuits; Receiver circuits using non-coherent demodulation using sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
・第1のサンプルサブシーケンスを含む第1のサンプルブロック、および、第2のサンプルサブシーケンスが後に続くヘッダサンプルを含む第2のサンプルブロックを形成するステップ、
・第1のシンボルブロックを作り出すように、第1のデジタル復調器により、デジタル信号サンプルの第1のブロックを復調するステップ、
・第2のシンボルブロックを作り出すように、第1のデジタル復調器から独立した第2のデジタル復調器により、デジタル信号サンプルの第2のブロックを復調するステップであって、第2のデジタル復調器は、ヘッダサンプルから開始して、キャリアおよび/またはシンボルレート同期を実装し、入力として第2のサンプルブロックを取り、ヘッダサンプルは、第2のデジタル復調器が第2のサンプルサブシーケンスを復調することを開始する前に同期が有効であるために適した数の同期サンプルを含む、ステップ、
・第1のシンボルブロックから生じるシンボルシーケンスを、第2のシンボルブロックから生じるシンボルシーケンスと連結することにより、出力シンボルシーケンスを復元するステップ
を含む、方法が、かくして提供される。
・メタデータの第1のセットは、第1の復調器により決定され、第1のサンプルブロック内で最終シンボルを位置特定することを可能にする、第1の位置を含み、
・メタデータの第2のセットは、第1の復調器により決定され、第2のサンプルブロック内で最初のシンボルを位置特定することを可能にする、第2の位置を含み、
・第1のシンボルブロックと第2のシンボルブロックとの間の冗長なブロックの数は、第1の位置と第2の位置との間の分離に応じて計算される。
・第1のデジタル復調器により、第1のシンボルブロックと関連付けられる第1の同期させられるキャリア位相を推定するステップ、
・第2のデジタル復調器により、第2のシンボルブロックと関連付けられる第2の同期させられるキャリア位相を推定するステップ、
・同期させられるキャリア同期の2つの位相が異なるならば、出力信号を復元する前に、この位相差を取り除くように、シンボルブロックのうちの一方を、他方のシンボルブロックとの関連で調整するステップ
をさらに含むことができる。
・デジタル信号サンプルのシーケンスの中心周波数と、予想される中心周波数との間の周波数分離を決定するステップ、
・サンプルブロックを形成するステップを実装する前に、周波数分離によってデジタル信号サンプルのシーケンスを、サンプルシーケンスにおいてのこの分離を除去するために補正する、さもなければ、デジタル復調器のうちの1つにより、サンプルブロックのうちの1つを補正するステップ
を含むことができる。
・第1のサンプルサブシーケンスを含む第1のサンプルブロックを形成するように、および、第2のサンプルサブシーケンスが後に続くヘッダサンプルを含む第2のサンプルブロックを形成するように構成されるディストリビュータ、
・第1のシンボルブロックを作り出すように、デジタル信号サンプルの第1のブロックを復調するように構成される第1のデジタル復調器、
・第1のデジタル復調器から独立した、および、第2のシンボルブロックを作り出すように、デジタル信号サンプルの第2のブロックを復調するように構成される、第2のデジタル復調器であって、ヘッダサンプルから開始して、キャリアおよび/またはシンボルレート同期を実装するように、ならびに、入力として第2のサンプルブロックを取るように構成され、ヘッダサンプルは、第2のデジタル復調器が第2のサンプルサブシーケンスを復調することを開始する前に同期が有効であるために適した数においての同期サンプルを含む、第2のデジタル復調器、
・第1のシンボルブロックから生じるシンボルシーケンスを、第2のブロックから生じるシンボルシーケンスと連結することにより、出力シンボルシーケンスを復元するように構成される復元モジュール
を含む、デバイスも提供される。
図1を参照すると、無線アンテナ2と結合される受信器1は、アナログ-デジタル変換器4と、デジタル信号サンプルを処理するためのデバイス6とを含む。
図2を参照すると、受信器1は、以下のステップを実装する。
・その間、復調器10により実装されるキャリアおよび/またはシンボルレート同期がまだ有効でない、および、その間、インデックスiのサンプルブロックのサンプルが、復調器10により、ただし、復調器が正しいシンボルを作り出すことなく消費される、取得の期間。
・同期が有効であると検出される時間から開始する、および、その間、復調器10が、入力としてインデックスiのサンプルブロックの他のサンプルを消費し、出力としてシンボルを作り出す、継続の期間。
Ne=E[P*Nse*オーバーサンプリング]+1
を与え、ここで「オーバーサンプリング」は、整数オーバーサンプリング因子である。
・インデックスiのサンプルブロックの同期サンプルの数、
・インデックスiのサンプルブロックのガードサンプルの数、
・インデックスiのサンプルブロックのヘッダサンプルの数(2つの前の数の総和)、
・インデックスiのサブシーケンスのサンプルの数、
・インデックスiのサンプルブロックのサンプルの総数(2つの前の数の総和)。
のうちの少なくとも1つを収容する。
・ディストリビュータの配置の順序でのブロックの番号
・ブロックの最初のサンプルの、シーケンスにおいての順序の番号
・(ヘッダの後の)サブシーケンスの最初のサンプルの、シーケンスにおいての順序の番号
などの番号付けインデックスを供給することにより、デジタル復調器10に通知することができる。
・
・
・
・
・この復調器により作り出された最終シンボルと関連付けられる、サンプルとの関連での小数位置、および、信号対ノイズ比。好ましくは、これらのメタデータは、フレーム内のインデックスiのシンボルブロックの後に続くサフィックス内に含まれる。
・この復調器により作り出された最初のシンボルと関連付けられる、サンプルとの関連での小数位置、および、信号対ノイズ比。好ましくは、これらのメタデータは、フレーム内のインデックスiのシンボルブロックの前にあるプレフィックス内に含まれる。
・ガードの最後のサンプルの時間において、復調器により同期させられるキャリアの位相。
・ブロックの最後のサンプルの時間において、復調器により同期させられるキャリアの位相。
を含むことができる。
前述の方法が、2.00GHzの周波数において動作する2つのIntel Xeon 5130プロセッサを装備する処理デバイスによってテストされた。単一のデジタル復調器によって、10Mビット/sのスループットが達せられた。しかしながら、第2のデジタル復調器を、第1のものと並列に追加することにより、スループットは、増大され、16Mビット/sに達した(サンプルの総計の1/10の重複を伴う)。
Claims (16)
- 少なくとも1つの変調されたアナログ信号から生じるデジタル信号サンプルのシーケンスを処理するための方法であって、デジタル信号サンプルのシーケンスは、第1のサンプルサブシーケンス(E1-E9)と、第1のサンプルサブシーケンスとは異なる第2のサンプルサブシーケンス(E10-E14)とを含み、方法は、
・第1のサンプルサブシーケンス(E1-E9)を含む第1のサンプルブロック、および、第2のサンプルサブシーケンス(E10-E14)が後に続くヘッダサンプル(E6-E9)を含む第2のサンプルブロックを形成すること(106)、
・第1のシンボルブロック(S2-S4)を作り出すように、第1のデジタル復調器により、第1のサンプルブロックを復調すること(108)、
・第2のシンボルブロック(S4-S6)を作り出すように、第1のデジタル復調器から独立した第2のデジタル復調器により、第2のサンプルブロックを復調すること(108)であって、第2のデジタル復調器は、ヘッダサンプル(E6-E9)から開始して、キャリアおよび/またはシンボルレート同期を実装し、入力として第2のサンプルブロックを取り、ヘッダサンプルは、第2のデジタル復調器が第2のサンプルサブシーケンス(E10-E14)を復調することを開始する前に同期が有効であるために適した数においての同期サンプルを含む、こと(108)、
・第1のシンボルブロックから生じるシンボルシーケンスを、第2のシンボルブロックから生じるシンボルシーケンスと連結することにより、出力シンボルシーケンスを復元すること(114)
を含み、
第1のサンプルサブシーケンスは、第1のサンプルブロックの末尾サンプルを含み、第2のサンプルブロックのヘッダサンプルは、末尾サンプルに一致する、方法。 - ヘッダサンプルが、第2のサンプルブロック内に、同期サンプル(E6)と第2のサンプルサブシーケンス(E10-E14)との間に置かれるガードサンプル(E7-E9)をさらに含み、ガードサンプルが、デジタル信号サンプルのシーケンスにおいてシンボルあたりのサンプルの最大の数より大きい数のものである、請求項1に記載の方法。
- 第2のサンプルブロックを受信した第2のデジタル復調器が、ヘッダサンプルが第2の復調器により消費されていない限り、シンボルを作り出さない、請求項1または2に記載の方法。
- 第1のデジタル復調器により、第1のシンボルブロックに関係するメタデータの第1のセットを生成することと、第2のデジタル復調器により、第2のシンボルブロックに関係するメタデータの第2のセットを生成することとをさらに含み、復元が、メタデータの第1のセット、および、メタデータの第2のセットを使用して実装される、請求項1から3のいずれか一項に記載の方法。
- ・メタデータの第1のセット、および、メタデータの第2のセットを使用して、第1のシンボルブロックの少なくとも1つのシンボルと第2のシンボルブロックの少なくとも1つのシンボルとの間の冗長性を検出すること(110)と、
・冗長であると検出されたシンボルの少なくとも1つの対に対して、対の2つのシンボルのうち1つのみを出力シーケンスにおいて保持することと
を含む、請求項4に記載の方法。 - 第1のシンボルブロックと関連付けられる信号対ノイズ比、および、第2のシンボルブロックと関連付けられる信号対ノイズ比を推定することを含み、2つの冗長なシンボルのうち、出力信号において保持されるシンボルが、推定された信号対ノイズ比の間の最も高い信号対ノイズ比と関連付けられるシンボルブロックから生じるシンボルである、請求項5に記載の方法。
- 第2のシンボルブロックから生じるシンボルシーケンスが、出力シンボルシーケンスにおいて、第1のシンボルブロックから生じるシンボルシーケンスの後に続き、冗長であると検出された2つのシンボルのうち、出力シーケンスにおいて保持されるシンボルが、第1のシンボルブロックの冗長なシンボルである、請求項5に記載の方法。
- 第1のデジタル復調器により、第1のシンボルブロック、およびメタデータの第1のセットを含む第1のフレームを生成することと、第2のデジタル復調器により、第2のシンボルブロック、およびメタデータの第2のセットを含む第2のフレームを生成することとをさらに含む、請求項4から8のいずれか一項に記載の方法。
- メタデータの第1のセットが、第1のフレーム内の第1のシンボルブロックの後に続くサフィックスを形成し、メタデータの第2のセットが、第2のフレーム内の第2のシンボルブロックが後に続くプレフィックスを形成する、請求項9に記載の方法。
- ・第1のデジタル復調器により、第1のシンボルブロックと関連付けられる第1の同期させられるキャリア位相を推定するステップ、
・第2のデジタル復調器により、第2のシンボルブロックと関連付けられる第2の同期させられるキャリア位相を推定するステップ、
・同期させられるキャリア同期の2つの位相が、位相差だけ異なるならば、出力信号を復元する前に、位相差を取り除くように、第1のシンボルブロックおよび第2のシンボルブロックのうちの一方を、第1のシンボルブロックおよび第2のシンボルブロックのうちの他方との関連で調整するステップ
をさらに含む、請求項4から10のいずれか一項に記載の方法。 - 第1の位相が、メタデータの第1のセット内に含まれ、第2の位相が、メタデータの第2のセット内に含まれる、請求項4と組み合わせて請求項11に記載の方法。
- 第2のサンプルブロックに関係するメタデータを生成することを含み、前記メタデータが、第2のデジタル復調器に送信され、第2のサンプルブロックのサンプルの総数、および/または、第2のサンプルブロックの同期サンプルの数、および/または、デジタル信号サンプルのシーケンスの中心周波数を含む、請求項1から12のいずれか一項に記載の方法。
- ・デジタル信号サンプルのシーケンスの中心周波数と、予想される中心周波数との間の周波数オフセットを決定することと、
・第1のサンプルブロックおよび第2のサンプルブロックを形成する前に、周波数オフセットからデジタル信号サンプルのシーケンスを、デジタル信号サンプルのシーケンスにおいての周波数オフセットを除去するために補正すること、さもなければ、第1のデジタル復調器および第2のデジタル復調器のうちの1つにより、第1のサンプルブロックおよび第2のサンプルブロックのうちの1つを補正することと
をさらに含む、請求項1から13のいずれか一項に記載の方法。 - プログラムコード命令であって、このプログラムが少なくとも1つのプロセッサにより実行されるとき、請求項1から14のいずれか一項に記載の方法のステップを実行するためのプログラムコード命令を含む、コンピュータプログラム。
- 少なくとも1つの変調されたアナログ信号から生じるデジタル信号サンプルのシーケンスを処理するためのデバイス(6)であって、デジタル信号サンプルのシーケンスは、第1のサンプルサブシーケンス、および第1のサンプルサブシーケンスとは異なる第2のサンプルサブシーケンスを含み、処理デバイス(6)は、
・第1のサンプルサブシーケンスを含む第1のサンプルブロックを形成するように、および、第2のサンプルサブシーケンスが後に続くヘッダサンプルを含む第2のサンプルブロックを形成するように構成されるディストリビュータ(8)、
・第1のシンボルブロックを作り出すように、第1のサンプルブロックを復調するように構成される第1のデジタル復調器(10)、
・第1のデジタル復調器から独立した、および、第2のシンボルブロックを作り出すように、第2のサンプルブロックを復調するように構成される、第2のデジタル復調器(10)であって、ヘッダサンプルから開始して、キャリアおよび/またはシンボルレート同期を実装するように、ならびに、入力として第2のサンプルブロックを取るように構成され、ヘッダサンプルは、第2のデジタル復調器が第2のサンプルサブシーケンスを復調することを開始する前に同期が有効であるために適した数においての同期サンプルを含む、第2のデジタル復調器(10)、
・第1のシンボルブロックから生じるシンボルシーケンスを、第2のブロックから生じるシンボルシーケンスと連結することにより、出力シンボルシーケンスを復元するように構成される復元モジュール(12)
を含み、
第1のサンプルサブシーケンスは、第1のサンプルブロックの末尾サンプルを含み、第2のサンプルブロックのヘッダサンプルは、末尾サンプルに一致する、デバイス(6)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1855496 | 2018-06-21 | ||
FR1855496A FR3082970B1 (fr) | 2018-06-21 | 2018-06-21 | Procede de demodulation d'un signal sur porteuse a l'aide de plusieurs demodulateurs numeriques |
PCT/EP2019/066450 WO2019243565A1 (fr) | 2018-06-21 | 2019-06-21 | Procédé de démodulation de signaux numériques à l'aide de plusieurs démodulateurs numériques |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021525995A JP2021525995A (ja) | 2021-09-27 |
JP7076046B2 true JP7076046B2 (ja) | 2022-05-26 |
Family
ID=65031275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021520464A Active JP7076046B2 (ja) | 2018-06-21 | 2019-06-21 | 多重デジタル復調器を使用してデジタル信号を復調するための方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US11343127B2 (ja) |
EP (1) | EP3811580B1 (ja) |
JP (1) | JP7076046B2 (ja) |
CN (1) | CN112840611B (ja) |
CA (1) | CA3104347C (ja) |
FR (1) | FR3082970B1 (ja) |
IL (1) | IL279619B (ja) |
WO (1) | WO2019243565A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3082970B1 (fr) | 2018-06-21 | 2020-05-29 | Zodiac Data Systems | Procede de demodulation d'un signal sur porteuse a l'aide de plusieurs demodulateurs numeriques |
US11470568B2 (en) * | 2018-07-25 | 2022-10-11 | Nokia Solutions And Networks Oy | Synchronizing TSN master clocks in wireless networks |
US10790920B2 (en) * | 2018-12-21 | 2020-09-29 | Kratos Integral Holdings, Llc | System and method for processing signals using feed forward carrier and timing recovery |
WO2022250647A1 (en) | 2021-05-24 | 2022-12-01 | Kratos Integral Holdings, Llc | Systems and methods for post-detect combining of a plurality of downlink signals representative of a communication signal |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002290485A (ja) | 2001-03-22 | 2002-10-04 | Mitsubishi Electric Corp | 周波数誤差推定を行う受信機および周波数誤差の推定方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1292062A1 (en) * | 2001-09-11 | 2003-03-12 | Beta Research GmbH | Multiple carrier demodulation with overlapping sample ranges |
US8208579B2 (en) * | 2005-09-16 | 2012-06-26 | Panasonic Corporation | Radio transmitting apparatus, radio receiving apparatus, and data placing method |
JPWO2008132825A1 (ja) * | 2007-04-20 | 2010-07-22 | パナソニック株式会社 | 無線送信装置、無線受信装置およびブロック構成方法 |
US8837611B2 (en) * | 2011-02-09 | 2014-09-16 | Silicon Laboratories Inc. | Memory-aided synchronization in a receiver |
US8385305B1 (en) * | 2012-04-16 | 2013-02-26 | CBF Networks, Inc | Hybrid band intelligent backhaul radio |
US9231648B2 (en) * | 2014-05-21 | 2016-01-05 | Texas Instruments Incorporated | Methods and apparatus for frequency offset estimation and correction prior to preamble detection of direct sequence spread spectrum (DSSS) signals |
FR3034274B1 (fr) * | 2015-03-27 | 2017-03-24 | Stmicroelectronics Rousset | Procede de traitement d'un signal analogique issu d'un canal de transmission, en particulier un signal vehicule par courant porteur en ligne |
EP3522622B1 (en) * | 2016-11-11 | 2023-04-26 | Samsung Electronics Co., Ltd. | Method for determining correction time in wireless communication system and apparatus therefor |
FR3082970B1 (fr) | 2018-06-21 | 2020-05-29 | Zodiac Data Systems | Procede de demodulation d'un signal sur porteuse a l'aide de plusieurs demodulateurs numeriques |
-
2018
- 2018-06-21 FR FR1855496A patent/FR3082970B1/fr active Active
-
2019
- 2019-06-21 WO PCT/EP2019/066450 patent/WO2019243565A1/fr unknown
- 2019-06-21 US US17/254,696 patent/US11343127B2/en active Active
- 2019-06-21 CN CN201980048689.6A patent/CN112840611B/zh active Active
- 2019-06-21 EP EP19732636.6A patent/EP3811580B1/fr active Active
- 2019-06-21 JP JP2021520464A patent/JP7076046B2/ja active Active
- 2019-06-21 CA CA3104347A patent/CA3104347C/fr active Active
-
2020
- 2020-12-20 IL IL279619A patent/IL279619B/en unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002290485A (ja) | 2001-03-22 | 2002-10-04 | Mitsubishi Electric Corp | 周波数誤差推定を行う受信機および周波数誤差の推定方法 |
Non-Patent Citations (2)
Title |
---|
H. Kubo,A parallel blind demodulator in the presence of intersymbol interference,ICC 2001. IEEE International Conference on Communications. Conference Record (Cat. No. 01CH37240),2001年06月14日 |
J. Luecke,Programmable digital communications receiver architecture for high data rate avionics and ground applications,9th IEEE/AIAA/NASA Conference on Digital Avionics Systems,1990年10月18日 |
Also Published As
Publication number | Publication date |
---|---|
CN112840611B (zh) | 2022-07-01 |
FR3082970A1 (fr) | 2019-12-27 |
CN112840611A (zh) | 2021-05-25 |
EP3811580B1 (fr) | 2022-05-18 |
US20210176103A1 (en) | 2021-06-10 |
JP2021525995A (ja) | 2021-09-27 |
CA3104347C (fr) | 2023-01-03 |
IL279619A (en) | 2021-03-01 |
US11343127B2 (en) | 2022-05-24 |
EP3811580A1 (fr) | 2021-04-28 |
IL279619B (en) | 2022-02-01 |
FR3082970B1 (fr) | 2020-05-29 |
WO2019243565A1 (fr) | 2019-12-26 |
CA3104347A1 (fr) | 2019-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7076046B2 (ja) | 多重デジタル復調器を使用してデジタル信号を復調するための方法 | |
EP0812079B1 (en) | Synchronizing apparatus | |
TWI650983B (zh) | 數位無線電傳輸 | |
KR101891679B1 (ko) | 낮은 신호대 잡음 조건 하의 자동 주파수 제어 | |
AU674965B2 (en) | Demodulator for manchester-coded FM signals | |
CN101057470B (zh) | 使用多个源的载波恢复方法和装置 | |
US20100215135A1 (en) | Synchronous processing apparatus, receiving apparatus and synchronous processing method | |
KR100582960B1 (ko) | 적어도 하나의 데이터 패킷을 포함하는 데이터스트림으로부터의 데이터 추출을 제어하는 방법 및 장치 | |
US7046743B2 (en) | Demodulator for demodulating digital modulated signals | |
US6366574B1 (en) | Method and device for recovering synchronization on a signal transmitted to a mobile-telephone receiver | |
US11310027B2 (en) | Method of date-stamping telemetry signals | |
KR100327905B1 (ko) | 보간 필터를 사용한 타이밍 복원 병렬 처리 방법 및 그 장치 | |
JP4952488B2 (ja) | 同期追従回路 | |
JP3985644B2 (ja) | 多値qam復調方法および装置 | |
CN111163027A (zh) | 同步检测方法及装置 | |
JP3986234B2 (ja) | ディジタル放送受信機 | |
JP2001268047A (ja) | ディジタル放送受信機 | |
JP3086144B2 (ja) | バースト復調器 | |
JP4173048B2 (ja) | 自動周波数制御装置 | |
JP3792477B2 (ja) | フレーム同期検出器 | |
JP2001268040A (ja) | Ofdm信号モード判定装置 | |
US8488697B2 (en) | Universal timing recovery circuit | |
JP2008072186A (ja) | 同期追従回路 | |
JPH1041994A (ja) | 同期判定回路 | |
JPS63217753A (ja) | キヤリア再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210727 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210727 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7076046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |