JP7073996B2 - 多層セラミック基板の製造方法、及び、多層セラミック基板 - Google Patents

Description

本発明は、多層セラミック基板の製造方法、及び、多層セラミック基板に関する。

多層セラミック基板を製造する方法の一例として、低温焼結セラミック（ＬＴＣＣ）材料の原料を含む未焼成のセラミック積層体の両主面に、該未焼成のセラミック積層体が焼結する温度では実質的に焼結しない拘束シートを圧着して得られた複合積層体を焼成する、無収縮工法と呼ばれる方法がある。この方法では、セラミック積層体が平面方向に収縮することが抑制されるため、寸法精度が高く、信頼性の高いＬＴＣＣ基板を得ることができる。

例えば、特許文献１には、拘束層が備えられたセラミック積層体を１次焼成し、拘束層が除去された積層体の表面を研磨した後、研磨処理された積層体の表面にセラミックペーストを形成し、その上部面に表面電極を形成してから２次焼成する方法が記載されている。特許文献１に記載の方法によれば、セラミックペーストと表面電極を同時に焼成することによって、固着力を向上させることができるとされている。

特許文献２には、拘束層が圧着した状態でグリーンシート多層体を焼成してセラミック焼成体を得て、残存する拘束層を除去した後、セラミック焼成体の上面及び下面の少なくとも一方を研磨する方法が記載されている。特許文献２に記載の方法によれば、拘束層とセラミック基板との界面に形成される不均一層（反応層）を除去することにより、接続端子との接合強度を向上させることができるとされている。

特許第４８３７７１７号公報 特許第５３７７８８５号公報

本発明者らは、ＬＴＣＣ基板の表面に薄膜抵抗（以下、抵抗膜ともいう）を形成することを考えた。小型チップサイズの抵抗器として、一般的には、アルミナ基板の表面に抵抗膜が形成されたものが用いられている。アルミナ基板に代えてＬＴＣＣ基板を用いる場合、基板表面の抵抗膜が、ビア導体等の導通経路を介して、基板内部に形成されたコンデンサ層やコイル層等の内層回路と接続することが可能となるため、モジュール全体の部品点数削減のメリットが生まれる。特に、０６０３サイズのような小型チップサイズの抵抗器を製造する場合、ビア導体と抵抗膜との位置精度を基板全面で確保する観点から、無収縮工法で作製されたＬＴＣＣ基板を用いることが有効である。

しかし、無収縮工法で作製されたＬＴＣＣ基板の表面に抵抗膜を形成したところ、抵抗値の変動が大きくなり、狙いの抵抗値が得られない問題があることが判明した。

本発明は上記の問題を解決するためになされたものであり、抵抗膜を形成した際の抵抗値の変動が抑えられる多層セラミック基板の製造方法、及び、多層セラミック基板を提供することを目的とする。

本発明の多層セラミック基板の製造方法は、低温焼結セラミック材料の原料を含む複数のセラミックグリーンシートが積層され、上記セラミックグリーンシートの間に未焼成の内部配線を有し、かつ、一方主面を構成する上記セラミックグリーンシートを厚み方向に貫通する未焼成の抵抗接続ビア導体を有するグリーンシート積層体の少なくとも上記一方主面に、上記セラミックグリーンシートが焼結する温度では実質的に焼結しない拘束シートが圧着された、複合積層体を作製する工程と、上記セラミックグリーンシートが焼結し、上記拘束シートが焼結しない温度で、上記複合積層体を焼成する工程と、焼成後の上記複合積層体から、残存する上記拘束シートを除去することにより、上記グリーンシート積層体が焼結してなるセラミック積層体を得る工程と、上記拘束シートを除去した後の上記セラミック積層体の上記一方主面に化学機械研磨を行う工程と、研磨後の上記セラミック積層体の上記一方主面上に、上記抵抗接続ビア導体を介して上記内部配線と電気的に接続される抵抗膜を形成する工程と、を備え、上記化学機械研磨は、上記セラミック積層体の上記一方主面の表面粗さＳａが２０ｎｍ以下、光沢度が６０°測定で６０以上になるように行われることを特徴とする。

本発明の多層セラミック基板は、低温焼結セラミック材料を含む複数のセラミック層が積層され、上記セラミック層の間に内部配線を有し、かつ、一方主面を構成する上記セラミック層を厚み方向に貫通する抵抗接続ビア導体を有するセラミック積層体と、上記セラミック積層体の一方主面上に設けられ、上記抵抗接続ビア導体を介して上記内部配線と電気的に接続される抵抗膜と、を備え、上記抵抗膜が位置する上記セラミック積層体の上記一方主面の表面粗さＳａが２０ｎｍ以下であり、光沢度が６０°測定で６０以上であることを特徴とする。

本発明の多層セラミック基板において、上記セラミック積層体の上記一方主面には、化学機械研磨が施されていることが好ましい。

本発明の多層セラミック基板は、上記セラミック積層体のいずれか一方の主面上に設けられ、電子部品を実装するための実装電極と、上記実装電極が設けられている主面を構成する上記セラミック層を厚み方向に貫通し、上記実装電極と電気的に接続される部品接続ビア導体と、をさらに備えることが好ましい。

上記セラミック層の厚み方向から見て、上記実装電極と接続している部分の上記部品接続ビア導体の形状は、楕円形、長円形、楕円形を湾曲させた形状、長円形を湾曲させた形状、又は、これらを組み合わせた形状であることが好ましい。

上記実装電極は、上記抵抗膜と同じ側の上記セラミック積層体の上記一方主面上に設けられ、上記部品接続ビア導体は、上記セラミック積層体の上記一方主面を構成する上記セラミック層を厚み方向に貫通することが好ましい。

本発明によれば、抵抗膜を形成した際の抵抗値の変動が抑えられる多層セラミック基板の製造方法、及び、多層セラミック基板を提供することができる。

図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ及び図１Ｅは、本発明の多層セラミック基板の製造方法の一例を模式的に示す断面図である。 図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄは、表面粗さ及び光沢度と抵抗値の変動との関係を説明するための模式図である。 図３は、複合電子部品の一例を模式的に示す側面図である。 図４は、図３に示す複合電子部品を構成する多層セラミック基板の一例を模式的に示す投影図である。 図５は、図３に示す複合電子部品を構成する多層セラミック基板の別の一例を模式的に示す投影図である。 図６（ａ）、図６（ｂ）及び図６（ｃ）は、それぞれ、比較例１－１、比較例１－２及び実施例１－３のセラミック積層体の断面のＳＥＭ写真である。 図７（ａ）及び図７（ｂ）は、それぞれ、実施例１－６及び比較例１－３のセラミック積層体の表面のＳＥＭ写真である。

以下、本発明の多層セラミック基板の製造方法について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。

本発明の多層セラミック基板の製造方法では、拘束シートを除去した後のセラミック積層体の一方主面に化学機械研磨を行い、研磨後のセラミック積層体の上記一方主面に抵抗膜を形成することを特徴としている。

無収縮工法によりＬＴＣＣ基板を作製する場合、焼成後、残存する拘束シートをウェットブラスト等により除去する必要がある。その際、基板表面にダメージが加えられ、マイクロクラックや凹凸が発生する。このような基板表面に抵抗膜を形成すると、抵抗値の変動が大きくなると考えられる。

本発明においては、拘束シートを除去した後に化学機械研磨を行うことにより、基板表面上のマイクロクラックや凹凸が減少し、基板表面の性状を改善することができる。その結果、抵抗膜を形成した際の抵抗値の変動が抑えられ、狙いの抵抗値を得ることができる。

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ及び図１Ｅは、本発明の多層セラミック基板の製造方法の一例を模式的に示す断面図である。

まず、グリーンシート積層体の少なくとも一方主面に拘束シートが圧着された複合積層体を作製する。図１Ａに示す複合積層体２０では、グリーンシート積層体１０の一方主面α及び他方主面βの両方に拘束シート２１が圧着されている。

グリーンシート積層体１０は、複数のセラミックグリーンシート１１が積層されたものであり、セラミックグリーンシート１１の間に未焼成の内部配線（ペースト膜）１２を有し、かつ、一方主面αを構成するセラミックグリーンシート１１を厚み方向（図１Ａでは上下方向）に貫通する未焼成のビア導体（ペースト体）１３を有している。図１Ａに示すグリーンシート積層体１０は、さらに、他方主面βを構成するセラミックグリーンシート１１を含む他のセラミックグリーンシート１１を厚み方向に貫通する未焼成のビア導体（ペースト体）１３を有している。

セラミックグリーンシートは、低温焼結セラミック材料の原料を含む。具体的には、セラミックグリーンシートは、低温焼結セラミック材料の原料となる粉末と、有機バインダと溶剤とを含有するスラリーを、ドクターブレード法等によってシート状に成形したものである。上記スラリーには、分散剤、可塑剤等の種々の添加剤が含有されていてもよい。

低温焼結セラミック材料とは、セラミック材料のうち、１０００℃以下の焼成温度で焼結可能であり、金属材料として使用されるＡｇやＣｕとの同時焼成が可能である材料を意味する。

低温焼結セラミック材料の組成としては、例えば、フィラー及びガラスを主成分とする組成系、出発原料としてＳｉＯ_２、ＢａＣＯ_３及びＡｌ_２Ｏ_３を主成分する組成系等がある。好ましくは、フィラー及びガラスを主成分とする組成系である。その場合、フィラーとして、例えば、Ａｌ_２Ｏ_３、ＺｒＯ_２、Ｍｇ_２ＳｉＯ_４、ＳｉＯ_２等のセラミックを用いることができ、中でも、Ａｌ_２Ｏ_３を用いることが好ましい。また、ガラスとして、少なくともＳｉＯ_２を含み、さらに、Ａｌ_２Ｏ_３、Ｂ_２Ｏ_３、ＺｎＯ、アルカリ土類金属酸化物及びアルカリ金属酸化物からなる群より選択される少なくとも１種の酸化物成分を含有するもの、例えば、ＳｉＯ_２－Ｂ_２Ｏ_３系、ＳｉＯ_２－Ｂ_２Ｏ_３－Ａｌ_２Ｏ_３系、ＳｉＯ_２－Ｂ_２Ｏ_３－Ａｌ_２Ｏ_３－ＭＯ系（ＭはＣａ、Ｓｒ、Ｍｇ、Ｂａ又はＺｎ）等のホウケイ酸ガラス、アルカリケイ酸ガラス、Ｂａ系ガラス、Ｐｂ系ガラス、Ｂｉ系ガラス等を用いることができ、中でも、ホウケイ酸ガラスを用いることが好ましい。

特定のセラミックグリーンシート上には、導電性ペーストを用いたスクリーン印刷等により、内部配線となるべきペースト膜を形成する。さらに、特定のセラミックグリーンシートに、レーザーパンチャー等によりビアホール加工を施し、上記導電性ペーストを充填することにより、ビア導体となるべきペースト体を形成する。

導電性ペーストとしては、例えば、Ａｇ、Ａｇ－Ｐｄ、Ａｇ－Ｐｔ、Ｃｕ、Ａｕ等の金属材料を含むペーストを好適に使用することができる。導電性ペーストには、溶剤、有機バインダ等が含まれることが好ましい。

拘束シートは、セラミックグリーンシートが焼結する温度では実質的に焼結しない無機材料を含む。具体的には、拘束シートは、上記無機材料として、例えばＡｌ_２Ｏ_３粉末と、有機バインダと溶剤とを含有するスラリーを、ドクターブレード法等によってシート状に成形したものである。上記スラリーには、分散剤、可塑剤等の種々の添加剤が含有されていてもよい。

セラミックグリーンシート及び拘束シートを積層し、圧着することにより、複合積層体を作製することができる。なお、セラミックグリーンシート及び拘束シートを積層する順序は特に限定されず、例えば、セラミックグリーンシートを積層することによりグリーンシート積層体を作製した後に拘束シートを積層してもよいし、拘束シート及びセラミックグリーンシートを順次積層してもよい。

また、拘束シートは、必ずしもグリーンシート積層体の両主面に配置しなくてもよく、少なくとも抵抗膜が形成される側の一方主面に配置すればよい。

次に、セラミックグリーンシートが焼結し、拘束シートが焼結しない温度で、複合積層体を焼成する。その結果、図１Ｂに示すように、セラミックグリーンシート１１はセラミック層３１となり、ペースト膜１２及びペースト体１３はそれぞれ内部配線３２及びビア導体３３となる。ビア導体３３のうち、後述する抵抗膜４０と接続されるものを抵抗接続ビア導体と呼ぶこととする。

一方、拘束シート２１は、焼成時において実質的に焼結しないので収縮が生じず、グリーンシート積層体１０に対して主面方向での収縮を抑制するように作用する。その結果、多層セラミック基板の寸法精度を高めることができる。

複合積層体を焼成した後、残存する拘束シートを除去することにより、グリーンシート積層体が焼結してなるセラミック積層体を得る。

拘束シートを除去する方法としては、例えば、ウェットブラスト、サンドブラスト、ブラッシング等の方法を用いることができる。

拘束シートを除去する際、セラミック積層体の表面にダメージが加えられ、マイクロクラックや凹凸が発生する。図１Ｃに示すセラミック積層体３０では、拘束シート２１が除去された後のセラミック積層体３０の一方主面α及び他方主面βにダメージが加えられた状態を模式的に示している。

拘束シートを除去した後、セラミック積層体の一方主面に化学機械研磨を行う。必要に応じて、セラミック積層体の他方主面に化学機械研磨を行ってもよい。図１Ｄに示すセラミック積層体３０では、一方主面αだけでなく他方主面βにも化学機械研磨が施され、一方主面α及び他方主面βが平坦化された状態を模式的に示している。

化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）では、例えば、セラミック積層体の表面を化学エッチングにより改質し、さらに、コロイダルシリカ又はセリア（酸化セリウム）等を用いて表面を均すことによって、表面の性状を向上させることができる。

本発明の多層セラミック基板の製造方法において、化学機械研磨は、セラミック積層体の一方主面の光沢度が６０°測定で６０以上になるように行われる。
光沢度を上記範囲にすることにより、抵抗膜を形成した際の抵抗値の変動が小さくなり、狙いの抵抗値が得られやすくなる。

なお、光沢度とは、光沢度計を用いて、ＪＩＳ Ｚ ８７４１：１９９７に記載された測定方法３に準拠して測定される６０度鏡面光沢を意味する。光沢度の測定は、セラミック積層体の表面のうち、抵抗膜を形成する予定の箇所であり、かつ、抵抗接続ビア導体が形成されていない箇所で行われることが好ましい。

化学機械研磨は、セラミック積層体の一方主面の光沢度が６０°測定で７０以上になるように行われることが好ましく、また、１２０以下になるように行われることが好ましく、１１０以下になるように行われることがより好ましい。

本発明の多層セラミック基板の製造方法において、化学機械研磨は、セラミック積層体の一方主面の表面粗さＳａが２０ｎｍ以下になるように行われる。
表面粗さを上記範囲にすることにより、抵抗膜を形成した際の抵抗値の変動が小さくなり、狙いの抵抗値が得られやすくなる。

なお、表面粗さＳａとは、非接触の光学式表面性状測定機を用いて測定される算術平均高さＳａを意味する。表面粗さＳａの測定は、セラミック積層体の表面のうち、抵抗膜を形成する予定の箇所であり、かつ、抵抗接続ビア導体が形成されていない箇所で行われることが好ましい。

化学機械研磨は、セラミック積層体の一方主面の表面粗さＳａが１５ｎｍ以下になるように行われることが好ましく、１０ｎｍ以下になるように行われることがより好ましく、また、１ｎｍ以上になるように行われることが好ましく、３ｎｍ以上になるように行われることがより好ましい。

研磨後、セラミック積層体の一方主面上に、抵抗接続ビア導体を介して内部配線と電気的に接続される抵抗膜を形成する。必要に応じて、セラミック積層体の他方主面に抵抗膜を形成してもよい。図１Ｅに示すセラミック積層体３０では、一方主面αだけでなく他方主面βにも抵抗膜４０が形成されている。

抵抗膜は、例えば、スパッタリング、蒸着等の技術を用いて、Ｃｕ－Ｎｉ、Ｎｉ－Ｃｒ、Ｎｉ－Ｃｒ－Ｓｉ、Ｎｉ－Ｃｒ－Ａｌ等の薄膜を形成し、所望のパターンにすることで形成することができる。

抵抗膜の厚みは特に限定されないが、例えば、１００ｎｍ以下である。また、抵抗膜の厚みは、１ｎｍ以上であることが好ましい。

必要に応じて、抵抗膜４０の少なくとも一部を覆うように、ガラス材料や樹脂材料等を例えば印刷等によって塗布することにより、保護膜を形成してもよい。

以上により、多層セラミック基板１００が得られる。
図１Ｅに示す多層セラミック基板１００は、セラミック積層体３０と、セラミック積層体３０の一方主面α上に設けられた抵抗膜４０と、を備えている。図１Ｅに示す多層セラミック基板１００は、さらに、セラミック積層体３０の他方主面β上に設けられた抵抗膜４０を備えている。

セラミック積層体３０は、低温焼結セラミック材料を含む複数のセラミック層３１が積層されたものであり、セラミック層３１の間に内部配線３２を有し、かつ、一方主面αを構成するセラミック層３１を厚み方向に貫通するビア導体３３を有している。図１Ｅに示すセラミック積層体３０は、さらに、他方主面βを構成するセラミック層３１を含む他のセラミック層３１を厚み方向に貫通するビア導体３３を有している。

セラミック積層体３０の一方主面α上に設けられた抵抗膜４０は、ビア導体３３のうち、一方主面αを構成するセラミック層３１を厚み方向に貫通する抵抗接続ビア導体を介して内部配線３２と電気的に接続されている。同様に、セラミック積層体３０の他方主面β上に設けられた抵抗膜４０は、ビア導体３３のうち、他方主面βを構成するセラミック層３１を厚み方向に貫通する抵抗接続ビア導体を介して内部配線３２と電気的に接続されている。

本発明の多層セラミック基板の製造方法によれば、無収縮工法で作製されたＬＴＣＣ基板の表面に抵抗膜を形成する場合、例えば０６０３サイズのような小型チップサイズであっても、抵抗膜を抵抗接続ビア導体上に寸法精度良く形成することができる。その結果、抵抗接続ビア導体等の導通経路を介してＬＴＣＣ基板の内層に形成された内部配線と抵抗膜を接続し、機能を向上させることができる。

上記の方法により製造された多層セラミック基板を含む、以下の特徴を有する多層セラミック基板もまた、本発明の１つである。

本発明の多層セラミック基板は、低温焼結セラミック材料を含む複数のセラミック層が積層され、上記セラミック層の間に内部配線を有し、かつ、一方主面を構成する上記セラミック層を厚み方向に貫通する抵抗接続ビア導体を有するセラミック積層体と、上記セラミック積層体の一方主面上に設けられ、上記抵抗接続ビア導体を介して上記内部配線と電気的に接続される抵抗膜と、を備える。

本発明の多層セラミック基板は、さらに、上記セラミック積層体の他方主面上に設けられた抵抗膜を備えてもよい。この場合、セラミック積層体は、他方主面を構成するセラミック層を厚み方向に貫通する抵抗接続ビア導体をさらに有し、他方主面上に設けられた抵抗膜が、上記抵抗接続ビア導体を介して内部配線と電気的に接続される。

本発明の多層セラミック基板においては、抵抗膜が位置するセラミック積層体の一方主面の光沢度が、６０°測定で６０以上である。
光沢度を上記範囲にすることにより、抵抗膜を形成した際の抵抗値の変動が小さくなり、狙いの抵抗値が得られやすくなる。

光沢度は、光沢度計（コニカミノルタ社製ＧＭ－６０ＰＬＵＳ）を用いて測定することができる。なお、抵抗膜が位置するセラミック積層体の一方主面の光沢度を測定することが困難である場合、抵抗膜が形成されていない箇所の光沢度と抵抗膜が位置する箇所の光沢度が同じであると仮定して、抵抗膜が形成されていない箇所の光沢度を代用してもよい。

本発明の多層セラミック基板において、抵抗膜が位置するセラミック積層体の一方主面の光沢度は、６０°測定で７０以上であることが好ましく、また、１２０以下であることが好ましく、１１０以下であることがより好ましい。

本発明の多層セラミック基板においては、抵抗膜が位置するセラミック積層体の一方主面の表面粗さＳａが、２０ｎｍ以下である。
表面粗さを上記範囲にすることにより、抵抗膜を形成した際の抵抗値の変動が小さくなり、狙いの抵抗値が得られやすくなる。

表面粗さＳａは、非接触の表面性状測定機（Ｚｙｇｏ社製ＮｅｗＶｉｅｗ）を用いて測定することができる。なお、抵抗膜が位置するセラミック積層体の一方主面の表面粗さを測定することが困難である場合、抵抗膜が形成されていない箇所の表面粗さと抵抗膜が位置する箇所の表面粗さが同じであると仮定して、抵抗膜が形成されていない箇所の表面粗さを代用してもよい。

本発明の多層セラミック基板において、抵抗膜が位置するセラミック積層体の一方主面の表面粗さＳａは、１５ｎｍ以下であることが好ましく、１０ｎｍ以下であることがより好ましく、また、１ｎｍ以上であることが好ましく、３ｎｍ以上であることがより好ましい。

本発明の多層セラミック基板において、セラミック積層体の一方主面には、化学機械研磨が施されていることが好ましい。必要に応じて、セラミック積層体の他方主面にも、化学機械研磨が施されていてもよい。

本発明の多層セラミック基板において、抵抗膜の厚みは特に限定されないが、例えば、１００ｎｍ以下である。また、抵抗膜の厚みは、１ｎｍ以上であることが好ましい。

本発明の多層セラミック基板は、さらに、抵抗膜の少なくとも一部を覆う保護膜を備えてもよい。
上記保護膜は、例えば、ガラス材料や樹脂材料等からなる絶縁性の膜によって構成される。

図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄは、表面粗さ及び光沢度と抵抗値の変動との関係を説明するための模式図である。

図２Ａ及び図２Ｂは、それぞれ、抵抗膜を形成する前のセラミック積層体の表面を拡大した断面図である。
図２Ａ及び図２Ｂに示すように、セラミック積層体３０の表面は、全面をガラス層５１が覆い、その上面に幾つかのセラミック粒子５２が点在している。
上述したように、低温焼結セラミック材料は、一般に、アルミナ等のセラミックフィラーとガラスとの複合物からなる。そのため、焼成後のセラミック積層体を表面から研磨すると、研磨後の表面は、ガラスとアルミナ粒子等のセラミック粒子との混合体となっている。混合体を構成するガラスとセラミック粒子の比率は、材料組成や焼成条件によって変化させることができる。

アルミナ等のセラミック粒子に比べてガラスは硬度が低いため、セラミック積層体の表面を研磨した場合、ガラスの部分の研磨が進みやすいため、セラミック粒子の部分は高くなる。そのセラミック粒子の部分の高さが表面粗さに相当する。
そして、表面粗さが同じであっても、セラミック粒子の密度によって光沢度は変化する。例えば、セラミック粒子の密度が高い部分は光沢度が小さく、セラミック粒子の密度が低い部分は光沢度が大きくなる。
図２Ａと図２Ｂとでは、表面粗さはどちらも同じであるものの、光沢度は図２Ａに比べて図２Ｂの方が小さいことを模式的に示している。

図２Ｃは、図２Ａに示すセラミック積層体の表面に抵抗膜を形成した状態を示す断面図であり、図２Ｄは、図２Ｂに示すセラミック積層体の表面に抵抗膜を形成した状態を示す断面図である。
セラミック積層体３０の表面は、アルミナ粒子等のセラミック粒子５２により凸形状となっている。そのため、セラミック積層体３０の表面に抵抗膜４０が形成された場合、凸形状の部分が多いほど、すなわち、光沢度が小さいほど、抵抗膜４０の表面積が大きくなり、さらに、凸部の端部の鋭利な部分で抵抗膜４０の連続性が阻害されやすくなる。その結果、表面粗さが同じであっても、光沢度が小さいと、抵抗値が変動しやすくなると考えられる。

このように、セラミック積層体の表面粗さが同じであっても、光沢度によって抵抗値の変動には違いが生じる。
本発明においては、セラミック積層体の一方主面の表面粗さＳａを２０ｎｍ以下、光沢度を６０以上とすることにより、抵抗膜を形成した際の抵抗値の変動を良好な範囲に抑えることができる。

上記の方法により製造された多層セラミック基板を含む、本発明の多層セラミック基板においては、積層コンデンサ等の電子部品を実装することにより、複合電子部品化が可能となる。これにより、モジュール全体として実装面積を削減することができる。

図３は、複合電子部品の一例を模式的に示す側面図である。図３では、多層セラミック基板に実装される電子部品の一例として、積層コンデンサを示している。
図３に示す複合電子部品２００は、多層セラミック基板１１０と、多層セラミック基板１１０に実装された積層コンデンサ２１０と、を備える。多層セラミック基板１１０は、セラミック積層体１３０の一方主面に、抵抗膜１４０と、積層コンデンサ２１０を実装するための実装電極１５０と、を備える。なお、セラミック積層体１３０は、複数のセラミック層１３１（図４又は図５参照）が積層されたものである。

図３には示されていないが、積層コンデンサ２１０は、例えば半田接合材や導電性接着剤等の導電性接合材を介して、多層セラミック基板１１０の実装電極１５０と接続されている。

図４は、図３に示す複合電子部品を構成する多層セラミック基板の一例を模式的に示す投影図である。具体的には、セラミック層の厚み方向から見た投影図である。
図４では、抵抗膜１４０は、セラミック層１３１を厚み方向に貫通する抵抗接続ビア導体１３３と電気的に接続されており、実装電極１５０は、セラミック層１３１を厚み方向に貫通する部品接続ビア導体１５１と電気的に接続されている。図４では、セラミック層１３１の厚み方向から見て、実装電極１５０と接続している部分の部品接続ビア導体１５１の形状が円形である例を示している。

図５は、図３に示す複合電子部品を構成する多層セラミック基板の別の一例を模式的に示す投影図である。図４と同様、セラミック層の厚み方向から見た投影図である。
図５では、抵抗膜１４０は、セラミック層１３１を厚み方向に貫通する抵抗接続ビア導体１３３と電気的に接続されており、実装電極１５０は、セラミック層１３１を厚み方向に貫通する部品接続ビア導体１５２と電気的に接続されている。図５では、セラミック層１３１の厚み方向から見て、実装電極１５０と接続している部分の部品接続ビア導体１５２の形状が楕円形である例を示している。

このように、本発明の多層セラミック基板は、セラミック積層体のいずれか一方の主面上に設けられ、電子部品を実装するための実装電極と、実装電極が設けられている主面を構成するセラミック層を厚み方向に貫通し、実装電極と電気的に接続される部品接続ビア導体と、をさらに備えることが好ましい。

上記実装電極は、抵抗膜と反対側のセラミック積層体の他方主面上に設けられてもよいが、図３に示すように、抵抗膜と同じ側のセラミック積層体の一方主面上に設けられることが好ましい。

セラミック層の厚み方向から見た部品接続ビア導体の形状は特に限定されず、図４に示すような円形でもよいし、図５に示すような楕円形でもよいが、セラミック層の厚み方向から見て、実装電極と接続している部分の部品接続ビア導体の形状は、楕円形、長円形、楕円形を湾曲させた形状、長円形を湾曲させた形状、又は、これらを組み合わせた形状であることが好ましい。
部品接続ビア導体の面積を大きくすることにより、電子部品から実装電極までの導通抵抗の上昇を抑えることができる。例えば、電子部品が積層コンデンサである場合、ＥＳＲ特性が変動しないため、インピーダンス特性の変動が抑えられ、目的とするコンデンサ特性が発現されやすくなる。

本発明の多層セラミック基板に積層コンデンサが実装される場合、抵抗要素（Ｒ）とコンデンサ要素（Ｃ）とは電気的に直列に接続されていてもよいし、電気的に並列に接続されていてもよい。場合によっては、別々の回路にこれらがそれぞれ接続されていてもよい。

本発明の多層セラミック基板に実装される電子部品としては、積層セラミックコンデンサ等の積層コンデンサの他、積層インダクタ等の積層電子部品でもよいし、積層電子部品以外の電子部品であってもよい。

本発明は上記実施形態に限定されるものではなく、多層セラミック基板の構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。

以下、本発明の多層セラミック基板の製造方法をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。

（実施例１－１）
［セラミック積層体の準備］
Ａｌ_２Ｏ_３フィラーとホウケイ酸ガラスを所定量含む混合粉末に溶剤、分散剤、有機バインダ及び可塑剤を配合したスラリーをＰＥＴフィルム上に塗布し、セラミックグリーンシートを作製した。
他方、溶剤及び有機バインダを所定の割合で混合し、この混合物を３本ロールミルによって分散処理することにより、Ａｇペーストを得た。

作製したセラミックグリーンシートにレーザーパンチャーを使用してビアホール加工を施した後、上記Ａｇペーストを充填し、ビア導体となるべきペースト体を形成した。また、セラミックグリーンシート上に、Ａｇペーストをスクリーン印刷して、所定の配線導体パターン（ペースト膜）を形成した。

また、Ａｌ_２Ｏ_３粉末に溶剤、分散剤、有機バインダ及び可塑剤を配合したスラリーをＰＥＴフィルム上に塗布し、拘束シートを作製した。

セラミックグリーンシートを複数枚積層し、さらに、上下に拘束シートを積層した後、圧力をかけてグリーンシート積層体を作製した。

グリーンシート積層体を、拘束シートは焼結しないがセラミックグリーンシートは焼結する温度（９００℃）で焼成した。焼成後、残存する拘束シートをウェットブラストにより除去し、セラミック積層体を得た。

［セラミック積層体の表面性状改善］
拘束シートを除去した後のセラミック積層体の表面に対して、化学機械研磨（表１中、ＣＭＰと示す）を行った。研磨後の表面の光沢度及び表面粗さＳａを測定することで、表面の状態を確認した。光沢度は光沢度計（コニカミノルタ社製ＧＭ－６０ＰＬＵＳ）を用いて測定し、表面粗さＳａは非接触の光学式表面性状測定機（ＺＹＧＯ社製ＮｅｗＶｉｅｗ）を用いて測定した。結果を表１に示す。

［抵抗膜の形成］
表１に示す狙いの抵抗値が得られるように、研磨後のセラミック積層体の表面に、スパッタリングによりＮｉ－Ｃｒ膜を所定のパターンや厚みにして抵抗膜を形成した。以上により、多層セラミック基板を作製した。

（実施例１－２～実施例１－６）
研磨後の表面の光沢度及び表面粗さが表１に示す値になるようにセラミック積層体の表面に化学機械研磨を行ったことを除いて、実施例１－１と同様の方法により多層セラミック基板を作製した。

（実施例１－７）
研磨後の表面の光沢度及び表面粗さが表１に示す値になるようにセラミック積層体の表面に化学機械研磨を行い、表１に示す狙いの抵抗値が得られるように抵抗膜を形成したことを除いて、実施例１－１と同様の方法により多層セラミック基板を作製した。

（比較例１－１）
拘束シートを除去した後、セラミック積層体の表面に化学機械研磨を行わなかったことを除いて、実施例１－１と同様の方法により多層セラミック基板を作製した。拘束シートを除去した後の表面の光沢度及び表面粗さを測定することで、表面の状態を確認した。結果を表１に示す。

（比較例１－２）
拘束シートを除去した後、セラミック積層体の表面にラップ研磨を行ったことを除いて、実施例１－１と同様の方法により多層セラミック基板を作製した。研磨後の表面の光沢度及び表面粗さを測定することで、表面の状態を確認した。結果を表１に示す。

（比較例１－３）
研磨後の表面の光沢度及び表面粗さが表１に示す値になるようにセラミック積層体の表面に化学機械研磨を行ったことを除いて、実施例１－１と同様の方法により多層セラミック基板を作製した。

［セラミック積層体の表面観察］
実施例及び比較例について、走査型電子顕微鏡（ＳＥＭ）を用いて、抵抗膜を形成する前のセラミック積層体の表面観察を行った。

図６（ａ）、図６（ｂ）及び図６（ｃ）は、それぞれ、比較例１－１、比較例１－２及び実施例１－３のセラミック積層体の断面のＳＥＭ写真である。
研磨を行わなかった比較例１－１では、拘束シートを除去することにより、図６（ａ）に示すように、表層から高さ１～２μｍのマイクロクラックが発生している。また、セラミックを研磨するために通常用いられるラップ研磨を行った比較例１－２では、研磨砥粒を介しての機械的衝撃により、図６（ｂ）に示すように、１～２μｍレベルの脱粒が発生し、マイクロクラックも発生している。一方、化学機械研磨を行った実施例１－３では、図６（ｃ）に示すように、マイクロクラックの発生が抑えられた平坦な表面に仕上げられている。

図７（ａ）及び図７（ｂ）は、それぞれ、実施例１－６及び比較例１－３のセラミック積層体の表面のＳＥＭ写真である。
光沢度が６０である実施例１－６では、図７（ａ）に示すように、セラミック積層体の表面にアルミナ粒子が少なく、下地のガラス層が占める割合が多い。一方、光沢度が５３である比較例１－３では、図７（ｂ）に示すように、セラミック積層体の表面にアルミナ粒子が多く、下地のガラス層が占める割合が少ない。

［抵抗値の測定］
実施例及び比較例で作製した多層セラミック基板について、触針式のプローブを用いて抵抗値を測定した。抵抗値の判定については、狙いの抵抗値に対して±２０％以内であれば○（良）、±２０％を超えて±３０％以内であれば△（可）、±３０％を超えれば×（不良）とした。結果を表１に示す。

表１より、セラミック積層体の表面の光沢度を６０°測定で６０以上、表面粗さＳａを２０ｎｍ以下とすることにより、目的とする抵抗値が得られる。

研磨を行わなかった比較例１－１では、拘束シートを除去する際のダメージによるマイクロクラックが表面に残存するため、光沢度が低くなり、狙いの抵抗値から大きく外れている。

ラップ研磨を行った比較例１－２では、拘束シートを除去する際のマイクロクラックは消失するものの、研磨時のダメージによって表面にマイクロクラックが発生するため、光沢度が低くなり、狙いの抵抗値が得られない。

一方、化学機械研磨を行った実施例１－１～実施例１－６では、光沢度が６０°測定で６０以上であり、表面粗さＳａも２０ｎｍ以下であるため、狙いの抵抗値が得られている。また、実施例１－７では、Ｎｉ－Ｃｒ膜の狙いの抵抗値を変更しているが、光沢度が６０°測定で６０以上であるため、実施例１－１～実施例１－６と同様に狙いの抵抗値が得られている。

比較例１－３では、表面粗さＳａが実施例１－６と同じ２０ｎｍではあるものの、光沢度が６０未満であるため、抵抗値の変動が大きくなっている。

（実施例２－１）
セラミック積層体の表面に化学機械研磨を行った後、表２に示す狙いの抵抗値が得られるように抵抗膜を形成したことを除いて、実施例１－１と同様の方法により多層セラミック基板を作製した。さらに、図４に示すように、平面形状が円形である部品接続ビア導体を形成した。

（実施例２－２）
図５に示すように、平面形状が楕円形である部品接続ビア導体を形成したことを除いて、実施例２－１と同様の方法により多層セラミック基板を作製した。
なお、実施例２－２で形成したビア導体の面積は、実施例２－１で形成したビア導体の面積の２倍である。

［導通抵抗の測定］
実施例２－１及び実施例２－２について、部品接続ビア導体の上下面にプローブを当て、部品接続ビア導体間の導通抵抗を測定した。コンデンサのインピーダンス測定に影響を与えないレベルとして、１０ｍΩ以下であれば◎（優）、１０ｍΩを超えて２０ｍΩ以下であれば○（良）、２０ｍΩを超えれば×（不良）と判定した。結果を表２に示す。

表２より、部品接続ビア導体の平面形状を縦長にして、面積を２倍にすることにより、導通抵抗が低減している。この結果から、部品接続ビア導体の面積を大きくすることにより、導通抵抗の上昇が抑えられると考えられる。したがって、例えば、研磨残渣が多く残った場合であっても、部品接続ビア導体の面積を大きくすることによって、導通抵抗の上昇を抑えることができると考えられる。

１０ グリーンシート積層体
１１ セラミックグリーンシート
１２ 未焼成の内部配線（ペースト膜）
１３ 未焼成のビア導体（ペースト体）
２０ 複合積層体
２１ 拘束シート
３０，１３０ セラミック積層体
３１，１３１ セラミック層
３２ 内部配線
３３ ビア導体
４０，１４０ 抵抗膜
５１ ガラス層
５２ セラミック粒子
１００，１１０ 多層セラミック基板
１３３ 抵抗接続ビア導体
１５０ 実装電極
１５１，１５２ 部品接続ビア導体
２００ 複合電子部品
２１０ 積層コンデンサ（電子部品）
α 一方主面
β 他方主面

Claims (5)

1. 低温焼結セラミック材料の原料を含む複数のセラミックグリーンシートが積層され、前記セラミックグリーンシートの間に未焼成の内部配線を有し、かつ、一方主面を構成する前記セラミックグリーンシートを厚み方向に貫通する未焼成の抵抗接続ビア導体を有するグリーンシート積層体の少なくとも前記一方主面に、前記セラミックグリーンシートが焼結する温度では実質的に焼結しない拘束シートが圧着された、複合積層体を作製する工程と、
   前記セラミックグリーンシートが焼結し、前記拘束シートが焼結しない温度で、前記複合積層体を焼成する工程と、
   焼成後の前記複合積層体から、残存する前記拘束シートを除去することにより、前記グリーンシート積層体が焼結してなるセラミック積層体を得る工程と、
   前記拘束シートを除去した後の前記セラミック積層体の前記一方主面に化学機械研磨を行う工程と、
   研磨後の前記セラミック積層体の前記一方主面上に、前記抵抗接続ビア導体を介して前記内部配線と電気的に接続される抵抗膜を形成する工程と、を備え、
   前記化学機械研磨は、前記セラミック積層体の前記一方主面の表面粗さＳａが２０ｎｍ以下、光沢度が６０°測定で６０以上になるように行われることを特徴とする多層セラミック基板の製造方法。
2. 低温焼結セラミック材料を含む複数のセラミック層が積層され、前記セラミック層の間に内部配線を有し、かつ、一方主面を構成する前記セラミック層を厚み方向に貫通する抵抗接続ビア導体を有するセラミック積層体と、
   前記セラミック積層体の一方主面上に設けられ、前記抵抗接続ビア導体を介して前記内部配線と電気的に接続される抵抗膜と、を備え、
   前記抵抗膜が位置する前記セラミック積層体の前記一方主面の表面粗さＳａが２０ｎｍ以下であり、光沢度が６０°測定で６０以上であることを特徴とする多層セラミック基板。
3. 前記セラミック積層体のいずれか一方の主面上に設けられ、電子部品を実装するための実装電極と、
   前記実装電極が設けられている主面を構成する前記セラミック層を厚み方向に貫通し、前記実装電極と電気的に接続される部品接続ビア導体と、をさらに備える請求項２に記載の多層セラミック基板。
4. 前記セラミック層の厚み方向から見て、前記実装電極と接続している部分の前記部品接続ビア導体の形状は、楕円形、長円形、楕円形を湾曲させた形状、長円形を湾曲させた形状、又は、これらを組み合わせた形状である請求項３に記載の多層セラミック基板。
5. 前記実装電極は、前記抵抗膜と同じ側の前記セラミック積層体の前記一方主面上に設けられ、
   前記部品接続ビア導体は、前記セラミック積層体の前記一方主面を構成する前記セラミック層を厚み方向に貫通する請求項３又は４に記載の多層セラミック基板。

Images