JP7067258B2

JP7067258B2 - マッハツェンダ変調器

Info

Publication number: JP7067258B2
Application number: JP2018096430A
Authority: JP
Inventors: 直哉河野
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2018-05-18
Filing date: 2018-05-18
Publication date: 2022-05-16
Anticipated expiration: 2038-05-18
Also published as: US10551644B2; JP2019200389A; US20190353938A1

Description

本発明は、マッハツェンダ変調器に関する。

特許文献１は、マッハツェンダ変調器を開示する。

米国特許第９０６９２２３号明細書

マッハツェンダ変調器は、一対のアーム導波路構造及び一対の電気信号伝送路を含み、これらは支持体上に設けられる。アーム導波路構造は、埋込絶縁物で埋め込まれている。電気信号伝送路は、埋込絶縁物上を延在すると共に、それぞれのアーム導波路構造に接続されて、アーム導波路構造に高周波の駆動信号を与える。また、電気信号伝送路は、アーム導波路構造と異なる半導体構造物上を延在し、この半導体構造物も絶縁物で埋め込まれている。

電気信号伝送路は、支持体から厚い埋込絶縁物によって隔てられると共に、半導体構造物から薄い埋込絶縁物によって隔てられる。電気信号伝送路下の埋込絶縁物の厚さの違いは、電気信号伝送路の伝送特性に不均一を引き起こす。

本発明の一側面は、この伝送特性における不均一を低減できるマッハツェンダ変調器を提供することを目的とする。

本発明の一側面に係るマッハツェンダ変調器は、第１アーム導波路構造と、第２アーム導波路構造と、埋込領域と、前記第１アーム導波路構造及び前記第２アーム導波路構造を搭載しており前記第１アーム導波路構造及び前記第２アーム導波路構造に接続された導電性半導体層と、前記埋込領域上を延在すると共に前記第１アーム導波路構造に接続された第１信号上層と、前記埋込領域上を延在すると共に前記第２アーム導波路構造に接続された第２信号上層と、前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在する接地上層と、前記接地上層に接続されると共に前記第１信号上層及び前記第２信号上層に沿って前記埋込領域内を延在する接地下層と、前記接地下層に接続されると共に前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在する導電上層と、を備える。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明の一側面によれば、伝送特性における不均一を低減できるマッハツェンダ変調器が提供される。

図１は、実施形態に係るマッハツェンダ変調器を概略的に示す平面図である。図２は、図１において破線で示された入力セクションを概略的に示す図面である。図３は、図１において破線で示された出力セクションを概略的に示す図面である。図４の（ａ）部は、図２に示されたＩＶａ－ＩＶａに沿った断面図である。図４の（ｂ）部は、図２に示されたＩＶｂ－ＩＶｂに沿った断面図である。図５の（ａ）部は、図２に示されたＶａ－Ｖａに沿った断面図である。図５の（ｂ）部は、図２に示されたＶｂ－Ｖｂに沿った断面図である。図６は、接地下層の有無に関連付けられた反射特性及び透過特性を示す図である。図７は、入力セクション及び出力セクションにおける信号線及び接地線の配列の変換を示す図面である。図８は、実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を概略的に示す図面である。図９は、実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を概略的に示す図面である。図１０は、実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を概略的に示す図面である。図１１は、実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を概略的に示す図面である。図１２は、実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を概略的に示す図面である。図１３は、実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を概略的に示す図面である。図１４は、実施形態に係るマッハツェンダ変調器を作製する方法における主要な工程を概略的に示す図面である。

引き続き、いくつかの具体例を説明する。

具体例に係るマッハツェンダ変調器は、（ａ）光導波路構造と、（ｂ）第１アーム導波路構造と、（ｃ）第２アーム導波路構造と、（ｄ）埋込領域と、（ｅ）前記第１アーム導波路構造及び前記第２アーム導波路構造を搭載しており前記第１アーム導波路構造及び前記第２アーム導波路構造に接続された導電性半導体層と、（ｆ）前記埋込領域上を延在すると共に前記第１アーム導波路構造に接続された第１信号上層と、（ｇ）前記埋込領域上を延在すると共に前記第２アーム導波路構造に接続された第２信号上層と、（ｈ）前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在する接地上層と、（ｉ）前記接地上層に接続されると共に前記第１信号上層及び前記第２信号上層に沿って前記埋込領域内を延在する接地下層と、（ｊ）前記接地下層に接続されると共に前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在する導電上層と、を備え、前記接地下層は、前記光導波路構造と、前記第１信号上層及び前記第２信号上層との間を延在する。

このマッハツェンダ変調器によれば、接地上層は、接地下層を経由して導電上層に接続される。接地上層は、第１信号上層及び第２信号上層の少なくともいずれか一方に沿って埋込領域上を延在すると共に、接地下層は、第１信号上層及び第２信号上層に沿って埋込領域内を延在する。接地上層から接地下層にレベル変換するので、第１信号上層及び第２信号上層は、接地下層が埋込領域内を延在する経路に依らず、それら上層の埋込領域上の経路をとることができる。また、接地下層が、光導波路構造と、第１信号上層及び第２信号上層との間に延在するので、第１信号上層及び第２信号上層を伝送するＲＦ信号の損失を低減できる。

具体例に係るマッハツェンダ変調器では、前記接地下層は、前記第１信号上層と前記第２信号上層との間隔より大きな幅を有する。

このマッハツェンダ変調器によれば、第１信号上層と第２信号上層との間隔より大きな幅を有する接地下層は、大きなグランド面を提供することができる。

具体例に係るマッハツェンダ変調器では、第２接地上層を更に備え、前記第２接地上層は、前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在し、前記第２接地上層は、前記第１接地上層と共に、前記接地下層に接続され、前記第１接地上層、前記第１信号上層、前記第２信号上層、及び前記第２接地上層は、この順に前記埋込領域上に配列され、前記第１信号上層及び前記第２信号上層は、前記埋込領域上に配列され、また、前記接地下層は、前記埋込領域内を延在し、前記第１信号上層、前記第１導電上層、及び前記第２信号上層は、この順に前記埋込領域上に配列される。

このマッハツェンダ変調器によれば、第１電気信号入力エリアにおける第１接地上層、第１信号上層、第２信号上層、及び第２接地上層の配列が、第１光変調エリアにおいて、第１信号上層、第１導電上層、及び第２信号上層の配列に変換される。

具体例に係るマッハツェンダ変調器では、第２接地上層及び第２導電上層を更に備え、前記第２接地上層は、前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在し、前記第２接地上層は、前記第１接地上層と共に、前記接地下層に接続され、前記第２導電上層は、前記第１導電上層と共に、前記接地下層に接続され、また、前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在し、前記第１接地上層、前記第１信号上層、前記第２信号上層、及び前記第２接地上層は、この順に前記埋込領域上に配列され、前記第１信号上層及び前記第２信号上層は、前記埋込領域上に配列され、また、前記接地下層は、前記埋込領域内を延在し、前記第１導電上層、前記第１信号上層、前記第２信号上層、及び前記第２導電上層は、この順に前記埋込領域上に配列される。

このマッハツェンダ変調器によれば、第１電気信号入力エリアにおける第１接地上層、第１信号上層、第２信号上層、及び第２接地上層の配列が、第１光変調エリアにおいて、第１導電上層、第１信号上層、第２信号上層、及び第２導電上層の配列に変換される。

具体例に係るマッハツェンダ変調器では、第２接地上層、第２導電上層、及び第３導電上層を更に備え、前記第２接地上層は、前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在し、前記第２接地上層は、前記第１接地上層と共に、前記接地下層に接続され、前記第２導電上層及び第３導電上層は、前記第１導電上層と共に、前記接地下層に接続され、また、前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在し、前記第１接地上層、前記第１信号上層、前記第２信号上層、及び前記第２接地上層は、この順に前記埋込領域上に配列され、前記第１信号上層及び前記第２信号上層は、前記埋込領域上に配列され、また、前記接地下層は、前記埋込領域内を延在し、前記第１導電上層、前記第１信号上層、前記第２導電上層、前記第２信号上層、及び前記第３導電上層は、この順に前記埋込領域上に配列される。

このマッハツェンダ変調器によれば、第１電気信号入力エリアにおける第１接地上層、第１信号上層、第２信号上層、及び第２接地上層の配列が、第１光変調エリアにおいて、第１導電上層、第１信号上層、第２導電上層、第２信号上層、及び第３導電上層の配列に変換される。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、マッハツェンダ変調器に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１は、実施形態に係るマッハツェンダ変調器を概略的に示す平面図である。図２は、図１の入力セクションを概略的に示す図面である。図３は、図１に示された出力セクションを概略的に示す図面である。図４の（ａ）部は、図２及び図３に示されたＩＶａ－ＩＶａに沿った断面図であり、図４の（ｂ）部は、図２及び図３に示されたＩＶｂ－ＩＶｂに沿った断面図である。図５の（ａ）部は、図２に示されたＶａ－Ｖａに沿った断面図であり、図５の（ｂ）部は、図２及び図３に示されたＶｂ－Ｖｂに沿った断面図である。

図１を参照すると、マッハツェンダ変調器１は、例えば、第１変調器１ａ、第２変調器１ｂ、第３変調器１ｃ及び第４変調器１ｄを有する。本実施例は、第１変調器１ａ、第２変調器１ｂ、第３変調器１ｃ及び第４変調器１ｄは、同じ導波路構造を有しており、引き続く記述は、第１変調器１ａを参照しながら為される。図１を参照すると、第４変調器１ｄでは、複数の変調器に繋がる光導波路、アーム導波路の形状を示すために、変調器の信号伝送のための金属層を描いていない。マッハツェンダ変調器１は、第１変調器１ａ、第２変調器１ｂ、第３変調器１ｃ及び第４変調器１ｄを搭載する支持体２１を備え、支持体２１は、例えば半絶縁性ＩｎＰを含むことができる。第１変調器１ａ、第２変調器１ｂ、第３変調器１ｃ及び第４変調器１ｄの各々は、入力導波路ＷＧ１、分波器ＤＰ、第１半導体アームＡ１ＲＭ、第２半導体アームＡ２ＲＭ、合波器ＭＰ、及び出力導波路ＷＧ２を含み、分波器ＤＰは、入力導波路ＷＧ１から連続光ビームを受けて、第１半導体アームＡ１ＲＭ及び第２半導体アームＡ２ＲＭに連続光ビームを提供するように、第１半導体アームＡ１ＲＭ及び第２半導体アームＡ２ＲＭに結合され、また合波器ＭＰは、第１半導体アームＡ１ＲＭ及び第２半導体アームＡ２ＲＭの変調光ビームを合波するように第１半導体アームＡ１ＲＭ及び第２半導体アームＡ２ＲＭに結合されて、出力導波路ＷＧ２に接続される。

図２、図３並びに図４の（ａ）部及び（ｂ）部に示されるように、マッハツェンダ変調器１、具体的には第１変調器１ａ、第２変調器１ｂ、第３変調器１ｃ及び第４変調器１ｄの各々は、光導波路構造２０、第１信号上層４１、第２信号上層４２、第１接地上層４３、接地下層５１、第１アーム導波路構造６１、第２アーム導波路構造６２、第１導電上層６３、及び導電性半導体層６６を備える。第１アーム導波路構造６１及び第２アーム導波路構造６２は、導電性半導体層６６上に設けられており、導電性半導体層６６を介して互いに接続される。マッハツェンダ変調器１は、埋込領域９０を更に備える。埋込領域９０は、光導波路構造２０、導電性半導体層６６、第１アーム導波路構造６１及び第２アーム導波路構造６２を埋め込む。

図４の（ａ）部に示されるように、第１信号上層４１は、埋込領域９０上を延在すると共に、第１アーム導波路構造６１に接続されて変調信号を供給する。第２信号上層４２は、埋込領域９０上を延在すると共に、第２アーム導波路構造６２に接続されて第２アーム導波路構造６２に変調信号を供給する。マッハツェンダ変調器１は、差動信号を用いて駆動される。具体的には、この差動信号は、第１信号上層４１及び第２信号上層４２上を伝搬して第１アーム導波路構造６１及び第２アーム導波路構造６２に供給される。第１アーム導波路構造６１及び第２アーム導波路構造６２の各々は、受けた差動信号の電界強度に応じて光の位相を変化させる。本実施例では、導電性半導体層６６は、第１信号上層４１、第２信号上層４２、及び第１接地上層４３のいずれも接続されない。

第１導電上層６３は、第１信号上層４１及び第２信号上層４２の少なくともいずれか一方に沿って延在することができ、本実施例では、第１導電上層６３が、第１信号上層４１と第２信号上層４２との間において第１信号上層４１及び第２信号上層４２に沿って埋込領域９０上を延在する。必要な場合には、第１導電上層６３、第１信号上層４１及び第２信号上層４２が、この順に配列されて、第１導電上層６３は、第１信号上層４１に沿って延在することもできる。或いは、第１導電上層６３、第２信号上層４２及び第１信号上層４１が、この順に配列されて、第１導電上層６３は、第２信号上層４２に沿って延在するようにしてもよい。導電性半導体層６６上においては、第１導電上層６３は、第１アーム導波路構造６１及び第２アーム導波路構造６２に沿って延在する。

図４の（ｂ）部に示されるように、第１導電上層６３は、本実施例では、第１変調器１ａの一端及び／又は他端において、接地下層５１の一端に接続される。接地下層５１は、第１信号上層４１及び第２信号上層４２に沿って埋込領域９０内を延在する。この接続は、本実施例では、第１変調器１ａの分波器ＤＰ、第１半導体アームＡ１ＲＭ、第２半導体アームＡ２ＲＭ、及び入力導波路ＷＧ１から離れた位置で行われる。しかしながら、第１接地上層４３と接地下層５１との接続は、これに限定されない。例えば、第１導電上層６３と接地下層５１との接続が、入力導波路ＷＧ１ための光導波路構造上、又は近傍において成されることができる。接地下層５１は、光導波路構造２０、第１アーム導波路構造６１及び第２アーム導波路構造６２の配置から独立する。

図５の（ａ）部に示されるように、接地下層５１は、光導波路構造２０と第１信号上層４１及び第２信号上層４２との間に設けられる。埋込領域９０が接地下層５１と光導波路構造２０との間を埋める。

図５の（ｂ）部に示されるように、第１接地上層４３は、接地下層５１の他端に接続される。第１接地上層４３は、第１信号上層４１及び第２信号上層４２の少なくともいずれか一方、本実施例では、第１信号上層４１及び第２信号上層４２に沿って埋込領域９０上を延在する。必要な場合には、第１接地上層４３、第１信号上層４１及び第２信号上層４２が、この順に配列されて、第１接地上層４３は、第１信号上層４１に沿って延在することもできる。或いは、第１信号上層４１、第２信号上層４２及び第１接地上層４３が、この順に配列されて、第１接地上層４３は、第２信号上層４２に沿って延在するようにしてもよい。

接地下層５１は埋込領域９０内を延在すると共に、第１接地上層４３は埋込領域９０上を延在する。第１接地上層４３及び接地下層５１は互いに接続されて、配線層のレベル（支持体２１の上面から第１接地上層４３及び接地下層５１の高さ）が変更される。埋込領域９０内の接地下層５１は、光導波路構造２０、第１アーム導波路構造６１及び第２アーム導波路構造６２のいずれにも接触しない。

このマッハツェンダ変調器１によれば、第１接地上層４３は、接地下層５１を経由して第１導電上層６３に接続される。第１接地上層４３は、第１信号上層４１及び第２信号上層４２の少なくともいずれか一方に沿って延在すると共に、接地下層５１は、第１信号上層４１及び第２信号上層４２に沿って埋込領域９０内を延在する。第１接地上層４３から接地下層５１に配線のレベル変換をする。第１信号上層４１及び第２信号上層４２は、接地下層５１が埋込領域９０内を延在する経路に依らず、それら上層の埋込領域９０上の経路をとることができる。また、接地下層５１が、光導波路構造２０と、第１信号上層４１及び第２信号上層４２との間に延在して、第１信号上層４１及び第２信号上層４２を伝送するＲＦ信号の損失を低減できる。

再び図１を参照すると、マッハツェンダ変調器１は、光入力ポート１０、第１光出力ポート３０ａ及び第２光出力ポート３０ｂを更に備える。

光入力ポート１０は、外部からの入力光Ｌ１を受ける。この入力光Ｌ１は光導波路構造２０を伝搬する。本実施例では、光導波路構造２０が、第１変調器１ａ、第２変調器１ｂ、第３変調器１ｃ及び第４変調器１ｄに一又は複数の光分波器を介して入力光Ｌ１を提供する。

具体的には、第１変調器１ａ、第２変調器１ｂ、第３変調器１ｃ及び第４変調器１ｄは、それぞれの変調信号に応答して、分配された入力光Ｌ１を変調して、変調光Ｌ１Ｍ、変調光Ｌ２Ｍ、変調光Ｌ３Ｍ、及び変調光Ｌ４Ｍを生成する。変調光Ｌ１Ｍ及び変調光Ｌ２Ｍは、合波器（ＭＰ１０）によって合波されて、第１光出力ポート３０ａに提供される。変調光Ｌ３Ｍ及び変調光Ｌ４Ｍは、合波器（ＭＰ２０）によって合波されて、第１光出力ポート３０ａ及び第２光出力ポート３０ｂに提供される。第１導電上層６３、接地下層５１及び第１接地上層４３がこの順に配列される。この配列は、第１信号上層４１及び第２信号上層４２の少なくともいずれか一方に沿って延在することができる。また、第１導電上層６３、接地下層５１及び第２接地上層４４がこの順に配列される。この配列は、第１信号上層４１及び第２信号上層４２の少なくともいずれか一方に沿って延在することができる。

再び図２を参照すると、入力セクションＥ１において、第１信号上層４１及び第２信号上層４２は、それぞれ、第１入力パッド電極４７ａ及び第２入力パッド電極４７ｂに接続される。第１接地上層４３及び第２接地上層４４は、それぞれ、第１接地パッド電極４９ａ及び第２接地パッド電極４９ｂに接続される。

再び図３を参照すると、出力セクションＥ２において、第１信号上層４１及び第２信号上層４２は、それぞれ、第１終端パッド電極４８ａ及び第２終端パッド電極４８ｂに接続される。第１接地上層４３及び第２接地上層４４は、それぞれ、第１接地パッド電極５０ａ及び第２接地パッド電極５０ｂに接続される。必要な場合には、導電性半導体層６６は、第１信号上層４１の電位、第２信号上層４２の電位、及び接地の電位から独立した電源から給電されることができる。

図４の（ａ）部～図５の（ｂ）部を参照しながら、マッハツェンダ変調器１について更に説明する。

図４の（ａ）部～図５の（ｂ）部に示されるように、埋込領域９０は、下部埋込領域９０ａ及び上部埋込領域９０ｂを有する。下部埋込領域９０ａは、支持体２１上に設けられる。第１アーム導波路構造６１及び第２アーム導波路構造６２を埋め込み、マッハツェンダ変調器１の他の導波路構造、具体的には、入力導波路ＷＧ１、分波器ＤＰ、合波器ＭＰ、及び出力導波路ＷＧ２のためのＭＺＩ導波路構造も埋め込む。埋込領域９０は、分波器ＤＰ及び合波器ＭＰのためのＭＺＩ導波路構造、第１アーム導波路構造６１、第２アーム導波路構造６２及び導電性半導体層６６を覆う第１無機絶縁膜３１を含むことができる。下部埋込領域９０ａは、第１無機絶縁膜３１上に設けられ、ＭＺＩ導波路構造、第１アーム導波路構造６１、第２アーム導波路構造６２及び導電性半導体層６６を埋め込んで、平坦な樹脂面を下部埋込領域９０ａに提供する。埋込領域９０は、下部埋込領域９０ａと支持体２１との間に設けられた第１無機絶縁膜３１上に加えて、下部埋込領域９０ａ上に設けられた第２無機絶縁膜３２を更に備える。

接地下層５１は、第２無機絶縁膜３２上に設けられ、本実施例では第２無機絶縁膜３２に接する。埋込領域９０は、第２無機絶縁膜３２上に設けられた第３無機絶縁膜３３を更に備える。埋込領域９０は、第３無機絶縁膜３３上に設けられた上部埋込領域９０ｂと、上部埋込領域９０ｂ上に設けられた第４無機絶縁膜３４とを備える。第３無機絶縁膜３３及び上部埋込領域９０ｂは、接地下層５１を埋め込んで、平坦な樹脂面を上部埋込領域９０ｂに提供する。第３無機絶縁膜３３は、本実施例では接地下層５１に接する。第１信号上層４１、第２信号上層４２、第１接地上層４３、及び第１導電上層６３は、第４無機絶縁膜３４上を延在する。

図４の（ａ）部に示されるように、第１無機絶縁膜３１、下部埋込領域９０ａ、及び第２無機絶縁膜３２は、第１開口３５ａ及び第２開口３５ｂを有しており、第１開口３５ａ及び第２開口３５ｂは、第１アーム導波路構造６１、第２アーム導波路構造６２及び導電性半導体層６６上に位置する。本実施例では、マッハツェンダ変調器１は、第１下部導電体４１ｍ及び第２下部導電体４２ｍを有することができる。第１下部導電体４１ｍは、第１信号上層４１と第１アーム導波路構造６１との間に設けられて、第１信号上層４１及び第１アーム導波路構造６１に接触を成す。第２下部導電体４２ｍは、第２信号上層４２と第２アーム導波路構造６２との間に設けられて、第２信号上層４２及び第２アーム導波路構造６２に接触を成す。

また、第３無機絶縁膜３３、上部埋込領域９０ｂ、及び第４無機絶縁膜３４は、第１開口３６ａ及び第２開口３６ｂを有しており、第１開口３６ａ及び第２開口３６ｂは、第１アーム導波路構造６１、第２アーム導波路構造６２及び導電性半導体層６６上に位置する。本実施例に係るマッハツェンダ変調器１では、第１信号上層４１及び第２信号上層４２は、それぞれ、第１開口３６ａ及び第２開口３６ｂを介して第１下部導電体４１ｍ及び第２下部導電体４２ｍに接続される。

図４の（ａ）部に示されるように、第１アーム導波路構造６１及び第２アーム導波路構造６２は、導電性半導体層６６上に設けられる。導電性半導体層６６は、第１アーム導波路構造６１と第２アーム導波路構造６２との間に設けられ、第１アーム導波路構造６１及び第２アーム導波路構造６２に接続される。

図４の（ａ）部及び図５の（ａ）部に示されるように、光導波路構造２０，第１アーム導波路構造６１及び第２アーム導波路構造６２の各々は、第１導電型半導体層６７、コア層６８及び第２導電型半導体層６９を含み、コア層６８は、第１導電型半導体層６７と第２導電型半導体層６９との間に設けられる。第１導電型半導体層６７及び第２導電型半導体層６９は、それぞれ、下部クラッド及び上部クラッドを備える。光導波路構造２０、第１アーム導波路構造６１、第２アーム導波路構造６２及び支持体２１の表面は、第１無機絶縁膜３１で覆われる。

図４の（ｂ）部、並びに図５の（ａ）部及び（ｂ）部に示されるように、接地下層５１は、第１信号上層４１及び第２信号上層４２と支持体２１とグランド面を提供することができる。また、接地下層５１は、第１信号上層４１と第２信号上層４２との間隔より大きな幅を有することがよい。第１信号上層４１と第２信号上層４２との間隔より大きな幅ＷＧＬの接地下層５１は、第１信号上層４１及び第２信号上層４２と支持体２１と大きなグランド面を提供することができる。

図５の（ａ）部及び（ｂ）部に示されるように、第１信号上層４１は、第１信号上層４１の幅を規定する外側４１ａ及び内側４１ｂを有する。第２信号上層４２は、第２信号上層４２の幅を規定する外側４２ａ及び内側４２ｂを有する。接地下層５１の幅ＷＧＬは、第１信号上層４１の内側４１ｂと第２信号上層４２の内側４２ｂとの間隔（Ｗ１）以上であることがよい。さらに、接地下層５１の幅ＷＧＬは、第１信号上層４１の外側４１ａと第２信号上層４２の外側４２ａとの距離（Ｗ２）以上であることがよい。
接地下層５１の上面５１ａから第１信号上層４１の下層４１ｃ又は第２信号上層４２の下層４２ｃまでの距離Ｈ１：０．５～５マイクロメートル。
光導波路構造２０の上面２０ａから接地下層５１の下面５１ｂまでの距離Ｈ２：０．２～２マイクロメートル。

このマッハツェンダ変調器１によれば、第１導電上層６３と第２導電上層６４との間隔より大きな幅を有する接地下層５１は、グランド面を提供することができる。グランド面の提供は、光導波路構造と信号上層との交差の有無によるＲＦ信号の反射特性及び透過特性の差を低減することができる。

マッハツェンダ変調器１の構造の例示。
第１信号上層４１、第２信号上層４２：金。
第１接地上層４３：金。
接地下層５１；金。
第１導電上層６３：金。
支持体２１：半絶縁性ＩｎＰ。
埋込領域９０：ＢＣＢ及びシリコン系無機絶縁膜。
第１アーム導波路構造６１、第２アーム導波路構造６２及び光導波路構造２０。
第１導電型半導体層６７：ｎ型ＩｎＰ層。
コア層６８：ｉ型ＡｌＧａＩｎＡｓ層。
第２導電型半導体層６９：ｐ型ＩｎＰ層。
導電性半導体層６６：ｎ型ＩｎＰ層。

（実施例）
図６の（ａ）部は、接地下層を含まないシミュレーションのための第１モデルにおける金属層及び光導波路構造を概略的に示す平面図である。光導波路構造ＷＧ２０は、埋込領域で覆われた６つの導波路メサを含み、第１信号上層Ｍ１Ｓ及び第２信号上層Ｍ２Ｓが光導波路構造ＷＧ２０上を延在する。
第１信号上層Ｍ１Ｓの幅ＤＭ１Ｓ：５８マイクロメートル。
第１導電上層ＭＧの幅ＤＭＧ：５マイクロメートル。
第２信号上層Ｍ２Ｓの幅ＤＭ２Ｓ：５８マイクロメートル。
第１信号上層Ｍ１Ｓと第１導電上層ＭＧとの間隔Ｓ１Ｐ：８マイクロメートル。
第２信号上層Ｍ２Ｓと第１導電上層ＭＧとの間隔Ｓ２Ｐ：８マイクロメートル。
第１信号上層Ｍ１Ｓ、第１導電上層ＭＧ、及び第２信号上層Ｍ２Ｓの下面と光導波路構造ＷＧ２０の上面との間隔：１マイクロメートル。
シミュレーションのための第２モデルは、第１導電上層ＭＧに替えて接地下層を含む。
第１信号上層Ｍ１Ｓから第２信号上層Ｍ２Ｓまでの距離：１０マイクロメートル。
第１導電上層ＭＧの幅ＤＭＧ：０マイクロメートル。
接地下層の幅：５０マイクロメートル。
接地下層の上面から上部埋込領域の上面までの距離：０．５～５マイクロメートル。

図６の（ｂ）部は、第１モデル（Ｒ１）及び第２モデル（Ｒ２）におけるＲＦ信号の反射特性を示す図面である。横軸は、周波数帯域を示し、縦軸は、ＲＦ信号の反射を示す。接地下層によれば、５ＧＨｚ～６０ＧＨｚの帯域において、ＲＦ信号の反射を低減できる。

図６の（ｃ）部は、第１モデル（Ｔ１）及び第２モデル（Ｔ２）におけるＲＦ信号の透過特性を示す図面である。横軸は、周波数帯域を示し、縦軸は、ＲＦ信号の透過を示す。接地下層によれば、良好なＲＦ信号の透過が提供される。

図７は、入力セクション及び出力セクションにおける信号線及び接地線の配列の変換を示す。

図７の（ａ）部を参照すると、既に説明したように、マッハツェンダ変調器１は、第１アーム導波路構造６１及び第２アーム導波路構造６２に沿ってそれぞれ延在する第１信号上層４１及び第２信号上層４２を備え、第１信号上層４１及び第２信号上層４２上の差動信号は、それぞれ、第１アーム導波路構造６１及び第２アーム導波路構造６２を駆動する。ドライバーからの差動信号は、ドライバーの信号線及び接地線の配列に従って、マッハツェンダ変調器１の第１接地上層４３、第１信号上層４１、第２信号上層４２及び第２接地上層４４に接続される入力パッドに与えられる。第１接地上層４３及び第２接地上層４４は、共通の幅広の接地下層５１に接続され、第１信号上層４１及び第２信号上層４２は、幅広の接地下層５１上を第１変調器１ａに向けて延在する。幅広の接地下層５１、第１信号上層４１及び第２信号上層４２は、マイクロストリップ線路に類似の伝送路を形成できる。第１変調器１ａの一端部においては、接地下層５１は、単一の第１導電上層６３に貫通孔Ｔ１Ｈを介して接続される。第１導電上層６３は、第１信号上層４１と第２信号上層４２との間を第１アーム導波路構造６１及び第２アーム導波路構造６２に沿って延在する。第１変調器１ａの他端部においては、第１導電上層６３は、共通の幅広の接地下層５１に接続され、第１信号上層４１及び第２信号上層４２は、幅広の接地下層５１上を終端のためのパッドに向けて延在する。パッド電極の近くでは、接地下層５１は、第１接地上層４３及び第２接地上層４４に貫通孔Ｖ１Ａ、Ｖ２Ａを介して変換される。第１接地上層４３、第１信号上層４１、第２信号上層４２及び第２接地上層４４は、終端のためのパッド電極に接続される。

入力パッドの位置では、信号線及び接地線は、第１接地上層４３、第１信号上層４１、第２信号上層４２及び第２接地上層４４の順に配列される。この配列は、「ＧＳＳＧ配列」として参照される。第１変調器１ａでは、信号線及び接地線は第１信号上層４１、第１導電上層６３、及び第２信号上層４２の順に配列される。この配列は、「ＳＧＳ配列」として参照される。

図７の（ｂ）部を参照すると、マッハツェンダ変調器１は、第１アーム導波路構造６１及び第２アーム導波路構造６２に沿ってそれぞれ延在する第１信号上層４１及び第２信号上層４２、並びに第１導電上層６３及び第２導電上層６４を備える。第１信号上層４１及び第２信号上層４２は、第１導電上層６３と第２導電上層６４との間を延在する。接地下層５１は、第１導電上層６３及び第２導電上層６４に貫通孔Ｔ２Ｈ、Ｔ３Ｈを介して接続される。第１信号上層４１及び第２信号上層４２上の差動信号は、それぞれ、第１アーム導波路構造６１及び第２アーム導波路構造６２を駆動する。ドライバーからの差動信号は、既に説明したように、ドライバーの信号線及び接地線の配列に従って、マッハツェンダ変調器１の第１接地上層４３、第１信号上層４１、第２信号上層４２及び第２接地上層４４に接続される入力パッドに与えられる。パッド電極の近くでは、接地下層５１は、第１接地上層４３及び第２接地上層４４に貫通孔Ｖ１Ａ、Ｖ２Ａを介して変換される。第１変調器１ａでは、信号線及び接地線は、第１導電上層６３、第１信号上層４１、第２信号上層４２、及び第２導電上層６４の順に配列される。この配列は、「ＧＳＳＧ配列」として参照される。

図７の（ｃ）部を参照すると、マッハツェンダ変調器１は、第１アーム導波路構造６１及び第２アーム導波路構造６２に沿ってそれぞれ延在する第１信号上層４１及び第２信号上層４２、並びに第１導電上層６３、第２導電上層６４及び第３導電上層６５を備える。第１信号上層４１及び第２信号上層４２上の差動信号は、それぞれ、第１アーム導波路構造６１及び第２アーム導波路構造６２を駆動する。接地下層５１は、第１導電上層６３、第２導電上層６４及び第３導電上層６５に貫通孔Ｔ１Ｈ、Ｔ２Ｈ、Ｔ３Ｈを介して接続される。ドライバーからの差動信号は、既に説明したように、ドライバーの信号線及び接地線の配列に従って、マッハツェンダ変調器１の第１接地上層４３、第１信号上層４１、第２信号上層４２及び第２接地上層４４に接続される入力パッドに与えられる。パッド電極の近くでは、接地下層５１は、第１接地上層４３及び第２接地上層４４に貫通孔Ｖ１Ａ、Ｖ２Ａを介して変換される。第１変調器１ａでは、信号線及び接地線は、第１導電上層６３、第１信号上層４１、第２導電上層６４、第２信号上層４２、及び第３導電上層６５の順に配列される。この配列は、「ＧＳＧＳＧ配列」として参照される。

これらの説明から理解されるように、入力セクション及び出力セクションにおいて、接地下層５１の利用は、「ＳＧＳ配列」、「ＧＳＳＧ配列」及び「ＧＳＧＳＧ配列」のいずれかの配列を「ＳＧＳ配列」、「ＧＳＳＧ配列」及び「ＧＳＧＳＧ配列」のいずれかの配列に接続することを可能にする。

図８～図１４を参照しながら、マッハツェンダ変調器を作製する方法における主要な工程を説明する。可能な場合には、理解を容易にするために、図１～図５を参照して為された記述における参照符合を用いる。

引き続く説明では、図２に示されたＩＶａ－ＩＶａ線に沿った断面を有する生産物の作製が、図８の（ａ）部～図１４の（ａ）部に示されル工程を参照しながら説明される。図２のＩＶｂ－ＩＶｂ線に沿った断面を有する生産物の作製が、図８の（ｂ）部～図１４の（ｂ）部に示される工程を参照しながら説明される。図２のＶｂ－Ｖｂ線に沿った断面を有する生産物の作製が、図８の（ｃ）部～図１４の（ｃ）部に示される工程を参照しながら説明される。

工程Ｓ１０１では、図８の（ａ）部～（ｃ）部に示されるように、半導体生産物ＳＰを準備する。半導体生産物ＳＰは、基板ＷＦ、光導波路構造２０、第１アーム導波路構造６１、第２アーム導波路構造６２、下部埋込領域ＢＲ１、及び第１無機絶縁膜９５ａを備える。光導波路構造２０、第２アーム導波路構造６２及び下部埋込領域ＢＲ１は、基板ＷＦ上に設けられる。第１無機絶縁膜９５ａは、光導波路構造２０、第１アーム導波路構造６１、第２アーム導波路構造６２を覆う。光導波路構造２０、第２アーム導波路構造６２及び下部埋込領域ＢＲ１の各々は、基板ＷＦ上に設けられた第１導電型半導体層６７、コア層６８及び第２導電型半導体層６９を含む。下部埋込領域ＢＲ１は、基板ＷＦ上において、第１無機絶縁膜９５ａ、光導波路構造２０、及び第２アーム導波路構造６２を埋め込む。

半導体生産物ＳＰを準備した後に、半導体生産物ＳＰ上に第１マスクＭ１を形成する。第１マスクＭ１は、第１アーム導波路構造６１及び第２アーム導波路構造６２のための半導体メサ上に位置するに第１開口ＡＰ１を有する。第１マスクＭ１は、シリコン系無機物を含む。

半導体生産物ＳＰは、以下のように作製される。

半絶縁性ＩｎＰの基板ＷＦ上に第１導電型半導体層６７、コア層６８、及び第２導電型半導体層６９のための半導体層を成長して、基板ＷＦ上に半導体積層を形成する。これらの半導体層の形成は、例えば有機金属気相成長法又は分子線エピタキシー法によって行われることができる。
第１導電型半導体層６７のための半導体層：ｎ型ＩｎＰ層。
コア層６８のための半導体層：ＡｌＧａＩｎＡｓ層。
第２導電型半導体層６９のための半導体層：ｐ型ＩｎＰ層。

半導体積層を加工して、光導波路構造２０、第１アーム導波路構造６１及び第２アーム導波路構造６２のための半導体メサ（ＭＳ２０、ＭＳ６１、ＭＳ６２）をフォトリソグラフィ及びエッチングにより形成する。

更に、フォトリソグラフィ及びエッチングにより素子分離のための加工を半導体積層に行う。

これらの加工の後に、第１無機絶縁膜９５ａを基板ＷＦの全面に形成する。第１無機絶縁膜９５ａは、ＳｉＯ_２、ＳｉＯＮ、及びＳｉＮといったシリコン系無機物を含む。第１無機絶縁膜９５ａ上に下部埋込領域ＢＲ１が形成される。下部埋込領域ＢＲ１は、樹脂体を含み、樹脂体は、例えば、ＢＣＢ又はポリイミドを含む。

工程Ｓ１０２では、図９の（ａ）部～（ｃ）部に示されるように、第１マスクＭ１を用いて、下部埋込領域ＢＲ１をエッチングする。本実施例では、第１マスクＭ１の第１開口ＡＰ１における下部埋込領域ＢＲ１をエッチングして、第１アーム導波路構造６１及び第２アーム導波路構造６２に到達する開口ＯＰ１を下部埋込領域ＢＲ１に形成する。このエッチングの後に、第１マスクＭ１を除去する。

第１マスクＭ１を除去し後に、基板ＷＦの全面に第２無機絶縁膜９５ｂのための無機膜を堆積する。無機膜は、ＳｉＯ_２、ＳｉＯＮ、及びＳｉＮといったシリコン系無機物を含む。この堆積の後に、フォトリソグラフィ及びエッチングにより、開口ＯＰ１内の無機膜を除去して、第２無機絶縁膜９５ｂを形成する。第２無機絶縁膜９５ｂが、第１アーム導波路構造６１及び第２アーム導波路構造６２上に位置する開口９５ｂａを有する。

工程Ｓ１０３では、第２無機絶縁膜９５ｂを形成した後に、図１０の（ａ）部～（ｃ）部に示されるように、第２無機絶縁膜９５ｂ上に第２マスクＭ２を形成する。第２マスクＭ２は、第１下部導電体４１ｍ、第２下部導電体４２ｍ、及び接地下層５１を規定するパターンを有する。第２マスクＭ２は、樹脂を含む。本実施例では、リフトオフ法を用いて、第１下部導電体４１ｍ、第２下部導電体４２ｍ、及び接地下層５１を作製する。第１下部導電体４１ｍ及び第２下部導電体４２ｍは、それぞれ、第１アーム導波路構造６１及び第２アーム導波路構造６２の上面に接触を成す。具体的には、第２マスクＭ２を形成した後に、金属層の蒸着により導電体層（９６ａ、９６ｂ、９６ｃ）を堆積する。第２マスクＭ２を除去すると、第２マスクＭ２上の堆積物９６ｃは消失して、導電体層（９６ａ、９６ｂ）から第１下部導電体４１ｍ、第２下部導電体４２ｍ及び接地下層５１が形成される。

工程Ｓ１０４では、図１１の（ａ）部～（ｃ）部に示されるように、第１下部導電体４１ｍ、第２下部導電体４２ｍ及び接地下層５１、並びに第２無機絶縁膜９５ｂ上に、第３無機絶縁膜９５ｃを形成すると共に、この第３無機絶縁膜９５ｃ上に上部埋込領域ＢＲ２を形成する。第３無機絶縁膜９５ｃは、化学的気相成長法により作製される。第３無機絶縁膜９５ｃは、ＳｉＯ_２、ＳｉＯＮ、及びＳｉＮといったシリコン系無機物を含む。上部埋込領域ＢＲ２は、樹脂体を含み、樹脂体は、例えば、ＢＣＢ又はポリイミドを含む。

工程Ｓ１０５では、図１２の（ａ）部～（ｃ）部に示されるように、上部埋込領域ＢＲ２上に第３マスクＭ３を形成する。第３マスクＭ３は、第１アーム導波路構造６１の第１下部導電体４１ｍ及び第２アーム導波路構造６２の第２下部導電体４２ｍへのコンタクト開口、並びに接地下層５１へのコンタクト開口を規定する。第３マスクＭ３を用いて上部埋込領域ＢＲ２をエッチングして、第３開口ＡＰ３ａ、ＡＰ３ｃを上部埋込領域ＢＲ２に形成する。第３開口ＡＰ３ａは、第１アーム導波路構造６１の第１下部導電体４１ｍ及び第２アーム導波路構造６２の第２下部導電体４２ｍ上に位置する。第３開口ＡＰ３ｃは、接地下層５１上に位置する。このエッチングの後に、第３マスクＭ３を除去する。

工程Ｓ１０６では、第３開口ＡＰ３ａ、ＡＰ３ｃを有する上部埋込領域ＢＲ２を形成した後に、図１３の（ａ）部～（ｃ）部に示されるように、第４無機絶縁膜９５ｄのための無機絶縁膜を化学的気相成長法で基板ＷＦの全面に堆積する。フォトリソグラフィ及びエッチングによって、上部埋込領域ＢＲ２の第３開口ＡＰ３ａ、ＡＰ３ｃの底面の第４無機絶縁膜９５ｄを除去して、第１下部導電体４１ｍ、第２下部導電体４２ｍ及び接地下層５１の表面を到達する開口Ａ９５Ｐ１、Ａ９５Ｐ２を第４無機絶縁膜９５ｄに形成する。第４無機絶縁膜９５ｄは、上部埋込領域ＢＲ２の上面及び第３開口ＡＰ３ａ、ＡＰ３ｃの側面を覆う。第４無機絶縁膜９５ｄは、ＳｉＯ_２、ＳｉＯＮ、及びＳｉＮといったシリコン系無機物を含む。

工程Ｓ１０７では、図１４の（ａ）部～（ｃ）部に示されるように、第３開口ＡＰ３ａ、ＡＰ３ｃ及び第４無機絶縁膜９５ｄを形成した後に、第４マスクＭ４を形成する。第４マスクＭ４は、第１接地上層４３、第２接地上層４４、第１信号上層４１、第２信号上層４２、及び第１導電上層６３を規定するパターンを有する。第４マスクＭ４を用いたリフトオフ法またはメッキ法によって、パターン形成された金属層、具体的には第１接地上層４３、第１信号上層４１、第２信号上層４２、及び第２接地上層４４を形成する。

これらの工程により、マッハツェンダ変調器１が完成される。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本実施の形態では、本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

以上説明したように、本実施形態によれば、伝送特性における不均一を低減できるマッハツェンダ変調器を提供できる。

１…マッハツェンダ変調器、２０…光導波路構造、４１…第１信号上層、４２…第２信号上層、４３…第１接地上層、５１…接地下層、６１…第１アーム導波路構造、６２…第２アーム導波路構造、６３…第１導電上層、６４…第２導電上層、６５…第３導電上層、６６…導電性半導体層、９０…埋込領域。

Claims

マッハツェンダ変調器であって、
光導波路構造と、
第１アーム導波路構造と、
第２アーム導波路構造と、
埋込領域と、
前記第１アーム導波路構造及び前記第２アーム導波路構造を搭載しており前記第１アーム導波路構造及び前記第２アーム導波路構造に接続された導電性半導体層と、
前記埋込領域上を延在すると共に前記第１アーム導波路構造に接続された第１信号上層と、
前記埋込領域上を延在すると共に前記第２アーム導波路構造に接続された第２信号上層と、
前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在する第１接地上層と、
前記第１接地上層に接続されると共に前記第１信号上層及び前記第２信号上層に沿って前記埋込領域内を延在する接地下層と、
前記接地下層に接続されると共に前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在する第１導電上層と、
を備え、
前記第１導電上層は、前記第１アーム導波路構造及び前記第２アーム導波路構造に沿って延在し、
前記接地下層と前記光導波路構造とは、前記光導波路構造の長手方向に交差する断面において、前記埋込領域表面に向かって、前記光導波路構造、前記接地下層の順に埋め込まれ、前記接地下層は、前記光導波路構造と、前記第１信号上層及び前記第２信号上層との間を延在する、マッハツェンダ変調器。
前記接地下層は、前記第１信号上層と前記第２信号上層との間隔より大きな幅を有する、請求項１に記載のマッハツェンダ変調器。
第２接地上層を更に備え、
前記第２接地上層は、前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在し、
前記第２接地上層は、前記第１接地上層と共に、前記接地下層に接続され、
前記第１接地上層、前記第１信号上層、前記第２信号上層、及び前記第２接地上層は、この順に前記埋込領域上に配列され、
前記第１信号上層及び前記第２信号上層は、前記埋込領域上に配列され、また、前記接地下層は、前記埋込領域内を延在し、
前記第１信号上層、前記第１導電上層、及び前記第２信号上層は、この順に前記埋込領域上に配列される、請求項１又は請求項２に記載のマッハツェンダ変調器。
第２接地上層及び第２導電上層を更に備え、
前記第２接地上層は、前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在し、
前記第２接地上層は、前記第１接地上層と共に、前記接地下層に接続され、
前記第２導電上層は、前記第１導電上層と共に、前記接地下層に接続され、また、前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在し、
前記第２導電上層は、前記第１導電上層と共に、前記第１アーム導波路構造及び前記第２アーム導波路構造に沿って延在し、
前記第１接地上層、前記第１信号上層、前記第２信号上層、及び前記第２接地上層は、この順に前記埋込領域上に配列され、
前記第１信号上層及び前記第２信号上層は、前記埋込領域上に配列され、また、前記接地下層は、前記埋込領域内を延在し、
前記第１導電上層、前記第１信号上層、前記第２信号上層、及び前記第２導電上層は、この順に前記埋込領域上に配列される、請求項１又は請求項２に記載のマッハツェンダ変調器。
第２接地上層、第２導電上層、及び第３導電上層を更に備え、
前記第２接地上層は、前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在し、
前記第２接地上層は、前記第１接地上層と共に、前記接地下層に接続され、
前記第２導電上層及び第３導電上層は、前記第１導電上層と共に、前記接地下層に接続され、また、前記第１信号上層及び前記第２信号上層の少なくともいずれか一方に沿って前記埋込領域上を延在し、
前記第２導電上層及び前記第３導電上層は、前記第１導電上層と共に、前記第１アーム導波路構造及び前記第２アーム導波路構造に沿って延在し、
前記第１接地上層、前記第１信号上層、前記第２信号上層、及び前記第２接地上層は、この順に前記埋込領域上に配列され、
前記第１信号上層及び前記第２信号上層は、前記埋込領域上に配列され、また、前記接地下層は、前記埋込領域内を延在し、
前記第１導電上層、前記第１信号上層、前記第２導電上層、前記第２信号上層、及び前記第３導電上層は、この順に前記埋込領域上に配列される、請求項１又は請求項２に記載のマッハツェンダ変調器。