JP7066472B2

JP7066472B2 - 発光素子駆動装置

Info

Publication number: JP7066472B2
Application number: JP2018057631A
Authority: JP
Inventors: 昌昭中山
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2018-03-26
Filing date: 2018-03-26
Publication date: 2022-05-13
Anticipated expiration: 2038-03-26
Also published as: JP2019169655A

Description

本明細書中に開示されている発明は、発光素子駆動装置に関する。

従来、ＬＥＤ［light emitting diode］（発光ダイオード）などの発光素子を駆動する発光素子駆動装置が様々に開発されてきている。

なお、リニア駆動型の発光素子駆動装置においては、点灯開始直後のＬＥＤ駆動電流がゼロから設定した目標電流値に上昇する際、フィードバック制御系の遅れにより、ＬＥＤ駆動電流が瞬間的に目標電流値を超えてオーバーシュートすることがある。この場合、オーバーシュートしたＬＥＤ駆動電流により、点灯開始時に閃光が生じたり、最大定格電流をオーバーしてＬＥＤが劣化したりするという恐れがあった。

特許文献１は、オーバーシュートの抑制に関して述べる。特許文献１の図２を参照すると、ソフトスタート回路は、時間とともにその電圧レベルが上昇するソフトスタート電圧を生成する。パルス幅変調器は、スイッチング電源の出力電圧に応じたフィードバック電圧がソフトスタート電圧と一致するようにデューティ比が調節されるＰＷＭ信号を生成する。ドライバ回路は、ＰＷＭ信号に応じてスイッチング素子を制御する。キャパシタは、一端の電位が固定される。電流源は、ＰＷＭ信号と同期して間欠的に流れる充電電流を生成してキャパシタを充電する。ソフトスタート回路は、キャパシタに生ずる電圧をソフトスタート電圧として出力する。

この構成によりキャパシタを間欠的に充電することにより、実効的な充電電流を減らすことができるため、キャパシタの容量値が小さくても、時間変化率の小さなソフトスタート電圧、言い換えれば、時定数の長いソフトスタート電圧を生成でき、オーバーシュートを抑制することができる。

図５は、オーバーシュートの不具合に関して本願の発明者が事前に検討した発光素子駆動装置５００の構成を示す。

発光素子駆動装置５００は、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）、定電流源２、駆動素子３（Ｐチャネル型ＭＯＳ［metal oxide semiconductor］トランジスタ）、コンパレータ４、定電圧源５、制御部６、抵抗Ｒ１、及び、抵抗Ｒ２を有しており、複数の発光素子を直列接続した発光素子光源ＬＥＤ１を定電流駆動する。

電源端子ＩＮには抵抗Ｒ１の一端と抵抗Ｒ２の一端とが接続され、抵抗Ｒ１の他端には定電流源２の一端とドライブアンプ１（ＤＲＶ＿ＡＭＰ）の非反転入力端子（＋）が接続され、抵抗Ｒ２の他端にはドライブアンプ１（ＤＲＶ＿ＡＭＰ）の反転入力端子（－）と駆動素子３のソースが接続されている。

ドライブアンプ１（ＤＲＶ＿ＡＭＰ）の出力は駆動素子３のゲートに接続され、駆動素子３のドレインは発光素子光源ＬＥＤ１のアノードに接続され、発光素子光源ＬＥＤ１のカソードは接地端子ＧＮＤに接続されている。

発光素子光源ＬＥＤ１のアノードには、コンパレータ４の非反転入力端子（＋）が接続されており、コンパレータ４の反転入力端子（－）は定電圧源５の一端と接続され、定電圧源５の他端は電源端子ＩＮと接続されている。定電圧源５は、ＬＥＤオープン検出電圧ＶＯＰを生成する。コンパレータ４によってＬＥＤオープン検出信号ＬＯＤが生成され、制御部６へ入力される。制御部６はドライブアンプ１（ＤＲＶ＿ＡＭＰ）を制御する。

発光素子駆動装置５００の動作を簡単に説明する。定電流源２で発生する基準電流ＩＳＥＴ＿ＨＶが抵抗Ｒ１を流れることで発生する基準電圧ＶＲ１がドライブアンプ１（ＤＲＶ＿ＡＭＰ）の非反転入力端子（＋）に印加され、その反転入力端子（－）に基準電圧ＶＲ１と等しい電圧が取り出される。その電圧により抵抗Ｒ２で発生した電流（≒（ＶＩＮ－ＶＲ１）／Ｒ２）が駆動素子３を介して発光素子光源ＬＥＤ１に供給される。

図６は、発光素子駆動装置５００における問題点を説明する為の電源電圧ＶＩＮの立ち上げ時におけるタイミングチャートを示す。

電源電圧ＶＩＮは、時刻ｔ０において、０Ｖから徐々に立ち上げられていく。一方、出力電圧ＶＯＵＴは、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）が起動する時刻ｔ１以降、電源電圧ＶＩＮに追随して上昇していく。

ドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳ（＝駆動素子３のゲート・ソース間に印加される電圧、以下も同様）は、時刻ｔ１において低電圧誤動作防止（いわゆるＵＶＬＯ［under-voltage locked-out］）が解除されて、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）が起動するまで発生しない。低電圧誤動作防止は、電源投入時や電源瞬断時の誤動作を防止するための保護機能のことで、電源電圧ＶＩＮが例えば５Ｖ以上になると解除される。

その後、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳは、最大値（ＶＧＳ＿ＭＡＸ）となり、時刻ｔ３まで、すなわち、次式の条件が満たされる時刻となるまで維持される。

ＶＩＮ＞ＶＦ＿ＴＯＴＡＬ

ここで、ＶＦ＿ＴＯＴＡＬは、発光素子光源ＬＥＤ１の総順方向電圧を意味する。その後、時刻ｔ４で定常状態になる。

ＬＥＤ駆動電流Ｉ＿ＬＥＤは、時刻ｔ２において流れ始める。時刻ｔ３において、発光素子光源ＬＥＤ１にあらかじめ定めた一定の設定電流Ｉ＿ＬＥＤ＿Ｃが流れる。理想であれば、この瞬間に設定電流Ｉ＿ＬＥＤ＿Ｃは一定となることが望まれるが、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳの制御遅れにより、オーバーシュート電流Ｉｏｓが時刻ｔ３～ｔ４の区間で流れてしまう。ＬＥＤ駆動電流Ｉ＿ＬＥＤは、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳが回路動作に追従する時刻ｔ４で定常状態となり、以降は設定電流Ｉ＿ＬＥＤ＿Ｃを維持する。

特開２０１１－２４４６７７号公報

特許文献１に記載された方法は、起動時にソフトスタート回路が必要となるため、回路面積が増大するという不具合が懸念される。

また、本願の発明者が事前検討に供した図５の発光素子駆動装置５００では、図６に示したように、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳの制御遅れによりオーバーシュート電流Ｉｏｓが発生し、これが発光素子光源ＬＥＤ１に流れてしまうという不具合が発生することを知見した。

本明細書中に開示されている発明は、上記課題を解消するためになされたものであり、その目的は、発光素子駆動装置において、電源立ち上げ時におけるオーバーシュート電流の発生を防止することである。

本明細書中に開示されている発光素子駆動装置は、発光素子に流れる出力電流に応じた帰還電圧と第１基準電圧とが一致するように前記出力電流の定電流制御を行う出力電流駆動部と；前記発光素子の一端に現れる出力電圧が第２基準電圧に達するまでの間、両電圧の差分値に応じたオフセット電圧分だけ、前記帰還電圧を前記第１基準電圧に近付けるように調整する帰還電圧調整部と；を有する構成（第１の構成）とされている。

なお、上記第１の構成から成る発光素子駆動装置において、前記出力電流駆動部は、前記出力電流の流れる電流経路上に設けられた出力トランジスタと、前記出力電流を前記帰還電圧に変換して前記帰還電圧調整部に出力するセンス抵抗と、前記帰還電圧調整部から入力される調整済みの帰還電圧と前記第１基準電圧とが一致するように前記出力トランジスタのリニア駆動を行う第１オペアンプと、を含む構成（第２の構成）にするとよい。

また、上記第２の構成から成る発光素子駆動装置において、前記帰還電圧調整部は、前記出力電圧と前記第２基準電圧との差分値をオフセット電流に変換する第１抵抗と、前記オペアンプの入力端と前記センス抵抗の出力端との間で前記オフセット電流に応じた前記オフセット電圧を生じさせる第２抵抗と、を含む構成（第３の構成）にするとよい。

また、上記した第３の構成から成る発光素子駆動装置において、前記第１基準電圧をＶｒｅｆ１とし、前記第２基準電圧をＶｒｅｆ２とし、前記第１抵抗の抵抗値をＲ１とし、前記第２抵抗の抵抗値をＲ２とすると、（Ｒ２／Ｒ１）×Ｖｒｅｆ２≧Ｖｒｅｆ１が成立する構成（第４の構成）にするとよい。

また、上記第３または第４の構成から成る発光素子駆動装置において、前記第１基準電圧をＶｒｅｆ１とし、前記第２基準電圧をＶｒｅｆ２とし、前記出力トランジスタのオン抵抗値をＲｏｎとし、前記センス抵抗の抵抗値をＲｓとすると、Ｖｒｅｆ２≧（Ｖｒｅｆ１／Ｒｓ）×（Ｒｓ＋Ｒｏｎ）が成立する構成（第５の構成）にするとよい。

また、上記第１～第５いずれかの構成から成る発光素子駆動装置において、前記出力電流駆動部は、電流シンク型である構成（第６の構成）にするとよい。

また、上記第１～第５いずれかの構成から成る発光素子駆動装置において、前記出力電流駆動部は、電流ソース型である構成（第７の構成）にしてもよい。

また、本明細書中に開示されている発光装置は、上記第１～第７いずれかの構成から成る発光素子駆動装置と、前記発光素子駆動装置によって駆動される少なくとも一つの発光素子と、を有する構成（第８の構成）とされている。

なお、上記第８の構成から成る発光装置において、前記発光素子は、発光ダイオード、または、有機ＥＬ素子である構成（第９の構成）にするとよい。

また、本明細書中に開示されている車両は、上記第８または第９の構成から成る発光装置を有する構成（第１０の構成）とされている。

本明細書中に開示されている発明によれば、電源立ち上げ時におけるオーバーシュート電流の発生を防止できる。

発光素子駆動装置の第１実施形態を示すブロック図である。図１のＭＯＳトランジスタを等価的な抵抗素子に置き換えた等価回路図である。第１実施形態における電源立ち上げ時のタイミングチャートである。発光素子駆動装置の第２実施形態を示すブロック図である。図１の発光素子駆動装置を提案するにあたり、本願の発明者が事前に検討した発光素子駆動装置のブロック図を示す。図５の電源立ち上げ時のタイミングチャートである。発光素子駆動装置の第３実施形態を示すブロック図である。第３実施形態における電源立ち上げ時のタイミングチャートである。発光素子駆動装置の第４実施形態を示すブロック図である。発光装置が搭載される車両の外観図（前面）である。発光装置が搭載される車両の外観図（背面）である。ＬＥＤヘッドランプモジュールの外観図である。ＬＥＤターンランプモジュールの外観図である。ＬＥＤリアランプモジュールの外観図である。

以下、本発明の実施の形態について図面を参照して説明する。

＜第１実施形態＞
図１は、発光素子駆動装置の第１実施形態を示すブロック図である。図５と同等の働きをする部分には同じ符号を付している。

本実施形態の発光素子駆動装置１００は、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）、定電流源２、駆動素子３、コンパレータ４、定電圧源５、制御部６、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）、定電圧源８、及び、Ｐチャネル型のＭＯＳトランジスタＭ０～Ｍ１を有しており、発光素子光源ＬＥＤ１を定電流駆動する。

ＭＯＳトランジスタＭ０のソースは、電源端子ＩＮ（電源電圧ＶＩＮの印加端）に接続されており、ゲートは内部電圧ＶＩＮＣＬＰの印加端に接続されており、ドレインは定電流源２の一端とドライブアンプ１（ＤＲＶ＿ＡＭＰ）の非反転入力端子（＋）に接続されている。定電流源２の他端は、接地端子ＧＮＤに接続されている。内部電圧ＶＩＮＣＬＰは、例えばツェナーダイオードを用いて生成される。内部電圧ＶＩＮＣＬＰと電源電圧ＶＩＮの大小関係は、ＶＩＮＣＬＰ＜ＶＩＮである。なお、ＭＯＳトランジスタＭ０と定電流源２が電源端子ＩＮ（電源電圧ＶＩＮ）と接地端子ＧＮＤとの間に接続されているものを基準電圧生成回路と称する。

また、ＭＯＳトランジスタＭ１のソースは、電源端子ＩＮ（電源電圧ＶＩＮの印加端）に接続されており、ゲートは電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の出力に接続されており、ドレインはドライブアンプ１（ＤＲＶ＿ＡＭＰ）の反転入力端子（－）と駆動素子３の第１主電極（ソース）に接続されている。駆動素子３は、発光素子光源ＬＥＤ１に出力電圧ＶＯＵＴとＬＥＤ駆動電流Ｉ＿ＬＥＤを供給する。駆動素子３は、例えば、Ｐチャネル型のＭＯＳトランジスタである。なお、ＭＯＳトランジスタＭ１をＬＥＤ駆動電流生成回路とも称する。

図２は、図１のＭＯＳトランジスタＭ０，Ｍ１をそれぞれ等価的な抵抗ＲＭ０，ＲＭ１に置き換えた等価回路図である。本図で示すように、ＭＯＳトランジスタＭ０は、等価的に固定抵抗ＲＭ０を構成する。一方、ＭＯＳトランジスタＭ１は、等価的に可変抵抗ＲＭ１を構成する。この可変抵抗ＲＭ１の抵抗値は、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の出力電圧に応じて変化することになる。

ＭＯＳトランジスタＭ１による可変抵抗ＲＭ１の抵抗値は、電源電圧ＶＩＮの立ち上げ開始時が最も大きく、電源電圧ＶＩＮが立ち上がっていくにつれて小さくなっていくように構成されている。このような特性をもたせることが重要であり、後述するＬＥＤオープン誤検出範囲の設定に関わってくる。

ここで、図１に戻り説明を続ける。ＭＯＳトランジスタＭ０とＭ１を同じ種類のトランジスタで構成することは、ＬＥＤ駆動電流Ｉ＿ＬＥＤを精度よく供給する為に極めて重要である。

そのために、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）では、その第１電源Ｖｄｄとして電源電圧ＶＩＮが接続されており、第２電源Ｖｓｓとして内部電圧ＶＩＮＣＬＰが接続されている。この構成により、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）が出力する最低電圧値が、内部電圧ＶＩＮＣＬＰと等しくなる。従って、ＭＯＳトランジスタＭ０とＭＯＳトランジスタＭ１のゲートは、電源電圧ＶＩＮと出力電圧ＶＯＵＴが所定の電圧差を持った時、いずれも内部電圧ＶＩＮＣＬＰに接続されているのと同じこととなり、ＭＯＳトランジスタＭ０とＭ１のオン抵抗を制御しやすくすることができる。

ドライブアンプ１（ＤＲＶ＿ＡＭＰ）の出力は、駆動素子３の制御電極（ゲート）に接続され、駆動素子３の第２主電極（ドレイン）は、出力端子ＯＵＴに接続されている。

なお、駆動素子３は、Ｐチャネル型のＭＯＳトランジスタではなくＰＮＰ型のバイポーラトランジスタに置き換えても良い。ＰＮＰバイポーラトランジスタにおいては、第１主電極、第２主電極及び制御電極は、エミッタ、コレクタ及びベースがそれぞれ対応する。

出力端子ＯＵＴは、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の非反転入力端子（＋）と発光素子光源ＬＥＤ１のアノードに接続され、発光素子光源ＬＥＤ１のカソードは、接地端子ＧＮＤに接続されている。

発光素子光源ＬＥＤ１のアノードには、コンパレータ４の非反転入力端子（＋）が接続されており、コンパレータ４の反転入力端子（－）は定電圧源５の一端と接続され、定電圧源５の他端は、電源端子ＩＮ（電源電圧ＶＩＮの印加端）と接続されている。定電圧源５は、ＬＥＤオープン検出電圧ＶＯＰを生成する。

コンパレータ４の出力は制御部６に入力され、制御部６はドライブアンプ１（ＤＲＶ＿ＡＭＰ）を制御する。

電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の反転入力端子（－）は、定電圧源８の一端と接続され、定電圧源８の他端は、電源端子ＩＮ（電源電圧ＶＩＮの印加端）と接続されている。定電圧源８は、電源電圧ＶＩＮよりも基準電圧ＶＲＥＦだけ低い電圧（＝ＶＩＮ－ＶＲＥＦ）を生成する。基準電圧ＶＲＥＦは、例えば接地端子ＧＮＤ基準のバンドギャップ電源を作製し、そこから電源電圧ＶＩＮ基準にシフトするようにして作製される。

図１には、発光素子光源ＬＥＤ１を説明の便宜上１列のＬＥＤで示したが、複数列の並列接続やマトリクス状もしくは単一のＬＥＤにしてもよい。

図１を用いて発光素子駆動装置１００の動作原理を説明する。定電流源２で発生する基準電流ＩＳＥＴ＿ＨＶがＭＯＳトランジスタＭ０を流れることで発生する基準電圧ＶＲ１（＝ＩＳＥＴ＿ＨＶ×ＲＭ０）がドライブアンプ１（ＤＲＶ＿ＡＭＰ）の非反転入力端子（＋）に印加され、その反転入力端子（－）に取り出される。その電圧によりＭＯＳトランジスタＭ１で発生したＬＥＤ駆動電流Ｉ＿ＬＥＤ（≒（ＶＩＮ－ＶＲ１）／ＲＭ１）が発光素子光源ＬＥＤ１に供給される。

図３は、第１実施形態における電源立ち上げ時のタイミングチャートを示す。

電源電圧ＶＩＮは、時刻ｔ０において０Ｖから徐々に立ち上げられていく。一方、出力電圧ＶＯＵＴは、ＵＶＬＯ解除によりドライブアンプ１（ＤＲＶ＿ＡＭＰ）が起動する時刻ｔ１から時刻ｔ２まで、電源電圧ＶＩＮに追随して上昇していく。

時刻ｔ２において、出力電圧ＶＯＵＴが電源電圧ＶＩＮに追従しなくなる。これは発光素子光源ＬＥＤ１にＬＥＤ駆動電流Ｉ＿ＬＥＤが流れ始めたことに起因する。

その後、出力電圧ＶＯＵＴは、電源電圧ＶＩＮと出力電圧ＶＯＵＴとの差分値が基準電位ＶＲＥＦと同じになる時刻ｔ３まで一定値を示す。

その後、出力電圧ＶＯＵＴは、時刻ｔ５まで電源電圧ＶＩＮと一定の差、すなわち、基準電圧ＶＲＥＦと同じ幅を保ちながら上昇を続ける。時刻ｔ５において、発光素子光源ＬＥＤ１に流れるＬＥＤ駆動電流Ｉ＿ＬＥＤが設定電流Ｉ＿ＬＥＤ＿Ｃに到達しており、出力電圧ＶＯＵＴは、これ以降一定値を示す。

ドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳ１（＝駆動素子３のゲート・ソース間に印加される電圧、以下も同様）は、時刻ｔ１においてＵＶＬＯが解除され、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）が起動するまで発生しない。その後、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳ１は、時刻ｔ３まで最大値（ＶＧＳ＿ＭＡＸ）を示す。

その後、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）の出力側から入力側への負帰還が、時刻ｔ４で十分に安定となり、時刻ｔ５で定常状態になる。

一方、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）のゲート・ソース間電圧ＶＧＳ２（＝ＭＯＳトランジスタＭ１のゲート・ソース間に印加される電圧、以下も同様）は、時刻ｔ１でＵＶＬＯが解除された後、時刻ｔ３において、電源電圧ＶＩＮと出力電圧ＶＯＵＴの差分値が基準電圧ＶＲＥＦとなることで発生し始める。その後、ゲート・ソース間電圧ＶＧＳ２は、時刻ｔ５で最大値となり、以降は一定値を示す。

ＬＥＤ駆動電流Ｉ＿ＬＥＤは、時刻ｔ２において流れ始める。その後、時刻ｔ３からＭＯＳトランジスタＭ１が徐々にオンしていき、時刻ｔ５でフルオンすると、ＬＥＤ駆動電流Ｉ＿ＬＥＤは、設定電流Ｉ＿ＬＥＤ＿Ｃとなり定常状態に入る。

ＬＥＤ駆動電流Ｉ＿ＬＥＤは、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）により電源電圧ＶＩＮと出力電圧ＶＯＵＴと基準電圧ＶＲＥＦに次の関係が成り立つように制限される。

ＶＩＮ－ＶＯＵＴ＝ＶＲＥＦ

その後、ＬＥＤ駆動電流Ｉ＿ＬＥＤは、次式の条件になった時に、設定電流Ｉ＿ＬＥＤ＿Ｃに維持される。

ＶＩＮ＞ＶＦ＿Ｔ０＋ＶＲＥＦ

ＶＦ＿Ｔ０は、発光素子光源ＬＥＤ１に設定電流Ｉ＿ＬＥＤ＿Ｃが流れている時の総順方向電圧を示す。

その結果、ＬＥＤ駆動電流Ｉ＿ＬＥＤが設定電流Ｉ＿ＬＥＤ＿Ｃに到達するときには、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）での負帰還は十分に安定であるため、オーバーシュート電流Ｉｏｓは発生しなくなっている。

ここで、基準電圧ＶＲＥＦについて述べる。基準電圧ＶＲＥＦは、適切な大きさに設定される必要がある。基準電圧ＶＲＥＦが大きすぎると、電源電圧ＶＩＮが必要以上に大きくならないと設定電流Ｉ＿ＬＥＤ＿Ｃを流すことができなくなり、逆に、基準電圧ＶＲＥＦが小さすぎると設定電流Ｉ＿ＬＥＤ＿Ｃに到達するのが早くなりオーバーシュート電流Ｉｏｓが発生する恐れがある。そのため、基準電圧ＶＲＥＦは、例えば０．７５Ｖに設定されている。

これまではオーバーシュート電流Ｉｏｓの発生への対策効果について述べてきたが、本願の発明者は、上記構成を利用することでＬＥＤオープン検出の誤検出範囲減少に対しても効果があることを知見した。

ＬＥＤオープン検出は、例えば、直列に接続された発光素子光源ＬＥＤ１のどこかで断線（オープン故障）が起きた場合に、その電力供給を停止する為に用いられる。オープン故障が起きた場合、出力電圧ＶＯＵＴは、電源電圧ＶＩＮ近くまで持ち上がることになる。このような出力電圧ＶＯＵＴの異常上昇を検知することにより、ＬＥＤオープン検出が行われる。再度図１に戻り、ＬＥＤオープン検出について説明する。

図１において、コンパレータ４と定電圧源５によりＬＥＤオープン検出は行われる。ＬＥＤオープン検出信号ＬＯＤは、制御部６に入力され、制御部６はドライブアンプ１（ＤＲＶ＿ＡＭＰ）をオフさせることでＬＥＤ駆動電流Ｉ＿ＬＥＤをオフにする。

しかし、減電圧時（例えば電源電圧ＶＩＮの起動時）においては、出力電圧ＶＯＵＴは電源電圧ＶＩＮと同レベルとなるため、この区間はＬＥＤオープン検出をマスク（停止）する必要がある。このマスクは制御部６にて行われる。

ここで、ＬＥＤオープン検出マスク機能について説明する。これは、例えば、電源電圧ＶＩＮの起動中において、ＬＥＤオープンが生じていない（＝発光素子光源ＬＥＤ１に順方向電圧ＶＦが発生しているとき）にも関わらず、電源電圧ＶＩＮと出力電圧ＶＯＵＴが等しい電圧となる時、これをＬＥＤオープンとして誤検出してしまわないように、電源電圧ＶＩＮのＬＥＤオープン検出マスク閾値ＶＯＰＥを設定する機能である。ＬＥＤオープン検出マスク閾値ＶＯＰＥとは、電源電圧ＶＩＮがこの電圧値よりも低い間、ＬＥＤが正しく接続されているか否かを判定しないための閾値となるものであり、ＬＥＤオープン検出マスク閾値ＶＯＰＥは、以下の式で表わされる。

ＶＯＰＥ＝ＶＦ＿Ｔ＋ＶＯＰ

ＶＦ＿ＴはＬＥＤの順方向電圧ＶＦの合計を示し、ＶＯＰはＬＥＤオープン検出電圧を示す。ＶＦ＿ＴはＬＥＤが３個の場合に例えば１０．５Ｖであるとし、ＬＥＤオープン検出電圧ＶＯＰは例えば０．０５Ｖに設定される。従って、ＬＥＤオープン検出マスク閾値ＶＯＰＥは、例えば１０．５５Ｖとなる。発光素子光源ＬＥＤ１の直列段数やＬＥＤの順方向電圧ＶＦのばらつきを考えて、ＬＥＤオープン検出マスク閾値ＶＯＰＥは、例えば０～１１Ｖまでに設定される。

これにより、電源電圧ＶＩＮがＬＥＤオープン検出マスク閾値ＶＯＰＥ（例えば、１１Ｖ）以上においてのみ、ＬＥＤオープン検出が動作することとなる。

＜第２実施形態＞
図４は、発光素子駆動装置の第２実施形態を示すブロック図である。図１と同等の働きをする部分には同じ符号を付している。

本実施形態の発光素子駆動装置４００は、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）、定電流源２、駆動素子３、コンパレータ４、定電圧源５、制御部６、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）、定電圧源８、ＭＯＳトランジスタＭ２～Ｍ２６７、抵抗Ｒ１、及び、抵抗Ｒ２を有し、発光素子光源ＬＥＤ１を定電流駆動する。

ＭＯＳトランジスタＭ２のソースは、電源端子ＩＮ（電源電圧ＶＩＮの印加端）に接続されており、例えば１６個のＭＯＳトランジスタＭ２～Ｍ１７は直列に接続されている。ＭＯＳトランジスタＭ２～Ｍ１７は、第１トランジスタ群を構成する。ＭＯＳトランジスタＭ２～Ｍ１７の共通のゲートは、内部電圧ＶＩＮＣＬＰの印加端に接続されており、電源端子ＩＮ（電源電圧ＶＩＮ）から最も離れて接続されるトランジスタＭ１７のドレインは、抵抗Ｒ１（第１の抵抗に相当）の一端に接続されており、抵抗Ｒ１の他端は、定電流源２の一端とドライブアンプ１（ＤＲＶ＿ＡＭＰ）の非反転入力端子（＋）に接続されている。定電流源２の他端は、接地端子ＧＮＤに接続されている。

また、ＭＯＳトランジスタＭ１８と例えば２４９個のＭＯＳトランジスタＭ１９～Ｍ２６７は並列に接続され、合わせて２５０個のＭＯＳトランジスタの共通のソースは電源端子ＩＮ（電源電圧ＶＩＮの印加端）に接続されており、ＭＯＳトランジスタＭ１８のゲートは、内部電圧ＶＩＮＣＬＰの印加端に接続されており、ＭＯＳトランジスタＭ１９～Ｍ２６７のゲートは、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の出力に接続されている。ＭＯＳトランジスタＭ１８～Ｍ２６７は、第２トランジスタ群を構成する。ＭＯＳトランジスタＭ１８とＭＯＳトランジスタＭ１９～Ｍ２６７のドレインは、抵抗Ｒ２（第２の抵抗に相当）の一端に共通接続されており、抵抗Ｒ２の他端は、ドライブアンプ１（ＤＲＶ＿ＡＭＰ）の反転入力端子（－）と駆動素子３の第１主電極（ソース）に接続されている。

ＭＯＳトランジスタＭ２～Ｍ１７の個数とＭＯＳトランジスタＭ１８～Ｍ２６７の個数のバランスを取ることは、極めて重要である。１６個のＭＯＳトランジスタＭ２～Ｍ１７の総直列オン抵抗をＲＯＮ＿Ｔ１とし、２５０個のＭＯＳトランジスタＭ１８～Ｍ２６７の総並列オン抵抗をＲＯＮ＿Ｔ２とすると、これらの抵抗値には、以下の比率関係を持たせることが重要となる。

Ｉ＿ＬＥＤ：ＩＳＥＴ＿ＨＶ＝Ｒ１：Ｒ２＝ＲＯＮ＿Ｔ１：ＲＯＮ＿Ｔ２＝Ｎ：１

本例においては、抵抗Ｒ１＝２ｋΩ、抵抗Ｒ２＝０．５Ωであり、Ｎ＝４０００となっている。なお、Ｎの範囲は出力したいＬＥＤ駆動電流Ｉ＿ＬＥＤにより自由に設計可能な２以上の有理数である。

こうした比率関係を持たせることにより、基準電流ＩＳＥＴ＿ＨＶとＬＥＤ駆動電流Ｉ＿ＬＥＤの比率が所定の値に保たれることとなり、所望のＬＥＤ駆動電流Ｉ＿ＬＥＤを精度よく生成することが可能となる。

そのために、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の第１電源Ｖｄｄとして電源電圧ＶＩＮが接続されると共に、第２電源Ｖｓｓとして内部電圧ＶＩＮＣＬＰが接続されている。この構成により、電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）が出力する最低電圧値が、内部電圧ＶＩＮＣＬＰと等しくなる。従って、ＭＯＳトランジスタＭ２～Ｍ１７とＭＯＳトランジスタＭ１８～Ｍ２６７のゲートは、電源電圧ＶＩＮと出力電圧ＶＯＵＴが所定の電圧差を持った時、全て内部電圧ＶＩＮＣＬＰに接続されているのと同じこととなり、ＭＯＳトランジスタのオン抵抗を全て同一とすることができる。従って、Ｉ＿ＬＥＤ：ＩＳＥＴ＿ＨＶ＝Ｒ１：Ｒ２＝ＲＯＮ＿Ｔ１：ＲＯＮ＿Ｔ２＝Ｎ：１を満たすことができる。

また、電源電圧ＶＩＮと内部電圧ＶＩＮＣＬＰの電圧差を小さくしておくことによってＭＯＳトランジスタＭ２～Ｍ１７とＭＯＳトランジスタＭ１８～Ｍ２６７を低耐圧素子で作製することができ、回路面積の削減を行うことが可能となる。例えば、内部電圧ＶＩＮＣＬＰは、電源電位ＶＩＮ－５Ｖに設定される。

ＭＯＳトランジスタＭ２～Ｍ２６７の個数は本例に限定されない。Ｉ＿ＬＥＤ：ＩＳＥＴ＿ＨＶ＝Ｒ１：Ｒ２＝ＲＯＮ＿Ｔ１：ＲＯＮ＿Ｔ２＝Ｎ：１の比率の関係を満たすことのできる範囲において自由に設定可能である。

発光素子光源ＬＥＤ１のアノードには、コンパレータ４の非反転入力端子（＋）が接続されており、コンパレータ４の反転入力端子（－）は、定電圧源５の一端と接続され、定電圧源５の他端は、電源端子ＩＮ（電源電圧ＶＩＮの印加端）と接続されている。

電流制限アンプ７（ＩＬＩＭ＿ＡＭＰ）の反転入力端子（－）は、定電圧源８の一端と接続されており、定電圧源８の他端は、電源端子ＩＮ（電源電圧ＶＩＮの印加端）と接続されている。

ここで、ＭＯＳトランジスタＭ１８とＭＯＳトランジスタＭ１９～Ｍ２６７の関係を述べる。ＭＯＳトランジスタＭ１８のゲートが内部電圧ＶＩＮＣＬＰに接続されているが、これはＬＥＤオープン検出マスク閾値ＶＯＰＥをできるだけ小さな値にするためである。ＬＥＤオープン検出電圧ＶＯＰは例えば０．０５Ｖであり、電源立ち上げ時においてＭＯＳトランジスタＭ１８しかオンしていないときにＭＯＳトランジスタＭ１８を流れる電流ＩＦ１は以下の式となる。

ＩＦ１＝０．０５／ＲＯＮ＿Ｍ１８

ここで、ＲＯＮ＿Ｍ１８は、ＭＯＳトランジスタＭ１８のオン抵抗であり、例えば１００Ωである。また、抵抗Ｒ２の抵抗値はＲＯＮ＿Ｍ１８に比べて十分に小さい値に選ぶ。今、ＲＯＮ＿Ｍ１８を１００Ωとすると、電流ＩＦ１は、ＩＦ１＝０．５ｍＡとなる。

ＩＦ１＝０．５ｍＡの時の発光素子光源ＬＥＤ１の順方向電圧ＶＦの合計をＶＦ＿Ｔ１とすると、ＬＥＤオープン検出マスク閾値ＶＯＰＥ１は、次式で表わされる。

ＶＯＰＥ１＝ＶＦ＿Ｔ１＋ＶＯＰ

これまでは、ＭＯＳトランジスタＭ１８のみが最初にオンしていることを前提に説明してきたが、仮にＭＯＳトランジスタＭ１９も最初にオンしている場合を想定してみる。すなわち、ＭＯＳトランジスタＭ１９のゲートがＭＯＳトランジスタＭ１８のゲートと共通に内部電圧ＶＩＮＣＬＰに接続されている場合である。この設定の時にＭＯＳトランジスタＭ１８とＭＯＳトランジスタＭ１９に流れる電流をＩＦ２とする。

ＩＦ２＝０．０５／（（ＲＯＮ＿Ｍ１８＊ＲＯＮ＿Ｍ１９）／（ＲＯＮ＿Ｍ１８＋ＲＯＮ＿Ｍ１９））

ここで、ＲＯＮ＿Ｍ１９は、ＭＯＳトランジスタＭ１９のオン抵抗であり、例えば１００Ωである。今、ＲＯＮ＿Ｍ１９を１００Ωとすると、電流ＩＦ２は、ＩＦ２＝１ｍＡとなる。

ＩＦ２＝１ｍＡの時の発光素子光源ＬＥＤ１の順方向電圧ＶＦの合計をＶＦ＿Ｔ２とすると、ＬＥＤオープン誤検出範囲ＶＯＰＥ２は次式で表わされる。

ＶＯＰＥ２＝ＶＦ＿Ｔ２＋ＶＯＰ

一般的にＬＥＤの順方向電圧ＶＦは流れる電流が大きいほど大きくなる。すなわち、ＶＦ＿Ｔ２＞ＶＦ＿Ｔ１であるため、ＶＯＰＥ２＞ＶＯＰＥ１となる。以上のことにより、ＭＯＳトランジスタＭ１８のゲートのみが内部電圧ＶＩＮＣＬＰに接続されている方が、より低い電圧でＬＥＤオープン検出マスク閾値ＶＯＰＥを設定できることとなる。

すなわち、電源電圧ＶＩＮと出力電圧ＶＯＵＴが所定の電圧差（ＶＯＰ）を持った時に発生する電流が小さいほど、ＬＥＤオープン検出マスク閾値ＶＯＰＥを引き下げることができる。

従って、ＭＯＳトランジスタＭ１８～Ｍ２６７に関しては１個（ＭＯＳトランジスタＭ１８）のＭＯＳトランジスタがオンしている状態がより適しているといえる。

なお、本願の発明者が事前に検討した図５の回路においては、ＬＥＤオープン検出マスク閾値ＶＯＰＥの算出に用いられる電流ＩＦは、以下の式となる。

ＩＦ＝０．０５／（Ｒ２＋ＲＯＮ＿Ｍ１）

ここで、ＲＯＮ＿Ｍ１は駆動素子３のオン抵抗であり、Ｒ２の抵抗値と合わせて例えば１Ωである。今、（Ｒ２＋ＲＯＮ＿Ｍ１）を１Ωとすると、電流ＩＦは、ＩＦ＝５０ｍＡとなる。

先にも述べた通り、一般にＬＥＤの順方向電圧ＶＦは流れる電流が大きいほど大きくなる。しかも、ＬＥＤ個々によるばらつきも大きく、電流値が大きくなるほど順方向電圧ＶＦのばらつきは大きくなる。例えば、そのばらつきは１Ｖにもなる。そのため、ＬＥＤオープン検出マスク閾値ＶＯＰＥが大きな電圧値となっており、ＬＥＤオープン検出マスク機能へのマージンが十分に確保できないという問題があったが、図４の回路においては、その問題も解決されることを知見した。

なお、上記実施形態では、ＭＯＳトランジスタとしてＰＭＯＳトランジスタを使用しており、発光素子光源ＬＥＤ１に対してＬＥＤ駆動電流Ｉ＿ＬＥＤをソースする形式で説明を行ったが、同形式でＰＭＯＳトランジスタの代わりにＰＮＰバイポーラトランジスタを使用することも可能である。

また、ＰＭＯＳトランジスタの代わりにＮＭＯＳトランジスタを使用し、発光素子光源ＬＥＤ１に対してＬＥＤ駆動電流Ｉ＿ＬＥＤをシンクする形式での利用も可能である。

＜第３実施形態＞
図７は、発光素子駆動装置の第３実施形態を示すブロック図である。本実施形態の発光素子駆動装置７００は、車両Ｘに搭載される発光装置Ｘ１の構成要素として用いられている。なお、車両Ｘは、発光装置Ｘ１のほかに、バッテリＸ２と、電源スイッチＸ３と、コントローラＸ４と、を有する。

発光装置Ｘ１は、バッテリＸ２から電源電圧Ｖｉｎの供給を受けて点灯する車載ランプである。なお、発光装置Ｘ１の一例としては、ヘッドランプ、昼間走行用ランプ、テールランプ、ストップランプ、ないしは、ターンランプなどを挙げることができる。

バッテリＸ２は、車両Ｘの電源であり、鉛蓄電池やリチウムイオン電池などが好適に用いられる。

電源スイッチＸ３は、発光装置Ｘ１とバッテリＸ２との間に接続されており、コントローラＸ４からの制御を受けてオン／オフされる。

コントローラＸ４は、電源スイッチＸ３のオン／オフ制御を行う。

＜発光装置＞
引き続き、図７を参照しながら、発光装置Ｘ１の内部構成について説明する。発光装置Ｘ１は、発光素子駆動装置７００と、発光素子光源ＬＥＤ１と、逆流防止ダイオードＤ１と、を含む。

発光素子駆動装置７００は、バッテリＸ２から電源電圧Ｖｉｎの供給を受けて動作し、発光素子光源ＬＥＤ１に供給するための出力電流Ｉｏｕｔ（＝先出のＬＥＤ駆動電流Ｉ＿ＬＥＤに相当）を生成する半導体集積回路装置（いわゆるＬＥＤドライバＩＣ）である。

発光素子光源ＬＥＤ１は、直列接続された複数の発光ダイオードを含む直列発光体（いわゆるＬＥＤストリング）である。複数の発光ダイオードを個別に見た場合、それぞれを単一の発光ダイオード素子として理解することもできるし、或いは、複数の発光ダイオード素子を直列ないしは並列に組み合わせた発光素子集合体として理解することもできる。なお、本実施形態の発光装置Ｘ１では、発光素子光源ＬＥＤ１のアノードが発光素子駆動装置７００の電源端子ＩＮ（＝電源電圧Ｖｉｎの印加端）に接続されており、発光素子光源ＬＥＤ１のカソードが発光素子駆動装置７００の出力端子ＯＵＴに接続されている。

逆流防止ダイオードＤ１は、発光装置Ｘ１からバッテリＸ２への逆流電流を遮断する。

＜発光素子駆動装置＞
次に、発光素子駆動装置７００の内部構成について説明する。本実施形態の発光素子駆動装置７００は、その要部構成として、出力電流駆動部７１０と帰還電圧調整部７２０を有する。なお、本図では明示されていないが、発光素子駆動装置７００には、これらの回路ブロック以外にも、制御ロジック回路、内部電源回路、並びに、各種の異常保護回路などが組み込まれている。

出力電流駆動部７１０は、発光素子光源ＬＥＤ１に流れる出力電流Ｉｏｕｔに応じた帰還電圧Ｖｆｂ１（より正確には、帰還電圧調整部７２０で調整済みの帰還電圧Ｖｆｂ２）と所定の基準電圧Ｖｒｅｆ１とが一致するように、出力電流Ｉｏｕｔの定電流制御を行う回路ブロックであり、オペアンプ７１１と、出力トランジスタ７１２（本図ではＮＭＯＳＦＥＴ、オン抵抗値：Ｒｏｎ）と、センス抵抗７１３（抵抗値：Ｒｓ）と、を含む。

オペアンプ７１１は、帰還電圧調整部７２０から反転入力端（－）に入力される調整済みの帰還電圧Ｖｆｂ２（＝Ｖｆｂ１＋Ｖｏｆｆｓｅｔ）と、非反転入力端（＋）に入力される所定の基準電圧Ｖｒｅｆ１とが一致（＝イマジナリショート）するように、出力トランジスタ７１２のゲート・ソース間電圧Ｖｇｓ１をリニア駆動する。

出力トランジスタ７１２のドレインは、出力端子ＯＵＴに接続されている。出力トランジスタ７１２のソース及びバックゲートは、センス抵抗７１３の第１端（＝帰還電圧Ｖｆｂ１の出力端に相当）に接続されている。センス抵抗７１３の第２端は、接地端に接続されている。このように、出力トランジスタ７１２とセンス抵抗７１３は、出力電流Ｉｏｕｔの流れる経路上に設けられている。なお、センス抵抗７１３は、これに流れる出力電流Ｉｏｕｔを帰還電圧Ｖｆｂ１（＝Ｉｏｕｔ×Ｒｓ）に変換して帰還電圧調整部７２０に出力する電流／電圧変換素子として機能する。

このように、本実施形態の発光素子駆動装置７００では、出力電流駆動部７１０が電流シンク型（＝発光素子光源ＬＥＤ１のカソードから接地端に向けて出力電流Ｉｏｕｔを引き込む出力形式）とされている。

帰還電圧調整部７２０は、電源電圧Ｖｉｎの立ち上げ時において、出力端子ＯＵＴ（＝発光素子光源ＬＥＤ１のカソード）に現れる出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ２に達するまでの間、両電圧の差分値（＝Ｖｒｅｆ２－Ｖｏｕｔ）に応じたオフセット電圧Ｖｏｆｆｓｅｔの分だけ、帰還電圧Ｖｆｂ１を基準電圧Ｖｒｅｆ１に近付けるようにオフセットした調整済みの帰還電圧Ｖｆｂ２（＝Ｖｆｂ１＋Ｖｏｆｆｓｅｔ）を生成する回路ブロックであり、オペアンプ７２１と、トランジスタ７２２（本図の例ではＮＭＯＳＦＥＴ）と、抵抗７２３及び７２４（抵抗値：Ｒ１及びＲ２）と、カレントミラー７２５と、電流源７２６と、を含む。

オペアンプ７２１は、抵抗７２３の第１端から反転入力端（－）に入力されるノード電圧Ｖｎ１と、非反転入力端（＋）に入力される所定の基準電圧Ｖｒｅｆ２とが一致（＝イマジナリショート）するように、トランジスタ７２２のゲート・ソース間電圧Ｖｇｓ２をリニア駆動する。

トランジスタ７２２のドレインは、カレントミラー７２５の入力端に接続されている。トランジスタ７２２のソース及びバックゲートは、抵抗７２３の第１端（＝ノード電圧Ｖｎ１の出力端に相当）に接続されている。抵抗７２３の第２端は、出力端子ＯＵＴ（＝出力電圧Ｖｏｕｔの印加端）に接続されている。このようにして接続された抵抗７２３は、その両端間電圧（＝基準電圧Ｖｒｅｆ２と出力電圧Ｖｏｕｔとの差分値に相当）をオフセット電流Ｉｏｆｆｓｅｔ（＝（Ｖｒｅｆ２－Ｖｏｕｔ）／Ｒ１）に変換してカレントミラー７２５の入力端から引き込む電圧／電流変換素子として機能する。

カレントミラー７２５は、その入力端に流れるオフセット電流Ｉｏｆｆｓｅｔを所定のミラー比α（例えばα＝１）で自身の出力端に複製する。なお、カレントミラー７２５の出力端は、抵抗７２４の第１端に接続されている。従って、抵抗７２４には、オフセット電流Ｉｏｆｆｓｅｔが流れる。

抵抗７２４の第１端は、帰還電圧調整部７２０の出力端（＝調整済みの帰還電圧Ｖｆｂ２の出力端）として、オペアンプ７１１の反転入力端（－）に接続されている。抵抗７２４の第２端は、センス抵抗７１３の第１端（＝調整前の帰還電圧Ｖｆｂ１の出力端）に接続されている。このようにして接続された抵抗７２４は、オペアンプ７１１の反転入力端（－）とセンス抵抗７１３の第１端との間で、オフセット電流Ｉｏｆｆｓｅｔに応じたオフセット電圧Ｖｏｆｆｓｅｔ（＝Ｉｏｆｆｓｅｔ×Ｒ２）を生じさせる電流／電圧変換素子として機能する。

電流源７２６は、出力トランジスタ７１２のドレイン・ソース間に接続されている。このような電流源７２６を設けておくことにより、電源電圧Ｖｉｎの立ち上げ時において、出力トランジスタ７１２が強制的にオフされているとき（詳細は後述）であっても、出力電圧Ｖｏｕｔの電圧値が不定となることはない。

図８は、第３実施形態における電源立ち上げ時のタイミングチャートであり、上から順に、電源電圧Ｖｉｎ（実線）及び出力電圧Ｖｏｕｔ（一点鎖線）、オフセット電流Ｉｏｆｆｓｅｔ、出力トランジスタ７１２のゲート・ソース間電圧Ｖｇｓ１、及び、出力電流Ｉｏｕｔが描写されている。なお、本図中の破線は、帰還電圧調整部７２０が未導入である場合、すなわち、帰還電圧Ｖｆｂ１がオペアンプ７１１の反転入力端（－）に直接入力される場合の挙動を示している。

時刻ｔ１１において、発光装置Ｘ１に電源が投入されると、電源電圧Ｖｉｎが０Ｖから徐々に上昇していく。

その後、時刻ｔ１２において、電源電圧Ｖｉｎが所定の閾値を上回り、発光素子駆動装置７００のＵＶＬＯが解除されると、出力電流駆動部７１０及び帰還電圧調整部７２０が動作可能状態となる。

ここで、Ｖｏｕｔ＜Ｖｒｅｆ２であるときには、両者の差分値（＝Ｖｒｅｆ２－Ｖｏｕｔ）に応じたオフセット電流Ｉｏｆｆｓｅｔが抵抗７２４に流される。その結果、オペアンプ７１１には、帰還電圧Ｖｆｂ１をオフセット電圧Ｖｏｆｆｓｅｔの分だけ基準電圧Ｖｒｅｆ側に引き上げた調整済みの帰還電圧Ｖｆｂ２（＝Ｖｆｂ１＋Ｖｏｆｆｓｅｔ）が入力されることになる。

なお、基準電圧Ｖｒｅｆ１及びＶｒｅｆ２それぞれの電圧値、並びに、抵抗７２３及び７２４それぞれの抵抗値Ｒ１及びＲ２（ただし、Ｒ１，Ｒ２＞＞Ｒｓ）については、（Ｒ２／Ｒ１）×Ｖｒｅｆ２≧Ｖｒｅｆ１が成立するように設定しておくことが望ましい。

このような設定を行うことにより、Ｖｏｕｔ＝０Ｖであるときには、Ｖｆｂ２＞Ｖｒｅｆ１となり、出力トランジスタ７１２が強制的にオフされた状態から動作し始めるので、電源立ち上げ時における出力電流Ｉｏｕｔのオーバーシュートを生じずに済む。

その後、電源電圧Ｖｉｎの上昇が進み、時刻ｔ１３において、Ｖｉｎ＞ＶＦ＿Ｔ（ただし、ＶＦ＿Ｔは、発光素子光源ＬＥＤ１の順方向電圧ＶＦの合計値）が満たされると、出力電圧Ｖｏｕｔが上昇し始める。これに伴い、オフセット電圧Ｖｏｆｆｓｅｔは、徐々に低下していくので、調整済みの帰還電圧Ｖｆｂ２が本来の帰還電圧Ｖｆｂ１に近付いていく。従って、オペアンプ７１１により出力トランジスタ７１２のゲート・ソース間電圧Ｖｇｓ１が緩やかに引き上げられるので、そのオン抵抗値Ｒｏｎが徐々に低下していく。

このように、時刻ｔ１３以降、出力トランジスタ７１２を徐々にオンすることにより、出力電流Ｉｏｕｔは、オーバーシュートを生じることなく緩やかに増大していき、最終的には、時刻ｔ１４において、所望の目標値（＝Ｖｒｅｆ１／Ｒｓ）に至る。

なお、基準電圧Ｖｒｅｆ１及びＶｒｅｆ２それぞれの電圧値、出力トランジスタ７１１のオン抵抗値Ｒｏｎ、並びに、センス抵抗７１３の抵抗値Ｒｓについては、Ｖｒｅｆ２≧（Ｖｒｅｆ１／Ｒｓ）×（Ｒｓ＋Ｒｏｎ）が成立するように設定しておくとよい。

このような設定を行うことにより、出力電流Ｉｏｕｔが所望の目標値に達してから、オフセット電流Ｉｏｆｆｓｅｔ（延いては、オフセット電圧Ｖｏｆｆｓｅｔ）がゼロ値になるので、出力電流Ｉｏｕｔのオーバーシュートを確実に抑制することが可能となる。

また、電源電圧Ｖｉｎの立ち上げ後には、帰還電圧調整部７２０が無効状態（Ｉｏｆｆｓｅｔ＝０）となるので、発光素子駆動装置７００の定常動作時における特性の悪化を招くこともない。

また、本実施形態の発光素子駆動装置７００において、帰還電圧調整部７２０は、出力電圧Ｖｏｕｔに応じたオープン制御により、帰還電圧Ｖｆｂ１に与えるオフセット電圧Ｖｏｆｆｓｅｔを一義的に決定する構成とされている。従って、帰還電圧調整部７２０は、電流駆動部７１０の特性に影響を及ぼさないので、先出の第１実施形態（図１）や第２実施形態（図４）（＝出力電圧ＶＯＵＴに応じたフィードバック制御により、センス抵抗ＲＭ１の抵抗値を可変する構成）と比べて、その動作安定性を高めることが可能となる。

＜第４実施形態＞
図９は、発光素子駆動装置の第４実施形態を示すブロック図である。本実施形態の発光素子駆動装置９００は、第３実施形態（図７）をベースとしつつ、電流シンク型の出力電流駆動部７１０に代えて、電流ソース型（＝電源端から発光素子光源ＬＥＤ１のアノードに出力電流Ｉｏｕｔを流し込む出力形式）の出力電流駆動部９１０が採用されている。これに伴い、発光素子光源ＬＥＤ１の接続位置は、発光素子駆動装置９００の出力端子ＯＵＴと接地端との間に変更されている。また、帰還電圧調整部７２０は、帰還電圧調整部９２０に置き換えられている。

出力電流駆動部９１０は、発光素子光源ＬＥＤ１に流れる出力電流Ｉｏｕｔに応じた帰還電圧Ｖｆｂ３（より正確には、帰還電圧調整部９２０で調整済みの帰還電圧Ｖｆｂ４）と所定の基準電圧Ｖｒｅｆ３とが一致するように、出力電流Ｉｏｕｔの定電流制御を行う回路ブロックであり、オペアンプ９１１と、出力トランジスタ９１２（本図ではＰＭＯＳＦＥＴ、オン抵抗値：Ｒｏｎ）と、センス抵抗９１３（抵抗値：Ｒｓ）と、を含む。

オペアンプ９１１は、帰還電圧調整部９２０から反転入力端（－）に入力される調整済みの帰還電圧Ｖｆｂ４（＝Ｖｆｂ３－Ｖｏｆｆｓｅｔ）と、非反転入力端（＋）に入力される所定の基準電圧Ｖｒｅｆ３とが一致（＝イマジナリショート）するように、出力トランジスタ９１２のゲート・ソース間電圧Ｖｇｓ３をリニア駆動する。なお、基準電圧Ｖｒｅｆ３は、電源電圧Ｖｉｎを所定値だけ引き下げて生成される。

出力トランジスタ９１２のドレインは、出力端子ＯＵＴに接続されている。出力トランジスタ９１２のソース及びバックゲートは、センス抵抗９１３の第１端（＝帰還電圧Ｖｆｂ３の出力端に相当）に接続されている。センス抵抗９１３の第２端は、電源端（＝電源電圧Ｖｉｎが印加される電源端子ＩＮ）に接続されている。このように、出力トランジスタ９１２とセンス抵抗９１３は、出力電流Ｉｏｕｔの流れる経路上に設けられている。なお、センス抵抗９１３は、これに流れる出力電流Ｉｏｕｔを帰還電圧Ｖｆｂ３（＝Ｖｉｎ－Ｉｏｕｔ×Ｒｓ）に変換して帰還電圧調整部９２０に出力する電流／電圧変換素子として機能する。

このように、本実施形態の発光素子駆動装置９００では、出力電流駆動部９１０が電流ソース型（＝電源端から発光素子光源ＬＥＤ１のアノードに出力電流Ｉｏｕｔを流し込む出力形式）とされている。

帰還電圧調整部９２０は、電源電圧Ｖｉｎの立ち上げ時において、出力端子ＯＵＴ（＝発光素子光源ＬＥＤ１のアノード）に現れる出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ４に達するまでの間、両電圧の差分値（＝Ｖｏｕｔ－Ｖｒｅｆ４）に応じたオフセット電圧Ｖｏｆｆｓｅｔの分だけ、帰還電圧Ｖｆｂ３を基準電圧Ｖｒｅｆ３に近付けるようにオフセットした調整済みの帰還電圧Ｖｆｂ４（＝Ｖｆｂ３－Ｖｏｆｆｓｅｔ）を生成する回路ブロックであり、オペアンプ９２１と、トランジスタ９２２（本図の例ではＰＭＯＳＦＥＴ）と、抵抗９２３及び９２４（抵抗値：Ｒ３及びＲ４）と、カレントミラー９２５と、電流源９２６と、を含む。

オペアンプ９２１は、抵抗９２３の第１端から反転入力端（－）に入力されるノード電圧Ｖｎ２と、非反転入力端（＋）に入力される所定の基準電圧Ｖｒｅｆ４とが一致（＝イマジナリショート）するように、トランジスタ９２２のゲート・ソース間電圧Ｖｇｓ４をリニア駆動する。なお、基準電圧Ｖｒｅｆ４は、電源電圧Ｖｉｎを所定値だけ引き下げて生成される。

トランジスタ９２２のドレインは、カレントミラー９２５の入力端に接続されている。トランジスタ９２２のソース及びバックゲートは、抵抗９２３の第１端（＝ノード電圧Ｖｎ２の出力端に相当）に接続されている。抵抗９２３の第２端は、出力端子ＯＵＴ（＝出力電圧Ｖｏｕｔの印加端）に接続されている。このようにして接続された抵抗９２３は、その両端間電圧（＝基準電圧Ｖｒｅｆ４と出力電圧Ｖｏｕｔとの差分値に相当）をオフセット電流Ｉｏｆｆｓｅｔ（＝（Ｖｏｕｔ－Ｖｒｅｆ４）／Ｒ３）に変換してカレントミラー９２５の入力端に流し込む電圧／電流変換素子として機能する。

カレントミラー９２５は、その入力端に流れるオフセット電流Ｉｏｆｆｓｅｔを所定のミラー比α（例えばα＝１）で自身の出力端に複製する。なお、カレントミラー９２５の出力端は、抵抗９２４の第１端に接続されている。従って、抵抗９２４には、オフセット電流Ｉｏｆｆｓｅｔが流れる。

抵抗９２４の第１端は、帰還電圧調整部９２０の出力端（＝調整済みの帰還電圧Ｖｆｂ４の出力端）として、オペアンプ９１１の反転入力端（－）に接続されている。抵抗９２４の第２端は、センス抵抗９１３の第１端（＝調整前の帰還電圧Ｖｆｂ３の出力端）に接続されている。このようにして接続された抵抗９２４は、オペアンプ９１１の反転入力端（－）とセンス抵抗９１３の第１端との間で、オフセット電流Ｉｏｆｆｓｅｔに応じたオフセット電圧Ｖｏｆｆｓｅｔ（＝Ｉｏｆｆｓｅｔ×Ｒ４）を生じさせる電流／電圧変換素子として機能する。

電流源９２６は、出力トランジスタ９１２のドレイン・ソース間に接続されている。このような電流源９２６を設けておくことにより、電源電圧Ｖｉｎの立ち上げ時において、出力トランジスタ９１２が強制的にオフされているときでも、出力電圧Ｖｏｕｔの電圧値が不定となることはない。

本実施形態の発光素子駆動装置９００によれば、電流ソース型の出力電流駆動部９１０を採用した場合であっても、先出の第３実施形態（図７）と同じく、出力トランジスタ９１２が強制的にオフされた状態から動作し始めるので、電源立ち上げ時における出力電流Ｉｏｕｔのオーバーシュートを抑制することが可能となる。

＜用途＞
なお、これまでに説明してきた発光素子駆動装置（１００、４００、７００、９００）は、例えば、図１０及び図１１で示すように、車両Ｘ１０のヘッドランプ（ハイビーム／ロービーム／スモールランプ／フォグランプなどを適宜含む）Ｘ１１、昼間走行用ランプ（ＤＲＬ［daylight running lamps］）Ｘ１２、テールランプ（スモールランプやバックランプなどを適宜含む）Ｘ１３、ストップランプＸ１４、並びに、ターンランプＸ１５などの発光装置に組み込んで用いることができる。

なお、発光素子駆動装置（１００、４００、７００、９００）は、駆動対象となる発光素子光源ＬＥＤ１と共にモジュール（図１２のＬＥＤヘッドランプモジュールＹ１０、図１３のＬＥＤターンランプモジュールＹ２０、及び、図１４のＬＥＤリアランプモジュールＹ３０など）として提供されるものであってもよいし、発光素子光源ＬＥＤ１とは独立にＩＣ単体として提供されるものであってもよい。

＜その他の変形例＞
上記の実施形態では、発光素子として発光ダイオードを用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、発光素子として有機ＥＬ［electro-luminescence］素子を用いることも可能である。

また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、例えば、車載用の発光素子駆動装置において、電源電圧の立ち上げ時におけるオーバーシュート電流の発生を防止するものであり、産業上の利用可能性は極めて高い。

１ドライブアンプ
２定電流源
３駆動素子
４コンパレータ
５定電圧源
６制御部
７電流制限アンプ
８定電圧源
１００、４００、５００、７００、９００発光素子駆動装置
７１０、９１０出力電流駆動部
７１１、９１１オペアンプ
７１２、９１２出力トランジスタ
７１３、９１３センス抵抗
７２０、９２０帰還電圧調整部
７２１、９２１オペアンプ
７２２、９２２トランジスタ
７２３、７２４、９２３、９２４抵抗
７２５、９２５カレントミラー
７２６、９２６電流源
Ｄ１逆流防止ダイオード
ＧＮＤ接地端子
Ｉ＿ＬＥＤＬＥＤ駆動電流
Ｉ＿ＬＥＤ＿Ｃ設定電流
ＩＦ１、ＩＦ２電流
ＩＮ電源端子
Ｉｏｓオーバーシュート電流
Ｉｏｕｔ出力電流
ＩＳＥＴ＿ＨＶ基準電流
ＬＥＤ１発光素子光源
ＬＯＤＬＥＤオープン検出信号
Ｍ０、Ｍ１ＭＯＳトランジスタ
Ｍ２～Ｍ２６７ＭＯＳトランジスタ
ＯＵＴ出力端子
Ｒ１、Ｒ２抵抗
ＲＯＮ＿Ｔ１総直列オン抵抗
ＲＯＮ＿Ｔ２総並列オン抵抗
ＲＭ０、ＲＭ１抵抗
ｔ０、ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ１１、ｔ１２、ｔ１３、ｔ１４時刻
Ｖｄｄ第１電源
ＶＦ＿（Ｔ、Ｔ０、Ｔ１、Ｔ２、ＴＯＴＡＬ）総順方向電圧
ＶＧＳ、ＶＧＳ１、ＶＧＳ２、Ｖｇｓ１～Ｖｇｓ４ゲート・ソース間電圧
ＶＩＮ、Ｖｉｎ電源電圧
ＶＩＮＣＬＰ内部電圧
Ｖｎ１、Ｖｎ２ノード電圧
ＶＯＰＬＥＤオープン検出電圧
ＶＯＰＥ、ＶＯＰＥ１、ＶＯＰＥ２ＬＥＤオープン検出マスク閾値
ＶＯＵＴ、Ｖｏｕｔ出力電圧
ＶＲ１基準電圧
ＶＲＥＦ基準電圧
Ｖｒｅｆ１～Ｖｒｅｆ４基準電圧
Ｖｆｂ１～Ｖｆｂ４帰還電圧
Ｖｓｓ第２電源
Ｘ車両
Ｘ１発光装置
Ｘ２バッテリ
Ｘ３電源スイッチ
Ｘ４コントローラ
Ｘ１０車両
Ｘ１１ヘッドランプ
Ｘ１２昼間走行用ランプ
Ｘ１３テールランプ
Ｘ１４ストップランプ
Ｘ１５ターンランプ
Ｙ１０ＬＥＤヘッドランプモジュール
Ｙ２０ＬＥＤターンランプモジュール
Ｙ３０ＬＥＤリアランプモジュール

Claims

発光素子に流れる出力電流に応じた第１帰還電圧をオフセットした第２帰還電圧と第１基準電圧とが一致するように前記出力電流の定電流制御を行う出力電流駆動部と；
前記発光素子の一端に現れる出力電圧が第２基準電圧に達するまでの間、両電圧の差分値に応じたオフセット電圧の分だけ、前記第１帰還電圧を前記第１基準電圧に近付けるようにオフセットした調整済みの前記第２帰還電圧を生成する帰還電圧調整部と；
を有することを特徴とする発光素子駆動装置。
前記出力電流駆動部は、
前記出力電流の流れる電流経路上に設けられた出力トランジスタと、
前記出力電流を前記第１帰還電圧に変換して前記帰還電圧調整部に出力するセンス抵抗と、
前記帰還電圧調整部から入力される調整済みの前記第２帰還電圧と前記第１基準電圧とが一致するように前記出力トランジスタのリニア駆動を行うオペアンプと、
を含むことを特徴とする請求項１に記載の発光素子駆動装置。
前記帰還電圧調整部は、
前記出力電圧と前記第２基準電圧との差分値をオフセット電流に変換する第１抵抗と、
前記オペアンプの入力端と前記センス抵抗の出力端との間で前記オフセット電流に応じた前記オフセット電圧を生じさせる第２抵抗と、
を含むことを特徴とする請求項２に記載の発光素子駆動装置。
前記第１基準電圧をＶｒｅｆ１とし、前記第２基準電圧をＶｒｅｆ２とし、前記第１抵抗の抵抗値をＲ１とし、前記第２抵抗の抵抗値をＲ２とすると、（Ｒ２／Ｒ１）×Ｖｒｅｆ２≧Ｖｒｅｆ１が成立することを特徴とする請求項３に記載の発光素子駆動装置。
前記第１基準電圧をＶｒｅｆ１とし、前記第２基準電圧をＶｒｅｆ２とし、前記出力トランジスタのオン抵抗値をＲｏｎとし、前記センス抵抗の抵抗値をＲｓとすると、Ｖｒｅｆ２≧（Ｖｒｅｆ１／Ｒｓ）×（Ｒｓ＋Ｒｏｎ）が成立することを特徴とする請求項３または請求項４に記載の発光素子駆動装置。
前記出力電流駆動部は、電流シンク型であることを特徴とする請求項１～請求項５のいずれか一項に記載の発光素子駆動装置。
前記出力電流駆動部は、電流ソース型であることを特徴とする請求項１～請求項５のいずれか一項に記載の発光素子駆動装置。
請求項１～請求項７のいずれか一項に記載の発光素子駆動装置と、
前記発光素子駆動装置によって駆動される少なくとも一つの発光素子と、
を有することを特徴とする発光装置。
前記発光素子は、発光ダイオード、または、有機ＥＬ素子であることを特徴とする請求項８に記載の発光装置。
請求項８または請求項９に記載の発光装置を有することを特徴とする車両。