JP7052742B2 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP7052742B2
JP7052742B2 JP2019009063A JP2019009063A JP7052742B2 JP 7052742 B2 JP7052742 B2 JP 7052742B2 JP 2019009063 A JP2019009063 A JP 2019009063A JP 2019009063 A JP2019009063 A JP 2019009063A JP 7052742 B2 JP7052742 B2 JP 7052742B2
Authority
JP
Japan
Prior art keywords
semiconductor film
light emitting
film
emitting unit
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019009063A
Other languages
English (en)
Other versions
JP2020119967A (ja
Inventor
浩一 五所野尾
敦嗣 宮▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2019009063A priority Critical patent/JP7052742B2/ja
Priority to US17/417,569 priority patent/US12107185B2/en
Priority to PCT/JP2020/001874 priority patent/WO2020153339A1/ja
Publication of JP2020119967A publication Critical patent/JP2020119967A/ja
Application granted granted Critical
Publication of JP7052742B2 publication Critical patent/JP7052742B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

本発明は、発光素子及びその製造方法に関する。
従来、異なる色の光を発する複数の発光部を同一基板上に有する発光素子が知られている（例えば、特許文献１、２参照）。
特許文献１においては、赤色発光部の発光層として機能し得る半導体層、緑色発光部の発光層として機能し得る半導体膜、青色発光部の発光層として機能し得る半導体層が基板上に積層された積層構造体をエッチング加工して、赤色発光部、緑色発光部、青色発光部を形成する技術が開示されている。
特許文献２においては、ｎ伝導型を示すｎ層と、ｐ伝導型を示すｐ層と、その間に介在する発光層が、狭いバンドギャップの半導体を広いバンドギャップの半導体で挟んだ構造のダブルヘテロ接合で形成された３層構造の発光部を１単位として同一基板上にくり返し積層させた発光素子が記載されている。
特開平１１－７４５６６号公報 特開平８－８８４０８号公報
特許文献１に記載の技術によれば、上下に隣接する半導体層の界面でエッチングを止めることは困難であるため、エッチング加工が施される緑色発光部と青色発光部において最上層の半導体層の厚さがばらつき、発光特性にばらつきが生じるおそれがある。
また、特許文献２に記載の技術によれば、各色の発光部の各々について、発光層を挟むｎ層とｐ層を形成する必要があるため、多数のｎ層とｐ層からドーパントが拡散し、発光特性に悪影響を及ぼすおそれがある。
本発明の目的は、上記の問題を解決するため、異なる色の光を発する複数の発光部を同一基板上に有する発光素子であって、発光特性のばらつきやドーパントの拡散による劣化が抑えられた発光素子及びその製造方法を提供することにある。
本発明の一態様は、上記目的を達成するために、下記［１］～［７］の発光素子、及び［８］、［９］の発光素子の製造方法を提供する。
［１］基板と、前記基板上に設けられた、異なる色の光を発する第１の発光部及び第２の発光部と、を備え、前記第１の発光部が、ｎ型半導体膜、第１の半導体膜が積層された第１の積層構造体と、前記第１の積層構造体上に積層された第１のキャップ膜、ｐ型半導体膜を有し、前記第２の発光部が、前記ｎ型半導体膜、前記第１の半導体膜、第１の中間膜、第２の半導体膜が積層された第２の積層構造体と、前記第２の積層構造体上に積層された第２のキャップ膜、前記ｐ型半導体膜を有し、前記第１のキャップ膜が前記第１の中間膜であり、前記第１の中間膜のバンドギャップが、前記第１の半導体膜及び前記第２の半導体膜のバンドギャップよりも大きく、前記第２の半導体膜のバンドギャップが、前記第１の半導体膜のバンドギャップよりも小さく、前記第１の発光部において、前記ｐ型半導体膜側が陽極、前記ｎ型半導体膜側が陰極となるように電圧を印加することにより、前記第１の半導体膜が発光層として機能し、前記第２の発光部において、前記ｐ型半導体膜側が陽極、前記ｎ型半導体膜側が陰極となるように電圧を印加することにより、前記第２の半導体膜が発光層として機能する、発光素子。
［２］前記第１の中間膜の厚さが、前記第２の半導体膜の厚さの１／３以上である、上記［１］に記載の発光素子。
［３］前記基板上に設けられた、前記第１の発光部及び前記第２の発光部と異なる色の光を発する第３の発光部を備え、前記第３の発光部が、前記ｎ型半導体膜、前記第１の半導体膜、前記第１の中間膜、前記第２の半導体膜、第２の中間膜、第３の半導体膜が積層された第３の積層構造体と、前記第３の積層構造体上に積層された第３のキャップ膜、前記ｐ型半導体膜を有し、前記第２のキャップ膜が前記第２の中間膜であり、前記第１の中間膜のバンドギャップが、前記第１の半導体膜、前記第２の半導体膜、及び前記第３の半導体膜のバンドギャップよりも大きく、前記第２の中間膜のバンドギャップが、前記第２の半導体膜及び前記第３の半導体膜のバンドギャップよりも大きく、前記第３の半導体膜のバンドギャップが、前記第２の半導体膜のバンドギャップよりも小さく、前記第３の発光部において、前記ｐ型半導体膜側が陽極、前記ｎ型半導体膜側が陰極となるように電圧を印加することにより、前記第３の半導体膜が発光層として機能する、上記［１］に記載の発光素子。
［４］前記第１の発光部、前記第２の発光部、前記第３の発光部の発光色が、それぞれ青、緑、赤である、上記［３］に記載の発光素子。
［５］前記第１の中間膜の厚さが、前記第２の半導体膜の厚さの１／３以上であり、前記第２の中間膜の厚さが、前記第３の半導体膜の厚さの１／３以上である、上記［３］又は［４］に記載の発光素子。
［６］前記第２の中間膜のバンドギャップが、前記第１の中間膜のバンドギャップよりも小さい、上記［３］～［５］のいずれか１項に記載の発光素子。
［７］前記第１の半導体膜、前記第２の半導体膜、及び前記第３の半導体膜は、多重量子井戸構造を有し、前記第１の半導体膜のバリアは前記第２の半導体膜のバリアより薄く、前記第２の半導体膜のバリアは前記第３の半導体膜のバリアより薄い、上記［３］～［６］のいずれか１項に記載の発光素子。
［８］前記第１の発光部、前記第２の発光部、前記第３の発光部が、前記第１の発光部と前記第３の発光部が隣り合わないように配置された、上記［３］～［７］のいずれか１項に記載の発光素子。
［９］基板上に、ｎ型半導体膜、第１の半導体膜、第１の中間膜、第２の半導体膜、キャップ膜を積層する積層工程と、前記基板上の第２の領域を保護した状態で、前記基板上の第１の領域において前記第１の中間膜の途中までエッチングを施し、前記キャップ膜、前記第２の半導体膜、及び前記第１の中間膜の上側の一部を除去するエッチング工程と、前記第１の領域の前記第１の中間膜と前記第２の領域の前記キャップ膜の上にｐ型半導体膜を成膜する成膜工程と、を含む、発光素子の製造方法。
［１０］前記第１の領域と前記第２の領域の間で連続する前記ｐ型半導体膜、前記第１の中間膜、及び前記第１の半導体膜を分離する分離工程を含む、上記［９］に記載の発光素子の製造方法。
［１１］前記積層工程において、前記第２の半導体膜と前記キャップ膜との間に第２の中間膜、第３の半導体膜を積層し、前記エッチング工程が、前記基板上の第３の領域を保護した状態で、前記第１の領域及び前記第２の領域において前記第２の中間膜の途中までエッチングを施し、前記キャップ膜、前記第３の半導体膜、前記第２の中間膜の上側の一部を除去する第１のエッチング工程と、前記第２の領域及び前記第３の領域を保護した状態で、前記基板上の第１の領域において前記第１の中間膜の途中までエッチングを施し、前記第２の中間膜、前記第２の半導体膜、及び前記第１の中間膜の上側の一部を除去する第２のエッチング工程とを含み、前記成膜工程において、前記第１の領域の前記第１の中間膜と前記第２の領域の前記第２の中間膜と前記第３の領域の前記キャップ膜の上に前記ｐ型半導体膜を成膜する、上記［９］に記載の発光素子の製造方法。
［１２］前記第１の領域、前記第２の領域、前記第３の領域の間で連続する前記ｐ型半導体膜、前記第２の中間膜、前記第２の半導体膜、前記第１の中間膜、及び前記第１の半導体膜を分離する分離工程を含む、上記［１１］に記載の発光素子の製造方法。
本発明によれば、異なる色の光を発する複数の発光部を同一基板上に有する発光素子であって、発光特性のばらつきやドーパントの拡散による劣化が抑えられた発光素子及びその製造方法を提供することができる。
図１は、本発明の実施の形態に係る発光素子の垂直断面図である。 図２は、第３の発光部のバンド構造の模式図である。 図３（ａ）～（ｃ）は、本発明の実施の形態に係る発光素子の製造工程を示す垂直断面図である。 図４（ａ）、（ｂ）は、本発明の実施の形態に係る発光素子の製造工程を示す垂直断面図である。 図５（ａ）～（ｃ）は、発光素子の製造工程の変形例を示す垂直断面図である。 図６は、第１の領域Ｒ１と第３の領域Ｒ３が隣り合う場合の、発光素子の製造工程においてｐ型半導体膜を形成した後の状態を示す。 図７（ａ）～（ｃ）は、第１の発光部と第３の発光部が隣り合わない発光部の配置パターンの例を模式的に示す平面図である。 図８は、本発明の変形例に係る発光素子の垂直断面図である。 図９（ａ）～（ｄ）は、変形例に係る発光素子の製造工程を示す垂直断面図である。
〔実施の形態〕
図１は、本発明の実施の形態に係る発光素子１の垂直断面図である。発光素子１は、サファイア基板などの基板１０と、基板１０上に設けられた、それぞれ異なる色の光を発する第１の発光部Ｐ１、第２の発光部Ｐ２、及び第３の発光部を備える。
第１の発光部Ｐ１は、ｎ型半導体膜１１、第１の半導体膜１２が積層された第１の積層構造体と、その第１の積層構造体上に積層された第１の中間膜１３、ｐ型半導体膜１８を有する。第１の中間膜１３は、第１の積層構造体のキャップ膜として機能する。
第２の発光部Ｐ２は、ｎ型半導体膜１１、第１の半導体膜１２、第１の中間膜１３、第２の半導体膜１４が積層された第２の積層構造体と、その第２の積層構造体上に積層された、第２の中間膜１５、ｐ型半導体膜１８を有する。第２の中間膜１５は、第２の積層構造体のキャップ膜として機能する。
第３の発光部Ｐ３は、ｎ型半導体膜１１、第１の半導体膜１２、第１の中間膜１３、第２の半導体膜１４、第２の中間膜１５、第３の半導体膜１６が積層された第３の積層構造体と、その第３の積層構造体上に積層されたキャップ膜１７、ｐ型半導体膜１８を有する。
発光素子１の各々の発光部（第１の発光部Ｐ１、第２の発光部Ｐ２、又は第３の発光部Ｐ３）において、ｐ型半導体膜１８上にｐ電極１９が形成される。また、図１に示される様に、複数の発光部で共通して用いられる１枚のｎ型半導体膜１１上にｎ電極２０が形成される。なお、ｎ型半導体膜１１が発光部ごとに分離され、各々の発光部のｎ型半導体膜１１にそれぞれｎ電極２０が形成されてもよい。
第１の中間膜１３のバンドギャップは、第１の半導体膜１２、第２の半導体膜１４、及び第３の半導体膜１６のバンドギャップよりも大きい。第２の中間膜１５のバンドギャップは、第２の半導体膜１４及び第３の半導体膜１６のバンドギャップよりも大きい。また、キャップ膜１７のバンドギャップは、第３の半導体膜１６のバンドギャップよりも大きい。
第１の半導体膜１２、第２の半導体膜１４、及び第３の半導体膜１６が多重量子井戸（MQW：Multi Quantum Well）構造を有してもよい。その場合は、多重量子井戸を構成するウェル（井戸）のバンドギャップを第１の半導体膜１２、第２の半導体膜１４、及び第３の半導体膜１６のバンドギャップとする。
一般的には、多重量子井戸構造の方が単一の量子井戸構造よりも効率が高いため、第１の半導体膜１２、第２の半導体膜１４、及び第３の半導体膜１６は多重量子井戸構造を有することが好ましい。一方で、単一の量子井戸構造の方が、応答速度（電圧印加してから発光するまでの時間）が大きいため、用途に応じて多重量子井戸構造と単一の量子井戸構造のいずれかを採用することができる。
第２の半導体膜１４のバンドギャップは、第１の半導体膜１２のバンドギャップよりも小さく、第３の半導体膜１６のバンドギャップは、第２の半導体膜１４のバンドギャップよりも小さい。
第１の発光部Ｐ１において、ｐ型半導体膜１８側が陽極、ｎ型半導体膜１１側が陰極となるように、ｎ電極２０とｐ電極１９の間に電圧を印加することにより、第１の半導体膜１２が発光層として機能し、発光する。
第２の発光部Ｐ２においてｐ型半導体膜１８側が陽極、ｎ型半導体膜１１側が陰極となるように、ｎ電極２０とｐ電極１９の間に電圧を印加することにより、第２の半導体膜１４が発光層として機能し、発光する。
第３の発光部Ｐ３において、ｐ型半導体膜１８側が陽極、ｎ型半導体膜１１側が陰極となるように、ｎ電極２０とｐ電極１９の間に電圧を印加することにより、第３の半導体膜１６が発光層として機能し、発光する。
ｎ型半導体膜１１は、ドナーを含むｎ型の半導体からなる。ｐ型半導体膜１８は、アクセプターを含むｐ型の半導体からなる。
第１の半導体膜１２、第１の中間膜１３、第２の半導体膜１４、第２の中間膜１５、第３の半導体膜１６は、アンドープ（意図的に添加されたドーパントを含まない）の半導体により形成することができる。この場合、ドーパントの拡散による発光特性への影響を抑えることができる。
キャップ膜１７は、アンドープ又はｎ型の半導体からなるが、発光層（第１の発光部Ｐ１の第１の半導体膜１２、第２の発光部Ｐ２の第２の半導体膜１４、及び第３の発光部Ｐ３の第３の半導体膜１６）へのドナーの拡散を抑えるため、アンドープの半導体からなることが好ましい。
典型的には、ｎ型半導体膜１１、第１の半導体膜１２、第１の中間膜１３、第２の半導体膜１４、第２の中間膜１５、第３の半導体膜１６、キャップ膜１７、ｐ型半導体膜１８は窒化物半導体（V族元素として窒素を用いたIII－V族半導体）からなる。
例えば、ｎ型半導体膜１１、第１の中間膜１３、第２の中間膜１５、キャップ膜１７、及びｐ型半導体膜１８はＡｌｘＩｎｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１、ｚ＞０）からなり、第１の半導体膜１２、第２の半導体膜１４、及び第３の半導体膜１６は、ＩｎｖＧａｗＮ（ｖ＋ｗ＝１）層、ＧａＮ層をそれぞれウェル、バリアとする多重量子井戸構造を有する。第２の半導体膜１４のＩｎ組成ｖは、第１の半導体膜１２のＩｎ組成ｖよりも大きく、第３の半導体膜１６のＩｎ組成ｖは、第２の半導体膜１４のＩｎ組成ｖよりも大きい。
典型的には、第１の発光部Ｐ１、第２の発光部Ｐ２、第３の発光部Ｐ３の発光色は、それぞれ青、緑、赤である。本実施の形態においては、波長が４３０～４８０ｎｍである光の色を青、波長が５００～５５０ｎｍである光の色を緑、波長が６００～６８０ｎｍである光の色を赤とする。
第１の発光部Ｐ１において青の光を発するための第１の半導体膜１２は、例えば、ＩｎｖＧａｗＮ（ｖ＋ｗ＝１、０．１４≦ｖ≦０．２２）層、ＧａＮ層をそれぞれウェル、バリアとする多重量子井戸構造を有する。第２の発光部Ｐ２において緑の光を発するための第２の半導体膜１４は、例えば、ＩｎｖＧａｗＮ（ｖ＋ｗ＝１、０．２６≦ｖ≦０．３３）層、ＧａＮ層をそれぞれウェル、バリアとする多重量子井戸構造を有する。第３の発光部Ｐ３において赤の光を発するための第３の半導体膜１６は、例えば、ＩｎｖＧａｗＮ（ｖ＋ｗ＝１、０．３９≦ｖ≦０．４８）層、ＧａＮ層をそれぞれウェル、バリアとする多重量子井戸構造を有する。
各々の発光部におけるｎ型半導体膜１１の厚さは、例えば、１～５μｍである。第１の半導体膜１２、第２の半導体膜１４、第３の半導体膜１６の厚さは、例えば、６～１００ｎｍである。第１の中間膜１３、第２の中間膜１５の厚さは、例えば、２～１００ｎｍである。キャップ膜１７の厚さは、例えば、５～１０ｎｍである。ｐ型半導体膜１８の厚さは、例えば、１０～２００ｎｍである。
ｎ電極２０は、例えば、Ｔｉ／Ａｌの積層体からなる。ｐ電極１９は、例えば、ＩＴＯ、ＩＺＯ、Ａｇからなる。
図２は、第３の発光部Ｐ３のバンド構造の模式図である。この模式図を用いて、推測される第３の発光部Ｐ３の発光の仕組みについて説明する。第１の半導体膜１２、第２の半導体膜１４、及び第３の半導体膜１６は、典型的には多重量子井戸構造を有するが、図２においては、それぞれ均一のバンドギャップを持つものとして図示する。
第３の発光部Ｐ３において、ｐ型半導体膜１８側が陽極、ｎ型半導体膜１１側が陰極となるように、ｎ電極２０とｐ電極１９の間に電圧を印加することにより、ｎ電極２０からは電子が、ｐ電極１９からは正孔が積層構造体に注入される。
ｐ電極１９から注入され、第３の半導体膜１６中に進入した正孔は、そのほとんどが第３の半導体膜１６中に留まる。これは、第３の半導体膜１６から見た第２の中間膜１５の障壁の高さが高く、この障壁を越えることが困難であるからである。
一方、ｎ電極２０から注入され、第１の半導体膜１２中に進入した電子は、比較的容易に第３の半導体膜１６まで移動することができる。これは、第１の半導体膜１２から見た第１の中間膜１３の障壁の高さや第２の半導体膜１４から見た第２の中間膜１５の障壁の高さが、第３の半導体膜１６から見た第２の中間膜１５の障壁の高さよりも低いことや、電子の移動度が正孔の移動度よりも高いことによる。
以上の理由により、第１の半導体膜１２、第２の半導体膜１４、第３の半導体膜１６のうち、ｐ電極１９に最も近い第３の半導体膜１６において電子と正孔が再結合し、発光が生じる。
また、第２の発光部Ｐ２においては、第３の発光部Ｐ３と同様の理由により、第１の半導体膜１２、第２の半導体膜１４のうち、ｐ電極１９に最も近い第２の半導体膜１４において電子と正孔が再結合し、発光が生じる。
第２の中間膜１５のバンドギャップは、第１の中間膜１３のバンドギャップよりも小さいことが好ましい。これにより、電子を第３の半導体膜１６に注入する効率が上がる。一方で、第２の中間膜１５のバンドギャップが第１の中間膜１３のバンドギャップより小さくても、第１の半導体膜１２よりも大きい程度であれば、第３の半導体膜１６中の正孔が第２の中間膜１５の障壁を越えて第２の半導体膜１４へ移動することはほとんどないと考えられる。
第１の半導体膜１２、第２の半導体膜１４、及び第３の半導体膜１６は、多重量子井戸構造を有する場合、第１の半導体膜１２のバリアは第２の半導体膜１４のバリアより薄く、第２の半導体膜１４のバリアは第３の半導体膜１６のバリアより薄い。これは、それぞれの発光層の結晶性を高く保ち、また、第１の半導体膜１２の発光再結合確率を第２の半導体膜１４の発光再結合確率より高く、第２の半導体膜１４の発光再結合確率を第３の半導体膜１６の発光再結合確率より高くするためである。
以下に、発光素子１の製造方法の一例を示す。
図３（ａ）～（ｃ）、図４（ａ）、（ｂ）は、発光素子１の製造工程を示す垂直断面図である。ここで、基板１０上の第１の発光部Ｐ１が形成される領域、第２の発光部Ｐ２が形成される領域、第３の発光部Ｐ３が形成される領域を、それぞれ第１の領域Ｒ１、第２の領域Ｒ２、第３の領域Ｒ３とする。
まず、図３（ａ）に示されるように、ＭＯＣＶＤなどにより、基板１０上に、ｎ型半導体膜１１、第１の半導体膜１２、第１の中間膜１３、第２の半導体膜１４、第２の中間膜１５、第３の半導体膜１６、キャップ膜１７を積層する。
次に、図３（ｂ）に示されるように、基板１０上の第３の領域Ｒ３をマスク３０により保護した状態で、第１の領域Ｒ１及び第２の領域Ｒ２において第２の中間膜１５の途中までエッチングを施し、キャップ膜１７、第３の半導体膜１６、第２の中間膜１５の上側の一部を除去する。
このとき、第２の中間膜１５はエッチングストッパーとして機能し、オーバーエッチングにより第２の半導体膜１４が削られることを防ぐ。
次に、図３（ｃ）に示されるように、第２の領域Ｒ２及び第３の領域Ｒ３をマスク３１により保護した状態で、基板１０上の第１の領域Ｒ１において第１の中間膜１３の途中までエッチングを施し、第２の中間膜１５、第２の半導体膜１４、及び第１の中間膜１３の上側の一部を除去する。
このとき、第１の中間膜１３はエッチングストッパーとして機能し、オーバーエッチングにより第１の半導体膜１２が削られることを防ぐ。
上述のように、第１の中間膜１３と第２の中間膜１５は、それぞれエッチングストッパーとして用いられる。より確実にエッチングストッパーとしての機能を発揮するためには、第１の中間膜１３の厚さが、第２の半導体膜１４の厚さの１／３以上であり、第２の中間膜１５の厚さが、第３の半導体膜１６の厚さの１／３以上であることが好ましい。
マスク３０及びマスク３１は、例えば、フォトリソグラフィにより形成されるレジスト膜であり、上記エッチングは、反応性イオンエッチング（ＲＩＥ）などにより実施される。
次に、図４（ａ）に示されるように、第１の領域Ｒ１の第１の中間膜１３と第２の領域Ｒ２の第２の中間膜１５と第３の領域Ｒ３のキャップ膜１７の上にｐ型半導体膜１８を成膜する。
次に、図４（ｂ）に示されるように、第１の領域Ｒ１、第２の領域Ｒ２、第３の領域Ｒ３の間で連続するｐ型半導体膜１８、第２の中間膜１５、第２の半導体膜１４、第１の中間膜１３、及び第１の半導体膜１２を分離し、第１の発光部Ｐ１、第２の発光部Ｐ２、第３の発光部Ｐ３を形成する。
その後、各々の発光部（第１の発光部Ｐ１、第２の発光部Ｐ２、又は第３の発光部Ｐ３）におけるｐ型半導体膜１８上にｐ電極１９を形成し、また、ｎ型半導体膜１１上にｎ電極２０を形成し、図１に示される発光素子１が得られる。ｐ電極１９及びｎ電極２０は、例えばフォトリソグラフィ、蒸着やスパッタなどの成膜、リフトオフなどを経て形成される。
図５（ａ）は、第２の中間膜１５の途中までエッチングを施す１回目のエッチング工程において、第１の領域Ｒ１及び第３の領域Ｒ３をマスク３０により保護した状態で、第２の領域Ｒ２にのみエッチングを施した場合の状態を示す。
この場合、図５（ｂ）に示されるように、第１の中間膜１３の途中までエッチングを施す２回目のエッチングに用いるマスク３１の形成位置がずれると、図５（ｃ）に示されるように、エッチングされずに一部だけ残される部分や過剰にエッチングされる部分が生じる。
このため、１回目のエッチング工程においては、図３（ｂ）に示されるように、第３の領域Ｒ３をマスク３０により保護した状態で、第１の領域Ｒ１及び第２の領域Ｒ２において第２の中間膜１５の途中までエッチングを施すことが好ましい。
図６は、第１の領域Ｒ１と第３の領域Ｒ３が隣り合う場合の、発光素子１の製造工程においてｐ型半導体膜１８を形成した後の状態を示す。この場合、隣り合う第１の領域Ｒ１と第３の領域Ｒ３の段差が大きいため、ｐ型半導体膜１８の厚さが不均一になりやすい。また、同様に、ｐ電極１９、ｎ電極２０を形成する工程におけるレジスト膜の厚さも不均一になりやすく、それによってｐ電極１９やｎ電極２０の形状にばらつきが生じやすい。
このため、隣接する領域の段差が大きくならないよう、第１の領域Ｒ１と第３の領域Ｒ３は隣り合わないことが好ましい。すなわち、第１の領域Ｒ１、第２の領域Ｒ２、第３の領域Ｒ３は、第１の発光部Ｐ１と第３の発光部Ｐ３が隣り合わないように配置されることが好ましい。
図７（ａ）～（ｃ）は、第１の発光部Ｐ１と第３の発光部Ｐ３が隣り合わない発光部の配置パターンの例を模式的に示す平面図である。
図７（ａ）～（ｃ）に示されるパターンのように、第１の発光部Ｐ１、第２の発光部Ｐ２、第３の発光部Ｐ３の各々の合計面積に差が生じる場合は、各色の明るさを均一化するため、発光効率の大きな発光部を合計面積の小さいパターンに配置し、発光効率の小さな発光部を合計面積の大きいパターンに配置することが好ましい。
例えば、発光効率の高さが第１の発光部Ｐ１、第２の発光部Ｐ２、第３の発光部Ｐ３の順である場合は、図７（ｃ）に示されるパターンのように、合計面積の大きさを第３の発光部Ｐ３、第２の発光部Ｐ２、第１の発光部Ｐ１の順にする。
なお、本実施の形態に係る発光素子１の発光部の種類の数は３（第１の発光部Ｐ１、第２の発光部Ｐ２、第３の発光部Ｐ３）であるが、本発明の発光素子の発光部の種類の数は３に限られず、２以上であればよい。その場合であっても、上述の発光素子１と同様の方法により製造することができ、同様の仕組みにより、各種の発光部を発光させることができる。
図８は、発光素子１の変形例に係る発光素子２の垂直断面図である。発光素子２は、基板１０と、基板１０上に設けられた、それぞれ異なる色の光を発する第１の発光部Ｐ１及び第２の発光部Ｐ２を備える。
第１の発光部Ｐ１は、ｎ型半導体膜１１、第１の半導体膜１２が積層された第１の積層構造体と、その第１の積層構造体上に積層された第１の中間膜１３、ｐ型半導体膜１８を有する。第１の中間膜１３は、第１の積層構造体のキャップ膜として機能する。
第２の発光部Ｐ２は、ｎ型半導体膜１１、第１の半導体膜１２、第１の中間膜１３、第２の半導体膜１４が積層された第２の積層構造体と、その第２の積層構造体上に積層された、キャップ膜１７、ｐ型半導体膜１８を有する。
発光素子１の各々の発光部（第１の発光部Ｐ１又は第２の発光部Ｐ２）において、ｐ型半導体膜１８上にｐ電極１９が形成される。また、図８に示される様に、複数の発光部で共通して用いられる１枚のｎ型半導体膜１１上にｎ電極２０が形成される。なお、ｎ型半導体膜１１が発光部ごとに分離され、各々の発光部のｎ型半導体膜１１にそれぞれｎ電極２０が形成されてもよい。
第１の中間膜１３のバンドギャップは、第１の半導体膜１２及び第２の半導体膜１４のバンドギャップよりも大きい。また、キャップ膜１７のバンドギャップは、第２の半導体膜１４のバンドギャップよりも大きい。なお、第１の半導体膜１２及び第２の半導体膜１４が多重量子井戸構造を有する場合は、ウェルのバンドギャップを第１の半導体膜１２及び第２の半導体膜１４のバンドギャップとする。
第２の半導体膜１４のバンドギャップは、第１の半導体膜１２のバンドギャップよりも小さい。
第１の発光部Ｐ１において、ｐ型半導体膜１８側が陽極、ｎ型半導体膜１１側が陰極となるように、ｎ電極２０とｐ電極１９の間に電圧を印加することにより、第１の半導体膜１２が発光層として機能し、発光する。
第２の発光部Ｐ２においてｐ型半導体膜１８側が陽極、ｎ型半導体膜１１側が陰極となるように、ｎ電極２０とｐ電極１９の間に電圧を印加することにより、第２の半導体膜１４が発光層として機能し、発光する。
以下に、発光素子２の製造方法の一例を示す。
図９（ａ）～（ｄ）は、発光素子２の製造工程を示す垂直断面図である。ここで、基板１０上の第１の発光部Ｐ１が形成される領域、第２の発光部Ｐ２が形成される領域を、それぞれ第１の領域Ｒ１、第２の領域Ｒ２とする。
まず、図９（ａ）に示されるように、ＭＯＣＶＤなどにより、基板１０上に、ｎ型半導体膜１１、第１の半導体膜１２、第１の中間膜１３、第２の半導体膜１４、キャップ膜１７を積層する。
次に、図９（ｂ）に示されるように、第２の領域Ｒ２をマスク３２により保護した状態で、基板１０上の第１の領域Ｒ１において第１の中間膜１３の途中までエッチングを施し、キャップ膜１７、第２の半導体膜１４、及び第１の中間膜１３の上側の一部を除去する。
このとき、第１の中間膜１３はエッチングストッパーとして機能し、オーバーエッチングにより第１の半導体膜１２が削られることを防ぐ。
上述のように、第１の中間膜１３は、エッチングストッパーとして用いられる。より確実にエッチングストッパーとしての機能を発揮するためには、第１の中間膜１３の厚さが、第２の半導体膜１４の厚さの１／３以上であることが好ましい。
次に、図９（ｃ）に示されるように、第１の領域Ｒ１の第１の中間膜１３と第２の領域Ｒ２のキャップ膜１７の上にｐ型半導体膜１８を成膜する。
次に、図９（ｄ）に示されるように、第１の領域Ｒ１、第２の領域Ｒ２の間で連続するｐ型半導体膜１８、第１の中間膜１３、及び第１の半導体膜１２を分離し、第１の発光部Ｐ１、第２の発光部Ｐ２を形成する。
その後、各々の発光部（第１の発光部Ｐ１又は第２の発光部Ｐ２）におけるｐ型半導体膜１８上にｐ電極１９を形成し、また、ｎ型半導体膜１１上にｎ電極２０を形成し、図８に示される発光素子２が得られる。
（実施の形態の効果）
上記実施の形態によれば、異なる色の光を発する複数の発光部を同一基板上に有する発光素子であって、発光特性のばらつきやドーパントの拡散による劣化が抑えられた発光素子及びその製造方法を提供することができる。
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１、２ 発光素子
１０ 基板
１１ ｎ型半導体膜
１２ 第１の半導体膜
１３ 第１の中間膜
１４ 第２の半導体膜
１５ 第２の中間膜
１６ 第３の半導体膜
１７ キャップ膜
１８ ｐ型半導体膜１８
１９ ｐ電極
２０ ｎ電極
Ｐ１ 第１の発光部
Ｐ２ 第２の発光部
Ｐ３ 第３の発光部
Ｒ１ 第１の領域
Ｒ２ 第２の領域
Ｒ３ 第３の領域

Claims (5)

  1. 基板と、
    前記基板上に設けられた、異なる色の光を発する第１の発光部、第２の発光部、及び第３の発光部と、
    を備え、
    前記第１の発光部が、ｎ型半導体膜、多重量子井戸構造を有する第１の半導体膜が積層された第１の積層構造体と、前記第１の積層構造体上に積層された第１のキャップ膜、ｐ型半導体膜を有し、
    前記第２の発光部が、前記ｎ型半導体膜、前記第１の半導体膜、第１の中間膜、多重量子井戸構造を有する第２の半導体膜が積層された第２の積層構造体と、前記第２の積層構造体上に積層された第２のキャップ膜、前記ｐ型半導体膜を有し、
    前記第３の発光部が、前記ｎ型半導体膜、前記第１の半導体膜、前記第１の中間膜、前記第２の半導体膜、第２の中間膜、多重量子井戸構造を有する第３の半導体膜が積層された第３の積層構造体と、前記第３の積層構造体上に積層された第３のキャップ膜、前記ｐ型半導体膜を有し、
    前記第１のキャップ膜が前記第１の中間膜であり、
    前記第２のキャップ膜が前記第２の中間膜であり、
    前記第１の中間膜のバンドギャップが、前記第１の半導体膜及び前記第２の半導体膜のバンドギャップよりも大きく、前記第１の中間膜のバンドギャップが、前記第１の半導体膜、前記第２の半導体膜、及び前記第３の半導体膜のバンドギャップよりも大きく、
    前記第２の中間膜のバンドギャップが、前記第２の半導体膜及び前記第３の半導体膜のバンドギャップよりも大きく、
    前記第２の半導体膜のバンドギャップが、前記第１の半導体膜のバンドギャップよりも小さく、
    前記第３の半導体膜のバンドギャップが、前記第２の半導体膜のバンドギャップよりも小さく、
    前記第１の半導体膜のバリアは前記第２の半導体膜のバリアより薄く、
    前記第２の半導体膜のバリアは前記第３の半導体膜のバリアより薄く、
    前記第１の発光部において、前記ｐ型半導体膜側が陽極、前記ｎ型半導体膜側が陰極となるように電圧を印加することにより、前記第１の半導体膜が発光層として機能し、
    前記第２の発光部において、前記ｐ型半導体膜側が陽極、前記ｎ型半導体膜側が陰極となるように電圧を印加することにより、前記第２の半導体膜が発光層として機能し、
    前記第３の発光部において、前記ｐ型半導体膜側が陽極、前記ｎ型半導体膜側が陰極となるように電圧を印加することにより、前記第３の半導体膜が発光層として機能する、
    発光素子。
  2. 前記第１の発光部、前記第２の発光部、前記第３の発光部の発光色が、それぞれ青、緑、赤である、
    請求項１に記載の発光素子。
  3. 前記第１の中間膜の厚さが、前記第２の半導体膜の厚さの１／３以上であり、
    前記第２の中間膜の厚さが、前記第３の半導体膜の厚さの１／３以上である、
    請求項１又は２に記載の発光素子。
  4. 前記第２の中間膜のバンドギャップが、前記第１の中間膜のバンドギャップよりも小さい、
    請求項１～３のいずれか１項に記載の発光素子。
  5. 前記第１の発光部、前記第２の発光部、前記第３の発光部が、前記第１の発光部と前記第３の発光部が隣り合わないように配置された、
    請求項１～４のいずれか１項に記載の発光素子。
JP2019009063A 2019-01-23 2019-01-23 発光素子 Active JP7052742B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019009063A JP7052742B2 (ja) 2019-01-23 2019-01-23 発光素子
US17/417,569 US12107185B2 (en) 2019-01-23 2020-01-21 Light-emitting element and method for manufacturing same
PCT/JP2020/001874 WO2020153339A1 (ja) 2019-01-23 2020-01-21 発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019009063A JP7052742B2 (ja) 2019-01-23 2019-01-23 発光素子

Publications (2)

Publication Number Publication Date
JP2020119967A JP2020119967A (ja) 2020-08-06
JP7052742B2 true JP7052742B2 (ja) 2022-04-12

Family

ID=71736658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019009063A Active JP7052742B2 (ja) 2019-01-23 2019-01-23 発光素子

Country Status (3)

Country Link
US (1) US12107185B2 (ja)
JP (1) JP7052742B2 (ja)
WO (1) WO2020153339A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322649B2 (en) 2020-09-15 2022-05-03 Applied Materials, Inc. Three color light sources integrated on a single wafer
US11489008B2 (en) 2021-02-23 2022-11-01 Toyoda Gosei Co., Ltd. Light-emitting device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195529A (ja) 2011-03-18 2012-10-11 Yamaguchi Univ 多波長発光素子及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436193A (en) * 1993-11-02 1995-07-25 Xerox Corporation Method of fabricating a stacked active region laser array
JP3341492B2 (ja) 1994-09-16 2002-11-05 豊田合成株式会社 ３族窒化物半導体発光素子
US5963568A (en) * 1996-07-01 1999-10-05 Xerox Corporation Multiple wavelength, surface emitting laser with broad bandwidth distributed Bragg reflectors
JPH1174566A (ja) 1997-08-29 1999-03-16 Mitsubishi Materials Corp 多色発光素子
JP2003158296A (ja) * 2001-11-22 2003-05-30 Sharp Corp 窒化物半導体発光デバイスチップとその製造方法
JP2007103725A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 半導体発光装置
JP5205047B2 (ja) * 2007-12-18 2013-06-05 ローム株式会社 半導体発光素子
JP7283428B2 (ja) * 2020-03-26 2023-05-30 豊田合成株式会社 発光装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195529A (ja) 2011-03-18 2012-10-11 Yamaguchi Univ 多波長発光素子及びその製造方法

Also Published As

Publication number Publication date
WO2020153339A1 (ja) 2020-07-30
JP2020119967A (ja) 2020-08-06
US12107185B2 (en) 2024-10-01
US20220059722A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
KR101568624B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US20090028202A1 (en) Nitride light emitting device and manufacturing method thereof
KR101537330B1 (ko) 질화물 반도체 발광 소자 제조 방법
KR101482526B1 (ko) 질화물 반도체 발광 소자 제조 방법
US12087853B2 (en) Semiconductor device, method of fabricating the same, and display device including the same
US20100148147A1 (en) Monolithic white and full-color light emitting diodes using selective area growth
JP7052742B2 (ja) 発光素子
KR20140028803A (ko) 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법
JP2023536362A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
KR101845611B1 (ko) 발광창 전극 구조가 구비된 고효율 발광다이오드 제작 방법
TWI384657B (zh) 氮化物半導體發光二極體元件
US11764329B2 (en) Light emitting device
JP6423234B2 (ja) 半導体発光素子およびその製造方法
KR101773582B1 (ko) 고효율 발광 다이오드
KR101239849B1 (ko) 고효율 발광 다이오드
JP7041338B2 (ja) 発光装置の製造方法
CN113439344A (zh) 具有传导层的部段的光电半导体构件及其制造方法
KR102721080B1 (ko) 반도체 장치, 그 제조 방법 및 이를 포함하는 디스플레이 장치
WO2023142142A1 (en) Micro led, micro led array panel and manufacuturing method thereof
JP2010177446A (ja) 発光素子
JP2024060448A (ja) 発光装置
KR100616414B1 (ko) 발광 소자
KR20240150682A (ko) 발광 소자, 표시 장치, 및 발광 소자의 제조 방법
KR20140147279A (ko) 발광 다이오드 및 그 제조 방법
CN118679586A (zh) 微型led、微型led阵列面板及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220314

R150 Certificate of patent or registration of utility model

Ref document number: 7052742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150