JP7041339B2 - 情報処理システム、情報処理装置、及び情報処理システムの制御方法 - Google Patents
情報処理システム、情報処理装置、及び情報処理システムの制御方法 Download PDFInfo
- Publication number
- JP7041339B2 JP7041339B2 JP2017180156A JP2017180156A JP7041339B2 JP 7041339 B2 JP7041339 B2 JP 7041339B2 JP 2017180156 A JP2017180156 A JP 2017180156A JP 2017180156 A JP2017180156 A JP 2017180156A JP 7041339 B2 JP7041339 B2 JP 7041339B2
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- request
- unit
- processing device
- ring bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bus Control (AREA)
Description
本発明の第1の実施形態について説明する。
図1は、第1の実施形態における情報処理システムの構成例を示す図である。第1の実施形態における情報処理システムは、複数のノードを環状に接続するリングバスRINGを介して接続される複数の情報処理装置としてのノード10を有する。図2にノード10内部の構成例を示す。
次に、本発明の第2の実施形態について説明する。
第1の実施形態では、各ノードを接続するリングバスが1つである場合を一例に説明した。各ノードを接続するリングバスが、1つでなく、他のリングバスを有する場合には、デッドロック状態と検出された場合、そのリクエストを他のバスを介して伝送することによりデッドロックの発生を防止することが可能である。
次に、本発明の第3の実施形態について説明する。
図12は、第3の実施形態における情報処理システムの構成例を示す図である。第3の実施形態における情報処理システムは、第1の実施形態と同様に複数のノード(A~D)10-A~10-Dが複数のノードを環状に接続するリングバスRINGを介して接続され、さらにノード(A)10-Aに対してリングバスRING外からリクエストを発行するノード(E)10-Eが接続される。
次に、本発明の第4の実施形態について説明する。
図14は、第4の実施形態における情報処理システムの構成例を示す図である。第4の実施形態における情報処理システムは、複数のノードを環状に接続するリングバスRING0、RING1を介してノード(A~G)10-A~10-Gが互いに通信可能に接続されている。
11 CPU
12 メモリ
13 メモリコントローラ
14 クロスバ部
15、18 調停部
16 デッドロック制御部
19 デッドロック検出部
20 デッドロック解消部
17、21 抑止部
31 転送部
Q11、Q12、Q13、Q21、Q22、Q23 キュー(バッファ)
301、302、311 カウンタ
303、304 論理和演算回路
305、312、313 閾値保持回路
306、307、314、315 比較回路
308 論理積演算回路
309 フラグ保持回路
401 解消部
402 削除処理部
Claims (8)
- 環状のバスである第1のリングバスを介して接続される複数の情報処理装置を有する情報処理システムにおいて、
前記情報処理装置は、
リクエストを発行する発行部と、
前記第1のリングバスを介して受信する他の情報処理装置への第1のリクエストを格納する複数のエントリを有する第1の保持部と、
前記第1の保持部に格納した前記第1のリクエスト及び前記発行部が発行する他の情報処理装置への第2のリクエストを次段の情報処理装置へ順次送信する送信部と、
前記第1の保持部における前記エントリの使用数が第1の閾値以上である状態が第1の時間より長く継続し、かつ次段の情報処理装置が前記第1のリングバスを介した前記第1のリクエスト及び前記第2のリクエストの受け付けを抑止することを示す信号が前記第1の時間より長く継続して入力された場合、前記第1の保持部に格納された前記第1のリクエストのデータ部を削除するとともに、前記第1のリングバスへの前記第2のリクエストの送信を抑止する制御部とを有することを特徴とする情報処理システム。 - 前記制御部は、前記データ部のみの前記エントリを削除することを特徴とする請求項1記載の情報処理システム。
- 前記制御部は、前記第1の保持部における前記エントリの使用数が第1の閾値以上である状態が第1の時間より長く継続し、かつ次段の情報処理装置が前記第1のリングバスを介した前記第1のリクエスト及び前記第2のリクエストの受け付けを抑止することを示す信号が前記第1の時間より長く継続して入力された場合、前記第1の保持部に格納した前記第1のリクエストを、前記第1のリングバスへ送信せずに、複数の情報処理装置を接続する環状のバスである第2のリングバスを介して該第1のリクエストを発行した情報処理装置に伝送することを特徴とする請求項1記載の情報処理システム。
- 前記制御部は、前記第1の保持部における前記エントリの使用数が前記第1の閾値以上になった後、前記エントリの使用数が第2の閾値未満になるまで、前記第1のリングバスへの前記第2のリクエストの送信を抑止することを特徴とする請求項1~3の何れか1項に記載の情報処理システム。
- 前記第2のリクエストを格納する複数のエントリを有する第2の保持部を有し、
前記制御部は、前記第2の保持部から前記送信部への前記第2のリクエストの送信を抑止することを特徴とする請求項1~4の何れか1項に記載の情報処理システム。 - 前記第1のリングバスに接続された情報処理装置に接続される前記第1のリングバスの外部の情報処理装置を有し、
前記外部の情報処理装置に接続される前記第1のリングバスに接続された情報処理装置の制御部は、前記第1の保持部における前記エントリの使用数が前記第1の閾値以上である状態が第1の時間より長く継続し、かつ次段の情報処理装置が前記第1のリングバスを介した前記第1のリクエスト及び前記第2のリクエストの受け付けを抑止することを示す信号が前記第1の時間より長く継続して入力された場合、前記第2のリクエスト及び前記外部の情報処理装置から受信したリクエストの前記第1のリングバスへの送信を抑止することを特徴とする請求項1~5の何れか1項に記載の情報処理システム。 - 環状のバスであるリングバスを介して他の情報処理装置に接続される情報処理装置において、
リクエストを発行する発行部と、
前記リングバスを介して受信する他の情報処理装置への第1のリクエストを格納する複数のエントリを有する第1の保持部と、
前記第1の保持部に格納した前記第1のリクエスト及び前記発行部が発行する他の情報処理装置への第2のリクエストを次段の情報処理装置へ順次送信する送信部と、
前記第1の保持部における前記エントリの使用数が第1の閾値以上である状態が第1の時間より長く継続し、かつ次段の情報処理装置が前記リングバスを介した前記第1のリクエスト及び前記第2のリクエストの受け付けを抑止することを示す信号が前記第1の時間より長く継続して入力された場合、前記第1の保持部に格納された前記第1のリクエストのデータ部を削除するとともに、前記リングバスへの前記第2のリクエストの送信を抑止する制御部とを有することを特徴とする情報処理装置。 - 環状のバスであるリングバスを介して接続される複数の情報処理装置を有する情報処理システムの制御方法において、
前記複数の情報処理装置の内の第1の情報処理装置の第1の保持部が、前記リングバスを介して受信する他の情報処理装置への第1のリクエストを格納し、
前記第1の情報処理装置の送信部が、前記第1の保持部に格納した前記第1のリクエスト及び前記第1の情報処理装置の発行部が発行する他の情報処理装置への第2のリクエストを次段の情報処理装置へ順次送信し、
前記第1の情報処理装置の制御部が、前記第1の保持部におけるエントリの使用数が第1の閾値以上である状態が第1の時間より長く継続し、かつ次段の情報処理装置が前記リングバスを介した前記第1のリクエスト及び前記第2のリクエストの受け付けを抑止することを示す信号が前記第1の時間より長く継続して入力された場合、前記第1の保持部に格納された前記第1のリクエストのデータ部を削除するとともに、前記リングバスへの前記第2のリクエストの送信を抑止することを特徴とする情報処理システムの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180156A JP7041339B2 (ja) | 2017-09-20 | 2017-09-20 | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180156A JP7041339B2 (ja) | 2017-09-20 | 2017-09-20 | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019057032A JP2019057032A (ja) | 2019-04-11 |
JP7041339B2 true JP7041339B2 (ja) | 2022-03-24 |
Family
ID=66107544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017180156A Active JP7041339B2 (ja) | 2017-09-20 | 2017-09-20 | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7041339B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009260535A (ja) | 2008-04-15 | 2009-11-05 | Fujitsu Ltd | パケット転送装置およびパケット破棄方法 |
JP2012243162A (ja) | 2011-05-20 | 2012-12-10 | Canon Inc | 情報処理装置、通信方法、及びプログラム |
JP2014039174A (ja) | 2012-08-16 | 2014-02-27 | Nippon Telegr & Teleph Corp <Ntt> | 通信装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3713949B2 (ja) * | 1998-03-27 | 2005-11-09 | 富士電機機器制御株式会社 | リング状ネットワークのデータ転送方式 |
-
2017
- 2017-09-20 JP JP2017180156A patent/JP7041339B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009260535A (ja) | 2008-04-15 | 2009-11-05 | Fujitsu Ltd | パケット転送装置およびパケット破棄方法 |
JP2012243162A (ja) | 2011-05-20 | 2012-12-10 | Canon Inc | 情報処理装置、通信方法、及びプログラム |
JP2014039174A (ja) | 2012-08-16 | 2014-02-27 | Nippon Telegr & Teleph Corp <Ntt> | 通信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019057032A (ja) | 2019-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5367636A (en) | Hypercube processor network in which the processor indentification numbers of two processors connected to each other through port number n, vary only in the nth bit | |
US8855112B2 (en) | NoC system and input switching device | |
US20070115995A1 (en) | NoC system employing AXI protocol and interleaving method thereof | |
WO2011151241A1 (en) | Network-on-a-chip with quality-of-service features | |
US8589614B2 (en) | Network system with crossbar switch and bypass route directly coupling crossbar interfaces | |
KR100905802B1 (ko) | 컴퓨터 시스템의 입력/출력 노드에서 태깅 및 중재 매카니즘 | |
JP7041339B2 (ja) | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 | |
JP7401050B2 (ja) | バス制御回路 | |
JP6853479B2 (ja) | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 | |
JP6882681B2 (ja) | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 | |
KR100968250B1 (ko) | 컴퓨터 시스템 i/o 노드 | |
WO2022110387A1 (zh) | 路由装置及片上网络的路由设备 | |
JP4687925B2 (ja) | 優先調停システム及び優先調停方法 | |
JP2744724B2 (ja) | データフロー型システムにおけるパケット収集回路 | |
EP1449060A1 (en) | P- and v-semaphore operation | |
JP6295700B2 (ja) | 調停回路及び調停回路の処理方法 | |
JP2019087046A (ja) | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 | |
JP4514916B2 (ja) | バスシステム | |
JP5478342B2 (ja) | 情報処理装置 | |
KR100737904B1 (ko) | 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법 | |
WO2017002244A1 (ja) | スレーブ装置及び通信方法及び通信プログラム | |
JP6478244B2 (ja) | 通信インターフェース装置 | |
Golota et al. | A universal, dynamically adaptable and programmable network router for parallel computers | |
JP3189952B2 (ja) | トライステートロジックイネーブル制御回路 | |
CN118413478A (zh) | 数据传输方法、装置、设备、交换芯片及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7041339 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |